JP4093266B2 - 表示装置の製造方法 - Google Patents

Description

本発明は、表示装置及びその製造方法に関する。

一般に、回路基板には、はんだ付けによって電子部品が実装されたり、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）によって電子部品が実装されたりする。この回路基板において、はんだ付けによって実装される部品（以下、第１部品という）、例えば抵抗、コンデンサ等を効率的に実装して回路基板を製作するために、はんだペーストを印刷した上に第１部品を配置した状態の回路基板をリフロー炉に通すことによってはんだ接続を行うという実装技術、すなわち表面実装技術（Surface Mount Technology）が一般的に用いられている。この表面実装技術においては、はんだを溶融させるためのリフロー炉内において、回路基板全体が高温、例えば２６０℃になってしまう。

また、近年、ＩＣチップ等は益々高集積化が進み、それらを基板へ実装する場合には少ない占有面積で実装が可能であることが望まれている。そして、この要望に応えることが出来る実装方法としてフリップチップボンディングが多く採用されるようになっている。このフリップチップボンディングにおける接合方式としては、ＡＣＦを使用する方式が主要な方式の一つである。ここで、ＡＣＦは、一般に、熱可塑性、熱硬化性又は紫外線硬化性等といった特性を有する樹脂の内部に多数の導電粒子を分散させることによって形成される。

ところで、ＡＣＦを用いた実装においては、バンプを備えたＩＣチップ等と、電極を備えた基板とをＡＣＦを間に挟んで対向させ、さらに、ＩＣチップ等を加熱しながら基板に加圧することにより、ＩＣチップ等を基板に熱圧着する必要がある。この熱圧着には、ＩＣチップ等の幅に対応する幅を持ちＩＣチップ等の長さを越えて細長く形成されたヘッドを備えた熱圧着治具を使用することが多い。以下、ＡＣＦを用いて実装されるＩＣチップ等といった部品を第２部品ということにする。

以上のように長いヘッドを持つ熱圧着治具は、基板上に実装された部品が当該ヘッドにぶつかって熱圧着が不適切となってしまうのを避けるために、ＩＣチップ等の周囲、特にＩＣチップ等の長さ方向における周囲に第１部品が実装されていない状態で使用する必要がある。
そこで、ＡＣＦを用いたＩＣチップ等の実装を先に行い、その後に、表面実装技術による第１部品の実装を行うという処理が考えられる。ところが、前述したように、表面実装技術では回路基板全体を高温のリフロー炉に通す必要があるので、上記のようにＡＣＦを用いた実装の後に、はんだリフロー処理を行うと、はんだリフロー処理の際にＡＣＦが高温に晒されてその接続信頼性が低下することが確認されている。

本発明は、上記のような問題点に鑑みてなされたものであって、回路基板を製造する場合に、ＡＣＦによる接続の信頼性を低下させることなく、第１部品を表面実装技術によって実装できるようにすることを目的とする。

上記の目的を達成するため、本発明に係る表示装置は、第１基板と、前記第１基板上に実装された駆動用ＩＣと、前記第１基板の一辺に沿って配置されてなる端子と、を有する表示手段と、前記第１基板の端子に接続されてなる出力側端子を備える第２基板と、前記第２基板上の第１領域にはんだ接続によって実装された複数の第１部品と、異方性導電膜を介して前記第２基板上の第２領域に実装された第２部品と、前記第２領域を含み、前記第２領域から前記出力側端子に向かって帯状に延びると共に、前記第１部品を含まない帯状領域と、を有する回路基板と、を備え、前記帯状領域は、前記第２部品を実装する際に用いる熱圧着ヘッドの加圧面の長手方向に延在してなることを特徴とする。

本発明の実施の形態に係る回路基板は、基板と、はんだ接続によって前記基板上に実装された第１部品と、異方性導電膜を介して前記基板上に実装された第２部品とを備える回路基板において、前記第２部品を含んで帯状に延びると共に前記第１部品は含まない帯状領域とを有する。

上記構成の表示装置によれば、第２部品を含んで帯状に延びる帯状領域に第１部品が実装されないため、第１部品を実装した後に熱圧着治具を用いて第２部品を実装する場合に、第１部品が邪魔になって熱圧着が不十分になるという心配がない。このため、はんだリフロー処理等といったはんだ処理を先に行って、その後に異方性導電膜を用いた実装を行うことが可能となる。

そして、上記のように、はんだ処理を先に行って、異方性導電膜を用いた実装を後に行うことが可能になれば、はんだ処理における熱が異方性導電膜に加わるという事態がそもそも発生しなくなるので、異方性導電膜に関して接続信頼性が低下するという事態が発生する心配もなくなる。

以上により、はんだ処理を用いた実装と、異方性導電膜を用いた実装との両方を用いて形成される回路基板において、異方性導電膜に関して接続信頼性が低下することを確実に防止できる。

上記構成の表示装置において、前記第１基板の一辺が延びる方向における前記表示装置の幅は、前記方向における前記回路基板の幅より広いことを特徴とする。

上記構成の表示装置において、前記異方性導電膜の長手方向に延在してなることを特徴とする。

次に、上記構成の表示装置において、前記第１部品は受動素子又は機構部品とすることができ、さらに、前記第２部品は半導体装置とすることができる。ここで、受動素子としては、例えば、抵抗、コンデンサ等が考えられる。また、機構部品としては、例えば、可変抵抗器等が考えられる。また、半導体装置としては、例えば、電源ＩＣ、液晶駆動用ＩＣ等といったＩＣチップやＬＳＩチップが考えられる。

この構成の表示装置によれば、半導体装置の実装に寄与している異方性導電膜の接続信頼性を低下させることなく、受動素子又は機構部品をはんだリフロー処理、すなわち表面実装技術によって実装して回路基板を形成することが可能である。

次に、上記構成の表示装置において、前記帯状領域は、前記第２部品を実装する際に用いられる熱圧着治具のヘッド、すなわち熱圧着ヘッドの加圧面よりも広くなるように形成できる。こうすれば、第１部品を実装した後に第２部品を実装するために熱圧着治具を用いる場合でも、熱圧着ヘッドの加圧面、すなわち接触面が第１部品と干渉することなく、すなわち、ぶつかることなく使用できるため、適切な熱圧着を行うことができる。

次に、上記構成の表示装置においては、前記帯状領域の外側、例えば側縁部の外側にアラインメントマークを設けることができる。こうすれば、ＩＣチップ等といった第２部品を実装する際に異方性導電膜でアラインメントマークが覆われてしまうことを回避できる。

次に、上記構成の表示装置において、前記はんだ接続はリフロー処理を含むことができる。ここで、リフロー処理とは、はんだが載せられた基板上に電子部品をマウントした後に、前記はんだを加熱して電子部品を基板にはんだ付けする処理である。このリフロー処理においては、基板が非常に高温に晒されるので、このリフロー処理時に基板上に異方性導電膜が存在すると、その異方性導電膜の接続信頼性が低下するおそれが非常に高くなる。しかしながら、本発明の表示装置によって実施が可能となったように、はんだ接続、すなわちリフロー処理を行った後に異方性導電膜を用いた実装を行うようにすれば、異方性導電膜がリフロー処理時の高温に晒されるという心配が全く無くなる。

次に、上記構成の表示装置においては、前記第１部品を複数設けることができ、その場合には、前記帯状領域はそれら複数の第１部品の中間位置に設けることができる。このように帯状領域を１つの第１部品と他の第１部品との間に配置すれば、その帯状領域の内部に設けられる第２部品も１つの第１部品と他の第１部品との間に配置されることになる。一般に、第２部品と複数の第１部品との間は配線パターンでつながれることが多いのであるが、第２部品を複数の第１部品から離れた位置に配置するのではなく、複数の第１部品の中間位置に配置すれば、第２部品と複数の第１部品との間の配線パターンを容易に形成できる。

帯状領域を複数の第１部品の間に設けるようにした上記構成の回路基板は、前記第２部品が電源ＩＣ又は電源ＬＳＩである場合に、特に有利である。その理由は次の通りである。すなわち、電源ＩＣや電源ＬＳＩは多数の第１部品に電源電圧を供給するという作用を果たす関係上、電源ＩＣ等と複数の第１部品との間には多数の配線パターンが形成されるのが一般である。従って、電源ＩＣ等といった第２部品を複数の第１部品の中間位置に配置するようにすれば、配線パターンの設計が非常に容易になるからである。

上記構成の表示装置において、前記帯状領域は前記基板の一方の端から他方の端にわたって設けることができる。つまり、帯状領域は、基板の一方の端辺から他方の端辺にかけて貫通するように設けることができ、あるいは、一方の端辺の近傍から他方の端辺の近傍にかけて設けることができる。

上記構成の表示装置において、前記熱圧着ヘッドの加圧面の長手方向における長さは、前記回路基板の前記長手方向における長さより長いことを特徴とする。

また、上記構成の表示装置において、前記帯状領域は直線状に延びるように設けることができる。一般に、異方性導電膜を基板に貼り付けるための押圧ヘッドや、第２部品を仮圧着するための圧着ヘッドや、第２部品を本圧着するための熱圧着ヘッドは直線状に形成されることが多いので、帯状領域は上記のように直線状に設けることが望ましい。

また、上記構成の表示装置においては、前記帯状領域に配線パターンが形成されることが望ましい。本発明によれば帯状領域には第１部品が含まれないので、複数の第１部品間や第１部品と第２部品との間をつなぐ配線パターンを帯状領域には形成しないようにパターン設計を行うことが可能である。しかしながら、基板の面積を有効に使ってパターン設計を行うためには、帯状領域の内部領域にも配線パターンを形成することが有利である。

また、上記構成の表示装置においては、前記第２部品に相当する位置の前記基板上に当該第２部品と略同じ面積のダミー電極を形成することが望ましい。ここで、ダミー電極とは、基板上に形成する電極と同じ材料によって形成されるが電極としては機能しないパターンのことである。このようなダミー電極を第２部品の裏側に設けておけば、第２部品が実装された部分をダミー電極側から見たとき、すなわち、回路基板の裏側から見たときに、ダミー電極の変形状態を視覚で確認することによって第２部品の実装状態を確認できる。また、このダミー電極を接地電位につなげれば、第２部品へのノイズの進入を阻止できる。

次に、本発明に係る表示装置は、以上に記載した各種構成の回路基板と、該回路基板が接続される表示手段とを有することを特徴とする。

上記構成の表示装置において、前記表示手段は、文字、数字、図形等といった像を表示する要素のことであり、例えば、液晶表示装置、有機ＥＬ装置、プラズマディスプレイ等といったフラットディスプレイや、ＣＲＴ（Cathode Ray Tube）ディスプレイ等によって構成できる。この構成の表示装置によれば、高い信頼性で第２部品が実装された回路基板が用いられているので、信頼性の高い表示装置が得られる。

上記表示装置において前記表示手段を液晶装置によって構成する場合であって、前記第１部品を前記基板上に複数設けるときには、前記帯状領域はそれら複数の第１部品の間に設けることができ、さらに、前記第２部品は電源ＩＣ、電源ＬＳＩ、液晶駆動用ＩＣ又は液晶駆動用ＬＳＩとすることができる。電源ＩＣ、電源ＬＳＩ、液晶駆動用ＩＣ又は液晶駆動用ＬＳＩは、複数の第１部品との間で多数の配線によってつながれることが多い。このような場合、電源ＩＣ等が複数の第１部品の間の中間位置に置かれていれば、配線を容易に形成することができる。

上記構成の表示装置においては、前記第２基板は、複数の前記第１領域を備え、前記複数の第１領域は、前記第２領域を挟んで設けられてなる複数の第１領域を含むとともに、当該複数の第１領域とは離間し、且つ前記配線パターンが設けられてなる帯状領域を挟んで設けられてなる複数の第１領域を含むことを特徴とする。

上記構成の表示装置においては、前記第２基板は、前記帯状領域に配線パターンが設けられてなることを特徴とする。

上記構成の表示装置においては、前記帯状領域は、前記第２部品を実装する際に用いる熱圧着ヘッドの加圧面の長手方向に延在してなることを特徴とする。

次に、本発明に係る表示装置の製造方法は、第１基板と、前記第１基板上に実装された
駆動用ＩＣと、前記第１基板の一辺に沿って配置されてなる端子と、を有する表示手段と
、前記第１基板の端子に接続されてなる出力側端子を備える第２基板を有する回路基板と
、を備える表示装置の製造方法であって、複数の第１部品を前記第２基板上の複数の第１
領域にはんだ接続によって実装する工程と、前記第２基板上の所定位置に異方性導電膜を
配置する工程と、第２部品を前記異方性導電膜上に配置する工程と、前記異方性導電膜を
挟み、熱圧着ヘッドを用いて前記第２部品を前記第２基板の第２領域に熱圧着する工程と
、を有し、前記第２基板上の所定位置に異方性導電膜を配置する工程は、前記第１部品を
はんだ接続によって前記第２基板に実装する工程の後に行われ、前記第２基板は、前記複
数の第１領域間において前記第２領域を含み、前記第２領域から前記出力側端子に向かっ
て帯状に延びると共に、前記第１部品を含まない帯状領域を備え、前記帯状領域は、前記
異方性導電膜の長手方向であって、前記第２部品を実装する際に用いる熱圧着ヘッドの加
圧面の長手方向である方向に延在してなるとともに、前記帯状領域には配線パターンが設
けられてなり、前記複数の第１領域は、前記帯状領域の前記第２領域を挟んで設けられる
とともに、前記第１部品が実装されてなる複数の領域と、当該複数の領域とは離間し、前
記帯状領域の配線パターンが設けられてなる領域を挟んで設けられてなるとともに、前記
第１部品が実装されてなる複数の領域を含むことを特徴とする。

本発明の実施形態に係る回路基板の製造方法は、第１部品をはんだ接続によって基板に実装する工程と、前記基板上の所定位置に異方性導電膜を配置する工程と、第２部品を前記異方性導電膜上に配置する工程と、前記異方性導電膜を挟んで前記第２部品を前記基板に熱圧着する工程とを有し、前記基板上の所定位置に異方性導電膜を配置する工程は、前記第１部品をはんだ接続によって基板に実装する工程の後に行われる。

この構成の表示装置の製造方法によれば、第１部品が実装された後に、第２部品を実装して回路基板が製造される。従って、はんだ接続、例えば表面実装技術における熱が異方性導電膜に加わることが回避できる。その結果、異方性導電膜による接続の信頼性を低下させることなく、第１部品を表面実装技術等によって実装できる。

上記構成の表示装置の製造方法において、前記第１部品をはんだ接続によって前記基板に実装する前記工程は、リフロー処理を含むことができる。リフロー処理は基板を高温に晒す処理であるが、本発明に従えば上記のリフロー処理を行うときには、未だ、基板上に異方性導電膜が配置されないので、高温に弱い異方性導電膜がリフロー処理時の高温に晒されることを回避できる。

上記構成の表示装置の製造方法において、前記帯状領域は、前記熱圧着ヘッドの加圧面の長手方向に延在してなることを特徴とする。

以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。

（回路基板の実施形態）
図１は、本発明に係る回路基板の一実施形態の平面的な構成を示している。ここに示す回路基板１０は、回路基板１０の外形形状を決定する基板１１と、基板１１にはんだ接続された第１部品３０と、基板１１にＡＣＦ（Anisotropic Conductive Film：異方性導電膜）４０を介して実装された第２部品３６とを有する。第１部品３０としては、例えば、チップ抵抗、チップコンデンサ等といった受動素子や、可変抵抗器等といった機構部品が採用される。また、第２部品３６としては、例えば、ＩＣ、ＬＳＩ等といった半導体装置が採用される。第１部品３０は第１領域Ａ１の内部に固着されている。また、第２部品３６は第２領域Ａ２の内部に固着されている。

図２は、第１部品３０や第２部品３６を実装する前の基板１１を平面的に示している。図２に示すように、基板１１の表面の第１領域Ａ１には、第１部品３０を実装するため複数のランド２が所定のパターンで形成されている。また、第２領域Ａ２には、第２部品３６を実装するための複数のリード３が設けられている。また、基板１１の辺端部には、図面の表面側を向いて形成された出力側第１端子４ａと、図面の裏面側を向いて形成された出力側第２端子４ｂと、図面の表面側を向いて形成された入力側端子６等といった各種の端子が形成されている。

図３に示すように、基板１１はベース７を有する。このベース７の表面側（図３に示す構造の上面側）には配線８ａが矢印Ｂ方向から見て所定のパターンで形成され、この配線８ａの適所に電極９が形成され、これらの電極９によりランド２やリード３が形成されている。

ランド２が形成される第１領域Ａ１及びリード３が形成される第２領域Ａ２を除く広い範囲には、接着剤３２によってカバーレイ１２や、レジスト１３等といた各層が形成される。カバーレイ１２は、例えば、基板１１が曲げの中性点に位置するように該基板１１に弾性を付与する。また、レジスト１３は、例えば、配線８ａ等を損傷から保護する。

ベース７の裏面側（図３に示す構造の下面側）には、配線８ｂが形成され、その配線８ｂの上に接着剤３２によってカバーレイ１２が積層され、さらにその上に、接着剤３２によって補強板３３が積層される。表面側の配線８ａと裏面側の配線８ｂとはスルーホール１６によって導通がとられている。なお、ＩＣチップ等といった第２部品３６が実装される第２領域Ａ２に対応する部分には、配線８ｂと接着剤３２との間にダミー電極１７が設けられる。

このダミー電極１７は、電極９と同じ材料によって形成されるが、電極としては用いられない要素である。ダミー電極１７を矢印Ｂ方向から平面的に見た場合、そのダミー電極１７の平面的な大きさは第２部品３６と同じか又はそれよりも広い大きさに設定される。従って、第２領域Ａ２内に第２部品３６を実装すると、その第２部品３６はその全てがダミー電極１７の内部に含まれるような広さ関係になっている。

第２領域Ａ２内に第２部品３６を実装した後、その実装部分を矢印Ｃのように基板１１の裏側から見ると、第２部品３６の実装状態をダミー電極１７の変形状態によって視覚的に確認できる。例えば、第２部品３６が環状に並べられた複数のバンプを有していて、それらのバンプが形成された面が実装面となっているとき、第２部品３６の実装が正常であれば、ダミー電極１７は環状のバンプに沿って方形状に変形する。よって、方形状に変形したダミー電極１７が視覚によって確認されたときには、第２部品３６の実装が正常であると判定できる。

なお、ダミー電極１７は、接地電位とは異なる電位に置いても良いし、接地電位につなげても良い。ダミー電極１７を接地電位につなげておけば、第２領域Ａ２内に実装した第２部品３６を作動させるとき、その第２部品３６へノイズが入ったり、その第２部品３６からノイズが出たりすることを防止できる。

上記の積層構造において、ベース７は、例えばポリイミドによって形成される。また、配線８ａ及び８ｂは、例えばＣｕ（銅）によって形成される。また、カバーレイ１２は、例えばポリイミドによって形成される。また、電極９は、例えば配線８ａの上に積層されたＮｉ（ニッケル）層と、さらにその上に積層されたＡｕ（金）層との積層構造によって形成される。

図２において、第１領域Ａ１内のランド２に第１部品３０をはんだ付けし、さらにリード３が設けられた第２領域Ａ２内に第２部品３６を実装することにより、図１に示すような回路基板１０が形成される。また、本実施形態では、それらの領域以外に帯状領域Ａ３が設定される。

この帯状領域Ａ３は、第２領域Ａ２を含むと共に図２の縦方向に帯状に延びる領域として形成されている。また、この帯状領域Ａ３は、第１部品３０が実装されない領域となっている。なお、帯状領域Ａ３の中には配線８ａ及び配線８ｂは形成されており、これにより、基板１１の表面の面積を有効に活用している。

なお、図１及び図２では、第２領域Ａ２の一例を示しているが、第２領域Ａ２は帯状領域Ａ３内のいずれの位置に形成することもできるし、帯状領域Ａ３内に複数形成することもできる。また、帯状領域Ａ３を複数形成してもかまわない。また、図１では、帯状領域Ａ３が互いに隣り合う一対の第１領域Ａ１，Ａ１の間、すなわち、１つの第１部品３０と他の第１部品３０との間に形成されているが、帯状領域Ａ３は必ずしも常にそのように設定する必要はなく、回路基板１０の一端部に形成してもかまわない。

図１において、チップ抵抗、チップコンデンサ、可変抵抗器等といった上記の第１部品３０は、第１領域Ａ１の内部にはんだ接続によって実装されている。また、ＩＣ，ＬＳＩ等といった上記の第２部品３６は、第２領域Ａ２の内部にＡＣＦ４０を用いて実装されている。

回路基板１０を製造するための製造方法については後述するが、図８はその製造方法において用いられる、特に、第２部品３６を実装する際に用いられる熱圧着治具のヘッド７２ａの端面、すなわち加圧面が位置する領域（斜線を施した領域）と回路基板１０との間の位置関係を平面図として示している。

図８から明らかなように、第１部品３０が実装されていない帯状領域Ａ３は、第２部品３６を実装する際に用いられる熱圧着治具のヘッド７２ａの端面より幅Ｗが広く、また、ヘッド７２ａの端面と回路基板１０とが対向する領域の長さと等しい長さＬを持つ領域となっている。

従って、第１部品３０を実装した後に第２部品３６を実装するために熱圧着治具を用いる場合でも、熱圧着治具のヘッド７２ａが第１部品３０と干渉することなく、すなわち、ぶつかることなく使用でき、そのため、熱圧着を適切に実行できる。それ故、第２部品３６をヘッド７２ａを用いて確実に実装することができる。なお、ヘッド７２ａの端面の長さＬ１が回路基板１０の長さより短い場合、帯状領域Ａ３は、ヘッド７２ａの端面と回路基板１０が対向する領域の長さ以上の長さを持つ領域となっていればよい。

図１において、回路基板１０には、帯状領域Ａ３の側縁部の外側にアラインメントマーク２３が設けられている。これらのアラインメントマーク２３は、第２部品３６として、例えばＬＳＩチップ、ＩＣチップ等を実装する際に、ＬＳＩチップ等に設けられたアラインメントマークと所定の位置関係となるように、すなわち、ＬＳＩチップ等を位置決めするために用いられる。

また、アラインメントマーク２３は、帯状領域Ａ３の側縁部の外側に設けられているため、ＬＳＩチップ等といった第２部品３６を実装する際に第２領域Ａ２上に配置するＡＣＦ４０でアラインメントマーク２３が覆われてしまうことを回避できる。また、アラインメントマーク２３は押し圧ヘッド５６（図８参照）と対向する領域の外側に形成されているため、ヘッド５６の接触による汚れ等によって認識しづらくなることがない。

なお、アライメントマーク２３は２つあれば平面での位置決めが可能となるから十分であるが、それ以上あってもかまわない。その場合、製造装置に応じて認識し易いアライメントマークを選択することが可能となる。また、アライメントマークの配置箇所は、位置合わせ箇所に近いほど好ましい。これは、アライメントマークが位置合わせ箇所から離れるに従い、基板１１の変形に起因する誤差が大きくなるからである。

以上のように、本実施形態の回路基板１０は、第２領域Ａ２を含んで帯状に延びる帯状領域Ａ３に、第１部品３０が実装されないため、第１部品３０をはんだ付けによって実装した後に、熱圧着ヘッド７２ａ（図８参照）を用いて第２部品３６をＡＣＦ４０によって実装することが可能である。従って、例えば表面実装技術における熱がＡＣＦ４０に加わることが回避でき、その結果、この回路基板１０は、ＡＣＦ４０による接続の信頼性を低下させることなく、第１部品３０を表面実装技術によって実装することが可能である。

（回路基板の製造方法の実施形態）
図７は、本発明に係る回路基板の製造方法の一実施形態を示している。この製造方法では、初めにリフローはんだ付け工程Ｐａを実行し、次に熱圧着工程Ｐｂを実行する。

リフローはんだ付け工程Ｐａでは、まず、所定の穴パターンを備えたメタルマスク（図示せず）を図２の基板１１の表面に載せ、ペースト状はんだをそのメタルマスクの上に載せた上でスキージを用いて延ばすことにより、メタルマスクが有するマスクパターンに応じた希望パターンのはんだを基板１１の表面に印刷する（工程Ｐ１）。これにより、図４に示すように、基板１１の第１領域Ａ１のランド２の上にはんだ２２が載せられる。

なお、本実施形態では、ペースト状のはんだとして、Ｐｂ（鉛）を含まない、いわゆる鉛フリーのはんだを使用するものとする。Ｐｂを含む通常のはんだは、概ね、Ｓｎ（すず）を主成分としてＰｂが４０％程度含まれている。これに対し、鉛フリーのはんだは、Ｓｎを主成分としてＰｂの含有割合は１０％以下である。このようにＰｂの含有率の低いはんだを用いるのは、主に環境保護のためであるが、このはんだは通常のはんだに比べて融点が高い。

次に、工程Ｐ２において、チップ抵抗、チップコンデンサ、可変抵抗器等といった第１部品３０のマウント処理が実行されて、図５に示すように、第１領域Ａ１のランド２の上に、第１部品３０が載せられる。次に、リフロー処理Ｐ３において、第１部品３０が載せられた基板１１をリフロー炉（図示せず）の中へ搬送し、そのリフロー炉の中で基板１１の第１部品３０が載せられた側の面に熱風を供給する。これにより、はんだ２２が溶融して複数の第１部品３０が複数のランド２に一括してはんだ付けされる。

本実施形態で用いるリフロー炉における基板１１に対する加熱は、例えば図１０に示すような温度プロファイルに従って行われる。図１０において、横軸はリフロー炉の中を移動する基板１１の１つの点の時間変化を示し、縦軸はその１つの点の温度の変化状態を示している。

図１０に示すように、リフロー炉の中に搬入されて当該炉内を移動する基板１１は、時間ｔ１をかけて１５０〜１８０℃まで昇温され、その後、６０〜１００秒の時間をかけて１５０〜１８０℃の一定温度で予備加熱され、その後、時刻ｔ３で２３５〜２４０℃のピーク温度となるように加熱される。この加熱により、図５においてはんだ２２が溶けて第１部品３０がランド２に固着される。時刻ｔ３のピーク温度近傍では、基板１１は２０〜２５秒の間２２０℃以上に保持される。また、基板１１がリフロー炉を出るまでの時間は約６分である。

なお、はんだとしてＰｂを含む通常のはんだを用いる場合には、リフロー炉において、例えば図１１に示すような温度プロファイルを採用する。図１１の温度フローは図１０に示した鉛フリーはんだの場合に比べてプロファイルが全体的に温度的に低くなっている。具体的には、時間ｔ１をかけて１３０〜１７０℃まで昇温され、その後、６０〜１００秒の間１３０〜１７０℃で予備加熱され、その後、時刻ｔ３で２３０℃程度のピーク温度となるように加熱される。また、時刻ｔ３のピーク温度近傍では、基板１１は４０秒以内の間２００℃以上に保持される。

以上によりリフローはんだ付け工程Ｐａが終了して第１部品３０のはんだ付けが終了すると、作業は熱圧着工程Ｐｂへ進む。この熱圧着工程Ｐｂでは、まず、工程Ｐ４において、例えば図１２に示すようにしてＡＣＦの貼り付け工程が実行される。図１２において、巻出しリール５０ａに巻き付けられた長尺状のＡＣＦ素材４０Ａがテンションローラ５１を介して巻取りリール５０ｂに巻き取られるようになっている。

巻出しリール５０ａに巻き付けられたＡＣＦ素材４０Ａは、図１２（ａ）に示すように、離型紙４２の上に長尺状のＡＣＦ４０が積層され、さらにＡＣＦ４０の上にカバーフィルム４３を積層することによって形成されている。離型紙４２は、例えば白色のＰＥＴ（ポリエチレンテレフタレート）によって５３μｍ程度の厚さに形成される。また、カバーフィルム４３は、例えば透明なＰＥＴによって２５μｍ程度の厚さに形成される。

また、ＡＣＦ４０は、例えば熱硬化性樹脂であるエポキシ系樹脂によって形成されたバインダー樹脂４４の中に多数の導電性粒子４６を分散状態で混入させることによって形成されている。また、ＡＣＦ４４の厚さは３５μｍ程度に設定される。

巻出しリール５０ａから巻き出されたＡＣＦ素材４０Ａは、剥離ローラ５２を通過するときにカバーフィルム４３を除去され、次に、カット装置５３へ供給される。カット装置５３は、図１２（ｂ）に示すように、ＡＣＦ４０が所定の長さＬ２になるように、長尺状のＡＣＦ４０に切り目Ｋを入れる。このとき、離型紙４２には切り目は入らない。

切り目Ｋが入ったＡＣＦ４０を持ったＡＣＦ素材４０Ａは、次に、基板１１が置かれた貼付ステージＨへ持ち運ばれる。この貼付ステージＨには押圧ヘッド５６を備えた押圧装置５４が配設されている。押し圧ヘッド５６はヒータによって高温に加熱されている。

ＡＣＦ素材４０Ａに含まれる１つのＡＣＦ４０が基板１１に対して所定の位置にセットされると、押し圧ヘッド５６が図１２の下方向へ移動してＡＣＦ素材４０Ａを離型紙４２の側から基板１１へ押し付ける。これにより、ＡＣＦ４０は７０℃程度の温度で１秒間程度の時間、基板１１へ押し付けられる。その後、押し圧ヘッド５６を基板１１から離れる退避位置へ復帰移動させると、離型紙４２は基板１１から離れ、ＡＣＦ４０だけが基板１１上に残される。こうして、図１に示すように、所定位置である第２領域Ａ２を覆うようにＡＣＦ４０が貼着される。

その後、図７の工程Ｐ５においてＩＣチップ等といった第２部品３６のアライメントおよび仮圧着処理が実行される。具体的には、図２において、第２部品３６に環状に配列された端子、すなわちバンプ３７が第２領域Ａ２内の個々のリード３に対応するように第２部品３６をＡＣＦ４０を介して第２領域Ａ２の上に置いた後に仮圧着を行う。このとき、第２部品３６と基板１１の相対的な位置を正確に一致させるために図１のアライメントマーク２３が用いられる。

第２部品３６の仮圧着の際、具体的には、図１７に示すように基板１１をテーブル７１ｂの上に置き、さらに図８及び図１７に示すように加熱された第２部品３６の搬送および熱圧着ヘッド７１ａによって第２部品３６を押し付ける。これにより、第２部品３６が７０℃程度で１秒間程度、ＡＣＦ４０を介して基板１１へ押し付けられる。この加熱及び加圧により、第２部品３６が基板１１上に仮に固着される。

次に、工程Ｐ６へ進んで第２部品３６の本圧着を行う。具体的には、図９に示すように基板１１をテーブル７２ｂの上に置き、さらに図８及び図９に示すように加熱された熱圧着ヘッド７２ａによって第２部品３６を押し付ける。これにより、第２部品３６が１９０℃程度で１０秒間程度、ＡＣＦ４０を介して基板１１へ押し付けられる。

この加熱及び加圧により、第２部品３６が基板１１上に本圧着、すなわち最終的な固着強度で固着される。この結果、図６に示すように、第２領域Ａ２の中に第２部品３６が実装される。より詳しくは、ＡＣＦ４０に含まれる樹脂４４によって第２部品３６が基板１１に固着され、さらに、第２部品３６のバンプ３７と基板１１上のリード３とがＡＣＦ４０内の導電粒子４６によって導電接続される。

本圧着では仮圧着のときよりも高温で長時間、第２部品３６が基板１１へ押し付けられる。本圧着を行う前に仮圧着を行うのは、第２部品３６と基板１１との間の位置合せ、すなわちアライメントを、本圧着時に行うことが難しいからである。

以上の製造方法において、熱圧着ヘッド５６，７２ａは、図８にも示したように、第２部品３６やＡＣＦ４０の長さより遥かに長い領域にわたる形状となっている。しかしながら、熱圧着ヘッド５６，７２ａは、第１部品３０が実装されていない帯状領域Ａ３の幅Ｗの中に位置するため、第１部品３０と接触することがない。

なお、図９において、基板１１を挟んでヘッド７２ａの反対側にあるテーブル７２ｂの形状については、必ずしもヘッド７２ａと同一の形状である必要はない。しかし少なくとも、テーブル７２ｂの端面、すなわち基板受け面の面積は、第２部品３６のうち基板１１に圧着される面の面積と同一又はそれよりも広いことが必要である。また、第２部品３６とテーブル７２ｂとの位置関係は、第２部品３６のうち基板１１に圧着される面の全体がテーブル７２ｂの端面と平面的に重なりあうことも必要である。

以上のように、本実施形態の製造方法では、まず初めに、受動部品や機構部品等といった第１部品３０をリフロー処理、すなわち表面実装技術を用いてはんだ接続によって基板１１に実装する。そして次に、基板１１上の所定位置にＡＣＦ４０を配置し、さらにその上にＩＣチップ等といった第２部品３６を置き、さらにその第２部品３６を熱圧着するようにした。この結果、例えば表面実装技術に基づいたはんだ接続工程における熱がＡＣＦ４０に加わることが回避でき、それ故、ＡＣＦ４０による第２部品３６の接続の信頼性を低下させることなく、第１部品３０を表面実装技術等によって実装できる。

（表示装置の実施形態）
図１３は、本発明に係る表示装置の一実施形態を示している。この実施形態は、単純マトリクス方式でＣＯＧ（Chip On Glass）方式の液晶装置に本発明を適用した場合の実施形態である。この実施形態の場合、図１に示した回路基板１０は、表示装置としての液晶装置を構成する液晶パネルを駆動するための駆動回路を含むように形成することができる。

図１３において、表示装置としての液晶装置８０は、液晶パネル８２に回路基板１０を接続することによって形成される。また、必要に応じて、バックライト等といった照明装置（図示せず）やその他の付帯構造（図示せず）が液晶パネル８２に付設される。

液晶パネル８２は、環状のシール材８７によって周縁が互いに接着された一対の基板８３ａ及び８３ｂを有し、それらの基板８３ａ及び８３ｂの間に形成された間隙、いわゆるセルギャップに、例えばＳＴＮ（Super Twisted Nematic）型の液晶が封入されている。基板８３ａ及び８３ｂは、一般には、透光性材料、例えばガラス、合成樹脂によって形成される。

基板８３ａ及び８３ｂの外側表面には偏光板８６が貼着等によって装着される。また、それらの基板８３ａ及び８３ｂの少なくとも一方と偏光板８６との間に位相差板（図示せず）が挿入されている。一方の基板８３ａの内側表面にはストライプ状の電極８９ａが形成されている。また、他方の基板８３ｂの内側表面には対向する電極８９ａと直交するようにストライプ状の電極８９ｂが形成されている。これらの電極８３ａ及び８３ｂは、例えば、ＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等といった透光性導電材料によって形成される。

なお、電極８３ａ及び８３ｂは、ストライプ状に限られることなく、文字、数字、その他の適宜のパターンとして形成することもできる。また、図１３では、構造を分かりやすく示すために、電極８９ａ及び８９ｂを実際のものよりも少ない本数で互いに広い間隔を開けて描いてあるが、実際にはより狭い間隔で多数本の電極が形成される。

一方の基板８３ａは他方の基板８３ｂの外側へ張り出す張出し部８４ａを有し、他方の基板８３ｂは一方の基板８３ａの外側へ張り出す張出し部８４ｂを有する。これらの張り出し部には、液晶駆動用ＩＣ９１ａ及び９１ｂがＡＣＦ９２を用いて実装される。そして、一方の張出し部８４ａには、液晶駆動用ＩＣ９１ａの入力用バンプに接続される外部接続端子８５ａが電極８９ａと同時に、例えばＩＴＯによって形成される。また、他方の張出し部８４ｂには、液晶駆動用ＩＣ９１ｂの入力用バンプに接続される外部接続端子８５ｂが電極８９ｂと同時に、例えばＩＴＯによって形成される。

回路基板１０と液晶パネル８２との接続は、例えば、液晶パネル８２の基板８３ａの張出し部８４ａの上に形成した外部接続端子８５ａと、回路基板１０の辺端部に形成した出力側第１端子４ａとをＡＣＦによって導電接続し、さらに、基板８３ｂの張出し部８４ｂの上に形成した外部接続端子８５ｂと、回路基板１０の細幅部分の辺端部に形成した出力側第２端子４ｂとをＡＣＦによって導電接続することによって行われる。

ＡＣＦは、図１に示した回路基板１０において第２部品３６を基板１１に接続するために用いられたものと同様に、接着用樹脂及びそれに混入された導電性粒子によって形成されており、熱圧着することにより、その接着用樹脂によって図１３において回路基板１０と基板８３ａ及び８３ｂとが固着され、そして、導電性粒子によって回路基板１０の各端子４ａ，４ｂと液晶パネル８２の接続端子８５ａ，８５ｂとが導電接続される。

なお、図１３に示す実施形態では、液晶パネル８２の基板８３ａ及び８３ｂの上に液晶駆動用ＩＣ９１ａ及び９１ｂを直接に実装する構造、いわゆるＣＯＧ（Chip On Glass）方式の構造を採用したので、回路基板１０には液晶駆動用ＩＣを搭載する必要はない。従って、この場合の回路基板１０に実装される第２部品３６としては、液晶駆動用ＩＣ以外の半導体装置、例えば電源ＩＣや電源ＬＳＩ等が考えられる。

（表示装置の他の実施形態）
図１４は、本発明に係る表示装置の他の実施形態を示している。この実施形態は、表示装置としてのエレクトロルミネッセンス装置に本発明を適用した場合の実施形態である。ここに示すエレクトロルミネッセンス装置１００は、ＥＬパネル１０１に回路基板１１０を接続することによって構成されている。

ＥＬパネル１０１は、Ｉ−Ｉ線に従った断面図である図１５に示すように、基材１０３の上に陽極、すなわちアノード１０９ｂを複数本、間隔を開けて互いに平行に形成し、さらにそれらのアノード１０９ｂの間に絶縁膜１１１を形成し、その上に有機エレクトロルミネッセンス発光層１０２を形成し、さらにその上に陰極、すなわちカソード１０９ａを形成することによって作製されている。

アノード１０９ｂは、図１４に示すように、複数本が間隔を開けて互いに平行に並べられて全体としてストライプ状に形成されている。また、カソード１０９ａは、同じく複数本が間隔を開けて互いに平行に且つアノード１０９ｂとほぼ直交するように並べられて全体としてストライプ状に形成されている。また、有機エレクトロルミネッセンス発光層１０２は、図１４におけるＩＩ−ＩＩ線に従った断面図である図１６からも分かるように、カソード１０９ａとほぼ同じ位置に形成されている。

有機エレクトロルミネッセンス発光層１０２は、周知の通り、それを挟む電極
に所定の電圧を印加したときに固有の色で発光する物質であり、本実施形態では、例えば、赤で発色するもの、緑で発色するもの、青で発色するものの３種類を互いに隣り合わせに配列させて１つのユニットとし、このユニットをアノード１０９ｂの延在方向、すなわちアノード１０９ｂの長手方向へ互いに平行に並べてある。

赤、緑、青の３色の個々の有機エレクトロルミネッセンス発光層１０２を挟んで、アノード１０９ｂとカソード１０９ａとが互いに交差する１つずつの領域が、それぞれ、１つずつの表示ドットを形成し、それら３つの表示ドットが集まって１つの画素が形成される。そして、この画素が平面内でマトリクス状に配列することにより、文字、数字、図形等といった像を表示するための表示領域が形成される。

図１４において、基材１０３の下側の辺端部に駆動用ＩＣ１１９ａがＡＣＦ１２０によって実装され、左側の辺端部に駆動用ＩＣ１１９ｂがＡＣＦ１２０によって実装されている。駆動用ＩＣ１１９ａの入力用バンプは基材１０３の辺端部に形成した外部接続端子１２１ａにつながり、駆動用ＩＣ１１９ａの出力用バンプは基材１０３上に形成した配線１２２ａを介してカソード１０９ａにつながっている。他方、駆動用ＩＣ１１９ｂの入力用バンプは基材１０３上に形成した外部接続端子１２１ｂにつながり、駆動用ＩＣ１１９ｂの出力用バンプは基材１０３上に形成した配線１２２ｂを介してアノード１０９ｂにつながっている。

回路基板１１０は、図１に示した回路基板１０と同様に、出力側第１端子４ａ及び出力側第２端子４ｂを有する。但し、図１の回路基板１０の場合には、第１端子４ａが回路基板１０の表側に形成され、第２端子４ｂが回路基板１０の裏側に形成されていたが、図１４の回路基板１１０の場合には、第１端子４ａ及び第２端子４ｂの両方が回路基板１１０の裏側に形成されている。

回路基板１１０が、第１領域Ａ１の中に第１部品３０を有し、第２領域Ａ２の中に第２部品３６を有し、さらに第２領域Ａ２を含むように帯状領域Ａ３を有することは、図１に示した回路基板１０と同じである。第２部品３６は、例えば、電源ＩＣ、電源ＬＳＩによって構成される。

本実施形態に係るエレクトロルミネッセンス装置１００は以上のように構成されているので、有機エレクトロルミネッセンス発光層１０２に印加される電圧を表示ドットごとに制御することにより、希望する座標位置を希望する色で発光させる。この発光により、加法混色の原理に従って文字、数字、図形等といった像が表示領域内に希望する色で表示される。

（変形例）
以上に記載した実施形態においては、回路基板の形状及び回路基板上の部品配列として１つの例のみを示したが、回路基板の形状等は特許請求の範囲に記載した発明の範囲内で様々に改変できる。

また、以上に記載した実施形態においては、表示手段として液晶パネル及びＥＬパネルを用いた表示装置の例を示したが、表示手段は液晶パネルやＥＬパネルに限られず、ＣＲＴディスプレイ、プラズマディスプレイ、ＦＥＤ（Field Emission Display）等であってもよい。

また、本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内、または、特許請求の範囲の均等範囲内で、各種の変形実施が可能である。

本発明に係る回路基板の一実施形態を示す平面図である。 図１に示した回路基板で用いられる基板を示す平面図である。 図２に示す基板の断面構造を示す断面図である。 図３に示す基板上のランドにはんだを印刷した後の状態を示す断面図である。 図４に示す基板のランド上に第１部品をマウントした後の状態を示す断面図である。 図５に示す基板に第２部品をＡＣＦによって実装した後の状態を示す断面図である。 本発明に係る回路基板の製造方法の一実施形態を示す工程図である。 図７に示す製造方法の中の１つの工程である本圧着工程を示す平面図である。 図８のＩＩＩ−ＩＩＩ線に従った断面図である。 図７に示す製造方法の中の１つの工程であるリフロー処理における温度プロファイルを示すグラフである。 温度プロファイルの他の例を示すグラフである。 図７に示す製造方法の中の１つの工程であるＡＣＦ貼付け工程を示す図である。 本発明に係る表示装置の一実施形態である液晶装置を分解状態で示す斜視図である。 本発明に係る表示装置の他の実施形態であるエレクトロルミネッセンス装置を示す平面図である。 図１４のＩ−Ｉ線に従ってエレクトロルミネッセンス装置の断面構造を示す断面図である。 図１４のＩＩ−ＩＩ線に従ってエレクトロルミネッセンス装置の断面構造を示す断面図である。 図７に示す製造方法の中の１つの工程である仮圧着工程を示す側面断面図である。

符号の説明

２ ランド
３ リード
４ａ，４ｂ，６ 端子
７ ベース
８ａ，８ｂ 配線
９ 電極
１０ 回路基板
１１ 基板
１２ カバーレイ
１３ レジスト
１６ スルーホール
１７ ダミー電極
２２ はんだ
２３ アラインメントマーク
３０ 第１部品
３２ 接着剤
３３ 補強板
３６ 第２部品
３７ バンプ
４０ ＡＣＦ
４０Ａ ＡＣＦ素材
５６ ＡＣＦ用押圧ヘッド
７１ａ，７２ａ 熱圧着用ヘッド
７１ｂ，７２ｂ 熱圧着用テーブル
８０ 液晶装置（表示装置）
８２ 液晶パネル（表示手段）
１００ エレクトロルミネッセンス装置（表示装置）
１０１ ＥＬパネル（表示手段）
Ａ１ 第１領域
Ａ２ 第２領域
Ａ３ 帯状領域

Claims (3)

1. 第１基板と、前記第１基板上に実装された駆動用ＩＣと、前記第１基板の一辺に沿って
   配置されてなる端子と、を有する表示手段と、前記第１基板の端子に接続されてなる出力
   側端子を備える第２基板を有する回路基板と、を備える表示装置の製造方法であって、
   複数の第１部品を前記第２基板上の複数の第１領域にはんだ接続によって実装する工程
   と、
   前記第２基板上の所定位置に異方性導電膜を配置する工程と、
   第２部品を前記異方性導電膜上に配置する工程と、
   前記異方性導電膜を挟み、熱圧着ヘッドを用いて前記第２部品を前記第２基板の第２領
   域に熱圧着する工程と、を有し、
   前記第２基板上の所定位置に異方性導電膜を配置する工程は、前記第１部品をはんだ接
   続によって前記第２基板に実装する工程の後に行われ、
   前記第２基板は、前記複数の第１領域間において前記第２領域を含み、前記第２領域か
   ら前記出力側端子に向かって帯状に延びると共に、前記第１部品を含まない帯状領域を備
   え、
   前記帯状領域は、前記異方性導電膜の長手方向であって、前記第２部品を実装する際に
   用いる熱圧着ヘッドの加圧面の長手方向である方向に延在してなるとともに、前記帯状領
   域には配線パターンが設けられてなり、
   前記複数の第１領域は、前記帯状領域の前記第２領域を挟んで設けられるとともに、前
   記第１部品が実装されてなる複数の領域と、当該複数の領域とは離間し、前記帯状領域の
   配線パターンが設けられてなる領域を挟んで設けられてなるとともに、前記第１部品が実
   装されてなる複数の領域を含むことを特徴とする表示装置の製造方法。
2. 請求項１において、
   前記第１部品をはんだ接続によって前記第２基板に実装する前記工程は、リフロー処理
   を含むことを特徴とする表示装置の製造方法。
3. 請求項１又は２において、
   前記帯状領域は、前記熱圧着ヘッドの加圧面の長手方向に延在してなることを特徴とす
   る表示装置の製造方法。

Images