TWI817633B

TWI817633B - 顯示面板

Info

Publication number: TWI817633B
Application number: TW111128632A
Authority: TW
Inventors: 謝家銓; 張國宏; 陳世明
Original assignee: 友達光電股份有限公司
Priority date: 2022-04-01
Filing date: 2022-07-29
Publication date: 2023-10-01
Also published as: TW202341540A; TWI816478B; TW202341332A; TW202341329A; TW202341122A; TWI817630B; TWI820785B; TW202341515A; TW202340822A; TWI815512B; TWI817597B; TW202341412A; TW202341112A; TWI814434B; TWI827303B; TWI800409B; TW202341411A; TW202341460A; TW202341461A; TW202341110A

Abstract

一種顯示面板包含電路基板以及複數個微型發光二極體裝置。電路基板具有顯示區以及顯示區外的邊緣區，顯示區包含複數個畫素區，邊緣區包含出線區以及非出線區。電路基板包含基板、複數個導電連接結構以及至少一填補物。導電連接結構設置在基板的表面，並位於出線區中。填補物設置在基板的表面，並位於非出線區中。填補物與導電連接結構實質上等高。微型發光二極體裝置設置在畫素區中。

Description

顯示面板

本揭示是關於一種顯示面板，特別是關於一種微型發光二極體(microLED)顯示面板。

微型發光二極體為極具潛力的面板技術，然而，目前的微型發光二極體顯示面板的設計及製造技術仍存在微型發光二極體與電路基板接合的良率問題，有待改進。

有鑑於此，本揭示之一目的在於提出一種改進的微型發光二極體顯示面板，以解決微型發光二極體與電路基板接合的良率問題。

為達成上述目的，依據本揭示的一些實施方式，一種顯示面板包含電路基板以及複數個微型發光二極體裝置。電路基板具有顯示區以及顯示區外的邊緣區，顯示區包含複數個畫素區，邊緣區包含出線區以及非出線區。電路基板包含基板、複數個導電連接結構以及至少一第一填補物。導電連接結構設置在基板的表面，並位於出線區中。第一填補物設置在基板的表面，並位於非出線區中。第一填補物與導電連接結構實質上等高。微型發光二極體裝置設置在畫素區中。

在本揭示的一或多個實施方式中，第一填補物佔據非出線區至少四分之一的面積。

在本揭示的一或多個實施方式中，電路基板包含複數個第一填補物。第一填補物彼此分離，並沿著基板的邊緣排列。

在本揭示的一或多個實施方式中，導電連接結構以及第一填補物以實質上相同的間隔排列，且導電連接結構以及第一填補物具有實質上相同的尺寸。

在本揭示的一或多個實施方式中，導電連接結構以及第一填補物包含銀漿。

在本揭示的一或多個實施方式中，顯示區包含相鄰的第一畫素區以及第二畫素區，第一畫素區以及第二畫素區設置在非出線區的一側，且各包含複數個電連接墊。電連接墊配置以連接微型發光二極體裝置。第一畫素區中的電連接墊包含鄰近第二畫素區的第一電連接墊，第二畫素區中的電連接墊包含鄰近第一畫素區的第二電連接墊。電路基板進一步包含至少一第二填補物，第二填補物設置在基板上，並位於第一電連接墊以及第二電連接墊之間。

在本揭示的一或多個實施方式中，第二填補物佔據第一電連接墊以及第二電連接墊之間的區域至少三分之二的面積。

在本揭示的一或多個實施方式中，第二填補物與電連接墊實質上等高。

在本揭示的一或多個實施方式中，畫素區排列成複數排，第一畫素區以及第二畫素區位在其中最接近非出線區的一排。

在本揭示的一或多個實施方式中，第二填補物包含虛設連接墊以及光阻間隔物中的至少一者。

綜上所述，在本揭示的顯示面板中，非出線區及/或相鄰畫素區的兩相鄰子畫素電連接墊之間的區域中設置有填補物。藉由上述配置，可以防止雷射焊接製程中使用的助焊劑在電路基板的邊緣累積，從而提高微型發光二極體與子畫素電連接墊的接合良率。

為使本揭示之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施方式。圖式中之各元件未按比例繪製，且僅為說明本揭示而提供。以下描述許多實務上之細節，以提供對本揭示的全面理解，然而，相關領域具普通技術者應當理解可在沒有一或多個實務上之細節的情況下實施本揭示，因此，該些細節不應用以限定本揭示。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。

本文使用的「約」、「近似」或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

請參照第1圖以及第2圖。顯示面板10為微型發光二極體(microLED)顯示面板，其包含電路基板20以及設置在電路基板20上的複數個微型發光二極體裝置13。具體而言，電路基板20具有顯示區21以及位在顯示區21外的邊緣區22 (或稱作非顯示區)。顯示區21包含複數個畫素區PX，每個微型發光二極體裝置13設置在電路基板20的其中一個畫素區PX中。每個畫素區PX中可設置有多個微型發光二極體裝置13。於一些實施方式中，每個畫素區PX中設置有紅色、綠色及藍色微型發光二極體裝置13。

於一些實施方式中，微型發光二極體裝置13可具有小於或等於一百微米的寬度，或是小於或等於五十微米的寬度。於一些實施方式中，電路基板20可包含連接微型發光二極體裝置13的薄膜電晶體(TFT)電路，以控制畫素發光。在其他實施方式中，電路基板20也可以包含微型晶片(micro-chips)來控制畫素發光。

如第2圖所示，電路基板20包含基板30以及多對的電連接墊35，電連接墊35設置在基板30的表面31上，且每一對電連接墊35包含彼此分離設置的兩個電連接墊BP。每個微型發光二極體裝置13設置在其中一對電連接墊35上，並與兩個電連接墊BP電性連接。每個畫素區PX中可以設置有多對的電連接墊35，在所示的實施方式中，每個畫素區PX中設置有三對電連接墊35，與每個畫素區PX中的微型發光二極體裝置13的數量相等。

如第2圖所示，在本實施方式中，微型發光二極體裝置13是覆晶式(flip-chip)發光二極體，每個微型發光二極體裝置13跨過對應的一對電連接墊35的兩個電連接墊BP之間的縫隙，且包含兩個電極15，兩個電極15分別與一對電連接墊35的兩個電連接墊BP電性連接。

於一些實施方式中，電連接墊BP可透過沉積的方式形成在基板30的表面31上。於一些實施方式中，微型發光二極體裝置13可透過雷射焊接的方式固定在電連接墊BP上。

請參照第3圖。於一些實施方式中，顯示面板10的製造方法可包含透過雷射焊接的方式來將微型發光二極體裝置13與電路基板20接合，細節如下。

如第3圖所示，微型發光二極體裝置13在安裝到電路基板20之前可以設置在轉移載板12上(例如：chip- on-carrier，COC)。於一些實施方式中，微型發光二極體裝置13可以先在生長基板上磊晶形成，再移動至轉移載板12上。

如第3圖所示，進行雷射焊接前，電連接墊35的預設接合位置可加上焊料40 (例如：錫)，並噴塗一層助焊劑45覆蓋焊料40。於一些實施方式中，助焊劑45可以整面覆蓋電路基板20。

如第3圖所示，完成上述步驟後，可以將轉移載板12面對電路基板20，並使轉移載板12上的微型發光二極體裝置13對準對應的電連接墊35上的預設接合位置。

如第3圖所示，接著，可以依序在每個畫素區PX進行雷射焊接。在一個畫素區PX進行雷射焊接時，以雷射L照射涵蓋一個畫素區PX中的部分或全部微型發光二極體裝置13的區域A，雷射L的照射使得焊料40融化而將微型發光二極體裝置13的電極15與對應的電連接墊BP接合。

如第3圖所示，於一些實施方式中，雷射L照射的區域A可以涵蓋一個畫素區PX中全部的微型發光二極體裝置13 (例如圖中所示的三個)，如此一來，雷射L進行一次的擊發可完成一個畫素區PX中的所有微型發光二極體裝置13的接合。在其他實施方式中，雷射L照射的區域A也可以涵蓋單一個微型發光二極體裝置13。在此等實施方式中，每接合一個微型發光二極體裝置13，雷射L需進行一次擊發(在所示的實施方式中，雷射L進行三次的擊發可完成一個畫素區PX中的所有微型發光二極體裝置13的接合)。

完成一個畫素的焊接後，可以將雷射L對準下一個畫素區PX進行焊接。轉移載板12上所有的微型發光二極體裝置13均焊接完成後，可以將轉移載板12移除。於一些實施方式中，完成雷射焊接後，可以將助焊劑45從電路基板20上去除。

請參照第4圖。電路基板20的邊緣區22包含至少一出線區23及至少一非出線區24，其中非出線區24是位在出線區23的一側或是兩個出線區23之間。電路基板20還包含複數個導電連接結構50，導電連接結構50設置在基板30的表面31，並位於出線區23中，且導電連接結構50沿著基板30的邊緣33排列。導電連接結構50可透過電路基板20表面或內部的線路/導電結構與畫素區PX連接，並做為電路基板20的外部連接介面。

於一些實施方式中，導電連接結構50可以連接驅動晶片(圖未示)，來自驅動晶片的訊號可經由導電連接結構50傳送至畫素區PX。於一些實施方式中，驅動晶片可使用COF封裝(chip-on-film)，COF封裝結構可包含柔性電路板(FPC)以及設置在柔性電路板上的驅動晶片，其中柔性電路板可與導電連接結構50接合。於一些實施方式中，顯示面板10可以與其他顯示面板(圖未示)拼接，以形成面積更大的顯示面板，在此等實施方式中，導電連接結構50可以用於與其他顯示面板連接。

於一些實施方式中，導電連接結構50包含銀漿。於一些實施方式中，導電連接結構50可透過網版印刷的方式形成在基板30上。

如上所述，在顯示面板的製造過程中，將微型發光二極體與電路基板接合的步驟可透過雷射焊接來完成，進行雷射焊接前，電路基板上會噴塗一層助焊劑。然而，電路基板表面的結構可能造成電路基板的表面出現高度落差(例如設置導電連接結構之處高於沒有任何電路結構之處)，高度的落差容易造成助焊劑在電路基板的板邊累積，特別是在非出線區，可能導致非出線區旁的微型發光二極體接合不良。

有鑑於以上問題，如第4圖與第5圖所示，電路基板20進一步包含至少一第一填補物53，第一填補物53設置在基板30的表面31上，並位於非出線區24中，且第一填補物53與導電連接結構50實質上等高。藉由上述配置，可以防止助焊劑在非出線區24之中或附近累積，使助焊劑的分布均勻化，如此一來，位在非出線區24的一側的微型發光二極體裝置13的接合良率可以獲得提升，避免衍生後續問題，如大量接合不良的微型發光二極體裝置13需要維修、顯示面板10與其他面板拼接時出現微型發光二極體裝置13脫落的情況等。

於一些實施方式中，為了能有效避免助焊劑在非出線區24之中或附近累積，第一填補物53佔據非出線區24至少四分之一的面積。於一些實施方式中，第一填補物53以及導電連接結構50可以由相同的材料製成(例如，第一填補物53以及導電連接結構50可包含銀漿)，因此，在顯示面板10的製造過程中，第一填補物53以及導電連接結構50可以一同形成在電路基板20上，惟導電連接結構50透過電路基板20的線路連接畫素區PX，但第一填補物53不連接電路基板20的線路。

如第4圖與第5圖所示，於一些實施方式中，電路基板20包含複數個第一填補物53，第一填補物53彼此分離，並沿著基板30的邊緣33排列。於一些實施方式中，導電連接結構50以及第一填補物53以實質上相同的間隔排列，且導電連接結構50以及第一填補物53具有實質上相同的尺寸。如此一來，在顯示面板10的製造過程中，第一填補物53以及導電連接結構50可以一同形成在電路基板20上，例如，可以透過網版印刷的方式在電路基板20的邊緣區22中設置一整排的導電連接結構50以及第一填補物53。

請一併參照第6圖。如第4圖與第6圖所示，於一些實施方式中，電路基板20進一步包含至少一第二填補物56，第二填補物56設置在基板30的表面31上，並位於相鄰畫素區PX的兩相鄰電連接墊BP之間。具體而言，顯示區21包含畫素區61、62，畫素區61、62相鄰(亦即，畫素區61、62之間沒有其他的畫素區)且設置在非出線區24的一側。畫素區61包含鄰近畫素區62的電連接墊65，而畫素區62包含鄰近畫素區61的電連接墊66 (亦即，電連接墊65、66之間沒有其他的電連接墊BP)，第二填補物56係設置在電連接墊65、66之間的區域。設置有第二填補物56時，可以更有效地避免助焊劑在非出線區24之中或附近累積，提高微型發光二極體裝置13的接合良率。

如第4圖與第6圖所示，於一些實施方式中，第二填補物56與電連接墊BP實質上等高，以利助焊劑的分布均勻化。於一些實施方式中，為了能有效避免助焊劑在非出線區24之中或附近累積，第二填補物56佔據電連接墊65、66之間的區域至少三分之二的面積。

如第4圖與第6圖所示，於一些實施方式中，所有畫素區PX在顯示區21中排列成複數排，畫素區61、62是位在最接近非出線區24的一排(亦即，畫素區61、62與非出線區24之間沒有其他的畫素區PX)，因此，第二填補物56是設置在最接近非出線區24的一排畫素區PX中的相鄰畫素區61、62的兩相鄰電連接墊65、66之間，可以有效防止助焊劑在非出線區24之中或附近累積。

如第4圖所示，於一些實施方式中，畫素區62的電連接墊BP與畫素區63的電連接墊BP之間的區域也可以設置第二填補物56。於一些實施方式中，最接近非出線區24的一排畫素區PX中的任兩相鄰畫素區PX的兩相鄰電連接墊BP之間均設置有第二填補物56。

如第4圖所示，於一些實施方式中，第二填補物56包含一或多個虛設連接墊，虛設連接墊實質上平行於畫素區PX中的電連接墊BP設置。虛設連接墊以及電連接墊BP可以由相同的材料製成，使得在顯示面板10的製造過程中，虛設連接墊以及電連接墊BP可以一同形成在電路基板20上，惟電連接墊BP連接電路基板20的線路(例如：線路T)，但虛設連接墊不連接電路基板20的線路，且虛設連接墊上也不設置微型發光二極體裝置13。

請參照第7圖。在本實施方式中，電路基板20A的第二填補物56A包含一或多個光阻間隔物(photo- spacer)，其同樣能達到防止助焊劑在非出線區24之中或附近累積的效果。於一些實施方式中，光阻間隔物與畫素區PX中的電連接墊BP實質上等高。於一些實施方式中，光阻間隔物實質上垂直於電連接墊BP延伸。

儘管本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何熟習此技藝者，於不脫離本揭示之精神及範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。

10:顯示面板 12:轉移載板 13:微型發光二極體裝置 15:電極 20:電路基板 21:顯示區 22:邊緣區 23:出線區 24:非出線區 30:基板 31:表面 33:邊緣 35,BP,65,66:電連接墊 40:焊料 45:助焊劑 50:導電連接結構 53:第一填補物 56:第二填補物 A:區域 L:雷射 PX,61,62,63:畫素區 T:線路

為使本揭示之上述及其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之說明如下：第1圖為繪示依據本揭示一實施方式之顯示面板的俯視示意圖。第2圖為繪示第1圖所示之顯示面板的其中一個畫素的放大側視圖。第3圖為繪示以雷射焊接的方式來將微型發光二極體裝置與電路基板接合的示意圖。第4圖為繪示第1圖所示之顯示面板在虛線標示的區域中的放大圖。第5圖為繪示第4圖所示之顯示面板沿線段5-5’的剖面圖。第6圖為繪示第4圖所示之顯示面板沿線段6-6’的剖面圖。第7圖為繪示依據本揭示另一實施方式之顯示面板的局部放大圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

13:微型發光二極體裝置

20:電路基板

21:顯示區

22:邊緣區

23:出線區

24:非出線區

30:基板

31:表面

33:邊緣

BP,65,66:電連接墊

50:導電連接結構

53:第一填補物

56:第二填補物

PX,61,62,63:畫素區

T:線路

Claims

一種顯示面板，包含：一電路基板，具有一顯示區以及該顯示區外的一邊緣區，該顯示區包含複數個畫素區，該些畫素區包含相鄰的一第一畫素區以及一第二畫素區，該邊緣區包含一出線區以及一非出線區，其中該第一畫素區以及該第二畫素區設置在該非出線區的一側，且該第一畫素區以及該第二畫素區各包含複數個電連接墊，該第一畫素區中的該些電連接墊包含鄰近該第二畫素區的一第一電連接墊，該第二畫素區中的該些電連接墊包含鄰近該第一畫素區的一第二電連接墊，且該電路基板包含：一基板；複數個導電連接結構，設置在該基板的一表面，並位於該出線區中；至少一第一填補物，設置在該基板的該表面，並位於該非出線區中，其中該至少一第一填補物與該些導電連接結構實質上等高；以及至少一第二填補物，設置在該基板的該表面，並位於該第一電連接墊以及該第二電連接墊之間；以及複數個微型發光二極體裝置，設置在該些畫素區中，且配置以與該第一畫素區以及該第二畫素區的該些電連接墊連接。
如請求項1所述之顯示面板，其中該至少一第一填補物佔據該非出線區至少四分之一的面積。
如請求項1所述之顯示面板，其中該至少一第一填補物為複數個，該些第一填補物彼此分離，並沿著該基板的一邊緣排列。
如請求項3所述之顯示面板，其中該些導電連接結構以及該些第一填補物以實質上相同的間隔排列，且該些導電連接結構以及該些第一填補物具有實質上相同的尺寸。
如請求項1所述之顯示面板，其中該些導電連接結構以及該至少一第一填補物包含銀漿。
如請求項1所述之顯示面板，其中該至少一第二填補物佔據該第一電連接墊以及該第二電連接墊之間的區域至少三分之二的面積。
如請求項1所述之顯示面板，其中該至少一第二填補物與該些電連接墊實質上等高。
如請求項1所述之顯示面板，其中該些畫素區排列成複數排，該第一畫素區以及該第二畫素區位在該複數排中最接近該非出線區的一排。
如請求項1所述之顯示面板，其中該至少一第二填補物包含虛設連接墊以及光阻間隔物中的至少一者。