KR20210140886A - 디스플레이 모듈 및 디스플레이 모듈의 제조 방법 - Google Patents

디스플레이 모듈 및 디스플레이 모듈의 제조 방법 Download PDF

Info

Publication number
KR20210140886A
KR20210140886A KR1020200057580A KR20200057580A KR20210140886A KR 20210140886 A KR20210140886 A KR 20210140886A KR 1020200057580 A KR1020200057580 A KR 1020200057580A KR 20200057580 A KR20200057580 A KR 20200057580A KR 20210140886 A KR20210140886 A KR 20210140886A
Authority
KR
South Korea
Prior art keywords
tft
display module
led
leds
layer
Prior art date
Application number
KR1020200057580A
Other languages
English (en)
Inventor
이윤석
김은혜
박상무
이동엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200057580A priority Critical patent/KR20210140886A/ko
Priority to PCT/KR2021/004487 priority patent/WO2021230502A1/en
Priority to US17/244,471 priority patent/US11715729B2/en
Publication of KR20210140886A publication Critical patent/KR20210140886A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1351—Light-absorbing or blocking layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

디스플레이 모듈 및 그 제조 방법이 개시된다. 개시된 디스플레이 모듈은 다수의 TFT 전극패드가 구비된 TFT(Thin Film Transistor) 층이 일면에 형성된 글라스 기판과, 상기 다수의 TFT 전극패드에 각각 전기적으로 접속되는 LED 전극패드를 구비한 다수의 LED(Light Emitting Diode)과, 상기 TFT 층 상에 형성되며 상기 다수의 LED 사이에 배치된 광차단부재를 포함하며, 상기 광차단부재의 높이는 상기 다수의 LED의 높이보다 낮다.

Description

디스플레이 모듈 및 디스플레이 모듈의 제조 방법{DISPLAY MODULE AND MATHOD OF MANUFATURING THE SAME}
본 개시는 디스플레이 모듈 및 디스플레이 모듈의 제조 방법에 관한 것이다.
발광 다이오드(LED)는 조명 장치용 광원은 물론 TV, 휴대폰, PC, 노트북 PC, PDA 등과 같은 다양한 전자 제품의 각종 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.
특히, 최근에는 그 크기가 100㎛이하의 마이크로 LED(micro LED)가 개발되고 있으며, 마이크로 LED는 기존의 LED에 비해 빠른 반응 속도, 낮은 전력, 높은 휘도를 가지고 있어 차세대 디스플레이의 발광 소자로서 각광받고 있다. 이와 같은 마이크로 LED는 타겟 기판 상에 전사됨으로써 디스플레이 모듈을 구성할 수 있다.
종래의 레이저 전사를 이용한 실장 설비는 상부 및 하부 스테이지에 각각 중계 기판과 타겟 기판을 로딩한 후, 중계 기판과 타겟 기판 간 얼라인먼트를 수행한다. 얼라인먼트가 완료되면, 상부 및 하부 스테이지를 구동시켜 중계 기판과 타겟 기판이 레이저 빔 조사 위치에 도달했을 때 레이저 빔을 중계 기판에 조사하여 타겟 기판에 LED를 전사한다.
종래의 LED 디스플레이 장치는 단위 LED 모듈(또는 단위 LED 패널)을 여러 장 조합하여 하나의 화면을 만들어 내는 모듈러 디스플레이(Modular Display)로 제작되었다. 이때 각각의 LED 모듈은 각각의 Red, Green, Blue LED 칩을 하나로 묶은 중계 기판을 SMT 장비를 이용하여 LED 모듈에 전사하였다.
미세 피치(Pitch)의 디스플레이를 제작하기 위해서 소형화된 LED 칩을 전사할 필요성이 생기게 되면서 레이저 전사 방식 혹은 스탬프 전사 방식을 이용하여 복수의 LED 칩을 전사하는 방안을 이용하여 모듈을 제작하고 있다.
이 경우, LED 칩과 TFT 기판 간 전기적인 접속을 위해 접착 물질을 이용하여 LED 칩을 TFT 기판을 본딩하였다. 그런데 이 본딩 공정에서 LED 칩에 가해지는 압력에 의해 LED 칩이 전사된 위치를 이탈하는 문제가 있었다.
본 개시의 목적은 마이크로 LED 전사 전에 TFT 층에 광차단부재를 형성함으로써 본딩 공정에서의 마이크로 LED의 이탈을 방지하는 디스플레이 모듈 및 그 제조 방법을 제공하는 데 있다.
또한, 본 개시의 다른 목적은 마이크로 LED와 TFT 층 간 안정적인 전기적 및 물리적 결합구조를 가지는 디스플레이 모듈 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해 본 개시는, 다수의 TFT 전극패드가 구비된 TFT(Thin Film Transistor) 층이 일면에 형성된 글라스 기판; 상기 다수의 TFT 전극패드에 각각 전기적으로 접속되는 LED 전극패드를 구비한 다수의 LED(Light Emitting Diode); 및 상기 TFT 층 상에 형성되며 상기 다수의 LED 사이에 배치된 광차단부재;를 포함하며, 상기 광차단부재의 높이는 상기 다수의 LED의 높이보다 낮은 디스플레이 모듈을 제공한다. 본 개시에서, "높이"는 다수의 구성 부재들(예를 들면, 광차단부재, 마이크로 LED, TFT 전극패드 등) 간의 두께를 상대적으로 비교하기 위한 것으로, 각 부재들의 상면이 동일한 면(예를 들면, TFT 층의 상면)으로부터 얼마나 더 높게 위치하는지를 나타낸다.
상기 광차단부재는 상기 다수의 LED를 각각 격리하는 다수의 개구 영역을 가지며, 상기 LED 전극패드와 상기 TFT 전극패드는 상기 다수의 LED를 상기 TFT 층에 열 압착함에 따라 상기 다수의 개구 영역에 도포된 접착부재에 의해 상호 전기적 및 물리적으로 연결될 수 있다.
상기 광차단부재의 높이는 상기 TFT 전극패드의 높이보다 더 높을 수 있다.
상기 다수의 개구 영역은 각각, 상기 LED의 사이즈보다 클 수 있다.
상기 광차단부재는 메시 구조로 형성될 수 있다.
상기 광차단부재는 바인더 수지, 광중합 개시제, 블랙 안료 및 용제를 포함하는 감광성 수지 조성물 또는 차폐용 블랙 안료를 포함하는 수지 조성물일 수 있다.
상기 접착부재는 플럭스 입자를 포함하며, 상기 플럭스 입자는 염화아연계, 염화아연-염화암모니아계를 포함하는 무기계 플럭스, 글루타민산 염산염 요소, 에칠렌 디아민 스테아린산 염산염을 포함하는 유기계 플럭스, 비활성/활성 로진을 포함하는 로진계 플럭스, 염, 산, 아민을 포함하는 수용성 플럭스 중 적어도 어느 하나를 포함할 수 있다.
상기 접착부재는 ACP(anisotropic conductive paste) 또는 ACF(anisotropic conductive film)일 수 있다.
상기 접착부재는 NCP(non-conductive paste) 또는 NCF(Non-conductive film)일 수 있다.
상기 LED 전극패드는 제1 및 제2 층으로 적층 구조를 가지며, 상기 제1 층은 Au, Cu, Ni, Al 중 어느 하나의 물질로 이루어질 수 있고, 상기 제2 층은 Au,Ni, Ti, Cr, Pd, TiN, Ta, TiW, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2 중 어느 하나의 물질로 이루어질 수 있다. 상기 TFT 전극패드는 Au, Cu, Ag, Ni, Ni/Au, Au/Ni, Ni/Cu, Cu/Ni 중 어느 하나로 이루어질 수 있다. 상기 접착부재는 상기 LED 전극패드의 제2 층 및 상기 TFT 전극패드와 함께 용융되어 금속화합물을 이룰 수 있다. 상기 접착부재는 Sn 또는 In의 단일 물질로 이루어지거나, Sn, Ag, In, Cu, Ni, Au, Cu, Bi, Al, Zn, Ga 중 적어도 2이상의 조성물로 이루어질 수 있다. 또한, 본 개시는 다수의 TFT 전극패드가 구비된 TFT(Thin Film Transistor) 층이 일면에 형성된 글라스 기판; 상기 다수의 TFT 전극패드에 각각 전기적으로 접속되는 LED 전극패드를 구비한 다수의 LED(Light Emitting Diode); 상기 TFT 층 상에 다수의 개구 영역을 가지는 메시 구조로 형성되고, 상기 LED의 높이보다 낮은 높이를 가지는 광차단부재; 및 상기 다수의 개구 영역에 형성되어 상기 다수의 LED를 상기 TFT 층에 열 압착함에 따라 상기 LED 전극패드와 상기 TFT 전극패드를 전기적 및 물리적으로 연결하는 접착부재;를 포함하는 디스플레이 모듈을 제공함으로써, 상기 목적을 달성할 수 있다.
이 경우, 상기 접착부재는 ACP(anisotropic conductive paste), ACF(anisotropic conductive film), NCP(non-conductive paste) 및 NCF(Non-conductive film) 중 어느 하나일 수 있다.
또한, 본 개시는 글라스 기판의 일면에 TFT 층을 형성하는 단계; 상기 TFT 층에 배열된 다수의 TFT 전극패드를 개별적으로 격리하는 다수의 개구 영역을 가지는 광차단부재를 상기 TFT 층 상에 형성하는 단계; 상기 다수의 개구 영역에 상기 TFT 전극패드를 덮도록 접착부재를 도포하는 단계; 상기 다수의 개구 영역에 배치되도록 다수의 LED를 상기 TFT 층에 전사하는 단계; 및 상기 다수의 LED를 상기 TFT 층 측으로 열 압착하여 상기 접착부재에 의해 각 LED의 LED 전극패드와 상기 TFT 전극패드를 본딩하는 단계;를 포함하는 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 광차단부재는 상기 다수의 LED의 높이보다 더 낮게 형성될 수 있다.
상기 다수의 LED는 가압부재에 의해 균일한 압력으로 가압될 수 있다.
상기 본딩하는 단계에서, 상기 LED 전극패드와 상기 TFT 전극패드는 상기 접착부재와 함께 금속결합 상태로 접합될 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이다.
도 2는 TFT 층에 배열된 픽셀을 나타낸 개략도이다.
도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 4는 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 방법을나타낸 흐름도이다.
도 5 내지 도 11은 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 방법을 순차적으로 나타낸 개략도들이다.
도 12는 본 개시의 일 실시예에 따른 레이저 전사 장치를 개략적으로 나타낸 블록도이다.
도 13은 본 개시의 일 실시예에 따른 레이저 전사 장치의 레이저 발진부를 개략적으로 나타낸 블록도이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 개시의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 글라스 기판은 전면에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면에 TFT 층의 TFT 회로를 구동하기 위한 구동 회로가 배치될 수 있다. 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다.　 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다.
본 개시에서, 글라스 기판에 TFT 층(또는 백플레인(backplane))이 적층된 기판을 TFT 기판으로 칭할 수 있다. TFT 기판은 특정 구조나 타입으로 한정되지 않는다, 예컨데, 본 개시에서 인용된 TFT 기판은 LTPS(Low Temperature Polycystalline Silicon) TFT 외 Oxide TFT 및 Si TFT(poly silicon, a-silicon), 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si 웨이퍼 CMOS(Complementary metal oxide semiconductor)공정에서 P-타입(또는 N-타입) MOSFET(Metal oxide semiconductor field effect transistor)만 만들어 적용할 수도 있다.
본 개시에서, TFT 층이 배치된 글라스 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 일면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 일면에서 에지 영역에 해당할 수 있다.　
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 측면을 포함할 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 전면에 TFT 회로가 배치된 영역 및 후면에 배치된 구동 회로가 배치된 영역을 제외한 나머지 영역일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 측면과 이 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 후면 일부를 포함할 수 있다.
본 개시에서, 글라스 기판은 전면의 에지 영역에 배선을 통해 TFT 회로와 전기적으로 연결되는 다수의 전면 접속 패드와, 후면의 에지 영역에 배선을 통해 구동 회로와 전기적으로 연결되는 다수의 후면 접속 패드가 형성될 수 있다. 다수의 전면 및 후면 접속 패드는 글라스 기판의 측면으로부터 글라스 기판 내측으로 일정한 거리만큼 각각 인입되게 배치될 수 있다. 글라스 기판의 전면 및 후면에 각각 형성된 접속 패드들은 글라스 기판의 에지 영역에 형성되는 측면 배선에 의해 전기적으로 연결될 수 있다.
본 개시에서, 글라스 기판의 TFT 층에는 다수의 픽셀이 구비될 수 있다. 각 픽셀은 다수의 서브 픽셀로 이루어질 수 있으며, 하나의 서브 픽셀은 하나의 마이크로 LED에 대응할 수 있다. TFT 층에는 각 픽셀을 구동하기 위한 TFT 회로를 포함할 수 있다. 마이크로 LED는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 또한, 상기 마이크로 LED는 애노드 및 캐소드 전극이 동일 면에 형성되고 발광면이 상기 전극들 반대편에 형성된 플립칩(Flip chip) 구조를 가질 일 수 있다.　
본 개시에서, 글라스 기판 상에 적층 형성된 TFT 층은 마이크로 LED가 전기적으로 연결된다. 구체적으로, 마이크로 LED의 전극패드는 TFT 층 상의 전극패드에 전기적으로 연결되며, 마이크로 LED의 전극과 TFT 전극은 금속결합 상태의 접합구조를 가질 수 있다.
본 개시에서, 마이크로 발광 다이오드(마이크로LED 또는 μLED)를 구비한 디스플레이 모듈은 평판 디스플레이 패널일 수 있다. 마이크로 LED는 100㎛ 이하의 크기를 갖는 무기 발광 다이오드(inorganic LED)일 수 있다. 이와 같이 마이크로 LED를 구비한 디스플레이 모듈은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은 대비, 더 빠른 응답 시간 및 높은 에너지 효율을 제공할 수 있다. 유기발광다이오드(organic LED)와 무기 발광 소자인 마이크로LED는 모두 에너지 효율이 좋지만 마이크로LED는 OLED보다 밝기, 발광효율, 수명이 길다.
본 개시에서, 디스플레이 모듈은 TFT 층 상에 배열된 다수의 마이크로 LED 사이로 블랙 매트릭스를 형성할 수 있다. 블랙 매트릭스는 서로 인접한 마이크로 LED의 주변부에서 광이 누설하는 것을 차단하여 명암비(Contrast ratio)를 향상시킬 수 있다.
본 개시에서, 디스플레이 모듈은 다수의 마이크로 LED가 발광하는 측에 배치되는 터치 스크린 패널을 더 포함할 수 있으며 이 경우, 터치 스크린 패널을 구동하기 위한 터치 스크린 구동부를 포함할 수 있다. 또한, 디스플레이 모듈은 글라스 기판의 후면에 배치되며 FPC(Flexible Printed Circuit) 등을 통해 전기적으로 연결되는 후방 기판을 더 포함할 수 있다. 또한, 디스플레이 모듈은 데이터를 수신할 수 있는 통신장치를 더 포함할 수 있다.
이와 같이 본 개시에서는 마이크로 LED가 실장되고 측면 배선이 형성된 글라스 기판을 디스플레이 모듈로 칭할 수 있다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 메트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 있다.
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈을 상세히 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이고, 도 2는 TFT 층 상에 배열된 픽셀을 나타낸 개략도이고, 도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다. 도 3에서 설명의 편의를 위해 접착부재(50)의 도시를 생략한다.
도 1 내지 3을 참조하면, 본 개시에 따른 디스플레이 모듈(1)은 TFT 기판(11)을 포함할 수 있다.
디스플레이 모듈(1)은 TFT 기판(11) 상에 전사된 다수의 마이크로 LED(Micro Light emitting diode)(20)를 포함할 수 있다. TFT 기판(11)은 글라스 기판(11a)과, 글라스 기판(11a)의 전면에 TFT(Thin Film Transistor) 회로(12)가 포함된 TFT 층(11b)과, TFT 층(11b)의 TFT 회로와 글라스 기판(11a)의 후면 배치된 회로들(미도시)을 전기적으로 연결하는 다수의 측면 배선(10)을 포함할 수 있다. TFT 기판(11)은 전면에 영상을 표현하는 활성 영역(11c)과 영상을 표현할 수 없는 비활성 영역(11d)을 포함한다.
활성 영역(11c)은 다수의 픽셀(20)이 각각 배열되는 다수의 픽셀 영역(13)으로 구획될 수 있다.
다수의 픽셀 영역(13)은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 구획될 수 있다. 각 픽셀 영역(13)은 다수의 화소 즉, 적색 LED, 녹색 LED, 청색 LED가 실장되는 서브 픽셀 영역(15)과, 각 서브 픽셀을 구동하기 위한 픽셀 회로 영역(16)을 포함할 수 있다.
다수의 마이크로 LED(20)는 TFT 층(11b)의 픽셀 회로 영역(16)에 전사되며, 각 마이크로 LED의 전극패드들은 TFT 층(11b)에 형성된 전극패드들(17, 18)에 각각 전기적으로 연결될 수 있다. 공통 전극패드(18)는 나란히 배열된 3개의 마이크로 LED(20)의 배열을 고려하여 직선 형태로 형성될 수 있다.
본 개시의 일 실시예에 따른 디스플레이 모듈(1)의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈(1)은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
비활성 영역(11d)은 TFT 기판(11)의 에지 영역에 해당할 수 있으며, 다수의 접속 패드(10a)가 일정한 간격을 두고 배치될 수 있다.
TFT 기판(11)은 비활성 영역(11d)에 다수의 접속 패드(10a)가 간격을 두고 형성될 수 있다. 다수의 접속 패드(10a)는 각각 배선(10b)을 통해 각 서브 픽셀과 전기적으로 연결될 수 있다. 다수의 접속 패드(10a)는 TFT 기판(11)의 전면의 에지 영역과 후면의 에지 영역에 각각 배치될 수 있다.
비활성 영역(11d)에 형성되는 접속 패드(10a)의 개수는 글라스 기판에 구현되는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역(11c)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역(11c)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선과 접속 패드가 필요할 수 있다.
본 개시에서는 측면 배선(10)을 TFT 기판(11)의 장변 양측을 따라 배치된 예를 도 1에 도시하였으나, 이에 제한되지 않고, 측면 배선(10)은 TFT 기판(11)의 단변 양측을 따라 배치되거나, TFT 기판(11)의 장변 일측과 단변 일측을 따라 배치되거나, TFT 기판(11)의 장변 일측을 따라서만 배치되는 것도 물론 가능하다.
도 3에서는 편의상 단위 픽셀에 포함되는 3개의 서브 픽셀인 마이크로 LED들(20) 중 2개의 서브 픽셀들만 표시한다.
디스플레이 모듈(1)은 전면에 다수의 마이크로 LED(20)를 보호하기 위한 투명 커버층(미도시)을 구비할 수 있다. 이 경우, 투명 커버층의 전면에는 터치 스크린 패널(미도시)이 적층하여 배치될 수도 있다.
다수의 마이크로 LED(20)는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다.
다수의 마이크로 LED(20)는 소정의 두께를 가지며 폭과 길이가 동일한 정사각형이거나, 폭과 길이가 상이한 직사각형으로 이루어질 수 있다. 이와 같은 마이크로 LED는 Real HDR(High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. 마이크로 LED의 크기는 100㎛이하이거나 바람직하게는 30㎛ 이하일 수 있다.
다수의 마이크로 LED(20)는 애노드 및 캐소드 전극이 동일 면에 형성되고 발광면이 상기 전극들 반대편에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
디스플레이 모듈(1)은 다수의 마이크로 LED(20)를 각각 격리하는 광차단부재(30)를 구비할 수 있다. 광차단부재(30)는 마이크로 LED(20)가 TFT 층(11b)에 전사되기 전에 형성된다.
광차단부재(30)는 서로 인접하게 배치되며 다른 색상의 광을 방출하는 마이크로 LED 사이에 배치됨에 따라 서로 다른 색상이 혼합되어 발생하는 색 번짐을 근본적으로 차단할 수 있다. 아울러, 광차단부재(30)는 색상이 블랙으로 이루어짐에 따라 외광을 흡수하여 콘트라스트 비(contrast ratio)을 향상시킬 수 있다.
광차단부재(30)는 디스플레이용 블랙 매트릭스(Black matrix)일 수 있다. 또한, 광차단부재(30)는 바인더 수지, 광중합 개시제, 블랙 안료 및 용제를 포함하는 감광성 수지 조성물 또는 차폐용 블랙 안료를 포함하는 수지 조성물로 구성될 수 있다.　
광차단부재(30)는 마이크로 LED(20)가 TFT 층(11b)에 전사되기 전에 미리 TFT 층(11b)에 형성된다. 이와 같이 TFT 층(11b)에 마이크로 LED가 없는 상태에서 광차단부재(30)를 형성하므로, 광차단부재(30)를 형성하는 작업이 용이하게 진행될 수 있고 광차단부재(30)의 불량 여부를 쉽게 파악할 수 있다.
광차단부재(30)는 매트릭스 형태로 배열된 다수의 개구 영역(31)을 포함한다. 각 개구 영역(31)은 TFT 층(11b)의 TFT 전극패드(17, 18)에 대응할 수 있다. 각 개구 영역(31)에는 하나의 마이크로 LED(30)가 배치될 수 있다. 따라서, 하나의 개구 영역(31)에 의해 둘러싸이는 TFT 전극패드(17, 18)의 개수는 하나의 마이크로 LED의 LED 전극패드(21, 22)의 개수에 대응할 수 있다. 예를 들면, 하나의 마이크로 LED의 LED 전극패드(17, 18)가 한 쌍이니 경우, 이에 대응하는 TFT 전극패드(17, 18)의 개수 역시 한 쌍일 수 있다.
개구 영역(31)은 하나의 마이크로 LED(20)의 크기(또는 면적)보다 더 크게 형성될 수 있다. 이에 따라, 마이크로 LED(20)가 개구 영역(31)에 배치되는 경우 마이크로 LED의 측면(20b, 도 10 참조)과 개구 영역(21)의 내측단은 소정의 간격을 유지할 수 있다. 개구 영역(31)의 형상은 마이크로 LED(20)의 형상에 대응할 수 있다.　
광차단부재(30)의 높이(H1, 도 10 참조)는 하기와 같은 이유로 인해 TFT 층에 전사된 마이크로 LED의 높이(H4, 도 10 참조)보다 낮게 형성되는 것이 바람직하다.
광차단부재(30)는 마이크로 LED(20)의 전사 공정 전에 TFT 층(11b)에 형성되므로, 전사 공정에서 중계 기판(170, 도 13 참조)을 소정 위치로 이동 시 중계 기판(170)에 배열된 마이크로 LED(20)가 광차단부재(30)에 의해 간섭되는 것을 최소화할 수 있다. 이 경우, 중계 기판(170)에 배열된 마이크로 LED는 타겟 기판(180)의 TFT 층(11b)을 대향하도록 배치된다. 타겟 기판(180)은 마이크로 LED(20)가 전사되기 전의 TFT 기판(11)을 의미한다.　
또한, 전사 공정 후, 마이크로 LED의 LED 전극패드(21, 22)와 TFT 층의 TFT 전극패드(17, 18)를 물리적 및 전기적으로 연결하기 위해 열 압착을 통한 본딩 공정이 진행된다. 열 압착은 소정 온도(고온) 하에서 타겟 기판(180)에 전사된 다수의 마이크로 LED(20)를 가압부재(60, 도 10 참조)로 TFT 층(11b) 측을 향해 소정 압력으로 누른다. 가압부재(60)는 다수의 마이크로 LED를 동시에 균일하게 가압할 수 있도록 가압면(61, 도 10 참조)이 대략 평편하게 형성될 수 있다.
열 압착 시 광차단부재(30)의 상면이 마이크로 LED(20)의 상면(20a, 도 10 참조)보다 먼저 가압부재(60)의 가압면(61)에 닿게 되면 마이크로 LED(20)에 대한 가압이 제대로 이루어지지 않을 수 있다. 이로 인해 LED 전극패드(21, 22)와 TFT 전극패드(17, 18)는 상호 견고하게 본딩되지 못하는 문제가 발행할 수 있다. 따라서, 마이크로 LED(20)를 향해 이동하는 가압부재(60)가 광차단부재(30)에 의해 간섭되지 않고 마이크로 LED의 상면을 가압할 수 있도록 광차단부재(30)의 높이(H1)는 TFT 층(11b)에 전사된 마이크로　LED의 높이(H4)보다 낮게 형성하는 것이 바람직하다.
다수의 마이크로 LED(20)는 열 압착 시 가압부재(60)가 누르는 압력에 의해 전사된 위치(또는 본딩 위치)를 이탈하지 않도록 광차단부재(30)에 의해 가이드될 수 있다.
접착부재(50, 도 10 참조)는 마이크로 LED(20)의 LED 전극패드(21, 22)와 TFT 층(11b)에 마련된 다수의 TFT 전극패드(17, 18)를 전기적 및 물리적으로 연결시킬 수 있다.
접착부재(50)는 도시하지 않은 디스펜서에 의해 광차단부재(30)의 다수의 개구 영역에 각각 도포될 수 있다. 이 경우, 접착부재(50)는 다수의 개구 영역(31)에 의해 둘러싸인 TFT 전극패드(17, 18)를 덮도록 도포된다. 접착부재(50)는 다수의 LED(20)를 TFT 층(11b) 측으로 열 압착할 때 소정의 유동성을 가지는 정도로 녹아 형상이 다소 변형될 수 있다. 접착부재(50)는마이크로 LED의 LED 전극패드(21, 22)와 TFT 전극패드(17, 18)를 상호 전기적 및 물리적으로 연결할 수 있다.
접착부재(50)는 플럭싱(fluxing) 기능을 가질 수 있다. 플럭싱 기능은 접착 부재(50)를 용융시키는 경우, 산화된 접착부재의 표면 일부를 플럭스 입자가 다시 환원시키고, 동시에 도포막이 용융된 접착부재에 의해 밀려나게 하여, 접착부재가 산화되는 것을 방지할 수 있다.
플럭스 입자는 솔더링 부재(50)의 표면을 감싸도록 배치되어 외부 산소와 솔더링 부재(50)의 표면 사이를 격리시킴으로써 솔더링 부재(50)의 산화를 방지할 수 있다. 플럭스 입자는 염화아연계, 염화아연-염화암모니아계를 포함하는 무기계 플럭스, 글루타민산 염산염 요소, 에칠렌 디아민 스테아린산 염산염을 포함하는 유기계 플럭스, 비활성/활성 로진을 포함하는 로진계 플럭스, 염, 산, 아민을 포함하는 수용성 플럭스 등 다양한 플럭스를 포함할 수 있다.
접착부재(50)는 플럭싱 기능을 향상시키기 위해 유기산, 바람직하게는 측쇄(side-chain)에 알킬기를 가지는 이염기산을 채택할 수 있다. 이러한 이염기산은 특별히 한정하는 것은 아니나, 탄소수 6 이상일 수 있다. 측쇄를 구성하는데 채택되는 알킬기로서는, 1 내지 5의 탄소 원자를 가지는 저급 알킬기를 채택할 수 있다. 측쇄를 구성하는데 채택되는 알킬기의 수로서는, 단수 또는 복수 개일 수 있다. 만약 다수 개의 알킬기가 유기산의 분자 내에 포함된다면, 이들 알킬기는 동일할 수도 있고 다를 수도 있다.
접착부재(50)는 열경화성 수지 재료에 플럭스 입자를 혼합하여 형성될 수 있다. 열경화성 수지의 주요 성분으로는 에폭시 수지, 페놀수지, 폴리이미드수지, 폴리우레탄 수지, 멜라민 수지 및 우레아 수지 등을 포함할 수 있다. 열경화성 수지는 상기 수지들로 구성된 군으로부터 선택된 하나 또는 2 종류 이상의 혼합물을 포함할 수 있다. 또한, 열경화성 수지는 상온에서 액상인 것을 선택하고, 만약 고체 수지가 채택된다면, 그 고체 수지는 상온에서 액체인 것과 조합하여 사용할 수 있다.
한편, 접착부재(50)는 미세 도전성 입자가 내부에 배치된 비도전성 물질로 구성되는 것도 가능하다. 예를 들어, 접착부재는 ACP(anisotropic conductive paste) 또는 ACF(anisotropic conductive film)일 수 있다. ACP는 미세 도전성 입자를 접착수지에 혼합시켜 접착성을 유지한 상태에서, 한쪽 방향으로만 전기를 통하게 한 이방성 도전 물질이다. ACF는 미세 도전성 입자를 접착수지에 혼합시켜 필름 상태로 만들고 한쪽 방향으로만 전기를 도통시키는 이방성 도전막이다.　
접착부재(50)는 나노 또는 마이크로 단위의 도전성 입자가 함유된 폴리머 재질의 물질로 형성될 수 있다. 이 경우, 도전성 입자는 Ni, Cu 등 금속 입자, 카본 입자, 솔더 볼(solder ball), 금속이 코팅된 폴리머 볼(Polymer ball) 중 하나일 수 있다. 도전성 입자는 비도전성 물질 내에 정렬 배치되거나 무작위(random) 배치될 수 있다.
접착부재(50)는 LED 전극패드(21, 22)와 TFT 전극패드(17, 18) 사이에 형성된 공간(S, 도 10참조)을 채울 수 있다. 이 경우, 접착부재의 비도전성 물질이 상기 공간(S)을 채우게 되므로, 서로 인접한 LED 전극패드(21, 22) 사이와 서로 인접한 TFT 전극패드(17, 18) 사이를 절연시켜 전기적 쇼트(short)가 일어나는 것을 방지할 수 있다. 따라서, 접착부재(50)는 마이크로 LED(20)를 TFT 층(11b)과 전기적으로 연결시킴과 동시에 전기적 쇼트가 일어나는 것을 방지할 수 있다.
접착부재(50)는 마이크로 LED(20)의 측면(20b)을 둘러싸도록 배치될 수 있어 마이크로 LED(20)를 TFT 층(11b) 상에 물리적으로 더욱 안정되게 고정시킬 수 있다. 이에 따라, 디스플레이 모듈(1)에 충격이 가해지더라도 접착부재(50)는 마이크로 LED(20)가 TFT 층(11b)으로부터 분리되는 것을 방지할 수 있다. 접착부재(50)는 마이크로 LED(20)를 견고하게 고정하는 역할을 수행함과 동시에 마이크로 LED의 상면(21a)인 발광면을 가리지 않으므로 광 손실을 방지할 수 있다.
또한, 접착부재(50)는 플럭스 기능과 언더필 기능을 함께 구비한 NCP(non-conductive paste) 또는 NCF(Non-conductive film)일 수 있다. 이 경우, 접착부재(50)는 TFT 전극패드(17, 18) 표면에 돌기를 형성하여 LED 전극패드(21, 22)와의 접촉 시에 미끄러짐을 막으면서 비전도성 열경화성 수지에 의해 경화될 수 있다.
한편, LED 전극패드(21, 22)와 이에 접속되는 TFT 전극패드(17, 18)는 다수의 마이크로 LED를 열 압착 시 상호 금속결합 상태로 연결될 수 있다. ‘금속결합 상태’는 LED 전극패드(21, 22)를 이루는 금속 물질과 TFT 전극패드(17, 18)를 이루는 금속 물질이 가열되면서 상호 반응함으로써 새로운 금속화합물(IMC: Inter-metallic compound)이 만들어지는 것을 의미한다. 금속결합 상태는 TLP 접합 공정(Transient Liquid Phase bonding process)에 의해 이루어질 수 있다.　
TLP 접합 공정에 의해 상호 접합되는 LED 전극패드와 TFT 전극패드는 접합 후 형태 변화를 크게 감소시킬 수 있어 두께가 상이하거나 물성이 상이한 이종 금속이라도 접합이 용이하고 열영향부(heat affected zone)가 작은 이점이 있다. 따라서, 100㎛ 이하의 미세한 크기를 가지는 LED 전극패드와 TFT 전극패드간 접합 신뢰도를 현저히 향상시킬 수 있다.
LED 전극패드(21, 22)는 제1 및 제2 층으로 적층 형성될 수 있다. 제1 층은 마이크로 LED의 p형 반도체층과 제2 층 간의 접촉 저항을 낮추고 p형 반도체층과 제2 층 간의 접착력을 향상시킬 수 있다. 제1 층은 Au, Cu, Ni, Al 중 어느 하나의 물질로 이루어질 수 있다. 제2 층은 Au,Ni, Ti, Cr, Pd, TiN, Ta, TiW, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2 중 어느 하나의 물질로 이루어질 수 있다. 이 경우, TFT 전극패드(17, 18)는 단일 층으로 이루어질 수 있으며, Au, Cu, Ag, Ni, Ni/Au, Au/Ni, Ni/Cu, Cu/Ni 중 어느 하나로 이루어질 수 있다.
이 경우, 접착부재(50)는 제2 층과 TFT 전극패드(17, 18)와의 접합이 원활하게 되도록 Sn 또는 In로 이루어지거나 Sn, Ag, In, Cu, Ni, Au, Cu, Bi, Al, Zn, Ga 중 적어도 2이상의 조성물로 이루어질 수 있다.　
본 개시에서, TFT 전극패드(17, 18)는 제작 과정에서 특정 물질(예를 들면, Ni 또는 Cu)이 첨가될 때 다층으로 적층 구조를 이룰 수 있으며, 그 후 TFT 전극패드(17, 18)를 열처리 공정에 의해 다층 구조가 화합물로 이루어진 단층 구조로 변형될 수 있다.
이하, 도면을 참조하여 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 방법을 설명한다.
도 4은 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 방법을나타낸 흐름도이고, 도 5 내지 도 11은 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 방법을 순차적으로 나타낸 개략도들이다.
도 5를 참조하면, 먼저 글라스 기판(11a)의 일면에 투명한 TFT 층(11b)을 형성한다(S11). 이 경우, TFT 층(11b)은 전면에 절연층(미도시)이 형성될 수 있으며, 다수의 TFT 전극패드(17, 18)가 절연층의 외부로 노출되도록 격자 배열될 수 있다.　
도 6을 참조하면, TFT 층(11b)에 격자 배열된 다수의 TFT 전극패드(17, 18)를 개별적으로 격리하는 광차단부재(30)를 형성한다(S12).
광차단부재(30)는 도시하지 않은 디스펜서를 이용하여 일정한 폭과 높이를 갖도록 TFT 층(11b) 상에 광차단부재를 이루는 물질을 도포하여 형성할 수 있다. 이와 다른 방법으로, 광차단부재(30)는 박막 투명 필름에 인쇄된 형태로 형성될 수 있다. 이 경우 박막 투명 필름을 TFT 층(11b)에 부착함으로써 광차단부재를 TFT 층 상에 배치할 수도 있다.
광차단부재(30)는 다수의 TFT 전극패드(17, 18)에 대응하는 다수의 개구 영역(31)이 마련된 메시 구조(mesh structure)로 형성될 수 있다. 각 개구 영역(31)은 동일한 형상으로 이루어질 수 있으며, 마이크로 LED의 형상에 대응하되 마이크로 LED의 크기보다 크게 형성될 수 있다.
도 7을 참조하면, 광차단부재(30)의 높이(H1)는 TFT 전극패드(17, 18)의 높이(H2)보다 더 높게 형성되는 것이 바람직하다.
도 8을 참조하면, TFT 층(11b)에 배열된 TFT 전극패드(17, 18)를 덮도록 접착부재(50)를 도포한다(S13).
이 경우, 접착부재(50)는 개구 영역(31)을 벗어나지 않도록 해당 개구 영역 내에 도포되는 것이 바람직하다. 이에 따라 TFT 층(11b)에 마이크로 LED 전사 공정 후 진행되는 열 압착 공정 시 열에 의해 접착부재(50)의 유동성이 증가하여도 접착부재(50)가 광차단부재(30)에 의해 제지됨으로써 해당 개구 영역(31)을 오버 플로우하지 않는다.
도 9를 참조하면, TFT 층(11b)에 다수의 마이크로 LED(20)를 전사한다(S14). 마이크로 LED()를 전사하는 방식은 후술하는 레이저 전사 장치(1)에 의해 레이저 전사 방식으로 이루어질 수 있다. 하지만, 마이크로 LED를 전사하는 방식은 반드시 레이저 전사 방식에만 한정될 필요는 없으며, 픽 앤드 플레이스 전사 방식, 스탬핑 전사 방식, 롤 기반 다중 전사 방식 등을 적용할 수 있다.
　TFT 층(11b)에 전사된 마이크로 LED(20)는 LED 전극(21, 22)이 접착부재(50)에 삽입된 상태가 될 수 있다. 이 경우, 마이크로 LED(20)는 대응하는 TFT 전극패드(17, 18)와 접촉되지 않은 상태일 수 있다. 이때, 마이크로 LED(20)의 높이(H3)는 광차단부재(30)의 높이(H1)보다 높다.
도 10을 참조하면, TFT 층(11b)에 전사된 다수의 LED(20)를 TFT 기판(11)의 상측으로부터 TFT 층(11b) 측을 향해 열 압착하여 접착부재(50)에 의해 각 LED의 LED 전극패드(21, 22)와 이에 대응하는 TFT 전극패드(17, 18)를 본딩한다(S15).
열 압착은 별도의 가압부재(60)를 통해 수행될 수 있다. 가압부재(60)는 TFT 기판(11)의 상측으로부터 TFT 층(11b) 측을 향해 이동하여 다수의 마이크로 LED()를 동시에 가압한다.
가압부재(60)는 다수의 마이크로 LED(20)를 가압하는 가압면(61)이 대략 평편하게 형성되며, 전체 마이크로 LED(20)에 대하여 균일한 압력으로 가압할 수 있다.
열 압착 시 접착부재(50)는 다수의 마이크로 LED(20) 및 TFT 기판(11)에 가해지는 열에 의해 유동성이 증가하면서 형상이 변형될 수 있다. 다수의 마이크로 LED(20)는 가압부재(60)에 의해 TFT 기판(11) 측으로 눌리면서 LED 전극패드(21, 22)와 TFT 전극패드(17, 18)는 상호 접촉하게 된다. 이때, 마이크로 LED(20)의 높이(H4)는 열 압착 전의 높이(H3)보다 낮지만 광차단부재(30)의 높이(H1)보다는 높다.
본 개시에서는 열 압착 시 열에 의해 접착부재(50)의 유동성이 증가하여도 접착부재(50)가 광차단부재(30)에 의해 제지됨으로써 해당 개구 영역(31)을 오버 플로우하지 않는다. 또한, 다수의 마이크로 LED(20)는 광차단부재(30)에 의해 가압부재(60)가 누르는 압력으로 인해 전사된 위치(또는 본딩 위치)를 이탈하지 않도록 가이드될 수 있다.
또한 LED 전극패드(21, 22)의 일부, 접착부재(50) 및 TFT 전극패드(17, 18)의 일부는 열 압착에 의해 금속결합 상태로 접합될 수 있다.
아울러, 접착부재(50)는 열 압착으로 인해 형상이 변형되면서 마이크로 LED(20)의 측면(20b)의 일부(예를 들면, 측면의 하부)를 덮도록 이 변형될 수 있다. 이에 따라, 마이크로 LED(20)는 접착부재()에 의해 TFT 층(11)에 더욱 견고하게 고정될 수 있다.
도 11을 참조하면, 본딩 공정이 완료되면 가압부재(60)를 상승시켜 원위치로 이동한다.
이하, 도면을 참조하여 전술한 디스플레이 모듈의 제조 방법에 적용되는 레이저 전사 장치(100)를 설명한다.
도 12는 본 개시의 일 실시예에 따른 레이저 전사 장치를 개략적으로 나타낸 블록도이고, 도 13은 본 개시의 일 실시예에 따른 레이저 전사 장치의 레이저 발진부를 개략적으로 나타낸 블록도이다.
도 12를 참조하면, 레이저 전사 장치(100)는 레이저 발진부(110), 제1 스테이지(120), 제2 스테이지(130), 제어부(140)를 포함한다.
레이저 발진부(810)는 LLO(Laser Lift Off) 방식으로 중계 기판에 배열된 다수의 마이크로 LED를 타겟 기판으로 전사한다.
도 13을 참조하면, 레이저 발진부(110)는 레이저 빔을 생성하는 레이저 생성부(111)와, 레이저 생성부로부터 출력된 레이저 빔의 세기(intensity)를 감쇠하기 위한 감쇠기(Attenuator)(112)와, 감쇠기를 통과한 레이저 빔이 전체적으로 균일한 분포를 가지도록 형성하는 균질기(Homogenizer)(113)와, 균질기를 통과한 레이저 빔을 일정한 패턴으로 조사되도록 제한하는 마스크(114)와, 마스크를 통과한 레이저 빔의 패턴을 축소하여 중계 기판의 전사 영역에 조사하는 P-렌즈(Projection lens)(115)를 포함할 수 있다. 도면에 도시하지는 않았으나, 감쇠기(112)와 균질기(113) 사이와, 균질기(113)와 마스크(114) 사이에는 각각 레이저 빔의 경로를 전환하기 위한 다수의 미러가 배치될 수 있다.　
레이저 생성부(111)는 레이저 빔의 파장에 따라 엑시머 레이저, UV 레이저 등 다양한 종류의 레이저 발생기를 적용할 수 있다.
감쇠기(112)와 균질기(113)는 레이저 빔의 조사 경로 상에 배치되어 레이저 생성부(111)로부터 출력된 레이저 빔의 세기를 조절할 수 있다.
균질기(113)는 엑시머 레이저를 사용하는 경우 레이저 빔을 전체적으로 균질화하여 마스크(114)를 통과하는 레이저 빔의 품질을 균일하게 할 수 있다. 균질기(113)는 광도의 변화가 심한 일사광을 작은 광원으로 분할한 다음 대상이 되는 면에서 중첩함으로써 균질화를 가능하게 할 수 있다.
마스크(114)는 일정한 패턴을 이루는 다수의 슬릿(미도시)이 형성될 수 있다. 레이저 빔은 마스크(114)의 다수의 슬릿을 통과하면서 일정한 패턴으로 나타날 수 있다. 이러한 마스크의 패턴은 전사 패턴과 동일하게 형성할 수 있다.
P-렌즈(115)는 마스크(114)를 통과한 패턴화된 레이저 빔을 집속하여 제1 스테이지(120)에 로딩된 중계 기판(170)을 향해 동일한 패턴으로 조사한다. 이 경우, 중계 기판(170)에 조사되는 레이저 빔의 패턴은 중계 기판 상에 다수의 발광 다이오드가 배치된 지점 예를 들면, 전사 위치에 있는 다수의 마이크로 LED의 각 위치에 대응할 수 있다.
P-렌즈(115)의 하측에는 일정한 간격을 두고 중계 기판(170)이 배치될 수 있다. P-렌즈(115)를 통해 패턴화된 레이저 빔이 중계 기판(170)에 조사되면, 중계 기판(170) 상에 배열된 다수의 마이크로 LED는 중계 기판(170)의 하측에 일정한 간격을 두고 배치된 타겟 기판(180)에 전사될 수 있다.
다시 도 12를 참조하면, 제1 스테이지(120)는 전사 시 레이저 발진부(110)의 하측에 일정한 간격을 두고 배치될 수 있다. 제1 스테이지(120)는 도면에 도시하지 않은 제1 구동부에 의해 X축, Y축, Z축으로 이동될 수 있다. 제1 스테이지(120)는 X축 및 Y축 방향으로 상하 교차 배치된 가이드 레일을 따라 이동할 수 있으며, 상기 가이드 레일과 함께 Z축 방향으로 이동할 수 있도록 구성될 수 있다.
제1 스테이지(120)는 중계 기판(170)의 로딩 및 언로딩 동작 시 레이저 발진부(110)에 간섭되지 않도록 임의의 위치에 배치될 수 있다.
제2 스테이지(130)는 전사 시 제1 스테이지(120)의 하측에 일정한 간격을 두고 배치될 수 있다. 제2 스테이지(130)는 도면에 도시하지 않은 제2 구동부에 의해 X축, Y축, Z축으로 이동될 수 있다. 제2 스테이지(130)는 X축 및 Y축 방향으로 상하 교차 배치된 가이드 레일을 따라 이동할 수 있으며, 상기 가이드 레일과 함께 Z축 방향으로 이동할 수 있도록 구성될 수 있다.
제2 스테이지(130)는 타겟 기판(180)의 로딩 및 언로딩 동작 시 레이저 발진부(110)에 간섭되지 않도록 임의의 위치에 배치될 수 있다.
제어부(140)는 정확한 전사 위치에 기판들이 배치되도록 제1 및 제2 스테이지(120, 130)의 위치를 실시간으로 측정할 수 있다. 이 경우, 제어부(140)는 각 스테이지(120, 130)를 이동시키는 모터의 회전수, 구동 시간 또는 각 스테이지(120, 130)의 이동 속도 등에 기초하여 제1 및 제2 스테이지(120, 130)의 위치를 파악할 수 있다.
또는, 제어부(140)는 제1 및 제2 스테이지(120, 130)의 3차원 상의 위치를 실시간으로 측정하는 위치 측정 센서(미도시)를 더 포함할 수도 있다. 위치 측정 센서는 제1 및 제2 스테이지(120, 130) 별로 각각 마련된 제1 및 제2 위치 센서(미도시)로 이루어질 수 있다. 제1 위치 센서는 제1 스테이지(120)의 3차원 상의 위치를 검출할 수 있다. 제2 위치 센서는 제2 스테이지(130)의 3차원 상의 위치를 검출할 수 있다. 이러한 제1 및 제2 스테이지(120, 130)의 3차원 상 위치는 3차원 좌표로 나타낼 수 있다.
제어부(140)는 각 스테이지를 이동시키는 모터의 회전 속도에 기초하여, 제1 및 제2 스테이지(120, 130)의 이동 속도를 실시간으로 산출할 수도 있다. 이와 달리, 제어부(140)는 각 스테이지의 이동 속도를 센싱하는 속도 측정 센서(미도시)를 더 포함할 수도 있다. 이 경우, 속도 측정 센서는 제1 및 제2 스테이지(120, 130)의 이동 속도를 실시간으로 측정하는 제1 및 제2 속도 센서(미도시)로 이루어질 수 있다. 제1 속도 센서는 제1 스테이지(120)의 이동 속도를 실시간으로 측정할 수 있다. 제2 속도 센서는 제2 스테이지(130)의 이동 속도를 실시간으로 측정할 수 있다.
이와 같이 제1 및 제2 속도 센서에 의해 실시간으로 검출되는 제1 및 제2 스테이지(120, 130)의 이동 속도는 레이저 빔의 조사 타이밍을 제어하는 기반이 될 수 있다.
제어부(140)는 다수의 발광 다이오드의 특성 정보가 저장된 메모리와 프로세서를 포함할 수 있다.
프로세서는 레이저 전사 장치(100)의 전반적인 동작을 제어한다. 즉, 프로세서는 레이저 발진부(110) 및 제1 및 제2 스테이지(120, 130)와 전기적으로 연결되어 각 구성을 제어할 수 있다.
즉, 프로세서는 메모리에 저장된 정보에 기초하여 타겟 기판(180) 상에 다수의 발광 다이오드가 각각 전사될 위치를 결정하고, 제1 및 제2 스테이지(120, 130)의 이동을 제어하여 중계 기판(170)과 타겟 기판(180)을 전사 위치로 이동하고, 전사 위치에서 레이저 발진부(110)를 제어하여 중계 기판(170)의 미리 설정된 지점에 레이저 빔을 조사할 수 있다.
본 개시에서는 단일 프로세서에 의해 모든 구성이 제어되는 것으로 설명하지만 이에 한정되지 않고, 다수의 독립된 프로세서를 이용하여 레이저 전사장치(800)의 각 구성을 제어할 수 있다. 여기서, 프로세서는 중앙처리장치(central processing unit(CPU)), controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는 플래시 메모리 타입(flash memory), 롬(ROM), 램(RAM), 하드 디스크(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등) 중 적어도 하나로 구현될 수 있다. 메모리는 프로세서와 전기적으로 연결되어 있어 프로세서와 상호 간 신호 및 정보를 전송할 수 있다. 메모리는 평탄도 측정 센서, 위치 측정 센서 및 속도 측정 센서에 의해 획득한 정보를 저장하며, 프로세서는 메모리에 저장된 상기 정보들을 액세스 할 수 있다.
본 개시에서는 레이저 전사 장치(100)를 통해 중계 기판(170)에 배열된 다수의 마이크로 LED를 타겟 기판(180)으로 전사할 수 있으나, 레이저 전사 방식에 한정되지 않고 픽 앤 플레이스 전사 방식, 스탬핑 전사 방식 또는 롤 기반 다중 전사방식에 의해 중계 기판(170)에 배열된 다수의 마이크로 LED를 타겟 기판(180)으로 전사하는 것도 물론 가능하다.
본 개시에 따른 디스플레이 모듈을 다수 이용하여 타일 형태로 배열함으로써 대형 디스플레이(LFD: Large Format Display)를 제작할 수 있다. 이 경우 서로 인접한 디스플레이 모듈의 최외곽에 배치된 픽셀 간의 피치를 단일 디스플레이 모듈 내의 픽셀간 피치와 동일하게 유지하여 각 디스플레이 모듈 사이에서 심(seam)이 나타나는 것을 방지할 수 있다.
또한, 본 개시에 따른 디스플레이 모듈은 전면에 형성된 TFT 층의 TFT 회로와 후면에 형성된 구동 회로 등을 전기적으로 연결하기 위해, 디스플레이 모듈의 에지부에 박막의 측면 배선을 형성할 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
11: TFT 기판
11a: 글라스 기판
11b: TFT 층
17, 18: TFT 전극패드
20: 마이크로 LED
21, 22: LED 전극패드
30: 광차단부재
50: 접착부재
60: 가압부재

Claims (20)

  1. 다수의 TFT 전극패드가 구비된 TFT(Thin Film Transistor) 층이 일면에 형성된 글라스 기판;
    상기 다수의 TFT 전극패드에 각각 전기적으로 접속되는 LED 전극패드를 구비한 다수의 LED(Light Emitting Diode); 및
    상기 TFT 층 상에 형성되며 상기 다수의 LED 사이에 배치된 광차단부재;를 포함하며,
    상기 광차단부재의 높이는 상기 다수의 LED의 높이보다 낮은 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 광차단부재는 상기 다수의 LED를 각각 격리하는 다수의 개구 영역을 가지며,
    상기 LED 전극패드와 상기 TFT 전극패드는 상기 다수의 LED를 상기 TFT 층에 열 압착함에 따라 상기 다수의 개구 영역에 도포된 접착부재에 의해 상호 전기적 및 물리적으로 연결된 디스플레이 모듈.　
  3. 제2항에 있어서,
    상기 광차단부재의 높이는 상기 TFT 전극패드의 높이보다 더 높은 디스플레이 모듈.
  4. 제2항에 있어서,
    상기 다수의 개구 영역은 각각, 상기 LED의 사이즈보다 큰 디스플레이 모듈.
  5. 제1항에 있어서,
    상기 광차단부재는 메시 구조로 형성된 디스플레이 모듈.
  6. 제1항에 있어서,
    상기 광차단부재는 바인더 수지, 광중합 개시제, 블랙 안료 및 용제를 포함하는 감광성 수지 조성물 또는 차폐용 블랙 안료를 포함하는 수지 조성물인 디스플레이 모듈.
  7. 제2항에 있어서,
    상기 접착부재는 플럭스 입자를 포함하며,
    상기 플럭스 입자는 염화아연계, 염화아연-염화암모니아계를 포함하는 무기계 플럭스, 글루타민산 염산염 요소, 에칠렌 디아민 스테아린산 염산염을 포함하는 유기계 플럭스, 비활성/활성 로진을 포함하는 로진계 플럭스, 염, 산, 아민을 포함하는 수용성 플럭스 중 적어도 어느 하나를 포함하는 디스플레이 모듈
  8. 제2항에 있어서,
    상기 접착부재는 ACP(anisotropic conductive paste) 또는 ACF(anisotropic conductive film)인 디스플레이 모듈.　
  9. 제2항에 있어서,
    상기 접착부재는 NCP(non-conductive paste) 또는 NCF(Non-conductive film)인 디스플레이 모듈.
  10. 제2항에 있어서,
    상기 LED 전극패드는 제1 및 제2 층으로 적층 구조를 가지며,
    상기 제1 층은 Au, Cu, Ni, Al 중 어느 하나의 물질로 이루어질 수 있고,
    상기 제2 층은 Au,Ni, Ti, Cr, Pd, TiN, Ta, TiW, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2 중 어느 하나의 물질로 이루어지는 디스플레이 모듈.
  11. 제10항에 있어서,
    상기 TFT 전극패드는 Au, Cu, Ag, Ni, Ni/Au, Au/Ni, Ni/Cu, Cu/Ni 중 어느 하나로 이루어지는 디스플레이 모듈.
  12. 제11항에 있어서,
    상기 접착부재는 상기 LED 전극패드의 제2 층 및 상기 TFT 전극패드와 함께 용융되어 금속화합물을 이루는 디스플레이 모듈.
  13. 제12항에 있어서,
    상기 접착부재는 Sn 또는 In의 단일 물질로 이루어지는 디스플레이 모듈.
  14. 제12항에 있어서,
    상기 접착부재는 Sn, Ag, In, Cu, Ni, Au, Cu, Bi, Al, Zn, Ga 중 적어도 2이상의 조성물로 이루어지는 디스플레이 모듈.
  15. 다수의 TFT 전극패드가 구비된 TFT(Thin Film Transistor) 층이 일면에 형성된 글라스 기판;
    상기 다수의 TFT 전극패드에 각각 전기적으로 접속되는 LED 전극패드를 구비한 다수의 LED(Light Emitting Diode);
    상기 TFT 층 상에 다수의 개구 영역을 가지는 메시 구조로 형성되고, 상기 LED의 높이보다 낮은 높이를 가지는 광차단부재; 및
    상기 다수의 개구 영역에 형성되어 상기 다수의 LED를 상기 TFT 층에 열 압착함에 따라 상기 LED 전극패드와 상기 TFT 전극패드를 전기적 및 물리적으로 연결하는 접착부재;를 포함하는 디스플레이 모듈.
  16. 제15항에 있어서,
    상기 접착부재는 상기 접착부재는 ACP(anisotropic conductive paste), ACF(anisotropic conductive film), NCP(non-conductive paste) 및 NCF(Non-conductive film) 중 어느 하나인 디스플레이 모듈.
  17. 글라스 기판의 일면에 TFT 층을 형성하는 단계;
    상기 TFT 층에 배열된 다수의 TFT 전극패드를 개별적으로 격리하는 다수의 개구 영역을 가지는 광차단부재를 상기 TFT 층 상에 형성하는 단계;
    상기 다수의 개구 영역에 상기 TFT 전극패드를 덮도록 접착부재를 도포하는 단계;
    상기 다수의 개구 영역에 배치되도록 다수의 LED를 상기 TFT 층에 전사하는 단계; 및
    상기 다수의 LED를 상기 TFT 층 측으로 열 압착하여 상기 접착부재에 의해 각 LED의 LED 전극패드와 상기 TFT 전극패드를 본딩하는 단계;를 포함하는 디스플레이 모듈의 제조 방법.
  18. 제17항에 있어서,
    상기 광차단부재는 상기 다수의 LED의 높이보다 더 낮게 형성되는 디스플레이 모듈의 제조 방법.
  19. 제17항에 있어서,
    상기 다수의 LED는 가압부재에 의해 균일한 압력으로 가압되는 디스플레이 모듈의 제조 방법.　
  20. 제17항에 있어서,
    상기 본딩하는 단계에서,
    상기 LED 전극패드와 상기 TFT 전극패드는 상기 접착부재와 함께 금속결합 상태로 접합되는 디스플레이 모듈의 제조 방법.
KR1020200057580A 2020-05-14 2020-05-14 디스플레이 모듈 및 디스플레이 모듈의 제조 방법 KR20210140886A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200057580A KR20210140886A (ko) 2020-05-14 2020-05-14 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
PCT/KR2021/004487 WO2021230502A1 (en) 2020-05-14 2021-04-09 Display module and method of manufacturing the same
US17/244,471 US11715729B2 (en) 2020-05-14 2021-04-29 Display module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200057580A KR20210140886A (ko) 2020-05-14 2020-05-14 디스플레이 모듈 및 디스플레이 모듈의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210140886A true KR20210140886A (ko) 2021-11-23

Family

ID=78512848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200057580A KR20210140886A (ko) 2020-05-14 2020-05-14 디스플레이 모듈 및 디스플레이 모듈의 제조 방법

Country Status (3)

Country Link
US (1) US11715729B2 (ko)
KR (1) KR20210140886A (ko)
WO (1) WO2021230502A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220271004A1 (en) * 2020-08-18 2022-08-25 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
WO2023229210A1 (ko) * 2022-05-27 2023-11-30 삼성전자주식회사 마이크로 발광 다이오드를 포함하는 디스플레이 모듈

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051771B2 (en) * 2020-10-30 2024-07-30 Nichia Corporation Light emitting device and method of manufacturing light emitting device
TWI814434B (zh) * 2022-04-01 2023-09-01 友達光電股份有限公司 發光二極體陣列基板
TWI809843B (zh) * 2022-04-26 2023-07-21 友達光電股份有限公司 用於處理微型發光元件的系統及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112833A (ja) * 2006-10-30 2008-05-15 Toyoda Gosei Co Ltd 発光表示装置
KR101842585B1 (ko) * 2010-12-30 2018-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치
TWM470312U (zh) * 2013-08-13 2014-01-11 Superc Touch Corp 內嵌式有機發光二極體觸控顯示面板結構
KR101476207B1 (ko) * 2012-06-08 2014-12-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
TWM464686U (zh) * 2013-06-18 2013-11-01 Superc Touch Corp 高正確性平面顯示觸控結構
KR102467420B1 (ko) * 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
KR102559840B1 (ko) 2016-04-20 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR20180067447A (ko) 2016-12-12 2018-06-20 지엘비텍 주식회사 디스플레이 모듈 및 그 제조 방법
TWI621249B (zh) * 2017-03-27 2018-04-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體及顯示面板
CN106784203B (zh) 2017-03-31 2019-01-04 深圳市华星光电技术有限公司 一种像素结构及制造方法
KR102456888B1 (ko) 2017-07-03 2022-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TWI650854B (zh) * 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法
KR102590433B1 (ko) 2018-09-07 2023-10-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
KR102659865B1 (ko) * 2019-03-29 2024-04-24 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
KR20190126260A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220271004A1 (en) * 2020-08-18 2022-08-25 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
US11848303B2 (en) * 2020-08-18 2023-12-19 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
US12009339B2 (en) 2020-08-18 2024-06-11 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
WO2023229210A1 (ko) * 2022-05-27 2023-11-30 삼성전자주식회사 마이크로 발광 다이오드를 포함하는 디스플레이 모듈

Also Published As

Publication number Publication date
WO2021230502A1 (en) 2021-11-18
US20210358896A1 (en) 2021-11-18
US11715729B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US11404403B2 (en) Micro LED display module and method of manufacturing the same
US11715729B2 (en) Display module and method of manufacturing the same
US11289622B2 (en) Micro LED transfer device and micro led transferring method using the same
US10181507B2 (en) Display tile structure and tiled display
TWI258049B (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic apparatus
US10037980B2 (en) Fabricating method of a semiconductor light emitting device
US10178769B2 (en) Bonded assembly and display device including the same
KR20200054747A (ko) 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조방법
TW200424985A (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus
US11063026B2 (en) Display module and method of manufacturing the same
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
KR102642331B1 (ko) 마이크로 led 디스플레이 모듈 및 이를 제조하는 방법
US20240088329A1 (en) Display module comprising junction structure between micro led and tft layer
KR20200093457A (ko) 에너지 빔을 이용한 다이 본딩 방법 및 구조체
KR20220114967A (ko) 디스플레이 모듈 및 그 제조 방법
KR20220076158A (ko) 디스플레이 모듈 및 그 제조 방법
US20230246143A1 (en) Display module and manufacturing method therefor
TWI292073B (ko)
KR20210147314A (ko) 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
KR20150096198A (ko) 발광 소자 패키지 및 그 제조 방법
JP2010177235A (ja) 基板モジュールおよびその製造方法
EP4163973A1 (en) Display apparatus and method for producing same
US20230326930A1 (en) Chip-on-film semiconductor package and display apparatus including the same
CN110389471B (zh) 发光模块及显示设备
KR20240141115A (ko) 디스플레이 장치 및 그의 제조방법