TWI791385B - 顯示面板、包含其之拼接顯示裝置及其製造方法 - Google Patents

顯示面板、包含其之拼接顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI791385B
TWI791385B TW111104872A TW111104872A TWI791385B TW I791385 B TWI791385 B TW I791385B TW 111104872 A TW111104872 A TW 111104872A TW 111104872 A TW111104872 A TW 111104872A TW I791385 B TWI791385 B TW I791385B
Authority
TW
Taiwan
Prior art keywords
substrate
display panel
bent
display
light emitting
Prior art date
Application number
TW111104872A
Other languages
English (en)
Other versions
TW202332967A (zh
Inventor
林宜欣
陳文龍
廖唯倫
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111104872A priority Critical patent/TWI791385B/zh
Priority to CN202210638869.3A priority patent/CN115020426A/zh
Priority to US18/091,465 priority patent/US20230253409A1/en
Application granted granted Critical
Publication of TWI791385B publication Critical patent/TWI791385B/zh
Publication of TW202332967A publication Critical patent/TW202332967A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

一種顯示面板，包括：第一基板、第二基板、多個發光元件、黏合層以及驅動元件。第一基板包括平坦部及彎折部。第二基板位於第一基板上。多個發光元件配置於第二基板上。黏合層位於第一基板的平坦部與第二基板之間。驅動元件位於第一基板的彎折部的第一表面，且電性連接多個發光元件。彎折部的第一表面延伸自平坦部的靠近第二基板的表面，且彎折部於垂直方向的投影在第二基板內。此外，還提出一種包括上述顯示面板的拼接顯示裝置以及一種顯示面板的製造方法。

Description

顯示面板、包含其之拼接顯示裝置及其製造方法
本發明是有關於一種顯示面板及其製造方法，且特別是有關於一種包含上述顯示面板的拼接顯示裝置。
隨著顯示技術的快速發展，市場對大尺寸顯示器（large format display，LFD）的需求也越來越多。目前，拼接技術是實現大尺寸顯示器的主要方式之一。
拼接技術是將多個尺寸較小的顯示面板進行拼接，而組裝成大尺寸顯示器。儘管目前已有利用側邊走線連接背側晶片的技術，然而，當用於高解析度設計時，由於側邊走線的設置仍佔有一定的面積，導致顯示面板的最外側畫素與邊緣的距離仍大於畫素之間的間距，造成拼接後的大尺寸顯示器顯示出不連續的畫面。
本發明提供一種顯示面板及其製造方法，能夠改善拼接的顯示畫面不連續的問題。
本發明提供一種拼接顯示裝置，具有良好的顯示品質。
本發明的一個實施例提出一種顯示面板，包括：第一基板，包括平坦部及彎折部；第二基板，位於第一基板上；多個發光元件，配置於第二基板上；黏合層，位於第一基板的平坦部與第二基板之間；以及驅動元件，位於第一基板的彎折部的第一表面，且電性連接多個發光元件，其中，彎折部的第一表面延伸自平坦部的靠近第二基板的表面，且彎折部於垂直方向的投影在第二基板內。
在本發明的一實施例中，上述的黏合層於第一基板的正投影在彎折部之外。
在本發明的一實施例中，上述的彎折部具有L形或U形的輪廓。
在本發明的一實施例中，上述的第一基板包括多個主動元件，且多個主動元件位於平坦部。
在本發明的一實施例中，上述的第二基板為印刷電路板或導通孔玻璃基板。
在本發明的一實施例中，上述的黏合層還包括導電結構，導電結構電性連接第一基板與第二基板。
在本發明的一實施例中，上述的黏合層還包括支撐件，位於導電結構的一側。
在本發明的一實施例中，上述的顯示面板還包括第一保護層，覆蓋多個發光元件。
在本發明的一實施例中，上述的第一保護層還覆蓋第二基板的側面。
在本發明的一實施例中，上述的驅動元件於垂直方向的投影在第一保護層內。
在本發明的一實施例中，上述的顯示面板還包括固定件，被第一基板的平坦部及彎折部圍繞。
在本發明的一實施例中，上述的顯示面板還包括第三基板，被第一基板的平坦部及彎折部圍繞。
在本發明的一實施例中，上述的顯示面板還包括緩衝件，位於第三基板與彎折部之間。
本發明的一個實施例提出一種拼接顯示裝置，包括：兩個上述的顯示面板。
在本發明的一實施例中，上述的各顯示面板具有相對的第一側邊及第二側邊，且其中一個顯示面板的第二側邊鄰接另一個顯示面板的第二側邊。
在本發明的一實施例中，上述的各顯示面板具有相對的第一側邊及第二側邊，且其中一個顯示面板的第一側邊鄰接另一個顯示面板的第二側邊。
在本發明的一實施例中，上述的拼接顯示裝置還包括第二保護層，覆蓋兩個顯示面板。
在本發明的一實施例中，上述的第二保護層還延伸至兩個顯示面板的第二基板之間。
本發明的一個實施例提出一種顯示面板的製造方法，包括：形成第一基板於載板上，且第一基板具有平坦部及待彎折部；形成多個發光元件於第二基板上；形成黏合層於第一基板的平坦部與第二基板之間；形成驅動元件於第一基板的待彎折部；至少移除載板的僅鄰接待彎折部的部分；以及將待彎折部朝遠離發光元件的方向彎折而形成彎折部。
在本發明的一實施例中，上述的驅動元件形成於待彎折部的靠近第二基板的表面。
在本發明的一實施例中，上述的至少移除載板的僅鄰接待彎折部的部分的步驟中還移除載板的鄰接平坦部的部分。
在本發明的一實施例中，上述的待彎折部被彎折成L形或U形。
在本發明的一實施例中，上述的顯示面板的製造方法還包括在形成第一基板於載板上之前形成多個主動元件於第一基板的平坦部。
在本發明的一實施例中，上述的顯示面板的製造方法還包括在形成多個發光元件於第二基板上之後形成第一保護層於多個發光元件上。
在本發明的一實施例中，上述的顯示面板的製造方法還包括在將待彎折部朝遠離發光元件的方向彎折之前形成固定件於第一基板的平坦部的遠離第二基板的表面上。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦接」可為二元件間存在其它元件。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的第一「元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」或表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包含」及/或「包括」指定所述特徵、區域、整體、步驟、操作、元件及/或部件的存在，但不排除一個或多個其它特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下」或「下方」可以包括上方和下方的取向。
考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制），本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」、或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1A是依照本發明一實施例的顯示面板10的局部剖面示意圖。圖1B是圖1A的顯示面板10的區域A1的放大示意圖。首先，請參照圖1A，顯示面板10包括：第一基板SB1，包括平坦部Ph及彎折部Pb；第二基板SB2，位於第一基板SB1上；多個發光元件LD，配置於第二基板SB2上；黏合層BL，位於第一基板SB1的平坦部Ph與第二基板SB2之間；以及驅動元件IC，位於第一基板SB1的彎折部Pb的表面Fb1，且電性連接多個發光元件LD，其中，彎折部Pb的表面Fb1延伸自平坦部Ph的靠近第二基板SB2的表面Fh1，且彎折部Pb於垂直方向Dv的投影在第二基板SB2內。
請同時參照圖1A及圖1B，在本實施例中，第一基板SB1可以是主動元件陣列基板，例如低溫多晶矽（LTPS）主動元件陣列基板，但不限於此。舉例而言，第一基板SB1的平坦部Ph中可以設置有主動元件陣列，主動元件陣列可以包括以陣列的方式排列的多個主動元件T，且多個主動元件T可以分別對應多個發光元件LD設置，或者多個主動元件T可以分別電性連接多個發光元件LD，用以例如個別控制各個發光元件LD的開啟及關閉。
在一些實施例中，主動元件T可以設置於底板BS上，且主動元件T可以由半導體層TC、閘極TG、源極TS以及汲極TD所構成。絕緣層I1位於底板BS與半導體層TC之間，絕緣層I2位於閘極TG與半導體層TC之間，絕緣層I3設置在源極TS以及汲極TD與閘極TG之間，且絕緣層I4位於源極TS以及汲極TD上。半導體層TC重疊閘極TG的區域可視為開關元件T的通道區。源極TS以及汲極TD可以分別連接半導體層TC的兩端，且汲極TD還可以電性連接至發光元件LD。當閘極TG接收來自驅動元件IC的訊號而開啟開關元件T時，源極TS接收自驅動元件IC的訊號即可被傳遞至發光元件LD。
底板BS可以具有一定程度的機械強度，以供多個膜層及/或多個元件配置於其上。在一些實施例中，底板BS可以是透明基板、不透明基板、撓性基板或不可撓基板，其材質可以是玻璃、高分子、陶瓷或其他適當材質。
在本實施例中，第一基板SB1的平坦部Ph可以指稱與黏合層BL重疊的區段，而未與黏合層BL重疊的區段即為彎折部Pb。換言之，可以藉由與黏合層BL重疊與否而將第一基板SB1區分為平坦部Ph及彎折部Pb，且黏合層BL於第一基板SB1的正投影可以在彎折部Pb之外。在一些實施例中，彎折部Pb可以具有L形的輪廓，但不限於此。
在本實施例中，第二基板SB2可以是電路基板，例如印刷電路板（PCB），但不限於此。第二基板SB2可用以承載及設置多個發光元件LD，且多個發光元件LD可以分別電性連接至第二基板SB2內對應的走線或電路結構。
發光元件LD可以包括發光二極體元件，且不同的發光元件LD可以發出不同色彩的光，但不限於此。舉例而言，在本實施例中，發光元件LD可以包括發光元件LD1、LD2、LD3，其中，發光元件LD1例如可以是紅色發光二極體，發光元件LD2例如可以是綠色發光二極體，發光元件LD3例如可以是藍色發光二極體，但不以此為限。在一些實施例中，發光元件LD1、LD2、LD3可以分別構成顯示面板10的一個子畫素。在某些實施例中，發光元件LD1、LD2、LD3可以共同構成顯示面板10的一個畫素。
黏合層BL可被夾於第一基板SB1的平坦部Ph與第二基板SB2之間，換言之，第二基板SB2可藉由黏合層BL固定於第一基板SB1的平坦部Ph的表面Fh1上。黏合層BL還可以包括導電結構CS，且導電結構CS可以電性連接第一基板SB1與第二基板SB2。
在本實施例中，驅動元件IC可以設置於彎折部Pb的表面Fb1上，且驅動元件IC可以設置於彎折部Pb的遠離平坦部Ph的一端。另外，驅動元件IC還可以通過第一基板SB1內的走線及/或電路結構、黏合層BL的導電結構CS、以及第二基板SB2內的走線及/或電路結構電性連接發光元件LD。
由於彎折部Pb於垂直方向Dv的投影在第二基板SB2內，因此彎折部Pb不會凸出於第二基板SB2的側面BE。如此一來，能夠避免彎折部Pb影響顯示面板10的拼接。
在一些實施例中，驅動元件IC於垂直方向Dv的投影可以在第二基板SB2內。如此一來，能夠確保驅動元件IC及彎折部Pb不會凸出於第二基板SB2的側面BE，從而能夠避免驅動元件IC及彎折部Pb影響顯示面板10的拼接。
在一些實施例中，顯示面板10還可以包括保護層PC1，保護層PC1可以覆蓋發光元件LD，以避免發光元件LD受損。在某些實施例中，保護層PC1還可以覆蓋第二基板SB2的側面BE，且保護層PC1的側面CE可以凸出於第二基板SB2的側面BE。換言之，保護層PC1的側面CE可以是整個顯示面板10的最外緣。在一些實施例中，驅動元件IC於垂直方向Dv的投影可以在保護層PC1內。如此一來，能夠確保驅動元件IC及彎折部Pb不會凸出於保護層PC1的側面CE，藉以避免驅動元件IC及彎折部Pb影響顯示面板10的拼接。
在一些實施例中，側面CE與最靠近側面CE的發光元件LD1之間的間距Se可以小於或等於發光元件LD1、LD2、LD3之間的間距Si的一半，使得兩個顯示面板10拼接後，接縫兩側的發光元件LD之間的間距能夠近似於個別顯示面板10上的發光元件LD之間的間距Si。
以下，使用圖2A至圖8繼續說明本發明的其他實施例，並且，沿用圖1A至圖1B的實施例的元件標號與相關內容，其中，採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明，可參考圖1A至圖1B的實施例，在以下的說明中不再重述。
圖2A至圖2F是如圖1A所示的顯示面板10的製造方法的步驟流程的局部剖面示意圖。請參照圖2A，在本實施例的顯示面板的製造方法中，可以形成第一基板SB1於載板CA上。詳細言之，可以將第一基板SB1區分為平坦部Ph及待彎折部Ptb，其中，平坦部Ph具有相對的表面Fh1及表面Fh2，且待彎折部Ptb具有相對的表面Fb1及表面Fb2。表面Fh1可與表面Fb1處於相同平面，換言之，表面Fb1可以延伸自表面Fh1。另外，表面Fb2可以延伸自表面Fh2且接觸載板CA。
在一些實施例中，可以預先形成多個主動元件於第一基板SB1的平坦部Ph，然後再形成第一基板SB1於載板CA上。多個主動元件可以陣列排列的方式形成於第一基板SB1上，換言之，第一基板SB1可以是主動元件陣列基板。
接著，請參照圖2B，可以形成多個發光元件LD於第二基板SB2上，且多個發光元件LD可以電性連接第二基板SB2中的走線或導電結構。在一些實施例中，形成多個發光元件LD於第二基板SB2上之後，還可以形成保護層PC1於多個發光元件LD上，保護層PC1可以覆蓋發光元件LD，以避免發光元件LD受損。在某些實施例中，保護層PC1還可以延伸至第二基板SB2的側面BE而覆蓋第二基板SB2的側面。
接著，請參照圖2C，可以形成黏合層BL於第一基板SB1的平坦部Ph的表面Fh1與第二基板SB2之間，且黏合層BL不形成於第一基板SB1的待彎折部Ptb的表面Fb1。在一些實施例中，還可以形成導電結構CS於黏合層BL中，以建立第一基板SB1與第二基板SB2之間的電性連接。導電結構CS可以包括導電性良好的金屬、合金或其疊層，但不限於此。
接著，請參照圖2D，可以形成驅動元件IC於第一基板SB1的待彎折部Ptb的表面Fb1上，即形成驅動元件IC於待彎折部Ptb的靠近第二基板SB2的表面Fb1上，且使驅動元件IC電性連接第一基板SB1。在此步驟中，由於形成驅動元件IC時第一基板SB1的待彎折部Ptb可被載板CA支撐，因此驅動元件IC與第一基板SB1的電性連接能夠具有提高的可靠度。
接著，請參照圖2E，可以使用雷射光LS對載板CA與第一基板SB1的表面Fh2及表面Fb2之間的界面進行雷射剝離處理，以使載板CA容易從第一基板SB1剝離，但不以此為限。在其他實施例中，可以使用例如熱處理或其他適合的方式來使載板CA容易從第一基板SB1剝離。
接著，請參照圖2F，可以從第一基板SB1移除整個載板CA，即移除載板CA的鄰接待彎折部Ptb的部分及鄰接平坦部Ph的部分。接著，可以將第一基板SB1的待彎折部Ptb朝遠離發光元件LD的方向彎折，而形成L形的彎折部Pb，即可製作完成如圖1A所示的顯示面板10。
圖3是依照本發明一實施例的顯示面板20的局部剖面示意圖。顯示面板20包括：第一基板SB1a，包括平坦部Ph及彎折部Pba；第二基板SB2，位於第一基板SB1a上；多個發光元件LD，配置於第二基板SB2上；保護層PC1，覆蓋多個發光元件LD；黏合層BL，位於第一基板SB1a的平坦部Ph與第二基板SB2之間；以及驅動元件IC，位於第一基板SB1a的彎折部Pba的表面Fb1，且電性連接多個發光元件LD，其中，彎折部Pba的表面Fb1延伸自平坦部Ph的靠近第二基板SB2的表面Fh1，且彎折部Pba於垂直方向Dv的投影在第二基板SB2內。
與如圖1A至圖1B所示的顯示面板10相比，圖3所示的顯示面板20的不同之處在於：顯示面板20的第一基板SB1a的彎折部Pba可以具有U形的輪廓，且驅動元件IC可以位於彎折部Pba的遠離平坦部Ph的一端，使得驅動元件IC可以大致平行於平坦部Ph。
在本實施例中，顯示面板20還可以包括固定件HD，固定件HD可以被第一基板SB1a的平坦部Ph及彎折部Pba圍繞。換言之，固定件HD的一端可以具有類似彎折部Pba的U形輪廓。在製造顯示面板20的過程中，例如在圖2F移除整個載板CA之後，可以先將固定件HD設置於第一基板SB1a的平坦部Ph的遠離第二基板SB2的表面Fh2上，再將平坦部Ph以外的部分（例如待彎折部Ptb）順著固定件HD的U形端面朝遠離發光元件LD的方向彎折，即可形成具有U形輪廓的彎折部Pba。在一些實施例中，固定件HD可以由金屬板模製而成，但不限於此。
圖4是依照本發明一實施例的顯示面板30的局部剖面示意圖。顯示面板30包括：第一基板SB1a，包括平坦部Ph及彎折部Pba；第二基板SB2，位於第一基板SB1a上；多個發光元件LD，配置於第二基板SB2上；保護層PC1，覆蓋多個發光元件LD；黏合層BL，位於第一基板SB1a的平坦部Ph與第二基板SB2之間；以及驅動元件IC，位於第一基板SB1a的彎折部Pba的表面Fb1，且電性連接多個發光元件LD，其中，彎折部Pba的表面Fb1延伸自平坦部Ph的靠近第二基板SB2的表面Fh1，且彎折部Pba於垂直方向Dv的投影在第二基板SB2內。
與如圖3所示的顯示面板20相比，圖4所示的顯示面板30的不同之處在於：顯示面板30可以用第三基板SB3取代固定件HD。第三基板SB3可以例如是玻璃基板或陶瓷基板，但不限於此。在一些實施例中，顯示面板30還可以包括緩衝件BP，緩衝件BP可以位於第三基板SB3與彎折部Pba之間，用以緩和第三基板SB3與第一基板SB1a之間的作用力，或者避免第三基板SB3損傷第一基板SB1a。緩衝件BP的材質可以包括保護膠之類的材料，但不限於此。
圖5A至圖5C是如圖4所示的顯示面板30的製造方法的步驟流程的局部剖面示意圖。在本實施例中，可以在如上述圖2A至圖2D所示的步驟之後進行圖5A至圖5C所示的步驟。
請參照圖5A，在本實施例中，可以使用雷射光LS對載板CA與第一基板SB1的待彎折部Ptb的表面Fb2之間的界面進行雷射剝離處理，以使載板CA的部分CA2容易從第一基板SB1剝離。載板CA可以被區分為部分CA1及部分CA2，其中，部分CA1可以鄰接平坦部Ph及一小部分的待彎折部Ptb，且部分CA2可以僅鄰接待彎折部Ptb。在其他實施例中，也可以使用例如熱處理或其他適合的方式來使載板CA的部分CA2容易從第一基板SB1的待彎折部Ptb脫離。
接著，請參照圖5B，可以分割載板CA的部分CA1與部分CA2，且從第一基板SB1的待彎折部Ptb移除載板CA的僅鄰接待彎折部Ptb的部分CA2。此時，由於待彎折部Ptb的表面Fb2與載板CA的部分CA1之間的界面已經歷過雷射剝離處理，因此，待彎折部Ptb可以呈現自然下垂的狀態。
接著，請參照圖5C，可以形成緩衝件BP於部分CA1先前與部分CA2接觸的端面，即部分CA1與部分CA2的分割面，且使緩衝件BP包覆此端面。如此一來，能夠避免此端面上由於分割所產生的尖銳表面外露。
接著，可以將第一基板SB1的待彎折部Ptb順著緩衝件BP朝遠離發光元件LD的方向彎折，而形成U形的彎折部Pba，即可製作完成如圖4所示的顯示面板30，且載板CA的部分CA1可以成為顯示面板30中的第三基板SB3。
圖6是依照本發明一實施例的顯示面板40的局部剖面示意圖。顯示面板40包括：第一基板SB1a，包括平坦部Ph及彎折部Pba；第二基板SB2a，位於第一基板SB1a上；多個發光元件LD，配置於第二基板SB2a上；保護層PC1，覆蓋多個發光元件LD；黏合層BL，位於第一基板SB1a的平坦部Ph與第二基板SB2a之間；第三基板SB3，被第一基板SB1a的平坦部Ph及彎折部Pba圍繞；以及驅動元件IC，位於第一基板SB1a的彎折部Pba的表面Fb1，且電性連接多個發光元件LD，其中，彎折部Pba的表面Fb1延伸自平坦部Ph的靠近第二基板SB2a的表面Fh1，且彎折部Pba於垂直方向Dv的投影在第二基板SB2a內。
與如圖4所示的顯示面板30相比，圖6所示的顯示面板40的不同之處在於：顯示面板40的第二基板SB2a可以是導通孔玻璃（TGV）基板，具體言之，第二基板SB2a可以包括玻璃板GS，且玻璃板GS可以具有貫通玻璃的穿孔VA，穿孔VA內還可以設置導電結構Vs。在一些實施例中，第二基板SB2a還可以包括電路層CL，且電路層CL可以電性連接導電結構Vs與發光元件LD。
此外，在本實施例中，顯示面板40的黏合層BL的導電結構CS例如可以包括接墊PD1、PD2以及導電膠CG，其中，接墊PD1可以電性連接第一基板SB1a，接墊PD2可以電性連接導電結構Vs，且導電膠CG可以電性連接接墊PD1與接墊PD2。
在一些實施例中，顯示面板40的黏合層BL還可以包括支撐件CP，支撐件CP可以為黏合層BL保持厚度穩定性，且支撐件CP可以位於導電結構CS的一側或兩側，以防止導電結構CS受到外力壓迫。支撐件CP例如可由多層色阻堆疊而成，且具有梯形的輪廓，但不以此為限。在一些實施例中，黏合層BL還可以包括密封件SE，密封件SE可以位於黏合層BL的兩端，以避免黏合層BL中的材料溢出。在一些實施例中，密封件SE還可以填充於支撐件CP周圍的空間。
在一些實施例中，黏合層BL還可以包括黏著材AH，且黏著材AH可以位於導電結構CS、支撐件CP以及密封件SE中任兩者之間，以增加第一基板SB1a與第二基板SB2a之間的黏著性。在某些實施例中，黏著材AH還可以包括彈性間隔物SP，且彈性間隔物SP可以散佈於黏著材AH中。由於彈性間隔物SP同時具有柔軟度及支撐性，因此能夠在例如將第一基板SB1a與第二基板SB2a壓合時為黏合層BL提供適當的緩衝及支撐。
圖7是依照本發明一實施例的拼接顯示裝置100的局部剖面示意圖。在本實施例中，拼接顯示裝置100可以包括兩個相同的顯示面板110、120，且顯示面板110、120可以是如圖1A所示的顯示面板10，但不限於此。在其他實施例中，拼接顯示裝置100可以包括三個或更多個相同或不同的顯示面板，且拼接顯示裝置100中的顯示面板可以是前述的顯示面板10、20、30、40中之任一者或其組合。
在本實施例中，顯示面板110具有相對的第一側邊111及第二側邊112，顯示面板120具有相對的第一側邊121及第二側邊122，第二側邊112、122可以是靠近驅動元件IC的一側，且顯示面板110的第二側邊112可以鄰接顯示面板120的第一側邊121。另外，顯示面板110的最靠近第二側邊112的發光元件LD與顯示面板120的最靠近第一側邊121的發光元件LD之間的間距Sj能夠近似於或實質上等於個別的顯示面板110、120中的發光元件LD之間的間距Si，使得拼接顯示裝置100的畫素間距能夠一致，進行能夠呈現良好的顯示品質。
此外，拼接顯示裝置100還可以包括保護層PC2，且保護層PC2可以覆蓋顯示面板110、120，而有助於保護或固定顯示面板110、120。在一些實施例中，保護層PC2還可以延伸至兩個顯示面板110、120的第二基板SB2之間，如此一來，保護層PC2還可以進一步防止光從顯示面板110、120之間的縫隙露出。
圖8是依照本發明一實施例的拼接顯示裝置200的局部剖面示意圖。拼接顯示裝置200可以包括兩個相同的顯示面板210、220，且顯示面板210、220可以是如圖3所示的顯示面板20，但不限於此。在其他實施例中，拼接顯示裝置200可以包括三個或更多個相同或不同的顯示面板，且拼接顯示裝置200中的顯示面板可以是前述的顯示面板10、20、30、40中之任一者或其組合。
與如圖7所示的拼接顯示裝置100相比，圖8所示的拼接顯示裝置200的不同之處在於：拼接顯示裝置200的顯示面板210具有相對的第一側邊211及第二側邊212，顯示面板220具有相對的第一側邊221及第二側邊222，第二側邊212、222可以是靠近驅動元件IC的一側，且顯示面板210的第二側邊212可以鄰接顯示面板220的第二側邊222。另外，顯示面板210的最靠近第二側邊212的發光元件LD與顯示面板220的最靠近第二側邊222的發光元件LD之間的間距Sk能夠近似於或實質上等於個別的顯示面板210、220中的發光元件LD之間的間距Si，使得拼接顯示裝置200的畫素間距能夠一致，進而呈現良好的顯示品質。
綜上所述，本發明的顯示面板藉由第一基板及第二基板的雙板架構中第一基板的彎折部不凸出於第二基板的側面，藉以避免彎折部增大顯示面板的拼接間距，從而改善拼接的顯示畫面不連續的問題。藉此，還能夠避免設置於彎折部的驅動元件影響顯示面板的拼接，從而改善拼接顯示裝置的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40:顯示面板 100、200:拼接顯示裝置 110、120、210、220:顯示面板 111、121、211、221:第一側邊 112、122、212、222:第二側邊 A1:區域 AH:黏著材 BE:側面 BL:黏合層 BP:緩衝件 BS:底板 CA:載板 CA1、CA2:部分 CE:側面 CG:導電膠 CL:電路層 CP:支撐件 CS、Vs:導電結構 Dv:垂直方向 Fb1、Fb2:表面 Fh1、Fh2:表面 GS:玻璃板 HD:固定件 I1、I2、I3、I4:絕緣層 IC:驅動元件 LD、LD1、LD2、LD3:發光元件 LS:雷射光 Pb、Pba:彎折部 PC1、PC2:保護層 PD1、PD2:接墊 Ph:平坦部 Ptb:待彎折部 SB1、SB1a:第一基板 SB2、SB2a:第二基板 SB3:第三基板 SE:密封件 Se、Si、Sj、Sk:間距 SP:彈性間隔物 T:主動元件 TC:半導體層 TD:汲極 TG:閘極 TS:源極 VA:穿孔
圖1A是依照本發明一實施例的顯示面板10的局部剖面示意圖。 圖1B是圖1A的顯示面板10的區域A1的放大示意圖。 圖2A至圖2F是如圖1A所示的顯示面板10的製造方法的步驟流程的局部剖面示意圖。 圖3是依照本發明一實施例的顯示面板20的局部剖面示意圖。 圖4是依照本發明一實施例的顯示面板30的局部剖面示意圖。 圖5A至圖5C是如圖4所示的顯示面板30的製造方法的步驟流程的局部剖面示意圖。 圖6是依照本發明一實施例的顯示面板40的局部剖面示意圖。 圖7是依照本發明一實施例的拼接顯示裝置100的局部剖面示意圖。 圖8是依照本發明一實施例的拼接顯示裝置200的局部剖面示意圖。
10:顯示面板
A1:區域
BE:側面
BL:黏合層
CE:側面
CS:導電結構
Dv:垂直方向
Fb1:表面
Fh1:表面
IC:驅動元件
LD、LD1、LD2、LD3:發光元件
Pb:彎折部
PC1:保護層
Ph:平坦部
SB1:第一基板
SB2:第二基板
Se、Si:間距

Claims (23)

  1. 一種顯示面板，包括：第一基板，包括平坦部及彎折部；第二基板，位於所述第一基板上；多個發光元件，配置於所述第二基板上；黏合層，位於所述第一基板的所述平坦部與所述第二基板之間；以及驅動元件，位於所述第一基板的所述彎折部的第一表面，且電性連接所述多個發光元件，其中，所述彎折部的所述第一表面延伸自所述平坦部的靠近所述第二基板的表面，且所述彎折部於垂直方向的投影在所述第二基板內，所述第一基板包括多個主動元件，且所述多個主動元件位於所述平坦部。
  2. 如請求項1所述的顯示面板，其中所述黏合層於所述第一基板的正投影在所述彎折部之外。
  3. 如請求項1所述的顯示面板，其中所述彎折部具有L形或U形的輪廓。
  4. 如請求項1所述的顯示面板，其中所述第二基板為印刷電路板或導通孔玻璃基板。
  5. 如請求項1所述的顯示面板，其中所述黏合層還包括導電結構，所述導電結構電性連接所述第一基板與所述第二基板。
  6. 如請求項5所述的顯示面板，其中所述黏合層還包括支撐件，位於所述導電結構的一側。
  7. 如請求項1所述的顯示面板，還包括第一保護層，覆蓋所述多個發光元件。
  8. 如請求項7所述的顯示面板，其中所述第一保護層還覆蓋所述第二基板的側面。
  9. 如請求項8所述的顯示面板，其中所述驅動元件於垂直方向的投影在所述第一保護層內。
  10. 如請求項1所述的顯示面板，還包括固定件，被所述第一基板的所述平坦部及所述彎折部圍繞。
  11. 如請求項1所述的顯示面板，還包括第三基板，被所述第一基板的所述平坦部及所述彎折部圍繞。
  12. 如請求項11所述的顯示面板，還包括緩衝件，位於所述第三基板與所述彎折部之間。
  13. 一種拼接顯示裝置，包括：兩個如請求項1所述的顯示面板。
  14. 如請求項13所述的拼接顯示裝置，其中各所述顯示面板具有相對的第一側邊及第二側邊，且其中一個所述顯示面板的所述第二側邊鄰接另一個所述顯示面板的所述第二側邊。
  15. 如請求項13所述的拼接顯示裝置，其中各所述顯示面板具有相對的第一側邊及第二側邊，且其中一個所述顯示面板的所述第一側邊鄰接另一個所述顯示面板的所述第二側邊。
  16. 如請求項13所述的拼接顯示裝置，還包括第二保護層，覆蓋所述兩個顯示面板。
  17. 如請求項16所述的拼接顯示裝置，其中所述第二保護層還延伸至所述兩個顯示面板的所述第二基板之間。
  18. 一種顯示面板的製造方法，包括：形成第一基板於載板上，且所述第一基板具有平坦部及待彎折部；形成多個發光元件於第二基板上；形成黏合層於所述第一基板的所述平坦部與所述第二基板之間；形成驅動元件於所述第一基板的所述待彎折部；至少移除所述載板的僅鄰接所述待彎折部的部分；以及將所述待彎折部朝遠離所述發光元件的方向彎折而形成彎折部，其中還包括在所述形成第一基板於載板上之前形成多個主動元件於所述第一基板的所述平坦部。
  19. 如請求項18所述的顯示面板的製造方法，其中所述驅動元件形成於所述待彎折部的靠近所述第二基板的表面。
  20. 如請求項18所述的顯示面板的製造方法，其中所述至少移除所述載板的僅鄰接所述待彎折部的部分的步驟中還移除所述載板的鄰接所述平坦部的部分。
  21. 如請求項18所述的顯示面板的製造方法，其中所述待彎折部被彎折成L形或U形。
  22. 如請求項18所述的顯示面板的製造方法，還包括在所述形成多個發光元件於第二基板上之後形成第一保護層於所述多個發光元件上。
  23. 如請求項18所述的顯示面板的製造方法，還包括在所述將所述待彎折部朝遠離所述發光元件的方向彎折之前形成固定件於所述第一基板的所述平坦部的遠離所述第二基板的表面上。
TW111104872A 2022-02-10 2022-02-10 顯示面板、包含其之拼接顯示裝置及其製造方法 TWI791385B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111104872A TWI791385B (zh) 2022-02-10 2022-02-10 顯示面板、包含其之拼接顯示裝置及其製造方法
CN202210638869.3A CN115020426A (zh) 2022-02-10 2022-06-07 显示面板、包含其的拼接显示装置及其制造方法
US18/091,465 US20230253409A1 (en) 2022-02-10 2022-12-30 Display panel, tiled display device including the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111104872A TWI791385B (zh) 2022-02-10 2022-02-10 顯示面板、包含其之拼接顯示裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI791385B true TWI791385B (zh) 2023-02-01
TW202332967A TW202332967A (zh) 2023-08-16

Family

ID=83073367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104872A TWI791385B (zh) 2022-02-10 2022-02-10 顯示面板、包含其之拼接顯示裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230253409A1 (zh)
CN (1) CN115020426A (zh)
TW (1) TWI791385B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179169A1 (en) * 2002-03-25 2003-09-25 Yoshihiro Izumi Electronic appliance
US20130342779A1 (en) * 2012-06-20 2013-12-26 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
TW202103910A (zh) * 2019-07-24 2021-02-01 友達光電股份有限公司 顯示裝置
US20210043619A1 (en) * 2019-08-09 2021-02-11 Boe Technology Group Co., Ltd. Display Structure and Preparation Method thereof, and Display Apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471728B2 (ja) * 2010-03-31 2014-04-16 凸版印刷株式会社 表示パネル、この表示パネルを利用した大型表示パネル
JP6727843B2 (ja) * 2016-02-25 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR20180051318A (ko) * 2016-11-08 2018-05-16 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法
US10833135B2 (en) * 2018-10-16 2020-11-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible organic light emitting diode display device and method of fabricating same
CN110277435B (zh) * 2019-06-29 2022-03-18 武汉天马微电子有限公司 一种显示装置及其制备方法
CN110379322A (zh) * 2019-07-15 2019-10-25 深圳市华星光电半导体显示技术有限公司 显示面板、显示模组及显示装置
CN110570764A (zh) * 2019-08-23 2019-12-13 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112382212B (zh) * 2020-12-03 2021-12-03 深圳市华星光电半导体显示技术有限公司 显示面板、显示面板的制作方法和显示屏
CN113193013B (zh) * 2021-04-14 2022-08-23 武汉华星光电半导体显示技术有限公司 阵列基板、显示面板及显示装置
CN113178138A (zh) * 2021-04-23 2021-07-27 京东方科技集团股份有限公司 一种显示面板、显示装置及其制备方法
CN113658518B (zh) * 2021-08-24 2023-07-04 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179169A1 (en) * 2002-03-25 2003-09-25 Yoshihiro Izumi Electronic appliance
US20130342779A1 (en) * 2012-06-20 2013-12-26 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
TW202103910A (zh) * 2019-07-24 2021-02-01 友達光電股份有限公司 顯示裝置
US20210043619A1 (en) * 2019-08-09 2021-02-11 Boe Technology Group Co., Ltd. Display Structure and Preparation Method thereof, and Display Apparatus

Also Published As

Publication number Publication date
CN115020426A (zh) 2022-09-06
US20230253409A1 (en) 2023-08-10
TW202332967A (zh) 2023-08-16

Similar Documents

Publication Publication Date Title
TWI717642B (zh) 顯示面板
US11322670B2 (en) Pixel array substrate including flux structure layer for improving LED contact and method of manufacturing thereof
JP6756508B2 (ja) 表示装置
WO2021012458A1 (zh) 无缝拼接屏
CN103135267B (zh) 驱动印刷电路板和包括该驱动印刷电路板的液晶显示装置
WO2020249009A1 (zh) 显示面板及显示装置
WO2023065488A1 (zh) 一种显示模组及无缝拼接显示装置
US11051405B2 (en) Flexible display
JP2011227205A (ja) 表示装置
US10312316B2 (en) Display apparatus and method of manufacturing the same, package cover plate
KR20190044014A (ko) 제조 장치
US11942485B2 (en) Substrate having dual edge connection line and method for manufacturing the same, display panel, and display apparatus
CN205594261U (zh) 显示面板及显示装置
KR20230047339A (ko) 배선 필름 및 그를 포함한 표시 장치
JP2012013975A (ja) 液晶表示素子
TWI791385B (zh) 顯示面板、包含其之拼接顯示裝置及其製造方法
JP2015128033A (ja) 表示装置
WO2019206023A1 (zh) 一种显示面板、其制作方法及显示装置
TW202242497A (zh) 顯示裝置
CN114842758A (zh) 拼接显示面板的制作方法及拼接显示面板
TWI677741B (zh) 顯示裝置
US20240145453A1 (en) Display panel and display device
JP2011053619A (ja) 液晶表示装置
JP6709136B2 (ja) 液晶表示装置
CN220085592U (zh) 显示面板及拼接显示装置