JP2002280702A - 回路基板及びその製造方法並びに表示装置 - Google Patents

回路基板及びその製造方法並びに表示装置

Info

Publication number
JP2002280702A
JP2002280702A JP2001381584A JP2001381584A JP2002280702A JP 2002280702 A JP2002280702 A JP 2002280702A JP 2001381584 A JP2001381584 A JP 2001381584A JP 2001381584 A JP2001381584 A JP 2001381584A JP 2002280702 A JP2002280702 A JP 2002280702A
Authority
JP
Japan
Prior art keywords
component
circuit board
substrate
band
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001381584A
Other languages
English (en)
Other versions
JP3767474B2 (ja
Inventor
Yukihisa Kobayashi
幸久 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001381584A priority Critical patent/JP3767474B2/ja
Priority to TW090132918A priority patent/TW540256B/zh
Priority to US10/041,935 priority patent/US20020131253A1/en
Priority to CNB021017220A priority patent/CN1235457C/zh
Priority to KR10-2002-0002000A priority patent/KR100479299B1/ko
Publication of JP2002280702A publication Critical patent/JP2002280702A/ja
Application granted granted Critical
Publication of JP3767474B2 publication Critical patent/JP3767474B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 ＡＣＦによる第２部品の接続信頼性を低下さ
せることなく第１部品を表面実装技術によって実装して
形成できる回路基板を提供する。 【解決手段】 はんだ接続によって実装された第１部品
３０と、ＡＣＦ４０を介して実装された第２部品３６と
を備える回路基板１０である。この回路基板１０は、第
２部品３６を含んで帯状に延びると共に第１部品３０は
含まない帯状領域Ａ３を有する。この帯状領域Ａ３は第
２部品３６を実装する際に用いられる熱圧着ヘッドの加
圧面より幅が広い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板及びその
製造方法並びに表示装置に関する。
【０００２】
【従来の技術】一般に、回路基板には、はんだ付けによ
って電子部品が実装されたり、ＡＣＦ（Anisotropic Co
nductive Film：異方性導電膜）によって電子部品が実
装されたりする。この回路基板において、はんだ付けに
よって実装される部品（以下、第１部品という）、例え
ば抵抗、コンデンサ等を効率的に実装して回路基板を製
作するために、はんだペーストを印刷した上に第１部品
を配置した状態の回路基板をリフロー炉に通すことによ
ってはんだ接続を行うという実装技術、すなわち表面実
装技術（Surface Mount Technology）が一般的に用いら
れている。この表面実装技術においては、はんだを溶融
させるためのリフロー炉内において、回路基板全体が高
温、例えば２６０℃になってしまう。
【０００３】また、近年、ＩＣチップ等は益々高集積化
が進み、それらを基板へ実装する場合には少ない占有面
積で実装が可能であることが望まれている。そして、こ
の要望に応えることが出来る実装方法としてフリップチ
ップボンディングが多く採用されるようになっている。
このフリップチップボンディングにおける接合方式とし
ては、ＡＣＦを使用する方式が主要な方式の一つであ
る。ここで、ＡＣＦは、一般に、熱可塑性、熱硬化性又
は紫外線硬化性等といった特性を有する樹脂の内部に多
数の導電粒子を分散させることによって形成される。
【０００４】ところで、ＡＣＦを用いた実装において
は、バンプを備えたＩＣチップ等と、電極を備えた基板
とをＡＣＦを間に挟んで対向させ、さらに、ＩＣチップ
等を加熱しながら基板に加圧することにより、ＩＣチッ
プ等を基板に熱圧着する必要がある。この熱圧着には、
ＩＣチップ等の幅に対応する幅を持ちＩＣチップ等の長
さを越えて細長く形成されたヘッドを備えた熱圧着治具
を使用することが多い。以下、ＡＣＦを用いて実装され
るＩＣチップ等といった部品を第２部品ということにす
る。
【０００５】以上のように長いヘッドを持つ熱圧着治具
は、基板上に実装された部品が当該ヘッドにぶつかって
熱圧着が不適切となってしまうのを避けるために、ＩＣ
チップ等の周囲、特にＩＣチップ等の長さ方向における
周囲に第１部品が実装されていない状態で使用する必要
がある。
【０００６】そこで、ＡＣＦを用いたＩＣチップ等の実
装を先に行い、その後に、表面実装技術による第１部品
の実装を行うという処理が考えられる。ところが、前述
したように、表面実装技術では回路基板全体を高温のリ
フロー炉に通す必要があるので、上記のようにＡＣＦを
用いた実装の後に、はんだリフロー処理を行うと、はん
だリフロー処理の際にＡＣＦが高温に晒されてその接続
信頼性が低下することが確認されている。
【０００７】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点に鑑みてなされたものであって、回路基板を製
造する場合に、ＡＣＦによる接続の信頼性を低下させる
ことなく、第１部品を表面実装技術によって実装できる
ようにすることを目的とする。
【０００８】
【課題を解決するための手段】（１） 上記の目的を達
成するため、本発明に係る回路基板は、基板と、はんだ
接続によって前記基板上に実装された第1部品と、異方
性導電膜を介して前記基板上に実装された第２部品とを
備える回路基板において、前記第２部品を含んで帯状に
延びると共に前記第１部品は含まない帯状領域とを有す
ることを特徴とする。
【０００９】上記構成の回路基板によれば、第２部品を
含んで帯状に延びる帯状領域に第１部品が実装されない
ため、第１部品を実装した後に熱圧着治具を用いて第２
部品を実装する場合に、第１部品が邪魔になって熱圧着
が不十分になるという心配がない。このため、はんだリ
フロー処理等といったはんだ処理を先に行って、その後
に異方性導電膜を用いた実装を行うことが可能となる。
【００１０】そして、上記のように、はんだ処理を先に
行って、異方性導電膜を用いた実装を後に行うことが可
能になれば、はんだ処理における熱が異方性導電膜に加
わるという事態がそもそも発生しなくなるので、異方性
導電膜に関して接続信頼性が低下するという事態が発生
する心配もなくなる。
【００１１】以上により、はんだ処理を用いた実装と、
異方性導電膜を用いた実装との両方を用いて形成される
回路基板において、異方性導電膜に関して接続信頼性が
低下することを確実に防止できる。
【００１２】（２） 次に、上記構成の回路基板におい
て、前記第１部品は受動素子又は機構部品とすることが
でき、さらに、前記第２部品は半導体装置とすることが
できる。ここで、受動素子としては、例えば、抵抗、コ
ンデンサ等が考えられる。また、機構部品としては、例
えば、可変抵抗器等が考えられる。また、半導体装置と
しては、例えば、電源ＩＣ、液晶駆動用ＩＣ等といった
ＩＣチップやＬＳＩチップが考えられる。
【００１３】この構成の回路基板によれば、半導体装置
の実装に寄与している異方性導電膜の接続信頼性を低下
させることなく、受動素子又は機構部品をはんだリフロ
ー処理、すなわち表面実装技術によって実装して回路基
板を形成することが可能である。
【００１４】（３） 次に、上記構成の回路基板におい
て、前記帯状領域は、前記第２部品を実装する際に用い
られる熱圧着治具のヘッド、すなわち熱圧着ヘッドの加
圧面よりも広くなるように形成できる。こうすれば、第
１部品を実装した後に第２部品を実装するために熱圧着
治具を用いる場合でも、熱圧着ヘッドの加圧面、すなわ
ち接触面が第１部品と干渉することなく、すなわち、ぶ
つかることなく使用できるため、適切な熱圧着を行うこ
とができる。
【００１５】（４） 次に、上記構成の回路基板におい
ては、前記帯状領域の外側、例えば側縁部の外側にアラ
インメントマークを設けることができる。こうすれば、
ＩＣチップ等といった第２部品を実装する際に異方性導
電膜でアラインメントマークが覆われてしまうことを回
避できる。
【００１６】（５） 次に、上記構成の回路基板におい
て、前記はんだ接続はリフロー処理を含むことができ
る。ここで、リフロー処理とは、はんだが載せられた基
板上に電子部品をマウントした後に、前記はんだを加熱
して電子部品を基板にはんだ付けする処理である。この
リフロー処理においては、基板が非常に高温に晒される
ので、このリフロー処理時に基板上に異方性導電膜が存
在すると、その異方性導電膜の接続信頼性が低下するお
それが非常に高くなる。しかしながら、本発明の回路基
板によって実施が可能となったように、はんだ接続、す
なわちリフロー処理を行った後に異方性導電膜を用いた
実装を行うようにすれば、異方性導電膜がリフロー処理
時の高温に晒されるという心配が全く無くなる。
【００１７】（６） 次に、上記構成の回路基板におい
ては、前記第１部品を複数設けることができ、その場合
には、前記帯状領域はそれら複数の第１部品の中間位置
に設けることができる。このように帯状領域を１つの第
１部品と他の第１部品との間に配置すれば、その帯状領
域の内部に設けられる第２部品も１つの第１部品と他の
第１部品との間に配置されることになる。一般に、第２
部品と複数の第１部品との間は配線パターンでつながれ
ることが多いのであるが、第２部品を複数の第１部品か
ら離れた位置に配置するのではなく、複数の第１部品の
中間位置に配置すれば、第２部品と複数の第１部品との
間の配線パターンを容易に形成できる。 （７） 帯状領域を複数の第１部品の間に設けるように
した上記構成の回路基板は、前記第２部品が電源ＩＣ又
は電源ＬＳＩである場合に、特に有利である。その理由
は次の通りである。すなわち、電源ＩＣや電源ＬＳＩは
多数の第１部品に電源電圧を供給するという作用を果た
す関係上、電源ＩＣ等と複数の第１部品との間には多数
の配線パターンが形成されるのが一般である。従って、
電源ＩＣ等といった第２部品を複数の第１部品の中間位
置に配置するようにすれば、配線パターンの設計が非常
に容易になるからである。
【００１８】（８） 上記構成の回路基板において、前
記帯状領域は前記基板の一方の端から他方の端にわたっ
て設けることができる。つまり、帯状領域は、基板の一
方の端辺から他方の端辺にかけて貫通するように設ける
ことができ、あるいは、一方の端辺の近傍から他方の端
辺の近傍にかけて設けることができる。
【００１９】（９） また、上記構成の回路基板におい
て、前記帯状領域は直線状に延びるように設けることが
できる。一般に、異方性導電膜を基板に貼り付けるため
の押圧ヘッドや、第２部品を仮圧着するための圧着ヘッ
ドや、第２部品を本圧着するための熱圧着ヘッドは直線
状に形成されることが多いので、帯状領域は上記のよう
に直線状に設けることが望ましい。
【００２０】（１０） また、上記構成の回路基板にお
いては、前記帯状領域に配線パターンが形成されること
が望ましい。本発明によれば帯状領域には第１部品が含
まれないので、複数の第１部品間や第１部品と第２部品
との間をつなぐ配線パターンを帯状領域には形成しない
ようにパターン設計を行うことが可能である。しかしな
がら、基板の面積を有効に使ってパターン設計を行うた
めには、帯状領域の内部領域にも配線パターンを形成す
ることが有利である。
【００２１】（１１） また、上記構成の回路基板にお
いては、前記第２部品に相当する位置の前記基板上に当
該第２部品と略同じ面積のダミー電極を形成することが
望ましい。ここで、ダミー電極とは、基板上に形成する
電極と同じ材料によって形成されるが電極としては機能
しないパターンのことである。このようなダミー電極を
第２部品の裏側に設けておけば、第２部品が実装された
部分をダミー電極側から見たとき、すなわち、回路基板
の裏側から見たときに、ダミー電極の変形状態を視覚で
確認することによって第２部品の実装状態を確認でき
る。また、このダミー電極を接地電位につなげれば、第
２部品へのノイズの進入を阻止できる。
【００２２】（１２） 次に、本発明に係る表示装置
は、以上に記載した各種構成の回路基板と、該回路基板
が接続される表示手段とを有することを特徴とする。
【００２３】（１３） 上記構成の表示装置において、
前記表示手段は、文字、数字、図形等といった像を表示
する要素のことであり、例えば、液晶表示装置、有機Ｅ
Ｌ装置、プラズマディスプレイ等といったフラットディ
スプレイや、ＣＲＴ（Cathode Ray Tube）ディスプレイ
等によって構成できる。この構成の表示装置によれば、
高い信頼性で第２部品が実装された回路基板が用いられ
ているので、信頼性の高い表示装置が得られる。
【００２４】（１４） 上記表示装置において前記表示
手段を液晶装置によって構成する場合であって、前記第
1部品を前記基板上に複数設けるときには、前記帯状領
域はそれら複数の第1部品の間に設けることができ、さ
らに、前記第２部品は電源ＩＣ、電源ＬＳＩ、液晶駆動
用ＩＣ又は液晶駆動用ＬＳＩとすることができる。電源
ＩＣ、電源ＬＳＩ、液晶駆動用ＩＣ又は液晶駆動用ＬＳ
Ｉは、複数の第１部品との間で多数の配線によってつな
がれることが多い。このような場合、電源ＩＣ等が複数
の第１部品の間の中間位置に置かれていれば、配線を容
易に形成することができる。
【００２５】（１５） 次に、本発明に係る回路基板の
製造方法は、第１部品をはんだ接続によって基板に実装
する工程と、前記基板上の所定位置に異方性導電膜を配
置する工程と、第２部品を前記異方性導電膜上に配置す
る工程と、前記異方性導電膜を挟んで前記第２部品を前
記基板に熱圧着する工程とを有し、前記基板上の所定位
置に異方性導電膜を配置する工程は、前記第１部品をは
んだ接続によって基板に実装する工程の後に行われるこ
とを特徴とする。
【００２６】この構成の回路基板の製造方法によれば、
第１部品が実装された後に、第２部品を実装して回路基
板が製造される。従って、はんだ接続、例えば表面実装
技術における熱が異方性導電膜に加わることが回避でき
る。その結果、異方性導電膜による接続の信頼性を低下
させることなく、第１部品を表面実装技術等によって実
装できる。
【００２７】（１６） 上記構成の回路基板の製造方法
において、前記第１部品をはんだ接続によって前記基板
に実装する前記工程は、リフロー処理を含むことができ
る。リフロー処理は基板を高温に晒す処理であるが、本
発明に従えば上記のリフロー処理を行うときには、未
だ、基板上に異方性導電膜が配置されないので、高温に
弱い異方性導電膜がリフロー処理時の高温に晒されるこ
とを回避できる。
【００２８】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。
【００２９】（回路基板の実施形態）図１は、本発明に
係る回路基板の一実施形態の平面的な構成を示してい
る。ここに示す回路基板１０は、回路基板１０の外形形
状を決定する基板１１と、基板１１にはんだ接続された
第１部品３０と、基板１１にＡＣＦ（Anisotropic Cond
uctive Film：異方性導電膜）４０を介して実装された
第２部品３６とを有する。第１部品３０としては、例え
ば、チップ抵抗、チップコンデンサ等といった受動素子
や、可変抵抗器等といった機構部品が採用される。ま
た、第２部品３６としては、例えば、ＩＣ、ＬＳＩ等と
いった半導体装置が採用される。第１部品３０は第１領
域Ａ１の内部に固着されている。また、第２部品３６は
第２領域Ａ２の内部に固着されている。
【００３０】図２は、第１部品３０や第２部品３６を実
装する前の基板１１を平面的に示している。図２に示す
ように、基板１１の表面の第１領域Ａ１には、第１部品
３０を実装するため複数のランド２が所定のパターンで
形成されている。また、第２領域Ａ２には、第２部品３
６を実装するための複数のリード３が設けられている。
また、基板１１の辺端部には、図面の表面側を向いて形
成された出力側第１端子４ａと、図面の裏面側を向いて
形成された出力側第２端子４ｂと、図面の表面側を向い
て形成された入力側端子６等といった各種の端子が形成
されている。
【００３１】図３に示すように、基板１１はベース７を
有する。このベース７の表面側（図３に示す構造の上面
側）には配線８ａが矢印Ｂ方向から見て所定のパターン
で形成され、この配線８ａの適所に電極９が形成され、
これらの電極９によりランド２やリード３が形成されて
いる。
【００３２】ランド２が形成される第１領域Ａ１及びリ
ード３が形成される第２領域Ａ２を除く広い範囲には、
接着剤３２によってカバーレイ１２や、レジスト１３等
といた各層が形成される。カバーレイ１２は、例えば、
基板１１が曲げの中性点に位置するように該基板１１に
弾性を付与する。また、レジスト１３は、例えば、配線
８ａ等を損傷から保護する。
【００３３】ベース７の裏面側（図３に示す構造の下面
側）には、配線８ｂが形成され、その配線８ｂの上に接
着剤３２によってカバーレイ１２が積層され、さらにそ
の上に、接着剤３２によって補強板３３が積層される。
表面側の配線８ａと裏面側の配線８ｂとはスルーホール
１６によって導通がとられている。なお、ＩＣチップ等
といった第２部品３６が実装される第２領域Ａ２に対応
する部分には、配線８ｂと接着剤３２との間にダミー電
極１７が設けられる。
【００３４】このダミー電極１７は、電極９と同じ材料
によって形成されるが、電極としては用いられない要素
である。ダミー電極１７を矢印Ｂ方向から平面的に見た
場合、そのダミー電極１７の平面的な大きさは第２部品
３６と同じか又はそれよりも広い大きさに設定される。
従って、第２領域Ａ２内に第２部品３６を実装すると、
その第２部品３６はその全てがダミー電極１７の内部に
含まれるような広さ関係になっている。
【００３５】第２領域Ａ２内に第２部品３６を実装した
後、その実装部分を矢印Ｃのように基板１１の裏側から
見ると、第２部品３６の実装状態をダミー電極１７の変
形状態によって視覚的に確認できる。例えば、第２部品
３６が環状に並べられた複数のバンプを有していて、そ
れらのバンプが形成された面が実装面となっていると
き、第２部品３６の実装が正常であれば、ダミー電極１
７は環状のバンプに沿って方形状に変形する。よって、
方形状に変形したダミー電極１７が視覚によって確認さ
れたときには、第２部品３６の実装が正常であると判定
できる。
【００３６】なお、ダミー電極１７は、接地電位とは異
なる電位に置いても良いし、接地電位につなげても良
い。ダミー電極１７を接地電位につなげておけば、第２
領域Ａ２内に実装した第２部品３６を作動させるとき、
その第２部品３６へノイズが入ったり、その第２部品３
６からノイズが出たりすることを防止できる。
【００３７】上記の積層構造において、ベース７は、例
えばポリイミドによって形成される。また、配線８ａ及
び８ｂは、例えばＣｕ（銅）によって形成される。ま
た、カバーレイ１２は、例えばポリイミドによって形成
される。また、電極９は、例えば配線８ａの上に積層さ
れたＮｉ（ニッケル）層と、さらにその上に積層された
Ａｕ（金）層との積層構造によって形成される。
【００３８】図２において、第１領域Ａ１内のランド２
に第１部品３０をはんだ付けし、さらにリード３が設け
られた第２領域Ａ２内に第２部品３６を実装することに
より、図１に示すような回路基板１０が形成される。ま
た、本実施形態では、それらの領域以外に帯状領域Ａ３
が設定される。
【００３９】この帯状領域Ａ３は、第２領域Ａ２を含む
と共に図２の縦方向に帯状に延びる領域として形成され
ている。また、この帯状領域Ａ３は、第１部品３０が実
装されない領域となっている。なお、帯状領域Ａ３の中
には配線８ａ及び配線８ｂは形成されており、これによ
り、基板１１の表面の面積を有効に活用している。
【００４０】なお、図１及び図２では、第２領域Ａ２の
一例を示しているが、第２領域Ａ２は帯状領域Ａ３内の
いずれの位置に形成することもできるし、帯状領域Ａ３
内に複数形成することもできる。また、帯状領域Ａ３を
複数形成してもかまわない。また、図１では、帯状領域
Ａ３が互いに隣り合う一対の第１領域Ａ１，Ａ１の間、
すなわち、１つの第１部品３０と他の第１部品３０との
間に形成されているが、帯状領域Ａ３は必ずしも常にそ
のように設定する必要はなく、回路基板１０の一端部に
形成してもかまわない。
【００４１】図１において、チップ抵抗、チップコンデ
ンサ、可変抵抗器等といった上記の第１部品３０は、第
１領域Ａ１の内部にはんだ接続によって実装されてい
る。また、ＩＣ，ＬＳＩ等といった上記の第２部品３６
は、第２領域Ａ２の内部にＡＣＦ４０を用いて実装され
ている。
【００４２】回路基板１０を製造するための製造方法に
ついては後述するが、図８はその製造方法において用い
られる、特に、第２部品３６を実装する際に用いられる
熱圧着治具のヘッド７２ａの端面、すなわち加圧面が位
置する領域（斜線を施した領域）と回路基板１０との間
の位置関係を平面図として示している。
【００４３】図８から明らかなように、第１部品３０が
実装されていない帯状領域Ａ３は、第２部品３６を実装
する際に用いられる熱圧着治具のヘッド７２ａの端面よ
り幅Ｗが広く、また、ヘッド７２ａの端面と回路基板１
０とが対向する領域の長さと等しい長さＬを持つ領域と
なっている。
【００４４】従って、第１部品３０を実装した後に第２
部品３６を実装するために熱圧着治具を用いる場合で
も、熱圧着治具のヘッド７２ａが第１部品３０と干渉す
ることなく、すなわち、ぶつかることなく使用でき、そ
のため、熱圧着を適切に実行できる。それ故、第２部品
３６をヘッド７２ａを用いて確実に実装することができ
る。なお、ヘッド７２ａの端面の長さＬ１が回路基板１
０の長さより短い場合、帯状領域Ａ３は、ヘッド７２ａ
の端面と回路基板１０が対向する領域の長さ以上の長さ
を持つ領域となっていればよい。
【００４５】図１において、回路基板１０には、帯状領
域Ａ３の側縁部の外側にアラインメントマーク２３が設
けられている。これらのアラインメントマーク２３は、
第２部品３６として、例えばＬＳＩチップ、ＩＣチップ
等を実装する際に、ＬＳＩチップ等に設けられたアライ
ンメントマークと所定の位置関係となるように、すなわ
ち、ＬＳＩチップ等を位置決めするために用いられる。
【００４６】また、アラインメントマーク２３は、帯状
領域Ａ３の側縁部の外側に設けられているため、ＬＳＩ
チップ等といった第２部品３６を実装する際に第２領域
Ａ２上に配置するＡＣＦ４０でアラインメントマーク２
３が覆われてしまうことを回避できる。また、アライン
メントマーク２３は押し圧ヘッド５６（図８参照）と対
向する領域の外側に形成されているため、ヘッド５６の
接触による汚れ等によって認識しづらくなることがな
い。
【００４７】なお、アライメントマーク２３は２つあれ
ば平面での位置決めが可能となるから十分であるが、そ
れ以上あってもかまわない。その場合、製造装置に応じ
て認識し易いアライメントマークを選択することが可能
となる。また、アライメントマークの配置箇所は、位置
合わせ箇所に近いほど好ましい。これは、アライメント
マークが位置合わせ箇所から離れるに従い、基板１１の
変形に起因する誤差が大きくなるからである。
【００４８】以上のように、本実施形態の回路基板１０
は、第２領域Ａ２を含んで帯状に延びる帯状領域Ａ３
に、第１部品３０が実装されないため、第１部品３０を
はんだ付けによって実装した後に、熱圧着ヘッド７２ａ
（図８参照）を用いて第２部品３６をＡＣＦ４０によっ
て実装することが可能である。従って、例えば表面実装
技術における熱がＡＣＦ４０に加わることが回避でき、
その結果、この回路基板１０は、ＡＣＦ４０による接続
の信頼性を低下させることなく、第１部品３０を表面実
装技術によって実装することが可能である。
【００４９】（回路基板の製造方法の実施形態）図７
は、本発明に係る回路基板の製造方法の一実施形態を示
している。この製造方法では、初めにリフローはんだ付
け工程Ｐａを実行し、次に熱圧着工程Ｐｂを実行する。
【００５０】リフローはんだ付け工程Ｐａでは、まず、
所定の穴パターンを備えたメタルマスク（図示せず）を
図２の基板１１の表面に載せ、ペースト状はんだをその
メタルマスクの上に載せた上でスキージを用いて延ばす
ことにより、メタルマスクが有するマスクパターンに応
じた希望パターンのはんだを基板１１の表面に印刷する
（工程Ｐ１）。これにより、図４に示すように、基板１
１の第１領域Ａ１のランド２の上にはんだ２２が載せら
れる。
【００５１】なお、本実施形態では、ペースト状のはん
だとして、Ｐｂ（鉛）を含まない、いわゆる鉛フリーの
はんだを使用するものとする。Ｐｂを含む通常のはんだ
は、概ね、Ｓｎ（すず）を主成分としてＰｂが４０％程
度含まれている。これに対し、鉛フリーのはんだは、Ｓ
ｎを主成分としてＰｂの含有割合は１０％以下である。
このようにＰｂの含有率の低いはんだを用いるのは、主
に環境保護のためであるが、このはんだは通常のはんだ
に比べて融点が高い。
【００５２】次に、工程Ｐ２において、チップ抵抗、チ
ップコンデンサ、可変抵抗器等といった第１部品３０の
マウント処理が実行されて、図５に示すように、第１領
域Ａ１のランド２の上に、第１部品３０が載せられる。
次に、リフロー処理Ｐ３において、第１部品３０が載せ
られた基板１１をリフロー炉（図示せず）の中へ搬送
し、そのリフロー炉の中で基板１１の第１部品３０が載
せられた側の面に熱風を供給する。これにより、はんだ
２２が溶融して複数の第１部品３０が複数のランド２に
一括してはんだ付けされる。
【００５３】本実施形態で用いるリフロー炉における基
板１１に対する加熱は、例えば図１０に示すような温度
プロファイルに従って行われる。図１０において、横軸
はリフロー炉の中を移動する基板１１の１つの点の時間
変化を示し、縦軸はその１つの点の温度の変化状態を示
している。
【００５４】図１０に示すように、リフロー炉の中に搬
入されて当該炉内を移動する基板１１は、時間ｔ１をか
けて１５０〜１８０℃まで昇温され、その後、６０〜１
００秒の時間をかけて１５０〜１８０℃の一定温度で予
備加熱され、その後、時刻ｔ３で２３５〜２４０℃のピ
ーク温度となるように加熱される。この加熱により、図
５においてはんだ２２が溶けて第１部品３０がランド２
に固着される。時刻ｔ３のピーク温度近傍では、基板１
１は２０〜２５秒の間２２０℃以上に保持される。ま
た、基板１１がリフロー炉を出るまでの時間は約６分で
ある。
【００５５】なお、はんだとしてＰｂを含む通常のはん
だを用いる場合には、リフロー炉において、例えば図１
１に示すような温度プロファイルを採用する。図１１の
温度フローは図１０に示した鉛フリーはんだの場合に比
べてプロファイルが全体的に温度的に低くなっている。
具体的には、時間ｔ１をかけて１３０〜１７０℃まで昇
温され、その後、６０〜１００秒の間１３０〜１７０℃
で予備加熱され、その後、時刻ｔ３で２３０℃程度のピ
ーク温度となるように加熱される。また、時刻ｔ３のピ
ーク温度近傍では、基板１１は４０秒以内の間２００℃
以上に保持される。
【００５６】以上によりリフローはんだ付け工程Ｐａが
終了して第１部品３０のはんだ付けが終了すると、作業
は熱圧着工程Ｐｂへ進む。この熱圧着工程Ｐｂでは、ま
ず、工程Ｐ４において、例えば図１２に示すようにして
ＡＣＦの貼り付け工程が実行される。図１２において、
巻出しリール５０ａに巻き付けられた長尺状のＡＣＦ素
材４０Ａがテンションローラ５１を介して巻取りリール
５０ｂに巻き取られるようになっている。
【００５７】巻出しリール５０ａに巻き付けられたＡＣ
Ｆ素材４０Ａは、図１２（ａ）に示すように、離型紙４
２の上に長尺状のＡＣＦ４０が積層され、さらにＡＣＦ
４０の上にカバーフィルム４３を積層することによって
形成されている。離型紙４２は、例えば白色のＰＥＴ
（ポリエチレンテレフタレート）によって５３μｍ程度
の厚さに形成される。また、カバーフィルム４３は、例
えば透明なＰＥＴによって２５μｍ程度の厚さに形成さ
れる。
【００５８】また、ＡＣＦ４０は、例えば熱硬化性樹脂
であるエポキシ系樹脂によって形成されたバインダー樹
脂４４の中に多数の導電性粒子４６を分散状態で混入さ
せることによって形成されている。また、ＡＣＦ４４の
厚さは３５μｍ程度に設定される。
【００５９】巻出しリール５０ａから巻き出されたＡＣ
Ｆ素材４０Ａは、剥離ローラ５２を通過するときにカバ
ーフィルム４３を除去され、次に、カット装置５３へ供
給される。カット装置５３は、図１２（ｂ）に示すよう
に、ＡＣＦ４０が所定の長さＬ２になるように、長尺状
のＡＣＦ４０に切り目Ｋを入れる。このとき、離型紙４
２には切り目は入らない。
【００６０】切り目Ｋが入ったＡＣＦ４０を持ったＡＣ
Ｆ素材４０Ａは、次に、基板１１が置かれた貼付ステー
ジＨへ持ち運ばれる。この貼付ステージＨには押圧ヘッ
ド５６を備えた押圧装置５４が配設されている。押し圧
ヘッド５６はヒータによって高温に加熱されている。
【００６１】ＡＣＦ素材４０Ａに含まれる１つのＡＣＦ
４０が基板１１に対して所定の位置にセットされると、
押し圧ヘッド５６が図１２の下方向へ移動してＡＣＦ素
材４０Ａを離型紙４２の側から基板１１へ押し付ける。
これにより、ＡＣＦ４０は７０℃程度の温度で１秒間程
度の時間、基板１１へ押し付けられる。その後、押し圧
ヘッド５６を基板１１から離れる退避位置へ復帰移動さ
せると、離型紙４２は基板１１から離れ、ＡＣＦ４０だ
けが基板１１上に残される。こうして、図１に示すよう
に、所定位置である第２領域Ａ２を覆うようにＡＣＦ４
０が貼着される。
【００６２】その後、図７の工程Ｐ５においてＩＣチッ
プ等といった第２部品３６のアライメントおよび仮圧着
処理が実行される。具体的には、図２において、第２部
品３６に環状に配列された端子、すなわちバンプ３７が
第２領域Ａ２内の個々のリード３に対応するように第２
部品３６をＡＣＦ４０を介して第２領域Ａ２の上に置い
た後に仮圧着を行う。このとき、第２部品３６と基板１
１の相対的な位置を正確に一致させるために図１のアラ
イメントマーク２３が用いられる。
【００６３】第２部品３６の仮圧着の際、具体的には、
図１７に示すように基板１１をテーブル７１ｂの上に置
き、さらに図８及び図１７に示すように加熱された第２
部品３６の搬送および熱圧着ヘッド７１ａによって第２
部品３６を押し付ける。これにより、第２部品３６が７
０℃程度で１秒間程度、ＡＣＦ４０を介して基板１１へ
押し付けられる。この加熱及び加圧により、第２部品３
６が基板１１上に仮に固着される。
【００６４】次に、工程Ｐ６へ進んで第２部品３６の本
圧着を行う。具体的には、図９に示すように基板１１を
テーブル７２ｂの上に置き、さらに図８及び図９に示す
ように加熱された熱圧着ヘッド７２ａによって第２部品
３６を押し付ける。これにより、第２部品３６が１９０
℃程度で１０秒間程度、ＡＣＦ４０を介して基板１１へ
押し付けられる。
【００６５】この加熱及び加圧により、第２部品３６が
基板１１上に本圧着、すなわち最終的な固着強度で固着
される。この結果、図６に示すように、第２領域Ａ２の
中に第２部品３６が実装される。より詳しくは、ＡＣＦ
４０に含まれる樹脂４４によって第２部品３６が基板１
１に固着され、さらに、第２部品３６のバンプ３７と基
板１１上のリード３とがＡＣＦ４０内の導電粒子４６に
よって導電接続される。
【００６６】本圧着では仮圧着のときよりも高温で長時
間、第２部品３６が基板１１へ押し付けられる。本圧着
を行う前に仮圧着を行うのは、第２部品３６と基板１１
との間の位置合せ、すなわちアライメントを、本圧着時
に行うことが難しいからである。
【００６７】以上の製造方法において、熱圧着ヘッド５
６，７２ａは、図８にも示したように、第２部品３６や
ＡＣＦ４０の長さより遥かに長い領域にわたる形状とな
っている。しかしながら、熱圧着ヘッド５６，７２ａ
は、第１部品３０が実装されていない帯状領域Ａ３の幅
Ｗの中に位置するため、第１部品３０と接触することが
ない。
【００６８】なお、図９において、基板１１を挟んでヘ
ッド７２ａの反対側にあるテーブル７２ｂの形状につい
ては、必ずしもヘッド７２ａと同一の形状である必要は
ない。しかし少なくとも、テーブル７２ｂの端面、すな
わち基板受け面の面積は、第２部品３６のうち基板１１
に圧着される面の面積と同一又はそれよりも広いことが
必要である。また、第２部品３６とテーブル７２ｂとの
位置関係は、第２部品３６のうち基板１１に圧着される
面の全体がテーブル７２ｂの端面と平面的に重なりあう
ことも必要である。
【００６９】以上のように、本実施形態の製造方法で
は、まず初めに、受動部品や機構部品等といった第１部
品３０をリフロー処理、すなわち表面実装技術を用いて
はんだ接続によって基板１１に実装する。そして次に、
基板１１上の所定位置にＡＣＦ４０を配置し、さらにそ
の上にＩＣチップ等といった第２部品３６を置き、さら
にその第２部品３６を熱圧着するようにした。この結
果、例えば表面実装技術に基づいたはんだ接続工程にお
ける熱がＡＣＦ４０に加わることが回避でき、それ故、
ＡＣＦ４０による第２部品３６の接続の信頼性を低下さ
せることなく、第１部品３０を表面実装技術等によって
実装できる。
【００７０】（表示装置の実施形態）図１３は、本発明
に係る表示装置の一実施形態を示している。この実施形
態は、単純マトリクス方式でＣＯＧ（Chip On Glass）
方式の液晶装置に本発明を適用した場合の実施形態であ
る。この実施形態の場合、図１に示した回路基板１０
は、表示装置としての液晶装置を構成する液晶パネルを
駆動するための駆動回路を含むように形成することがで
きる。
【００７１】図１３において、表示装置としての液晶装
置８０は、液晶パネル８２に回路基板１０を接続するこ
とによって形成される。また、必要に応じて、バックラ
イト等といった照明装置（図示せず）やその他の付帯構
造（図示せず）が液晶パネル８２に付設される。
【００７２】液晶パネル８２は、環状のシール材８７に
よって周縁が互いに接着された一対の基板８３ａ及び８
３ｂを有し、それらの基板８３ａ及び８３ｂの間に形成
された間隙、いわゆるセルギャップに、例えばＳＴＮ
（Super Twisted Nematic）型の液晶が封入されてい
る。基板８３ａ及び８３ｂは、一般には、透光性材料、
例えばガラス、合成樹脂によって形成される。
【００７３】基板８３ａ及び８３ｂの外側表面には偏光
板８６が貼着等によって装着される。また、それらの基
板８３ａ及び８３ｂの少なくとも一方と偏光板８６との
間に位相差板（図示せず）が挿入されている。一方の基
板８３ａの内側表面にはストライプ状の電極８９ａが形
成されている。また、他方の基板８３ｂの内側表面には
対向する電極８９ａと直交するようにストライプ状の電
極８９ｂが形成されている。これらの電極８３ａ及び８
３ｂは、例えば、ＩＴＯ（Indium Tin Oxide：インジウ
ムスズ酸化物）等といった透光性導電材料によって形成
される。
【００７４】なお、電極８３ａ及び８３ｂは、ストライ
プ状に限られることなく、文字、数字、その他の適宜の
パターンとして形成することもできる。また、図１３で
は、構造を分かりやすく示すために、電極８９ａ及び８
９ｂを実際のものよりも少ない本数で互いに広い間隔を
開けて描いてあるが、実際にはより狭い間隔で多数本の
電極が形成される。
【００７５】一方の基板８３ａは他方の基板８３ｂの外
側へ張り出す張出し部８４ａを有し、他方の基板８３ｂ
は一方の基板８３ａの外側へ張り出す張出し部８４ｂを
有する。これらの張り出し部には、液晶駆動用ＩＣ９１
ａ及び９１ｂがＡＣＦ９２を用いて実装される。そし
て、一方の張出し部８４ａには、液晶駆動用ＩＣ９１ａ
の入力用バンプに接続される外部接続端子８５ａが電極
８９ａと同時に、例えばＩＴＯによって形成される。ま
た、他方の張出し部８４ｂには、液晶駆動用ＩＣ９１ｂ
の入力用バンプに接続される外部接続端子８５ｂが電極
８９ｂと同時に、例えばＩＴＯによって形成される。
【００７６】回路基板１０と液晶パネル８２との接続
は、例えば、液晶パネル８２の基板８３ａの張出し部８
４ａの上に形成した外部接続端子８５ａと、回路基板１
０の辺端部に形成した出力側第１端子４ａとをＡＣＦに
よって導電接続し、さらに、基板８３ｂの張出し部８４
ｂの上に形成した外部接続端子８５ｂと、回路基板１０
の細幅部分の辺端部に形成した出力側第２端子４ｂとを
ＡＣＦによって導電接続することによって行われる。
【００７７】ＡＣＦは、図１に示した回路基板１０にお
いて第２部品３６を基板１１に接続するために用いられ
たものと同様に、接着用樹脂及びそれに混入された導電
性粒子によって形成されており、熱圧着することによ
り、その接着用樹脂によって図１３において回路基板１
０と基板８３ａ及び８３ｂとが固着され、そして、導電
性粒子によって回路基板１０の各端子４ａ，４ｂと液晶
パネル８２の接続端子８５ａ，８５ｂとが導電接続され
る。
【００７８】なお、図１３に示す実施形態では、液晶パ
ネル８２の基板８３ａ及び８３ｂの上に液晶駆動用ＩＣ
９１ａ及び９１ｂを直接に実装する構造、いわゆるＣＯ
Ｇ（Chip On Glass）方式の構造を採用したので、回路
基板１０には液晶駆動用ＩＣを搭載する必要はない。従
って、この場合の回路基板１０に実装される第２部品３
６としては、液晶駆動用ＩＣ以外の半導体装置、例えば
電源ＩＣや電源ＬＳＩ等が考えられる。
【００７９】（表示装置の他の実施形態）図１４は、本
発明に係る表示装置の他の実施形態を示している。この
実施形態は、表示装置としてのエレクトロルミネッセン
ス装置に本発明を適用した場合の実施形態である。ここ
に示すエレクトロルミネッセンス装置１００は、ＥＬパ
ネル１０１に回路基板１１０を接続することによって構
成されている。
【００８０】ＥＬパネル１０１は、Ｉ−Ｉ線に従った断
面図である図１５に示すように、基材１０３の上に陽
極、すなわちアノード１０９ｂを複数本、間隔を開けて
互いに平行に形成し、さらにそれらのアノード１０９ｂ
の間に絶縁膜１１１を形成し、その上に有機エレクトロ
ルミネッセンス発光層１０２を形成し、さらにその上に
陰極、すなわちカソード１０９ａを形成することによっ
て作製されている。
【００８１】アノード１０９ｂは、図１４に示すよう
に、複数本が間隔を開けて互いに平行に並べられて全体
としてストライプ状に形成されている。また、カソード
１０９ａは、同じく複数本が間隔を開けて互いに平行に
且つアノード１０９ｂとほぼ直交するように並べられて
全体としてストライプ状に形成されている。また、有機
エレクトロルミネッセンス発光層１０２は、図１４にお
けるＩＩ−ＩＩ線に従った断面図である図１６からも分
かるように、カソード１０９ａとほぼ同じ位置に形成さ
れている。
【００８２】有機エレクトロルミネッセンス発光層１０
２は、周知の通り、それを挟む電極に所定の電圧を印加
したときに固有の色で発光する物質であり、本実施形態
では、例えば、赤で発色するもの、緑で発色するもの、
青で発色するものの３種類を互いに隣り合わせに配列さ
せて１つのユニットとし、このユニットをアノード１０
９ｂの延在方向、すなわちアノード１０９ｂの長手方向
へ互いに平行に並べてある。
【００８３】赤、緑、青の３色の個々の有機エレクトロ
ルミネッセンス発光層１０２を挟んで、アノード１０９
ｂとカソード１０９ａとが互いに交差する１つずつの領
域が、それぞれ、１つずつの表示ドットを形成し、それ
ら３つの表示ドットが集まって１つの画素が形成され
る。そして、この画素が平面内でマトリクス状に配列す
ることにより、文字、数字、図形等といった像を表示す
るための表示領域が形成される。
【００８４】図１４において、基材１０３の下側の辺端
部に駆動用ＩＣ１１９ａがＡＣＦ１２０によって実装さ
れ、左側の辺端部に駆動用ＩＣ１１９ｂがＡＣＦ１２０
によって実装されている。駆動用ＩＣ１１９ａの入力用
バンプは基材１０３の辺端部に形成した外部接続端子１
２１ａにつながり、駆動用ＩＣ１１９ａの出力用バンプ
は基材１０３上に形成した配線１２２ａを介してカソー
ド１０９ａにつながっている。他方、駆動用ＩＣ１１９
ｂの入力用バンプは基材１０３上に形成した外部接続端
子１２１ｂにつながり、駆動用ＩＣ１１９ｂの出力用バ
ンプは基材１０３上に形成した配線１２２ｂを介してア
ノード１０９ｂにつながっている。
【００８５】回路基板１１０は、図１に示した回路基板
１０と同様に、出力側第１端子４ａ及び出力側第２端子
４ｂを有する。但し、図１の回路基板１０の場合には、
第１端子４ａが回路基板１０の表側に形成され、第２端
子４ｂが回路基板１０の裏側に形成されていたが、図１
４の回路基板１１０の場合には、第１端子４ａ及び第２
端子４ｂの両方が回路基板１１０の裏側に形成されてい
る。
【００８６】回路基板１１０が、第１領域Ａ１の中に第
１部品３０を有し、第２領域Ａ２の中に第２部品３６を
有し、さらに第２領域Ａ２を含むように帯状領域Ａ３を
有することは、図１に示した回路基板１０と同じであ
る。第２部品３６は、例えば、電源ＩＣ、電源ＬＳＩに
よって構成される。
【００８７】本実施形態に係るエレクトロルミネッセン
ス装置１００は以上のように構成されているので、有機
エレクトロルミネッセンス発光層１０２に印加される電
圧を表示ドットごとに制御することにより、希望する座
標位置を希望する色で発光させる。この発光により、加
法混色の原理に従って文字、数字、図形等といった像が
表示領域内に希望する色で表示される。
【００８８】（変形例）以上に記載した実施形態におい
ては、回路基板の形状及び回路基板上の部品配列として
１つの例のみを示したが、回路基板の形状等は特許請求
の範囲に記載した発明の範囲内で様々に改変できる。
【００８９】また、以上に記載した実施形態において
は、表示手段として液晶パネル及びＥＬパネルを用いた
表示装置の例を示したが、表示手段は液晶パネルやＥＬ
パネルに限られず、ＣＲＴディスプレイ、プラズマディ
スプレイ、ＦＥＤ（Field Emission Display）等であっ
てもよい。
【００９０】また、本発明は前述した各実施形態に限定
されるものではなく、本発明の要旨の範囲内、または、
特許請求の範囲の均等範囲内で、各種の変形実施が可能
である。
【図面の簡単な説明】
【図１】本発明に係る回路基板の一実施形態を示す平面
図である。
【図２】図１に示した回路基板で用いられる基板を示す
平面図である。
【図３】図２に示す基板の断面構造を示す断面図であ
る。
【図４】図３に示す基板上のランドにはんだを印刷した
後の状態を示す断面図である。
【図５】図４に示す基板のランド上に第１部品をマウン
トした後の状態を示す断面図である。
【図６】図５に示す基板に第２部品をＡＣＦによって実
装した後の状態を示す断面図である。
【図７】本発明に係る回路基板の製造方法の一実施形態
を示す工程図である。
【図８】図７に示す製造方法の中の１つの工程である本
圧着工程を示す平面図である。
【図９】図８のＩＩＩ−ＩＩＩ線に従った断面図であ
る。
【図１０】図７に示す製造方法の中の１つの工程である
リフロー処理における温度プロファイルを示すグラフで
ある。
【図１１】温度プロファイルの他の例を示すグラフであ
る。
【図１２】図７に示す製造方法の中の１つの工程である
ＡＣＦ貼付け工程を示す図である。
【図１３】本発明に係る表示装置の一実施形態である液
晶装置を分解状態で示す斜視図である。
【図１４】本発明に係る表示装置の他の実施形態である
エレクトロルミネッセンス装置を示す平面図である。
【図１５】図１４のＩ−Ｉ線に従ってエレクトロルミネ
ッセンス装置の断面構造を示す断面図である。
【図１６】図１４のＩＩ−ＩＩ線に従ってエレクトロル
ミネッセンス装置の断面構造を示す断面図である。
【図１７】図７に示す製造方法の中の１つの工程である
仮圧着工程を示す側面断面図である。
【符号の説明】 ２ ランド ３ リード ４ａ，４ｂ，６ 端子 ７ ベース ８ａ，８ｂ 配線 ９ 電極 １０ 回路基板 １１ 基板 １２ カバーレイ １３ レジスト １６ スルーホール １７ ダミー電極 ２２ はんだ ２３ アラインメントマーク ３０ 第１部品 ３２ 接着剤 ３３ 補強板 ３６ 第２部品 ３７ バンプ ４０ ＡＣＦ ４０Ａ ＡＣＦ素材 ５６ ＡＣＦ用押圧ヘッド ７１ａ，７２ａ 熱圧着用ヘッド ７１ｂ，７２ｂ 熱圧着用テーブル ８０ 液晶装置（表示装置） ８２ 液晶パネル（表示手段） １００ エレクトロルミネッセンス装置（表示
装置） １０１ ＥＬパネル（表示手段） Ａ１ 第１領域 Ａ２ 第２領域 Ａ３ 帯状領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０５Ｋ 3/32 Ｂ 3/34 ５０７ 3/34 ５０７Ｃ Ｆターム(参考） 5E319 AA03 AA07 AB06 AC03 BB05 BB16 CC12 CC33 CD04 CD29 CD35 GG03 5E336 AA04 AA12 BB12 BB16 CC31 CC52 CC53 CC58 EE03 EE08 GG06 5E338 AA12 CC09 DD12 EE43 5F044 KK01 LL09 5G435 AA17 BB05 BB12 CC09 EE32 EE35 EE42 EE43 KK05 KK09 KK10

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 回路基板において、 基板と、 はんだ接続によって前記基板上に実装された第１部品
    と、 異方性導電膜を介して前記基板上に実装された第２部品
    と、 前記第２部品を含んで帯状に延びると共に前記第１部品
    は含まない帯状領域とを有することを特徴とする回路基
    板。
  2. 【請求項２】 請求項１において、 前記第１部品は受動素子又は機構部品であり、前記第２
    部品は半導体装置であることを特徴とする回路基板。
  3. 【請求項３】 請求項１または請求項２において、 前記帯状領域は、前記第２部品を実装する際に用いる熱
    圧着ヘッドの加圧面よりも広いことを特徴とする回路基
    板。
  4. 【請求項４】 請求項１から請求項３の少なくともいず
    れか１つにおいて、前記帯状領域の外側にアラインメン
    トマークを設けることを特徴とする回路基板。
  5. 【請求項５】 請求項１から請求項４の少なくともいず
    れか１つにおいて、前記はんだ接続はリフロー処理を含
    むことを特徴とする回路基板。
  6. 【請求項６】 請求項１から請求項５の少なくともいず
    れか１つにおいて、前記第1部品は複数設けられ、前記
    帯状領域はそれら複数の第1部品の間に設けられること
    を特徴とする回路基板。
  7. 【請求項７】 請求項６において、前記第２部品は電源
    ＩＣ又は電源ＬＳＩであることを特徴とする回路基板。
  8. 【請求項８】 請求項１から請求項７の少なくともいず
    れか１つにおいて、前記帯状領域は前記基板の一方の端
    から他方の端にわたって設けられることを特徴とする回
    路基板。
  9. 【請求項９】 請求項１から請求項８の少なくともいず
    れか１つにおいて、前記帯状領域は直線状に延びること
    を特徴とする回路基板。
  10. 【請求項１０】 請求項１から請求項９の少なくともい
    ずれか１つにおいて、前記帯状領域には配線パターンが
    形成されることを特徴とする回路基板。
  11. 【請求項１１】 請求項１から請求項１０の少なくとも
    いずれか１つにおいて、前記第２部品に相当する位置の
    前記基板にダミー電極が形成されることを特徴とする回
    路基板。
  12. 【請求項１２】 請求項１から請求項１１の少なくとも
    いずれか１つに記載された構成の回路基板と、該回路基
    板が接続される表示手段とを有することを特徴とする表
    示装置。
  13. 【請求項１３】 請求項１２において、前記表示手段は
    基板を備えた液晶装置によって構成され、前記回路基板
    は前記基板に接続されることを特徴とする表示装置。
  14. 【請求項１４】 請求項１２又は請求項１３において、
    前記第１部品は複数設けられ、前記帯状領域はそれら複
    数の第１部品の間に設けられ、さらに、前記第２部品は
    電源ＩＣ、電源ＬＳＩ、液晶駆動用ＩＣ又は液晶駆動用
    ＬＳＩであることを特徴とする表示装置。
  15. 【請求項１５】 第１部品をはんだ接続によって基板に
    実装する工程と、 前記基板上の所定位置に異方性導電膜を配置する工程
    と、 第２部品を前記異方性導電膜上に配置する工程と、 前記異方性導電膜を挟んで前記第２部品を前記基板に熱
    圧着する工程とを有し、 前記基板上の所定位置に異方性導電膜を配置する工程
    は、前記第１部品をはんだ接続によって基板に実装する
    工程の後に行われることを特徴とする回路基板の製造方
    法。
  16. 【請求項１６】 請求項１５において、前記第１部品を
    はんだ接続によって前記基板に実装する前記工程は、リ
    フロー処理を含むことを特徴とする回路基板の製造方
    法。
JP2001381584A 2001-01-15 2001-12-14 表示装置及びその製造方法 Expired - Lifetime JP3767474B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001381584A JP3767474B2 (ja) 2001-01-15 2001-12-14 表示装置及びその製造方法
TW090132918A TW540256B (en) 2001-01-15 2001-12-28 Circuit board and method of manufacturing the same, and display apparatus
US10/041,935 US20020131253A1 (en) 2001-01-15 2002-01-07 Circuit board and method of manufacturing the same, and display device
CNB021017220A CN1235457C (zh) 2001-01-15 2002-01-14 电路基片及其制造方法和显示装置
KR10-2002-0002000A KR100479299B1 (ko) 2001-01-15 2002-01-14 표시 장치 및 회로 기판의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001006635 2001-01-15
JP2001-6635 2001-01-15
JP2001381584A JP3767474B2 (ja) 2001-01-15 2001-12-14 表示装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005339842A Division JP4093266B2 (ja) 2001-01-15 2005-11-25 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002280702A true JP2002280702A (ja) 2002-09-27
JP3767474B2 JP3767474B2 (ja) 2006-04-19

Family

ID=26607713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001381584A Expired - Lifetime JP3767474B2 (ja) 2001-01-15 2001-12-14 表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US20020131253A1 (ja)
JP (1) JP3767474B2 (ja)
KR (1) KR100479299B1 (ja)
CN (1) CN1235457C (ja)
TW (1) TW540256B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003856A (ja) * 2008-06-20 2010-01-07 Panasonic Corp 実装システム
JP2010278097A (ja) * 2009-05-27 2010-12-09 Hitachi High-Technologies Corp Ａｃｆ貼付装置、フラットパネルディスプレイの製造装置およびフラットパネルディスプレイ
US10188000B2 (en) 2016-03-25 2019-01-22 Murata Manufacturing Co., Ltd. Component mounting board

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077770A (ko) * 2002-01-22 2004-09-06 코닌클리케 필립스 일렉트로닉스 엔.브이. 더미 에지 전극을 구비한 디스플레이
JP5096835B2 (ja) * 2007-08-21 2012-12-12 株式会社日立ハイテクノロジーズ Ａｃｆ貼付け装置及びフラットパネルディスプレイの製造装置
USD745476S1 (en) * 2012-10-19 2015-12-15 Solumatics CVBA Print board
CN204859733U (zh) * 2013-04-19 2015-12-09 株式会社村田制作所 柔性基板
USD769833S1 (en) 2014-08-29 2016-10-25 Apple Inc. Component for electronic device
USD753073S1 (en) * 2014-12-30 2016-04-05 Altia Systems, Inc. Printed circuit board
USD804437S1 (en) * 2016-09-30 2017-12-05 Norton (Waterford) Limited Circuit board
CN207321622U (zh) * 2017-06-06 2018-05-04 惠科股份有限公司 一种应用于显示面板的软性电路板和显示装置
USD852763S1 (en) * 2017-08-31 2019-07-02 ebm-papst Lanshut GmbH Circuit board
CN107864570A (zh) * 2017-10-31 2018-03-30 惠州市华星光电技术有限公司 一种电路板及其制造方法、电子设备
USD864133S1 (en) * 2018-10-17 2019-10-22 KG Squared LLC Circuit board
USD915310S1 (en) * 2019-02-12 2021-04-06 Analog Devices, Inc. Circuit board
JP1730244S (ja) * 2021-12-21 2022-11-21 フレキシブルプリント基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837077A (ja) * 1994-07-25 1996-02-06 Casio Comput Co Ltd 異方導電性接着剤の転写方法およびその装置
WO1996008746A1 (fr) * 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
JPH1154560A (ja) * 1997-08-01 1999-02-26 Seiko Epson Corp Ｉｃ実装方法、液晶表示装置及び電子機器
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP2000101220A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 電子部品の実装方法およびそのシステム
JP2000219864A (ja) * 1998-11-25 2000-08-08 Seiko Epson Corp 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3082697B2 (ja) * 1997-02-27 2000-08-28 日本電気株式会社 異方性導電フィルム貼付方法及び装置
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JP3624729B2 (ja) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
JPH11338367A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3543676B2 (ja) * 1999-06-02 2004-07-14 セイコーエプソン株式会社 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837077A (ja) * 1994-07-25 1996-02-06 Casio Comput Co Ltd 異方導電性接着剤の転写方法およびその装置
WO1996008746A1 (fr) * 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
JPH1154560A (ja) * 1997-08-01 1999-02-26 Seiko Epson Corp Ｉｃ実装方法、液晶表示装置及び電子機器
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP2000101220A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 電子部品の実装方法およびそのシステム
JP2000219864A (ja) * 1998-11-25 2000-08-08 Seiko Epson Corp 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003856A (ja) * 2008-06-20 2010-01-07 Panasonic Corp 実装システム
JP2010278097A (ja) * 2009-05-27 2010-12-09 Hitachi High-Technologies Corp Ａｃｆ貼付装置、フラットパネルディスプレイの製造装置およびフラットパネルディスプレイ
US10188000B2 (en) 2016-03-25 2019-01-22 Murata Manufacturing Co., Ltd. Component mounting board

Also Published As

Publication number Publication date
US20020131253A1 (en) 2002-09-19
CN1235457C (zh) 2006-01-04
KR20020061520A (ko) 2002-07-24
TW540256B (en) 2003-07-01
JP3767474B2 (ja) 2006-04-19
CN1366447A (zh) 2002-08-28
KR100479299B1 (ko) 2005-03-28

Similar Documents

Publication Publication Date Title
JP3767474B2 (ja) 表示装置及びその製造方法
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
US8497432B2 (en) Electronic component mounting structure
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US20060038298A1 (en) Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package
WO2016088461A1 (ja) 電子機器
JP4093266B2 (ja) 表示装置の製造方法
JP3543676B2 (ja) マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
CN103972201A (zh) 封装结构与显示模组
JPH10209581A (ja) プリント配線板、液晶表示装置及び電子機器
JP2008108987A (ja) 半導体装置並びにこれを用いた表示装置及び電子機器
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP2001125499A (ja) Ｅｌ表示装置
JP3720524B2 (ja) 電極間の接続方法
JP3900249B2 (ja) 配線基板の接続方法、電気光学装置及びその製造方法並びに電子機器
KR100708685B1 (ko) 평판표시장치용 테이프 기판 및 이를 구비한 평판표시장치
JP2002314239A (ja) 電子部品の実装方法、マスキング部材及び電気光学装置の製造方法
JP2013080877A (ja) Ｆｐｄモジュール組立装置
JP2001291738A (ja) テープキャリアパッケージ、及びこれを用いる平面表示装置の製造方法
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2008216466A (ja) 表示装置およびその製造方法
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
KR20080049571A (ko) 평판표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R150 Certificate of patent or registration of utility model

Ref document number: 3767474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term