JP2002076589A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法

Info

Publication number
JP2002076589A
JP2002076589A JP2000263864A JP2000263864A JP2002076589A JP 2002076589 A JP2002076589 A JP 2002076589A JP 2000263864 A JP2000263864 A JP 2000263864A JP 2000263864 A JP2000263864 A JP 2000263864A JP 2002076589 A JP2002076589 A JP 2002076589A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
main surface
electronic
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000263864A
Other languages
English (en)
Other versions
JP2002076589A5 (ja
Inventor
Shigeru Nakamura
滋 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000263864A priority Critical patent/JP2002076589A/ja
Priority to SG200104762A priority patent/SG101995A1/en
Priority to TW090119799A priority patent/TW523839B/zh
Priority to US09/935,170 priority patent/US6553660B2/en
Priority to KR1020010052729A priority patent/KR20020018133A/ko
Priority to CNB011252278A priority patent/CN1291467C/zh
Publication of JP2002076589A publication Critical patent/JP2002076589A/ja
Priority to US10/152,839 priority patent/US20020135986A1/en
Priority to US10/357,221 priority patent/US6722028B2/en
Priority to US10/790,057 priority patent/US7015070B2/en
Publication of JP2002076589A5 publication Critical patent/JP2002076589A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Abstract

(57)【要約】 【課題】 電子装置の生産性の向上を図る。 【解決手段】 配線基板の一主面の第１領域との間に接
着用樹脂を介在し、熱圧着用ツールで熱圧着することに
よって前記配線基板の一主面上に実装される第１電子部
品と、配線基板の一主面の第１領域と異なる第２領域に
半田ペースト材を溶融することによって実装され、かつ
実装後の高さが前記第１電子部品よりも高い第２電子部
品とを有する電子装置の製造方法であって、前記第２電
子部品を実装する前に、前記第１電子部品を実装するこ
とを特徴とする電子装置の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子装置及びその
製造技術に関し、特に、異なる実装形態で配線基板上に
実装される電子部品を有する電子装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】電子装置として、ＭＣＭ（Ｍulti Ｃhip
Ｍodule）と呼称される電子装置が知られている。ＭＣ
Ｍは、集積回路が内蔵された複数の半導体チップを配線
基板上に実装し、一つのまとまった機能を構成してい
る。このＭＣＭにおいては、データ転送速度の高速化や
小型化を図るため、回路形成面の電極パッド上に突起状
電極が形成された半導体チップ（フリップチップ）を用
いて配線基板上に実装するフリップチップ実装技術の採
用が活発になっている。
【０００３】フリップチップ実装技術においては、種々
な実装方式が提案され、実用化されている。その中の一
つに、接着用樹脂としてシート状の異方導電性樹脂（Ａ
ＣＦ：Ａnisotropic Ｃonductive Ｆilm）を用いるＡＣ
Ｆ実装方式がある。ＡＣＦ実装方式は、回路形成面の電
極パッド上に突起状電極として例えば金（Ａｕ）からな
るスタッドバンプが形成された半導体チップを使用し、
配線基板との間にＡＣＦ樹脂を介在した状態で半導体チ
ップを熱圧着して配線基板に半導体チップを接着固定す
ると共に、配線基板の配線の接続部と半導体チップの電
極パッドとを電気的に接続する方式である。異方導電性
樹脂とは、絶縁膜樹脂の中に多数の導電性粒子が分散し
て混入されたものである。ＡＣＦ実装については、例え
ば特開平１０−２７０４９６に記載されている。
【０００４】また、ＡＣＦ実装方式の他に、接着用樹脂
としてシート状の非導電性樹脂（ＮＣＦ：Ｎon Ｃonduc
tive Ｆilm）を用いるＮＣＦ実装方式や、接着用樹脂と
してペースト状の異方導電性樹脂（ＡＣＰ：Ａnisotrop
ic Ｃonductive Ｐeste ）を用いるＡＣＰ実装方式があ
る。
【０００５】一方、配線基板上に実装される表面実装型
電子部品（ＳＭＤ:Ｓurface ＭountＤevice）として
は、半導体チップの他に、半田付けによって実装される
半田付け電子部品がある。この半田付け電子部品には受
動部品と能動部品とがある。半田付け受動部品として
は、例えばチップコンデンサ、チップ抵抗、チップイン
ダクタ等がある。半田付け能動部品としては、例えば半
導体チップをパッケージングしたＢＧＡ（Ｂall Ｇrid
Ａrray）型、ＣＳＰ（Ｃhip Ｓize Ｐackage）型、ＱＦ
Ｐ（Ｑuad Ｆlatpack Ｐackage）型、ＱＦＮ（Ｑuad Ｆ
latpack Ｎon-Ｌeaded Ｐackage ）等の半導体装置があ
る。
【０００６】
【発明が解決しようとする課題】ところで、本発明者等
は、ＡＣＦ実装方式のように熱圧着によって実装される
半導体チップ（以下、圧着付けＩＣ（Ｉntegrated Ｃir
cuit）チップと呼ぶ）と、半田付け電子部品とを同一の
配線基板上に混載するＭＣＭを開発している。このＭＣ
Ｍの開発において本発明者等は以下の問題点を見出し
た。
【０００７】（１）半田付け電子部品には、実装後の高
さ（配線基板の一主面から最頂部までの高さ）が圧着付
けＩＣチップよりも高いものがある。このような高さが
高い半田付け電子部品を圧着付けＩＣチップよりも先に
実装した場合、圧着付けＩＣチップの実装時において、
圧着付けＩＣチップを熱圧着する熱圧着用ツール（熱圧
着用ヘッド）が既に実装された半田付け電子部品に接触
し易くなるため、半田付け電子部品と圧着付けＩＣチッ
プとの間隔を広くする必要があり、ＭＣＭの小型化を阻
害する要因となる。
【０００８】また、生産性の向上を図るため、複数の圧
着付けＩＣチップを一括して熱圧着したい場合、熱圧着
用ツールは圧着付けＩＣチップよりも大きいものを使う
必要があるが、この熱圧着用ツールの範囲内に高さが高
い半田付け電子部品があると、一括による熱圧着が困難
となる。
【０００９】（２）半田付け電子部品の実装は、配線基
板の配線の接続部に半田ペースト材（多数の半田粒子と
フラックスとを混練した半固体状の半田材）を供給し、
その後、半田ペースト材を介在して配線基板の配線の接
続部と半田付け電子部品の電極部が向かい合うように半
田付け電子部品を装着し、その後、熱処理を施して半田
ペースト材を溶融することによって行われる。半田ペー
スト材の供給には、スクリーン印刷法やディスペンス法
がある。スクリーン印刷法は、スクリーンマスク上に置
かれた半田ペースト材を、スキージによりスクリーンマ
スクの開口部を通して基板表面に転写させる方法であ
る。ディスペンス法は、半田ペースト材を細いノズルか
ら吐出させて塗布する方法である。
【００１０】ＭＣＭの生産性の向上を図るためには、一
括供給が可能なスクリーン印刷法が好適であるが、半田
付け電子部品よりも先に圧着付けＩＣチップを実装した
場合、半田付け電子部品の実装時において、スクリーン
印刷法で半田ペースト材を供給することが困難となる。
既に実装された圧着付けＩＣチップの部分にこの部品か
ら避けるようにして突出部が設けられたエンボスマスク
と呼称されるスクリーンマスクを用いて行うことによ
り、半田ペースト材の一括供給が可能であるが、この場
合、スキージの摺動をスムーズに行うことができるよう
に、エンボスマスクの突出部の平面サイズを圧着付けＩ
Ｃチップの平面サイズよりも大きくして滑らかな突出形
状とする必要があるため、圧着付けＩＣチップの近傍に
半田付け電子部品を配置できず、ＭＣＭの小型化を阻害
する要因となる。
【００１１】（３）高放熱性が要求されるＭＣＭにおい
ては放熱体が選定される。圧着付けＩＣチップは、その
回路形成面と対向する裏面が剥き出しであるため、圧着
付けＩＣチップの裏面上に熱伝導シートを介在して放熱
体を装着することにより、高い放熱効果が得られる。し
かしながら、実装後の高さが圧着付けＩＣチップよりも
高い半田付け電子部品が存在する場合、圧着付けＩＣチ
ップの裏面と熱伝導シートとの接触が半田付け電子部品
によって妨げられ、ＭＣＭの放熱性が低下する。
【００１２】本発明の目的は、電子装置の生産性の向上
を図ることが可能な技術を提供することにある。
【００１３】本発明の他の目的は、電子装置の小型化を
図ることが可能な技術を提供することにある。
【００１４】本発明の他の目的は、電子装置の放熱性の
向上を図ることが可能な技術を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】（１）配線基板の一主面の第１領域との間
に接着用樹脂を介在し、熱圧着用ツールで熱圧着するこ
とによって前記配線基板の一主面上に実装される第１電
子部品と、前記配線基板の一主面の第１領域と異なる第
２領域に半田ペースト材を溶融することによって実装さ
れ、かつ実装後の高さが前記第１電子部品よりも高い第
２電子部品とを有する電子装置の製造方法であって、前
記第２電子部品を実装する前に、前記第１電子部品を実
装することを特徴とする電子装置の製造方法である。
【００１８】（２）前記手段（１）に記載の電子装置の
製造方法において、前記接着用樹脂は熱硬化性樹脂であ
ることを特徴とする電子装置の製造方法である。
【００１９】（３）前記手段（１）に記載の電子装置の
製造方法において、前記第１実装部品を熱圧着する時の
前記熱圧着用ツールの温度は、前記半田の融点よりも高
いことを特徴とする電子装置の製造方法である。
【００２０】（４）前記手段（１）に記載の電子装置の
製造方法において、前記第１電子部品は回路が内蔵され
た能動部品であり、前記第２電子部品は受動部品である
ことを特徴とする電子装置の製造方法である。
【００２１】（５）配線基板の一主面の第１領域との間
に接着用樹脂を介在し、熱圧着用ツールで熱圧着するこ
とによって前記配線基板の一主面上に実装される第１電
子部品と、前記配線基板の一主面の第１領域と異なる第
２領域に半田ペースト材を溶融することによって実装さ
れる第２電子部品とを有する電子装置の製造方法であっ
て、前記第１電子部品を実装する前に、前記第２電子部
品を実装することを特徴とする電子装置の製造方法であ
る。
【００２２】（６）前記手段（５）に記載の電子装置の
製造方法において、前記半田ペースト材の供給はスクリ
ーン印刷法で行うことを特徴とする電子装置の製造方法
である。
【００２３】（７）前記手段（５）に記載の電子装置の
製造方法において、前記第２電子部品は、実装後の高さ
が前記第１電子部品よりも高いことを特徴とする電子装
置の製造方法である。
【００２４】（８）前記手段（５）に記載の電子装置の
製造方法において、前記第１電子部品は回路が内蔵され
た能動部品であり、前記第２電子部品は受動部品である
ことを特徴とする電子装置の製造方法である。
【００２５】（９）配線基板と、前記配線基板の一主面
の第１領域に実装された複数の第１電子部品と、前記配
線基板の一主面の第１領域と異なる第２領域に実装さ
れ、かつ前記配線基板の一主面から最頂部までの高さが
前記第１実装部品よりも高い複数の第２電子部品と、前
記複数の第１電子部品に装着され、前記複数の第２電子
部品には装着されない熱伝導シートとを有することを特
徴とする電子装置である。
【００２６】（１０）前記手段（９）に記載の電子装置
において、前記熱伝導シートに装着され、かつ前記複数
の第１電子部品上及び前記複数の第２電子部品上を覆う
平面形サイズで形成された放熱体を有することを特徴と
する電子装置である。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２８】（実施形態１）図１は本発明の実施形態１
であるＭＣＭ（電子装置）の模式的平面図であり、図２
は図１のＭＣＭの模式的底面図であり、図３は図１のＭ
ＣＭに組み込まれたチップコンデンサ、制御用チップ及
びバッファ用チップの実装状態を示す模式的断面図であ
る。なお、図面を見易くするため、図３においては断面
を現わすハッチングを省略している。
【００２９】図１及び図２に示すように、本実施形態１
のＭＣＭ（電子装置）１は、配線基板２の一主面２Ｘ上
に複数の半田付け部品及び圧着付けＩＣチップを搭載
し、配線基板２の一主面２Ｘと対向する裏面（他の主
面）２Ｙに外部接続用端子として複数のボール形状の半
田バンプ２２を配置した構成となっている。圧着付けＩ
Ｃチップとしては、制御回路を内蔵した１個の半導体チ
ップ（以下、制御用チップと呼ぶ）１０、記憶回路（例
えばＳＤＲＡＭ：Ｓynchronous Ｄynamic ＲandomＡcce
ss Ｍemory ）を内蔵した４個の半導体チップ（以下、
メモリ用チップと呼ぶ）１２、バッファ回路を内蔵した
５個の半導体チップ（以下、バッファ用チップと呼ぶ）
１４、ＮＡＮＤ回路を内蔵した１個の半導体チップ（以
下、演算用チップと呼ぶ）１６が用いられている。これ
らの圧着付け電子部品は、例えばＡＣＦ実装方式によっ
て実装されている。半田付け電子部品としては、複数の
チップコンデンサ（１７，１８）及びチップ抵抗１９が
用いられている。これらの半田付け電子部品は、半田リ
フロー法によって実装されている。
【００３０】半田バンプ２２は、例えば鉛（Ｐｂ）−錫
（Ｓｎ）組成の半田材で形成されている。この半田バン
プ２２は、配線基板２の裏面２Ｙに配置された電極パッ
ドに電気的にかつ機械的に接続されている。
【００３１】制御用チップ１０、メモリ用チップ１２、
バッファ用チップ１４及び演算用チップ１６の平面形状
は方形状で形成されている。本実施形態において、バッ
ファ用チップ１４及びメモリ用チップ１２は例えば長方
形で形成され、制御用チップ１０及び演算用チップ１６
は例えば正方形で形成されている。
【００３２】制御用チップ１０、メモリ用チップ１２、
バッファ用チップ１４及び演算用チップ１６は、これに
限定されないが、主に、半導体基板と、この半導体基板
の回路形成面上において絶縁層、配線層の夫々を複数段
積み重ねた多層配線層と、この多層配線層を覆うように
して形成された表面保護膜（最終保護）とを有する構成
となっている。半導体基板は例えば単結晶シリコンで形
成され、絶縁層は例えば酸化シリコン膜で形成され、配
線層は例えばアルミニウム（Ａｌ）又はアルミニウム金
合等の金属膜で形成されている。メモリ用チップ１２の
表面保護膜は、例えばメモリにおける耐α線強度の向上
を図ることができるポリイミド系の樹脂で形成されてい
る。制御用チップ１０、バッファ用チップ１４及び演算
用チップ１６の表面保護膜は、例えば酸化シリコン又は
窒化シリコン等の絶縁膜で形成されている。
【００３３】配線基板２は、詳細に図示していないが、
図３に示すように、リジット基板と、このリジット基板
上にビルドアップ法で形成された柔軟層と、この柔軟層
上に形成された絶縁膜５とを有する構成となっている。
リジット基板及び柔軟層は、多層配線構造となってい
る。リジット基板の各絶縁層は例えばガラス繊維にエポ
キシ系又はポリイミド系の樹脂を含浸させた高弾性樹脂
板で形成され、柔軟層の各絶縁層は例えばエポキシ系の
低弾性樹脂で形成され、リジット基板及び柔軟層の各配
線層は例えば銅（Ｃｕ）からなる金属膜で形成されてい
る。絶縁膜５は、例えばエポキシ系の樹脂で形成されて
いる。この絶縁膜５は半田付け電子部品（本実施形態で
は１７，１８，１９）に対して実装時の半田濡れ広がり
を制御し、圧着付け電子部品（本実施形態では１０，１
２，１４，１６）に対しては実装時における接着用樹脂
との接着力の確保を担う。
【００３４】配線基板２の最上層の配線層には、この配
線層に形成された配線の一部分からなる接続部３及び電
極パッド４が複数設けられている。これらの接続部３及
び電極パッド４は、絶縁膜５に形成された開口によって
配線基板２の一主面２Ｘから露出されている。
【００３５】制御用チップ１０及びバッファ用チップ１
４において、各チップの互いに対向する一主面及び他の
主面のうちの一主面である回路形成面（１０Ｘ，１４
Ｘ）には、図３に示すように、複数の電極パッド（１０
ａ，１４ａ）が形成されている。各チップの複数の電極
パッド（１０ａ，１４ａ）は、各チップの多層配線層の
うちの最上層の配線層に形成され、各チップの表面保護
膜に形成されたボンディング開口によって各チップの回
路形成面から露出されている。図示していないが、メモ
リ用チップ１２及び演算用チップ１６においても、制御
用チップ１０及びバッファ用チップ１４と同様に、各チ
ップの回路形成面に複数の電極パッドが形成されてい
る。制御用チップ１０の電極パッド１０ａ、バッファ用
チップ１４の電極パッド１４ａ及び演算用チップ１６の
電極パッドは四辺パッド配列で配置され、メモリ用チッ
プ１２の電極パッドは中央パッド配列で配置されてい
る。
【００３６】制御用チップ１０及びバッファ用チップ１
４の電極パッド上、並びにメモリ用チップ１２及び演算
用チップ１６の電極パッド上には、実装工程前の段階に
おいて、突起状電極として例えばＡｕからなるスタッド
バンプ１１が予め形成されている。スタッドバンプ１１
は、例えば、Ａｕワイヤを使用し、熱圧着に超音波振動
を併用したボールボンディング法によって形成されてい
る。このボールボンディング法は、Ａｕワイヤの先端部
にボールを形成し、その後、超音波振動を与えながらチ
ップの電極パッドにボールを熱圧着し、その後、ボール
の部分からＡｕワイヤを切断してバンプを形成する方法
である。従って、電極パッド上に形成されたスタッドバ
ンプは、電極パッドに対して強固に接続されている。
【００３７】図３に示すように、制御用チップ１０は、
その回路形成面１０Ｘが配線基板２の一主面２Ｘと向か
い合う状態で実装されている。バッファ用チップ１０と
配線基板２との間には接着用樹脂として例えば異方導電
性樹脂２０が介在され、この異方導電性樹脂２０によっ
て制御用チップ１０は配線基板２に接着固定されてい
る。
【００３８】制御用チップ１０のスタッドバンプ１１
は、絶縁膜５に形成された開口を通して、制御用チップ
１０の電極パッド１０ａと配線基板２の接続部３との間
に配置され、両者を電気的に接続している。このスタッ
ドバンプ１１は、配線基板２と制御用チップ１０との間
に介在された異方導電性樹脂２０の熱収縮力（加熱状態
から常温状態に戻った時に生じる収縮力）や熱硬化収縮
力（熱硬化性樹脂の硬化時に生じる収縮力）、更には熱
圧着用ツールによる圧着力等によって、配線基板２の接
続部５ａに圧接されている。スタッドバンプ１１と配線
基板２の接続部５ａとの間には異方導電性樹脂２０に多
数混入された導電性粒子のうちの一部が介在されてい
る。なお、メモリ用チップ１２、バッファ用チップ１４
及び演算用チップ１６においても、制御用チップ１０と
同様に実装されている。
【００３９】チップコンデンサ１７は矩形状で形成さ
れ、その両端に電極部７ａを有する構成となっている。
チップコンデンサ１８及びチップ抵抗１９においても、
チップコンデンサ１７と同様に構成されている。チップ
コンデンサ１７，１８及びチップ抵抗１９は、絶縁膜５
に形成された開口を通して、配線基板２の電極パッド４
に半田２１によって電気的にかつ機械的に接続されてい
る。
【００４０】実装後の各電子部品の高さ（配線基板２の
一主面２Ｘから最頂部までの高さ）は、以下の通りであ
る。制御用チップ１０及びメモリ用チップ１２の高さは
０．４［ｍｍ］程度であり、バッファ用チップ１４及び
演算用チップ１６の高さは０．２８［ｍｍ］程度であ
り、チップコンデンサ１７の高さは０．８５［ｍｍ］程
度であり、チップコンデンサ１８の高さは０．８［ｍ
ｍ］程度であり、チップ抵抗１９の高さは０．４５［ｍ
ｍ］程度である。
【００４１】次に、ＭＣＭ１の製造について、図４乃至
図９を用いて説明する。図４乃至図７はＭＣＭの工程を
説明するための模式的断面図であり、図８及び図９はＭ
ＣＭの工程を説明するための模式的平面図である。な
お、図面を見易くするため、図４乃至図７においては断
面を現わすハッチングを省略している。
【００４２】本実施形態では、圧着付け電子部品を実装
した後、半田付け電子部品を実装する実装形態について
説明する。
【００４３】まず、圧着付け電子部品（制御用チップ１
０、メモリ用チップ１２、バッファ用チップ１４、演算
用チップ１６）及び半田付け電子部品（チップコンデン
サ１７，１８、チップ抵抗１９）を準備すると共に、図
４（Ａ）に示す配線基板２を準備する。制御用チップ１
０、メモリ用チップ１２、バッファ用チップ１４及び演
算用チップ１６の各電極パッド上にはスタッドバンプ１
１が形成されている。
【００４４】次に、図４（Ｂ）に示すように、カバーテ
ープ２３から配線基板２の一主面の制御用チップ搭載領
域にシート状の異方導電性樹脂膜２０Ａを貼り付け用ツ
ール（貼り付け用ヘッド）２５によって転写し、図５
（Ａ）に示すように、配線基板２の一主面２Ｘの制御用
チップ搭載領域に異方導電性樹脂膜２０Ａを配置する。
異方導電性樹脂膜２０Ａとしては、例えば、エポキシ系
の熱硬化性樹脂に多数の導電性粒子が混入されたものを
用いる。
【００４５】次に、図５（Ｂ）に示すように、配線基板
２の一主面２Ｘの制御用チップ搭載領域に、異方導電性
樹脂膜２０Ａを介在して、制御用チップ１０を配置す
る。制御用チップ１０は、その回路形成面１０Ｘが配線
基板２の一主面２Ｘと向かい合うようにして配置する。
制御用チップ１０は、収納トレイからチップ搭載機の搬
送コレットによって配線基板２の一主面２Ｘの制御用チ
ップ搭載領域に搬送される。
【００４６】次に、図６（Ａ）に示すように、制御用チ
ップ１０を熱圧着用ツール２６Ａで熱圧着して配線基板
２の接続部３にスタッドバンプ１１を接続し、その後、
異方導電性樹脂膜２０Ａが硬化するまで圧着状態を保持
する。異方導電性樹脂膜２０Ａは、一旦溶融し、その
後、硬化する。これにより、図６（Ｂ）に示すように、
硬化した異方導電性樹脂２０によって制御用チップ１０
は配線基板２に接着固定される。制御用チップ１０の電
極パッド１０ａは、配線基板２の接続部３に圧接され、
スタッドバンプ１１、及び異方導電性樹脂２０に多数混
入された導電性粒子のうちの一部を介在して配線基板２
の接続部３と電気的に接続される。この工程において、
チップの熱圧着は、制御用チップ１０と熱圧着用ツール
２６Ａとの間にテフロン（登録商標）シート２４を介在
して行う。
【００４７】次に、制御用チップ１０と同様の方法で配
線基板２の一主面２Ｘのメモリ用チップ搭載領域にメモ
リ用チップ１２を実装し、その後、制御用チップ１０と
同様の方法で配線基板２の一主面２Ｘのバッファ用チッ
プ搭載領域にバッファ用チップ１４を実装し、その後、
制御用チップ１０と同様の方法で配線基板２の一主面２
Ｘの演算用チップ搭載領域に演算用チップ１６を実装す
る。これにより、図８に示すように、配線基板２の一主
面２Ｘ上に圧着付け実装部品が搭載される。
【００４８】ここで、圧着付け電子部品よりも実装後の
高さが高い半田付け電子部品を圧着用電子部品よりも先
に実装した場合、圧着付け電子部品を熱圧着する熱圧着
用ツール２６Ａが既に実装された半田付け部品に接触し
易くなるため、半田付け電子部品と圧着付け電子部品と
の間隔を広くする必要があるが、本実施形態のように、
半田付け電子部品よりも先に圧着付け電子部品を実装す
ることにより、熱圧着用ツール２６Ａが半田付け部品に
接触するといった不具合を実質的に排除できるため、半
田付け電子部品と圧着付け電子部品との間隔を狭くする
ことができる。
【００４９】また、本実施形態において、異方導電性樹
脂２０Ａの硬化は１８０℃、２０秒という条件で行なわ
れる。この時の加熱は、配線基板２の温度を予め６５℃
にした上で、２３５℃に熱せられた熱圧着用ツール２６
Ａで行われる。また、前記の熱圧着工程の条件と比較し
て、更に生産性の向上を図るために異方導電性樹脂２０
Ａの硬化を２００℃、１０秒という条件で行う場合に
は、配線基板２の温度は６５℃のままで、熱圧着用ツー
ル２６Ａの設定温度を２６５℃まで上昇させる必要があ
る。
【００５０】熱圧着工程の処理温度が、半田ペースト材
２１Ａとして採用する半田の融点（例えば１８３℃）よ
りも高い場合には、半田付け電子部品を圧着付け電子部
品よりも先に実装しておくと、熱圧着工程の熱によって
半田付け部品の半田が溶融する場合がある。特に、半田
付け電子部品を搭載する領域を覆うほどの大きさの熱圧
着用ツール２６Ａを採用する場合には、半田付け電子部
品の実装後の高さが圧着付け電子部品の実装後の高さと
同じか、又はそれよりも低い場合でも、半田を溶融さ
せ、半田付け電子部品の脱落などによる不良を発生させ
る可能性がある。しかし、本実施形態にある様に、圧着
付け電子部品を半田付け電子部品よりも先に実装した場
合には、熱圧着工程の熱処理によって半田付け電子部品
に悪影響を及ぼすおそれは無く、また、硬化が完了した
異方導電性樹脂２０が半田ペースト材２１Ａを溶融する
工程の熱によって、悪い影響を受けるおそれは小さい。
このように、圧着付け電子部品を半田付け電子部品より
も先に実装することによって、例えば大きなチップの熱
圧着工程や、複数チップの一括熱圧着工程にも採用でき
る大きな熱圧着用ツール２６Ａを、小さなチップの熱圧
着工程にも共通で採用することができるという効果もあ
る。
【００５１】また、生産性の向上を図るため、複数の圧
着付け電子部品を一括して熱圧着したい場合、圧着付け
電子部品よりも大きい熱圧着用ヘッドを使う必要があ
る。このような場合、圧着ツールの範囲内に高さが高い
半田付け電子部品があると、一括による熱圧着が困難で
あるが、半田付け電子部品よりも先に圧着付け電子部品
を実装することにより、複数の圧着付け電子部品を一括
して熱圧着することができる。
【００５２】また、本実施形態にある様に、少なくとも
圧着付け電子部品よりも大きな熱圧着用ツール２６Ａを
採用した場合には、圧着付け電子部品の周囲にはみ出し
た異方導電性樹脂２０によって熱圧着用ツール２６Ａが
汚染されることを防ぐために圧着付け電子部品と熱圧着
用ツール２６Ａとの間にテフロンシート２４を挟むこと
ができる。
【００５３】次に、配線基板２の一主面２Ｘの各電極パ
ッド４上に半田ペースト材２１Ａを供給する。半田ペー
スト材２１Ａの供給は、図７（Ａ）に示すように、半田
ペースト材２１Ａを細いノズル２７から吐出させて塗布
するディスペンス法で行う。半田ペースト材２１Ａとし
ては、少なくとも微小な半田粒子とフラックスとを混練
した半田ペースト材を用いる。本実施形態では、例えば
３７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成の半田粒
子を混練した半田ペースト材を用いている。なお、フラ
ックスは、松脂、活性剤及び有機溶剤などを含む。
【００５４】次に、図７（Ｂ）に示すように、配線基板
２の一主面２Ｘの各電極パッド４上に、半田ペースト材
２１Ａを介在して、チップコンデンサ１７，１８及びチ
ップ抵抗１９を配置し、その後、熱処理を施して半田ペ
ースト材２１Ａを溶融し、図３に示すように、配線基板
２の電極パッド４とチップコンデンサ１７の電極１７Ａ
とを半田２１で電気的にかつ機械的に接続すると共に、
チップコンデンサ１７と同様に配線基板２の電極パッド
４とチップコンデンサ１８及びチップ抵抗１９の電極も
半田２１で電気的にかつ機械的に接続する。これによ
り、図９に示すように、配線基板２の一主面２Ｘ上に半
田付け電子部品が搭載される。
【００５５】半田ペースト材２１Ａを溶融する工程で
は、半田ペースト材２１Ａに含まれるフラックスの成分
によって半田付け電子部品の周辺が汚染されるが、圧着
付け電子部品を半田付け電子部品よりも先に実装するこ
とによって、圧着付け電極部品と接続する配線基板２の
各接続部３がフラックスの成分によって汚染されること
を防ぐことができる。
【００５６】このように、本実施形態によれば、以下の
効果が得られる。
【００５７】（１）圧着付け電子部品よりも実装後の高
さが高い半田付け電子部品を圧着付け電子部品よりも先
に実装する。これにより、熱圧着用ツール２６Ａが半田
付け電子部品に接触するといった不具合を実質的に排除
できるため、半田付け電子部品と圧着付け電子部品との
間隔を狭くすることができる。この結果、ＭＣＭ１の小
型化を図ることができる。
【００５８】また、圧着付け電子部品を半田付け電子部
品よりも先に実装することによって、例えば大きなチッ
プの熱圧着工程や、複数チップの一括熱圧着工程にも採
用できる大きな熱圧着用ツール２６Ａを、小さなチップ
の熱圧着工程にも共通で採用することができる。この結
果、ＭＣＭ１の生産性の向上を図ることができる。
【００５９】また、複数の圧着付け電子部品を一括して
熱圧着することができるため、ＭＣＭ１の生産性の向上
を図ることができる。
【００６０】また、少なくとも圧着付け電子部品よりも
大きな熱圧着用ツール２６Ａを採用した場合には、圧着
付け電子部品の周囲にはみ出した異方導電性樹脂２０に
よって熱圧着用ツール２６Ａが汚染されることを防ぐた
めに圧着付け電子部品と熱圧着用ツール２６Ａとの間に
テフロンシート２４を挟むことができる。この結果、Ｍ
ＣＭ１の生産性の向上を図ることができる。
【００６１】また、圧着付け電子部品を半田付け電子部
品よりも先に実装することによって、圧着付け電極部品
と接続する配線基板２の各接続部３がフラックスの成分
によって汚染されることを防ぐことができる。この結
果、ＭＣＭ１の生産性の向上を図ることができる。
【００６２】（２）半田ペースト材２１Ａは、ディスペ
ンサ法で行う。これにより、圧着付け電子部品を実装し
た後でも、配線基板２の電極パッド４上に半田ペースト
材２１Ａを供給することができるため、圧着付け電子部
品を実装した後でも半田付け電子部品を実装することが
できる。
【００６３】また、圧着付け電子部品を実装した後の半
田ペースト材２１Ａの供給は、エンボスマスクを用いた
スクリーン印刷法でも行うことができるが、この場合、
圧着付け電子部品の近傍（約５ｍｍ以下）には半田付け
電子部品を配置することが困難となる。したがって、Ｍ
ＣＭ１の小型化を図るにはディスペンス法による半田ペ
ースト材の供給が有利である。一方、半田付け電子部品
として多ピンのＢＧＡ型、ＣＳＰ型、ＱＦＰ型、ＱＦＮ
型等の半導体装置を搭載する場合、半田ペースト材を供
給する個所が多数となるため、ディスペンス法による半
田ペースト材の供給は不利となる。このような多ピンの
半導体装置を実装する場合は、エンボスマスクによるス
クリーン印刷法での供給が有利である。
【００６４】（実施形態２）本実施形態２では、ＭＣＭ
の製造において、半田付け実装部品を実装した後、圧着
付け実装部品を実装する実装形態について説明する。
【００６５】図１０乃至図１５は本発明の実施形態２で
あるＭＣＭの製造を説明するための断面図であり、図１
６及び図１７は本発明の実施形態２であるＭＣＭの製造
を説明するための平面図である。なお、図面を見易くす
るため、図１０乃至図１５においては断面を現わすハッ
チングを省略している。
【００６６】まず、圧着付け実装部品（制御用チップ１
０、メモリ用チップ１２、バッファ用チップ１４、演算
用チップ１６）及び半田付け実装部品（チップコンデン
サ１７，１８、チップ抵抗１９）を準備すると共に、図
１０（Ａ）に示す配線基板２を準備する。制御用チップ
１０、メモリ用チップ１２、バッファ用チップ１４及び
演算用チップ１６の各電極パッド上には、スタッドバン
プ１１が形成されている。
【００６７】次に、配線基板２の一主面２Ｘ上にスクリ
ーンマスク２８を配置する。スクリーンマスク２８は、
配線基板２の各電極パッド４と対向する位置に開口２８
Ａを有する。
【００６８】次に、スクリーンマスク２８の一表面上に
半固体状の半田ペースト材（クリーム半田）２１Ａを塗
布する。半田ペースト材２１Ａとしては、少なくとも微
小な半田粒子とフラックスとを混練した半田ペースト材
を用いる。本実施形態では、３７［重量％］鉛（Ｐｂ）
−６３［重量％］錫（Ｓｎ）組成の半田粒子を混練した
半田ペースト材を用いている。なお、フラックスは、松
脂、活性剤及び有機溶剤などを含む。
【００６９】次に、図１０（Ｂ）に示すように、スクリ
ーンマスク２８の一表面に沿ってスキージ２９を摺動さ
せ、スクリーンマスク２８の開口２８Ａの内部に半田ペ
ースト材２１Ａを充填すると共に、余分な半田ペースト
材２１Ａを除去する。スキージ２９の摺動は数回行う。
この後、スクリーンマスク２８を除去することにより、
図１１（Ａ）に示すように、配線基板２の各電極パッド
４上に半田ペースト材２１Ａがスクリーン印刷法によっ
て供給される。このように、スクリーン印刷法によって
配線基板２の各電極パッド４上に一括で半田ペースト材
２１Ａを供給することによって、例えばディスペンス法
等の個々の電極パッド４に対して半田ペースト材２１Ａ
を供給する場合に比較して、多ピンのＢＧＡ型、ＣＳＰ
型、ＱＦＰ型、ＱＦＮ型等の半導体装置を搭載する場合
に有利である。
【００７０】次に、図１１（Ｂ）に示すように、配線基
板２の一主面２Ｘの各電極パッド４上に、半田ペースト
材２１Ａを介在して、チップコンデンサ１７，１８及び
チップ抵抗１９を配置し、その後、熱処理を施して半田
ペースト材２１Ａを溶融し、図１２（Ａ）に示すよう
に、配線基板２の電極パッド４とチップコンデンサ１７
の電極１７Ａとを半田２１で電気的にかつ機械的に接続
すると共に、チップコンデンサ１７と同様に配線基板２
の電極パッド４とチップコンデンサ１８及びチップ抵抗
１９の電極も半田２１で電気的にかつ機械的に接続す
る。これにより、図１６に示すように、配線基板２の一
主面上に半田付け実装部品が搭載される。
【００７１】次に、圧着付け実装部品を搭載する前に、
図１２（Ｂ）に示すように、配線基板２の各接続部３を
プラズマＰで清浄にする（プラズマクリーニング）。こ
のように、プラズマクリーニングすることによって、半
田ペースト材２１Ａのフラックスの成分による汚染を完
全に除去し、スタッドバンプ１１と配線基板２の各接続
部３との接続不良を防ぐことができる。
【００７２】次に、図１３（Ａ）に示すように、カバー
テープ２３から配線基板２の一主面の制御用チップ搭載
領域にシート状の異方導電性樹脂膜２０Ａを貼り付け用
ツール２５によって転写し、図１３（Ｂ）に示すよう
に、配線基板２の一主面２Ｘの制御用チップ搭載領域に
異方導電性樹脂膜２０Ａを配置する。異方導電性樹脂膜
２０Ａとしては、例えば、エポキシ系の熱硬化性樹脂に
多数の導電性粒子が混入されたものを用いる。
【００７３】次に、図１４（Ａ）に示すように、配線基
板２の一主面２Ｘの制御用チップ搭載領域に、異方導電
性樹脂膜２０Ａを介在して、制御用チップ１０を配置す
る。制御用チップ１０は、その回路形成面１０Ｘが配線
基板２の一主面２Ｘと向かい合うようにして配置する。
制御用チップ１０は、収納トレイからチップ搭載機の搬
送コレットによって配線基板２の一主面２Ｘの制御用チ
ップ搭載領域に搬送される。
【００７４】次に、図１４（Ｂ）に示すように、制御用
チップ１０を熱圧着用ツール２６Ｂで熱圧着して配線基
板２の接続部３にスタッドバンプ１１を接続し、その
後、異方導電性樹脂膜２０Ａが硬化するまで圧着状態を
保持する。異方導電性樹脂膜２０Ａは、一旦溶融し、そ
の後、硬化する。これにより、図１５に示すように、硬
化した異方導電性樹脂２０によって制御用チップ１０は
配線基板２に接着固定される。制御用チップ１０の電極
パッド１０ａは、配線基板２の接続部３に圧接され、ス
タッドバンプ１１及び異方導電性樹脂２０に多数混入さ
れた導電性粒子のうちの一部を介在して配線基板２の接
続部３と電気的に接続される。
【００７５】次に、制御用チップ１０と同様の方法で配
線基板２の一主面のメモリ用チップ搭載領域にメモリ用
チップ１２を実装し、その後、制御用チップ１０と同様
の方法で配線基板２の一主面２Ｘのバッファ用チップ搭
載領域にバッファ用チップ１４を実装し、その後、制御
用チップ１０と同様の方法で配線基板２の一主面２Ｘの
演算用チップ搭載領域に演算用チップ１６を実装する。
これにより、図１５及び図１７に示すように、配線基板
２の一主面２Ｘ上に圧着付け実装部品が搭載される。
【００７６】半田付け電子部品を圧着付け電子部品より
も先に実装する場合には、熱圧着用ツール２６Ｂが半田
付け電子部品と干渉しない程度に小さい物を採用する必
要がある。また、特に熱圧着用ツール２６Ｂのヘッド面
が熱圧着する圧着付け電子部品よりも小さい物を用いる
ことにより、圧着付け電子部品の周囲にはみ出した異方
導電性樹脂２０によって熱圧着用ツール２６Ｂが汚染さ
れることを防ぐことができる。
【００７７】更に、熱圧着用ツール２６Ｂのヘッド面が
圧着付け電子部品より小さい場合において、全てのスタ
ッドバンプの上部を熱圧着用ツール２６Ｂのヘッド面で
覆うために、平面上の配置において、熱圧着用ツール２
６Ｂのヘッド面の周辺が、スタッドバンプと圧着付け電
子部品の周辺との間に位置する様にすることによって、
熱圧着用ツール２６Ｂによって加えられる熱や圧力を全
てのスタッドバンプにより均等に加えることができる。
【００７８】このように、本実施形態によれば、以下の
効果が得られる。
【００７９】（１）圧着付け電子部品よりも先に半田付
け電子部品を実装することにより、半田ペースト材２１
Ａを一般のスクリーン印刷法で供給することができるた
め、エンボスマスクを用いたスクリーン印刷法で半田ペ
ースト材２１Ａを供給する場合と比べてＭＣＭの小型化
を図ることができ、デイスペンサ法で半田ペースト材２
１Ａを供給する場合と比べてＭＣＭの生産性の向上を図
ることができる。
【００８０】（２）圧着付け電子部品よりも先に半田付
け電子部品を実装する実装形態において、熱圧着用ツー
ル２６Ｂのヘッド面が熱圧着する圧着付け電子部品より
も小さい物を用いることにより、圧着付け電子部品の周
囲にはみ出した異方導電性樹脂２０によって熱圧着用ツ
ール２６Ｂが汚染されることを防ぐことができる。この
結果、ＭＣＭの生産性の向上を図ることができる。
【００８１】（３）圧着付け電子部品よりも先に半田付
け電子部品を実装する実装形態において、熱圧着用ツー
ル２６Ｂのヘッド面の周辺が、スタッドバンプと圧着付
け電子部品の周辺との間に位置する様にすることによっ
て、熱圧着用ツール２６Ｂによって加えられる熱や圧力
を全てのスタッドバンプにより均等に加えることができ
る。
【００８２】（４）圧着付け電子部品を実装する前に、
プラズマクリーニングを行うことにより、半田ペースト
材２１Ａのフラックス等によって汚染された配線基板２
の接続部３を清浄にすることができるため、圧着付け電
子部品と配線基板２の接続部３との電気的な接続不良を
抑制することができる。この結果、ＭＣＭの歩留まりの
向上を図ることができる。
【００８３】（５）熱圧着用ツールとして熱圧着する圧
着付け電子部品よりも小さいものを用いることにより、
既に実装されている半田付け電子部品と熱圧着用ヘッド
との接触を回避することができる。
【００８４】なお、実施形態１及び２では、半導体チッ
プの電極パッド上に形成される突起状電極としてスタッ
ドバンプを用いた例について説明したが、これに限定さ
れるものではなく、例えばＰｂ−Ｓｎ組成の半田バンプ
を用いてもよい。但し、半田付け電子部品の実装時にお
ける半田溶融温度、及び圧着付け電子部品の実装時にお
ける熱圧着温度よりも融点が高い材料からなる半田バン
プを用いる。
【００８５】また、実施形態１及び２では、圧着付け電
子部根の電極パッドと配線基板の接続部との間に介在さ
れる突起状電極を圧着付け電子部品の電極パッド上に予
め形成した例について説明したが、突起状電極は配線基
板の接続部上に予め形成してもよい。
【００８６】また本実施形態１及び２では、配線基板に
圧着用電子部品を接着固定する接着用樹脂としてシート
状の異方導電性樹脂を用いた例について説明したが、こ
れに限定されるものではなく、例えばペースト状の異方
導電性樹脂（ＡＣＰ）やシート状の非導電性樹脂（ＮＣ
Ｆ）を用いてもよい。
【００８７】（実施形態３）本実施形態では、放熱体を
装着したＭＣＭについて説明する。図１８は本発明の実
施形態３であるＭＣＭの断面図であり、図１９及び図２
０は図１８のＭＣＭの展開図である。なお、図面を見易
くするため、図１８においては断面を現わすハッチング
を省略している。
【００８８】図１８乃至図２０に示すように、本実施形
態のＭＣＭは、熱伝導シート３０及び放熱体３１を有す
る構成となっている。熱伝導シート３０は例えばエラス
トマ状のシリコンーンゴムで形成され、放熱体３１は例
えばアルミニウムからなる平面板で形成されている。
【００８９】熱伝導シート３０は、圧着付け電子部品の
裏面上に接触し、チップコンデンサ１７及び１８には接
触しないようにパターンニングされた形状となってい
る。このような形状の熱伝導シート３０を圧着付け電子
部品の裏面に装着し、この熱伝導シート３０に放熱体３
１を装着することにより、圧着付け電子部品とチップコ
ンデンサ１７及び１８との高低差を熱伝導シート３０の
厚さで補うことができるため、図２１に示すように、圧
着付け電子部品と熱伝導シート３０との接触が高さの高
いチップコンデンサ１７及び１８によって妨げられるこ
とはない。この結果、圧着付け電子部品の動作時に発生
した熱を効率よく熱伝導シート３０に伝達できるので、
ＭＣＭの放熱性の向上を図ることができる。
【００９０】また、複数の圧着付け電子部品上及び複数
の半田付け電子部品上を覆い、かつ熱伝導シート３０よ
りも大きい平面サイズで放熱体３１を形成することによ
り、放熱体３１の面積が増加するので、ＭＣＭの放熱性
の向上を更に図ることができる。
【００９１】更に、熱伝導シート３０は、チップ抵抗１
９Ａに接触するような形状となっている。これは、チッ
プ抵抗１９Ａの両側にある制御用チップ１０及びメモリ
用チップ１２の高さが０．４［ｍｍ］であるのに対し、
チップ抵抗１９Ａの高さが０．４５［ｍｍ］であり、そ
の高低差が熱伝導シート３０の変形によって吸収できる
程度であるためである。このように、半田付け部品の中
でも比較的実装後の高さが低い物を選択的に熱伝導シー
ト３０の貼り付け領域内に配置することによって、圧着
付け電子部品の間の領域も有効に活用でき、ＭＣＭをよ
り小型化することができる。
【００９２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００９３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、電子装置の生産性
の向上を図ることができる。本発明によれば、電子装置
の小型化を図ることができる。本発明によれば、電子装
置の放熱性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるＭＣＭの（電子装
置）の模式的平面図である。
【図２】図１のＭＣＭの模式的底面図である。
【図３】図１のＭＣＭに組み込まれた制御用チップ、バ
ッファ用チップ及びチップコンデンサの実装状態を示す
断面図である。
【図４】本発明の実施形態１であるＭＣＭの製造を説明
するための断面図である。
【図５】本発明の実施形態１であるＭＣＭの製造を説明
するための断面図である。
【図６】本発明の実施形態１であるＭＣＭの製造を説明
するための断面図である。
【図７】本発明の実施形態１であるＭＣＭの製造を説明
するための断面図である。
【図８】本発明の実施形態１であるＭＣＭの製造を説明
するための平面図である。
【図９】本発明の実施形態１であるＭＣＭの製造を説明
するための平面図である。
【図１０】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１１】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１２】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１３】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１４】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１５】本発明の実施形態２であるＭＣＭの製造を説
明するための断面図である。
【図１６】本発明の実施形態２であるＭＣＭの製造を説
明するための平面図である。
【図１７】本発明の実施形態２であるＭＣＭの製造を説
明するための平面図である。
【図１８】本発明の実施形態３であるＭＣＭの概略構成
を示す断面図である。
【図１９】図１８のＭＣＭの展開図である。
【図２０】図１８のＭＣＭの展開図である。
【図２１】本発明を適用しない場合のＭＣＭの断面図で
ある。
【符号の説明】
１…ＭＣＭ（電子装置）、２…配線基板、３…接続部、
４…電極パッド、５…絶縁膜、１０…制御用チップ、１
１…スタッドバンプ、１２…メモリ用チップ、１４…バ
ッファ用チップ、１６…演算用チップ、１７，１８…チ
ップコンデンサ、１９…チップ抵抗、２０…異方導電性
樹脂、２１…半田、２２…半田バンプ、２３…カバーテ
ープ、２５…貼り付け用ツール、２６Ａ，２６Ｂ…熱圧
着用ツール、２７…ノズル、２８…スクリーンマスク、
３０…熱伝導シート、３１…放熱体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０７

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 配線基板の一主面の第１領域との間に接
    着用樹脂を介在し、熱圧着用ツールで熱圧着することに
    よって前記配線基板の一主面上に実装される第１電子部
    品と、 前記配線基板の一主面の第１領域と異なる第２領域に半
    田ペースト材を溶融することによって実装され、かつ実
    装後の高さが前記第１電子部品よりも高い第２電子部品
    とを有する電子装置の製造方法であって、 前記第２電子部品を実装する前に、前記第１電子部品を
    実装することを特徴とする電子装置の製造方法。
  2. 【請求項２】 請求項１に記載の電子装置の製造方法に
    おいて、 前記接着用樹脂は熱硬化性樹脂であることを特徴とする
    電子装置の製造方法。
  3. 【請求項３】 請求項１に記載の電子装置の製造方法に
    おいて、 前記第１実装部品を熱圧着する時の前記熱圧着用ツール
    の温度は、前記半田の融点よりも高いことを特徴とする
    電子装置の製造方法。
  4. 【請求項４】 請求項１に記載の電子装置の製造方法に
    おいて、 前記第１電子部品は回路が内蔵された能動部品であり、 前記第２電子部品は受動部品であることを特徴とする電
    子装置の製造方法。
  5. 【請求項５】 配線基板の一主面の第１領域に接着用樹
    脂を介在して第１電子部品を配置し、その後、前記第１
    電子部品を熱圧着ツールで熱圧着して、前記配線基板の
    一主面の第１領域に前記第１電子部品を接着固定すると
    共に、前記配線基板の一主面の第１領域に設けられた第
    １接続部と前記第１電子部品に設けられた電極パッドと
    をこれらの間に介在された突起状電極で電気的に接続す
    る第１の工程と、 前記配線基板の一主面の第１領域と異なる第２領域に設
    けられた第２接続部に半田ペースト材を供給し、その
    後、前記第２接続部上に前記半田ペースト材を介在して
    第２電子部品の電極を配置し、その後、前記半田ペース
    ト材を溶融して前記配線基板の第２接続部と前記第２電
    子部品の電極とを電気的に接続する第２の工程とを有
    し、 前記第２の工程を実施する前に、前記第１の工程を実施
    することを特徴とする電子装置の製造方法。
  6. 【請求項６】 請求項５に記載の電子装置の製造方法に
    おいて、 前記第２電子部品は、前記配線基板の一主面から最頂部
    までの高さが前記第１電子部品よりも高いことを特徴と
    する電子装置の製造方法。
  7. 【請求項７】 請求項５に記載の電子装置の製造方法に
    おいて、 前記接着用樹脂は熱硬化性樹脂であることを特徴とする
    電子装置の製造方法。
  8. 【請求項８】 請求項５に記載の電子装置の製造方法に
    おいて、 前記第１実装部品を熱圧着する時の前記熱圧着用ツール
    の温度は、前記半田の融点よりも高いことを特徴とする
    電子装置の製造方法。
  9. 【請求項９】 請求項５に記載の電子装置の製造方法に
    おいて、 前記半田ペースト材の供給は、ディスペンス法で行うこ
    とを特徴とする電子装置の製造方法。
  10. 【請求項１０】 配線基板の一主面の第１領域との間に
    接着用樹脂を介在し、熱圧着用ツールで熱圧着すること
    によって前記配線基板の一主面上に実装される第１電子
    部品と、前記配線基板の一主面の第１領域と異なる第２
    領域に半田ペースト材を溶融することによって実装され
    る第２電子部品とを有する電子装置の製造方法であっ
    て、 前記第１電子部品を実装する前に、前記第２電子部品を
    実装することを特徴とする電子装置の製造方法。
  11. 【請求項１１】 請求項１０に記載の電子装置の製造方
    法において、 前記半田ペースト材の供給はスクリーン印刷法で行うこ
    とを特徴とする電子装置の製造方法。
  12. 【請求項１２】 請求項１０に記載の電子装置の製造方
    法において、 前記第２電子部品は、実装後の高さが前記第１電子部品
    よりも高いことを特徴とする電子装置の製造方法。
  13. 【請求項１３】 請求項１０に記載の電子装置の製造方
    法において、 前記第１電子部品は回路が内蔵された能動部品であり、 前記第２電子部品は受動部品であることを特徴とする電
    子装置の製造方法。
  14. 【請求項１４】 配線基板の一主面の第１領域に接着用
    樹脂を介在して第１電子部品を配置し、その後、前記第
    １電子部品を熱圧着ツールで熱圧着して、前記配線基板
    の一主面の第１領域に前記第１電子部品を接着固定する
    と共に、前記配線基板の一主面の第１領域に設けられた
    第１接続部と前記第１電子部品に設けられた電極パッド
    とをこれらの間に介在された突起状電極で電気的に接続
    する第１の工程と、 前記配線基板の一主面の第１領域と異なる第２領域に設
    けられた第２接続部に半田ペースト材を供給し、その
    後、前記第２接続部上に前記半田ペースト材を介在して
    前記第２電子部品の電極を配置し、その後、前記半田ペ
    ースト材を溶融して前記配線基板の第２接続部と前記第
    ２電子部品の電極とを電気的に接続する第２の工程とを
    有し、 前記第１の工程を実施する前に、前記第２の工程を実施
    することを特徴とする電子装置の製造方法。
  15. 【請求項１５】 配線基板の一主面の第１領域に接着用
    樹脂を介在して接着固定され、かつ前記配線基板の一主
    面の第１領域に設けられた第１接続部に突起状電極を介
    在して電極パッドが電気的に接続された第１電子部品
    と、 前記配線基板の一主面の第１領域と異なる第２領域に固
    定され、かつ前記配線基板の一主面の第２領域に設けら
    れた第２接続部に半田材を介在して電極が電気的に接続
    された第２電子部品とを有することを特徴とする電子装
    置。
  16. 【請求項１６】 配線基板と、 前記配線基板の一主面の第１領域に実装された複数の第
    １電子部品と、 前記配線基板の一主面の第１領域と異なる第２領域に実
    装され、かつ前記配線基板の一主面から最頂部までの高
    さが前記第１実装部品よりも高い複数の第２電子部品
    と、 前記複数の第１電子部品に装着され、前記複数の第２電
    子部品には装着されない熱伝導シートとを有することを
    特徴とする電子装置。
  17. 【請求項１７】 請求項１６に記載の電子装置であっ
    て、 前記熱伝導シートに装着され、かつ前記複数の第１電子
    部品上及び前記複数の第２電子部品上を覆う平形サイズ
    で形成された放熱体を有することを特徴とする電子装
    置。
  18. 【請求項１８】 請求項１６に記載の電子装置であっ
    て、 前記複数の第２電子部品は、前記複数の第１電子部品よ
    りも動作時の発熱量が小さいことを特徴とする電子装
    置。
  19. 【請求項１９】 請求項１６に記載の電子装置であっ
    て、 前記複数の第１電子部品は回路が内蔵された半導体チッ
    プであり、 前記複数の第２電子部品は受動部品であることを特徴と
    する電子装置。
JP2000263864A 2000-08-31 2000-08-31 電子装置及びその製造方法 Pending JP2002076589A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000263864A JP2002076589A (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法
SG200104762A SG101995A1 (en) 2000-08-31 2001-08-08 An electronic device and a method of manufacturing the same
TW090119799A TW523839B (en) 2000-08-31 2001-08-13 Electronic device and its manufacturing method
US09/935,170 US6553660B2 (en) 2000-08-31 2001-08-23 Electronic device and a method of manufacturing the same
KR1020010052729A KR20020018133A (ko) 2000-08-31 2001-08-30 전자 장치 및 그 제조 방법
CNB011252278A CN1291467C (zh) 2000-08-31 2001-08-31 电子器件的制造方法
US10/152,839 US20020135986A1 (en) 2000-08-31 2002-05-23 Electronic device and a method of manufacturing the same
US10/357,221 US6722028B2 (en) 2000-08-31 2003-02-04 Method of making electronic device
US10/790,057 US7015070B2 (en) 2000-08-31 2004-03-02 Electronic device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263864A JP2002076589A (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002076589A true JP2002076589A (ja) 2002-03-15
JP2002076589A5 JP2002076589A5 (ja) 2005-02-24

Family

ID=18751356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263864A Pending JP2002076589A (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法

Country Status (6)

Country Link
US (4) US6553660B2 (ja)
JP (1) JP2002076589A (ja)
KR (1) KR20020018133A (ja)
CN (1) CN1291467C (ja)
SG (1) SG101995A1 (ja)
TW (1) TW523839B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001087A1 (ja) * 2004-06-29 2006-01-05 Renesas Technology Corp. 半導体装置
US8613623B2 (en) 2008-09-30 2013-12-24 Sony Chemical & Information Device Corporation Acrylic insulating adhesive
KR101574145B1 (ko) 2013-07-08 2015-12-03 미쓰비시덴키 가부시키가이샤 반도체장치
JP2019518334A (ja) * 2016-06-10 2019-06-27 クルーシャル マシンズ カンパニー リミテッド リールツーリールレーザーリフロー装置および方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305076B1 (en) * 2000-01-21 2001-10-23 Cypress Semiconductor Corp. Apparatus for transferring a plurality of integrated circuit devices into and/or out of a plurality of sockets
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7145234B2 (en) * 2004-01-15 2006-12-05 Via Technologies, Inc. Circuit carrier and package structure thereof
US7167375B2 (en) * 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
GB2412790B (en) * 2004-04-02 2007-12-05 Univ City Hong Kong Process for assembly of electronic devices
US20060107523A1 (en) * 2004-11-24 2006-05-25 Trw Inc. Method of making a printed circuit board
US7916263B2 (en) * 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
KR20070039398A (ko) * 2005-10-07 2007-04-11 히다치 막셀 가부시키가이샤 반도체장치, 반도체 모듈 및 반도체 모듈의 제조방법
US7637415B2 (en) 2005-10-31 2009-12-29 General Electric Company Methods and apparatus for assembling a printed circuit board
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
JP4454673B2 (ja) * 2008-08-01 2010-04-21 株式会社新川 金属ナノインクとその製造方法並びにその金属ナノインクを用いるダイボンディング方法及びダイボンディング装置
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
CN102450112A (zh) * 2009-06-01 2012-05-09 住友电气工业株式会社 连接方法、连接结构和电子装置
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
JP5794577B2 (ja) * 2011-10-21 2015-10-14 株式会社アマダミヤチ ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
TWI582905B (zh) * 2016-01-07 2017-05-11 晨星半導體股份有限公司 晶片封裝結構及其製作方法
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法
JP2022125682A (ja) * 2021-02-17 2022-08-29 レノボ・シンガポール・プライベート・リミテッド 電子基板および電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515304A (en) * 1982-09-27 1985-05-07 Northern Telecom Limited Mounting of electronic components on printed circuit boards
FR2556550B1 (fr) * 1983-12-09 1987-01-30 Lignes Telegraph Telephon Procede de brasage de composants electroniques sur un circuit imprime et circuit hybride obtenu par ce procede
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
US4872261A (en) * 1987-12-11 1989-10-10 Digital Equipment Corporation Method of and apparatus for surface mounting electronic components onto a printed wiring board
DE3806738C1 (ja) * 1988-03-02 1989-09-07 Espe Stiftung & Co Produktions- Und Vertriebs Kg, 8031 Seefeld, De
JP2502663B2 (ja) * 1988-03-17 1996-05-29 松下電器産業株式会社 プリント配線板の製造方法
US4982376A (en) * 1989-04-20 1991-01-01 U.S. Philips Corporation Method of mounting electrical and/or electronic components on a single-sided printed board
US4998342A (en) * 1989-08-31 1991-03-12 International Business Machines Corporation Method of attaching electronic components
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
JP2824148B2 (ja) * 1990-11-28 1998-11-11 富士通株式会社 両面ワイヤボンディング基板組立体製造用ワークテーブル
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5754401A (en) * 1996-02-16 1998-05-19 Sun Microsystems, Inc. Pressure compliantly protected heatsink for an electronic device
DE69709978T2 (de) * 1996-04-30 2002-11-21 Denki Kagaku Kogyo Kk Wärmeableitende Abstandhalter für elektronische Einrichtungen
US5678304A (en) * 1996-07-24 1997-10-21 Eastman Kodak Company Method for manufacturing double-sided circuit assemblies
US5812374A (en) * 1996-10-28 1998-09-22 Shuff; Gregg Douglas Electrical circuit cooling device
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP3687280B2 (ja) * 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
KR100509874B1 (ko) * 1998-07-01 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 제조 방법
DE19924289A1 (de) * 1999-05-27 2000-12-07 Siemens Ag Elektronisches Schaltungsmodul mit flexibler Zwischenschicht zwischen elektronischen Bauelementen und einem Kühlkörper
JP2001210763A (ja) * 2000-01-27 2001-08-03 Mitsubishi Electric Corp 半導体モジュ−ル装置
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6673690B2 (en) * 2000-04-27 2004-01-06 Siliconware Precision Industries Co., Ltd. Method of mounting a passive component over an integrated circuit package substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001087A1 (ja) * 2004-06-29 2006-01-05 Renesas Technology Corp. 半導体装置
US8613623B2 (en) 2008-09-30 2013-12-24 Sony Chemical & Information Device Corporation Acrylic insulating adhesive
KR101574145B1 (ko) 2013-07-08 2015-12-03 미쓰비시덴키 가부시키가이샤 반도체장치
JP2019518334A (ja) * 2016-06-10 2019-06-27 クルーシャル マシンズ カンパニー リミテッド リールツーリールレーザーリフロー装置および方法
US11257783B2 (en) 2016-06-10 2022-02-22 Laserssel Co., Ltd. Device and method for reel-to-reel laser reflow
US11515287B2 (en) 2016-06-10 2022-11-29 Laserssel Co., Ltd. Device and method for reel-to-reel laser reflow

Also Published As

Publication number Publication date
CN1340851A (zh) 2002-03-20
KR20020018133A (ko) 2002-03-07
US20020023342A1 (en) 2002-02-28
US6553660B2 (en) 2003-04-29
US20040166608A1 (en) 2004-08-26
US6722028B2 (en) 2004-04-20
US7015070B2 (en) 2006-03-21
US20020135986A1 (en) 2002-09-26
SG101995A1 (en) 2004-02-27
TW523839B (en) 2003-03-11
CN1291467C (zh) 2006-12-20
US20030135996A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
JP2002076589A (ja) 電子装置及びその製造方法
JP4149377B2 (ja) 半導体装置の製造方法
JP2949490B2 (ja) 半導体パッケージの製造方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
US6849955B2 (en) High density integrated circuit packages and method for the same
JP2004247530A (ja) 半導体装置及びその製造方法
JP4977937B2 (ja) 半導体装置及びその製造方法
JP2002076589A5 (ja)
JP2004207566A (ja) 半導体装置、表示装置、及び、その製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2008147367A (ja) 半導体装置及びその製造方法
JP2001185577A (ja) 電子機器
JP2003297977A (ja) 電子部品の製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2005101312A (ja) 半導体装置の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2003031602A (ja) 半導体装置パッケージ及びその製造方法
JP2641405B2 (ja) 電子部品の実装装置及び実装方法
KR101081735B1 (ko) 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2003037127A (ja) 半田バンプの形成方法及び半導体装置の製造方法
JP2008021711A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306