WO2006001087A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2006001087A1
WO2006001087A1 PCT/JP2004/009514 JP2004009514W WO2006001087A1 WO 2006001087 A1 WO2006001087 A1 WO 2006001087A1 JP 2004009514 W JP2004009514 W JP 2004009514W WO 2006001087 A1 WO2006001087 A1 WO 2006001087A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
semiconductor device
semiconductor
semiconductor chip
chip
Prior art date
Application number
PCT/JP2004/009514
Other languages
English (en)
French (fr)
Inventor
Hirokazu Nakajima
Satoru Konishi
Masashi Okano
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to JP2006527634A priority Critical patent/JPWO2006001087A1/ja
Priority to PCT/JP2004/009514 priority patent/WO2006001087A1/ja
Publication of WO2006001087A1 publication Critical patent/WO2006001087A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a technology effective when applied to a high-frequency power amplifier. Background technology
  • a semiconductor device such as an RF power module is formed by mounting various electronic components such as semiconductor chips and passive components on a wiring board.
  • various electronic components such as semiconductor chips and passive components
  • a surface acoustic wave element and other surface mount elements are mounted on a multilayer substrate, and the surface acoustic wave element covers the metal film of the multilayer substrate.
  • a technique relating to a high-frequency module component having a configuration in which a plurality of surface acoustic wave elements are collectively covered with a single sealing member and hermetically sealed Disclosure of the invention
  • the entire RF power module is advantageous for the thin type and small size compared to the wire bonding method. If the heat dissipation path of the heat generated in step 1 is only the path that dissipates heat to the wiring board via the bump electrode, the heat generated by the semiconductor chip cannot be sufficiently dissipated, and the performance of the RF power module may be degraded. is there. In addition, when the heat generated in the semiconductor chip is dissipated to the wiring board through the bump electrode, if the heat is concentrated on the bump electrode, the bump electrode may be deteriorated by heat.
  • a metal cap is placed on the wiring board, and the metal cap is placed on the semiconductor chip. It is conceivable to improve the heat dissipation characteristics by connecting the backside of the semiconductor chip and releasing the heat generated by the semiconductor chip to the wiring board through the metal cap.
  • the present invention provides a semiconductor device in which a semiconductor chip and a passive component are mounted on a wiring board.
  • the semiconductor chip is flip-chip mounted, and a heat dissipation member that covers the semiconductor chip is mounted on the wiring board.
  • Passive components that are connected to the back surface and have a height higher than that of the semiconductor chip are mounted on the wiring board outside the heat radiating member and not mounted on the wiring board inside the heat radiating member.
  • the present invention provides a heat dissipation member that flip-chip mounts a semiconductor amplification element chip and covers the semiconductor amplification element chip in a semiconductor device in which the semiconductor amplification element chip and other electronic components are mounted on a wiring board. Is mounted on the wiring board and connected to the back side of the semiconductor amplifying element chip, and an electronic component having a height higher than that of the semiconductor amplifying element chip is mounted on the wiring board outside the heat dissipating member, It is not mounted on the wiring board.
  • FIG. 1 is a top view showing a conceptual structure of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the semiconductor device of FIG.
  • FIG. 3 is a top view showing a state where the heat radiation member is seen through in FIG.
  • FIG. 4 is a top view of a heat dissipation member used in the semiconductor device of FIG.
  • FIG. 5 is a cross-sectional view of the heat dissipation member of FIG.
  • FIG. 6 is a cross-sectional view of the heat dissipating member of FIG.
  • FIG. 7 is a circuit block diagram showing an example of the circuit configuration of the semiconductor chip.
  • FIG. 8 is a cross-sectional view conceptually showing a state where the semiconductor device of FIG. 1 is mounted on a mounting board.
  • FIG. 9 is a cross-sectional view of a semiconductor device as an embodiment of the present invention during the manufacturing process.
  • FIG. 10 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG.
  • FIG. 11 is a cross-sectional view of the semiconductor device during the manufacturing step following that of FIG.
  • FIG. 12 is a cross-sectional view conceptually showing a state in which a semiconductor device according to another embodiment of the present invention is mounted on a mounting board.
  • FIG. 13 is a top view showing a conceptual structure of a semiconductor device according to another embodiment of the present invention.
  • FIG. 14 is a cross-sectional view of the semiconductor device of FIG.
  • FIG. 15 is a top view showing a state where the heat radiation member is seen through in FIG.
  • FIG. 16 is a top view showing a conceptual structure of a semiconductor device according to another embodiment of the present invention.
  • FIG. 17 is a cross-sectional view of the semiconductor device of FIG.
  • FIG. 18 is a cross-sectional view conceptually showing a state where the semiconductor device of FIG. 16 is mounted on a mounting board.
  • hatching may be omitted even in a cross-sectional view so as to make the drawings easy to see. Even a plan view may be hatched to make the drawing easier to see.
  • a semiconductor device (electronic device) of the present embodiment will be described with reference to the drawings.
  • a semiconductor device for example, a high-frequency module such as a high-frequency power amplifier module (a high-frequency power amplifier module, an RF (Radio Frequency) power module, a high-frequency power amplifier, or a power amplifier) is used. The case where it is applied will be explained.
  • FIG. 1 is a top view (plan view) showing a conceptual structure of the semiconductor device (RF module) 1 of the present embodiment
  • FIG. 2 is a conceptual cross-sectional view (side cross-sectional view) of the semiconductor device 1.
  • FIG. 3 is a top view (plan view) showing a state in which the heat dissipating member 5 is seen through (omitted)
  • FIG. 4 is a top view (plan view) of the heat dissipating member 5 used in the semiconductor device 1
  • FIGS. 5 and 6 are cross-sectional views of the heat dissipating member 5.
  • FIG. 2 shows a conceptual cross-sectional structure for clarifying the height positional relationship of each component of the semiconductor device 1, for example, A in FIG.
  • the semiconductor device of the present embodiment shown in FIGS. 1 to 3 includes a wiring board (multilayer board, multilayer wiring board, module board) 2 and wiring Semiconductor chip (semiconductor element, active element) 3 consisting of active elements mounted (mounted) on board 2 and passive components (passive elements, chip parts) consisting of passive elements mounted (mounted) on wiring board 2 4 And a heat dissipating member (metal cap, metal force par, heat dissipating cap, heat dissipating force par, heat dissipating plate) 5 mounted (bonded) to the wiring board 2 so as to cover the semiconductor chip 3.
  • the semiconductor chip 3 and the passive component 4 are electrically connected to the conductor layer (electrode, wiring, transmission line) of the wiring board 2.
  • the semiconductor device 1 can be mounted on, for example, an external circuit board (not shown) or a mother board.
  • the wiring board 2 for example, a multilayer board (multi-layer wiring board) in which a plurality of insulator layers (dielectric layers) 11 and a plurality of conductor layers (wiring layers) are laminated and integrated can be used. .
  • a multilayer board multi-layer wiring board
  • four insulating layers 11 are stacked to form the wiring board 2.
  • the number of stacked insulating layers 11 is not limited to this and can be variously changed.
  • a material for forming the insulator layer 11 of the wiring board 2 for example, a ceramic material such as alumina (aluminum oxide, ⁇ 1 2 ⁇ 3 ) can be used.
  • the wiring board 2 is a ceramic multilayer board.
  • the insulating layer 1 1 is made of a ceramic material having a higher thermal conductivity than the resin material, and the wiring board 2 is a ceramic substrate (ceramic multilayer substrate), thereby further improving the heat dissipation characteristics of the semiconductor device 1. You can.
  • the material of the insulator layer 11 of the wiring board 2 is not limited to a ceramic material and can be variously changed. For example, glass epoxy resin can be used.
  • the uppermost conductor layer of the wiring board 2 forms a board-side terminal (terminal, electrode) 1 2 a made of a conductor on the upper surface 2 a of the wiring board 2, and the lowermost conductor layer of the wiring board 2
  • External connection terminals (terminals, electrodes, module electrodes) 1 2 b made of a conductor are formed on the lower surface 2 b of the wiring board 2.
  • Wiring board A conductor layer (wiring layer, wiring pattern, conductor pattern) is also formed inside 2, that is, between the insulator layers 11, but is not shown in FIG. 2 for simplicity.
  • a material for forming the conductor layer of the wiring board 2 for example, a material having good conductivity and thermal conductivity such as copper or copper alloy can be used.
  • the conductor layers of the upper surface 2 a and the lower surface 2 b of the wiring board 2 are formed on the surface of an alloy of copper (C u) and tungsten (W). Nickel (N i) plating gold (A u) plating may be applied in order.
  • the conductor layer (conductor layer between the insulator layers 11) inside (inner layer) of the wiring board 2 can be formed of, for example, an alloy of copper (C u) and tandasten (W).
  • a wiring pattern for supplying a reference potential for example, a reference potential supplying terminal 1 2c on the lower surface 2b of the wiring board 2 is an insulator.
  • the wiring pattern for the layer 11 can be formed in a solid pattern that covers most of the area where the wiring is formed, and the wiring pattern for the transmission line can be formed in a strip pattern.
  • Each conductor layer (wiring layer) constituting the wiring board 2 is electrically connected through a conductor or a conductor film in the via hole (through hole) 1 3 formed in the insulator layer 1 1 as necessary.
  • the conductor film in the via hole 13 is made of, for example, an alloy of copper (C u) and tandasten (W). Therefore, distribution!
  • the board-side terminal 1 2 a of the upper surface 2 a of the board 2 is connected to the upper surface 2 a of the wiring board 2 and / or the internal wiring layer (wiring layer between the insulating layers 1 1) and via honore 1 3 as necessary. It is electrically connected to the external connection terminal 1 2 b on the lower surface 2 b of the wiring board 2 via a conductor film or the like.
  • the via holes 1 3 a provided below the semiconductor chip 3 function as thermal vias for conducting heat generated in the semiconductor element 3 to the lower surface 2 b side of the wiring board 2. be able to.
  • the passive component 4 includes a passive element such as a resistive element (for example, a chip resistor), a capacitive element (for example, a chip capacitor), or an inductor element (for example, a chip inductor).
  • a passive component a chip component or the like can be used.
  • integrated passive component IPC: Integrated Passive Component, IPD: Integrated Passive Device
  • the electrode 14 of the passive component 4 is joined (mounted and connected) to the board-side terminal 12a of the upper surface 2a of the wiring board 2 by a conductive bonding material (adhesive) 15 such as solder, and is electrically connected. ing.
  • the semiconductor chip 3 is composed of active elements, for example, a semiconductor amplification element chip (high frequency power amplification element chip).
  • the semiconductor chip 3 is a semiconductor amplification element that constitutes a power amplification circuit in the semiconductor device 1.
  • a heterojunction bipolar transistor mainly composed of GaAs or InP, SiGe or Si-MI SFET (Metal Insulator Semiconductor Field Effect) Field-effect transistors such as transistors) or semiconductor elements (semiconductor amplification elements) such as HEMTs (High Electron Mobility Transistors) mainly composed of GaAs are formed.
  • semiconductor chip 3 for example, various semiconductor elements (semiconductor amplification elements) or semiconductor integrated circuits are formed on a semiconductor substrate (semiconductor wafer) made of single crystal silicon, etc., and then the backside of the semiconductor substrate is ground as necessary. Then, the semiconductor substrate is separated into each semiconductor chip 3 by dicing or the like.
  • a plurality of bump electrodes (projection electrodes) 17 are formed on the surface (main surface on the semiconductor element forming side) 3 a of the semiconductor chip 3.
  • the bump electrode 17 is, for example, a solder bump.
  • a gold bump or the like can be used as the bump electrode 17.
  • the bump electrode 17 is electrically connected to a semiconductor element (semiconductor amplification element) or a semiconductor integrated circuit formed on the semiconductor chip 3.
  • FIG. 7 is a circuit block diagram showing an example of the circuit configuration of the semiconductor chip 3.
  • Fig. 7 illustrates the circuit block of semiconductor chip 3 for an amplifier circuit used in an RF power module that can use two frequency bands, eg GSM900 and DCS 1800 (dual panda type). .
  • the two frequency bands GSM and DCS
  • the two frequency bands are amplified by dividing them into two amplifier circuits.
  • Each amplifier circuit for example, amplifies in three stages, and one transistor 20a (for example, MISFET) is used for each stage.
  • the amplifier circuit (transistor 20a) at each stage is controlled by the control circuit 20b.
  • the semiconductor chip 3 incorporates the amplifier circuit of FIG. 7 into one chip. Therefore, the semiconductor device 1 is
  • the circuit is composed of a single semiconductor chip 3 for efficient amplification and passive components 4 (plural).
  • the semiconductor chip 3 is flip-chip connected (flip-chip mounted) to the upper surface 2 a of the wiring board 2. That is, the semiconductor chip 3 has its back surface (main surface opposite to the main surface on the semiconductor element forming side) 3 b facing upward, and its front surface (main surface on the semiconductor element forming side) 3 a is the wiring board 2 It is mounted (mounted) on the upper surface 2 a of the wiring board 2 so as to face the upper surface 2 a of the wiring board 2. Therefore, the semiconductor chip 3 is face-down bonded to the upper surface 2 a of the wiring board 2.
  • the bump electrodes 17 on the surface 3 a of the semiconductor chip 3 are joined (mounted and connected) to the board-side terminals 1 2 a on the upper surface 2 a of the wiring board 2 and are electrically connected. Therefore, the semiconductor element (semiconductor amplification element) or the semiconductor integrated circuit formed on the semiconductor chip 3 is electrically connected to the board-side terminal 1 2 a on the upper surface 2 a of the wiring board 2 via the bump electrode 17. Is done. Also, in order to buffer the burden on the bump electrode 17 due to the difference in thermal expansion coefficient between the semiconductor chip 3 and the wiring board 2, an underfill resin is provided between the semiconductor chip 3 and the upper surface 2a of the wiring board 2. It is also possible to fill (not shown).
  • the semiconductor chip 3 is flip-chip mounted on the wiring board 2 by face-down bonding.
  • the semiconductor chip 3 is face-up bonded to the wiring board 2, and the board-side terminal 1 2a of the wiring board 2 and the bonding pad of the semiconductor chip 3 are connected by a bonding wire.
  • the thickness (height) of the semiconductor device 1 can be made thinner (lower) by the loop height of the bonding wire. Therefore, it is advantageous for thinning the semiconductor device.
  • a heat-dissipating member (metal cap, metal force par, heat dissipating cap, heat dissipating power par, heat dissipating plate) 5 is mounted (connected) so as to cover the semiconductor chip 3
  • the back surface 3 b of the semiconductor chip 3 is connected (joined) to the inner surface of the heat dissipation member 5.
  • the heat dissipating member 5 is made of a material having good (high) heat conductivity, for example, a metal material such as copper (Cu).
  • the heat dissipating member 5 is, for example, a metal cap, and can be formed by processing a metal plate.
  • the heat dissipating member 5 is made of a good moldable material. Compare heat dissipation member 5 If it is formed of copper (Cu) or an alloy containing copper as a main component, the heat conductivity and formability of the heat dissipating member 5 can be improved, and the member cost of the heat dissipating member 5 can be reduced.
  • the heat radiating member 5 includes a side wall (leg) 5 a surrounding the periphery of the semiconductor chip 3 and a ceiling part (upper wall, top plate) that connects the upper part of the side wall 5 a and covers the upper part of the semiconductor chip 3. , Roof part) 5 b.
  • the inner surface (lower surface, inner wall) 5 c of the ceiling part 5 b of the heat radiating member 5 is connected (bonded or bonded) to the back surface 3 b of the semiconductor chip 3 by a bonding material (adhesive material) 18.
  • the joining material 18 for joining the semiconductor chip 3 and the heat radiating member 5 is preferably made of a joining material having good (high) thermal conductivity, such as silver paste or solder.
  • At least a part of the heat dissipation member 5 (in the side wall portion 5 a) (here, the joint portion 5 e) is bonded to the board-side terminal 1 2 a of the upper surface 2 a of the wiring board 2 by the bonding material (adhesive material) 19. Connected (connected, glued).
  • the bonding material 19 for bonding the heat dissipating member 5 and the board-side terminal 1 2 a of the upper surface 2 a of the wiring board 2 is preferably made of a bonding material having a good thermal conductivity (high), such as solder or Made of silver paste.
  • the board-side terminal 1 2 a to which the heat dissipating member 5 is bonded via the bonding material 1 9 is the upper surface 2 a of the wiring board 2 or the internal wiring layer (wiring layer between the insulator layers 1 and 1) and via holes 1 3 is electrically connected to the reference potential supply terminal 1 2 c on the lower surface 2 b of the wiring board 2 via a conductor film or the like in the wiring board 2.
  • FIGS. 1 to 6 it is connected to the lowermost portion of the side wall 5a of the heat radiating member 5 and extends in a direction substantially parallel to the upper surface 2a of the wiring board 2 (projecting).
  • the joining portion 5 e to be provided is provided at least at a part of the lower portion of the side wall portion 5 a of the heat radiating member 5. Bonding to the board-side terminal 1 2 a increases the bonding area between the heat dissipating member 5 and the board-side terminal 1 2 a on the upper surface 2 a of the wiring board 2 and increases the bonding strength.
  • the side wall portion 5a, the ceiling portion 5b, and the joint portion 5e of the heat radiation member 5 can be formed as a single member, for example, by processing a metal plate or the like. 5 can be formed.
  • the heat dissipating member 5 joint part 5 e
  • the mounting (joining) process of the heat dissipating member 5 to the wiring board 2 is reduced.
  • the manufacturing process of the semiconductor device 1 is not complicated, and the manufacturing cost of the semiconductor device 1 can be reduced.
  • marking 21 such as a product number can be performed on the upper surface (outer surface) 5 d of the ceiling portion 5 a of the heat radiating member 5.
  • Marking 2 1 is the product number of semiconductor device 1 (which can include symbols and symbols) and lot number (which can also include symbols and symbols) after mounting heat dissipation member 5 on wiring board 2 Can be formed by printing on the upper surface (outer surface) 5 d of the ceiling portion 5 a of the heat radiating member 5.
  • the heat dissipating member 5 is mounted on the wiring board 2 so as to cover the semiconductor chip 3 and the passive component 4b lower than the semiconductor chip 3, the heat dissipating member 5
  • the area of the upper surface 5d of the ceiling portion 5b can be made relatively large, and the upper surface 5d of the heat radiating member 5 can be easily used as a marking area. Further, the upper surface 5 d of the heat dissipating member 5 can also be used as an adsorption area for adsorbing and moving the semiconductor device 1.
  • the marking 21 can be omitted if not required.
  • the heat generated in the semiconductor chip 3 is conducted from the front surface 3a side of the semiconductor chip 3 to the wiring board 2 through the pump electrode 17 and the substrate side terminal 12a, and further, the back surface of the semiconductor chip 3 3 Conducted from the b side force to the wiring board 2 through the bonding material 18, the heat dissipating member 5, the bonding material 19 and the board side terminal 1 2 a.
  • the semiconductor chip 3 is a semiconductor amplifying element chip
  • the semiconductor chip 3 generates a large amount of heat, and unless the heat dissipation characteristics of the semiconductor chip 3 are increased, the performance of the semiconductor chip 3 and the semiconductor device 1 on which the semiconductor chip 3 is mounted deteriorates. Resulting in.
  • the heat dissipation path of the semiconductor chip 3 is provided not only with the heat dissipation path that radiates heat to the wiring board 2 via the bump electrodes 17 but also the heat dissipation path that radiates heat to the wiring board 2 via the heat dissipation member 5.
  • the heat dissipation characteristics of the semiconductor chip 3 and the semiconductor device 1 on which the semiconductor chip 3 is mounted can be improved, and the performance of the semiconductor device 1 can be improved.
  • the thermal degradation of 17 can be suppressed and the reliability of the semiconductor device can be improved.
  • the semiconductor chip 3 is mounted on the wiring board 2 by flip chip mounting. Compared with the case where the semiconductor chip 3 is face-up bonded to the wiring board 2 and the board side terminal 1 2 a of the wiring board 2 is connected to the bonding pads of the semiconductor chip 3 by wire bonding.
  • the total thickness (height) T of the semiconductor device 1 is equal to the wire loop height. Can be made thinner (lower). Therefore, it is advantageous for the thin shape of the semiconductor device 1.
  • the heat generated in the semiconductor chip 3 is radiated from the front surface 3a side of the semiconductor chip 3 to the wiring board 2 through the pump electrode 17 and from the back surface 3b side of the semiconductor chip 3 to the heat radiating member.
  • the semiconductor chip 3 Since heat can be radiated to the wiring board 2 via 5, the semiconductor chip 3 is face-up bonded to the wiring board 2, and the board-side terminal 1 2a of the wiring board 2 and the semiconductor chip 3 are connected by wire bonding. Heat dissipation characteristics equivalent to or better than the case where the bonding pads are connected can be obtained.
  • the semiconductor chip 3 is flip-chip mounted on the wiring board 2, and the semiconductor chip 3 is connected to the board-side terminal 12 a of the wiring board 2 via the bump electrode 17.
  • the area of the surface 3 a electrode of the semiconductor chip 3 and the board-side terminal 1 2 a of the wiring board 2 is reduced. be able to. Therefore, the areas of the semiconductor chip 3 and the wiring board 2 can be reduced, which is advantageous for downsizing the semiconductor device 1.
  • a via hole 13 3a is provided as a thermal via below the semiconductor chip 3.
  • the heat dissipation characteristics of the semiconductor device 3 and the semiconductor device 1 on which the semiconductor device 3 is mounted can be further improved, but the heat generated by the semiconductor chip 3 can be dissipated to the wiring board 2 via the heat dissipation member 5.
  • the formation of the via hole 13 a serving as a thermal via disposed below the semiconductor chip 3 can be omitted.
  • a plurality of passive components 4 are mounted on the upper surface 2a of the wiring board 2 as electronic components other than the semiconductor chip 3.
  • Its height (top height) is the height of the semiconductor chip 3 (top height) h.
  • Passive component 4 a (height of passive component 4 a 1 ⁇ > height h of semiconductor chip 3) is not covered by heat dissipation member 5 on upper surface 2 a of wiring board 2.
  • the height hi of the passive component 4 a among the passive components 4 is the height h of the semiconductor chip 3. (Passive component 4 a height 1 ⁇ > semiconductor chip 3 height h 0 ), and the upper surface 2 a of the wiring board 2 a has a higher height than such a semiconductor chip 3 passive component 4 Passive component 4 containing a is mounted and is higher than the semiconductor chip 3.Passive component 4a is mounted on the upper surface 2a of the wiring board 2 outside the heat dissipating member 5, and the heat dissipating member 5 It is not mounted on the upper surface 2 a of the internal wiring board 2.
  • the height (topmost height) h 2 is the height of the semiconductor chip 3 (topmost height) h.
  • the passive component 4 b (height of the passive component 4 b h 2 and the height h of the semiconductor chip 3) is covered by the heat dissipating member 5 of the upper surface 2 a of the wiring board 2.
  • Passive component 4 b height h 2 ⁇ semiconductor chip 3 height h 0 ), and passive component 4 b having a height lower than that of semiconductor chip 3 is located outside heat dissipation member 5.
  • the wiring board 2 is mounted on the upper surface 2 a (that is, the region 2 2 a) and the upper surface 2 a (that is, the region 2 2 b) of the wiring substrate 2 inside the heat dissipation member 5.
  • the heat dissipating member 5 covers the semiconductor chip 3 and the passive component 4 b having a height lower than that of the semiconductor chip 3 and the passive component 4 a having a height higher than that of the semiconductor chip 3. It is mounted (bonded) on the upper surface 2 a of the wiring board 2 so as not to cover the wiring board 2.
  • the height h of the semiconductor chip 3. Corresponds to the height h 0 of the uppermost part of the semiconductor chip 3, and when the semiconductor chip 3 is mounted (implemented) on the upper surface 2a of the wiring board 2, from the upper surface 2a of the wiring board 2 to the semiconductor chip 3 Height to the top of (Height in a direction perpendicular to the upper surface 2a of the wiring board 2) h.
  • the back surface 3 b of the semiconductor chip 3 corresponds to the top of the semiconductor chip 3, so that the top surface 2 a of the wiring board 2 to the back surface 3 b of the semiconductor chip 3
  • the height (height in the direction perpendicular to the upper surface 2a of the wiring board 2) is the height h of the semiconductor chip 3. It will correspond to.
  • the height hp h 2 of passive component 4 (4 a, 4 b) is the top height of passive component 4 (4 a, 4 b)! !
  • passive component 4 (4 a, 4 b) In response to h 2 , when passive component 4 (4 a, 4 b) is mounted (mounted) on top surface 2 a of wiring board 2, from top surface 2 a of wiring board 2 to passive component 4 (4 a 4 b) Height to the top (height in the direction perpendicular to the upper surface 2 a of the wiring board 2)! ! Corresponding to the I h 2. If passive component 4 (4 a, 4 b) is a chip component, the top surface 16 of passive component 4 (4 a, 4 b) corresponds to the top of passive component 4 (4 a, 4 b).
  • the height from the upper surface 2 a of the wiring board 2 to the upper surface 16 of the passive component 4 (4 a, 4 b) (the height in the direction perpendicular to the upper surface 2 a of the wiring board 2) is the passive component 4 (4 a , 4 b) corresponds to the height hh 2 .
  • the height of the heat dissipating member 5 is determined by the height of the electronic component (element) having the highest height among the electronic components inside the heat dissipating member 5 (passive component 4 and semiconductor chip 3). . Unlike this embodiment, it may be possible to mount (join) the heat dissipating member 5 on the upper surface 2 a of the wiring board 2 so as to cover the semiconductor chip 3 and the passive component 4 a higher than the semiconductor chip 3. In this case, the height of the heat dissipating member 5 is determined not by the semiconductor chip 3, but by the height of the semiconductor chip 3 and the height hi of the passive component 4a.
  • the thickness of the entire semiconductor device 1 is increased. From the standpoint of preventing short circuits, it is better not to contact the heat dissipation member 5 made of a metal material such as copper with the electrode 14 of the passive component 4, so that the passive component 4 is higher in height than the semiconductor chip 3. It is necessary to provide a gap between “a” and the heat dissipating member 5, and the thickness of the entire semiconductor device 1 is further increased.
  • the semiconductor chip 3 and the semiconductor chip 3 The power to cover the electronic component (passive component 4 b) is lower than the height of the electronic component (passive component 4 a), which is higher than the semiconductor chip 3. It is mounted (joined) on the upper surface 2a. An electronic component (passive component 4 a) having a height higher than that of the semiconductor chip 3 is mounted on the upper surface 2 a of the wiring board 2 outside the heat radiating member 5, and the upper surface of the wiring board 2 inside the heat radiating member 5. 2 Not installed in a. For this reason, the electronic component (element) having the highest height among the electronic components inside the heat radiating member 5 (here, the passive component 4 b and the semiconductor chip 3) is the semiconductor chip 3.
  • the height h 3 is defined by the height of the semiconductor chip 3. This is not the case where the heat dissipating member 5 is arranged on the electronic component (passive component 4 a) having a height higher than that of the semiconductor chip 3. For this reason, the thickness (height) T of the entire semiconductor device 1. Can be made thin. For example, the thickness T of the entire semiconductor device 1. Can be reduced to l mm or less. Therefore, it becomes easier to use the semiconductor device 1 for an electronic device, for example, a cellular phone, which requires a thinner semiconductor device. For example, if the semiconductor device 1 of the present embodiment is applied to a power amplification device mounted on a mobile phone, the effect is greater.
  • the heat dissipating member 5 is mounted (bonded) on the upper surface 2 a of the wiring board 2 so as not to cover the electronic component (passive component 4 a) that is higher than the semiconductor chip 3. Therefore, even if the ceiling part 5b of the heat dissipation member 5 is flat and the inner surface 5c is flat, the semiconductor of the electronic components (semiconductor chip 3 and passive component 4b) in the heat dissipation member 5
  • the heat-dissipating member 5 made of a conductor such as copper is not in contact with the passive component 4 b which is an electronic component other than the chip 3. Therefore, electronic components other than semiconductor chip 3
  • a short circuit between the (passive component 4 b) and the heat dissipating member 5 can be prevented.
  • the inner surface 5c of the ceiling portion 5b of the heat radiating member 5 can be made flat and the heat radiating member 5 can have a relatively simple structure, the heat radiating member 5 can be easily processed. For this reason, the manufacturing cost of the semiconductor device can be reduced.
  • the ceiling 5b of the heat dissipating member 5 can be formed into a flat plate and the upper surface 5d thereof can be made flat, it is easy to mark the upper surface 5d of the heat dissipating member 5, and the upper surface of the heat dissipating member 5 It is also easy to use 5d as a suction area.
  • the height (top height) h 3 of the heat dissipating member 5 is placed on the upper surface 2 a of the wiring board 2.
  • the height of the highest passive component here, the height of the passive component 4a is the same as or lower than the height of the passive component 4a).
  • the height h 3 of the heat dissipating member 5 is the height h of the uppermost portion of the heat dissipating member 5
  • the upper surface (outer surface) of the b 5 d corresponds to the top of the heat sink 5, so the upper surface of the wiring board 2 2 a To the upper surface 5 d of the heat radiating member 5 (height in the direction perpendicular to the upper surface 2 a of the wiring board 2) corresponds to the height h 3 of the heat radiating member 5.
  • the thickness of the semiconductor chip 3 can be reduced.
  • the thickness of the chip 3 can be reduced to about 150 to 300 ⁇ m, and accordingly, the height h of the semiconductor chip 3 when the semiconductor chip 3 is mounted on the wiring board 2. Can be lowered. Height of semiconductor chip 3 h.
  • the height h 3 of the heat dissipating member 5 mounted on the wiring board 2 so as to cover the semiconductor chip 3 is the upper surface of the wiring board 2 2 .
  • the height of the passive component 4 with the highest height is equal to or lower than the height h (hs ⁇ hj
  • the total thickness (height) T of the device 1 is almost determined by the thickness of the wiring board 2 and the height of the passive component 4 having the highest height (here, the height h J of the passive component 4a). Even if the heat dissipating member 5 is mounted on the wiring board 2, the total thickness T. of the semiconductor device 1 does not increase, and the entire thickness (height) T. of the semiconductor device 1 can be made the thinnest (low).
  • the thickness T of the entire semiconductor device 1 can be 1 mm or less.
  • the heat dissipating member 5 is mounted (joined) on the upper surface 2a of the wiring board 2 so as to cover the passive component 4b, the area of the upper surface 5d of the ceiling 5b of the heat dissipating member 5 is compared. Can be increased. For this reason, it becomes easy to use the upper surface 5d of the heat dissipating member 5 as a marking area (a region where the marking 21 is performed). Also semi-conductor It becomes easy to use the upper surface 5d of the heat dissipating member 5 as an adsorbing work rear when adsorbing the body device 1.
  • the semiconductor chip 3 can be Or it can be shielded against static electricity. Therefore, the influence of high frequency from the outside of the heat dissipating member 5 on the semiconductor chip 3 in the heat dissipating member 5 can be prevented by the shielding effect of the heat dissipating member 5, and malfunction of the semiconductor chip 3 can be prevented. In addition, it is possible to prevent high frequency generated from the semiconductor chip 3 in the heat radiating member 5 from leaking to the outside of the heat radiating member 5, and to prevent malfunction or deterioration of characteristics of peripheral devices (peripheral parts) outside the semiconductor device 1.
  • the semiconductor chip 3 is flip-chip mounted on the wiring board 2, and the heat radiating member 5 that covers the semiconductor chip 3 is mounted on the wiring board 2, and the heat radiating member is connected to the back surface 3 b of the semiconductor chip 3.
  • the heat generated by the semiconductor chip 3 that generates a large amount of heat, such as an amplifying element chip, can be dissipated to the wiring board 2 via the heat dissipation member 5 to improve the heat dissipation characteristics. Since electronic components other than chip 3 (passive components 4) are mounted, the entire thickness of the semiconductor device (RF power module) can be increased simply by mounting heat dissipation member 5 on wiring board 2.
  • the semiconductor chip 3 that generates a large amount of heat and needs to be improved in heat dissipation characteristics covers the height of the semiconductor chip h.
  • An electronic component (passive component 4 a) that is higher than the semiconductor chip 3 is mounted (bonded) to the wiring board 2 so that the higher electronic component (passive component 4 a) is not covered.
  • the semiconductor device (RF Power module) By mounting on the upper surface 2a of the wiring board 2 outside the heat dissipating member 5 and not mounting on the upper surface 2a of the wiring substrate 2 inside the heat dissipating member 5, the semiconductor device (RF Power module) The overall thickness can be reduced, and it is possible to improve both the heat dissipation characteristics and the semiconductor device (RF power module).
  • FIG. 8 is a sectional view conceptually showing a state in which the semiconductor device 1 is mounted on the mounting substrate 31 (secondary mounting).
  • the semiconductor device 1 having the above-mentioned configuration is a mounting board (wiring board, external circuit board, mother board) 3 1 as shown in FIG. To be implemented.
  • Mounting board electrodes (terminals, electrodes) 3 2 are formed on the upper surface of the mounting board 3 1.
  • the external connection terminals 1 2 b of the lower surface 2 b of the wiring board 2 of the semiconductor device 1 are mounted on the mounting board 3 1. Bonded (connected, soldered, mounted) to the substrate electrode 3 2 via a bonding material 3 3 such as solder and electrically connected.
  • the reference potential supply terminal 1 2 c of the lower surface 2 b of the wiring board 2 of the semiconductor device 1 is bonded to the mounting substrate electrode 3 2 a of the mounting substrate 3 1 for supplying the reference potential via the bonding material 3 3 (solder)
  • the reference potential (for example, ground potential) is supplied to the reference potential supply terminal 1 2 c of the semiconductor device 1.
  • the heat generated in the semiconductor chip 3 is transferred via the heat dissipation member 5 and the bump electrode 17. Conducted to the wiring board 2 and further conducted to the mounting board 31 to dissipate heat.
  • the reference potential supply terminal 1 2 c on the lower surface 2 b of the wiring board 2 of the semiconductor device 1 is bonded (soldered) to the mounting board electrode 3 2 a of the mounting board 3 1, the heat generated in the semiconductor chip 3 From the back surface 3 b of the semiconductor chip 3, bonding material 18, heat radiation member 5, bonding material 19, board-side terminal 1 2 a, conductor in via hole 13 (conductor film), for supplying reference potential Heat is dissipated to the mounting board 3 1 through the terminals 1 2 c and bonding material 3 3, and the surface of the semiconductor chip 3 3 a force, bump electrode 1 7, board-side terminal 1 2 a, via hole 1 3 a It is possible to dissipate heat to the mounting board 31 through the conductor (conductor film), the reference potential supply terminal 12c and the bonding material 33.
  • 9 to 11 are cross-sectional views of the semiconductor device according to the embodiment of the present invention during the manufacturing process.
  • a wiring board 2 is prepared.
  • the wiring board 2 can be manufactured using, for example, a printing method, a sheet lamination method, a build-up method, or the like.
  • solder bonding material 1 is attached to the area where the passive component 4 on the upper surface 2 a of the wiring board 2 is to be mounted (the board side terminal 1 2 a to which the passive component 4 is connected).
  • 5) Print or apply is attached to the area where the passive component 4 on the upper surface 2 a of the wiring board 2 is to be mounted (the board side terminal 1 2 a to which the passive component 4 is connected).
  • the passive component 4 is mounted on the upper surface 2 a of the wiring board 2
  • the semiconductor chip 3 is mounted on the upper surface 2 a of the wiring board 2.
  • the passive component 4 may be mounted on the upper surface 2 a of the wiring board 2 first, or the semiconductor chip 3 may be mounted first.
  • solder bump (bump electrode 17) provided on the surface 3a of the semiconductor chip 3 is the upper surface 2a of the wiring board 2 so that the surface 3a side faces the upper surface 2a side of the wiring board 2
  • the substrate side terminals 1 2 a are aligned so as to face each other.
  • the passive component 4 and the semiconductor chip 3 are connected to the wiring board 2 via solder (bonding material 15) or solder bump (bump electrode 17) and electrically connected. .
  • a silver paste (bonding material 1 9) is applied on the board-side terminal 1 2 a on which the heat dissipating member 5 is to be mounted, and the silver on the back surface 3 b of the semiconductor chip 3 Apply the best (bonding material 1 8). Then, the heat dissipating member 5 is mounted on the upper surface 2 a of the wiring board 2 so as to cover the semiconductor chip 3 and the passive component 4 b having a height lower than that of the semiconductor chip 3.
  • the joint 5 e of the heat radiating member 5 is disposed on the board-side terminal 1 2 a of the upper surface 2 a of the wiring board 2 via the silver paste (joining material 19), and the semiconductor chip 3
  • the inner surface 5 c of the ceiling portion 5 b comes into contact with the back surface 3 b of the semiconductor chip 3 through the silver paste (bonding material 18).
  • the silver paste (bonding materials 1 8 and 1 9) is hardened by heat treatment or the like, and the bonding portion 5 e of the heat dissipating member 5 is bonded onto the board side terminal 1 2 a of the upper surface 2 a of the wiring board 2.
  • Bonding materials 1 and 1 9 can also be formed by solder.
  • solder (bonding material 15) and solder bump (bump electrode) used to bond passive component 4 and semiconductor chip 3 to wiring board 2 are used. It is preferable to use a solder having a melting point higher than that of 1 7) as a solder (bonding material 18, 19) for joining the heat dissipating member 5 to the wiring board 2 and the back surface 3 b of the semiconductor chip 3. .
  • the semiconductor device 1 as shown in FIGS. 1 to 3 can be manufactured.
  • the wiring board 2 is divided at a predetermined position, and the semiconductor device is divided into individual pieces. You can get one. (Embodiment 2)
  • FIG. 12 is a cross-sectional view (side cross-sectional view) conceptually showing a state in which a semiconductor device 1 a according to another embodiment of the present invention is mounted (secondary mounting) on a mounting board 31. This corresponds to FIG. 8 of the first embodiment.
  • a back electrode for example, a back source electrode of MISFET
  • MISFET magnetic field-effect transistor
  • the back electrode 3c of the semiconductor chip 3 is bonded to the bonding material. It is connected (joined and bonded) to the inner surface 5 c of the heat dissipating member 5 via 1 8. Since the other configuration of the semiconductor device 1a is almost the same as that of the semiconductor device 1 of the first embodiment, the description thereof is omitted here.
  • the back surface electrode 3 c of the semiconductor chip 3 is connected (bonded or bonded) to the inner surface 5 c of the heat dissipation member 5 through the bonding material 18.
  • a conductive material for example, forming the heat-dissipating member 5 from a metal material, and forming the bonding materials 1 8, 19 by silver paste or solder
  • a reference potential for example, ground potential
  • the conductive bonding material 3 3 is arranged from the mounting board electrode 3 2 a for supplying the reference potential of the mounting board 3 1.
  • Reference potential supply terminal 1 2 c of the wiring board 2 conductor (conductor film) in the via hole 1 3, board side terminal 1 2 a of the wiring board 2, conductive bonding material 1 9, conductive heat dissipation member
  • a reference potential (for example, ground potential) can be supplied to the back surface electrode 3 c of the semiconductor chip 3 through 5 and the conductive bonding material 18.
  • a reference potential for example, ground potential
  • FIG. 13 is a top view (plan view) showing a conceptual structure of a semiconductor device 1 b according to another embodiment of the present invention
  • FIG. 14 is a conceptual cross-sectional view of the semiconductor device 1 b
  • FIG. 15 is a top view (plan view) showing a state in which the heat dissipating member 5 is seen through (omitted) in FIG. Fig. 13 corresponds to Fig. 1 of the first embodiment
  • FIG. 14 corresponds to FIG. 2 of the first embodiment
  • FIG. 15 corresponds to FIG. 3 of the first embodiment.
  • the semiconductor device (for example, RF power module or high-frequency power amplifying device) of this embodiment shown in FIG. 1 to FIG. 15 lb is the semiconductor chip 3, the passive component 4 and the heat dissipation on the upper surface 2a of the wiring board 2a. Since the configuration is almost the same as that of the semiconductor device 1 of the first embodiment except for the positional relationship of the members 5 for the arrangement, the components other than the positional relationship of the semiconductor chip 3, the passive component 4, and the heat dissipating member 5 are here. The explanation is omitted.
  • the heat dissipation member 5 covers the semiconductor chip 3 and the passive component 4 b lower than the semiconductor chip 3 and does not cover the passive component 4 a higher than the semiconductor chip 3. As shown in the figure, it is mounted on the upper surface 2 a of the wiring board 2, and the inner surface 5 c of the ceiling 5 b of the heat radiation member 5 is connected (bonded and bonded) to the back surface 3 b of the semiconductor chip 3 by the bonding material 1 8
  • the heat dissipating member 5 is mounted on the upper surface 2a of the wiring board 2 so as to cover the semiconductor chip 3 and not the passive component 4, and the ceiling portion of the heat dissipating member 5
  • the inner surface 5 c of 5 b is connected (bonded or bonded) to the back surface 3 b of the semiconductor chip 3 by a bonding material 1 8.
  • the height (topmost height) 1 ⁇ is the height of the semiconductor chip 3 (topmost portion) on the upper surface 2a of the wiring board 2a. Height) h.
  • the passive component 4 mounted on the wiring board 2 has a height (top height) h 2 that is the height of the semiconductor chip 3 (top height) h.
  • Passive component 4b (height of passive component 4b! ⁇ Height of semiconductor chip 3) is included. It is mounted on the upper surface 2 a of the wiring board 2 outside the heat dissipating member 5 and is not mounted on the upper surface 2 a of the wiring substrate 2 inside the heat dissipating member 5. Accordingly, in the present embodiment, the heat radiating member 5 covers only the semiconductor chip 3. Other configurations are almost the same as those in the first embodiment. Although not shown, in the present embodiment as well, in the same manner as in the first embodiment, the upper surface 5d of the heat dissipating member 5 can be used as a marking area or a suction area.
  • the back surface electrode 3 c is provided on the back surface 3 b of the semiconductor chip 3, and the back surface electrode 3 c of the semiconductor chip 3 is connected to the conductive bonding material 18. It is also possible to connect (bond or bond) to the inner surface 5 c of the conductive heat radiating member 5.
  • a heat dissipating member 5 is mounted on the upper surface of the wiring board 2 so as to cover the semiconductor chip 3 that generates a large amount of heat, such as a semiconductor amplifier chip, but not other electronic components (passive components 4).
  • Electronic components (passive component 4) other than semiconductor chip 3 including electronic components (passive component 4a) higher than chip 3 are mounted on upper surface 2a of wiring board 2 outside heat dissipation member 5. Therefore, the heat dissipating member 5 is not disposed on the electronic component (passive component 4 a) having a height higher than that of the semiconductor chip 3. For this reason, the thickness (height) T of the entire semiconductor device 1.
  • the semiconductor device 1b can be made thinner (lower). Therefore, it becomes easier to use the semiconductor device 1b in an electronic device in which a thinner semiconductor device is particularly required, for example, a mobile phone. Further, since the heat generated by the semiconductor chip 3 having a large amount of heat generation such as a semiconductor amplifier chip can be radiated to the wiring board 2 through the heat radiating member 5, the semiconductor chip 3 and the semiconductor device 1b on which the semiconductor chip 3 is mounted 1 b This makes it possible to improve both the heat dissipation characteristics and reduce the thickness of the semiconductor device (RF power module).
  • the semiconductor chip 3 since no electronic components (passive components 4) other than the semiconductor chip 3 are mounted inside the heat dissipation member 5, even if the ceiling 5b of the heat dissipation member 5 is flat and the inner surface 5c is flat, The heat dissipating member 5 and the passive component 4 do not come into contact with each other. For this reason, a short circuit between the passive component 4 and the heat dissipating member 5 can be prevented.
  • the inner surface 5c of the ceiling portion 5b of the heat radiating member 5 can be supported and the heat radiating member 5 can have a relatively simple structure, the heat radiating member 5 can be easily processed. For this reason, the manufacturing cost of the semiconductor device can be reduced. Further, by covering the semiconductor chip 3 with a heat radiating member 5 made of a metal material or the like, the semiconductor chip 3 can be shielded against an electromagnetic field or static electricity.
  • the semiconductor chip 3 is covered but other electronic components (passive components 4) Since the heat dissipating member 5 is mounted on the upper surface 2a of the wiring board 2 so as not to cover, the dimensions (planar dimensions, area) of the heat dissipating member 5 can be reduced. For this reason, the member cost of the heat radiating member 5 can be reduced, which is advantageous in reducing the cost of the semiconductor device. In addition, the degree of freedom of arrangement of the semiconductor chip 3 and the passive component 4 on the upper surface 2a of the wiring board 2 can be increased. In addition, the process of attaching (mounting) the heat dissipating member 2 to the wiring board 2 can be simplified.
  • the heat dissipating member 5 when the heat dissipating member 5 is mounted on the upper surface 2a of the wiring board 2 so as to cover not only the semiconductor chip 3 but also the passive component 4b lower than the semiconductor chip 3 as in the first embodiment,
  • the area of the upper surface (outer surface) 5d of the ceiling 5b of the heat dissipating member 5 can be made relatively large, and the upper surface (outer surface) 5d of the heat dissipating member 5 can be used as a marking area or adsorption area. It becomes easy.
  • FIG. 16 is a top view (plan view) showing a conceptual structure of a semiconductor device 1c according to another embodiment of the present invention
  • FIG. 17 is a conceptual cross-sectional view of the semiconductor device 1c. (Side sectional view).
  • FIG. 16 corresponds to FIG. 1 of the first embodiment
  • FIG. 17 corresponds to FIG. 2 of the first embodiment.
  • the semiconductor device of the present embodiment shown in FIGS. 16 and 17 (for example, an RF power module or a high-frequency power amplifying device) lc is the semiconductor device of the first embodiment except for the shape of the heat dissipating member 5 1 Therefore, the description of the components other than the heat dissipating member 5 is omitted here.
  • the heat dissipating member 5 is bonded to the upper surface 2 a of the wiring board 2.
  • the heat dissipating member 5 is the same.
  • the part is bonded to the upper surface 2 a of the wiring board 2, and the other part extends to the outside of the upper surface 2 a of the wiring board 2 and extends on the side surface 2 c of the wiring board 2.
  • the heat dissipating member 5 includes a side wall portion 5 a surrounding the periphery of the semiconductor chip 3, and a side wall portion 5.
  • a ceiling part 5 b that connects the upper part of a and covers the upper part of the semiconductor chip 3, and the inner surface 5 c of the ceiling part 5 b is connected to the rear surface 3 b of the semiconductor chip 3 by a bonding material 18 (bonding) , Glued).
  • a part (one side) of the side wall 5a of the heat dissipating member 5 is provided with a joint 5e similar to that of the first embodiment, and the upper surface 2a of the wiring board 2 on the board side Although it is joined to the terminal 1 2 a by the joining material 1 9, the other part (one side) of the side wall portion 5 a of the heat dissipating member 5 is located outside the upper surface 2 a of the wiring board 2 and the wiring board. 2 extends on the side surface 2c.
  • a protruding portion 5 f is provided on the side wall portion 5 a of the heat dissipation member 5 that extends on the side surface 2 c of the wiring board 2, and this protruding portion 5 f is provided on the side surface 2 c of the wiring board 2. It is fixed by being fitted into the notch (recessed part) 2d formed in. Other configurations are almost the same as those in the first embodiment.
  • the upper surface 5d of the heat dissipating member 5 can be used as a marking area or a suction area.
  • the back surface electrode 3 c is provided on the back surface 3 b of the semiconductor chip 3, and the back surface electrode 3 c of the semiconductor chip 3 is connected to the conductive bonding material 1. It can also be connected (bonded, bonded) to the inner surface 5 c of the conductive heat-dissipating member 5 via 8.
  • the heat radiating member 5 is mounted on the upper surface 2a of the wiring board 2 so as to cover the semiconductor chip 3 and not the passive component 4. You can also.
  • FIG. 18 is a cross-sectional view conceptually showing a state in which the semiconductor device 1 c according to the present embodiment is mounted on the mounting substrate 3 1 (secondary mounting), and corresponds to FIG. 8 of the first embodiment. .
  • the semiconductor device 1 c is mounted on the mounting board 3 1, as shown in FIG. 18, the external connection terminal 1 2 b on the lower surface 2 b of the wiring board 2 is connected to the mounting board electrode 3 2 on the mounting board 3 1.
  • a bonding material 33 such as solder to be electrically connected.
  • the portion extending on the side surface 2 c of the wiring board 2 of the side wall 5 a of the heat radiating member 5 and the mounting board electrode 3 2 of the mounting board 3 1 are joined by a bonding material such as solder 3 3 It is to be joined (connected, soldered) via.
  • the heat generated in the semiconductor chip 3 is conducted from the surface 3 a side of the semiconductor chip 3 to the wiring board 2 through the bump electrodes 17 and is dissipated to the mounting board 31.
  • a part of the heat dissipating member 5 such as solder 3 3 It is directly joined to the mounting board electrode 3 2 of the mounting board 3 1 through (connection, solder connection), and from the back surface 3 b side of the semiconductor chip 3 through the heat radiating member 5 The heat radiation to the plate 3 1 can be promoted. For this reason, the heat dissipation characteristics of the semiconductor chip 3 and the semiconductor device 1c on which the semiconductor chip 3 is mounted can be further improved, and the performance of the semiconductor device 1 can be further improved. In addition, it is possible to dissipate more heat from the semiconductor chip 3 through the heat dissipation member 5 than the heat dissipation path through the bump 17, and the heat loss of the bump 17 can be reduced. It is possible to suppress defects and improve the reliability of the semiconductor device.
  • the RF power module (high frequency power amplifier) has been described.
  • the present invention is not limited to this, and a semiconductor chip made of an active element on a wiring board and a passive element.
  • the present invention can be applied to various semiconductor devices mounted with passive components.
  • the semiconductor chip In a semiconductor device in which a semiconductor chip and a passive component are mounted on a wiring board, the semiconductor chip is flip-chip mounted, and a heat dissipation member that covers the semiconductor chip is mounted on the wiring board and connected to the back surface of the semiconductor chip.
  • the passive device which is higher than the semiconductor chip, is mounted on the wiring board outside the heat-dissipating member and not on the wiring board inside the heat-dissipating member, so that the semiconductor device can be thinned. become.
  • the heat dissipation characteristics of the semiconductor device can be improved.
  • the present invention provides a heat dissipation member that flip-chip mounts a semiconductor amplification element chip and covers the semiconductor amplification element chip in a semiconductor device in which the semiconductor amplification element chip and other electronic components are mounted on a wiring board. Is mounted on the wiring board and connected to the back side of the semiconductor amplifying element chip, and an electronic component having a height higher than that of the semiconductor amplifying element chip is mounted on the wiring board outside the heat dissipating member, By not mounting on the wiring board, the semiconductor device can be made thin. In addition, the heat dissipation characteristics of the semiconductor device can be improved. ' Industrial applicability
  • the present invention is useful as a semiconductor device that is required to be thin, such as a semiconductor device used in a mobile communication device such as a mobile phone.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　半導体装置（１）は、配線基板（２）と、配線基板（２）上にフリップチップ実装された半導体チップ（３）と、配線基板（２）上に搭載された受動部品（４）と、半導体チップ（３）を覆うように配線基板（２）に搭載され、半導体チップ（３）の裏面（３ｂ）に接続された放熱用部材（５）とを有している。受動部品（４）は、半導体チップ（３）よりも高さが高い受動部品（４ａ）を含んでおり、半導体チップ（３）よりも高さが高い受動部品（４ａ）は、放熱用部材（５）の外部の配線基板（２）の上面（２ａ）に搭載され、放熱用部材（５）の内部の配線基板（２）の上面（２ａ）には搭載されない。

Description

半導体装置 技術分野
本発明は、 半導体装置に関し、 特に、 高周波電力増幅装置に適用して有効な技 術に関する.ものである。 背景技術 田
R Fパワーモジュールのような半導体装置は、 配線基板上に半導体チップゃ受 動部品のような種々の電子部品を搭载することによって形成される。 近年、 この ような半導体装置に対する小型化や薄型ィ匕の要求が高まってきている。
また、 特開 2 0 0 2— 2 6 1 5 8 1号公報には、 多層基板上に表面弾性波素子 とその他の表面実装素子とが搭載され、 表面弾性波素子が多層基板の金属膜を施 した電極上に直接フリップチップ搭載され、 かつ複数の表面弾性波素子が一つの 封止部材により一括して覆われ気密封止されている構成の高周波モジュール部品 に関する技術が記載されている。 発明の開示
本発明者の検討によれば、 次のことが新たに見出された。
Fパワーモジュールのような半導体装置において、 配線基板に半導体チップ をフリップチップ実装した場合、 ワイヤボンディング方式に比べて、 R Fパワー モジュール全体の薄型ィ匕ゃ小型ィ匕には有利であるが、 半導体チップで発生した熱 の放熱経路がバンプ電極を介して配線基板に放熱する経路だけだと、 半導体チッ プの発熱を充分に放熱することができず、 R Fパワーモジュールの性能が低下す る可能性がある。 また、 半導体チップの発熱がバンプ電極を介して配線基板へ放 熱される際に、 バンプ電極に熱が集中すると、 バンプ電極が熱劣ィ匕する可能性も める。
このため、 配線基板上に金属キヤップを被せ、 この金属キヤップを半導体チッ プの裏面に接続して、 半導体チップの発熱を金属キャップを介して配線基板へ放 熱させることで、 放熱特性を向上させることが考えられる。
しかしながら、 配線基板には、 半導体チップ以外にも受動部品が搭載されてお り、 配線基板上に金属キヤップを被せただけでは、 R Fパワーモジュール全体の 厚みが厚くなつてしまう。 R Fパワーモジュール全体の薄型ィ匕を実現するために は、 配線基板上に搭載する各電子部品の外形寸法を総合的に勘案した対策が必要 となる。
本発明の目的は、半導体装置の薄型化を可能とする技術を提供することにある。 本発明の他の目的は、 半導体装置の放熱特性を向上できる技術を提供すること にある。
本発明の前記ならびにその他の目的と新規な特徴は、 本明細書の記述および添 付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。
本発明は、 半導体チップと受動部品とを配線基板上に搭載した半導体装置にお いて、 半導体チップをフリップチップ実装し、 半導体チップを覆うような放熱用 部材を配線基板に搭載して半導体チップの裏面に接続させ、 半導体チップよりも 高さが高い受動部品は放熱用部材の外部の配線基板上に搭載して放熱用部材の内 部の配線基板上には搭載しないものである。
また、 本発明は、 半導体増幅素子チップと他の電子部品とを配線基板上に搭載 した半導体装置において、 半導体増幅素子チップをフリップチップ実装し、 半導 体増幅素子チップを覆うような放熱用部材を配線基板に搭載して半導体増幅素子 チップの裏面に接続させ、 半導体増幅素子チップよりも高さが高い電子部品は放 熱用部材の外部の配線基板上に搭載して放熱用部材の内部の配線基板上には搭載 しないものである。 図面の簡単な説明
図 1は、 本発明の一実施の形態である半導体装置の概念的な構造を示す上面図 である。 図 2は、 図 1の半導体装置の断面図である。
図 3は、 図 1において放熱用部材を透視した状態を示す上面図である。
図 4は、 図 1の半導体装置で用レ、られる放熱用部材の上面図である。
図 5は、 図 4の放熱用部材の断面図である。
図 6は、 図 4の放熱用部材の断面図である。
図 7は、 半導体チップの回路構成の一例を示す回路プロック図である。
図 8は、 図 1の半導体装置が実装基板に実装された状態を概念的に示す断面図 である。
図 9は、本発明の一実施の形態である半導体装置の製造工程中の断面図である。 図 1 0は、 図 9に続く半導体装置の製造工程中における断面図である。
図 1 1は、 図 1 0に続く半導体装置の製造工程中における断面図である。
図 1 2は、 本発明の他の実施の形態である半導体装置が実装基板に実装された 状態を概念的に示す断面図である。
図 1 3は、 本発明の他の実施の形態である半導体装置の概念的な構造を示す上 面図である。
図 1 4は、 図 1 3の半導体装置の断面図である。
図 1 5は、 図 1 3において放熱用部材を透視した状態を示す上面図である。 図 1 6は、 本発明の他の実施の形態である半導体装置の概念的な構造を示す上 面図である。
図 1 7は、 図 1 6の半導体装置の断面図である。
図 1 8は、 図 1 6の半導体装置が実装基板に実装された状態を概念的に示す断 面図である。 発明を実施するための最良の形態
以下の実施の形態においては便宜上その必要があるときは、 複数のセクション に分割して説明するが、 特に明示した場合を除き、 それらはお互いに無関係なも のではなく、 一方は他方の一部または全部の変形例、 詳細、 補足説明等の関係に ある。 また、 以下の実施の形態において、 要素の数等 （個数、 数値、 量、 範囲等 を含む） に言及する場合、 特に明示した場合および原理的に明らかに特定の数に 限定される場合等を除き、 その特定の数に限定されるものではなく、 特定の数以 上でも以下でも良い。 さらに、 以下の実施の形態において、 その構成要素 （要素 ステップ等も含む） は、 特に明示した場合および原理的に明らかに必須であると 考えられる場合等を除き、 必ずしも必須のものではないことは言うまでもない。 同様に、 以下の実施の形態において、 構成要素等の形状、 位置関係等に言及する ときは、 特に明示した場合および原理的に明らかにそうでないと考えられる場合 等を除き、 実質的にその形状等に近似または類似するもの等を含むものとする。 このことは、 上記数値および範囲についても同様である。
以下、 本発明の実施の形態を図面に基づいて詳細に説明する。 なお、 実施の形 態を説明するための全図において、 同一の機能を有する部材には同一の符号を付 し、 その繰り返しの説明は省略する。 また、 以下の実施の形態では、 特に必要な とき以外は同一または同様な部分の説明を原則として繰り返さない。
また、 実施の形態で用いる図面においては、 断面図であっても図面を見易くす るためにハッチングを省略する場合もある。 また、 平面図などであっても図面を 見易くするためにハッチングを付す場合もある。
(実施の形態 1 )
本実施の形態の半導体装置 （電子装置） を図面を参照して説明する。 本実施の 形態では、 半導体装置 （電子装置） として、 例えば高周波パワーアンプモジユー ル （高周波電力増幅器モジュール、 R F (Radio Frequency) パワーモジュール、 高周波電力増幅装置、 電力増幅装置） などである高周波モジュールに適用した場 合について説明する。
図 1は、 本実施の形態の半導体装置 （R Fモジュール） 1の概念的な構造を示 す上面図 （平面図） であり、 図 2は半導体装置 1の概念的な断面図 （側面断面図） である。 図 3は、 図 1において、 放熱用部材 5を透視 （省略） した状態を示す上 面図 （平面図） である。 図 4は、 半導体装置 1で用いられる放熱用部材 5の上面 図（平面図）であり、図 5および図 6は、放熱用部材 5の断面図である。図 2は、 半導体装置 1の各構成部品の高さ位置関係などを明確にするための概念的な断面 構造が示されており、 例えば放熱用部材 5を省略しなかったときの図 3の A— A 線の断面にほぼ対応するものである。 また、 図 5は図 4の B— B線の断面に対応 し、 図 6は図 4の C一 C線の断面に対応する。
図 1〜図 3に示される本実施の形態の半導体装置 （ここでは R Fパワーモジュ ールまたは高周波電力増幅装置） 1は、 配線基板 （多層基板、 多層配線基板、 モ ジュール基板） 2と、 配線基板 2に搭載 （実装） された能動素子からなる半導体 チップ （半導体素子、 能動素子） 3と、 配線基板 2に搭載 （実装） された受動素 子からなる受動部品 （受動素子、 チップ部品） 4と、 半導体チップ 3を覆うよう に配線基板 2に搭載 （接合） された放熱用部材 （金属キャップ、 金属力パー、 放 熱用キャップ、 放熱用力パー、 放熱板） 5とを有している。 半導体チップ 3およ び受動部品 4は、 配線基板 2の導体層 （電極、 配線、 伝送線路） に電気的に接続 されている。 また、 半導体装置 1は、 例えば図示しない外部回路基板またはマザ 一ボードなどに実装することもできる。
配線基板 2は、例えば、複数の絶縁体層 （誘電体層） 1 1と、複数の導体層 （配 線層） とを積層して一体化した多層基板（多層配線基板）を用いることができる。 図 2では、 4つの絶縁体層 1 1が積層されて配線基板 2が形成されているが、 積 層される絶縁体層 1 1の数はこれに限定されるものではなく種々変更可能である。 配線基板 2の絶縁体層 1 1を形成する材料としては、 例えばアルミナ （酸化アル ミニゥム、 Α 1 2 Ο 3) などのようなセラミック材料を用いることができる。 この 場合、 配線基板 2はセラミック多層基板である。 絶縁体層 1 1を樹脂材料よりも 熱伝導率が高 ヽセラミック材料により形成して配線基板 2をセラミック基板 （セ ラミック多層基板） とすることで、 半導体装置 1の放熱特性をより向上させるこ とができる。 配線基板 2の絶縁体層 1 1の材料は、 セラミック材料に限定される ものではなく種々変更可能であり、 例えばガラスェポキシ樹脂などを用いること もできる。
配線基板 2の上面 （表面、 主面、 第 1の主面） 2 aと下面 （裏面、 主面） 2 b と各絶縁体層 1 1間とには、 配線形成用の導体層 （配線層、 配線パターン、 導体 パターン） が形成されている。 配線基板 2の最上層の導体層によって、 配線基板 2の上面 2 aに導電体からなる基板側端子 （端子、 電極） 1 2 aが形成され、 配 線基板 2の最下層の導体層によって、 配線基板 2の下面 2 bに導電体からなる外 部接続端子 （端子、 電極、 モジュール電極） 1 2 bが形成されている。 配線基板 2の内部、 すなわち絶縁体層 1 1の間にも導体層 （配線層、 配線パターン、 導体 パターン） が形成されているが、 図 2では簡略化のために図示を省略している。 配線基板 2の導体層を形成する材料としては、 例えば銅または銅合金などの導電 性および熱伝導性の良い材料などを用いることができる。 例えば、 配線基板 2の 上面 2 aおよび下面 2 bの導体層 （例えば基板側端子 1 2 aおよび外部接続端子 1 2 b ) は、 銅 （C u ) とタングステン （W) との合金の表面にニッケル （N i ) メツキおょぴ金 （A u ) メツキを順に施したものとすることができる。 この金メ ツキは、 導体層の酸化や侵食を防ぐ機能を有している。 また、 配線基板 2の内部 (内層） の導体層 （絶縁体層 1 1間の導体層） は、 例えば銅 (C u ) とタンダス テン （W) との合金により形成することができる。 また、 配線基板 2の導体層に より形成される配線パターンのうち、 基準電位供給用の配線パターン （例えば配 線基板 2の下面 2 bの基準電位供給用端子 1 2 cなど） は、 絶縁体層 1 1の配線 形成面の大半の領域を覆うようなべタパターンで形成し、 伝送線路用の配線パタ ーンは帯状のパターンで形成することができる。
配線基板 2を構成する各導体層 （配線層） は、 必要に応じて絶縁体層 1 1に形 成されたビアホール （スルーホール） 1 3内の導体または導体膜を通じて電気的 に接続されている。 ビアホール 1 3内の導体膜は、 例えば銅 ( C u ) とタンダス テン （W) との合金からなる。 従って、 配!！基板 2の上面 2 aの基板側端子 1 2 aは、 必要に応じて配線基板 2の上面 2 aおよび/または内部の配線層 （絶縁体 層 1 1間の配線層） やビアホーノレ 1 3内の導体膜などを介して、 配線基板 2の下 面 2 bの外部接続端子 1 2 bに電気的に接続されている。 なお、 ビアホール 1 3 のうち、 半導体チップ 3の下方に設けられたビアホール 1 3 aは、 半導体素子 3 で生じた熱を配線基板 2の下面 2 b側に伝導させるためのサーマルビアとして機 能することができる。
配線基板 2の上面 2 aには、 複数の受動部品 4が搭載されている。 受動部品 4 は、 抵抗素子 （例えばチップ抵抗） 、 容量素子 （例えばチップコンデンサ） また はインダクタ素子 （例えばチップインダクタ） などの受動素子からなる。 受動部 品 4としては、チップ部品などを用いることができる。また、受動部品 4として、 集積受動部品 （I P C : Integrated Passive Component, I P D : Integrated Passive Device) を用いることもできる。 受動部品 4の電極 14は、 半田などの 導電性の接合材 （接着材） 15により、 配線基板 2の上面 2 aの基板側端子 12 aに接合 （実装、 接続） され、 電気的に接続されている。
半導体チップ 3は、 能動素子からなり、 例えば半導体増幅素子チップ （高周波 用電力増幅素子チップ） である。 例えば、 半導体チップ 3は、 半導体装置 1にお いて電力増幅回路を構成する半導体増幅素子である。
半導体チップ 3の表層部分または内部には、 例えば、 G a A sまたは I n Pな どを主成分とするヘテロ接合パイポーラトランジスタ、 S i G eあるいは S i - MI SFET (Metal Insulator Semiconductor Field Effect Transistor) など の電界効果トランジスタ、 または GaAsなどを主成分とする HEMT (High Electron Mobility Transistor：高電子移動度トランジスタ） などの半導体素子 (半導体増幅素子） が形成されている。 半導体チップ 3は、 例えば、 単結晶シリ コンなどからなる半導体基板 （半導体ウェハ） に種々の半導体素子 （半導体増幅 素子） または半導体集積回路を形成した後、 必要に応じて半導体基板の裏面研削 を行ってから、 ダイシングなどにより半導体基板を各半導体チップ 3に分離した ものである。 半導体チップ 3の表面 （半導体素子形成側の主面） 3 aには、 複数 のバンプ電極 （突起状電極） 17が形成されている。 バンプ電極 17は、 例えば 半田バンプなどである。 バンプ電極 17として金バンプなどを用いることもでき る。 バンプ電極 17は、 半導体チップ 3に形成された半導体素子 （半導体増幅素 子） または半導体集積回路に電気的に接続されている。
図 7は、 半導体チップ 3の回路構成の一例を示す回路ブロック図である。 図 7 には、 例えば G SM900と DCS 1800との 2つの周波数帯が使用可能 （デ ュアルパンド方式） な R Fパワーモジュールに使用される増幅回路用の半導体チ ップ 3の回路プロックが例示されている。図 7の回路では、 2つの周波数帯域（G SMと DCS)を 2つの増幅回路に分けて増幅している。各増幅回路は、例えば、 3段増幅しており、 各段にそれぞれ 1つずつのトランジスタ 20 a (例えば M I SFET) が使用されている。 また、 各段の増幅回路 （トランジスタ 20 a) は 制御回路 20 bによりコントロールされている。 また、 半導体チップ 3は、 図 7 の増幅回路を 1チップ内に取り込んでいる。 従って、 半導体装置 1は、 このよう な増幅用の 1つの半導体チップ 3と、 受動部品 4 (複数） とにより回路構成され ている。
半導体チップ 3は、 配線基板 2の上面 2 aにフリップチップ接続 （フリツプチ ップ実装） されている。 すなわち、 半導体チップ 3は、 その裏面 （半導体素子形 成側の主面とは逆側の主面） 3 bが上方を向き、 その表面 （半導体素子形成側の 主面） 3 aが配線基板 2の上面 2 aに対向する向きで、 配線基板 2の上面 2 aに 搭载 （実装） されている。 従って、 半導体チップ 3は配線基板 2の上面 2 aにフ エースダウンボンディングされている。 半導体チップ 3の表面 3 aのバンプ電極 1 7は、 配線基板 2の上面 2 aの基板側端子 1 2 aに接合 （実装、 接続） され、 電気的に接続されている。このため、半導体チップ 3に形成された半導体素子（半 導体増幅素子） または半導体集積回路は、 バンプ電極 1 7を介して配線基板 2の 上面 2 aの基板側端子 1 2 aに電気的に接続される。 また、 半導体チップ 3と配 線基板 2との熱膨張率の差によるバンプ電極 1 7への負担を緩衝するために、 半 導体チップ 3と配線基板 2の上面 2 aとの間にアンダーフィル樹脂 （図示せず） を充填することも可能である。
本実施の形態では、 上記のように、 配線基板 2に半導体チップ 3をフェースダ ゥンボンディングしてフリップチップ実装している。 このため、 本実施の形態と は異なり、 配線基板 2に半導体チップ 3をフェースアツプボンディングしてボン デイングワイヤによつて配線基板 2の基板側端子 1 2 aと半導体チップ 3のボン デイングパッドとを接続する場合に比べて、 ボンディングワイヤのループ高さの 分だけ、半導体装置 1の厚み（高さ） を薄く （低く）することができる。従って、 半導体装置の薄型化に有利となる。
配線基板 2の上面 2 aには、 半導体チップ 3を覆うように、 放熱用部材 （金属 キャップ、 金属力パー、 放熱用キャップ、 放熱用力パー、 放熱板） 5が搭載 （接 合） されており、放熱用部材 5の内面に半導体チップ 3の裏面 3 bが接続（接合） されている。 放熱用部材 5は、 熱伝導性の良い （高い） 材料からなり、 例えば銅 ( C u )などの金属材料からなる。放熱用部材 5は、例えば金属キヤップであり、 金属板を加工することなどにより形成することができる。また、放熱用部材 5は、 成形性の良レヽ材料により形成されていれば、 より好ましい。 放熱用部材 5を例え ば銅 ( C u ) または銅を主成分とする合金により形成すれば、 放熱用部材 5の熱 伝導性および成形性を高めることができ、 更に放熱用部材 5の部材コストも低減 できる。
放熱用部材 5は、 半導体チップ 3の周囲を囲む側壁部 （脚部） 5 aと、 側壁部 5 aの上部を連結し、 半導体チップ 3の上部を覆う天井部 （上壁部、 天板部、 屋 根部） 5 bとを有している。 放熱用部材 5の天井部 5 bの内面 （下面、 内壁） 5 cは、半導体チップ 3の裏面 3 bに、接合材（接着材） 1 8によつて接続（接合、 接着） されている。 半導体チップ 3と放熱用部材 5とを接合する接合材 1 8は、 熱伝導性の良い （高い） 接合材からなることが好ましく、 例えば銀ペーストまた は半田などからなる。
放熱用部材 5の （側壁部 5 aの） 少なくとも一部 （ここでは接合部 5 e ) は、 配線基板 2の上面 2 aの基板側端子 1 2 aに、 接合材 （接着材） 1 9によって接 合 （接続、 接着） されている。 放熱用部材 5と配線基板 2の上面 2 aの基板側端 子 1 2 aとを接合する接合材 1 9は、 熱伝導性の良い （高い） 接合材からなるこ とが好ましく、 例えば半田または銀ペーストなどからなる。 放熱用部材 5が接合 材 1 9を介して接合された基板側端子 1 2 aは、 配線基板 2の上面 2 aまたは内 部の配線層 （絶縁体層 1 1間の配線層） やビアホール 1 3内の導体膜などを介し て、 配線基板 2の下面 2 bの基準電位供給用端子 1 2 cに電気的に接続されてい る。
また、 図 1〜図 6に示されるように、 放熱用部材 5の側壁部 5 aの最下部に接 続してそこから配線基板 2の上面 2 aに略平行な方向に延在 （突出） する接合部 5 eを、 放熱用部材 5の側壁部 5 aの下部の少なくとも一部に設け、 この放熱用 部材 5の接合部 5 eを接合材 1 9を介して配線基板 2の上面 2 aの基板側端子 1 2 aに接合すれば、 放熱用部材 5と配線基板 2の上面 2 aの基板側端子 1 2 aと の接合面積を増大し、 接合強度を高めることが可能になる。 なお、 放熱用部材 5 の側壁部 5 a、 天井部 5 bおよび接合部 5 eは、 一体的に形成された一部材とす ることができ、 例えば金属板などを加工することにより放熱用部材 5を形成する ことができる。 また、 放熱用部材 5 (の接合部 5 e ) を配線基板 2の上面 2 aに 接合する構造とすることで、 配線基板 2への放熱用部材 5の搭載 （接合） 工程が 容易となり、 半導体装置 1の製造工程が複雑化せず、 半導体装置 1の製造コスト を低減できる。
また、 放熱用部材 5の天井部 5 aの上面 （外面） 5 dに製品番号などのマーキ ング 2 1を行うこともできる。 マーキング 2 1は、 配線基板 2に放熱用部材 5を 搭載した後に、 半導体装置 1の製品番号 （記号や符号などを含むこともできる） やロット番号 （記号や符号などを含むこともできる） などを放熱用部材 5の天井 部 5 aの上面 （外面） 5 dに印刷することなどにより形成できる。 本実施の形態 では、 後述するように、 半導体チップ 3と半導体チップ 3よりも低い受動部品 4 bとを覆うように、 放熱用部材 5を配線基板 2に搭載しているので、 放熱用部材 5の天井部 5 bの上面 5 dの面積を比較的大きくすることができ、 放熱用部材 5 の上面 5 dをマーキングエリアとして用いることが容易になる。 また、 放熱用部 材 5の上面 5 dは、 半導体装置 1を吸着して移動させるために際の吸着エリアと して用いることもできる。 なお、 マーキング 2 1は、 不要であれば省略すること もできる。
半導体チップ 3で発生した熱は、 半導体チップ 3の表面 3 a側から、 パンプ電 極 1 7および基板側端子 1 2 aを介して配線基板 2に伝導されるとともに、更に、 半導体チップ 3の裏面 3 b側力 ら、 接合材 1 8、 放熱用部材 5、 接合材 1 9およ び基板側端子 1 2 aを介して配線基板 2に伝導される。 特に、 半導体チップ 3が 半導体増幅素子チップの場合、 半導体チップ 3の発熱量が多いため、 半導体チッ プ 3の放熱特性を高めないと、 半導体チップ 3およびそれを搭載した半導体装置 1の性能が低下してしまう。 本実施の形態では、 半導体チップ 3の放熱経路を、 バンプ電極 1 7を介して配線基板 2に放熱する放熱経路だけでなく、 放熱用部材 5を介して配線基板 2に放熱する放熱経路を設けたことにより、 半導体チップ 3 およびそれを搭載した半導体装置 1の放熱特性を向上でき、 半導体装置 1の性能 を向上することができる。 また、 半導体チップ 3の発熱を、 ノ ンプ 1 7を介して 配線基板 2に放熱する経路よりも、 放熱用部材 5から配線基板 2に放熱する経路 でより多く放熱することが可能になり、 バンプ 1 7の熱劣ィ匕を抑制でき、 半導体 装置の信頼性を向上することができる。
また、 本実施の形態では、 半導体チップ 3を配線基板 2にフリツプチップ実装 しているので、 配,镍基板 2に半導体チップ 3をフェースアップボンディングして ワイヤボンディングによって配線基板 2の基板側端子 1 2 aと半導体チップ 3の ボンディングパッドどを接続する場合に比べて、 ボンディングワイヤのループ高 さの分だけ、 半導体装置 1全体の厚み （高さ） T。を薄く （低く） することがで きる。 従って、 半導体装置 1の薄型ィ匕に有利となる。 また、 半導体チップ 3で発 生した熱は、 半導体チップ 3の表面 3 a側から、 パンプ電極 1 7を介して配線基 板 2に放熱し、 半導体チップ 3の裏面 3 b側から、 放熱用部材 5を介して配線基 板 2に放熱することができるので、 配線基板 2に半導体チップ 3をフェースアツ プポンディングしてワイャポンディングによつて配線基板 2の基板側端子 1 2 a と半導体チップ 3のボンディングパッドとを接続した場合と同等かそれ以上の放 熱特性を得ることができる。
また、 本実施の形態では、 半導体チップ 3を配線基板 2にフリップチップ実装 し、 半導体チップ 3をバンプ電極 1 7を介して配線基板 2の基板側端子 1 2 aに 接続している。 このため、 ワイヤボンディングによつて半導体チップ 3と配線基 板 2とを接続する場合に比べて、 半導体チップ 3の表面 3 aの電極や配線基板 2 の基板側端子 1 2 aの面積を縮小することができる。 従って、 半導体チップ 3お よび配線基板 2の面積を小さくすることが可能になり、 半導体装置 1の小型化に 有利となる。
また、 本実施の形態では、 半導体チップ 3の発熱の放熱を補助するために、 半 導体チップ 3.の下方にサーマルビアとしてのビアホール 1 3 aを設けており、 こ 'のビアホーノレ 1 3 aにより、 半導体装置 3およびそれを搭載した半導体装置 1の 放熱特性をより向上させることができるが、 半導体チップ 3の発熱は、 放熱用部 材 5を介して配線基板 2に放熱することができるので、 半導体チップ 3の下方に 配置されるサーマルビアとしてのビアホール 1 3 aは、 その形成を省略すること も可能である。 半導体チップ 3の下方に配置されるサーマルビアとしてのビアホ ール 1 3 aを省略することで、 配線基板 2の小型ィ匕 （小面積化） や配線基板 2を より複雑な配線構造とすることが可能になる。
上記のように配線基板 2の上面 2 aには、 半導体チップ 3以外の電子部品とし て複数の受動部品 4が搭載されているが、本実施の形態では、受動部品 4のうち、 その高さ （最上部の高さ） が半導体チップ 3の高さ （最上部の高さ） h。より も高いような受動部品 4 a (受動部品 4 aの高さ 1^〉半導体チップ 3の高さ h 。） は、 配線基板 2の上面 2 aのうちの放熱用部材 5に覆われていない領域 （放 熱用部材 5の外部の領域） 2 2 a上に搭載され、 配線基板 2の上面 2 aのうちの 放熱用部材 5に覆われた領域 （放熱用部材 5の内部の領域） 2 2 bには搭載され ない。 すなわち、 受動部品 4のうちの受動部品 4 aの高さ h iは半導体チップ 3 の高さ h。よりも高く （受動部品 4 aの高さ 1^ >半導体チップ 3の高さ h 0) 、 配線基板 2 aの上面 2 aには、 このような半導体チップ 3よりも高さが高い受動 部品 4 aを含む受動部品 4が搭載されており、 半導体チップ 3よりも高さが高い 受動部品 4 aは、 放熱用部材 5の外部の配線基板 2の上面 2 aに搭載され、 放熱 用部材 5の内部の配線基板 2の上面 2 aには搭載されない。
また、 本実施の形態では、 受動部品 4のうち、 その高さ （最上部の高さ） h 2 が半導体チップ 3の高さ （最上部の高さ） h。よりも低いような受動部品 4 b (受 動部品 4 bの高さ h 2く半導体チップ 3の高さ h。） は、 配線基板 2の上面 2 aの うちの放熱用部材 5に覆われていない領域 （放熱用部材 5の外部の領域） 2 2 a 上と、 配線基板 2の上面 2 aのうちの放熱用部材 5に覆われた領域 （放熱用部材 5の内部の領域） 2 2 b上に搭載されている。 すなわち、 受動部品 4のうちの受 動部品 4 bの高さ h 2は半導体チップ 3の高さ h。よりも低く （受動部品 4 bの高 さ h 2 <半導体チップ 3の高さ h 0) 、 このような半導体チップ 3よりも高さが低 い受動部品 4 bは、 放熱用部材 5の外部の配線基板 2の上面 2 a (すなわち領域 2 2 a ) および放熱用部材 5の内部の配線基板 2の上面 2 a (すなわち領域 2 2 b ) に搭載されている。
従って、 本実施の形態では、 放熱用部材 5は、 半導体チップ 3と半導体チップ 3よりも高さが低い受動部品 4 bとを覆い、 かつ半導体チップ 3よりも高さが高 い受動部品 4 aを覆わないように、 配線基板 2の上面 2 aに搭載 （接合） されて いる。
なお、 本実施の形態では、 半導体チップ 3の高さ h。とは、 半導体チップ 3の 最上部の高さ h 0に対応し、 配線基板 2の上面 2 aに半導体チップ 3を搭載 （実 装） したときの、 配線基板 2の上面 2 aから半導体チップ 3の最上部までの高さ (配線基板 2の上面 2 aに垂直な方向の高さ） h。に対応する。 半導体チップ 3 をフリップチップ実装している場合は、 半導体チップ 3の裏面 3 bが半導体チッ プ 3の最上部に対応するので、 配線基板 2の上面 2 aから半導体チップ 3の裏面 3 bまでの高さ （配線基板 2の上面 2 aに垂直な方向の高さ） が半導体チップ 3 の高さ h。に対応することになる。 また、 受動部品 4 (4 a, 4 b) の高さ hp h2とは、 受動部品 4 (4 a, 4 b) の最上部の高さ！！ぃ h2に対応し、 配線基 板 2の上面 2 aに受動部品 4 (4 a, 4 b) を搭載 （実装） したときの、 配線基 板 2の上面 2 aから受動部品 4 ( 4 a， 4 b) の最上部までの高さ （配線基板 2 の上面 2 aに垂直な方向の高さ） ！！ぃ h2に対応する。受動部品 4 (4 a, 4 b) がチップ部品である場合は、 受動部品 4 (4 a, 4 b) の上面 16が受動部品 4 (4 a, 4 b) の最上部に対応するので、 配線基板 2の上面 2 aから受動部品 4 (4 a, 4 b) の上面 16までの高さ （配,镍基板 2の上面 2 aに垂直な方向の高 さ） が受動部品 4 (4 a, 4 b) の高さ h h2に対応することになる。
放熱用部材 5の高さは、 放熱用部材 5の内部の電子部品 （受動部品 4および半 導体チップ 3) のうちの最も高さが高い電子部品 （素子） の高さによって規定さ れてしまう。 本実施の形態とは異なり、 半導体チップ 3とともに半導体チップ 3 よりも高い受動部品 4 aも覆うように、 放熱用部材 5を配線基板 2の上面 2 aに 搭載 （接合） することも考えられるが、 この場合、 放熱用部材 5の高さは、 半導 体チップ 3ではなく、 半導体チップ 3よりも高レ、受動部品 4 aの高さ h iによつ て規定されることになる。 半導体チップ 3よりも高い受動部品 4 aの更に上に放 熱用部材 5の天井部 5 bが配置されることになるので、 半導体装置 1全体の厚み が厚くなつてしまう。 また、 短絡防止の観点から、 受動部品 4の電極 14には、 銅などの金属材料からなる放熱用部材 5を接触させない方が良いので、 半導体チ ップ 3よりも高さが高い受動部品 4 aと放熱用部材 5との間に隙間を設ける必要 があり、 半導体装置 1全体の厚みが更に厚くなつてしまう。 また、 放熱用部材 5 を受動部品 4 bには接触させずに半導体チップ 3の裏面 3 bに接合させるには、 放熱用部材 5の内面 5 cに凹凸を設ける必要があり、 放熱用部材 5の加工が容易 ではない。
それに対して、 本実施の形態では、 半導体チップ 3とともに、 半導体チップ 3 よりも高さが低レ、電子部品 （受動部品 4 b ) は覆う力 半導体チップ 3よりも高 さが高い電子部品 （受動部品 4 a ) は覆わないように、 放熱用部材 5を配線基板 2の上面 2 aに搭載 （接合） している。 半導体チップ 3よりも高さが高い電子部 品（受動部品 4 a )は、放熱用部材 5の外部の配線基板 2の上面 2 aに搭載され、 放熱用部材 5の内部の配線基板 2の上面 2 aには搭載されない。 このため、 放熱 用部材 5の内部の電子部品 （ここでは受動部品 4 bおよび半導体チップ 3 ) のう ちの最も高さが高い電子部品 （素子） は半導体チップ 3となるので、 放熱用部材 5の高さ h 3は、 半導体チップ 3の高さによって規定されることになる。 半導体 チップ 3よりも高さが高い電子部品 （受動部品 4 a ) の上に放熱用部材 5が配置 されるこことはない。 このため、半導体装置 1全体の厚み （高さ） T。を薄く （低 く） することができる。 例えば、 半導体装置 1全体の厚み T。を l mm以下にす ることができる。 従って、 使用する半導体装置の薄型化が特に要求される電子機 器、 例えば携帯電話などへの半導体装置 1の使用がより容易になる。 例えば、 本 実施の形態の半導体装置 1を、 携帯電話に搭載される電力増幅装置などに適用す れば、 より効果が大きい。
また、 本実施の形態では、 半導体チップ 3よりも高さが高い電子部品 （受動部 品 4 a ) は覆わないように、放熱用部材 5を配線基板 2の上面 2 aに搭載（接合） しているので、放熱用部材 5の天井部 5 bが平板状で内面 5 cが平坦であっても、 放熱用部材 5内にある電子部品 （半導体チップ 3および受動部品 4 b ) のうちの 半導体チップ 3以外の電子部品である受動部品 4 bに、 銅などの導電体からなる 放熱用部材 5が接触することはない。 このため、 半導体チップ 3以外の電子部品
(受動部品 4 b ) と放熱用部材 5との間の短絡を防止することができる。 また、 放熱用部材 5の天井部 5 bの内面 5 cを平坦にでき、 放熱用部材 5を比較的単純 な構造とすることができるので、 放熱用部材 5の加工が容易である。 このため、 半導体装置の製造コストを低減できる。 また、 放熱用部材 5の天井部 5 bを平板 状にしてその上面 5 dも平坦にできるので、 放熱用部材 5の上面 5 dへのマーキ ングが容易となり、 また、 放熱用部材 5の上面 5 dを吸着エリアとして使用する のも容易となる。
また、 放熱用部材 5の高さ （最上部の高さ） h 3を、 配線基板 2の上面 2 aに 搭載された受動部品 4のうち、 高さが最も高い受動部品の （最上部の） 高さ （こ こでは受動部品 4 aの高さ と同じかそれよりも低く （放熱用部材 5の高さ h 3≤受動部品 4 aの高さ h ,)すれば、より好ましい。なお、本実施の形態では、 放熱用部材 5の高さ h 3とは、 放熱用部材 5の最上部の高さ h 3に対応し、 配線基 板 2に放熱用部材 5を搭載 （接合） したときの、 配線基板 2の上面 2 aから放熱 用部材 5の最上部までの高さ （配線基板 2の上面 2 aに垂直な方向の高さ） h 3 に対応する。 放熱用部材 5の天井部 5 bの上面 （外面） 5 dが放熱用部材 5の最 上部に対応するので、 配線基板 2の上面 2 aから放熱用部材 5の上面 5 dまでの 高さ （配線基板 2の上面 2 aに垂直な方向の高さ） が放熱用部材 5の高さ h 3に 対応することになる。
半導体基板 （半導体ウェハ） に半導体集積回路を形成した後、 半導体基板のダ ィシングを行う前に半導体基板の裏面研削を行うことで、 半導体チップ 3の厚み を薄くすることが可能であり、 例えば半導体チップ 3の厚みを 1 5 0〜 3 0 0 μ m程度にすることができ、 これによつて、 配線基板 2に半導体チップ 3を搭載し た際の半導体チッ.プ 3の高さ h。を低くすることができる。 半導体チップ 3の高 さ h。を低くして、 半導体チップ 3を覆うように配線基板 2に搭載した放熱用部 材 5の高さ h 3 (すなわち放熱用部材 5の上面 5 dの高さ） を、 配線基板 2の上 面 2 aに搭載された受動部品 4のうち、 高さが最も高い受動部品 4の高さ （ここ では受動部品 4 aの高さ h と同じかそれよりも低くする （h s ^ h jことで、 半導体装置 1全体の厚み （高さ） T。が、 配線基板 2の厚みと最も高さが高い受 動部品 4の高さ（ここでは受動部品 4 aの高さ h J とでほぼ決まることになり、 配線基板 2に放熱用部材 5を搭載しても半導体装置 1全体の厚み T。は増加せず、 半導体装置 1全体の厚み （高さ） T。を最も薄く （低く） することができる。 例 えば、 半導体装置 1全体の厚み T。を 1 mm以下にすることができる。
また、 本実施の形態では、 半導体チップ 3だけでなく、 半導体チップ 3よりも 高さが低！/、受動部品 4 bも覆うように、 放熱用部材 5を配線基板 2の上面 2 aに 搭載 （接合） しているので、 放熱用部材 5の天井部 5 bの上面 5 dの面積を比較 的大きくすることができる。 このため、 放熱用部材 5の上面 5 dをマーキングェ リア （マーキング 2 1を行う領域） として使用するのが容易になる。 また、 半導 体装置 1を吸着する際の吸着工リアとして、 放熱用部材 5の上面 5 dを利用する ことが容易になる。
また、 半導体チップ 3を金属材料などからなる放熱用部材 5で覆うことで、 す なわち半導体チップ 3を金属材料などからなる放熱用部材 5内に封止することで、 半導体チップ 3を電磁界または静電気に対してシールドすることができる。 この ため、 放熱用部材 5内の半導体チップ 3に対する放熱用部材 5外部からの高周波 の影響を、 放熱用部材 5のシールド効果によって防止でき、 半導体チップ 3の誤 動作を防止することができる。 また、 放熱用部材 5内の半導体チップ 3から発生 した高周波が放熱用部材 5外部に漏れるのを防止でき、 半導体装置 1外部の周辺 機器 （周辺部品） の誤動作や特性劣化などを防止できる。
配線基板 2に半導体チップ 3をフリップチップ実装し、 半導体チップ 3を覆う ような放熱用部材 5を配線基板 2に搭載して半導体チップ 3の裏面 3 bに放熱用 部材を接続させることで、 半導体増幅素子チップのような発熱量が多い半導体チ ップ 3の発熱を放熱用部材 5を介して配線基板 2へ放熱させて放熱特性を向上さ せることができるが、 配線基板 2には、 半導体チップ 3以外の電子部品 （受動部 品 4 )が搭載されているので、配線基板 2上に放熱用部材 5を搭載しただけでは、 半導体装置 （R Fパワーモジュール） 全体の厚みが厚くなる可能性があるが、 本 実施の形態では、発熱量が多く放熱特性の向上が必要な半導体チップ 3は覆う力 その高さが半導体チップの高さ h。よりも高い電子部品 （受動部品 4 a ) は覆わ ないように、 放熱用部材 5を配線基板 2に搭載 （接合） し、 半導体チップ 3より も高さが高い電子部品 （受動部品 4 a ) は、 放熱用部材 5の外部の配線基板 2の 上面 2 aに搭載して、 放熱用部材 5の内部の配線基板 2の上面 2 aには搭載しな いようにすることで、 半導体装置 （R Fパワーモジュール） 全体の薄型化を可能 としており、 放熱特性の向上と半導体装置 （R Fパワーモジュール） の薄型化の 両立が可能になる。
図 8は、 半導体装置 1が実装基板 3 1に実装 （2次実装） された状態を概念的 に示す断面図である。
上記のような構成を有する半導体装置 1は、 半導体装置 1の出荷先などで、 図 8に示されるように、 実装基板 （配線基板、 外部回路基板、 マザ一ボード） 3 1 に実装される。
実装基板 3 1の上面には、実装基板電極（端子、電極） 3 2が形成されており、 半導体装置 1の配線基板 2の下面 2 bの外部接続端子 1 2 bが実装基板 3 1の実 装基板電極 3 2に半田などの接合材 3 3を介して接合 （接続、 半田接続、 実装） され、 電気的に接続されている。 半導体装置 1の配線基板 2の下面 2 bの基準電 位供給用端子 1 2 cは、 実装基板 3 1の基準電位供給用の実装基板電極 3 2 aに 接合材 3 3を介して接合 （半田接続） され、 半導体装置 1の基準電位供給用端子 1 2 cに基準電位 （例えば接地電位） が供給される。
半導体装置 1の配線基板 2を実装基板 3 1に接合材 3 3を介して実装 （接合） しているので、 半導体チップ 3で発生した熱は、 放熱用部材 5およびバンプ電極 1 7を介して配線基板 2に伝導され、更に実装基板 3 1に伝導されて放熱される。 特に、 半導体装置 1の配線基板 2の下面 2 bの基準電位供給用端子 1 2 cを実装 基板 3 1の実装基板電極 3 2 aに接合 （半田接続） するので、 半導体チップ 3で 発生した熱は、 半導体チップ 3の裏面 3 bから、 接合材 1 8、 放熱用部材 5、 接 合材 1 9、 基板側端子 1 2 a、 ビアホール 1 3内の導体 （導体膜） 、 基準電位供 給用端子 1 2 cおよび接合材 3 3を経て実装基板 3 1に放熱し、 また、 半導体チ ップ 3の表面 3 a力 ら、 バンプ電極 1 7、 基板側端子 1 2 a、 ビアホール 1 3 a 内の導体 （導体膜） 、 基準電位供給用端子 1 2 cおよび接合材 3 3を経て実装基 板 3 1に放熱することができる。
図 9〜図 1 1は、 本発明の一実施の形態である半導体装置の製造工程中の断面 図である。
まず、 図 9に示されるように、 配線基板 2を準備する。 配線基板 2は、 例えば 印刷法、シート積層法またはビルドアップ法などを用いて製造することができる。 次に、 図 1 0に示されるように、 配線基板 2の上面 2 aの受動部品 4を搭載予 定の領域 （受動部品 4を接続すべき基板側端子 1 2 a ) に半田 （接合材 1 5 ) を 印刷または塗布する。それから、配線基板 2の上面 2 a上に受動部品 4を搭載し、 配線基板 2の上面 2 a上に半導体チップ 3を搭载する。 配線基板 2の上面 2 a上 に受動部品 4を先に搭載しても、あるいは半導体チップ 3を先に搭載してもよい。 配線基板 2に半導体チップ 3を搭載する際には、 半導体チップ 3の裏面 3 b側が 上方を向き、 表面 3 a側が配線基板 2の上面 2 a側を向くようにし、 半導体チッ プ 3の表面 3 aに設けられている半田バンプ （バンプ電極 1 7) が配線基板 2の 上面 2 aの基板側端子 1 2 aに対向するように位置合わせされる。
それから、 半田リフロー処理などを行って、 受動部品 4および半導体チップ 3 を配線基板 2に半田 （接合材 1 5) や半田バンプ （バンプ電極 1 7) を介して接 合し、 電気的に接続する。
次に、 図 1 1に示されるように、 放熱用部材 5を搭載予定の基板側端子 1 2 a 上に銀ペースト （接合材 1 9) を塗布し、 半導体チップ 3の裏面 3 b上に銀べ一 スト （接合材 1 8) を塗布する。 それから、 半導体チップ 3と、 半導体チップ 3 よりも高さが低い受動部品 4 bとを覆うように、 配線基板 2の上面 2 a上に放熱 用部材 5を搭載する。 この際、 放熱用部材 5の接合部 5 eは、 銀ペースト （接合 材 1 9 ) を介して配線基板 2の上面 2 aの基板側端子 1 2 a上に配置され、 半導 体チップ 3の天井部 5 bの内面 5 cは、 銀ペースト （接合材 1 8) を介して半導 体チップ 3の裏面 3 bに接触する。 そして、 熱処理などにより銀ペースト （接合 材 1 8， 1 9 ) を硬ィ匕し、 放熱用部材 5の接合部 5 eを配線基板 2の上面 2 aの 基板側端子 1 2 a上に接合し、 半導体チップ 3の裏面 3 bを半導体チップ 3の天 井部 5 bの内面 5 cに接合する。 接合材 1 8, 1 9は半田により形成することも でき、 この場合、 受動部品 4や半導体チップ 3を配線基板 2に接合するために用 いた半田 （接合材 1 5) および半田バンプ （バンプ電極 1 7) の融点よりも高い 融点を有する半田を、 放熱用部材 5を配線基板 2および半導体チップ 3の裏面 3 bに接合するための半田 （接合材 1 8， 1 9) に用いることが好ましい。 これに より、 放熱用部材 5を配線基板 2に接合するための半田リフロー処理 （配線基板 2に放熱用部材 5を搭載した後の半田リフロー処理） の際に、 受動部品 4や半導 体チップ 3を配線基板 2に接合する半田 （接合材 1 5、 バンプ電極 1 7) が溶融 するのを防止することができる。
このようにして、 図 1〜図 3に示されるような半導体装置 1を製造することが できる。 1枚の配線基板 2から複数の半導体装置 1を製造する場合は、 放熱用部 材 5を配線基板 2に接合した後、 配線基板 2を所定の位置で分割し、 各個片とし ての半導体装置 1を得ることができる。 (実施の形態 2 )
図 1 2は、 本発明の他の実施の形態である半導体装置 1 aが実装基板 3 1に実 装 （2次実装） された状態を概念的に示す断面図 （側面断面図） であり、 上記実 施の形態 1の図 8に対応する。
本実施の形態の半導体装置 1 aは、 半導体チップ 3の裏面 3 bに裏面電極 （例 えば M I S F E Tの裏面ソース電極） 3 cが形成されており、 この半導体チップ 3の裏面電極 3 cを接合材 1 8を介して放熱用部材 5の内面 5 cに接続 （接合、 接着） している。 半導体装置 1 aの他の構成は、 上記実施の形態 1の半導体装置 1とほぼ同様であるので、 ここではその説明を省略する。
本実施の形態の半導体装置 1 aは、 半導体チップ 3の裏面電極 3 cを接合材 1 8を介して放熱用部材 5の内面 5 cに接続 （接合、 接着） しているので、 接合材 1 8、 放熱用部材 5および接合材 1 9を導電性材料により形成することで （例え ば、 放熱用部材 5を金属材料により形成し、 接合材 1 8， 1 9を銀ペーストまた は半田により形成することで） 、 半導体チップ 3 bの裏面電極 3 cに放熱用部材 5を介して基準電位 （例えば接地電位） などを供給することが可能になる。 また、 図 1 2のように、 半導体装置 1 aを実装基板 3 1に実装した場合、 実装 基板 3 1の基準電位供給用の実装基板電極 3 2 aから、 導電性の接合材 3 3、 配 線基板 2の基準電位供給用端子 1 2 c、 ビアホール 1 3内の導体 （導体膜） 、 配 線基板 2の基板側端子 1 2 a、 導電性の接合材 1 9、 導電性の放熱用部材 5およ び導電性の接合材 1 8を介して、 半導体チップ 3の裏面電極 3 cに基準電位 （例 えば接地電位） などを供給することができる。
本実施の形態では、 上記実施の形態 1とほぼ同様の効果を得ることができ、 更 に、 放熱用部材 5を介して半導体チップ 3の裏面電極 3 cに基準電位 （例えば接 地電位） などを供給することができる。
(実施の形態 3 )
図 1 3は、 本発明の他の実施の形態である半導体装置 1 bの概念的な構造を示 す上面図 （平面図） であり、 図 1 4は半導体装置 1 bの概念的な断面図 （側面断 面図） であり、 図 1 5は、 図 1 3において、 放熱用部材 5を透視 （省略） した状 態を示す上面図 （平面図） である。 図 1 3は上記実施の形態 1の図 1に対応し、 図 1 4は上記実施の形態 1の図 2に対応し、 図 1 5は上記実施の形態 1の図 3に 対応する。
図 1 3〜図 1 5に示される本実施の形態の半導体装置 （例えば R Fパワーモジ ユールまたは高周波電力増幅装置） l bは、 配線基板 2 aの上面 2 aにおける半 導体チップ 3、 受動部品 4および放熱用部材 5の配置の位置関係以外は上記実施 の形態 1の半導体装置 1とほぼ同様の構成を有するので、 半導体チップ 3、 受動 部品 4および放熱用部材 5の配置の位置関係以外についてはここではその説明を 省略する。
上記実施の形態 1の半導体装置 1では、 放熱用部材 5は、 半導体チップ 3と半 導体チップ 3よりも低い受動部品 4 bとを覆いかつ半導体チップ 3よりも高い受 動部品 4 aを覆わないように、 配線基板 2の上面 2 aに搭載され、 放熱用部材 5 の天井部 5 bの内面 5 cが半導体チップ 3の裏面 3 bに接合材 1 8によつて接続 (接合、 接着） されていたが、 本実施の形態では、 放熱用部材 5は、 半導体チッ プ 3を覆いかつ受動部品 4を覆わないように、配線基板 2の上面 2 aに搭載され、 放熱用部材 5の天井部 5 bの内面 5 cが半導体チップ 3の裏面 3 bに接合材 1 8 によって接続 （接合、 接着） されている。
すなわち、 本実施の形態においても、 上記実施の形態 1と同様に、 配線基板 2 aの上面 2 aには、 高さ （最上部の高さ） 1^が半導体チップ 3の高さ （最上部 の高さ） h。よりも高い受動部品 4 a (受動部品 4 aの高さ 半導体チップ 3 の高さ h。） を含む受動部品 4が搭載され、 半導体チップ 3よりも高さが高い受 動部品 4 aは、 放熱用部材 5の外部の配線基板 2の上面 2 aに搭載され、 放熱用 部材 5の内部の配線基板 2の上面 2 aには搭載されない。 更に、 本実施の形態で は、 配線基板 2に搭載する受動部品 4が、 その高さ （最上部の高さ） h 2が半導 体チップ 3の高さ （最上部の高さ） h。よりも低いような受動部品 4 b (受動部 品 4 bの高さ！^く半導体チップ 3の高さ h。） を含む場合には、 半導体チップ 3 よりも高さが低い受動部品 4 bは、 放熱用部材 5の外部の配線基板 2の上面 2 a に搭載し、放熱用部材 5の内部の配線基板 2の上面 2 aには搭載しない。従って、 本実施の形態では、 放熱用部材 5は半導体チップ 3だけを覆うことになる。 他の 構成については、 上記実施の形態 1とほぼ同様である。 また、 図示は省略するけれども、 本実施の形態においても上記実施の形態 1と 同様に、 放熱用部材 5の上面 5 dをマーキングエリアや吸着エリアに使用するこ ともできる。 また、 本実施の形態においても上記実施の形態 2と同様に、 半導体 チップ 3の裏面 3 bに裏面電極 3 cを設け、 半導体チップ 3の裏面電極 3 cを導 電性の接合材 1 8を介して導電性の放熱用部材 5の内面 5 cに接続（接合、接着) することもできる。
本実施の形態においても、 上記実施の形態 1 , 2とほぼ同様の効果を得ること ができる。 例えば、 半導体増幅素子チップのような発熱量が多い半導体チップ 3 を覆うが、 他の電子部品 （受動部品 4 ) は覆わないように、 放熱用部材 5を配線 基板 2の上面に搭載し、 半導体チップ 3よりも高さが高い電子部品 （受動部品 4 a ) を含む半導体チップ 3以外の電子部品 （受動部品 4 ) は放熱用部材 5の外部 の配線基板 2の上面 2 aに搭載しているので、 半導体チップ 3よりも高さが高い 電子部品 （受動部品 4 a ) の上に放熱用部材 5が配置されるこことはない。 この ため、 半導体装置 1全体の厚み （高さ） T。を薄く （低く） することができる。 従って、 使用する半導体装置の薄型化が特に要求される電子機器、 例えば携帯電 話などへの半導体装置 1 bの使用がより容易になる。 また、 半導体増幅素子チッ プのような発熱量が多い半導体チップ 3の発熱を放熱用部材 5を介して配線基板 2へ放熱させることができるので、 半導体チップ 3およびそれを搭載した半導体 装置 1 bの放熱特性を向上させることができ、 放熱特性の向上と半導体装置 （R Fパワーモジュール) の薄型化の両立が可能になる。 また、 放熱用部材 5の内部 に半導体チップ 3以外の電子部品 （受動部品 4 ) は搭載されないので、 放熱用部 材 5の天井部 5 bが平板状で内面 5 cが平坦であっても、 放熱用部材 5と受動部 品 4が接触することはない。 このため、 受動部品 4と放熱用部材 5との間の短絡 を防止することができる。 また、 放熱用部材 5の天井部 5 bの内面 5 cを 坦に でき、 放熱用部材 5を比較的単純な構造とすることができるので、 放熱用部材 5 の加工が容易である。 このため、 半導体装置の製造コストを低減できる。 また、 半導体チップ 3を金属材料などからなる放熱用部材 5で覆うことで、 半導体チッ プ 3を電磁界または静電気に対してシールドすることができる。
また、本実施の形態では、半導体チップ 3を覆うが他の電子部品（受動部品 4 ) は覆わないように、 放熱用部材 5を配線基板 2の上面 2 aに搭載しているので、 放熱用部材 5の寸法（平面寸法、面積）を縮小することが可能になる。このため、 放熱用部材 5の部材コストを低減でき、 半導体装置の低コスト化に有利となる。 また、 配線基板 2の上面 2 aにおける半導体チップ 3および受動部品 4の配置の 自由度を高めることができる。また、配線基板 2への放熱用部材 2の取り付け（搭 载） 工程を簡易化できる。 また、 上記実施の形態 1のように半導体チップ 3だけ でなく、 半導体チップ 3よりも低い受動部品 4 bも覆うように、 放熱用部材 5を 配線基板 2の上面 2 aに搭載した場合は、 放熱用部材 5の天井部 5 bの上面 （外 面） 5 dの面積を比較的大きくすることができ、 放熱用部材 5の上面 （外面） 5 dをマーキングエリアや吸着エリアとして用いることがより容易となる。
(実施の形態 4 )
図 1 6は、 本発明の他の実施の形態である半導体装置 1 cの概念的な構造を示 す上面図 （平面図） であり、 図 1 7は半導体装置 1 cの概念的な断面図 （側面断 面図） である。 図 1 6は上記実施の形態 1の図 1に対応し、 図 1 7は上記実施の 形態 1の図 2に対応する。
図 1 6および図 1 7に示される本実施の形態の半導体装置 （例えば R Fパワー モジュールまたは高周波電力増幅装置） l cは、 放熱用部材 5の形状以外は、 上 記実施の形態 1の半導体装置 1とほぼ同様の構成を有するので、 放熱用部材 5以 外の構成についてはここではその説明を省略する。
上記実施の形態 1の半導体装置 1では、 放熱用部材 5は配線基板 2の上面 2 a に接合されていたが、 本実施の形態の半導体装置 1 cでは、 放熱用部材 5は、 そ の一部は配線基板 2の上面 2 aに接合され、 他の一部は配線基板 2の上面 2 a外 まで張り出して、 配線基板 2の側面 2 c上に延在している。
図 1 6および図 1 7に示されるように、 本実施の形態では、 上記実施の形態 1 と同様に、 放熱用部材 5は、 半導体チップ 3の周囲を囲む側壁部 5 aと、 側壁部 5 aの上部を連結し、 半導体チップ 3の上部を覆う天井部 5 bとを有しており、 天井部 5 bの内面 5 cが半導体チップ 3の裏面 3 bに接合材 1 8によって接続 (接合、 接着） されている。 放熱用部材 5の側壁部 5 aの一部 （一辺） には、 上 記実施の形態 1と同様の接合部 5 eが設けられて配線基板 2の上面 2 aの基板側 端子 1 2 aに接合材 1 9によって接合されているが、 放熱用部材 5の側壁部 5 a の他の一部 （一辺） は、 配線基板 2の上面 2 aの外部に位置して配線基板 2の側 面 2 c上に延在している。 放熱用部材 5の側壁部 5 aの配線基板 2の側面 2 c上 に延在している部分には凸部 5 f が設けられており、 この凸部 5 f が配線基板 2 の側面 2 cに形成された切り欠き部 （凹部） 2 dに嵌め合わされることで、 固定 されている。 他の構成については上記実施の形態 1とほぼ同様である。
また、 図示は省略するけれども、 本実施の形態においても上記実施の形態 1と 同様に、 放熱用部材 5の上面 5 dをマーキングエリアや吸着エリアに使用するこ ともできる。 また、 上記実施の形態 2と同様に、 本実施の形態においても、 半導 体チップ 3の裏面 3 bに裏面電極 3 cを設け、 半導体チップ 3の裏面電極 3 cを 導電性の接合材 1 8を介して導電性の放熱用部材 5の内面 5 cに接続 （接合、 接 着） することもできる。 また、 上記実施の形態 3と同様に、 本実施の形態におい ても、放熱用部材 5を、半導体チップ 3を覆いかつ受動部品 4を覆わないように、 配線基板 2の上面 2 aに搭載することもできる。
図 1 8は、 本実施の形態の半導体装置 1 cが実装基板 3 1に実装 （ 2次実装） された状態を概念的に示す断面図であり、 上記実施の形態 1の図 8に対応する。 半導体装置 1 cを実装基板 3 1に実装する際には、 図 1 8に示されるように、 配線基板 2の下面 2 bの外部接続端子 1 2 bが実装基板 3 1の実装基板電極 3 2 に半田などの接合材 3 3を介して接合 （接続、 半田接続、 実装） され、 電気的に 接続される。 この際、 放熱用部材 5の側壁部 5 aの配線基板 2の側面 2 c上に延 在している部分と、 実装基板 3 1の実装基板電極 3 2とが、 半田などの接合材 3 3を介して接合 （接続、 半田接続） されるようにする。
本実施の形態においても、 上記実施の形態 1〜 3とほぼ同様の効果を得ること ができる。 更に、 本実施の形態では、 半導体チップ 3で発生した熱は、 半導体チ ップ 3の表面 3 a側から、 バンプ電極 1 7を介して配線基板 2に伝導され実装基 板 3 1に放熱され、 半導体チップ 3の裏面 3 b側から、 放熱用部材 5を介して配 線基板 2に伝導され実装基板 3 1に放熱される力 放熱用部材 5の一部を半田な どの接合材 3 3を介して直接的に実装基板 3 1の実装基板電極 3 2に接合 (接続、 半田接続） し、 半導体チップ 3の裏面 3 b側から、 放熱用部材 5を介して実装基 板 3 1への放熱を促進することができる。 このため、 半導体チップ 3およびそれ を搭載した半導体装置 1 cの放熱特性をより向上でき、 半導体装置 1の性能をよ り向上することができる。 また、 半導体チップ 3の発熱を、 バンプ 1 7を介して 放熱する経路よりも、 放熱用部材 5を介して放熱する経路でより多く放熱するこ とが可能になり、 バンプ 1 7の熱劣ィ匕を抑制でき、 半導体装置の信頼性を向上す ることができる。
以上、 本発明者によってなされた発明を実施の形態に基づき具体的に説明した 力 本発明は前記実施の形態に限定されるものではなく、 その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。
例えば、 前記実施の形態では、 R Fパワーモジュール （高周波電力増幅装置） について説明したが、 本発明は、 これに限定されるものではなく、 配線基板上に 能動素子からなる半導体チップと、 受動素子からなる受動部品とを搭載した種々 の半導体装置に適用することができる。
本願において開示される発明の実施形態のうち、 代表的なものによって得られ る効果を簡単に説明すれば以下のとおりである。
半導体チップと受動部品とを配線基板上に搭載した半導体装置において、 半導 体チップをフリップチップ実装し、 半導体チップを覆うような放熱用部材を配線 基板に搭載して半導体チップの裏面に接続させ、 半導体チップよりも高さが高い 受動部品は放熱用部材の外部の配線基板上に搭載して放熱用部材の内部の配線基 板上には搭載しないことにより、 半導体装置の薄型ィヒが可能になる。 また、 半導 体装置の放熱特性を向上することができる。
また、 本発明は、 半導体増幅素子チップと他の電子部品とを配線基板上に搭載 した半導体装置において、 半導体増幅素子チップをフリップチップ実装し、 半導 体増幅素子チップを覆うような放熱用部材を配線基板に搭載して半導体増幅素子 チップの裏面に接続させ、 半導体増幅素子チップよりも高さが高い電子部品は放 熱用部材の外部の配線基板上に搭載して放熱用部材の内部の配線基板上には搭載 しないことにより、 半導体装置の薄型ィ匕が可能になる。 また、 半導体装置の放熱 特性を向上することができる。 ' 産業上の利用可能性
本発明は、 例えば携帯電話のような移動体通信機器などに用いられる半導体装 置のように、 薄型化が要求される半導体装置として有用である。

Claims

1 . 配線基板と、
能動素子からなり、 前記配線基板の第 1主面上にフリップチップ実装された半 導体チップと、
前記半導体チップを覆うように前記配線基板に搭載され、 その内面に前記半導 体チップの裏面が接続された放ー一口熱用部材と、
青
前記放熱用部材の外部の前記配線基板の前記第 1主面上に搭載され、 前記半導 体チップよりも高さが高レ、受動部品と、の
を有し、
前記放熱用部材の内部の前記配線基板の前記第囲 1主面上には、 前記半導体チッ プょりも高さが高い受動部品は搭載されていないことを特徴とする半導体装置。
2 . 請求項 1記載の半導体装置において、
前記放熱用部材の内部の前記配線基板の前記第 1主面上に搭載され、 前記半導 体チップよりも高さが低い受動部品を更に有することを特徴とする半導体装置。
3 . 請求項 1記載の半導体装置において、
前記放熱用部材の外部の前記配線基板の前記第 1主面上に搭載され、 前記半導 体チップよりも高さが低い受動部品を更に有することを特徴とする半導体装置。
4 . 請求項 1記載の半導体装置において、
前記放熱用部材の内部の前記配線基板の前記第 1主面上には、 受動部品は搭載 されていないことを特徴とする半導体装置。
5 . 請求項 1記載の半導体装置において、
前記配線基板の前記第 1主面上に搭載された受動部品のうちの最も高さが高い 受動部品の高さと比べて、 前記放熱用部材の高さが同じか低 ヽことを特徴とする 半導体装置。
6 . 請求項 1記載の半導体装置において、
前記放熱用部材は、 金属材料からなることを特徴とする半導体装置。
7 . 請求項 1記載の半導体装置において、
前記放熱用部材は、 金属キャップであることを特徴とする半導体装置。
8 . 請求項 1記載の半導体装置において、
前記放熱用部材は、 銅を主成分とする材料からなることを特徴とする半導体装 置。
9 . 請求項 1記載の半導体装置において、
前記半導体チップの裏面に裏面電極が形成されており、 前記裏面電極が前記放 熱用部材の内面に接続されていることを特徴とする半導体装置。
- 1 0 . 請求項 9記載の半導体装置において、
前記放熱用部材は導電体材料からなり、
前記半導体チップの前記裏面電極と前記放熱用部材とは、 導電性の接合材を介 して接続されていることを特徴とする半導体装置。
1 1 . 請求項 1記載の半導体装置において、
前記受動部品はチップ部品であることを特徴とする半導体装置。
1 2 . 請求項 1記載の半導体装置において、
前記放熱用部材の上面には、 マーキングが行われていることを特徴とする半導 体装置。
1 3 . 請求項 1記載の半導体装置において、
前記放熱用部材は、 前記配線基板の前記第 1主面の導体部に接合されているこ . とを特徴とする半導体装置。
1 4 . 請求項 1記載の半導体装置において、
前記放熱用部材の一部は、 前記配線基板の側面上に延在していることを特徴と する半導体装置。
1 5 . 請求項 1記載の半導体装置において、
前記配線基板を実装する他の配線基板を更に有し、
前記放熱用部材は前記他の配線基板に電気的に接続されていることを特徴とす る半導体装置。
1 6 . 請求項 1記載の半導体装置において、
前記半導体チップは半導体増幅素子チップであることを特徴とする半導体装置。
1 7 . 請求項 1記載の半導体装置において、
前記半導体チップの下方の前記配線基板にはサーマルビアが形成されているこ とを特徴とする半導体装置。
1 8 . 請求項 1記載の半導体装置において、
前記半導体装置は携帯電話に搭載される電力増幅装置であることを特徴とする 半導体装置。
1 9 . 配線基板と、
前記配線基板の第 1主面上にフリツプチップ実装された半導体増幅素子チップ と、
前記半導体増幅素子チップを覆うように前記配線基板に搭載され、 その内面に 前記半導体増幅素子チップの裏面が接続された放熱用部材と、
前記放熱用部材の外部の前記配線基板の前記第 1主面上に搭載され、 前記半導 体増幅素子チップよりも高さが高い電子部品と、
を有し、
前記放熱用部材の内部の前記配線基板の前記第 1主面上には、 前記半導体増幅 素子チップよりも高さが高い電子部品は搭載されていないことを特徴とする半導 体装置。 .
2 0 . 請求項 1記載の半導体装置において、
前記電子部品は受動部品であることを特徴とする半導体装置。
6/ΐ
Figure imgf000031_0001
Figure imgf000031_0002
S600請 Zdf/ェ:) d .80Ϊ00/900Ζ OAV
Figure imgf000032_0001
図 4
5b(5d) C
5e- 6/e
5
Figure imgf000033_0001
10
Figure imgf000033_0002
9菌
Figure imgf000033_0003
S600請 Zdf/ェ:) d .80Ϊ00/900Ζ OAV 図 8
Figure imgf000034_0001
図 9
Figure imgf000034_0002
4/9
Figure imgf000035_0001
Figure imgf000036_0001
Figure imgf000036_0002
Figure imgf000037_0001
Figure imgf000038_0001
図 17
Figure imgf000038_0002
8/9
Figure imgf000039_0001
PCT/JP2004/009514 2004-06-29 2004-06-29 半導体装置 WO2006001087A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006527634A JPWO2006001087A1 (ja) 2004-06-29 2004-06-29 半導体装置
PCT/JP2004/009514 WO2006001087A1 (ja) 2004-06-29 2004-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/009514 WO2006001087A1 (ja) 2004-06-29 2004-06-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2006001087A1 true WO2006001087A1 (ja) 2006-01-05

Family

ID=35781639

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/009514 WO2006001087A1 (ja) 2004-06-29 2004-06-29 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2006001087A1 (ja)
WO (1) WO2006001087A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012518893A (ja) * 2009-01-20 2012-08-16 アルテラ コーポレイション 挿入層上に配置されたコンデンサーを有するｉｃパッケージ
EP2704536A1 (en) * 2012-08-31 2014-03-05 Harman Becker Automotive Systems GmbH Method for producing a circuit board system
WO2015162768A1 (ja) * 2014-04-24 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20180070575A (ko) 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146096A (ja) * 1997-07-25 1999-02-16 Nec Corp リードレス混成集積回路装置
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
JP2002329833A (ja) * 2001-04-26 2002-11-15 Sony Corp 高周波モジュール装置及びその製造方法
JP2003110039A (ja) * 2001-09-28 2003-04-11 Hitachi Media Electoronics Co Ltd 高周波モジュール
JP2004119882A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146096A (ja) * 1997-07-25 1999-02-16 Nec Corp リードレス混成集積回路装置
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
JP2002329833A (ja) * 2001-04-26 2002-11-15 Sony Corp 高周波モジュール装置及びその製造方法
JP2003110039A (ja) * 2001-09-28 2003-04-11 Hitachi Media Electoronics Co Ltd 高周波モジュール
JP2004119882A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012518893A (ja) * 2009-01-20 2012-08-16 アルテラ コーポレイション 挿入層上に配置されたコンデンサーを有するｉｃパッケージ
EP2704536A1 (en) * 2012-08-31 2014-03-05 Harman Becker Automotive Systems GmbH Method for producing a circuit board system
CN103687332A (zh) * 2012-08-31 2014-03-26 哈曼贝克自动系统股份有限公司 用于制作电路板系统和电路板布置的方法
US9706637B2 (en) 2012-08-31 2017-07-11 Harman Becker Automotive Systems Gmbh Method for producing a circuit board system
CN103687332B (zh) * 2012-08-31 2018-02-16 哈曼贝克自动系统股份有限公司 用于制作电路板系统和电路板布置的方法
WO2015162768A1 (ja) * 2014-04-24 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2015162768A1 (ja) * 2014-04-24 2017-04-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10056323B2 (en) 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US10304768B2 (en) 2014-04-24 2019-05-28 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR20180070575A (ko) 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10396044B2 (en) 2015-10-15 2019-08-27 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JPWO2006001087A1 (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
US8179678B2 (en) Electronic component module
US8377752B2 (en) Semiconductor device and method of manufacturing the same
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP3745213B2 (ja) 半導体装置及びその製造方法
US9219021B2 (en) Semiconductor device including heat dissipating structure
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JP2003124435A (ja) 高周波半導体装置
JP2004214249A (ja) 半導体モジュール
JP2002343928A (ja) 半導体装置
JP2004006564A (ja) 積層型半導体装置
JP5577694B2 (ja) 部品内蔵モジュール
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
JP4284744B2 (ja) 高周波集積回路装置
TW200824067A (en) Stacked chip package structure and fabricating method thereof
WO2006001087A1 (ja) 半導体装置
JP2007149931A (ja) 半導体装置およびその製造方法
US8829692B2 (en) Multilayer packaged semiconductor device and method of packaging
JP2007053148A (ja) 半導体モジュール
JPH09148373A (ja) 無線通信モジュール
EP0996155A2 (en) Radio frequency integrated circuit apparatus
JP2005340713A (ja) マルチチップモジュール
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP2006049602A (ja) 半導体装置およびその製造方法
JP2005228811A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006527634

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase