JP2002329833A - 高周波モジュール装置及びその製造方法 - Google Patents

高周波モジュール装置及びその製造方法

Info

Publication number
JP2002329833A
JP2002329833A JP2001130191A JP2001130191A JP2002329833A JP 2002329833 A JP2002329833 A JP 2002329833A JP 2001130191 A JP2001130191 A JP 2001130191A JP 2001130191 A JP2001130191 A JP 2001130191A JP 2002329833 A JP2002329833 A JP 2002329833A
Authority
JP
Japan
Prior art keywords
layer
frequency
forming
circuit
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001130191A
Other languages
English (en)
Other versions
JP3941416B2 (ja
Inventor
Takayuki Hirabayashi
崇之 平林
Takahiko Kosemura
孝彦 小瀬村
Akihiko Okuhora
明彦 奥洞
Tatsuya Ogino
▲達▼也 荻野
Kuniyuki Hayashi
邦幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001130191A priority Critical patent/JP3941416B2/ja
Priority to KR1020027017527A priority patent/KR20040002389A/ko
Priority to US10/312,248 priority patent/US7064630B2/en
Priority to EP02720612A priority patent/EP1306902A1/en
Priority to PCT/JP2002/004178 priority patent/WO2002089209A1/ja
Publication of JP2002329833A publication Critical patent/JP2002329833A/ja
Application granted granted Critical
Publication of JP3941416B2 publication Critical patent/JP3941416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高周波モジュール装置に分布定数回路が形成
された際の小面積化、小型化を図るとともに、受動素子
や回路素子による電気的干渉を低減させる。 【解決手段】 コア基板６の一主面上にグランド部を備
えるプリント配線層と誘電絶縁材料からなる誘電絶縁層
とが多層に形成された多層プリント配線部の最上層に平
坦化処理を施して高周波素子層形成面３を有するベース
基板２と、ベース基板２の高周波素子層形成面３上に、
誘電絶縁材料からなる誘電絶縁部を介してベース基板２
から電源或いは信号の供給を受ける受動素子及び回路素
子を有する高周波素子層部５とを備え、ベース基板２
が、パターン配線により形成された分布定数回路４を有
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ、携帯電話機、オーディオ機器等の各種電
子機器に好適に搭載され、情報通信機能やストレージ機
能等を有して超小型通信機能モジュールを構成する高周
波モジュール装置及びその製造方法に関する。
【０００２】
【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易にかつ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
【０００３】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばＩＥＥＥ８０２．１１ａで提案されているような５Ｇ
Ｈｚ帯域の狭域無線通信システム、ＩＥＥＥ８０２．１
１ｂで提案されているような２．４５ＧＨｚ帯域の無線
ＬＡＮシステム或いはＢｌｕｅｔｏｏｔｈと称される近
距離無線通信システム等の種々の次世代ワイヤレスシス
テムが注目されている。
【０００４】データ等の送受信システムは、かかるワイ
ヤレスネットワークシステムを有効に利用して、家庭内
や屋外等の様々な場所において手軽にかつ中継装置等を
介することなく様々なデータの授受、インターネット網
へのアクセスやデータの送受信が可能となっている。
【０００５】一方、データ等の送受信システムにおいて
は、小型軽量で携帯可能であり上述した通信機能を有す
る通信端末機器の実現が必須となる。通信端末機器にお
いては、送受信部においてアナログの高周波信号の変復
調処理を行うことが必要であることから、一般に図２６
に示すような送受信信号からいったん中間周波数に変換
するようにしたスーパーへテロダイン方式による高周波
送受信回路１００が備えられる。
【０００６】高周波送受信回路１００には、アンテナや
切替スイッチを有して情報信号を受信或いは送信するア
ンテナ部１０１と、送信と受信との切替を行う送受信切
替器１０２とが備えられる。高周波送受信回路１００に
は、周波数変換回路部１０３や復調回路部１０４等から
なる受信回路部１０５が備えられる。高周波送受信回路
１００には、パワーアンプ１０６やドライブアンプ１０
７及び変調回路部１０８等からなる送信回路部１０９が
備えられる。高周波送受信回路１００には、受信回路部
１０５や送信回路部１０９に基準周波数を供給する基準
周波数生成回路部が備えられる。
【０００７】以上のような構成の高周波送受信回路１０
０においては、詳細を省略するが、各段間にそれぞれ介
挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷ
フィルタ等の大型機能部品や、整合回路或いはバイアス
回路等の高周波アナログ回路に特有なインダクタ、抵
抗、キャパシタ等の受動部品の点数が非常に多い構成と
なっている。したがって、高周波送受信回路１００は、
全体に大型となり、通信端末機器の小型軽量化に大きな
障害となっていた。
【０００８】一方、通信端末機器には、図２７に示すよ
うに中間周波数への変換を行わずに情報信号の送受信を
行うようにしたダイレクトコンバージョン方式による高
周波送受信回路１１０も用いられる。高周波送受信回路
１１０においては、アンテナ部１１１によって受信され
た情報信号が送受信切替器１１２を介して復調回路部１
１３に供給されて直接ベースバンド処理が行われる。高
周波送受信回路１１０においては、ソース源で生成され
た情報信号が変調回路部１１４において中間周波数に変
換されることなく直接所定の周波数帯域に変調され、ア
ンプ１１５と送受信切替器１１２を介してアンテナ部１
１１から送信される。
【０００９】以上のような構成の高周波送受信回路１１
０においては、情報信号について中間周波数の変換を行
うことなくダイレクト検波を行うことによって送受信す
る構成であることから、フィルタ等の部品点数が低減さ
れて全体構成の簡易化が図られ、より１チップ化に近い
構成が見込まれるようになる。しかしながら、高周波送
受信回路１１０においても、後段に配置されたフィルタ
或いは整合回路の対応が必要となる。また、高周波送受
信回路１１０は、高周波段で一度の増幅を行うことから
充分なゲインを得ることが困難となり、ベースバンド部
でも増幅操作を行う必要がある。したがって、高周波送
受信回路１１０は、ＤＣオフセットのキャンセル回路や
余分なローパスフィルタを必要とし、さらに全体の消費
電力が大きくなるといった問題があった。
【００１０】
【発明が解決しようとする課題】従来の高周波送受信回
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式のいずれにおいても、通信
端末機器の小型軽量化等の要求仕様に対して充分な特性
を満足し得ないものであった。このため、高周波送受信
回路については、例えばＳｉ−ＣＭＯＳ回路等をベース
として簡易な構成によって小型化を図ったモジュール化
について種々の試みが図られている。すなわち、試みの
１つは、例えば特性のよい受動素子をＳｉ基板上に形成
するとともにフィルタ回路や共振器等をＬＳＩ上に作り
込み、さらにベースバンド部分のロジックＬＳＩも集積
化することで、いわゆる１チップ化高周波モジュールを
製作する方法である。
【００１１】しかしながら、この１チップ化高周波モジ
ュールにおいては、図２８に示すように、いかにして性
能のよいインダクタ部１２０をＬＳＩ上に形成するかが
極めて重要となる。かかる１チップ化高周波モジュール
では、Ｓｉ基板１２１及びＳｉＯ２絶縁層１２２のイン
ダクタ部形成部位１２３に対応して大きな凹部１２４を
形成する。１チップ化高周波モジュールは、凹部１２４
に臨ませて第１の配線層１２５を形成するとともに凹部
１２４を閉塞する第２の配線層１２６が形成されてコイ
ル部１２７を構成する。また、１チップ化高周波モジュ
ールは、他の対応として配線パターンの一部を基板表面
から立ち上げて空中に浮かすといった対応を図ることに
よってインダクタ部１２０が形成されていた。しかしな
がら、この１チップ化高周波モジュールは、いずれもイ
ンダクタ部１２０を形成する工程が極めて面倒であり、
工程の増加によってコストがアップするといった問題が
あった。
【００１２】また、この１チップ化高周波モジュールに
おいては、アナログ回路の高周波回路部と、デジタル回
路のベースバンド回路部との間に介在するＳｉ基板の電
気的干渉が大きな問題となった。
【００１３】以上のような欠点を改善する高周波モジュ
ールとしては、例えば図２９に示したＳｉ基板をベース
基板に用いた高周波モジュール１３０や、図３０に示し
たガラス基板をベース基板に用いた高周波モジュール１
４０が提案されている。
【００１４】この高周波モジュール１３０は、Ｓｉ基板
１３１上にＳｉＯ２層１３２を形成した後に、リソグラ
フィ技術によって受動素子形成層１３３が成膜形成され
てなる。
【００１５】受動素子形成層１３３には、詳細を省略す
るが、その内部に配線パターンとともにインダクタ部、
抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技
術や厚膜形成技術によって多層に形成されている。
【００１６】高周波モジュール１３０は、受動素子形成
層１３３上にビア（中継スルーホール）等を介して内部
配線パターンと接続された端子部が形成され、これら端
子部にフリップチップ実装法等により高周波ＩＣやＬＳ
Ｉ等の回路素子１３４が直接実装されて構成される。こ
の高周波モジュール１３０は、例えばマザー基板等に実
装することで、高周波回路部とベースバンド回路部とを
区分して両者の電気的干渉を抑制することが可能とされ
る。
【００１７】ところで、かかる高周波モジュール１３０
においては、導電性を有するＳｉ基板１３１が、受動素
子形成層１３３内に各受動素子を形成する際に機能する
が、各受動素子の良好な高周波特性にとって邪魔になる
といった問題があった。
【００１８】一方、高周波モジュール１４０は、上述し
た高周波モジュール１３０におけるＳｉ基板１３１の問
題を解決するために、ベース基板にガラス基板１４１が
用いられている。高周波モジュール１４０も、ガラス基
板１４１上にリソグラフィ技術によって受動素子形成層
１４２が成膜形成されてなる。受動素子形成層１４２に
は、詳細を省略するが、その内部に配線パターンととも
にインダクタ部、抵抗体部或いはキャパシタ部等の受動
素子が薄膜形成技術や厚膜形成技術によって多層に形成
されている。
【００１９】高周波モジュール１４０は、受動素子形成
層１４２上にビア等を介して内部配線パターンと接続さ
れた端子部が形成され、これら端子部にフリップチップ
実装法等により高周波ＩＣやＬＳＩ等の回路素子１３３
が直接実装されて構成される。この高周波モジュール１
４０は、導電性を有しないガラス基板１４１を用いるこ
とで、ガラス基板１４１と受動素子形成層１４２との容
量的結合度が抑制され受動素子形成層１４２内に良好な
高周波特性を有する受動素子を形成することが可能であ
る。
【００２０】ところで、高周波モジュール１４０におい
ては、例えばマザー基板等に実装するために、受動素子
形成層１４２の表面に端子パターンを形成するとともに
ワイヤボンディング法等によってマザー基板との接続が
行われる。したがって、高周波モジュール１４０は、端
子パターン形成工程やワイヤボンディング工程が必要と
なる。
【００２１】これらの１チップ化高周波モジュールにお
いては、上述したようにベース基板上に高精度の受動素
子形成層が形成される。ベース基板には、受動素子形成
層を薄膜形成する際に、スパッタリング時の表面温度の
上昇に対する耐熱特性、リソグラフィ時の焦点深度の保
持、マスキング時のコンタクトアライメント特性が必要
となる。ベース基板は、このために高精度の平坦性が必
要とされるとともに、絶縁性、耐熱性或いは耐薬品性等
が要求される。
【００２２】上述したＳｉ基板１３１やガラス基板１４
１は、かかる特性を有しておりＬＳＩと別プロセスによ
り低コストで低損失な受動素子の形成を可能とする。ま
た、Ｓｉ基板１３１やガラス基板１４１は、従来のセラ
ミックモジュール技術で用いられる印刷によるパターン
等の形成方法或いはプリント配線基板に配線パターンを
形成する湿式エッチング法等と比較して、高精度の受動
素子の形成が可能であるとともに、素子サイズをその面
積が１／１００程度まで縮小することを可能とする。
【００２３】ところで、これらの高周波モジュールにお
いては、搬送周波数が５ＧＨｚを越えるあたりからイン
ダクタ部や抵抗体部等の回路部品を用いた集中定数素子
により回路設計したたものより、例えばＴｒａｎｓｍｉ
ｓｓｉｏｎ Ｌｉｎｅ、Ｃｏｕｐｌｉｎｇ Ｌｉｎｅ、
Ｓｔｕｂを用いた分布定数回路による回路設計の方が、
より性能を引き出せるようになる。そして、高周波モジ
ュールにおいては、さらに周波数が上がると、バンドパ
スフィルタ等の機能素子は分布定数回路による設計が必
須となり、インダクタ部や抵抗体部等の集中定数素子は
チョークやデカップリング等に用いられることに限定さ
れることとなる。
【００２４】しかしながら、図３１に示す高周波モジュ
ール１５０においては、分布定数回路を形成できるの
は、Ｓｉ基板１３１やガラス基板１４１の一主面上の受
動素子形成層１５１、一層だけであり、例えば分布定数
回路としてバンドパスフィルタ１５２等を形成した場
合、バンドパスフィルタ１５２の占有面積が大きくなっ
てしまう。また、高周波モジュール１５０では、電気的
な干渉を避けるためにバンドパスフィルタ１５２と実装
された高周波ＩＣやＬＳＩ等の回路素子１５３との間を
図中矢印Ｙで示す所定の間隔で離す必要があり、面積を
大きくさせるといった問題がある。さらに、高周波モジ
ュール１５０においては、比較的高価なＳｉ基板１３１
やガラス基板１４１を用いることで、コストがアップす
るといった問題もある。
【００２５】そこで、本発明は、分布定数回路が形成さ
れた多層プリント配線部を備え、小面積化、小型化が図
られるとともに、受動素子や回路素子による電気的干渉
を低減した高周波モジュール装置及びその製造方法を提
供することを目的に提案されたものである。
【００２６】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる高周波モジュール装置は、コア基板の一
主面上にグランド部を備えるプリント配線層と誘電絶縁
材料からなる誘電絶縁層とが多層に形成された多層プリ
ント配線部の最上層に平坦化処理を施して高周波素子層
形成面を有するベース基板と、ベース基板の高周波素子
層形成面上に、誘電絶縁材料からなる誘電絶縁部を介し
てベース基板から電源或いは信号の供給を受ける受動素
子及び回路素子を有する高周波素子部とを備え、ベース
基板が、パターン配線により形成された分布定数回路を
有することを特徴としている。
【００２７】以上のように構成された本発明にかかる高
周波モジュール装置によれば、多層プリント配線部を備
えるベース基板が分布定数回路を有していることによ
り、ベース基板に埋め込まれた状態で分布定数回路が形
成される。したがって、高周波モジュール装置によれ
ば、ベース基板における分布定数回路を形成する面積の
低減が図られるとともに、プリント配線層のグランド部
がシールドとなることから高周波素子層形成面上に形成
された受動素子や回路素子の電気的干渉が抑制される。
【００２８】また、上述した目的を達成する本発明にか
かる高周波モジュール装置の製造方法は、コア基板の一
主面上にグランド部を有する第１のプリント配線層を介
して第１の絶縁層を形成する第１の工程と、第１の絶縁
層上にパターン配線からなる分布定数回路を形成する第
２の工程と、分布定数回路を覆う第２の絶縁層上に第２
のプリント配線層を成膜することで多層プリント配線部
を形成する第３の工程と、多層プリント配線部の最上層
に平坦化処理を施して高周波素子層形成面を形成する第
４の工程とを経てベース基板を作製するベース基板作製
工程と、ベース基板の高周波素子形成面上に、誘電絶縁
材料からなる誘電絶縁部を介してベース基板から電源或
いは信号の供給を受ける受動素子を形成する第５の工程
と、誘電絶縁部を介してベース基板から電源或いは信号
の供給を受ける回路素子を接合する第６の工程とを経て
高周波素子層を形成する高周波素子層形成工程とを有す
ることを特徴を特徴とする。
【００２９】以上のように構成された本発明にかかる高
周波モジュール装置の製造方法によれば、第２の工程に
より形成された分布定数回路が、多層プリント配線部を
有するベース基板に埋め込まれた状態で形成される。こ
れにより、高周波モジュール装置の製造方法では、ベー
ス基板における分布定数回路を形成する面積の低減が図
られるとともに、プリント配線層のグランド部がシール
ドとなることから高周波素子層形成面上に形成された受
動素子や回路素子の電気的干渉が抑制された高周波モジ
ュール装置が製造される。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示した高周波モジュール装置１は、詳細を後述す
るベース基板部製作工程で形成されたベース基板部２の
最上層が高精度の平坦面からなる高周波素子層形成面３
として構成されているとともに、ベース基板部２にフィ
ルタ回路部２１やアンテナ回路部２４等の分布定数回路
４が形成されている。この高周波モジュール装置１は、
ベース基板部２の高周波素子層形成面３上に詳細を後述
する高周波素子層部製作工程によって高周波素子層部５
が形成されてなる。高周波モジュール装置１は、ベース
基板部２が、上層に形成された高周波素子層部４に対す
る電源系の配線部や制御系の配線部或いはグランド部を
構成する。高周波モジュール装置１には、図１に示すよ
うに、高周波素子層部５の上面に高周波ＩＣ９０やチッ
プ部品９１が実装されるとともにシールドカバー９２に
よって封装される。高周波モジュール装置１は、いわゆ
る１チップ部品としてマザー基板９３上に実装される。
【００３１】ベース基板部２は、両面基板からなるコア
基板６と、このコア基板６をコアとしてその第１の主面
６ａ側に形成された銅箔層７にパターン配線を施すこと
によって分布定数回路４を有する第１のパターン配線層
９と、第２の主面６ｂ側に形成された銅箔層８にパター
ン配線が施された第２のパターン配線層１０とからな
る。ベース基板部２には、コア基板６に対して第１の樹
脂付銅箔１１及び第２の樹脂付銅箔１２が接合される。
第１の樹脂付銅箔１１は、コア基板６の第１の主面６ａ
側に接合されて、銅箔層１１ａにパターン配線を施すこ
とにより分布定数回路４を有する第３のパターン配線層
１３を形成する。第２の樹脂付銅箔１２は、コア基板６
の第２の主面６ｂ側に接合されて銅箔層１２ａにパター
ン配線を施すことにより第４のパターン配線層１４を形
成する。
【００３２】ベース基板部２の構成並びに作製工程につ
いて、以下図２乃至図１０を参照しながら詳細に説明す
る。
【００３３】ベース基板部２の製作工程は、図２に示す
ように、コア基板６の第１の主面６ａに形成された銅箔
層７に分布定数回路４を形成する第１の分布定数回路形
成工程ｓ−１と、コア基板６の表裏主面６ａ、６ｂに適
宜の第１のパターン配線層９及び第２のパターン配線層
１０やコア基板６を貫く複数のビアホール１５を形成す
る第１のパターン配線層形成工程ｓ−２と、コア基板６
の表裏主面６ａ、６ｂに第１の樹脂付銅箔１１と第２の
樹脂付銅箔１２とをそれぞれ接合する第１の銅箔接合工
程ｓ−３と、これら樹脂付銅箔１１、１２とにビア１
６、１７を形成するビア形成工程ｓ−４とを有する。ベ
ース基板部２の製作工程は、コア基板６の主面６ａ側の
第１の樹脂付銅箔１１の銅箔層１１ａに分布定数回路４
を形成する第２の分布定数回路形成工程ｓ−５と、接合
された樹脂付銅箔１１、１２にそれぞれ適宜の第３のパ
ターン配線層１３及び第４のパターン配線層１４とを形
成する第２のパターン配線層形成工程ｓ−６とを経て、
ベース基板中間体１８を製作する。
【００３４】ベース基板部２の製作工程は、ベース基板
中間体１８に対して第３のパターン配線層１３及び第４
のパターン配線層１４を被覆する第３の樹脂付銅箔１９
と第４の樹脂付銅箔２０とをそれぞれ接合する第２の銅
箔接合工程ｓ−７を有する。ベース基板部２の製作工程
は、第３の樹脂付銅箔１９と第４の樹脂付銅箔２０に対
して研磨処理を施してコア基板６の第１の主面６ａ側の
最上層に高周波素子層形成面３を形成する研磨工程ｓ−
８を経てベース基板部２を製作する。
【００３５】コア基板６は、低誘電率で低いＴａｎδ、
すなわち高周波特性に優れた基材、例えばポリフェニレ
ンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ
−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（商標名
テフロン）、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリ
ノルボルネン（ＰＮＢ）、セラミック或いはセラミック
と有機基材の混合体等が用いられて形成される。コア基
板６は、機械的剛性とともに耐熱性、耐薬品性を有し、
例えば上述した基材よりもさらに廉価なエポキシ系基板
ＦＲ−５等も用いられる。コア基板６は、上述した基材
によって形成されることで、高精度に形成されることに
よって比較的高価となるＳｉ基板やガラス基板と比較し
て安価であり、材料コストの低減が図られる。
【００３６】コア基板６には、図３に示すように、第１
の主面６ａと第２の主面６ｂの全面に銅箔層７、８が形
成されている。コア基板６には、図４に示すように、第
１の分布定数回路形成工程ｓ−１が施される。コア基板
６には、銅箔層７に対してフォトリソグラフ処理等が施
されることによって、第１の主面６ａの所定の位置に分
布定数回路４としてフィルタ回路部２１が形成される。
【００３７】そして、コア基板６には、第１のパターン
配線層形成工程ｓ−２が施される。コア基板６は、ドリ
ルやレーザによる孔穿加工が施されて所定の位置にそれ
ぞれビアホール１５が形成される。コア基板６には、メ
ッキ等によって内壁に導通処理が施されたビアホール１
５内に、導電ペースト２２を埋め込んだ後にメッキ法に
よって蓋形成が行われる。コア基板６は、銅箔層７、８
に対してフォトリソグラフ処理が施されることによっ
て、第１の主面６ａと第２の主面６ｂとにそれぞれ所定
の第１のパターン配線層９及び第２のパターン配線層１
０とが形成される。
【００３８】以上の工程を経たコア基板６には、第１の
銅箔接合工程ｓ−３によって、図５に示すように、第１
のパターン配線層９及び第２のパターン配線層１０をそ
れぞれ被覆して第１の樹脂付銅箔１１と第２の樹脂付銅
箔１２とが第１の主面６ａと第２の主面６ｂに接合され
る。第１の樹脂付銅箔１１と第２の樹脂付銅箔１２に
は、それぞれ銅箔層１１ａ、１２ａの一方主面の全体に
樹脂層１１ｂ、１２ｂが裏打ちされたいわゆる樹脂付銅
箔が用いられる。
【００３９】第１の樹脂付銅箔１１及び第２の樹脂付銅
箔１２は、樹脂層１１ｂ、１２ｂ側を接合面として、コ
ア基板６の第１の主面６ａと第２の主面６ｂとに接着樹
脂（プリプレグ）によって接合される。なお、これら第
１の樹脂付銅箔１１及び第２の樹脂付銅箔１２は、樹脂
層１１ｂ、１２ｂが熱可塑性樹脂によって形成される場
合には、接着樹脂を不要としてコア基板６に接合され
る。
【００４０】第１の樹脂付銅箔１１と第２樹脂付銅箔１
２には、コア基板６に接合された状態においてビア形成
工程ｓ−４が施されて、図６に示すように、上述した各
ビアホール１５に対応する部位に対してフォトリソグラ
フ処理が施されることにより、それぞれビア１６、１７
が形成される。ビア形成工程ｓ−４は、ビア１６、１７
の形成部位にフォトリソグラフ処理を施した後、湿式エ
ッチングを行って第１の樹脂付銅箔１１と第２樹脂付銅
箔１２とに開口部２３ａ、２３ｂを形成し、これら開口
部２３ａ、２３ｂをマスクとしてレーザ加工を施こすこ
とによって第１のパターン配線層９或いは第２のパター
ン配線層１０のランド部が受けとなってそれぞれにビア
１６、１７を形成する。
【００４１】第１の樹脂付銅箔１１には、図７に示すよ
うに、第２の分布定数回路形成工程ｓ−５が施される。
第１の樹脂付銅箔１１には、銅箔層１１ａに対してフォ
トリソグラフ処理等が施されることによって、銅箔層１
１ａの所定の位置に分布定数回路４としてアンテナ回路
部２４が形成される。第１の樹脂付銅箔１１と第２樹脂
付銅箔１２には、図７に示すように、ビアメッキ等によ
りビア１６、１７の内壁に導通処理が施されるとともに
メッキ法や導電ペーストの埋め込みにより導電材２４
ａ、２４ｂが充填される。
【００４２】第１の樹脂付銅箔１１及び第２樹脂付銅箔
１２には、第２のパターン配線層形成工程ｓ−６によ
り、銅箔層１１ａ、１２ａにそれぞれ所定のパターンニ
ングが施されて、第３のパターン配線層１３及び第４の
パターン配線層１４とが形成される。第２のパターン配
線層形成工程ｓ−６は、上述した第１のパターン配線層
形成工程ｓ−２と同様に、銅箔層１１ａ、１２ａに対し
てフォトリソグラフ処理を施こすことにより樹脂層１１
ｂ、１２ｂ上にそれぞれ第３のパターン配線層１３と第
４のパターン配線層１４とを形成してベース基板中間体
１８を製作する。
【００４３】ベース基板部製作工程においては、ベース
基板部２に後述する高周波素子層部４を形成するため
に、ベース基板中間体１８に対して高精度の平坦性を有
する高周波素子層形成面３を形成する研磨工程が施され
る。ベース基板中間体１８には、第２の銅箔接合工程ｓ
−７により、図８に示すように、第３の樹脂付銅箔及び
第４の樹脂付銅箔２０が第３のパターン配線層１３及び
第４のパターン配線層１４をそれぞれ被覆するように接
合される。第３の樹脂付銅箔１９及び第４の樹脂付銅箔
２０も、上述した第１の樹脂付銅箔１１や第２の樹脂付
銅箔１２と同様に、それぞれ銅箔層１９ａ、２０ａの一
方主面の全体に亘って樹脂層１９ｂ、２０ｂが裏打ちさ
れたいわゆる樹脂付銅箔が用いられる。
【００４４】第３の樹脂付銅箔１９及び第４の樹脂付銅
箔２０は、図９に示すように、樹脂層１９ｂ、２０ｂを
接合面として、ベース基板中間体１８の表裏主面に接着
樹脂（プリプレグ）によって接合される。なお、第３の
樹脂付銅箔１９及び第４の樹脂付銅箔２０も、樹脂層１
９ｂ、２０ｂが熱可塑性樹脂によって形成される場合に
は、接着樹脂を不要としてベース基板中間体１８に接合
される。
【００４５】ベース基板中間体１８には、研磨工程ｓ−
８により、接合した第３の樹脂付銅箔１９と第４の樹脂
付銅箔２０とに対して研磨処理が施される。研磨工程ｓ
−８は、例えばアルミナとシリカの混合液からなる研磨
材により第３の樹脂付銅箔１９と第４の樹脂付銅箔２０
の全体を研磨することによってベース基板中間体１８の
両面を精度の高い平坦面に形成する。研磨工程ｓ−８に
おいては、図１０に示すように、第３の樹脂付銅箔１９
側、換言すれば高周波素子層形成面３については第３の
パターン配線層１３が露呈するまでの研磨を施す。ま
た、研磨工程ｓ−８においては、第４の樹脂付銅箔２０
側については第４のパターン配線層１４を露呈させずに
樹脂層２０ｂが所定の厚みΔｘを残すようにして研磨を
施す。
【００４６】ベース基板部製作工程は、上述した各工程
によりコア基板６からベース基板中間体１８を経て、良
好な平坦精度を有する高周波素子層形成面３が形成され
てなるベース基板部２を製作する。ベース基板部製作工
程は、ベース基板中間体１８を製作する工程を従来の多
層基板の製作工程と同様とすることで、多層基板の製作
プロセスをそのまま適用可能であるとともに、量産性も
高いといった特徴を有している。なお、ベース基板部製
作工程については、上述した工程に限定されるものでは
なく、従来採用されている種々の多層基板の製作工程が
採用されてもよいことは勿論である。
【００４７】ベース基板部２は、上述したようにコア基
板６の第１の主面６ａ側に接合された第１の樹脂付銅箔
１１によって、第３のパターン配線層１３が形成されて
いる。ベース基板部２は、この第３のパターン配線層１
３が、第３の樹脂付銅箔１９の樹脂層１９ｂを第３のパ
ターン配線層１３が露呈するまで研磨が施された構造と
なっている。ベース基板部２は、後述する高周波素子層
部製作工程において、第３のパターン配線層１３上に高
周波素子層部５を形成することで、第３のパターン配線
層１３を薬品、機械的或いは熱的負荷から保護する樹脂
層１９ｂが不要となる。ベース基板部２は、かかる構成
によって後述する高周波素子層部製作工程において、第
３のパターン配線層１３が高周波素子層部５に対する電
源系の配線部や制御系の配線部或いはグランド部を構成
する。
【００４８】ベース基板部２は、上述したようにコア基
板６の第２の主面６ｂ側に接合された第２の樹脂付銅箔
１２によって、第４のパターン配線層１４が形成されて
いる。ベース基板部２は、この第４のパターン配線層１
４が、第４の樹脂付銅箔２０の樹脂層２０ｂの研削量を
制限することによって第４のパターン配線層１４が露呈
されない構造となっている。ベース基板部２は、かかる
構成によって後述する高周波素子層部製作工程におい
て、第４のパターン配線層１４が残された樹脂層２０ｂ
（誘電体層）によって薬品や機械的或いは熱的負荷から
保護されるようにする。第４のパターン配線層１４は、
高周波素子層部５を形成した後に、上述した樹脂層２０
ｂが切削除去されることで露呈されて入出力端子部２５
を構成する。
【００４９】以上のようにして製作されたベース基板部
２には、後述する高周波素子層形成工程を経て高周波素
子層形成面３上に高周波素子層部５が積層形成される。
高周波素子層部５には、平坦化されたベース基板部２の
高周波素子層形成面３上に、薄膜形成技術や厚膜形成技
術を用いて形成されたインダクタ２６、キャパシタ２７
等の受動素子が内蔵された素子形成層部２８と、配線層
部２９とが形成されてなる。高周波素子層部５には、配
線層部２９上に高周波ＩＣ９０やチップ部品９１が実装
されるとともに、全体がシールドカバー９２によって覆
われる。
【００５０】なお、ベース基板部製作工程においては、
ベース基板部２に対して第２の樹脂付銅箔１２を介して
接合される第４の樹脂付銅箔２０が、銅箔層２０ａを研
磨されることになる。ベース基板部製作工程において
は、接合された各構成部材がプレス機によってプレスさ
れて一体化される。ベース基板部製作工程においては、
金属製のプレス面と第４の樹脂付銅箔２０とのなじみが
よく、精度のよいプレスが行われるようになる。したが
って、第４の樹脂付銅箔２０については、銅箔層２０ａ
が配線層を構成しないことから、銅貼りでなく他の樹脂
付金属箔であってもよい。
【００５１】高周波素子層部５の構成並びに製作工程に
ついて、以下図１１乃至図１７に示した製作工程図も参
照しながら詳細に説明する。高周波素子層部５の製作工
程は、上述した工程を経て製作されたベース基板部２の
平坦化された高周波素子層形成面３上に、第１の絶縁層
３０を成膜形成する第１の絶縁層形成工程ｓ−９と、第
１の絶縁層３０上に第１の配線層３１を形成する第１の
配線層形成工程ｓ−１０と、素子形成層部２８内に各受
動素子を形成する受動素子形成工程ｓ−１１との工程を
経る。高周波素子層部５の製作工程は、素子形成層部２
８を被覆するとともに配線層部２９を形成するための第
２の絶縁層３２を成膜形成する第２の絶縁層形成工程ｓ
−１２と、配線層部２９に所定の配線パターンを有する
第２の配線層３３や受動素子を形成する第２の配線層形
成工程ｓ−１３と、表裏主面を被覆するレジスト層３４
ａ、３４ｂを形成するレジスト層形成工程ｓ−１４とを
経て、高周波モジュール装置１を製作する。
【００５２】ベース基板部２には、第１の絶縁層形成工
程ｓ−９において高周波素子層形成面３上に絶縁性誘電
材が供給されて第１の絶縁層３０が成膜形成される。絶
縁性誘電材には、コア基板６と同様に低誘電率で低いＴ
ａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品
性に優れた基材が用いられる。絶縁性誘電材には、具体
的には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、
ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或
いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜
方法としては、塗布均一性、厚み制御性が保持されるス
ピンコート法、カーテンコート法、ロールコート法或い
はディップコート法等が適用される。
【００５３】第１の絶縁層形成工程ｓ−９においては、
図１２に示すようにベース基板部２上に成膜された第１
の絶縁層３０に対して多数のビア３５が形成される。各
ビア３５は、高周波素子層形成面３に露呈された第３の
配線パターン層１３の所定のランド１３ａに対応して形
成され、ランド１３ａを外方に臨ませる。各ビア３５
は、絶縁性誘電材として感光性樹脂を用いた場合には、
所定のパターンニングに形成されたマスクを第１の絶縁
層３０に取り付けてフォトリソグラフ法により形成され
る。各ビア３５は、その他適宜の方法によっても形成さ
れる。
【００５４】第１の配線層形成工程ｓ−１０において
は、各ビア３５を含む第１の絶縁層３０の表面上に、例
えばスパッタリング法等によって全面に亘って例えばニ
ッケル層と銅層とからなる第１の配線層３１が成膜形成
される。第１の配線層３１は、ニッケル層と銅層の厚み
がそれぞれ５０ｎｍ乃至５００ｎｍ程度に成膜されてな
る。
【００５５】第１の配線層３１には、図１３に示すよう
に、受動素子層形成工程ｓ−１１が施されてキャパシタ
２７が形成される。第１の配線層３１には、キャパシタ
２７の形成部位に窒化タンタル層３６が形成される。
【００５６】第１の配線層３１には、図１４に示すよう
に、必要な配線パターンだけを残すようにフォトリソグ
ラフ処理によってレジストパターンニングが行われる。
高周波素子層部製作工程においては、以上の工程を経
て、ベース基板部２上に素子形成層部２８が形成された
高周波モジュール装置中間体３７が製作される。
【００５７】高周波素子層部製作工程においては、以上
の工程を経て製作された高周波モジュール装置中間体３
７に対して、第２の絶縁層形成工程ｓ−１２によって図
１５に示すように第２の絶縁層３２が成膜形成される。
第２の絶縁層形成工程ｓ−１２は、上述した第１の絶縁
層３０と同様の方法によって第２の絶縁層３２を形成す
るとともに、この第２の絶縁層３２に第１の配線層３１
に形成された所定のパターンやキャパシタ２７等が接合
されているランド３１ａを外方に臨ませる複数のビア３
８を形成する。
【００５８】高周波素子層部製作工程においては、第２
の配線層形成工程ｓ−１３により、第２の絶縁層３２上
に第２の配線層３３が形成される。第２の配線層形成工
程ｓ−１３は、具体的にはスパッタリング法等によって
第２の絶縁層３２上にニッケル層及び銅層とからなるス
パッタ層を成膜形成し、このスパッタ層に対してフォト
リソグラフ処理を施して所定のパターンニングを行う。
配線層形成工程ｓ−１３は、さらにスパッタ層に対して
電界メッキにより数μｍ程度の厚みを有する銅メッキを
選択的に行った後に、メッキ用レジストを除去しさらに
スパッタ層を全面的にエッチングすることによって図１
６に示すように配線層部２９を形成する。
【００５９】配線層部２９には、この際にその一部にイ
ンダクタ２６が形成される。インダクタ２６は、直列抵
抗値が問題となるが、上述したようにスパッタ層に対し
て電解メッキを施す厚膜形成技術によって形成すること
で充分な厚みを以って形成され、損失の低下が抑制され
る。
【００６０】高周波素子層部製作工程においては、ベー
ス基板部２のコア基板６における第２の主面６ｂ側に露
呈している樹脂層２０ｂに対して研磨加工を施すことに
より、第４のパターン配線層１４を露呈させる。
【００６１】高周波素子層部製作工程においては、レジ
スト層形成工程ｓ−１４により、高周波素子層部５の表
面全体とベース基板部２の第４のパターン配線層１４と
に永久レジスト層３４ａ、３４ｂをそれぞれコーティン
グする。高周波素子層部製作工程においては、これらレ
ジスト層３４ａ、３４ｂに対してマスクパータンを介し
てフォトリソグラフ処理を施し、図１７に示すように所
定の位置にランド３３ａが臨む開口３９ａと、第４のパ
ターン配線層１４が臨む開口３９ｂとを形成する。高周
波素子層部製作工程においては、これら開口３９ａ、３
９ｂに無電解ニッケル／銅メッキを施してそれぞれ電極
端子４０ａ、４０ｂを形成することにより、図１８に示
す高周波モジュール装置１を製作する。
【００６２】高周波モジュール装置１は、図１に示すよ
うに、高周波素子層部５側に形成された電極端子４０ａ
が、高周波ＩＣ９０やチップ部品９１を搭載して接続す
る接続端子を構成する。高周波モジュール装置１は、ベ
ース基板部２の第４のパターン配線層１４側に形成され
た電極端子４０ｂが、例えばマザー基板９３に搭載され
る際の接続端子及び入出力端子部２５を構成する。高周
波ＩＣ９０は、例えばフリップチップ９４を介するフリ
ップチップ法によって実装される。
【００６３】なお、高周波モジュール装置１は、高周波
素子層部４の表面に搭載される高周波ＩＣ９０やチップ
部品９１が、シールドカバー９２によって覆われてい
る。このため、高周波モジュール装置１においては、高
周波ＩＣ９０やチップ部品９１からの発熱がシールドカ
バー９２内にこもるために、例えば図１９に示すような
高周波ＩＣ９０の上面とシールドカバー９２の内面との
間に、熱伝導性樹脂材７０等を充填する放熱構造を設け
ることが好ましい。
【００６４】以上のように構成される高周波モジュール
装置１においては、上述したように、ベース基板部２の
第１のパターン配線層９及び第３のパターン配線層１３
に分布定数回路４が形成されていることにより、ベース
基板部２に埋め込まれた状態で分布定数回路４が形成さ
れる。これにより、高周波モジュール装置１によれば、
ベース基板部２における分布定数回路４を形成する面積
の低減を図ることができる。したがって、高周波モジュ
ール装置１によれば、ベース基板部２の表面上に分布定
数回路４を形成するための面積が低減されることから、
小型化を図ることが可能である。また、高周波モジュー
ル装置１によれば、分布定数回路４であるフィルタ回路
部２１の上下に第３のパターン配線層１３のグランド部
と第２のパターン配線層１０のグランド部とが形成され
ていることから、これらのグランド部がフィルタ回路部
２１に対するシールドとなる。これにより、高周波モジ
ュール装置１によれば、フィルタ回路部２１に対して高
周波素子層形成面３上に形成されたインダクタ部２６等
の受動素子や高周波ＩＣ９０等の回路素子が電気的に干
渉することを抑制することができる。したがって、高周
波モジュール装置１によれば、フィルタ回路部２１等の
分布定数回路４に対して受動素子や回路素子を所定の間
隔で離すことが不要となり、小面積化、小型化が可能と
なる。
【００６５】高周波モジュール装置１においては、ベー
ス基板部２に形成される分布定数回路４をフィルタ回路
部２１やアンテナ回路部２４等とすることに必ずしも限
定されることなく、例えば、バラン回路部、方向結合回
路部、インピーダンス整合回路部等の分布定数回路４が
形成されても良い。この場合も、高周波モジュール装置
１では、ベース基板部２の表面上にバラン回路部、方向
結合回路部、インピーダンス整合回路部等の分布定数回
路４を形成するための面積が低減されることから、小面
積化を図ることが可能である。また、高周波モジュール
装置１では、バラン回路部、方向結合回路部、インピー
ダンス整合回路部等の分布定数回路４に対して受動素子
や回路素子を所定の間隔で離すことが不要となり小型化
が可能となる。
【００６６】高周波モジュール装置１においては、図２
０に示すように、ベース基板部２がパターン配線層と絶
縁層との多層構造を有していることから、フィルタ回路
部２１等の分布定数回路４を多層に形成することができ
る。
【００６７】従来の高周波モジュール装置においては、
フィルタ回路部等の分布定数回路を複数形成する場合、
分布定数回路を形成できるのはＳｉ、ガラス等からなる
基板の一主面上の受動素子形成層、一層だけであり、分
布定数回路を形成する占有面積が大きくなってしまい、
小面積化、小型化を図ることが困難であった。
【００６８】これに対し、本発明を適用した高周波モジ
ュール装置１によれば、上述したように、ベース基板部
２にフィルタ回路部２１等の分布定数回路４を多層に形
成することができることから、分布定数回路４を形成す
るための面積が低減され、大幅な小面積化、小型化を図
ることが可能である。
【００６９】また、高周波モジュール装置１において
は、図２１に示すように、ベース基板部２のコア基板６
上にフィルタ回路部２１として併設される共振器導体パ
ターン２１ａ、２１ｂが形成されている。この共振器導
体パターン２１ａ、２１ｂには、それぞれの長尺方向の
略中央部に信号の入出力のための引出導線４１が形成さ
れている。共振器導体パターン２１ａ、２１ｂは、長尺
方向の一端部側（短絡側と称する。）が例えばビアホー
ル等によって第３のパターン配線層１３及び第２のパタ
ーン配線層１０と短絡される。共振器導体パターン２１
ａ、２１ｂの他端部側（開放側と称する。）は、パター
ン幅が広くなるようになされている。これにより、共振
器導体パターン２１ａ、２１ｂは、短絡側のインピーダ
ンスを大きくするとともに、開放側のインピーダンスを
小さくすることで、所望の周波数信号だけを得ることが
できるフィルタ回路部２１となる。
【００７０】以上のような配線パターンを有するフィル
タ回路部２１は、ベース基板部２に埋め込まれた状態で
構成されている。したがって、高周波モジュール装置１
によれば、ベース基板部２の表面上にフィルタ回路部２
１を形成するための面積を必要としないことから、小型
化を図ることが可能である。
【００７１】高周波モジュール装置１においては、フィ
ルタ回路部２１が有する配線パターンに限定されること
なく、例えば図２２乃至図２４等に示すような配線パタ
ーンのフィルタ回路部を有していても良い。なお、図２
２乃至図２４に示す配線パターンを有するフィルタ回路
部においては、上述したフィルタ回路部２１と同等な構
成及び各部材の詳細な説明を省略するとともに、図面に
おいて同じ符号を付するものとする。
【００７２】図２２に示すフィルタ回路部４２は、短尺
方向に対し幅狭部４２ａをコア基板６に形成されたキャ
ビティ４３上に成膜形成し、一方の短尺方向に対し幅広
部４２ｂをコア基板６上に成膜形成されている。フィル
タ回路部４２は、幅狭部４２ａと幅広部４２ｂとが交互
に連続的に形成された配線パターンを有している。フィ
ルタ回路部４２の長尺方向の両端部には、高周波信号の
入出力のための引出導線４４が形成されている。フィル
タ回路部４２においては、幅狭部４２ａがインダクタン
スとして機能し、幅広部４２ｂが容量として機能するこ
ととなる。これにより、フィルタ回路部４２において
は、幅狭部４２ａがキャビティ４３上に形成されている
ことから、幅狭部４２ａを必要以上に細くしなくてもイ
ンダクタンスとして効果があり、必要以上に幅狭部４２
ａを短くしなくても入力された高周波信号のロスを増大
させることなく、所望の周波数を得ることができる。
【００７３】以上のような配線パターンを有するフィル
タ回路部４２は、ベース基板部２に埋め込まれた状態で
構成されている。したがって、高周波モジュール装置１
によれば、ベース基板部２の表面上にフィルタ回路部４
２を形成するための面積を必要としないことから、小型
化を図ることが可能である。
【００７４】図２３に示すフィルタ回路部４５は、樹脂
層１２ｂ上に形成された導体パターン４６、４７を有し
ている。導体パターン４６は、入力側導電体として機能
するもので、相対的に幅広の低インピーダンスパターン
４６ａと、相対的に幅狭の高インピーダンスパターン４
６ｂとを備えている。導体パターン４７は、出力側導電
体として機能するもので、相対的に幅広の低インピーダ
ンスパターン４７ａと、相対的に幅狭の高インピーダン
スパターン４７ｂとを備えている。低インピーダンスパ
ターン４６ａ、４７ａは、樹脂層１２ｂとコア基板６と
に挟まれた層内で互いに所定の間隔を隔てて、それぞれ
の長尺方向がほぼ並行になるように配置されている。高
インピーダンスパターン４６ｂ、４７ｂは、樹脂層１２
とコア基板６とを厚み方向に貫く形で形成され、樹脂層
１２ｂ上で、それぞれ低インピーダンスパターン４６
ａ、４７ａと交差して電気的に接続されている。
【００７５】導体パターン４６における、高インピーダ
ンスパターン４６ｂの一端部側は、第４のパターン配線
層１４に電気的に接続され、他端部側は、コア基板６上
に成膜形成された引出導線を兼ねる入力部パターン４８
ａに電気的に接続されている。導体パターン４７におけ
る、高インピーダンスパターン４７ｂの一端部側は、第
４のパターン配線層１４に電気的に接続され、他端部側
は、コア基板６上に成膜形成された引出導線を兼ねる出
力部パターン４８ｂに電気的に接続されている。
【００７６】このように構成されるフィルタ回路部４５
においては、入力部パターン４８ａに供給された高周波
信号が導体パターン４６、４７によりフィルタリングさ
れ、出力部パターン４８ｂにて所望の周波数だけを得る
ことができる。
【００７７】以上のような配線パターンを有するフィル
タ回路部４５は、ベース基板部２に埋め込まれた状態で
構成されている。したがって、高周波モジュール装置１
によれば、ベース基板部２の表面上にフィルタ回路部４
５を形成するための面積を必要としないことから、小型
化を図ることが可能である。
【００７８】図２４に示すフィルタ回路部４９は、樹脂
層１２ｂ上にＬ字形状の導体パターン５０ａ、５０ｂが
一辺を略並行となるように配置されている。導体パター
ン５０ａ、５０ｂは、互いに略平行とされていない他辺
が高周波信号の入出力のための引出導線５１ａ、５１ｂ
として機能することとなる。これらの導体パターン５０
ａ、５０ｂは、略平行に配置された一辺が例えばビア結
合などによって、電気的に第３のパターン配線層１３及
び第４のパターン配線層１３に接続されている。フィル
タ回路部４９は、コア基板６上に導体パターン５２ａ、
５２ｂ、５２ｃがＹ字形状に配置されている。導体パタ
ーン５２ａ、５２ｂは、導体パターン５０ａ、５０ｂの
略平行となる一辺と対向するようになされている。導体
パターン５２ｃは、一端部が例えばビア結合などによっ
て、電気的に第３のパターン配線層１３及び第４のパタ
ーン配線層１３に接続されている。
【００７９】このようなトリプレート構造を有するフィ
ルタ回路部４９においては、引出導線５１ａから供給さ
れた高周波信号が導体パターン５０ａ、５０ｂ及び５２
ａ、５２ｂ、５２ｃによりフィルタリングされ、引出導
線５１ｂにて所望の周波数だけを得ることができる。
【００８０】以上のような配線パターンを有するフィル
タ回路部４９は、ベース基板部２に埋め込まれた状態で
構成されている。したがって、高周波モジュール装置１
によれば、ベース基板部２の表面上にフィルタ回路部４
９を形成するための面積を必要としないことから、小型
化を図ることが可能である。
【００８１】一方、高周波モジュール装置１において
は、図２５に示すように、ベース基板部２の樹脂層１１
ｂ上にアンテナ回路部２４として逆Ｆ型のアンテナパタ
ーン５３が形成されている。このアンテナパターン５３
は、実効的に略λ／４の長さを有する共振器パターン５
４と、この共振器パターン５４の一端部にて略直角に折
り曲げられてなる第１のパターン５５の先端部に接地点
Ｓ１と、第１のパターン５５と並列しながら共振器パタ
ーン５４の中途部から延設されてなる第２のパターン５
６の先端部に接地点Ｓ２と、第１のパターン５５及び第
２のパターン５６と並列しながら共振器パターン５４の
第１のパターン５５と第２のパターン５６との間から延
設されてなる第３のパターン５７の先端部に給電点Ｓ３
とを有している。なお、このアンテナパターン５３にお
いては、共振器パターン５４の他端部が開放点Ｓ４とな
っている。
【００８２】このアンテナ回路部２４では、アンテナパ
ターン５３の接地点Ｓ１、Ｓ２が、フレキシブルに樹脂
層１１ｂ上に形成された第３のパターン配線層１３と接
地されておりアンテナパターン５４の給電点Ｓ３からこ
のアンテナ回路部２４へのＲＦ信号の給電、配電が行わ
れる。
【００８３】以上のような配線パターンを有するアンテ
ナ回路部２４は、ベース基板部２に形成されることによ
り、その下方等に上述したフィルタ回路部２１等の分布
定数回路４が配置された構造が可能となる。したがっ
て、高周波モジュール装置１によれば、ベース基板部２
に形成されたアンテナ回路部２４の下方等に分布定数回
路４を多層に形成することができることから、大幅な小
面積化、小型化を図ることが可能である。
【００８４】高周波モジュール装置１においては、アン
テナ回路部２４が有する逆Ｆ型の配線パターンに限定さ
れることなく、当然のことながらアンテナとして機能す
るもので、例えば、ダイポール型、ボウタイ型、パッチ
型、マイクロトリップ型、モノポール型、ミアンダ型等
の各種形態のものを使用することができる。
【００８５】
【発明の効果】以上で説明したように、本発明によれ
ば、ベース基板における多層プリント配線部の多層に亘
って分布定数回路を形成することができることから、小
面積化、小型化が図られた高周波モジュール装置を得る
ことが可能となる。また、本発明によれば、多層プリン
ト配線部に分布定数回路が形成されていることから、こ
の分布定数回路をシールドするグランド部を容易に形成
することができ、分布定数回路に対する受動素子や回路
素子の電気的干渉を抑制した高周波モジュール装置を得
ることが可能となる。したがって、本発明によれば、分
布定数回路、受動素子、回路素子等が集約された場合で
も、小型化、高性能化が図られた高周波モジュール装置
が得られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュール装置の縦断面
図である。
【図２】同高周波モジュール装置のベース基板部製作工
程図である。
【図３】同高周波モジュール装置に用いられるコア基板
の縦断面図である。
【図４】第１の分布定数回路の形成工程説明図である。
【図５】第１の樹脂付銅箔及び第２の樹脂付銅箔の接合
工程説明図である。
【図６】ビア形成の工程説明図である。
【図７】第２の分布定数回路の形成工程説明図である。
【図８】第３の樹脂付銅箔及び第４の樹脂付銅箔の接合
工程説明図である。
【図９】第３の樹脂付銅箔及び第４の樹脂付銅箔を接合
した状態の工程説明図である。
【図１０】第３の樹脂付銅箔及び第４の樹脂付銅箔の研
磨工程説明図である。
【図１１】同高周波モジュール装置の高周波素子層部製
作工程図である。
【図１２】第１の配線層の形成工程説明図である。
【図１３】素子形成層部の形成工程説明図である。
【図１４】受動素子の形成工程説明図である。
【図１５】第２の誘電絶縁層の形成工程説明図である。
【図１６】第２の配線層の形成工程説明図である。
【図１７】レジスト層の形成工程説明図である。
【図１８】高周波モジュール装置の縦断面図である。
【図１９】放熱構造を備えた高周波モジュール装置の縦
断面図である。
【図２０】分布定数回路が厚み方向に複数形成された状
態を示した縦断面図である。
【図２１】分布定数回路における配線パターンの一例を
示した平面図である。
【図２２】分布定数回路における配線パターンの一例を
示した透視平面図である。
【図２３】分布定数回路における配線パターンの一例を
示した透視平面図である。
【図２４】分布定数回路における配線パターンの一例を
示した透視平面図である。
【図２５】分布定数回路における配線パターンの一例を
示した平面図である。
【図２６】スーパーへテロダイン方式による高周波送受
信回路の構成図である。
【図２７】ダイレクトコンバージョン方式による高周波
送受信回路の構成図である。
【図２８】従来の高周波モジュールに備えられるインダ
クタ部の説明図であり、同図（ａ）は要部斜視図、同図
（ｂ）は要部縦断面図である。
【図２９】従来のシリコン基板を用いた高周波モジュー
ルの縦断面図である。
【図３０】従来のガラス基板を用いた高周波モジュール
の縦断面図である。
【図３１】従来の分布定数回路と回路素子との関係を示
した縦断面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 高
周波素子層形成面、４分布定数回路、５ 高周波素子層
部、６ コア基板、９ 第１のパターン配線層、１０
第２のパターン配線層、１１ 第１の樹脂付銅箔、１１
ａ，１２ａ銅箔層、１１ｂ，１２ｂ 樹脂層、１２ 第
２の樹脂付銅箔、１３ 第３のパターン配線層、１４
第４のパターン配線層、１８ ベース基板中間体、１９
第３の樹脂付銅箔、２０ 第４の樹脂付銅箔、２１，
４２，４５，４９ フィルタ回路部、２４ アンテナ回
路部、２６ インダクタ ２７ キャパシタ、３０第１
の絶縁層、３１ 第１の配線層、３２ 第２の絶縁層、
３３ 第２の配線層、３７ 高周波モジュール装置中間
体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥洞 明彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 荻野 ▲達▼也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 林 邦幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 コア基板の一主面上にグランド部を有す
    るプリント配線層と誘電絶縁材料からなる誘電絶縁層と
    が多層に形成された多層プリント配線部の最上層に平坦
    化処理を施して高周波素子層形成面を形成してなるベー
    ス基板と、 上記ベース基板の高周波素子層形成面上に、誘電絶縁材
    料からなる誘電絶縁部を介して上記ベース基板から電源
    或いは信号の供給を受ける受動素子及び回路素子を形成
    してなる高周波素子部とを備え、 上記ベース基板側に、分布定数回路をパターン形成した
    ことを特徴とする高周波モジュール装置。
  2. 【請求項２】 上記分布定数回路の上下に上記グランド
    部が形成されていることを特徴とする請求項１記載の高
    周波モジュール装置。
  3. 【請求項３】 上記分布定数回路が、フィルタ回路、バ
    ラン回路、方向結合回路、インピーダンス整合回路の少
    なくとも何れか一種であることを特徴とする請求項２記
    載の高周波モジュール装置。
  4. 【請求項４】 上記分布定数回路が、成膜技術により形
    成されたアンテナ回路部であることを特徴とする請求項
    １記載の高周波モジュール装置。
  5. 【請求項５】 コア基板の一主面上にグランド部を有す
    るプリント配線層を形成し、このプリント配線層上に誘
    電絶縁層を形成する第１の工程と、上記誘電絶縁層上に
    分布定数回路をパターン形成する第２の工程と、上記分
    布定数回路を覆う誘電絶縁層と、この誘電絶縁層上に形
    成されるプリント配線層とを順次成膜することで多層プ
    リント配線部を形成する第３の工程と、上記多層プリン
    ト配線部の最上層に平坦化処理を施して高周波素子層形
    成面を形成する第４の工程とを経てベース基板を作製す
    るベース基板作製工程と、 上記ベース基板の高周波素子形成面上に、誘電絶縁材料
    からなる誘電絶縁部を介して上記ベース基板から電源或
    いは信号の供給を受ける受動素子を形成する第５の工程
    と、上記誘電絶縁部を介して上記ベース基板から電源或
    いは信号の供給を受ける回路素子を接合する第６の工程
    とを経て高周波素子層を形成する高周波素子層形成工程
    とを有することを特徴とする高周波モジュール装置の製
    造方法。
  6. 【請求項６】 上記第２の工程及び上記第３の工程にお
    いて、上記分布定数回路を上記プリント配線層で挟まれ
    た状態に形成することを特徴とする請求項５記載の高周
    波モジュール装置の製造方法。
JP2001130191A 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法 Expired - Fee Related JP3941416B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法
KR1020027017527A KR20040002389A (ko) 2001-04-26 2002-04-25 고주파 모듈 및 그 제조 방법
US10/312,248 US7064630B2 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method
EP02720612A EP1306902A1 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method
PCT/JP2002/004178 WO2002089209A1 (fr) 2001-04-26 2002-04-25 Module haute frequence et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002329833A true JP2002329833A (ja) 2002-11-15
JP3941416B2 JP3941416B2 (ja) 2007-07-04

Family

ID=18978606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130191A Expired - Fee Related JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法

Country Status (5)

Country Link
US (1) US7064630B2 (ja)
EP (1) EP1306902A1 (ja)
JP (1) JP3941416B2 (ja)
KR (1) KR20040002389A (ja)
WO (1) WO2002089209A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001087A1 (ja) * 2004-06-29 2006-01-05 Renesas Technology Corp. 半導体装置
JP2006270959A (ja) * 2005-03-22 2006-10-05 Sychip Inc 携帯／Ｗｉ−Ｆｉを組み合わせたデバイス
JP2007266177A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd パッケージレス電子部品
JP2019057896A (ja) * 2017-09-22 2019-04-11 株式会社フジクラ 無線通信モジュール
WO2022153768A1 (ja) * 2021-01-14 2022-07-21 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004140632A (ja) * 2002-10-18 2004-05-13 Hitachi Ltd 高周波送受信装置とその製造方法
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
KR100546832B1 (ko) * 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
DE10361014A1 (de) * 2003-12-23 2005-03-03 Infineon Technologies Ag Halbleiterbauelement mit einer HF-Schaltung
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
US20090033439A1 (en) * 2005-06-13 2009-02-05 Taiyo Yuden Co., Ltd. Multilayer filter
ATE538496T1 (de) 2006-03-27 2012-01-15 Koninkl Philips Electronics Nv Herstellungsmethode für eine niederohmige substratdurchgangsverbindung für halbleiterträger
US9401330B1 (en) 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
US10165640B2 (en) * 2016-07-06 2018-12-25 Lumileds Llc Printed circuit board for integrated LED driver
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563408A (ja) 1991-09-02 1993-03-12 A T R Koudenpa Tsushin Kenkyusho:Kk モノリシツクマイクロ波集積回路
JP3515854B2 (ja) 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
US5929510A (en) * 1996-10-31 1999-07-27 Sarnoff Corporation Integrated electronic circuit
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3976297B2 (ja) 1999-09-29 2007-09-12 株式会社ルネサステクノロジ 高周波回路モジュールおよび通信装置
JP4743803B2 (ja) * 1999-09-29 2011-08-10 住軽アルミ箔株式会社 ポリマー電池
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001087A1 (ja) * 2004-06-29 2006-01-05 Renesas Technology Corp. 半導体装置
JP2006270959A (ja) * 2005-03-22 2006-10-05 Sychip Inc 携帯／Ｗｉ−Ｆｉを組み合わせたデバイス
JP2007266177A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd パッケージレス電子部品
JP2019057896A (ja) * 2017-09-22 2019-04-11 株式会社フジクラ 無線通信モジュール
US11211696B2 (en) 2017-09-22 2021-12-28 Fujikura Ltd. Wireless communication module
WO2022153768A1 (ja) * 2021-01-14 2022-07-21 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
WO2002089209A1 (fr) 2002-11-07
US20030151477A1 (en) 2003-08-14
US7064630B2 (en) 2006-06-20
JP3941416B2 (ja) 2007-07-04
KR20040002389A (ko) 2004-01-07
EP1306902A1 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
JP4318417B2 (ja) 高周波モジュール基板装置
US7741162B2 (en) Method for manufacturing high-frequency module device
US7599190B2 (en) High-frequency module, and method of producing same
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
EP1387369A1 (en) High-frequency module device
US7199457B2 (en) Thin film circuit board device and its manufacturing method
WO2003047325A1 (fr) Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
JP2003264348A (ja) 高周波モジュール
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法
JP2002374069A (ja) 高周波モジュール装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

LAPS Cancellation because of no payment of annual fees