KR20040002389A - 고주파 모듈 및 그 제조 방법 - Google Patents

고주파 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20040002389A
KR20040002389A KR1020027017527A KR20027017527A KR20040002389A KR 20040002389 A KR20040002389 A KR 20040002389A KR 1020027017527 A KR1020027017527 A KR 1020027017527A KR 20027017527 A KR20027017527 A KR 20027017527A KR 20040002389 A KR20040002389 A KR 20040002389A
Authority
KR
South Korea
Prior art keywords
high frequency
layer
circuit
base substrate
forming
Prior art date
Application number
KR1020027017527A
Other languages
English (en)
Inventor
히라바야시다카유키
고세무라다카히코
오쿠보라아키히코
오기노다츠야
하야시구니유키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040002389A publication Critical patent/KR20040002389A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 분포 정수 회로가 형성된 고주파 모듈 장치로서, 코어 기판(6)의 일 주면 상에 접지부를 구비하는 프린트 배선층과 유전 절연 재료로 이루어지는 유전 절연층이 다층으로 형성된 다층 프린트 배선부의 최상층에 평탄화 처리를 실시하여 고주파 소자층 형성면(3)을 형성하여 베이스 기판(2)과, 베이스 기판(2)의 고주파 소자층 형성면(3)상에, 유전 절연재로 이루어지는 유전 절연부를 통하여 베이스 기판(2)으로부터 전원 또는 신호의 공급을 받는 수동 소자 및 회로 소자를 갖는 고주파 소자층부(5)를 구비한다. 베이스 기판(2)은 패턴 배선에 의해 형성된 분포 정수 회로(4)를 갖는다.

Description

고주파 모듈 및 그 제조 방법{High-frequency module and its manufacturing method}
예를 들면, 음악, 음성 또는 화상 등의 각종 정보는 데이터의 디지탈화에 동반하여 퍼스널 컴퓨터나 모바일 컴퓨터 등에 의해서도 손쉽게 취급할 수 있도록 되어 있다. 이들의 정보는 음성 코덱 기술이나 화상 코덱 기술에 의해 대역 압축이 도모되고, 디지탈 통신이나 디지털 방송에 의해 각종의 통신 단말 기기에 대하여 용이하면서도 효율적으로 배신되는 환경이 마련되고 있다. 예를 들면, 오디오·비디오 데이터(AV 데이터)는 휴대형의 휴대 전화기에 의해서 옥외에서의 수신도 가능하게 되고 있다.
그런데, 데이터 등의 송수신 시스템은 가정을 비롯하여 소규모의 지역 내에서도 적합한 네트워크 시스템의 제안에 의해서, 여러 가지로 활용되고 있다. 네트워크 시스템으로서는 예를 들면 IEEE802.11a로 제안되어 있는 5GHz 대역의 협소 영역 무선 통신 시스템, IEEE802.11b로 제안되는 2.45GHz 대역의 무선 LAN 시스템 또는 Bluetooth라고 불리는 근거리 무선 통신 시스템 등의 여러 가지 차세대 무선 시스템이 제안되어 있다.
데이터 등의 송수신 시스템은 이러한 무선 네트워크 시스템을 유효하게 이용하여, 가정 내나 옥외 등의 여러 장소에서 손쉽게 또한 중계 장치 등을 통하지 않고서 여러 가지의 데이터의 수수가 가능하고, 인터넷 망으로의 액세스나 데이터의 송수신이 가능하다.
한편, 데이터 등의 송수신 시스템에 있어서는 소형이며 경량으로 휴대 가능하고 상술한 통신 기능을 갖는 통신 단말 기기의 실현이 필수적이다. 통신 단말 기기에 있어서는 송수신부에서 아날로그의 고주파 신호의 변복조 처리를 행하는 것이 필요하기 때문에, 일반적으로, 도 1에 도시한 바와 같이, 송수신 신호로부터 일단 중간 주파수로 변환하도록 한 슈퍼헤테로다인 방식에 의한 고주파 송수신 회로(100)가 구비된다.
고주파 송수신 회로(100)는 안테나나 전환 스위치를 갖고 정보 신호를 수신하거나 또는 송신하는 안테나부(101)와, 송신과 수신과의 전환을 행하는 송수신 전환기(102)를 구비한다. 또한, 고주파 송수신 회로(100)는 주파수 변환 회로부(103)나 복조 회로부(104) 등으로 이루어지는 수신 회로부(105)를 구비한다. 또한, 고주파 송수신 회로(100)는 파워 앰프(106)나 드라이브 앰프(107) 및 변조 회로부(108) 등으로 이루어지는 송신 회로부(109)를 구비한다. 또한, 고주파 송수신 회로(100)는 수신 회로부(105)나 송신 회로부(109)에 기준 주파수를 공급하는기준 주파수 생성 회로부가 구비된다.
이상과 같이 구성된 고주파 송수신 회로(100)는 상세를 생략하지만, 각 단(段) 사이에 각각의 삽입된 여러 가지 필터, 국발 장치(VCO), SAW 필터 등의 대형 기능 부품이나, 정합 회로 또는 바이어스 회로 등의 고주파 아날로그 회로에 특유의 인덕터, 저항, 캐패시터 등의 수동 부품의 점수가 대단히 많은 구성으로 되어 있다. 따라서, 고주파 송수신 회로(100)는 전체적으로 대형으로 되어, 통신 단말 기기의 소형 경량화에 큰 장해로 되고 있다.
한편, 통신 단말 기기에는 도 2에 도시하는 바와 같이 중간 주파수로의 변환을 행하지 않고서 정보 신호의 송수신을 행하도록 한 다이렉트 컨버전 방식에 의한 고주파 송수신 회로(110)도 사용된다. 고주파 송수신 회로(110)는 안테나부(111)에 의해서 수신된 정보 신호가 송수신 전환기(112)를 거쳐서 복조 회로부(113)에 공급되어 직접 베이스 밴드 처리가 행해진다. 고주파 송수신 회로(110)는 소스원에서 생성된 정보 신호를 변조 회로부(114)에 있어서 중간 주파수로 변환하지 않고서 직접 소정의 주파수 대역으로 변조하여, 앰프(115)와 송수신 전환기(112)를 통하여 안테나부(111)로부터 송신한다.
이상과 같이 구성된 고주파 송수신 회로(110)는 정보 신호에 대하여 중간 주파수의 변환을 행하지 않고서 다이렉트 검파를 행함으로써 송수신하는 구성이므로, 필터 등의 부품 점수가 저감되어 전체 구성의 간략화가 도모되고, 1칩화에 보다 가까운 구성이 가능해진다. 그러나, 도 2에 도시하는 고주파 송수신 회로(110)에 있어서도, 후단에 배치된 필터 또는 정합 회로의 대응이 필요하게 된다. 고주파 송수신 회로(110)는 고주파단으로 한번의 증폭을 행하기 때문에 충분한 게인을 얻기 힘들고, 베이스 밴드부에서도 증폭 조작을 할 필요가 있다. 따라서, 고주파 송수신 회로(110)는 DC 오프셋의 캔슬 회로나 여분인 저역 필터(low pass filter)를 필요로 하여, 전체의 소비 전력이 더욱 커져 버린다.
종래의 고주파 송수신 회로는 상술한 바와 같이 슈퍼헤테로다인 방식 및 다이렉트 컨버전 방식의 모두에 있어서도, 통신 단말 기기의 소형 경량화 등의 요구 사양에 대하여 충분한 특성을 만족할 수 없는 것이었다. 이 때문에, 고주파 송수신 회로에 대해서는 예를 들면 Si-CM0S 회로 등을 베이스로 하여 간략한 구성에 의해서 소형화를 도모한 모듈화에 대하여 여러 시도가 도모되고 있다. 즉, 시험의 하나는 예를 들면 특성이 좋은 수동 소자를 Si 기판 상에 형성하는 동시에 필터 회로나 공진기 등을 LSI 상에 만들어 넣고, 또한 베이스 밴드 부분의 논리 LSI도 집적화함으로써, 소위 1칩화 고주파 모듈을 제작하는 방법이다.
이 1칩화 고주파 모듈에서는 도 3a 및 도 3b에 도시하는 바와 같이, 어떻게 하여 성능이 좋은 인덕터부(120)를 LSI 상에 형성할지가 극히 중요하게 된다. 이러한 1칩화 고주파 모듈에서는 Si 기판(121) 및 SiO2절연층(122)의 인덕터부 형성부(123)에 대응하여 큰 오목부(124)를 형성한다. 1칩화 고주파 모듈은 오목부(124)에 따라 제 1 배선층(125)을 형성함과 동시에 오목부(124)를 폐쇄하는 제 2 배선층(126)이 형성되어 코일부(127)를 구성한다. 1칩화 고주파 모듈은 다른 대응으로서 배선 패턴의 일부를 기판 표면으로부터 상승하여 공중으로 뜨게 하는대응을 도모함으로써 인덕터부(120)가 형성되어 있다. 이 1칩화 고주파 모듈은 모두 인덕터부(120)를 형성하는 공정이 극히 복잡하고, 공정의 증가로 인해 비용이 증가되어 버린다.
1칩화 고주파 모듈에서는 아날로그 회로의 고주파 회로부와, 디지탈 회로의 베이스 밴드 회로부의 사이에 개재하는 Si 기판의 전기적 간섭이 큰 문제로 되어 있다.
이상과 같은 문제점을 개선하는 고주파 모듈로서는 예를 들면 도 4에 도시하는 Si 기판을 베이스 기판에 사용한 고주파 모듈(130)이나, 도 5에 도시하는 글래스 기판을 베이스 기판에 사용한 고주파 모듈(140)이 제안되어 있다.
도 4에 도시하는 고주파 모듈(130)은 Si 기판(131)상에 SiO2층(132)을 형성한 후에, 리소그래피 기술에 의해서 수동 소자 형성층(133)이 성막 형성되어 이루어진다. 수동 소자 형성층(133)에는 상세한 것을 생략하지만, 그 내부에 배선 패턴과 함께 인덕터부, 저항체부 또는 캐패시터부 등의 수동 소자가 박막 형성 기술이나 후막 형성 기술에 의해서 다층으로 형성되어 있다. 고주파 모듈(130)은 수동 소자 형성층(133)상에 비어(중계 스루홀) 등을 통하여 내부 배선 패턴과 접속된 단자부가 형성되고, 이들 단자부에 플립칩 실장법 등에 의해 고주파 IC이나 LSI 등의 회로 소자(134)가 직접 실장되어 구성된다. 이 고주파 모듈(130)은 예를 들면 머더 기판 등에 실장함으로써, 고주파 회로부와 베이스 밴드 회로부를 구분하여 양자의 전기적 간섭을 억제하는 것이 가능해진다. 이러한 고주파 모듈(130)에 있어서는 도전성을 갖는 Si 기판(131)이, 수동 소자 형성층(133)내에 각 수동 소자를 형성할 때에 기능하지만, 각 수동 소자가 양호한 고주파 특성에 있어서 방해가 된다는 문제가 있다.
한편, 도 5에 도시하는 고주파 모듈(140)은 상술한 고주파 모듈(130)에 있어서의 Si 기판(131)의 문제를 해결하기 위해서, 베이스 기판에 글래스 기판(141)이 사용되고 있다. 고주파 모듈(140)도, 글래스 기판(141)상에 리소그래피 기술에 의해서 수동 소자 형성층(142)이 성막 형성되어 이루어진다. 수동 소자 형성층(142)에는 상세를 생략하지만, 그 내부에 배선 패턴과 동시에 인덕터부, 저항체부 또는 캐패시터부 등의 수동 소자가 박막 형성 기술이나 후막 형성 기술에 의해서 다층으로 형성되어 있다.
도 5에 도시하는 고주파 모듈(140)은 수동 소자 형성층(142)상에 비어 등을 통하여 내부 배선 패턴과 접속된 단자부가 형성되고, 이들 단자부에 플립칩 실장법 등에 의해 고주파 IC나 LSI 등의 회로 소자(133)가 직접 실장되어 구성된다. 이 고주파 모듈(140)은 도전성을 갖지 않는 글래스 기판(141)을 사용함으로써, 글래스 기판(141)과 수동 소자 형성층(142)과의 용량적 결합도가 억제되어 수동 소자 형성층(142)내에 양호한 고주파 특성을 갖는 수동 소자를 형성하는 것이 가능하다.
도 5에 도시하는 고주파 모듈(140)은 예를 들면 머더 기판 등에 실장하기 위해서, 수동 소자 형성층(142)의 표면에 단자 패턴을 형성함과 동시에 와이어 본딩법 등에 의해서 머더 기판과 접속하고 있다. 고주파 모듈(140)은 단자 패턴 형성 공정이나 와이어 본딩 공정이 필요하게 된다.
이들의 1칩화 고주파 모듈에서는 상술한 바와 같이 베이스 기판 상에 고정밀도의 수동 소자 형성층이 형성된다. 베이스 기판에는 수동 소자 형성층을 박막 형성할 때, 스퍼터링 시의 표면 온도의 상승에 대한 내열 특성, 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 필요하게 된다. 베이스 기판은 이 때문에 고정밀도의 평탄성이 필요하게 됨과 동시에, 절연성, 내열성 또는 내약품성 등이 요구된다.
상술한 Si 기판(131)이나 글래스 기판(141)은 이러한 특성을 갖고 있고 LSI와 다른 프로세스에 의해 저비용이고 저손실인 수동 소자의 형성을 가능하게 한다. 또한, Si 기판(131)이나 글래스 기판(141)은 종래의 세라믹 모듈 기술로 사용되는 인쇄에 의한 패턴 등의 형성 방법 또는 프린트 배선 기판에 배선 패턴을 형성하는 습식 에칭법 등과 비교하여, 고정밀도의 수동 소자의 형성이 가능한 동시에, 소자 사이즈를 그 면적이 1/100 정도까지 축소하는 것을 가능하게 한다.
이들의 고주파 모듈에서는 반송 주파수가 5GHz를 넘는 부근으로부터 인덕터부나 저항체부 등의 회로 부품을 사용한 집중 정수 소자에 의해 회로 설계한 것보다, 예를 들면 Transmission Line Coupling Line, Stub를 사용한 분포 정수 회로에 의한 회로 설계쪽이 보다 성능을 끌어낼 수 있게 된다. 그리고, 고주파 모듈에서는 주파수가 더 올라가면, 밴드 패스 필터 등의 기능 소자는 분포 정수 회로에 의한 설계가 필수로 되고, 인덕터부나 저항체부 등의 집중 정수 소자는 초크(choke)나 디커플링(decoupling) 등에 사용되는 것에 한정되게 된다.
그러나, 도 6에 도시하는 고주파 모듈(150)에 있어서는 분포 정수 회로를 형성할 수 있는 것은 Si 기판(131)이나 글래스 기판(141)의 일 주면 상의 수동 소자 형성층(151), 일층뿐이고, 예를 들면 분포 정수 회로로서 밴드 패스 필터(152) 등을 형성한 경우, 밴드 패스 필터(152)의 점유 면적이 커져 버린다. 또한, 고주파 모듈(150)에서는 전기적인 간섭을 피하기 위해서 밴드 패스 필터(152)와 실장된 고주파 IC나 LSI 등의 회로 소자(153)의 사이를 도 6중 화살표 Y로 나타내는 소정의 간격으로 떼어낼 필요가 있고, 면적을 크게 한다는 문제가 있다. 더욱이, 고주파 모듈(150)에 있어서는 비교적 고가의 Si 기판(131)이나 글래스 기판(141)을 사용함으로써, 비용이 증가되는 문제도 있다.
본 발명은 고주파 모듈 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 퍼스널 컴퓨터, 휴대 전화기, 오디오 기기 등의 각종 전자 기기에 탑재되어, 정보 통신 기능이나 기억(storage) 기능 등을 갖는 초소형 통신 기능 모듈을 구성하는 고주파 모듈 장치 및 그 제조 방법에 관한 것이다.
도 1은 슈퍼헤테로다인 방식에 의한 고주파 송수신 회로를 도시하는 블록도.
도 2는 다이렉트 컨버전 방식에 의한 고주파 송수신 회로를 도시하는 블록도.
도 3a는 종래의 고주파 모듈에 구비되는 인덕터부를 도시하는 주요부 사시도.
도 3b는 도 3a의 종단면도.
도 4는 종래의 실리콘 기판을 사용한 고주파 모듈을 도시하는 종단면도.
도 5는 종래의 글래스 기판을 사용한 고주파 모듈을 도시하는 종단면도.
도 6은 종래의 분포 정수 회로와 회로 소자의 관계를 도시하는 종단면도.
도 7은 본 발명에 따른 고주파 모듈 장치를 도시하는 종단면도.
도 8은 고주파 모듈 장치의 베이스 기판부 제작 공정을 도시하는 공정도.
도 9는 고주파 모듈 장치에 사용되는 코어 기판을 도시하는 종단면도.
도 10은 제 1 분포 정수 회로의 형성 공정을 도시하는 단면도.
도 11은 제 1 수지 부착 구리 호일 및 제 2 수지 부착 구리 호일의 접합 공정을 도시하는 단면도.
도 12는 비어 형성의 공정을 도시하는 단면도.
도 13은 제 2 분포 정수 회로의 형성 공정을 도시하는 단면도.
도 14는 제 3 수지 부착 구리 호일 및 제 4 수지 부착 구리 호일의 접합 공정을 도시하는 단면도.
도 15는 제 3 수지 부착 구리 호일 및 제 4 수지 부착 구리 호일을 접합한 상태의 공정을 도시하는 단면도.
도 16은 제 3 수지 부착 구리 호일 및 제 4 수지 부착 구리 호일의 연마 공정을 도시하는 단면도.
도 17은 고주파 모듈 장치의 고주파 소자층부 제작 공정을 도시하는 공정도.
도 18은 제 1 배선층의 형성 공정을 도시하는 단면도.
도 19는 소자 형성 층부의 형성 공정을 도시하는 단면도.
도 20은 수동 소자의 형성 공정을 도시하는 단면도.
도 21은 제 2 유전 절연층의 형성 공정을 도시하는 단면도.
도 22는 제 2 배선층의 형성 공정을 도시하는 단면도.
도 23은 레지스트층의 형성 공정을 도시하는 단면도이다.
도 24는 본 발명에 따른 고주파 모듈 장치의 다른 예를 도시하는 종단면도.
도 25는 방열 구조를 구비한 고주파 모듈 장치를 도시하는 종단면도.
도 26은 분포 정수 회로가 두께 방향으로 복수 형성된 상태를 도시하는 종단면도.
도 27은 분포 정수 회로에서의 배선 패턴의 일 예를 도시하는 평면도.
도 28은 분포 정수 회로에서의 배선 패턴의 일 예를 투시하여 도시하는 평면도.
도 29는 분포 정수 회로에서의 배선 패턴의 다른 예를 투시하여 도시하는 평면도.
도 30은 분포 정수 회로에서의 배선 패턴의 또 다른 예를 투시하여 도시하는 평면도.
도 31은 분포 정수 회로에서의 배선 패턴의 일 예를 도시하는 평면도.
본 발명은 상술한 바와 같은 실정을 감안하여 제안된 것으로, 그 목적으로 하는 것은 분포 정수 회로가 형성된 다층 프린트 배선부를 구비하고, 소면적화, 소형화가 도모되는 동시에, 수동 소자나 회로 소자에 의한 전기적 간섭을 저감한 고주파 모듈 장치 및 그 제조 방법을 제공하는 것에 있다.
상술한 목적을 달성하기 위해서 제안되는 본 발명에 따른 고주파 모듈 장치는 코어 기판의 일 주면 상에 접지부(ground)를 구비하는 프린트 배선층과 유전 절연 재료로 이루어지는 유전 절연층이 다층으로 형성된 다층 프린트 배선부의 최상층에 평탄화 처리를 실시하여 고주파 소자층 형성면을 갖는 베이스 기판과, 베이스 기판의 고주파 소자층 형성면 상에, 유전 절연 재료로 이루어지는 유전 절연부를 통하여 베이스 기판으로부터 전원 또는 신호의 공급을 받는 수동 소자 및 회로 소자를 갖는 고주파 소자부를 구비하고, 베이스 기판이, 패턴 배선에 의해 형성된 분포 정수 회로를 갖는다.
본 발명에 따른 고주파 모듈 장치는 다층 프린트 배선부를 구비하는 베이스 기판이 분포 정수 회로를 가짐으로써, 베이스 기판에 매립된 상태에서 분포 정수 회로가 형성되고, 베이스 기판에 있어서의 분포 정수 회로를 형성하는 면적의 저감이 도모됨과 동시에, 프린트 배선층의 접지부가 실드(shield)가 되기 때문에 고주파 소자층 형성면 상에 형성된 수동 소자나 회로 소자의 전기적 간섭이 억제된다.
상술한 목적을 달성하기 위해서 제안되는 본 발명에 따른 고주파 모듈 장치의 제조 방법은 코어 기판의 일 주면상에 접지부를 갖는 제 1 프린트 배선층을 거쳐서 제 1 절연층을 형성하는 제 1 공정과, 제 1 절연층상에 패턴 배선으로 이루어지는 분포 정수 회로를 형성하는 제 2 공정과, 분포 정수 회로를 덮는 제 2 절연층상에 제 2 프린트 배선층을 성막함으로써 다층 프린트 배선부를 형성하는 제 3 공정과, 다층 프린트 배선부의 최상층에 평탄화 처리를 실시하여 고주파 소자층 형성면을 형성하는 제 4 공정을 거쳐서 베이스 기판을 제작하는 베이스 기판 제작 공정과, 베이스 기판의 고주파 소자 형성면 상에, 유전 절연 재료로 이루어지는 유전 절연부를 통하여 베이스 기판으로부터 전원 또는 신호의 공급을 받는 수동 소자를 형성하는 제 5 공정과, 유전 절연부를 통하여 베이스 기판으로부터 전원 또는 신호의 공급을 받는 회로 소자를 접합하는 제 6 공정을 거쳐서 고주파 소자층을 형성하는 고주파 소자층 형성 공정을 갖는다.
본 발명에 따른 고주파 모듈 장치의 제조 방법은 제 2 공정에 의해 형성된 분포 정수 회로가, 다층 프린트 배선부를 갖는 베이스 기판에 매립한 상태에서 형성된다. 이로써, 본 발명 방법은 베이스 기판에 있어서의 분포 정수 회로를 형성하는 면적의 저감을 도모하는 동시에, 프린트 배선층의 접지부를 실드하여 고주파 소자층 형성면 상에 형성된 수동 소자나 회로 소자의 전기적 간섭이 억제된 고주파 모듈 장치를 제조할 수 있다.
본 발명의 또 다른 목적, 본 발명에 의해서 얻어지는 구체적인 이점은 이하에 있어서 도면을 참조하여 설명되는 실시예의 설명으로부터 한층 더 분명해질 것이다.
이하에 본 발명의 실시예에 대하여, 도면을 참조하여 상세하게 설명한다.
본 발명을 적용한 도 7에 도시하는 고주파 모듈 장치(1)는 상세를 후술하는 베이스 기판부 제작 공정에서 형성된 베이스 기판부(2)의 최상층이 고정밀도의 평탄면으로 이루어지는 고주파 소자층 형성면(3)으로서 구성되어 있는 동시에, 베이스 기판부(2)에 필터 회로부(21)나 안테나 회로부(24) 등의 분포 정수 회로(4)가 형성되어 있다. 이 고주파 모듈 장치(1)는 베이스 기판부(2)의 고주파 소자층 형성면(3)상에 상세를 후술하는 고주파 소자층부 제작 공정에 의해서 고주파 소자 층부(5)가 형성되어 이루어진다. 고주파 모듈 장치(1)는 베이스 기판부(2)가, 상층에 형성된 고주파 소자 층부(4)에 대한 전원계의 배선부나 제어계의 배선부 또는접지부를 구성한다. 고주파 모듈 장치(1)에는 도 7에 도시하는 바와 같이, 고주파 소자 층부(5)의 상면에 고주파 IC(90)이나 칩부품(91)이 실장됨과 동시에 실드 커버(92)에 의해서 밀봉된다. 고주파 모듈 장치(1)는 소위 1칩 부품으로서 머더 기판(93)상에 실장된다.
베이스 기판부(2)는 양면 기판으로 이루어지는 코어 기판(6)과, 이 코어 기판(6)을 코어로서 그 제 1 주면(6a)측에 형성된 구리 호일층(7)에 패턴 배선을 실시함으로써 분포 정수 회로(4)를 갖는 제 1 패턴 배선층(9)과, 제 2 주면(6b)측에 형성된 구리 호일층(8)에 패턴 배선이 실시된 제 2 패턴 배선층(10)으로 이루어진다. 베이스 기판부(2)에는 코어 기판(6)에 대하여 제 1 수지 부착 구리 호일(11) 및 제 2 수지 부착 구리 호일(12)이 접합된다. 제 1 수지 부착 구리 호일(11)은 코어 기판(6)의 제 1 주면(6a)측에 접합되고, 구리 호일층(11a)에 패턴 배선을 실시함으로써 분포 정수 회로(4)를 갖는 제 3 패턴 배선층(13)을 형성한다. 제 2 수지 부착 구리 호일(12)은 코어 기판(6)의 제 2 주면(6b)측에 접합되어 구리 호일층(12a)에 패턴 배선을 실시함으로써 제 4 패턴 배선층(14)을 형성한다.
베이스 기판부(2)의 구성 및 제작 공정을, 도 8 내지 도 16을 참조하여 설명한다.
베이스 기판부(2)의 제작 공정은 도 8에 도시하는 바와 같이, 코어 기판(6)의 제 1 주면(6a)에 형성된 구리 호일층(7)에 분포 정수 회로(4)를 형성하는 제 1 분포 정수 회로 형성 공정(S-1)과, 코어 기판(6)의 표리 주면(6a, 6b)에 적절한 제 1 패턴 배선층(9) 및 제 2 패턴 배선층(10)이나 코어 기판(6)을 관통하는 복수의비어홀(via hole; 15)을 형성하는 제 1 패턴 배선층 형성 공정(S-2)과, 코어 기판(6)의 표리 주면(6a, 6b)에 제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)을 접합하는 제 1 구리 호일 접합 공정(S-3)과, 이들 수지 부착 구리 호일(11, 12)과 비어(16, 17)를 형성하는 비어 형성 공정(S-4)을 갖는다. 베이스 기판부(2)의 제작 공정은 코어 기판(6)의 주면(6a) 측의 제 1 수지 부착 구리 호일(11)의 구리 호일층(11a)에 분포 정수 회로(4)를 형성하는 제 2 분포 정수 회로 형성 공정(S-5)과, 접합된 수지 부착 구리 호일(11, 12)에 각각 적절한 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(14)을 형성하는 제 2 패턴 배선층 형성 공정(S-6)을 거쳐서, 베이스 기판 중간체(18)를 제작한다.
베이스 기판부(2)의 제작 공정은 베이스 기판 중간체(18)에 대하여 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(14)을 피복하는 제 3 수지 부착 구리 호일(19)과 제 4 수지 부착 구리 호일(20)을 접합하는 제 2 구리 호일 접합 공정(S-7)을 갖는다. 베이스 기판부(2)의 제작 공정은 제 3 수지 부착 구리 호일(19)과 제 4 수지 부착 구리 호일(20)에 대하여 연마처리를 실시하여 코어 기판(6)의 제 1 주면(6a)측의 최상층에 고주파 소자층 형성면(3)을 형성하는 연마 공정(S-8)을 거쳐서 베이스 기판부(2)를 제작한다.
코어 기판(6)은 저유전율이 낮은 Tanδ, 즉 고주파 특성이 뛰어난 기재, 예를 들면 폴리페닐렌에테르(PPE), 비스말레이드트리아진(BT-resin), 폴리테트라플루오로에틸렌(상표명 테플론), 폴이이미드, 액정 폴리머(LCP), 폴리노르보넨(PNB), 세라믹 또는 세라믹과 유기 기재의 혼합체 등이 사용되어 형성된다. 코어 기판(6)은 기계적 강성과 동시에 내열성, 내약품성을 갖고, 예를 들면 상술한 기재보다도 더욱 염가의 에폭시계 기판 FR-5 등도 사용된다. 코어 기판(6)은 상술한 기재에 의해서 형성됨으로써, 고정밀도로 형성됨에 따라 비교적 고가가 되는 Si 기판이나 글래스 기판과 비교하여 염가이고, 재료 비용의 저감이 도모된다.
코어 기판(6)에는 도 9에 도시하는 바와 같이, 제 1 주면(6a)과 제 2 주면(6b)의 전체면에 구리 호일층(7, 8)이 형성되어 있다. 코어 기판(6)에는 도 10에 도시하는 바와 같이, 제 1 분포 정수 회로 형성 공정(S-1)이 실시된다. 코어 기판(6)에는 구리 호일층(7)에 대하여 포토리소그래피 처리 등이 실시됨에 따라, 제 1 주면(6a)의 소정의 위치에 분포 정수 회로(4)로서 필터 회로부(21)가 형성된다.
코어 기판(6)에는 제 1 패턴 배선층 형성 공정(S-2)이 실시된다. 코어 기판(6)은, 드릴이나 레이저에 의한 천공 가공이 실시되어 소정의 위치에 각각 비어 호울(15)이 형성된다. 코어 기판(6)에는 도금 등에 의해서 내벽에 도통 처리가 실시된 비어 호울(15)내에, 도전 페이스트(22)를 매립한 후에 도금법에 의해서 덮여 형성된다. 코어 기판(6)은 구리 호일층(7, 8)에 대하여 포토리소그래피 처리가 실시됨으로써, 제 1 주면(6a)과 제 2 주면(6b)과 각각 소정의 제 1 패턴 배선층(9) 및 제 2 패턴 배선층(10)이 형성된다.
이상의 공정을 거친 코어 기판(6)에는 제 1 구리 호일 접합 공정(S-3)에 의해서, 도 11에 도시하는 바와 같이, 제 1 패턴 배선층(9) 및 제 2 패턴 배선층(10)을 각각 피복하여 제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)이 제 1 주면(6a)과 제 2 주면(6b)에 접합된다. 제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)에는 각각 구리 호일층(11a, 12a)의 한쪽 주면의 전체에 수지층(11b, 12b)이 덧붙여진 소위 수지 부착 구리 호일이 사용된다.
제 1 수지 부착 구리 호일(11) 및 제 2 수지 부착 구리 호일(12)은 수지층(11b, 12b) 측을 접합면으로서, 코어 기판(6)의 제 1 주면(6a)과 제 2 주면(6b)과 접착 수지(pre-impregnated)에 의해서 접합된다. 또, 이들 제 1 수지 부착 구리 호일(11) 및 제 2 수지 부착 구리 호일(12)은 수지층(11b, 12b)이 열가소성 수지에 의해서 형성되는 경우에는 접착 수지를 불필요로 하여 코어 기판(6)에 접합된다.
제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)에는 코어 기판(6)에 접합된 상태에 있어서 비어 형성 공정(S-4)이 실시되고, 도 12에 도시하는 바와 같이, 상술한 각 비어홀(15)에 대응하는 부위에 대하여 포토리소그래피 처리가 실시됨으로써, 각각 비어(16, 17)가 형성된다. 비어 형성 공정(S-4)은 비어(16, 17)의 형성 부위에 포토리소그래피 처리를 실시한 후, 습식 에칭을 하여 제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)과 개구부(23a, 23b)를 형성하고, 이들 개구부(23a, 23b)를 마스크로 하여 레이저 가공을 실시함으로써 제 1 패턴 배선층(9)또는 제 2 패턴 배선층(10)의 랜드부가 수용되어 각각 비어(16, 17)를 형성한다.
제 1 수지 부착 구리 호일(11)에는 도 13에 도시하는 바와 같이, 제 2 분포 정수 회로 형성 공정(S-5)이 실시된다. 제 1 수지 부착 구리 호일(11)에는 구리호일층(11a)에 대하여 포토리소그래피 처리 등이 실시됨으로써, 구리 호일층(11a)의 소정의 위치에 분포 정수 회로(4)로서 안테나 회로부(24)가 형성된다. 제 1 수지 부착 구리 호일(11)과 제 2 수지 부착 구리 호일(12)에는 도 13에 도시하는 바와 같이, 비어 도금 등에 의해 비어(16, 17)의 내벽에 도통 처리가 실시됨과 동시에 도금법이나 도전 페이스트의 매립에 의해 도전재(24a, 24b)가 충전된다.
제 1 수지 부착 구리 호일(11) 및 제 2 수지 부착 구리 호일(12)에는 제 2 패턴 배선층 형성 공정(S-6)에 의해, 구리 호일층(11a, 12a)에 소정의 패터닝이 실시되고, 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(14)이 형성된다. 제 2 패턴 배선층 형성 공정(S-6)은 상술한 제 1 패턴 배선층 형성 공정(S-2)과 같이, 구리 호일층(11a, 12a)에 대하여 포토리소그래피 처리를 실시함으로써 수지층(11b, 12b) 상에 제 3패턴 배선층(13)과 제 4 패턴 배선층(14)을 형성하여 베이스 기판 중간체(18)를 제작한다.
베이스 기판부 제작 공정에서는 베이스 기판부(2)에 후술하는 고주파 소자 층부(4)를 형성하기 위해서, 베이스 기판 중간체(18)에 대하여 고정밀도의 평탄성을 갖는 고주파 소자층 형성면(3)을 형성하는 연마 공정이 실시된다. 베이스 기판 중간체(18)에는 제 2 구리 호일 접합 공정(S-7)에 의해, 도 14에 도시하는 바와 같이, 제 3 수지 부착 구리 호일 및 제 4 수지 부착 구리 호일(20)이 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(14)을 각각 피복하도록 접합된다. 제 3 수지 부착 구리 호일(19) 및 제 4 수지 부착 구리 호일(20)도, 상술한 제 1 수지 부착 구리 호일(11)이나 제 2 수지 부착 구리 호일(12)과 마찬가지로, 각각 구리 호일층(19a,20a)의 한쪽 주면의 전체에 걸쳐 수지층(19b, 20b)이 덧붙여진 소위 수지 부착 구리 호일이 사용된다.
제 3 수지 부착 구리 호일(19)및 제 4 수지 부착 구리 호일(20)은 도 15에 도시하는 바와 같이, 수지층(19b, 20b)을 접합면으로서, 베이스 기판 중간체(18)의 표리 주면에 접착 수지(pre-impregnation)에 의해서 접합된다. 또, 제 3 수지 부착 구리 호일(19)및 제 4 수지 부착 구리 호일(20)도, 수지층(19b, 20b)이 열가소성 수지에 의해서 형성되는 경우에는 접착 수지를 불필요로 하고 베이스 기판 중간체(18)에 접합된다.
베이스 기판 중간체(18)에는 연마 공정 S-8에 의해, 접합한 제 3 수지 부착 구리 호일(19)과 제 4 수지 부착 구리 호일(20)과 대하여 연마처리가 실시된다. 연마 공정(S-8)은 예를 들면 알루미나와 실리카의 혼합액으로 이루어지는 연마재에 의해 제 3 수지 부착 구리 호일(19)과 제 4 수지 부착 구리 호일(20)의 전체를 연마함으로써 베이스 기판 중간체(18)의 양면을 정밀도가 높은 평탄면에 형성한다. 연마 공정(S-8)에 있어서는 도 16에 도시하는 바와 같이, 제 3 수지 부착 구리 호일(19)측, 바꾸어 말하면 고주파 소자층 형성면(3)에 관해서는 제 3 패턴 배선층(13)이 노출될 때까지의 연마를 실시한다. 또한, 연마 공정(S-8)에 있어서는 제 4 수지 부착 구리 호일(20)측에 관해서는 제 4 패턴 배선층(14)을 노출하지 않고서 수지층(20b)이 소정의 두께(x)를 남기도록 하여 연마를 실시된다.
베이스 기판부 제작 공정은 상술한 각 공정에 의해 코어 기판(6)으로부터 베이스 기판 중간체(18)를 거쳐서, 양호한 평탄 정밀도를 갖는 고주파 소자층형성면(3)이 형성되어 이루어지는 베이스 기판부(2)를 제작한다. 베이스 기판부 제작 공정은 베이스 기판 중간체(18)를 제작하는 공정을 종래의 다층 기판의 제작 공정과 동일하게 함으로써, 다층기판의 제작 프로세스를 그대로 적용 가능한 동시에, 대량 생산성도 높다는 특징을 갖고 있다. 또, 베이스 기판부 제작 공정에 관해서는 상술한 공정에 한정되지 않으며, 종래 채용되어 있는 여러 가지의 다층 기판의 제작 공정이 채용되어도 좋은 것은 물론이다.
베이스 기판부(2)는 상술한 바와 같이 코어 기판(6)의 제 1 주면(6a) 측에 접합된 제 1 수지 부착 구리 호일(11)에 의해서, 제 3 패턴 배선층(13)이 형성되어 있다. 베이스 기판부(2)는 이 제 3 패턴 배선층(13)이, 제 3 수지 부착 구리 호일(19)의 수지층(19b)을 제 3 패턴 배선층(13)이 노출될 때까지 연마가 실시된 구조로 되어 있다. 베이스 기판부(2)는 후술하는 고주파 소자층부 제작 공정에서, 제 3 패턴 배선층(13)상에 고주파 소자 층부(5)를 형성함으로써, 제 3 패턴 배선층(13)을 약품, 기계적 또는 열적 부하로부터 보호하는 수지층(19b)이 불필요하게 된다. 베이스 기판부(2)는 이러한 구성에 의해서 후술하는 고주파 소자층부 제작 공정에서, 제 3 패턴 배선층(13)이 고주파 소자 층부(5)에 대한 전원계의 배선부나 제어계의 배선부 또는 접지부를 구성한다.
베이스 기판부(2)는 상술한 바와 같이 코어 기판(6)의 제 2 주면(6b) 측에 접합된 제 2 수지 부착 구리 호일(12)에 의해서, 제 4 패턴 배선층(14)이 형성되어 있다. 베이스 기판부(2)는 이 제 4 패턴 배선층(14)이, 제 4 수지 부착 구리 호일(20)의 수지층(20b)의 연삭량을 제한함으로써 제 4 패턴 배선층(14)이 노출되지 않는 구조로 되어 있다. 베이스 기판부(2)는 이러한 구성에 의해서 후술하는 고주파 소자층부 제작 공정에서, 제 4 패턴 배선층(14)이 남겨진 수지층(20b; 유전체층)에 의해서 약품이나 기계적 또는 열적 부하로부터 보호되도록 한다. 제 4 패턴 배선층(14)은 고주파 소자 층부(5)를 형성한 후에, 상술한 수지층(20b)이 절삭되어 제거됨으로써 노출되어 입출력 단자부(25)를 구성한다.
이상과 같이 하여 제작된 베이스 기판부(2)에는 후술하는 고주파 소자층 형성 공정을 거쳐서 고주파 소자층 형성면(3)상에 고주파 소자 층부(5)가 적층 형성된다. 고주파 소자 층부(5)에는 평탄화된 베이스 기판부(2)의 고주파 소자층 형성면(3)상에, 박막 형성 기술이나 후막 형성 기술을 사용하여 형성된 인덕터(26), 캐패시터(27) 등의 수동 소자가 내장된 소자 형성층부(28)와, 배선층부(29)가 형성되어 이루어진다. 고주파 소자 층부(5)에는 배선층부(29)상에 고주파 IC(90)나 칩 부품(91)이 실장됨과 동시에, 전체가 실드 커버(92)에 의해서 덮인다.
또, 베이스 기판부 제작 공정에서는 베이스 기판부(2)에 대하여 제 2 수지 부착 구리 호일(12)을 개재하여 접합되는 제 4 수지 부착 구리 호일(20)이, 구리 호일층(20a)을 연마되게 된다. 베이스 기판부 제작 공정에서는 접합된 각 구성부재가 프레스기에 의해서 프레스되어 일체화된다. 베이스 기판부 제작 공정에서는 금속제의 프레스면과 제 4 수지 부착 구리 호일(20)과의 융합성이 좋고, 정밀도가 좋은 프레스가 행해지게 된다. 따라서, 제 4 수지 부착 구리 호일(20)에 관해서는 구리 호일층(20a)이 배선층을 구성하지 않기 때문에, 구리 접합이 아닌 다른 수지부 금속 호일이라도 좋다.
고주파 소자 층부(5)의 구성 및 제작 공정에 관해서, 이하 도 17 내지 도 23에 도시하는 제작 공정도를 참조하면서 상세하게 설명한다.
고주파 소자 층부(5)의 제작 공정은 상술한 공정을 거쳐서 제작되어 베이스 기판부(2)의 평탄화된 고주파 소자층 형성면(3)상에, 제 1 절연층(30)을 성막 형성하는 제 1 절연층 형성 공정(S-9)과, 제 1 절연층(30)상에 제 1 배선층(31)을 형성하는 제 1 배선층 형성 공정(S-10)과, 소자 형성 층부(28)내에 각 수동 소자를 형성하는 수동 소자 형성 공정(S-11)과의 공정을 거친다. 고주파 소자 층부(5)의 제작 공정은 소자 형성 층부(28)를 피복함과 동시에 배선층부(29)를 형성하기 위한 제 2 절연층(32)을 성막 형성하는 제 2 절연층 형성 공정(S-12)과, 배선층부(29)에 소정의 배선 패턴을 갖는 제 2 배선층(33)이나 수동 소자를 형성하는 제 2 배선층 형성 공정(S-13)과, 표리 주면을 피복하는 레지스트층(34a, 34b)을 형성하는 레지스트층 형성 공정(S-14)을 거쳐서, 고주파 모듈 장치(1)를 제작한다.
베이스 기판부(2)에는 제 1 절연층 형성 공정(S-9)에 있어서 고주파 소자층 형성면(3)상에 절연성 유전재가 공급되어 제 1 절연층(30)이 성막 형성된다. 절연성 유전재에는 코어 기판(6)과 마찬가지로 저유전율로 낮은 Tanδ, 즉 고주파 특성이 뛰어나고 또한 내열성이나 내약품성이 뛰어난 기재가 사용된다. 절연성 유전재에는 구체적으로는 벤조사이클로부텐(BCB), 폴리이미드, 폴리노르보넨(PNB), 액정 폴리머(LCP) 또는 에폭시 수지나 아크릴계 수지가 사용된다. 성막방법으로서는 도포 균일성, 두께 제어성이 유지되는 스핀 피복법, 커텐 피복법, 롤 피복법 또는 딥 피복법 등이 적용된다.
제 1 절연층 형성 공정(S-9)에 있어서는 도 18에 도시하는 바와 같이 베이스 기판부(2)상에 성막된 제 1 절연층(30)에 대하여 다수의 비어(35)가 형성된다. 각 비어(35)는 고주파 소자층 형성면(3)에 노출된 제 3 배선 패턴층(13)의 소정의 랜드(13a)에 대응하여 형성되고, 랜드(13a)를 외방에 이르게 한다. 각 비어(35)는 절연성 유전재로서 감광성 수지를 사용한 경우에는 소정의 패터닝으로 형성된 마스크를 제 1 절연층(30)에 매달릴 수 있는 포토리소그래피법에 의해 형성된다. 각 비어(35)는 그 외 적절한 방법에 의해서도 형성된다.
제 1 배선층 형성 공정(S-10)에 있어서는 각 비어(35)를 포함하는 제 1 절연층(30)의 표면상에, 예를 들면 스퍼터링법 등에 의해서 전체면에 걸쳐 예를 들면 니켈층과 구리층으로 이루어지는 제 1 배선층(31)이 성막 형성된다. 제 1 배선층(31)은 니켈층과 구리층의 두께가 각각 50nm 내지 500nm 정도로 성막되어 이루어진다.
제 1 배선층(31)에는 도 19에 도시하는 바와 같이, 수동 소자층 형성 공정 S-11이 실시되어 캐패시터(27)가 형성된다. 제 1 배선층(31)에는 캐패시터(27)의 형성 부위에 질화 탄탈층(36)이 형성된다. 제 1 배선층(31)에는 도 20에 도시하는 바와 같이, 필요한 배선 패턴만을 남기도록 포토리소그래피 처리에 의해서 레지스트 패터닝이 행해진다. 고주파 소자층부 제작 공정에서는 이상의 공정을 거쳐서, 베이스 기판부(2)상에 소자 형성 층부(28)가 형성된 고주파 모듈 장치 중간체(37)가 제작된다.
고주파 소자층부 제작 공정에서는 이상의 공정을 거쳐서 제작된 고주파 모듈장치 중간체(37)에 대하여, 제 2 절연층 형성 공정(S-12)에 의해서 도 21에 도시하는 바와 같이 제 2 절연층(32)이 성막 형성된다. 제 2 절연층 형성 공정(S-12)은 상술한 제 1 절연층(30)과 같은 방법에 의해서 제 2 절연층(32)을 형성함과 동시에, 이 제 2 절연층(32)에 제 1 배선층(31)에 형성된 소정의 패턴이나 캐패시터(27) 등이 접합되어 있는 랜드(31a)를 외측에 이르는 복수의 비어(38)를 형성한다.
고주파 소자층부 제작 공정에서는 제 2 배선층 형성 공정(S-13)에 의해, 제 2 절연층(32)상에 제 2 배선층(33)이 형성된다. 제 2 배선층 형성 공정(S-13)은 구체적으로는 스퍼터링법 등에 의해서 제 2 절연층(32)상에 니켈층 및 구리층으로 이루어지는 스퍼터층을 성막 형성하고, 이 스퍼터층에 대하여 포토리소그래피 처리를 실시하여 소정의 패터닝을 행한다. 배선층 형성 공정 S-13은 또한 스퍼터층에 대하여 전계도금에 의해 수 ㎛ 정도의 두께를 갖는 구리 도금을 선택적으로 행한 후에, 도금용 레지스트를 제거하고 또한 스퍼터층을 전면적으로 에칭함으로써 도 22에 도시하는 바와 같이 배선층부(29)를 형성한다.
배선층부(29)에는 이 때에 그 일부에 인덕터(26)가 형성된다. 인덕터(26)는 직렬 저항치가 문제가 되지만, 상술한 바와 같이 스퍼터층에 대하여 전해도금을 실시하는 후막 형성 기술에 의해서 형성함으로써 충분한 두께로써 형성되고, 손실의 저하가 억제된다.
고주파 소자층부 제작 공정에서는 베이스 기판부(2)의 코어 기판(6)에 있어서의 제 2 주면(6b) 측에 노출되어 있는 수지층(20b)에 대하여 연마 가공을 실시함으로써, 제 4 패턴 배선층(14)을 노출시킨다.
고주파 소자층부 제작 공정에서는 레지스트층 형성 공정 S-14에 의해, 고주파 소자 층부(5)의 표면전체와 베이스 기판부(2)의 제 4 패턴 배선층(14)과 영구 레지스트층(34a, 34b)을 각각 코팅한다. 고주파 소자층부 제작 공정에서는 이들 레지스트층(34a, 34b)에 대하여 마스크 패턴을 통하여 포토리소그래피 처리를 실시하고, 도 23에 도시하는 바와 같이 소정의 위치에 랜드(33a)가 이르는 개구(39a)와, 제 4 패턴 배선층(14)이 이르는 개구(39b)를 형성한다. 고주파 소자층부 제작 공정에서는 이들 개구(39a, 39b)에 무전해 니켈/구리 도금을 실시하여 각각 전극단자(40a, 40b)를 형성함으로써, 도 24에 도시하는 고주파 모듈 장치(1)를 제작한다.
고주파 모듈 장치(1)는 도 7에 도시하는 바와 같이, 고주파 소자 층부(5)측에 형성된 전극단자(40a)가 고주파 IC(90)나 칩부품(91)을 탑재하여 접속하는 접속단자를 구성한다. 고주파 모듈 장치(1)는 베이스 기판부(2)의 제 4 패턴 배선층(14)측에 형성된 전극단자(40b)가, 예를 들면 머더 기판(93)에 탑재될 때의 접속단자 및 입출력 단자부(25)를 구성한다. 고주파 IC(90)는 예를 들면 플립칩(94)을 개재하는 플립칩법에 의해서 실장된다.
고주파 모듈 장치(1)는 고주파 소자 층부(4)의 표면에 탑재되는 고주파 IC(90)나 칩부품(91)이, 실드 커버(92)에 의해서 덮여 있다. 이 때문에, 고주파 모듈 장치(1)에 있어서는 고주파 IC(90)나 칩부품(91)으로부터의 발열이 실드 커버(92)내에 가득차 있기 때문에, 예를 들면 도 25에 도시하는 바와 같은 고주파 IC(90)의 상면과 실드 커버(92)의 내면의 사이에, 열전도성 수지재(70) 등을 충전하는 방열 구조를 설치하는 것이 바람직하다.
이상과 같이 구성되는 고주파 모듈 장치(1)는 상술한 바와 같이, 베이스 기판부(2)의 제 1 패턴 배선층(9) 및 제 3 패턴 배선층(13)에 분포 정수 회로(4)가 형성됨으로써, 베이스 기판부(2)에 매립한 상태에서 분포 정수 회로(4)가 형성된다. 이로써, 본 발명에 따른 고주파 모듈 장치(1)는 베이스 기판부(2)에 있어서의 분포 정수 회로(4)를 형성하는 면적의 저감을 도모할 수 있다.
따라서, 본 발명에 따른 고주파 모듈 장치(1)는 베이스 기판부(2)의 표면상에 분포 정수 회로(4)를 형성하기 위한 면적이 저감되기 때문에, 소형화를 도모하는 것이 가능하다. 또한, 본 발명에 따른 고주파 모듈 장치(1)는 분포 정수 회로(4)인 필터 회로부(21)의 상하에 제 3 패턴 배선층(13)의 접지부와 제 2 패턴 배선층(10)의 접지부가 형성되어 있으므로, 이들의 접지부가 필터 회로부(21)에 대한 실드가 된다. 이로써, 고주파 모듈 장치(1)에 의하면, 필터 회로부(21)에 대하여 고주파 소자층 형성면(3)상에 형성된 인덕터부(26) 등의 수동 소자나 고주파 IC(90) 등의 회로 소자가 전기적으로 간섭하는 것을 억제할 수 있다. 따라서, 본 발명에 따른 고주파 모듈 장치(1)는 필터 회로부(21) 등의 분포 정수 회로(4)에 대하여 수동 소자나 회로 소자를 소정의 간격으로 떼어내는 것이 불필요해져, 소면적화, 소형화가 가능해진다.
본 발명에 따른 고주파 모듈 장치(1)는 베이스 기판부(2)에 형성되는 분포 정수 회로(4)를 필터 회로부(21)나 안테나 회로부(24) 등으로 하는 것에 반드시 한정되지 않고, 예를 들면, 벌룬(balun) 회로부, 방향 결합 회로부, 임피던스 정합회로부 등의 분포 정수 회로(4)가 형성되어도 좋다. 이 경우도, 고주파 모듈 장치(1)는 베이스 기판부(2)의 표면 상에 벌룬 회로부, 방향 결합 회로부, 임피던스 정합 회로부 등의 분포 정수 회로(4)를 형성하기 위한 면적이 저감되기 때문에, 소면적화를 도모하는 것이 가능하다. 또한, 고주파 모듈 장치(1)로서는 벌룬 회로부, 방향 결합 회로부, 임피던스 정합 회로부 등의 분포 정수 회로(4)에 대하여 수동 소자나 회로 소자를 소정의 간격으로 떼어내는 것이 불필요해져 소형화가 가능해진다.
본 발명에 따른 고주파 모듈 장치(1)는 도 26에 도시하는 바와 같이, 베이스 기판부(2)가 패턴 배선층과 절연층의 다층 구조를 갖기 때문에, 필터 회로부(21) 등의 분포 정수 회로(4)를 다층으로 형성할 수 있다.
종래의 고주파 모듈 장치에 있어서는 필터 회로부 등의 분포 정수 회로를 복수로 형성하는 경우, 분포 정수 회로를 형성할 수 있는 것은 Si, 글래스 등으로 이루어지는 기판의 일 주면 상의 수동 소자 형성층, 1층뿐이고, 분포 정수 회로를 형성하는 점유 면적이 커져 버려, 소면적화, 소형화를 도모하는 것이 곤란하였다.
이에 대하여, 본 발명을 적용한 고주파 모듈 장치(1)에 의하면, 상술한 바와 같이, 베이스 기판부(2)에 필터 회로부(21) 등의 분포 정수 회로(4)를 다층으로 형성할 수 있기 때문에, 분포 정수 회로(4)를 형성하기 위한 면적이 저감되어, 대폭적인 소면적화, 소형화를 도모하는 것이 가능하다.
또한, 본 발명에 따른 고주파 모듈 장치(1)는 도 27에 도시하는 바와 같이, 베이스 기판부(2)의 코어 기판(6)상에 필터 회로부(21)로서 병설되는 공진기 도체패턴(21a, 21b)이 형성되어 있다. 이 공진기 도체 패턴(21a, 21b)에는 각각의 장척 방향의 대략 중앙부에 신호의 입출력을 위한 인출도선(41)이 형성되어 있다. 공진기 도체 패턴(21a, 21b)은 장척 방향의 일단부측(단락측이라고 칭한다.)이 예를 들면 비어홀 등에 의해서 제 3 패턴 배선층(13) 및 제 2 패턴 배선층(10)으로 단락된다. 공진기 도체 패턴(21a, 21b)의 타단부측(개방측이라고 부른다.)은 패턴폭이 넓어지도록 이루어져 있다. 이로써, 공진기 도체 패턴(21a, 21b)은 단락측의 임피던스를 크게 함과 동시에, 개방측의 임피던스를 작게 함으로써, 소망의 주파수 신호만을 얻을 수 있는 필터 회로부(21)가 된다.
이상과 같은 배선 패턴을 갖는 필터 회로부(21)는 베이스 기판부(2)에 매립한 상태에서 구성되어 있다. 따라서, 고주파 모듈 장치(1)에 의하면, 베이스 기판부(2)의 표면 상에 필터 회로부(21)를 형성하기 위한 면적을 필요로 하지 않기 때문에, 소형화를 도모하는 것이 가능하다.
고주파 모듈 장치(1)에 있어서는 필터 회로부(21)가 갖는 배선 패턴에 한정되지 않고, 예를 들면 도 28 내지 도 30 등에 도시하는 바와 같은 배선 패턴의 필터 회로부를 갖고 있어도 좋다. 또, 도 28내지 도 30에 도시하는 배선 패턴을 갖는 필터 회로부에서는 상술한 필터 회로부(21)와 동등한 구성 및 각 부재의 상세한 설명을 생략함과 동시에, 도면에 있어서 같은 부호를 붙이기로 한다.
도 28에 도시하는 필터 회로부(42)는 단척 방향에 대하여 폭 협소부(42a)를 코어 기판(6)에 형성된 캐버티(43)상에 성막 형성하고, 한쪽의 단척 방향에 대하여 폭 확장부(42b)를 코어 기판(6)상에 성막 형성되어 있다. 필터 회로부(42)는 폭협소부(42a)와 폭 확장부(42b)가 문서로 연속적으로 형성된 배선 패턴을 갖고 있다. 필터 회로부(42)의 장척 방향의 양 단부에는 고주파 신호의 입출력을 위한 인출도선(44)이 형성되어 있다. 필터 회로부(42)에 있어서는 폭 협소부(42a)가 임피던스로서 기능하여, 폭 확장부(42b)가 용량으로서 기능하게 된다. 이로써, 필터 회로부(42)에 있어서는 폭 협소부(42a)가 캐버티(43)상에 형성되기 때문에, 폭 협소부(42a)를 필요 이상으로 가늘게 하지 않더라도 인덕턴스로서 효과가 있고, 필요이상으로 폭 협소부(42a)를 짧게 하지 않더라도 입력된 고주파 신호의 손실을 증대시키지 않고서, 소망의 주파수를 얻을 수 있다.
이상과 같은 배선 패턴을 갖는 필터 회로부(42)는 베이스 기판부(2)에 매립한 상태에서 구성되어 있다. 따라서, 고주파 모듈 장치(1)에 의하면, 베이스 기판부(2)의 표면 상에 필터 회로부(42)를 형성하기 위한 면적을 필요로 하지 않기 때문에, 소형화를 도모하는 것이 가능하다.
도 29에 도시하는 필터 회로부(45)는 수지층(12b) 상에 형성된 도체 패턴(46, 47)을 갖고 있다. 도체 패턴(46)은 입력측 도전체로서 기능함으로써, 상대적으로 폭이 넓은 저임피던스 패턴(46a)과, 상대적으로 폭이 협소한 고임피던스 패턴(46b)을 구비하고 있다. 도체 패턴(47)은 출력측 도전체로서 기능하는 것으로, 상대적으로 폭이 넓은 저임피던스 패턴(47a)과, 상대적으로 폭이 협소한 고임피던스 패턴(47b)을 구비하고 있다. 저임피던스 패턴(46a, 47a)은 수지층(12b)과 코어 기판(6)이 끼워진 층 내에서 서로 소정의 간격을 두고, 각각의 장척 방향이 거의 병행이 되도록 배치되어 있다. 고임피던스 패턴(46b, 47b)은 수지층(12)과코어 기판(6)을 두께 방향으로 관통하는 형으로 형성되고, 수지층(12b) 상에서, 각각 저임피던스 패턴(46a, 47a)과 교차하여 전기적으로 접속되어 있다.
도체 패턴(46)에 있어서의, 고임피던스 패턴(46b)의 일단부측은, 제 4 패턴 배선층(14)에 전기적으로 접속되고, 타단부측은 코어 기판(6)상에 성막 형성된 인출도선을 겸하는 입력부 패턴(48a)에 전기적으로 접속되어 있다. 도체패턴(47)에 있어서의, 고임피던스 패턴(47b)의 일단부측은 제 4 패턴 배선층(14)에 전기적으로 접속되고, 타단부측은 코어 기판(6)상에 성막 형성된 인출 도선을 겸하는 출력부 패턴(48b)에 전기적으로 접속되어 있다.
이와 같이 구성되는 필터 회로부(45)에 있어서는 입력부 패턴(48a)에 공급된 고주파 신호가 도체 패턴(46, 47)에 의해 필터링되고, 출력부 패턴(48b)에서 소망의 주파수만을 얻을 수 있다.
이상과 같은 배선 패턴을 갖는 필터 회로부(45)는 베이스 기판부(2)에 매립한 상태에서 구성되어 있다. 따라서, 고주파 모듈 장치(1)에 의하면, 베이스 기판부(2)의 표면 상에 필터 회로부(45)를 형성하기 위한 면적을 필요로 하지 않기 때문에, 소형화를 도모하는 것이 가능하다.
도 30에 도시하는 필터 회로부(49)는 수지층(12b) 상에 L자 형상의 도체 패턴(50a, 50b)이 한변을 거의 평행이 되도록 배치되어 있다. 도체패턴(50a, 50b)은 서로 거의 평행으로 되어 있지 않는 다른 변이 고주파 신호의 입출력을 위한 인출도선(51a, 51b)으로서 기능하게 된다. 이들의 도체 패턴(50a, 50b)은 거의 평행하게 배치된 한 변이 예를 들면 비어 결합 등에 의해서, 전기적으로 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(13)에 접속되어 있다. 필터 회로부(49)는 코어 기판(6)상에 도체패턴(52a, 52b, 52c)이 Y자 형상으로 배치되어 있다. 도체 패턴(52a, 52b)은 도체 패턴(50a, 50b)의 거의 평행하게 되는 한 변과 대향하도록 이루어져 있다. 도체패턴(52c)은 일단부가 예를 들면 비어결합 등에 의해서, 전기적으로 제 3 패턴 배선층(13) 및 제 4 패턴 배선층(13)에 접속되어 있다.
이러한 트리플레이트 구조를 갖는 필터 회로부(49)에 있어서는 인출도선(51a)으로부터 공급된 고주파 신호가 도체패턴(50a, 50b 및 52a, 52b, 52c)에 의해 필터링되고, 인출도선(51b)에서 소망의 주파수만을 얻을 수 있다.
이상과 같은 배선 패턴을 갖는 필터 회로부(49)는 베이스 기판부(2)에 매립한 상태에서 구성되어 있다. 따라서, 고주파 모듈 장치(1)에 의하면, 베이스 기판부(2)의 표면 상에 필터 회로부(49)를 형성하기 위한 면적을 필요로 하지 않기 때문에, 소형화를 도모하는 것이 가능하다.
한편, 고주파 모듈 장치(1)에 있어서는 도 31에 도시하는 바와 같이, 베이스 기판부(2)의 수지층(11b) 상에 안테나 회로부(24)로서 역F형의 안테나 패턴(53)이 형성되어 있다. 이 안테나 패턴(53)은 실효적으로 약 λ/4의 길이를 갖는 공진기패턴(54)과, 이 공진기 패턴(54)의 일단부에서 대략 직각으로 굴곡되어 이루어지는 제 1 패턴(55)의 선단부에 접지점 S1과, 제 1 패턴(55)과 병렬하면서 공진기 패턴(54)의 중도부에서 연장되어 설치되는 제 2 패턴(56)의 선단부에 접지점 S2와, 제 1 패턴(55) 및 제 2 패턴(56)과 병렬하면서 공진기 패턴(54)의 제 1 패턴(55)과 제 2 패턴(56)과의 사이에서 연장되어 설치되는 제 3 패턴(57)의 선단부에 급전점S3을 갖고 있다. 또, 이 안테나 패턴(53)에 있어서는 공진기 패턴(54)의 타단부가 개방점 S4로 되어 있다.
이 안테나 회로부(24)에서는 안테나 패턴(53)의 접지점 S1, S2가, 플렉시블하게 수지층(11b)상에 형성된 제 3 패턴 배선층(13)과 접지되어 있고 안테나 패턴(54)의 급전점 S3으로부터 이 안테나 회로부(24)로의 RF 신호의 급전, 배전이 행해진다.
이상과 같은 배선 패턴을 갖는 안테나 회로부(24)는 베이스 기판부(2)에 형성됨으로써, 그 하방 등에 상술한 필터 회로부(21) 등의 분포 정수 회로(4)가 배치된 구조가 가능해진다. 따라서, 고주파 모듈 장치(1)에 의하면, 베이스 기판부(2)에 형성된 안테나 회로부(24)의 하방 등에 분포 정수 회로(4)를 다층으로 형성할 수 있기 때문에, 대폭적인 소면적화, 소형화를 도모하는 것이 가능하다.
고주파 모듈 장치(1)에 있어서는 안테나 회로부(24)가 갖는 역F형의 배선 패턴에 한정되지 않고서, 당연한 사실이지만 안테나로서 기능하기 때문에, 예를 들면, 다이폴형(dipole), 보우타이형, 패치형(patch), 마이크로트립형(micro trip), 모노폴형(monopole), 미안다형(meander) 등의 각종 형태를 사용할 수 있다.
본 발명에 따른 고주파 모듈 장치는 베이스 기판에 있어서의 다층 프린트 배선부의 다층에 걸쳐서 분포 정수 회로를 형성하고 있기 때문에, 장치 자체의 소면적화, 소형화를 도모할 수 있다. 또한, 본 발명에 따른 고주파 모듈 장치는 다층 프린트 배선부에 분포 정수 회로가 형성되어 있으므로, 이 분포 정수 회로를 실드하는 접지부를 용이하게 형성할 수 있어, 분포 정수 회로에 대한 수동 소자나 회로 소자의 전기적 간섭을 억제할 수 있다. 따라서, 본 발명을 사용함으로써, 분포 정수 회로, 수동 소자, 회로 소자 등이 집약된 경우라도, 소형화, 고성능화가 도모된 고주파 모듈 장치를 얻을 수 있다.

Claims (6)

  1. 코어 기판의 일 주면 상에 접지부를 갖는 프린트 배선층과 유전 절연 재료로 이루어지는 유전 절연층이 다층으로 형성된 다층 프린트 배선부의 최상층에 평탄화 처리를 실시하여 고주파 소자층 형성면을 형성하여 이루어지는 베이스 기판과,
    상기 베이스 기판의 고주파 소자층 형성면 상에, 유전 절연 재료로 이루어지는 유전 절연부를 통하여 상기 베이스 기판으로부터 전원 또는 신호의 공급을 받는 수동 소자 및 회로 소자를 형성하여 이루어지는 고주파 소자부를 구비하고,
    상기 베이스 기판측에, 분포 정수 회로를 패턴 형성한 것을 특징으로 하는 고주파 모듈 장치.
  2. 제 1 항에 있어서, 상기 분포 정수 회로의 상하에 상기 접지부가 형성되어 있는 것을 특징으로 하는 고주파 모듈 장치.
  3. 제 2 항에 있어서, 상기 분포 정수 회로가 필터 회로, 벌룬 회로, 방향 결합 회로, 임피던스 정합 회로중 적어도 어느 일종인 것을 특징으로 하는 고주파 모듈 장치.
  4. 제 1 항에 있어서, 상기 분포 정수 회로가 성막기술에 의해 형성된 안테나 회로부인 것을 특징으로 하는 고주파 모듈 장치.
  5. 코어 기판의 일 주면상에 접지부를 갖는 프린트 배선층을 형성하고, 이 프린트 배선층 상에 유전 절연층을 형성하는 제 1 공정과, 상기 유전 절연층 상에 분포 정수 회로를 패턴 형성하는 제 2 공정과, 상기 분포 정수 회로를 덮는 유전 절연층과, 이 유전 절연층 상에 형성되는 프린트 배선층을 순차 성막함으로써 다층 프린트 배선부를 형성하는 제 3 공정과, 상기 다층 프린트 배선부의 최상층에 평탄화 처리를 실시하여 고주파 소자층 형성면을 형성하는 제 4 공정을 거쳐서 베이스 기판을 제작하는 베이스 기판 제작 공정과,
    상기 베이스 기판의 고주파 소자 형성면 상에, 유전 절연 재료로 이루어지는 유전 절연부를 거쳐서 상기 베이스 기판으로부터 전원 또는 신호의 공급을 받는 수동 소자를 형성하는 제 5 공정과, 상기 유전 절연부를 거쳐서 상기 베이스 기판으로부터 전원 또는 신호의 공급을 받는 회로 소자를 접합하는 제 6 공정을 거쳐서 고주파 소자층을 형성하는 고주파 소자층 형성 공정을 갖는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 제 2 공정 및 상기 제 3 공정에서, 상기 분포 정수 회로를 상기 프린트 배선층으로 끼운 상태로 형성하는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
KR1020027017527A 2001-04-26 2002-04-25 고주파 모듈 및 그 제조 방법 KR20040002389A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00130191 2001-04-26
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20040002389A true KR20040002389A (ko) 2004-01-07

Family

ID=18978606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017527A KR20040002389A (ko) 2001-04-26 2002-04-25 고주파 모듈 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7064630B2 (ko)
EP (1) EP1306902A1 (ko)
JP (1) JP3941416B2 (ko)
KR (1) KR20040002389A (ko)
WO (1) WO2002089209A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004140632A (ja) * 2002-10-18 2004-05-13 Hitachi Ltd 高周波送受信装置とその製造方法
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
KR100546832B1 (ko) * 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
DE10361014A1 (de) * 2003-12-23 2005-03-03 Infineon Technologies Ag Halbleiterbauelement mit einer HF-Schaltung
WO2006001087A1 (ja) * 2004-06-29 2006-01-05 Renesas Technology Corp. 半導体装置
US20060217102A1 (en) * 2005-03-22 2006-09-28 Yinon Degani Cellular/Wi-Fi combination devices
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
JPWO2006134916A1 (ja) * 2005-06-13 2009-01-08 太陽誘電株式会社 積層フィルタ
EP2002477B1 (en) 2006-03-27 2011-12-21 Philips Intellectual Property & Standards GmbH A fabrication method for a low ohmic through substrate connection for semiconductor carriers
JP2007266177A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd パッケージレス電子部品
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
JP6905438B2 (ja) * 2017-09-22 2021-07-21 株式会社フジクラ 無線通信モジュール
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板
CN116783821A (zh) * 2021-01-14 2023-09-19 株式会社村田制作所 高频模块和通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563408A (ja) 1991-09-02 1993-03-12 A T R Koudenpa Tsushin Kenkyusho:Kk モノリシツクマイクロ波集積回路
JP3515854B2 (ja) 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
EP0943157A4 (en) * 1996-10-31 2000-05-24 Sarnoff Corp INTEGRATED ELECTRONIC CIRCUIT
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP4743803B2 (ja) * 1999-09-29 2011-08-10 住軽アルミ箔株式会社 ポリマー電池
JP3976297B2 (ja) 1999-09-29 2007-09-12 株式会社ルネサステクノロジ 高周波回路モジュールおよび通信装置
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法

Also Published As

Publication number Publication date
US7064630B2 (en) 2006-06-20
JP3941416B2 (ja) 2007-07-04
WO2002089209A1 (fr) 2002-11-07
JP2002329833A (ja) 2002-11-15
US20030151477A1 (en) 2003-08-14
EP1306902A1 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
KR100917508B1 (ko) 고주파 모듈 기판 장치
KR100895208B1 (ko) 고주파 모듈 기판 장치
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
US7599190B2 (en) High-frequency module, and method of producing same
US7741162B2 (en) Method for manufacturing high-frequency module device
KR100971815B1 (ko) 고주파 모듈
KR20040002389A (ko) 고주파 모듈 및 그 제조 방법
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
KR20030041951A (ko) 고주파 모듈 장치
KR20040034575A (ko) 박막 회로 기판 장치 및 그 제조 방법
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090304

Effective date: 20100721

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee