JP3941416B2 - 高周波モジュール装置及びその製造方法 - Google Patents

高周波モジュール装置及びその製造方法 Download PDF

Info

Publication number
JP3941416B2
JP3941416B2 JP2001130191A JP2001130191A JP3941416B2 JP 3941416 B2 JP3941416 B2 JP 3941416B2 JP 2001130191 A JP2001130191 A JP 2001130191A JP 2001130191 A JP2001130191 A JP 2001130191A JP 3941416 B2 JP3941416 B2 JP 3941416B2
Authority
JP
Japan
Prior art keywords
layer
base substrate
forming
resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001130191A
Other languages
English (en)
Other versions
JP2002329833A (ja
Inventor
崇之 平林
孝彦 小瀬村
明彦 奥洞
▲達▼也 荻野
邦幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001130191A priority Critical patent/JP3941416B2/ja
Priority to EP02720612A priority patent/EP1306902A1/en
Priority to KR1020027017527A priority patent/KR20040002389A/ko
Priority to US10/312,248 priority patent/US7064630B2/en
Priority to PCT/JP2002/004178 priority patent/WO2002089209A1/ja
Publication of JP2002329833A publication Critical patent/JP2002329833A/ja
Application granted granted Critical
Publication of JP3941416B2 publication Critical patent/JP3941416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に好適に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置及びその製造方法に関する。
【0002】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ(AVデータ)は、携帯電話機によって屋外での受信も可能である。
【0003】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.11aで提案されているような5GHz帯域の狭域無線通信システム、IEEE802.11bで提案されているような2.45GHz帯域の無線LANシステム或いはBluetoothと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。
【0004】
データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となっている。
【0005】
一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図26に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路100が備えられる。
【0006】
高周波送受信回路100には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部101と、送信と受信との切替を行う送受信切替器102とが備えられる。高周波送受信回路100には、周波数変換回路部103や復調回路部104等からなる受信回路部105が備えられる。高周波送受信回路100には、パワーアンプ106やドライブアンプ107及び変調回路部108等からなる送信回路部109が備えられる。高周波送受信回路100には、受信回路部105や送信回路部109に基準周波数を供給する基準周波数生成回路部が備えられる。
【0007】
以上のような構成の高周波送受信回路100においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置(VCO)、SAWフィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。したがって、高周波送受信回路100は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【0008】
一方、通信端末機器には、図27に示すように中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路110も用いられる。高周波送受信回路110においては、アンテナ部111によって受信された情報信号が送受信切替器112を介して復調回路部113に供給されて直接ベースバンド処理が行われる。高周波送受信回路110においては、ソース源で生成された情報信号が変調回路部114において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ115と送受信切替器112を介してアンテナ部111から送信される。
【0009】
以上のような構成の高周波送受信回路110においては、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より1チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路110においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路110は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路110は、DCオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題があった。
【0010】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばSi−CMOS回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの1つは、例えば特性のよい受動素子をSi基板上に形成するとともにフィルタ回路や共振器等をLSI上に作り込み、さらにベースバンド部分のロジックLSIも集積化することで、いわゆる1チップ化高周波モジュールを製作する方法である。
【0011】
しかしながら、この1チップ化高周波モジュールにおいては、図28に示すように、いかにして性能のよいインダクタ部120をLSI上に形成するかが極めて重要となる。かかる1チップ化高周波モジュールでは、Si基板121及びSiO絶縁層122のインダクタ部形成部位123に対応して大きな凹部124を形成する。1チップ化高周波モジュールは、凹部124に臨ませて第1の配線層125を形成するとともに凹部124を閉塞する第2の配線層126が形成されてコイル部127を構成する。また、1チップ化高周波モジュールは、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ部120が形成されていた。しかしながら、この1チップ化高周波モジュールは、いずれもインダクタ部120を形成する工程が極めて面倒であり、工程の増加によってコストがアップするといった問題があった。
【0012】
また、この1チップ化高周波モジュールにおいては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するSi基板の電気的干渉が大きな問題となった。
【0013】
以上のような欠点を改善する高周波モジュールとしては、例えば図29に示したSi基板をベース基板に用いた高周波モジュール130や、図30に示したガラス基板をベース基板に用いた高周波モジュール140が提案されている。
【0014】
この高周波モジュール130は、Si基板131上にSiO層132を形成した後に、リソグラフィ技術によって受動素子形成層133が成膜形成されてなる。
【0015】
受動素子形成層133には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。
【0016】
高周波モジュール130は、受動素子形成層133上にビア(中継スルーホール)等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ICやLSI等の回路素子134が直接実装されて構成される。この高周波モジュール130は、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能とされる。
【0017】
ところで、かかる高周波モジュール130においては、導電性を有するSi基板131が、受動素子形成層133内に各受動素子を形成する際に機能するが、各受動素子の良好な高周波特性にとって邪魔になるといった問題があった。
【0018】
一方、高周波モジュール140は、上述した高周波モジュール130におけるSi基板131の問題を解決するために、ベース基板にガラス基板141が用いられている。高周波モジュール140も、ガラス基板141上にリソグラフィ技術によって受動素子形成層142が成膜形成されてなる。受動素子形成層142には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。
【0019】
高周波モジュール140は、受動素子形成層142上にビア等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ICやLSI等の回路素子143が直接実装されて構成される。この高周波モジュール140は、導電性を有しないガラス基板141を用いることで、ガラス基板141と受動素子形成層142との容量的結合度が抑制され受動素子形成層142内に良好な高周波特性を有する受動素子を形成することが可能である。
【0020】
ところで、高周波モジュール140においては、例えばマザー基板等に実装するために、受動素子形成層142の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。したがって、高周波モジュール140は、端子パターン形成工程やワイヤボンディング工程が必要となる。
【0021】
これらの1チップ化高周波モジュールにおいては、上述したようにベース基板上に高精度の受動素子形成層が形成される。ベース基板には、受動素子形成層を薄膜形成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。ベース基板は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。
【0022】
上述したSi基板131やガラス基板141は、かかる特性を有しておりLSIと別プロセスにより低コストで低損失な受動素子の形成を可能とする。また、Si基板131やガラス基板141は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が1/100程度まで縮小することを可能とする。
【0023】
ところで、これらの高周波モジュールにおいては、搬送周波数が5GHzを越えるあたりからインダクタ部や抵抗体部等の回路部品を用いた集中定数素子により回路設計したたものより、例えばTransmission Line、Coupling Line、Stubを用いた分布定数回路による回路設計の方が、より性能を引き出せるようになる。そして、高周波モジュールにおいては、さらに周波数が上がると、バンドパスフィルタ等の機能素子は分布定数回路による設計が必須となり、インダクタ部や抵抗体部等の集中定数素子はチョークやデカップリング等に用いられることに限定されることとなる。
【0024】
しかしながら、図31に示す高周波モジュール150においては、分布定数回路を形成できるのは、Si基板131やガラス基板141の一主面上の受動素子形成層151、一層だけであり、例えば分布定数回路としてバンドパスフィルタ152等を形成した場合、バンドパスフィルタ152の占有面積が大きくなってしまう。また、高周波モジュール150では、電気的な干渉を避けるためにバンドパスフィルタ152と実装された高周波ICやLSI等の回路素子153との間を図中矢印Yで示す所定の間隔で離す必要があり、面積を大きくさせるといった問題がある。さらに、高周波モジュール150においては、比較的高価なSi基板131やガラス基板141を用いることで、コストがアップするといった問題もある。
【0025】
そこで、本発明は、樹脂基板をベース基板として内層に高周波数帯域において回路特性が発揮される分布定数回路を形成した多層プリント配線部を有するベース基板部と、高精度の薄膜回路素子や微細配線パターン等を形成する高周波素子部とを一体に積層形成することにより、多層化による小面積化、小型化を図るとともに電磁的干渉を低減した高周波モジュール装置及びその製造方法を提供することを目的に提案されたものである。
【0026】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる高周波モジュール装置は、樹脂基板をベース基板として製作されたベース基板部と、このベース基板部上に積層形成された高周波素子部とから構成される。高周波モジュール装置は、ベース基板部が、一主面上に形成されたグランド層と、プリント配線層と誘電絶縁材料からなる誘電絶縁層とを多層に形成した多層プリント配線部と、この多層プリント配線部の最上層に平坦化処理を施して形成した高周波素子層形成面とを有する。高周波モジュール装置は、高周波素子部が、ベース基板部の高周波素子層形成面上に積層形成され、誘電絶縁材料により形成した薄膜誘電絶縁層内に薄膜配線層や薄膜受動素子を形成してベース基板部から電源の供給を受けるとともに信号の授受が行われる。高周波モジュール装置は、ベース基板部に、プリント配線層の上記グランド層との対向領域に形成された配線パターンからなる分布定数回路がパターン形成される。
【0027】
以上のように構成された本発明にかかる高周波モジュール装置によれば、比較的廉価な樹脂基板をベース基板とした多層プリント配線部の高周波素子層形成面上に薄膜技術により高精度の薄膜配線層や薄膜受動素子を有する高周波素子部が積層形成され高周波素子部との電磁的干渉が抑制された多層プリント配線部内に、高周波数帯域において回路特性が発揮される分布定数回路が形成される。本発明にかかる高周波モジュール装置によれば、樹脂基板が、高精度の受動素子等を形成するために用いられる従来のシリコン基板やガラス基板と比較して廉価であり、コスト低減が図られる。本発明にかかる高周波モジュール装置によれば、受動素子等と分布定数回路とが電磁的干渉の発生を確実に抑制されて信頼性や性能向上が図られる。本発明にかかる高周波モジュール装置によれば、分布定数回路を有する多層プリント配線部と高周波素子部を積層した多層化構造により小面積化、小型化が図られるとともに高周波素子部にチップ部品を実装したりアンテナ回路やフィルタ回路等を備えることにより小型で薄型のシステムモジュール基板を構成することも可能である。
【0028】
また、上述した目的を達成する本発明にかかる高周波モジュール装置の製造方法は、樹脂基板をベース基板としてベース基板部製作するベース基板部製作工程と、ベース基板部上に高周波素子部を積層形成する高周波素子部製作工程とを有する。高周波モジュール装置の製造方法は、ベース基板部製作工程が、ベース基板に対して、金属箔層にパターニング処理を施してプリント配線層を形成するプリント配線層形成工程と誘電絶縁材料により誘電絶縁層を形成する誘電絶縁層形成工程とを交互に繰り返すことにより多層プリント配線部を形成する多層プリント配線部形成工程と、一主面上にグランド層を形成するグランド層形成工程と、多層プリント配線部の最上層を研磨する平坦化処理を施して平坦な高周波素子層形成面を形成する高周波素子層形成面形成工程とを経てベース基板部を製作する。高周波モジュール装置の製造方法は、高周波素子部製作工程が、ベース基板部の上記高周波素子層形成面上に、誘電絶縁材料により薄膜誘電絶縁層を成膜する薄膜誘電絶縁層成膜工程と、金属薄膜層を成膜する金属薄膜層成膜工程と、金属薄膜層にパターニング処理を施して薄膜配線層を形成するとともに薄膜受動素子を形成する薄膜配線層・薄膜受動素子形成工程とを経て、ベース基板部から電源の供給を受けるとともに信号の授受が行われる高周波素子部を製作する。高周波モジュール装置の製造方法は、ベース基板部作製工程が、多層プリント配線部形成工程において、プリント配線層のグランド層と対向領域に分布定数回路をパターン形成する
【0029】
以上の工程を有する本発明にかかる高周波モジュール装置の製造方法によれば、比較的廉価な樹脂基板をベース基板とした多層プリント配線部の高周波素子層形成面上に薄膜技術により高精度の薄膜配線層や薄膜受動素子を有する高周波素子部が積層形成され、高周波素子部との電磁的干渉が抑制された多層プリント配線部内に、高周波数帯域において回路特性が発揮される分布定数回路が形成された高周波モジュール装置を製造する。本発明にかかる高周波モジュール装置の製造方法によれば、高精度の受動素子等を形成するために用いられる従来のシリコン基板やガラス基板と比較して廉価な樹脂基板を用いることにより、コスト低減を図って高周波モジュール装置を製造する。本発明にかかる高周波モジュール装置の製造方法によれば、受動素子等と分布定数回路とが電磁的干渉の発生を確実に抑制されて信頼性や性能向上が図られた高周波モジュール装置を製造する。本発明にかかる高周波モジュール装置の製造方法によれば、分布定数回路を有する多層プリント配線部と高周波素子部を積層した多層化構造により小面積化、小型化が図られるとともに高周波素子部にチップ部品を実装したりアンテナ回路やフィルタ回路等を備えることにより小型で薄型のシステムモジュール基板を構成する高周波モジュール装置を製造する。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図1に示した高周波モジュール装置1は、詳細を後述するベース基板部製作工程で形成されたベース基板部2の最上層が高精度の平坦面からなる高周波素子層形成面3として構成されているとともに、ベース基板部2にフィルタ回路部21やアンテナ回路部24等の分布定数回路4が形成されている。この高周波モジュール装置1は、ベース基板部2の高周波素子層形成面3上に詳細を後述する高周波素子層部製作工程によって高周波素子層部5が形成されてなる。高周波モジュール装置1は、ベース基板部2が、上層に形成された高周波素子層部に対する電源系の配線部や制御系の配線部或いはグランド部を構成する。高周波モジュール装置1には、図1に示すように、高周波素子層部5の上面に高周波IC90やチップ部品91が実装されるとともにシールドカバー92によって封装される。高周波モジュール装置1は、いわゆる1チップ部品としてマザー基板93上に実装される。
【0031】
ベース基板部2は、両面基板からなるコア基板6と、このコア基板6をコアとしてその第1の主面6a側に形成された銅箔層7にパターン配線を施すことによって分布定数回路4を有する第1のパターン配線層9と、第2の主面6b側に形成された銅箔層8にパターン配線が施された第2のパターン配線層10とからなる。ベース基板部2には、コア基板6に対して第1の樹脂付銅箔11及び第2の樹脂付銅箔12が接合される。第1の樹脂付銅箔11は、コア基板6の第1の主面6a側に接合されて、銅箔層11aにパターン配線を施すことにより分布定数回路4を有する第3のパターン配線層13を形成する。第2の樹脂付銅箔12は、コア基板6の第2の主面6b側に接合されて銅箔層12aにパターン配線を施すことにより第4のパターン配線層14を形成する。
【0032】
ベース基板部2の構成並びに作製工程について、以下図2乃至図10を参照しながら詳細に説明する。
【0033】
ベース基板部2の製作工程は、図2に示すように、コア基板6の第1の主面6aに形成された銅箔層7に分布定数回路4を形成する第1の分布定数回路形成工程s−1と、コア基板6の表裏主面6a、6bに適宜の第1のパターン配線層9及び第2のパターン配線層10やコア基板6を貫く複数のビアホール15を形成する第1のパターン配線層形成工程s−2と、コア基板6の表裏主面6a、6bに第1の樹脂付銅箔11と第2の樹脂付銅箔12とをそれぞれ接合する第1の銅箔接合工程s−3と、これら樹脂付銅箔11、12とにビア16、17を形成するビア形成工程s−4とを有する。ベース基板部2の製作工程は、コア基板6の主面6a側の第1の樹脂付銅箔11の銅箔層11aに分布定数回路4を形成する第2の分布定数回路形成工程s−5と、接合された樹脂付銅箔11、12にそれぞれ適宜の第3のパターン配線層13及び第4のパターン配線層14とを形成する第2のパターン配線層形成工程s−6とを経て、ベース基板中間体18を製作する。
【0034】
ベース基板部2の製作工程は、ベース基板中間体18に対して第3のパターン配線層13及び第4のパターン配線層14を被覆する第3の樹脂付銅箔19と第4の樹脂付銅箔20とをそれぞれ接合する第2の銅箔接合工程s−7を有する。ベース基板部2の製作工程は、第3の樹脂付銅箔19と第4の樹脂付銅箔20に対して研磨処理を施してコア基板6の第1の主面6a側の最上層に高周波素子層形成面3を形成する研磨工程s−8を経てベース基板部2を製作する。
【0035】
コア基板6は、低誘電率で低いTanδ、すなわち高周波特性に優れた基材、例えばポリフェニレンエーテル(PPE)、ビスマレイドトリアジン(BT−resin)、ポリテトラフルオロエチレン(商標名テフロン)、ポリイミド、液晶ポリマ(LCP)、ポリノルボルネン(PNB)、セラミック或いはセラミックと有機基材の混合体等が用いられて形成される。コア基板6は、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した基材よりもさらに廉価なエポキシ系基板FR−5等も用いられる。コア基板6は、上述した基材によって形成されることで、高精度に形成されることによって比較的高価となるSi基板やガラス基板と比較して安価であり、材料コストの低減が図られる。
【0036】
コア基板6には、図3に示すように、第1の主面6aと第2の主面6bの全面に銅箔層7、8が形成されている。コア基板6には、図4に示すように、第1の分布定数回路形成工程s−1が施される。コア基板6には、銅箔層7に対してフォトリソグラフ処理等が施されることによって、第1の主面6aの所定の位置に分布定数回路4としてフィルタ回路部21が形成される。
【0037】
そして、コア基板6には、第1のパターン配線層形成工程s−2が施される。コア基板6は、ドリルやレーザによる孔穿加工が施されて所定の位置にそれぞれビアホール15が形成される。コア基板6には、メッキ等によって内壁に導通処理が施されたビアホール15内に、導電ペースト22を埋め込んだ後にメッキ法によって蓋形成が行われる。コア基板6は、銅箔層7、8に対してフォトリソグラフ処理が施されることによって、第1の主面6aと第2の主面6bとにそれぞれ所定の第1のパターン配線層9及び第2のパターン配線層10とが形成される。
【0038】
以上の工程を経たコア基板6には、第1の銅箔接合工程s−3によって、図5に示すように、第1のパターン配線層9及び第2のパターン配線層10をそれぞれ被覆して第1の樹脂付銅箔11と第2の樹脂付銅箔12とが第1の主面6aと第2の主面6bに接合される。第1の樹脂付銅箔11と第2の樹脂付銅箔12には、それぞれ銅箔層11a、12aの一方主面の全体に樹脂層11b、12bが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【0039】
第1の樹脂付銅箔11及び第2の樹脂付銅箔12は、樹脂層11b、12b側を接合面として、コア基板6の第1の主面6aと第2の主面6bとに接着樹脂(プリプレグ)によって接合される。なお、これら第1の樹脂付銅箔11及び第2の樹脂付銅箔12は、樹脂層11b、12bが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてコア基板6に接合される。
【0040】
第1の樹脂付銅箔11と第2樹脂付銅箔12には、コア基板6に接合された状態においてビア形成工程s−4が施されて、図6に示すように、上述した各ビアホール15に対応する部位に対してフォトリソグラフ処理が施されることにより、それぞれビア16、17が形成される。ビア形成工程s−4は、ビア16、17の形成部位にフォトリソグラフ処理を施した後、湿式エッチングを行って第1の樹脂付銅箔11と第2樹脂付銅箔12とに開口部23a、23bを形成し、これら開口部23a、23bをマスクとしてレーザ加工を施こすことによって第1のパターン配線層9或いは第2のパターン配線層10のランド部が受けとなってそれぞれにビア16、17を形成する。
【0041】
第1の樹脂付銅箔11には、図7に示すように、第2の分布定数回路形成工程s−5が施される。第1の樹脂付銅箔11には、銅箔層11aに対してフォトリソグラフ処理等が施されることによって、銅箔層11aの所定の位置に分布定数回路4としてアンテナ回路部24が形成される。第1の樹脂付銅箔11と第2樹脂付銅箔12には、図7に示すように、ビアメッキ等によりビア16、17の内壁に導通処理が施されるとともにメッキ法や導電ペーストの埋め込みにより導電材24a、24bが充填される。
【0042】
第1の樹脂付銅箔11及び第2樹脂付銅箔12には、第2のパターン配線層形成工程s−6により、銅箔層11a、12aにそれぞれ所定のパターンニングが施されて、第3のパターン配線層13及び第4のパターン配線層14とが形成される。第2のパターン配線層形成工程s−6は、上述した第1のパターン配線層形成工程s−2と同様に、銅箔層11a、12aに対してフォトリソグラフ処理を施こすことにより樹脂層11b、12b上にそれぞれ第3のパターン配線層13と第4のパターン配線層14とを形成してベース基板中間体18を製作する。
【0043】
ベース基板部製作工程においては、ベース基板部2に後述する高周波素子層部4を形成するために、ベース基板中間体18に対して高精度の平坦性を有する高周波素子層形成面3を形成する研磨工程が施される。ベース基板中間体18には、第2の銅箔接合工程s−7により、図8に示すように、第3の樹脂付銅箔19及び第4の樹脂付銅箔20が第3のパターン配線層13及び第4のパターン配線層14をそれぞれ被覆するように接合される。第3の樹脂付銅箔19及び第4の樹脂付銅箔20も、上述した第1の樹脂付銅箔11や第2の樹脂付銅箔12と同様に、それぞれ銅箔層19a、20aの一方主面の全体に亘って樹脂層19b、20bが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【0044】
第3の樹脂付銅箔19及び第4の樹脂付銅箔20は、図9に示すように、樹脂層19b、20bを接合面として、ベース基板中間体18の表裏主面に接着樹脂(プリプレグ)によって接合される。なお、第3の樹脂付銅箔19及び第4の樹脂付銅箔20も、樹脂層19b、20bが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてベース基板中間体18に接合される。
【0045】
ベース基板中間体18には、研磨工程s−8により、接合した第3の樹脂付銅箔19と第4の樹脂付銅箔20とに対して研磨処理が施される。研磨工程s−8は、例えばアルミナとシリカの混合液からなる研磨材により第3の樹脂付銅箔19と第4の樹脂付銅箔20の全体を研磨することによってベース基板中間体18の両面を精度の高い平坦面に形成する。研磨工程s−8においては、図10に示すように、第3の樹脂付銅箔19側、換言すれば高周波素子層形成面3については第3のパターン配線層13が露呈するまでの研磨を施す。また、研磨工程s−8においては、第4の樹脂付銅箔20側については第4のパターン配線層14を露呈させずに樹脂層20bが所定の厚みΔxを残すようにして研磨を施す。
【0046】
ベース基板部製作工程は、上述した各工程によりコア基板6からベース基板中間体18を経て、良好な平坦精度を有する高周波素子層形成面3が形成されてなるベース基板部2を製作する。ベース基板部製作工程は、ベース基板中間体18を製作する工程を従来の多層基板の製作工程と同様とすることで、多層基板の製作プロセスをそのまま適用可能であるとともに、量産性も高いといった特徴を有している。なお、ベース基板部製作工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の製作工程が採用されてもよいことは勿論である。
【0047】
ベース基板部2は、上述したようにコア基板6の第1の主面6a側に接合された第1の樹脂付銅箔11によって、第3のパターン配線層13が形成されている。ベース基板部2は、この第3のパターン配線層13が、第3の樹脂付銅箔19の樹脂層19bを第3のパターン配線層13が露呈するまで研磨が施された構造となっている。ベース基板部2は、後述する高周波素子層部製作工程において、第3のパターン配線層13上に高周波素子層部5を形成することで、第3のパターン配線層13を薬品、機械的或いは熱的負荷から保護する樹脂層19bが不要となる。ベース基板部2は、かかる構成によって後述する高周波素子層部製作工程において、第3のパターン配線層13が高周波素子層部5に対する電源系の配線部や制御系の配線部或いはグランド部を構成する。
【0048】
ベース基板部2は、上述したようにコア基板6の第2の主面6b側に接合された第2の樹脂付銅箔12によって、第4のパターン配線層14が形成されている。ベース基板部2は、この第4のパターン配線層14が、第4の樹脂付銅箔20の樹脂層20bの研削量を制限することによって第4のパターン配線層14が露呈されない構造となっている。ベース基板部2は、かかる構成によって後述する高周波素子層部製作工程において、第4のパターン配線層14が残された樹脂層20b(誘電体層)によって薬品や機械的或いは熱的負荷から保護されるようにする。第4のパターン配線層14は、高周波素子層部5を形成した後に、上述した樹脂層20bが切削除去されることで露呈されて入出力端子部25を構成する。
【0049】
以上のようにして製作されたベース基板部2には、後述する高周波素子層形成工程を経て高周波素子層形成面3上に高周波素子層部5が積層形成される。高周波素子層部5には、平坦化されたベース基板部2の高周波素子層形成面3上に、薄膜形成技術や厚膜形成技術を用いて形成されたインダクタ26、キャパシタ27等の受動素子が内蔵された素子形成層部28と、配線層部29とが形成されてなる。高周波素子層部5には、配線層部29上に高周波IC90やチップ部品91が実装されるとともに、全体がシールドカバー92によって覆われる。
【0050】
なお、ベース基板部製作工程においては、ベース基板部2に対して第2の樹脂付銅箔12を介して接合される第4の樹脂付銅箔20が、銅箔層20aを研磨されることになる。ベース基板部製作工程においては、接合された各構成部材がプレス機によってプレスされて一体化される。ベース基板部製作工程においては、金属製のプレス面と第4の樹脂付銅箔20とのなじみがよく、精度のよいプレスが行われるようになる。したがって、第4の樹脂付銅箔20については、銅箔層20aが配線層を構成しないことから、銅貼りでなく他の樹脂付金属箔であってもよい。
【0051】
高周波素子層部5の構成並びに製作工程について、以下図11乃至図17に示した製作工程図も参照しながら詳細に説明する。高周波素子層部5の製作工程は、上述した工程を経て製作されたベース基板部2の平坦化された高周波素子層形成面3上に、第1の絶縁層30を成膜形成する第1の絶縁層形成工程s−9と、第1の絶縁層30上に第1の配線層31を形成する第1の配線層形成工程s−10と、素子形成層部28内に各受動素子を形成する受動素子形成工程s−11との工程を経る。高周波素子層部5の製作工程は、素子形成層部28を被覆するとともに配線層部29を形成するための第2の絶縁層32を成膜形成する第2の絶縁層形成工程s−12と、配線層部29に所定の配線パターンを有する第2の配線層33や受動素子を形成する第2の配線層形成工程s−13と、表裏主面を被覆するレジスト層34a、34bを形成するレジスト層形成工程s−14とを経て、高周波モジュール装置1を製作する。
【0052】
ベース基板部2には、第1の絶縁層形成工程s−9において高周波素子層形成面3上に絶縁性誘電材が供給されて第1の絶縁層30が成膜形成される。絶縁性誘電材には、コア基板6と同様に低誘電率で低いTanδ、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた基材が用いられる。絶縁性誘電材には、具体的には、ベンゾシクロブテン(BCB)、ポリイミド、ポリノルボルネン(PNB)、液晶ポリマ(LCP)或いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜方法としては、塗布均一性、厚み制御性が保持されるスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等が適用される。
【0053】
第1の絶縁層形成工程s−9においては、図12に示すようにベース基板部2上に成膜された第1の絶縁層30に対して多数のビア35が形成される。各ビア35は、高周波素子層形成面3に露呈された第3の配線パターン層13の所定のランド13aに対応して形成され、ランド13aを外方に臨ませる。各ビア35は、絶縁性誘電材として感光性樹脂を用いた場合には、所定のパターンニングに形成されたマスクを第1の絶縁層30に取り付けてフォトリソグラフ法により形成される。各ビア35は、その他適宜の方法によっても形成される。
【0054】
第1の配線層形成工程s−10においては、各ビア35を含む第1の絶縁層30の表面上に、例えばスパッタリング法等によって全面に亘って例えばニッケル層と銅層とからなる第1の配線層31が成膜形成される。第1の配線層31は、ニッケル層と銅層の厚みがそれぞれ50nm乃至500nm程度に成膜されてなる。
【0055】
第1の配線層31には、図13に示すように、受動素子層形成工程s−11が施されてキャパシタ27が形成される。第1の配線層31には、キャパシタ27の形成部位に窒化タンタル層36が形成される。
【0056】
第1の配線層31には、図14に示すように、必要な配線パターンだけを残すようにフォトリソグラフ処理によってレジストパターンニングが行われる。高周波素子層部製作工程においては、以上の工程を経て、ベース基板部2上に素子形成層部28が形成された高周波モジュール装置中間体37が製作される。
【0057】
高周波素子層部製作工程においては、以上の工程を経て製作された高周波モジュール装置中間体37に対して、第2の絶縁層形成工程s−12によって図15に示すように第2の絶縁層32が成膜形成される。第2の絶縁層形成工程s−12は、上述した第1の絶縁層30と同様の方法によって第2の絶縁層32を形成するとともに、この第2の絶縁層32に第1の配線層31に形成された所定のパターンやキャパシタ27等が接合されているランド31aを外方に臨ませる複数のビア38を形成する。
【0058】
高周波素子層部製作工程においては、第2の配線層形成工程s−13により、第2の絶縁層32上に第2の配線層33が形成される。第2の配線層形成工程s−13は、具体的にはスパッタリング法等によって第2の絶縁層32上にニッケル層及び銅層とからなるスパッタ層を成膜形成し、このスパッタ層に対してフォトリソグラフ処理を施して所定のパターンニングを行う。配線層形成工程s−13は、さらにスパッタ層に対して電界メッキにより数μm程度の厚みを有する銅メッキを選択的に行った後に、メッキ用レジストを除去しさらにスパッタ層を全面的にエッチングすることによって図16に示すように配線層部29を形成する。
【0059】
配線層部29には、この際にその一部にインダクタ26が形成される。インダクタ26は、直列抵抗値が問題となるが、上述したようにスパッタ層に対して電解メッキを施す厚膜形成技術によって形成することで充分な厚みを以って形成され、損失の低下が抑制される。
【0060】
高周波素子層部製作工程においては、ベース基板部2のコア基板6における第2の主面6b側に露呈している樹脂層20bに対して研磨加工を施すことにより、第4のパターン配線層14を露呈させる。
【0061】
高周波素子層部製作工程においては、レジスト層形成工程s−14により、高周波素子層部5の表面全体とベース基板部2の第4のパターン配線層14とに永久レジスト層34a、34bをそれぞれコーティングする。高周波素子層部製作工程においては、これらレジスト層34a、34bに対してマスクパータンを介してフォトリソグラフ処理を施し、図17に示すように所定の位置にランド33aが臨む開口39aと、第4のパターン配線層14が臨む開口39bとを形成する。高周波素子層部製作工程においては、これら開口39a、39bに無電解ニッケル/銅メッキを施してそれぞれ電極端子40a、40bを形成することにより、図18に示す高周波モジュール装置1を製作する。
【0062】
高周波モジュール装置1は、図1に示すように、高周波素子層部5側に形成された電極端子40aが、高周波IC90やチップ部品91を搭載して接続する接続端子を構成する。高周波モジュール装置1は、ベース基板部2の第4のパターン配線層14側に形成された電極端子40bが、例えばマザー基板93に搭載される際の接続端子及び入出力端子部25を構成する。高周波IC90は、例えばフリップチップ94を介するフリップチップ法によって実装される。
【0063】
なお、高周波モジュール装置1は、高周波素子層部4の表面に搭載される高周波IC90やチップ部品91が、シールドカバー92によって覆われている。このため、高周波モジュール装置1においては、高周波IC90やチップ部品91からの発熱がシールドカバー92内にこもるために、例えば図19に示すような高周波IC90の上面とシールドカバー92の内面との間に、熱伝導性樹脂材70等を充填する放熱構造を設けることが好ましい。
【0064】
以上のように構成される高周波モジュール装置1においては、上述したように、ベース基板部2の第1のパターン配線層9及び第3のパターン配線層13に分布定数回路4が形成されていることにより、ベース基板部2に埋め込まれた状態で分布定数回路4が形成される。これにより、高周波モジュール装置1によれば、ベース基板部2における分布定数回路4を形成する面積の低減を図ることができる。したがって、高周波モジュール装置1によれば、ベース基板部2の表面上に分布定数回路4を形成するための面積が低減されることから、小型化を図ることが可能である。また、高周波モジュール装置1によれば、分布定数回路4であるフィルタ回路部21の上下に第3のパターン配線層13のグランド部と第2のパターン配線層10のグランド部とが形成されていることから、これらのグランド部がフィルタ回路部21に対するシールドとなる。これにより、高周波モジュール装置1によれば、フィルタ回路部21に対して高周波素子層形成面3上に形成されたインダクタ部26等の受動素子や高周波IC90等の回路素子が電気的に干渉することを抑制することができる。したがって、高周波モジュール装置1によれば、フィルタ回路部21等の分布定数回路4に対して受動素子や回路素子を所定の間隔で離すことが不要となり、小面積化、小型化が可能となる。
【0065】
高周波モジュール装置1においては、ベース基板部2に形成される分布定数回路4をフィルタ回路部21やアンテナ回路部24等とすることに必ずしも限定されることなく、例えば、バラン回路部、方向結合回路部、インピーダンス整合回路部等の分布定数回路4が形成されても良い。この場合も、高周波モジュール装置1では、ベース基板部2の表面上にバラン回路部、方向結合回路部、インピーダンス整合回路部等の分布定数回路4を形成するための面積が低減されることから、小面積化を図ることが可能である。また、高周波モジュール装置1では、バラン回路部、方向結合回路部、インピーダンス整合回路部等の分布定数回路4に対して受動素子や回路素子を所定の間隔で離すことが不要となり小型化が可能となる。
【0066】
高周波モジュール装置1においては、図20に示すように、ベース基板部2がパターン配線層と絶縁層との多層構造を有していることから、フィルタ回路部21等の分布定数回路4を多層に形成することができる。
【0067】
従来の高周波モジュール装置においては、高精度の受動素子等を形成するために用いられるSi、ガラス等からなる基板にフィルタ回路部等の分布定数回路を複数形成する場合に、分布定数回路を形成できるのは基板の一主面上の受動素子形成層の一層だけであり、分布定数回路を形成する占有面積が大きくなってしまい、小面積化、小型化を図ることが困難であった。
【0068】
これに対し、本発明を適用した高周波モジュール装置1によれば、上述したように、ベース基板部2にフィルタ回路部21等の分布定数回路4を多層に形成することができることから、分布定数回路4を形成するための面積が低減され、大幅な小面積化、小型化を図ることが可能である。
【0069】
また、高周波モジュール装置1においては、図21に示すように、ベース基板部2のコア基板6上にフィルタ回路部21として併設される共振器導体パターン21a、21bが形成されている。この共振器導体パターン21a、21bには、それぞれの長尺方向の略中央部に信号の入出力のための引出導線41が形成されている。共振器導体パターン21a、21bは、長尺方向の一端部側(短絡側と称する。)が例えばビアホール等によって第3のパターン配線層13及び第2のパターン配線層10と短絡される。共振器導体パターン21a、21bの他端部側(開放側と称する。)は、パターン幅が広くなるようになされている。これにより、共振器導体パターン21a、21bは、短絡側のインピーダンスを大きくするとともに、開放側のインピーダンスを小さくすることで、所望の周波数信号だけを得ることができるフィルタ回路部21となる。
【0070】
以上のような配線パターンを有するフィルタ回路部21は、ベース基板部2に埋め込まれた状態で構成されている。したがって、高周波モジュール装置1によれば、ベース基板部2の表面上にフィルタ回路部21を形成するための面積を必要としないことから、小型化を図ることが可能である。
【0071】
高周波モジュール装置1においては、フィルタ回路部21が有する配線パターンに限定されることなく、例えば図22乃至図24等に示すような配線パターンのフィルタ回路部を有していても良い。なお、図22乃至図24に示す配線パターンを有するフィルタ回路部においては、上述したフィルタ回路部21と同等な構成及び各部材の詳細な説明を省略するとともに、図面において同じ符号を付するものとする。
【0072】
図22に示すフィルタ回路部42は、短尺方向に対し幅狭部42aをコア基板6に形成されたキャビティ43上に成膜形成し、一方の短尺方向に対し幅広部42bをコア基板6上に成膜形成されている。フィルタ回路部42は、幅狭部42aと幅広部42bとが交互に連続的に形成された配線パターンを有している。フィルタ回路部42の長尺方向の両端部には、高周波信号の入出力のための引出導線44が形成されている。フィルタ回路部42においては、幅狭部42aがインダクタンスとして機能し、幅広部42bが容量として機能することとなる。これにより、フィルタ回路部42においては、幅狭部42aがキャビティ43上に形成されていることから、幅狭部42aを必要以上に細くしなくてもインダクタンスとして効果があり、必要以上に幅狭部42aを短くしなくても入力された高周波信号のロスを増大させることなく、所望の周波数を得ることができる。
【0073】
以上のような配線パターンを有するフィルタ回路部42は、ベース基板部2に埋め込まれた状態で構成されている。したがって、高周波モジュール装置1によれば、ベース基板部2の表面上にフィルタ回路部42を形成するための面積を必要としないことから、小型化を図ることが可能である。
【0074】
図23に示すフィルタ回路部45は、樹脂層12b上に形成された導体パターン46、47を有している。導体パターン46は、入力側導電体として機能するもので、相対的に幅広の低インピーダンスパターン46aと、相対的に幅狭の高インピーダンスパターン46bとを備えている。導体パターン47は、出力側導電体として機能するもので、相対的に幅広の低インピーダンスパターン47aと、相対的に幅狭の高インピーダンスパターン47bとを備えている。低インピーダンスパターン46a、47aは、樹脂層12bとコア基板6とに挟まれた層内で互いに所定の間隔を隔てて、それぞれの長尺方向がほぼ並行になるように配置されている。高インピーダンスパターン46b、47bは、樹脂層12とコア基板6とを厚み方向に貫く形で形成され、樹脂層12b上で、それぞれ低インピーダンスパターン46a、47aと交差して電気的に接続されている。
【0075】
導体パターン46における、高インピーダンスパターン46bの一端部側は、第4のパターン配線層14に電気的に接続され、他端部側は、コア基板6上に成膜形成された引出導線を兼ねる入力部パターン48aに電気的に接続されている。導体パターン47における、高インピーダンスパターン47bの一端部側は、第4のパターン配線層14に電気的に接続され、他端部側は、コア基板6上に成膜形成された引出導線を兼ねる出力部パターン48bに電気的に接続されている。
【0076】
このように構成されるフィルタ回路部45においては、入力部パターン48aに供給された高周波信号が導体パターン46、47によりフィルタリングされ、出力部パターン48bにて所望の周波数だけを得ることができる。
【0077】
以上のような配線パターンを有するフィルタ回路部45は、ベース基板部2に埋め込まれた状態で構成されている。したがって、高周波モジュール装置1によれば、ベース基板部2の表面上にフィルタ回路部45を形成するための面積を必要としないことから、小型化を図ることが可能である。
【0078】
図24に示すフィルタ回路部49は、樹脂層12b上にL字形状の導体パターン50a、50bが一辺を略並行となるように配置されている。導体パターン50a、50bは、互いに略平行とされていない他辺が高周波信号の入出力のための引出導線51a、51bとして機能することとなる。これらの導体パターン50a、50bは、略平行に配置された一辺が例えばビア結合などによって、電気的に第3のパターン配線層13及び第4のパターン配線層13に接続されている。フィルタ回路部49は、コア基板6上に導体パターン52a、52b、52cがY字形状に配置されている。導体パターン52a、52bは、導体パターン50a、50bの略平行となる一辺と対向するようになされている。導体パターン52cは、一端部が例えばビア結合などによって、電気的に第3のパターン配線層13及び第4のパターン配線層13に接続されている。
【0079】
このようなトリプレート構造を有するフィルタ回路部49においては、引出導線51aから供給された高周波信号が導体パターン50a、50b及び52a、52b、52cによりフィルタリングされ、引出導線51bにて所望の周波数だけを得ることができる。
【0080】
以上のような配線パターンを有するフィルタ回路部49は、ベース基板部2に埋め込まれた状態で構成されている。したがって、高周波モジュール装置1によれば、ベース基板部2の表面上にフィルタ回路部49を形成するための面積を必要としないことから、小型化を図ることが可能である。
【0081】
一方、高周波モジュール装置1においては、図25に示すように、ベース基板部2の樹脂層11b上にアンテナ回路部24として逆F型のアンテナパターン53が形成されている。このアンテナパターン53は、実効的に略λ/4の長さを有する共振器パターン54と、この共振器パターン54の一端部にて略直角に折り曲げられてなる第1のパターン55の先端部に接地点S1と、第1のパターン55と並列しながら共振器パターン54の中途部から延設されてなる第2のパターン56の先端部に接地点S2と、第1のパターン55及び第2のパターン56と並列しながら共振器パターン54の第1のパターン55と第2のパターン56との間から延設されてなる第3のパターン57の先端部に給電点S3とを有している。なお、このアンテナパターン53においては、共振器パターン54の他端部が開放点S4となっている。
【0082】
このアンテナ回路部24では、アンテナパターン53の接地点S1、S2が、フレキシブルに樹脂層11b上に形成された第3のパターン配線層13と接地されておりアンテナパターン54の給電点S3からこのアンテナ回路部24へのRF信号の給電、配電が行われる。
【0083】
以上のような配線パターンを有するアンテナ回路部24は、ベース基板部2に形成されることにより、その下方等に上述したフィルタ回路部21等の分布定数回路4が配置された構造が可能となる。したがって、高周波モジュール装置1によれば、ベース基板部2に形成されたアンテナ回路部24の下方等に分布定数回路4を多層に形成することができることから、大幅な小面積化、小型化を図ることが可能である。
【0084】
高周波モジュール装置1においては、アンテナ回路部24が有する逆F型の配線パターンに限定されることなく、当然のことながらアンテナとして機能するもので、例えば、ダイポール型、ボウタイ型、パッチ型、マイクロトリップ型、モノポール型、ミアンダ型等の各種形態のものを使用することができる。
【0085】
【発明の効果】
以上で説明したように、本発明によれば、比較的廉価な樹脂基板をベース基板とした多層プリント配線部の高周波素子層形成面上に薄膜技術により高精度の薄膜配線層や薄膜受動素子を有する高周波素子部が積層形成され多層プリント配線部内に高周波素子部との電磁的干渉が抑制された高周波数帯域において回路特性が発揮される分布定数回路が形成される。本発明によれば、廉価な樹脂基板を用いて高精度の受動素子等を形成することが可能でありコスト低減が図られるとともに大型化することなく受動素子等と分布定数回路とが電磁的干渉を確実に抑制され、信頼性や性能向上が図られるようになる。本発明によれば、分布定数回路を有する多層プリント配線部と高精度の薄膜配線層や薄膜受動素子を有する高周波素子部を積層した多層化構造が実現され、小面積化、小型化が図られるとともに高周波素子部にチップ部品を実装したりアンテナ回路やフィルタ回路等を備えることにより小型で薄型のシステムモジュール基板を構成することも可能である。
【図面の簡単な説明】
【図1】本発明にかかる高周波モジュール装置の縦断面図である。
【図2】同高周波モジュール装置のベース基板部製作工程図である。
【図3】同高周波モジュール装置に用いられるコア基板の縦断面図である。
【図4】第1の分布定数回路の形成工程説明図である。
【図5】第1の樹脂付銅箔及び第2の樹脂付銅箔の接合工程説明図である。
【図6】ビア形成の工程説明図である。
【図7】第2の分布定数回路の形成工程説明図である。
【図8】第3の樹脂付銅箔及び第4の樹脂付銅箔の接合工程説明図である。
【図9】第3の樹脂付銅箔及び第4の樹脂付銅箔を接合した状態の工程説明図である。
【図10】第3の樹脂付銅箔及び第4の樹脂付銅箔の研磨工程説明図である。
【図11】同高周波モジュール装置の高周波素子層部製作工程図である。
【図12】第1の配線層の形成工程説明図である。
【図13】素子形成層部の形成工程説明図である。
【図14】受動素子の形成工程説明図である。
【図15】第2の誘電絶縁層の形成工程説明図である。
【図16】第2の配線層の形成工程説明図である。
【図17】レジスト層の形成工程説明図である。
【図18】高周波モジュール装置の縦断面図である。
【図19】放熱構造を備えた高周波モジュール装置の縦断面図である。
【図20】分布定数回路が厚み方向に複数形成された状態を示した縦断面図である。
【図21】分布定数回路における配線パターンの一例を示した平面図である。
【図22】分布定数回路における配線パターンの一例を示した透視平面図である。
【図23】分布定数回路における配線パターンの一例を示した透視平面図である。
【図24】分布定数回路における配線パターンの一例を示した透視平面図である。
【図25】分布定数回路における配線パターンの一例を示した平面図である。
【図26】スーパーへテロダイン方式による高周波送受信回路の構成図である。
【図27】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
【図28】従来の高周波モジュールに備えられるインダクタ部の説明図であり、同図(a)は要部斜視図、同図(b)は要部縦断面図である。
【図29】従来のシリコン基板を用いた高周波モジュールの縦断面図である。
【図30】従来のガラス基板を用いた高周波モジュールの縦断面図である。
【図31】従来の分布定数回路と回路素子との関係を示した縦断面図である。
【符号の説明】
1 高周波モジュール装置、2 ベース基板部、3 高周波素子層形成面、4分布定数回路、5 高周波素子層部、6 コア基板、9 第1のパターン配線層、10 第2のパターン配線層、11 第1の樹脂付銅箔、11a,12a 銅箔層、11b,12b 樹脂層、12 第2の樹脂付銅箔、13 第3のパターン配線層、14 第4のパターン配線層、18 ベース基板中間体、19 第3の樹脂付銅箔、20 第4の樹脂付銅箔、21,42,45,49 フィルタ回路部、24 アンテナ回路部、26 インダクタ 27 キャパシタ、30 第1の絶縁層、31 第1の配線層、32 第2の絶縁層、33 第2の配線層、37 高周波モジュール装置中間体

Claims (3)

  1. 樹脂基板をベース基板として、一主面上に形成されたグランド層と、プリント配線層と誘電絶縁材料からなる誘電絶縁層とを多層に形成した多層プリント配線部と、この多層プリント配線部の最上層に平坦化処理を施して形成した高周波素子層形成面とを有するベース基板部と、
    上記ベース基板部の上記高周波素子層形成面上に積層形成され、誘電絶縁材料により形成した薄膜誘電絶縁層内に薄膜配線層や薄膜受動素子を形成して上記ベース基板部から電源の供給を受けるとともに信号の授受が行われる高周波素子部とを備え、
    上記ベース基板部に、上記プリント配線層の上記グランド層との対向領域に形成された配線パターンからなる分布定数回路をパターン形成したことを特徴とする高周波モジュール装置。
  2. 上記分布定数回路が、アンテナ素子、フィルタ回路、バラン回路、方向結合回路、インピーダンス整合回路の少なくとも何れか一種であることを特徴とする請求項1記載の高周波モジュール装置。
  3. 樹脂基板をベース基板として、金属箔層にパターニング処理を施してプリント配線層を形成するプリント配線層形成工程と誘電絶縁材料により誘電絶縁層を形成する誘電絶縁層形成工程とを交互に繰り返すことにより多層プリント配線部を形成する多層プリント配線部形成工程と、一主面上にグランド層を形成するグランド層形成工程と、上記多層プリント配線部の最上層を研磨する平坦化処理を施して平坦な高周波素子層形成面を形成する高周波素子層形成面形成工程とを経てベース基板部を製作するベース基板部製作工程と、
    上記ベース基板部の上記高周波素子層形成面上に、誘電絶縁材料により薄膜誘電絶縁層を成膜する薄膜誘電絶縁層成膜工程と、金属薄膜層を成膜する金属薄膜層成膜工程と、上記金属薄膜層にパターニング処理を施して薄膜配線層を形成するとともに薄膜受動素子を形成する薄膜配線層・薄膜受動素子形成工程とを経て、上記ベース基板部から電源の供給を受けるとともに信号の授受が行われる高周波素子部を製作する高周波素子部製作工程とを有し、
    上記ベース基板部製作工程が、上記多層プリント配線部形成工程において、上記プリント配線層の上記グランド層との対向領域に形成された配線パターンからなる分布定数回路をパターン形成することを特徴とする高周波モジュール装置の製造方法。
JP2001130191A 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法 Expired - Fee Related JP3941416B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法
EP02720612A EP1306902A1 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method
KR1020027017527A KR20040002389A (ko) 2001-04-26 2002-04-25 고주파 모듈 및 그 제조 방법
US10/312,248 US7064630B2 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method
PCT/JP2002/004178 WO2002089209A1 (fr) 2001-04-26 2002-04-25 Module haute frequence et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002329833A JP2002329833A (ja) 2002-11-15
JP3941416B2 true JP3941416B2 (ja) 2007-07-04

Family

ID=18978606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130191A Expired - Fee Related JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法

Country Status (5)

Country Link
US (1) US7064630B2 (ja)
EP (1) EP1306902A1 (ja)
JP (1) JP3941416B2 (ja)
KR (1) KR20040002389A (ja)
WO (1) WO2002089209A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004140632A (ja) * 2002-10-18 2004-05-13 Hitachi Ltd 高周波送受信装置とその製造方法
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
KR100546832B1 (ko) * 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 pcb 기판을 사용한 듀플렉서 및 그 제조 방법
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
DE10361014A1 (de) * 2003-12-23 2005-03-03 Infineon Technologies Ag Halbleiterbauelement mit einer HF-Schaltung
JPWO2006001087A1 (ja) * 2004-06-29 2008-04-17 株式会社ルネサステクノロジ 半導体装置
US20060217102A1 (en) * 2005-03-22 2006-09-28 Yinon Degani Cellular/Wi-Fi combination devices
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
WO2006134916A1 (ja) * 2005-06-13 2006-12-21 Taiyo Yuden Co., Ltd. 積層フィルタ
WO2007110799A2 (en) 2006-03-27 2007-10-04 Philips Intellectual Property & Standards Gmbh Low ohmic through substrate interconnection for semiconductor carriers
JP2007266177A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd パッケージレス電子部品
US9401330B1 (en) 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
JP6905438B2 (ja) 2017-09-22 2021-07-21 株式会社フジクラ 無線通信モジュール
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板
WO2022153768A1 (ja) * 2021-01-14 2022-07-21 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563408A (ja) 1991-09-02 1993-03-12 A T R Koudenpa Tsushin Kenkyusho:Kk モノリシツクマイクロ波集積回路
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
JP3515854B2 (ja) 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
KR100677005B1 (ko) * 1996-10-31 2007-01-31 라미나 세라믹스, 인크. 전자 집적 회로
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3976297B2 (ja) 1999-09-29 2007-09-12 株式会社ルネサステクノロジ 高周波回路モジュールおよび通信装置
JP4743803B2 (ja) * 1999-09-29 2011-08-10 住軽アルミ箔株式会社 ポリマー電池
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法

Also Published As

Publication number Publication date
JP2002329833A (ja) 2002-11-15
WO2002089209A1 (fr) 2002-11-07
KR20040002389A (ko) 2004-01-07
US20030151477A1 (en) 2003-08-14
US7064630B2 (en) 2006-06-20
EP1306902A1 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
JP4318417B2 (ja) 高周波モジュール基板装置
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
US7599190B2 (en) High-frequency module, and method of producing same
JP3666411B2 (ja) 高周波モジュール装置
US7741162B2 (en) Method for manufacturing high-frequency module device
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
JP2003264348A (ja) 高周波モジュール
WO2003050909A1 (fr) Dispositif de carte de circuit imprime et procede de fabrication
KR20040034575A (ko) 박막 회로 기판 장치 및 그 제조 방법
JP2003087007A (ja) 高周波モジュール基板装置
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

LAPS Cancellation because of no payment of annual fees