WO2002089209A1 - Module haute frequence et son procede de fabrication - Google Patents

Module haute frequence et son procede de fabrication Download PDF

Info

Publication number
WO2002089209A1
WO2002089209A1 PCT/JP2002/004178 JP0204178W WO02089209A1 WO 2002089209 A1 WO2002089209 A1 WO 2002089209A1 JP 0204178 W JP0204178 W JP 0204178W WO 02089209 A1 WO02089209 A1 WO 02089209A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
forming
frequency
circuit
substrate
Prior art date
Application number
PCT/JP2002/004178
Other languages
English (en)
French (fr)
Inventor
Takayuki Hirabayashi
Takahiko Kosemura
Akihiko Okubora
Tatsuya Ogino
Kuniyuki Hayashi
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/312,248 priority Critical patent/US7064630B2/en
Priority to EP02720612A priority patent/EP1306902A1/en
Publication of WO2002089209A1 publication Critical patent/WO2002089209A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a high-frequency module device and a method for manufacturing the same, and more specifically, is mounted on various electronic devices such as a personal computer, a mobile phone, and an audio device, and has an information communication function.
  • the present invention relates to a high-frequency module device that constitutes an ultra-small communication function module having a storage function and the like and a method of manufacturing the same.
  • Landscape technology For example, various kinds of information such as music, voice and images can be easily handled by personal computers and mobile computers with the advance of digitization. Such information is band-compressed by audio codec technology and image codec technology, and an environment is established where digital communication and digital broadcasting can easily and efficiently distribute it to various communication terminal devices. It is getting. For example, audio-video video (AV video) can be received outdoors using a portable mobile phone.
  • AV video audio-video video
  • data transmission / reception systems are used in various ways by proposing suitable network systems even in small areas such as homes.
  • a network system for example, a narrow-band wireless communication system of 5 GHz band as proposed in IEEE802.11a, and a 2.4-band wireless communication system proposed in IEEE802.lib.
  • Various next-generation wireless systems such as a 5 GHz band wireless LAN system or a short-range wireless communication system called B1u ⁇ too7h, have been proposed.
  • a data transmission / reception system can easily and easily use a relay device or the like in various places such as at home or outdoors by effectively utilizing such a wireless network system. It is possible to send and receive various data, access to the Internet network, and send and receive data without the need.
  • the high-frequency transmission / reception circuit 100 includes an antenna unit 101 having an antenna or a switching switch for receiving or transmitting an information signal, and a transmission / reception switching unit 102 for switching between transmission and reception. Furthermore, the high-frequency transmission / reception circuit 100 includes a reception circuit unit 105 including a frequency conversion circuit unit 103, a demodulation circuit unit 104, and the like. Further, the high-frequency transmission / reception circuit 100 includes a transmission circuit section 109 including a power amplifier 106, a drive amplifier 107, a modulation circuit section 108, and the like. Further, the high-frequency transmission / reception circuit 100 includes a reference frequency generation circuit for supplying a reference frequency to the reception circuit 105 and the transmission circuit 109.
  • the high-frequency transmission / reception circuit 100 configured as described above are omitted, large-scale functional components such as various filters, a local oscillator (VCO), a SAW filter, and the like inserted between each stage.
  • VCO local oscillator
  • SAW filter SAW filter
  • the number of passive components such as inductors, resistors, and capacitors that are unique to high-frequency analog circuits such as matching circuits or bias circuits is extremely large. Therefore, the high-frequency transmission / reception circuit 100 becomes large in size as a whole, which is a major obstacle to reducing the size and weight of the communication terminal device.
  • a high-frequency transmission / reception circuit 110 of a direct conversion system which transmits and receives information signals without performing conversion to an intermediate frequency, is also used for communication terminal equipment.
  • the information signal received by the antenna unit 111 is supplied to the demodulation circuit unit 113 via the transmission / reception switch 112, and the baseband processing is directly performed.
  • the high-frequency transmission / reception circuit 110 directly modulates the information signal generated by the source into a predetermined frequency band without converting it to an intermediate frequency in the modulation circuit 114, and the amplifier 115 and the transmission / reception switch 111 Through 2 To transmit from the antenna section 111.
  • the high-frequency transmission / reception circuit 110 configured as described above transmits and receives information signals by performing direct detection without converting the intermediate frequency, so that the number of components such as filters is reduced.
  • the overall configuration is simplified, and a configuration closer to one chip is possible.
  • the high-frequency transmission / reception circuit 110 shown in FIG. 2 also needs to correspond to a filter or a matching circuit arranged at a subsequent stage. Since the high-frequency transmitting / receiving circuit 110 performs amplification once in the high-frequency stage, it is difficult to obtain a sufficient gain, and it is necessary to perform an amplification operation also in the baseband section. Therefore, the high-frequency transmission / reception circuit 110 requires a DC offset cancellation circuit and an extra low-pass filter, and further increases the overall power consumption.
  • this one-chip high-frequency module As shown in FIGS. 3A and 3B, it is extremely important how to form a high-performance inductor section 120 on an LSI.
  • a large concave portion 12 is formed corresponding to the inducted portion forming portion 123 of the Si substrate 121 and the Si02 insulating layer 122.
  • a first wiring layer 125 is formed facing the recess 124, and a second wiring layer 126 closing the recess 122 is formed. Make up 7.
  • an inductor section 120 is formed by taking a measure such that a part of the wiring pattern is raised from the substrate surface and floated in the air.
  • the process of forming the inductor section 120 is extremely complicated, so that The cost increases with the addition.
  • Examples of high-frequency modules that solve the above problems include a high-frequency module 130 using a Si substrate as a base substrate as shown in FIG. 4 and a high-frequency module using a glass substrate as a base substrate as shown in FIG. 140 has been proposed.
  • the high-frequency module 130 shown in FIG. 4 has a structure in which a passive element forming layer 133 is formed by lithography technology after forming a SiO 2 layer 132 on a Si substrate 131. . Although the details of the passive element formation layer 133 are omitted, a passive element such as an inductor part, a resistor part or a capacitor part is formed inside the wiring layer together with a wiring layer, a thin film forming technique or a thick film forming technique. To form a multilayer. In the high-frequency module 130, the terminals connected to the internal wiring patterns via vias (relay through holes) and the like are formed on the passive element forming layer 133, and these terminals are flip-chip mounted.
  • a circuit element 134 such as a high-frequency IC or LSI is directly mounted.
  • this high-frequency module 130 By mounting this high-frequency module 130 on, for example, a mother board, it is possible to separate the high-frequency circuit section from the baseband circuit section and suppress electrical interference between them.
  • the Si substrate 13 1 having conductivity functions when forming each passive element in the passive element forming layer 133, but the high-frequency characteristics of each passive element are excellent. There is a problem that it gets in the way.
  • a glass substrate 144 is used as a base substrate in order to solve the problem of the Si substrate 131 in the high-frequency module 130 described above.
  • the high-frequency module 140 also has a passive element forming layer 142 formed on a glass substrate 141 by lithography. Although the details are omitted for the passive element layer structure 142, passive elements such as an inductor, a resistor, and a capacitor are formed in multiple layers by thin-film forming technology or thick-film forming technology together with the wiring pattern inside. Have been.
  • terminals connected to the internal wiring pattern via vias and the like are formed on the passive element forming layer 142, and flip-flops are formed on these terminals.
  • a circuit element 133 such as a high-frequency IC or LSI is directly mounted by a chip mounting method or the like.
  • the glass substrate 144 having no conductivity by using the glass substrate 144 having no conductivity, the degree of capacitive coupling between the glass substrate 141 and the passive element forming layer 144 is suppressed, and the passive element forming layer 1 It is possible to form a passive element having good high-frequency characteristics in 42.
  • the high-frequency module 140 shown in FIG. 5 has, for example, a terminal pattern formed on the surface of the passive element forming layer 144 for mounting on a mother board or the like, and a connection to the mother board by a wire bonding method or the like. Is going.
  • the high-frequency module 140 requires a terminal pattern forming step and a key bonding step.
  • a high-precision passive element formation layer is formed on a pace substrate as described above.
  • the base substrate must have heat resistance against surface temperature rise during sputtering, retention of depth of focus during lithography, and con- nection alignment during masking when forming a thin passive element layer.
  • the base substrate is required to have high-precision flatness, as well as insulation, heat resistance, chemical resistance, and the like.
  • the above-mentioned Si substrate 13 1 and glass substrate 14 1 have such characteristics, and can form a low-cost and low-loss passive element by a process different from that of L SI. Also, the Si substrate 13 1 and the glass substrate 14 1 are compared with a method of forming a pattern by printing used in the conventional ceramic module technology or a wet etching method of forming a wiring pattern on a printed wiring board. In addition, a highly accurate passive element can be formed, and the element size can be reduced to an area of about 100.
  • the transmission line coupling line, stub for example, was designed based on lumped constant elements using circuit components such as inductors and resistors when the carrier frequency exceeded 5 GHz.
  • the circuit design using the distributed constant circuit used can bring out more performance.
  • a functional element such as a bandpass filter using a distributed constant circuit
  • a lumped constant element such as an inductor or a resistor is used for choke coupling.
  • the distributed constant circuit can be formed only by the passive element forming layer 15 1 on one main surface of the Si substrate 13 1 or the glass substrate 14 1.
  • the band-pass filter 152 is formed as a distributed constant circuit, the area occupied by the band-pass filter 152 becomes large.
  • a predetermined path indicated by an arrow Y in FIG. 6 is provided between the band-pass filter 15 2 and the mounted circuit element 15 3 such as a high-frequency IC or LSI. It is necessary to keep them apart at a certain interval, and there is a problem when increasing the area.
  • the present invention has been proposed in view of the above-mentioned circumstances, and an object thereof is to provide a multilayer printed wiring section in which a distributed constant circuit is formed to reduce the area and size. It is another object of the present invention to provide a high-frequency module device in which electrical interference caused by passive elements and circuit elements is reduced, and a method of manufacturing the same.
  • the high-frequency module device proposed to achieve the above object has a multilayer printed wiring layer having a ground portion and a dielectric insulating layer made of a dielectric insulating material on one main surface of a core substrate.
  • a base substrate having a high-frequency element layer forming surface by performing a flattening process on the uppermost layer of the formed multilayer printed wiring section, and a dielectric insulating portion made of a dielectric insulating material on the high-frequency element layer forming surface of the base substrate.
  • a high-frequency element unit having a passive element and a circuit element which receives a power supply or a signal from the base substrate is provided, and the base substrate has a distributed constant circuit formed by pattern wiring.
  • the distributed constant circuit is formed in a state in which the distributed constant circuit is embedded in the base substrate, because the distributed base circuit having the multilayer printed wiring section has the distributed constant circuit.
  • the area to be formed is reduced, and the high-frequency Electrical interference of passive elements and circuit elements formed on the element layer formation surface is suppressed.
  • a method of manufacturing a high-frequency module device according to the present invention proposed to achieve the above-described object includes forming a first insulating layer via a first printed wiring layer having a ground portion on one main surface of a core substrate.
  • a third step of forming a multilayer printed wiring section by forming a film and a fourth step of performing a flattening process on the uppermost layer of the multilayer printed wiring section to form a high-frequency element layer forming surface are performed on the base substrate.
  • the distributed constant circuit formed in the second step is formed in a state embedded in a pace substrate having a multilayer printed wiring portion.
  • the method of the present invention reduces the area of the pace substrate for forming the distributed constant circuit, and shields the ground portion of the printed wiring layer to form a passive element or a circuit element formed on the high-frequency element layer forming surface.
  • a high-frequency module device in which electric interference is suppressed can be manufactured.
  • FIG. 1 is a block diagram showing a high-frequency transmission / reception circuit based on the superheterodyne method.
  • FIG. 2 is a block diagram showing a high-frequency transmitting / receiving circuit using the direct conversion method.
  • FIG. 3A shows the inductor part of a conventional high-frequency module.
  • FIG. 3B is a longitudinal sectional view of FIG.
  • FIG. 4 is a longitudinal sectional view showing a conventional high-frequency module using a silicon substrate
  • FIG. 5 is a longitudinal sectional view showing a conventional high-frequency module using a glass substrate
  • FIG. 6 is a longitudinal sectional view showing the relationship between a conventional distributed constant circuit and circuit elements.
  • FIG. 7 is a longitudinal sectional view showing the high-frequency module device according to the present invention.
  • FIG. 8 is a process diagram showing a base substrate part manufacturing process of the high-frequency module device.
  • FIG. 9 is a longitudinal sectional view showing a core substrate used in the high-frequency module device.
  • FIG. 10 is a cross-sectional view showing a step of forming the first distributed constant circuit.
  • FIG. 11 is a cross-sectional view showing a joining step of the first resin-attached copper foil and the second resin-attached copper foil.
  • FIG. 12 is a cross-sectional view showing a step of forming a via.
  • FIG. 13 is a cross-sectional view showing a step of forming the second distributed constant circuit.
  • FIG. 14 is a cross-sectional view showing a joining step of the third resin-attached copper foil and the fourth resin-attached copper foil.
  • FIG. 15 is a cross-sectional view showing a process in a state where the third resin-attached copper foil and the fourth resin-attached copper foil are joined.
  • FIG. 16 is a cross-sectional view showing a polishing step of the third resin-attached copper foil and the fourth resin-attached copper foil.
  • FIG. 17 is a process diagram showing a high-frequency element layer part manufacturing process of the high-frequency module device.
  • FIG. 18 is a cross-sectional view showing a step of forming the first wiring layer.
  • FIG. 19 is a cross-sectional view showing a step of forming an element formation layer portion.
  • FIG. 20 is a cross-sectional view showing a step of forming the passive element.
  • FIG. 21 is a cross-sectional view illustrating a step of forming the second dielectric insulating layer.
  • FIG. 22 is a cross-sectional view showing a step of forming the second wiring layer.
  • FIG. 23 is a cross-sectional view showing a step of forming a resist layer.
  • FIG. 24 is a longitudinal sectional view showing another example of the high-frequency module device according to the present invention.
  • FIG. 25 is a longitudinal sectional view showing a high-frequency module device provided with a heat dissipation structure.
  • FIG. 26 is a longitudinal sectional view showing a state where a plurality of distributed constant circuits are formed in the thickness direction. You.
  • FIG. 27 is a plan view illustrating an example of a wiring pattern in a distributed constant circuit.
  • FIG. 28 is a transparent plan view showing an example of a wiring pattern in a distributed constant circuit.
  • FIG. 29 is a transparent plan view showing another example of the wiring pattern in the distributed constant circuit.
  • FIG. 30 is a plan view transparently showing still another example of the wiring pattern in the distributed constant circuit.
  • FIG. 31 is a plan view showing an example of a wiring pattern in a distributed constant circuit.
  • a high-frequency module device 1 shown in FIG. 7 to which the present invention is applied has a high-frequency element layer formation in which the uppermost layer of a base substrate portion 2 formed in a base-substrate-portion manufacturing process, which will be described in detail later, has a high-precision flat surface.
  • distributed constant circuit 4 such as filter circuit section 21 and antenna circuit section 24 is formed on pace substrate section 2.
  • the high-frequency module device 1 has a high-frequency device layer portion 5 formed on a high-frequency device layer portion forming surface 3 of a base substrate portion 2 by a high-frequency device layer portion manufacturing process, which will be described in detail later.
  • the substrate section 2 constitutes a wiring section of a power supply system, a wiring section of a control system, or a ground section with respect to the high-frequency element layer section 4 formed on the upper layer.
  • a high-frequency IC 90 and a chip component 91 are mounted on the upper surface of the element layer portion 5 and are sealed by a shield cover 92.
  • the high-frequency module device 1 is a so-called one-chip component, a mother board 93. Implemented above.
  • the pace substrate part 2 is formed by applying a pattern wiring to a core substrate 6 formed of a double-sided substrate and a copper foil layer 7 formed on the first main surface 6 a side using the core substrate 6 as a core.
  • the first resin-coated copper foil 11 and the second resin-coated copper foil 12 are joined to the base substrate 2 with respect to the core substrate 6.
  • the first resin-attached copper foil 11 is joined to the first main surface 6a side of the core substrate 6, and is provided with a distributed constant circuit 4 by applying pattern wiring to the copper foil layer 11a.
  • the pattern wiring layer 13 is formed.
  • the second resin-coated copper foil 12 is joined to the second main surface 6 b side of the core substrate 6 to form a fourth pattern wiring layer 14 by applying pattern wiring to the copper foil layer 12 a. I do.
  • the configuration and the manufacturing process of the base substrate unit 2 will be described with reference to FIGS. 8 to 16.
  • the manufacturing process of the base substrate unit 2 includes the first main surface 6 of the core substrate 6 as shown in FIG. A first distributed constant circuit forming step S—1 for forming the distributed constant circuit 4 on the copper foil layer 7 formed on the substrate a, and an appropriate first pattern on the front and back principal surfaces 6 a and 6 b of the core substrate 6.
  • a distributed constant circuit 4 is formed on the copper foil layer 1 1a of the first resin-coated copper foil 11 on the main surface 6a side of the core substrate 6, and a second distributed constant circuit is formed.
  • the base substrate intermediate 18 is manufactured through the layer forming step S-6.
  • the manufacturing process of the pace substrate part 2 is performed by forming a third resin-coated copper foil 19 covering the third pattern wiring layer 13 and the fourth pattern wiring layer And a second copper foil bonding step S-7 for bonding each of the resin-coated copper foils 20 to each other.
  • the third copper foil 19 with resin and the fourth copper foil 20 with resin are polished so that the first main surface 6a side of the core substrate 6 is
  • the base substrate 2 is manufactured through a polishing step S-8 for forming the high-frequency element layer forming surface 3 on the upper layer.
  • the core substrate 6 is made of Tan 5 having a low dielectric constant, that is, a base material having excellent high-frequency characteristics, for example, polyphenylene ether (PPE) ⁇ ⁇ bismaleide triazine (BT-resin), polytetrafluoroethylene (trade name) Teflon), polyimide, liquid It is formed by using crystalline polymer (LCP), polynorbornene (PNB), ceramic, or a mixture of ceramic and organic base material.
  • the core substrate 6 has heat resistance and chemical resistance as well as mechanical rigidity. For example, an epoxy-based substrate such as FR-5, which is cheaper than the above-described base material, is also used. Since the core substrate 6 is formed of the above-described base material, the core substrate 6 is inexpensive as compared with the Si substrate and the glass substrate, which are relatively expensive due to being formed with high precision. Can be
  • copper foil layers 7 and 8 are formed on the entire surface of the first main surface 6 a and the second main surface 6 b of the core substrate 6.
  • the core substrate 6 is subjected to a first distributed constant circuit forming step S-1, as shown in FIG.
  • a filter circuit section 21 is formed as a distributed constant circuit 4 at a predetermined position on the first main surface 6a.
  • the core substrate 6 is subjected to a first pattern wiring layer forming step S-2.
  • the core substrate 6 is subjected to hole drilling by a drill laser, and via holes 15 are formed at predetermined positions.
  • a lid is formed by a plating method after embedding the conductive paste 22 in a via hole 15 having an inner wall subjected to conduction treatment by a plating or the like.
  • the core substrate 6 is provided with a first pattern on the first main surface 6a and the second main surface 6b by performing photolithographic processing on the copper foil layers 7 and 8 respectively.
  • the wiring layer 9 and the second pattern wiring layer 10 are formed.
  • the first pattern wiring layer 9 and the second pattern wiring layer 10 are deviated from the core substrate 6 having undergone the above steps, as shown in FIG. 11, by the first copper foil bonding step S-3.
  • the first resin-coated copper foil 11 and the second resin-coated copper foil 12 are bonded to the first main surface 6a and the second main surface 6b.
  • the first resin-coated copper foil 1 1 and the second resin-coated copper foil 1 2 have resin layers 1 1 b and 1 2 b respectively on one main surface of the copper foil layers 1 1 a and 1 2 a.
  • a so-called resin-attached copper foil backed by is used.
  • the first resin-attached copper foil 11 and the second resin-attached copper foil 12 are formed by bonding the first principal surface 6a and the second To the main surface 6b of the main body with an adhesive resin (prepreg).
  • an adhesive resin prepreg
  • the resin layers 11b and 12b are formed of a thermoplastic resin
  • the first copper foil with a resin 11 and the second copper foil 12 with a resin do not require an adhesive resin.
  • the first copper foil with resin 11 and the second copper foil with resin 12 are subjected to a via forming step S-4 in a state where they are joined to the core substrate 6, and as shown in FIG. By performing photolithographic processing on the portions corresponding to the via holes 15 described above, vias 16 and 17 are respectively formed.
  • the first and second resin-coated copper foils 11 and 12 are subjected to wet lithography after performing photolithographic processing on the formation portions of the vias 16 and 17 and performing wet etching.
  • the openings 23a and 23b are formed in the first pattern wiring layer 9 or the second pattern wiring layer 1 by performing laser processing using these holes 23a and 23b as a mask.
  • the land portion of 0 is received and forms vias 16 and 17 in it.
  • the first distributed copper circuit 11 is subjected to a second distributed constant circuit forming step S-5.
  • the first resin-attached copper foil 11 is subjected to photolithographic processing or the like on the copper foil layer 11a, so that a distributed constant circuit 4 is provided at a predetermined position of the copper foil layer 11a as a distributed constant circuit 4.
  • a circuit part 24 is formed.
  • the first copper foil with resin 11 and the second copper foil with resin 12 are subjected to conduction treatment on the inner walls of the vias 16 and 17 by means of a via mold or the like, and the plating method.
  • the conductive materials 24a and 24b are filled by filling the conductive paste.
  • the first resin-attached copper foil 11 and the second resin-attached copper foil 12 have a predetermined pattern on the copper foil layers 1 1a and 1 2a by the second pattern wiring layer forming step S_6.
  • the third pattern wiring layer 13 and the fourth pattern wiring layer 14 are formed by patterning.
  • the photolithographic processing is performed on the copper foil layers 11a and 12a as in the first pattern wiring layer forming step S-2 described above.
  • a third pattern wiring layer 13 and a fourth pattern wiring layer 14 are formed on the resin layers 11b and 12b, respectively, to manufacture a pace substrate intermediate member 18.
  • a high-frequency element layer forming surface 3 having high precision flatness with respect to the base substrate intermediate body 18 is formed.
  • a polishing step for forming is performed.
  • the third copper foil with resin and the fourth copper foil with resin 20 are subjected to the third copper foil bonding step S-7 by the second copper foil bonding step S-7.
  • the bonding is performed so as to cover the pattern wiring layer 13 and the fourth pattern wiring layer 14, respectively.
  • the attached copper foil 20 also has the entire one main surface of the copper foil layers 19 a and 20 a, respectively.
  • a so-called resin-coated copper foil lined with resin layers 19b and 20b is used.
  • the third resin-coated copper foil 19 and the fourth resin-coated copper foil 20 have a base substrate intermediate 18 with the resin layers 19 b and 20 b as bonding surfaces. It is bonded to the front and back principal surfaces with an adhesive resin (prepreda).
  • the third copper foil 19 with resin and the fourth copper foil 20 with resin also require no adhesive resin when the resin layers 19 b and 20 b are formed of a thermoplastic resin. It is bonded to the base substrate intermediate 18.
  • the bonded third resin-coated copper foil 19 and the fourth resin-coated copper foil 20 are polished to the base substrate intermediate 18 in a polishing step S-8.
  • the entirety of the third resin-coated copper foil 19 and the fourth resin-coated copper foil 20 is polished with an abrasive composed of a mixed solution of alumina and sili force to form a base substrate 18 Both surfaces are formed as flat surfaces with high precision.
  • the third pattern wiring layer 13 is exposed on the third resin-coated copper foil 19 side, in other words, on the high-frequency element layer forming surface 3 Polishing up to.
  • the fourth resin wiring layer 14 is not exposed on the fourth resin-coated copper foil 20 side so that the resin layer 20 b has a predetermined thickness ⁇ . Polishing.
  • the high-frequency element layer forming surface 3 having good flatness is formed from the core substrate 6 through the base substrate intermediate body i8 by the above-described steps.
  • the multi-layer substrate manufacturing process can be applied as it is, and mass productivity is high. It has such features.
  • the manufacturing process of the base substrate portion is not limited to the above-described process, and it is a matter of course that various conventional manufacturing processes of a multilayer substrate may be employed.
  • the third pattern wiring layer 13 is formed by the first resin-coated copper foil 11 bonded to the first main surface 6a side of the core substrate 6 in the base substrate portion 2 as described above. c
  • the base substrate 2 is polished until the third pattern wiring layer 13 exposes the resin layer 19 b of the third resin-coated copper foil 19 to the third pattern wiring layer 13. Structure Has become.
  • the pace substrate section 2 converts the third pattern wiring layer 13 to a chemical or mechanical device.
  • the resin layer 19b for protecting against thermal or thermal load is not required.
  • the base substrate section 2 allows the third pattern wiring layer 13 to form a power supply wiring section, a control system wiring section or a ground section for the high-frequency element layer section 5. I do.
  • the fourth pattern wiring layer 14 is formed in the base substrate portion 2 by the second resin-coated copper foil 12 bonded to the second main surface 6 b of the core substrate 6.
  • the base substrate portion 2 forms the fourth pattern wiring layer 14 by limiting the amount of grinding of the resin layer 20 b of the fourth resin-coated copper foil 20.
  • the pace substrate section 2 has a structure in which the fourth pattern wiring layer 14 is left in a resin layer 2 O b (dielectric layer).
  • the fourth pattern wiring layer 14 is formed by cutting the above-mentioned resin layer 20 b after forming the high-frequency element layer 5. It is exposed by being removed to constitute the input / output terminal portion 25.
  • a high-frequency element layer part 5 is laminated and formed on the high-frequency element layer forming surface 3 through a high-frequency element layer forming step described later.
  • an element forming layer portion (28) in which passive elements such as an inductor (26) and a capacitor (27) formed by using a thin film forming technique or a thick film forming technique are formed on the high frequency element layer forming surface (3);
  • the high-frequency element layer 5 has a high-frequency IC 90 and a chip component 91 mounted on the wiring layer 29, and is entirely covered with a shield cover 92.
  • the fourth resin-added copper foil 20 bonded to the base substrate part 2 via the second resin-coated copper foil 12 is formed by a copper foil layer 20. a will be polished.
  • the joined constituent members are pressed and integrated by a press machine.
  • the press surface made of metal and the fourth resin-coated copper foil 20 are well compatible, and a highly accurate press is performed. Therefore, regarding the fourth resin-coated copper foil 20, since the copper foil layer 20a does not constitute a wiring layer, it is not a copper-bonded but another resin-coated metal foil. Is also good.
  • the manufacturing process of the high-frequency element layer section 5 includes forming a first insulating layer 30 on the flattened high-frequency element layer forming surface 3 of the pace substrate section 2 manufactured through the above-described steps.
  • An insulating layer forming step S-10 of forming a first wiring layer 31 on the first insulating layer 30; a first wiring layer forming step S-10 of forming the first wiring layer 31 on the first insulating layer 30; Passive element forming step S-11 for forming each passive element is performed.
  • the manufacturing process of the high-frequency element layer section 5 includes a second insulating layer forming step S of covering the element forming layer section 28 and forming a second insulating layer 32 for forming the wiring layer section 29.
  • the high-frequency module device 1 is manufactured through a resist layer forming step S_14 for forming the layers 34a and 34b.
  • an insulating dielectric material is supplied onto the high-frequency element layer forming surface 3 in a first insulating layer forming step S-9, and a first insulating layer 30 is formed.
  • a base material having a low dielectric constant and a low Ta ⁇ ⁇ ⁇ that is, a substrate having excellent high-frequency characteristics and excellent heat resistance and chemical resistance, is used as in the core substrate 6.
  • benzocyclobutene (BCB) polyimide, polynorbornene ( ⁇ ⁇ ), liquid crystal polymer (LCP), epoxy resin, or acrylic resin is used as the insulating dielectric material.
  • a spin coating method, a force coating method, a roll coating method, a dip coating method, or the like that maintains uniformity of application and thickness controllability is applied.
  • a large number of vias 35 are formed in the first insulating layer 30 formed on the base substrate portion 2.
  • Each via 35 is formed corresponding to a predetermined land 13 a of the third wiring pattern layer 13 exposed on the high-frequency element layer forming surface 3, and exposes the land 13 a to the outside.
  • each via 35 is formed by a photolithographic method by attaching a mask formed in a predetermined patterning to the first insulating layer 30. You. Each via 35 is also formed by other appropriate methods.
  • the first insulating layer 3 A first wiring layer 31 composed of, for example, a nickel layer and a copper layer is formed over the entire surface of the 0 by, for example, a sputtering method or the like.
  • the first wiring layer 31 is formed so that the thickness of the nickel layer and the thickness of the copper layer are about 50 nm to 500 nm, respectively.
  • a passive element layer forming step S-11 is performed on the first wiring layer 31 to form a capacitor 27.
  • a tantalum nitride layer 36 is formed at a portion where the capacity 27 is formed.
  • resist patterning is performed on the first wiring layer 31 by photolithographic processing so as to leave only necessary wiring patterns.
  • the high-frequency module device intermediate 37 having the element forming layer 28 formed on the base substrate 2 is manufactured through the above steps.
  • the second insulating layer forming step S- 12 is performed on the high-frequency module device intermediate body 37 manufactured through the above steps, as shown in FIG.
  • the insulating layer 32 is formed.
  • the second insulating layer 32 is formed by the same method as the above-described first insulating layer 30, and the first insulating layer 32 is formed with the first insulating layer 32.
  • a plurality of vias 38 are formed to expose the lands 31a to which the predetermined patterns and the capacities 27 and the like formed on the wiring layer 31 are exposed outward.
  • the second wiring layer 33 is formed on the second insulating layer 32 in the second wiring layer forming step S-13.
  • the second wiring layer forming step S113 specifically, a sputtered layer composed of a nickel layer and a copper layer is formed on the second insulating layer 32 by a sputtering method or the like. Photolithography is applied to the evening layer to perform predetermined patterning.
  • the wiring layer forming step S-13 after selectively performing copper plating having a thickness of about several / m on the sputter layer by electric field plating, the plating resist is removed, and the sputtering layer is entirely covered. As shown in FIG.
  • the wiring layer portion 29 is formed by performing selective etching, and an inductor 26 is formed in a part of the c wiring layer portion 29 at this time.
  • the inductor 26 has a problem of the series resistance value, but is formed with a sufficient thickness by being formed by the thick film forming technique of applying an electrolytic plating to the sputter layer as described above. As a result, loss reduction is suppressed.
  • the resin layer 20 b exposed on the second main surface 6 b side of the core substrate 6 of the pace substrate portion 2 is polished by J
  • the pattern wiring layer 14 is exposed.
  • a permanent resist layer 3 4 is applied to the entire surface of the high-frequency element layer section 5 and the fourth pattern wiring layer 14 of the pace substrate section 2 by the resist layer forming step S-14. a, 3 4b each coating.
  • the resist layers 34a and 34b are subjected to photolithography through a mask pad, and land 3 is positioned at a predetermined position as shown in FIG.
  • An opening 39a facing 3a and a hole 39b facing the fourth pattern wiring layer 14 are formed.
  • these openings 39a and 39b are subjected to electroless copper plating to form electrode terminals 40a and 40b, respectively.
  • the electrode terminals 40a formed on the high-frequency element layer 5 side have connection terminals for mounting and connecting the high-frequency IC 90 and the chip component 91.
  • the electrode terminals 40 b formed on the fourth pattern wiring layer 14 side of the base substrate portion 2 are, for example, connection terminals and input / output terminals when mounted on a mother substrate 93.
  • the high frequency IC 90 is implemented, for example, by a flip chip method via a flip chip 94.
  • a high-frequency IC 90 and a chip component 91 mounted on the surface of the high-frequency element layer 4 are covered with a shield cover 92.
  • a shield cover 92 For this reason, in the high-frequency module device 1, since heat generated from the high-frequency IC 90 and the chip component 91 is trapped in the shield cover 92, for example, the upper surface of the high-frequency IC 90 as shown in FIG. It is preferable to provide a heat radiating structure between the inner surface of the shield cover 92 and the heat conductive resin material 70 or the like.
  • the distributed constant circuit 4 is formed in the first pattern wiring layer 9 and the third pattern wiring layer 13 of the base substrate portion 2 as described above. As a result, the distributed constant circuit 4 is formed in a state of being embedded in the base substrate portion 2. Thereby, the high-frequency module device 1 according to the present invention The area for forming the distributed constant circuit 4 in the base substrate portion 2 can be reduced.
  • the high-frequency module device 1 since the area for forming the distributed constant circuit 4 on the surface of the pace substrate section 2 is reduced, the size can be reduced. Further, the high-frequency module device 1 according to the present invention includes a ground portion of the third pattern wiring layer 13 and a ground portion of the second pattern wiring layer 10 above and below the filter circuit portion 21 that is the distributed constant circuit 4. Since these parts are formed, these ground parts serve as shields for the filter circuit part 21. As a result, according to the high-frequency module device 1, the passive circuit such as the inductor 26 and the high-frequency IC 90 and the like formed on the high-frequency element layer forming surface 3 with respect to the filter circuit 21. It is possible to suppress electrical interference between the elements. Therefore, in the high-frequency module device 1 according to the present invention, it is not necessary to separate the passive elements and circuit elements at predetermined intervals with respect to the distributed constant circuit 4 such as the filter circuit section 21, and the area and size can be reduced. It is possible.
  • the distributed constant circuit 4 formed on the base substrate 2 is not necessarily limited to the filter circuit 21, the antenna circuit 24, etc.
  • a distributed constant circuit 4 such as a balun circuit, a directional coupling circuit, and an impedance matching circuit may be formed.
  • the area for forming the distributed constant circuit 4 such as the balun circuit section, the directional coupling circuit section, and the impedance matching circuit section on the surface of the base substrate section 2 is reduced in the high-frequency module device 1. Therefore, it is possible to reduce the area.
  • the high-frequency module device 1 has a multi-layer structure of the pattern wiring layer and the insulating layer as shown in FIG. Can be formed in multiple layers.
  • the distributed constant circuit when forming a plurality of distributed constant circuits such as a filter circuit section, the distributed constant circuit can be formed on a substrate made of Si, glass, or the like Since only one passive element forming layer is formed on one main surface, the occupied area for forming a distributed constant circuit is increased, and it has been difficult to reduce the area and size.
  • the distributed constant circuit 4 such as the filter circuit unit 21 can be formed in multiple layers on the base substrate unit 2 as described above, so that the distributed The area for forming the constant circuit 4 is reduced, so that a large area and a small size can be achieved.
  • the high-frequency module device 1 includes a resonator conductor pattern 21 a, which is provided as a filter circuit 21 on the core substrate 6 of the base substrate 2. 2 1b is formed.
  • a lead wire 41 for inputting / outputting a signal is formed at a substantially central portion in a longitudinal direction thereof.
  • the resonator conductor patterns 21 a and 21 b have one end side (referred to as a short side) in the long direction, for example, having a third pattern wiring layer 13 and a second pattern wiring layer 10 formed by a via hole or the like. Is short-circuited.
  • the other end side (referred to as an open side) of the resonator conductor patterns 21a and 21b has a wider pattern width.
  • the resonator conductor patterns 21a and 21b increase the short-circuit-side impedance and reduce the open-side impedance, so that only a desired frequency signal can be obtained.
  • the circuit part becomes 21.
  • the filter circuit section 21 having the wiring pattern as described above is configured to be embedded in the base substrate section 2. Therefore, according to the high-frequency module device 1, since an area for forming the filter circuit portion 21 on the surface of the base substrate portion 2 is not required, downsizing can be achieved.
  • the high-frequency module device 1 is not limited to the wiring pattern included in the filter circuit portion 21 and may have a filter circuit portion having a wiring pattern as shown in, for example, FIGS. good.
  • the filter circuit section having the wiring pattern shown in FIGS. 28 to 30 the same configuration and the detailed description of each member as those in the filter circuit section 21 described above are omitted, and the drawings are omitted. Shall be assigned the same reference numerals.
  • a narrow portion 42 a in the short direction is formed on the cavity 43 formed in the core substrate 6, and a wide portion 4 is formed in one short direction. 2b is formed as a film on the core substrate 6.
  • the filter circuit portion 42 has a wiring pattern in which narrow portions 42a and wide portions 42b are formed alternately and continuously. Leading wires 44 for inputting and outputting high-frequency signals are formed at both ends in the longitudinal direction of the filter circuit portion 42.
  • the narrow section 42a functions as an inductance
  • the wide section 42b functions as a capacitor.
  • the filter circuit section 42 having the wiring pattern as described above is configured to be embedded in the pace substrate section 2. Therefore, according to the high-frequency module device 1, since an area for forming the filter circuit portion 42 on the surface of the base substrate portion 2 is not required, the size can be reduced.
  • the filter circuit section 45 shown in FIG. 29 has conductor patterns 46 and 47 formed on the resin layer 12b.
  • the conductor pattern 46 functions as an input-side conductor and includes a relatively wide low-impedance pattern 46 a and a relatively narrow high-impedance pad 46 b.
  • the conductor pattern 47 functions as an output-side conductor and includes a relatively wide low-impedance pattern 47a and a relatively narrow high-impedance pattern 47b.
  • the low impedance patterns 46a and 47a are separated from each other by a predetermined distance in the layer sandwiched between the resin layer 12b and the core substrate 6 so that the longitudinal directions thereof are substantially parallel to each other. It is located in.
  • the high impedance patterns 46 b and 47 b are formed so as to penetrate the resin layer 12 and the core substrate 6 in the thickness direction, and the low impedance patterns 46 a and 47 are formed on the resin layer 12 b, respectively. It is electrically connected across a.
  • One end of the high impedance pattern 46 b in the conductor pattern 46 is electrically connected to the fourth pattern wiring layer 14, and the other end is formed on the core substrate 6.
  • One end side of the high impedance pattern 47 b in the t conductor pattern 47 electrically connected to the input pattern 48 a serving also as a lead wire is electrically connected to the fourth pattern wiring layer 14.
  • the other end is deposited on the core substrate 6 It is electrically connected to the output part pattern 48 b also serving as the formed lead wire.
  • the filter circuit section 45 configured in this way, the high-frequency signal supplied to the input section pattern 48a is filtered by the conductor patterns 46 and 47, and the desired frequency is output by the output section pattern 48b. You can only get.
  • the filter circuit section 45 having the wiring pattern as described above is configured to be embedded in the base substrate section 2. Therefore, according to the high-frequency module device 1, since an area for forming the filter circuit portion 45 on the surface of the pace substrate portion 2 is not required, the size can be reduced.
  • the filter circuit section 49 shown in FIG. 30 is disposed on the resin layer 12b such that the L-shaped conductor patterns 50a and 50b are substantially parallel to each other.
  • the other sides of the conductor patterns 50a and 50Ob that are not substantially parallel to each other function as the lead wires 51a and 51b for inputting and outputting the high-frequency signal.
  • One side of these conductor patterns 50a and 5Ob, which are arranged substantially in parallel, is electrically connected to the third pattern wiring layer 13 and the fourth pattern wiring layer 13 by, for example, via coupling.
  • the conductor patterns 52a, 52b, and 52c are arranged on the core substrate 6 in a ⁇ shape.
  • the conductor patterns 52a and 52b are made to face substantially parallel sides of the conductor patterns 50a and 50b.
  • One end of the conductor pattern 52 c is electrically connected to the third pattern wiring layer 13 and the fourth pattern wiring layer 13 by, for example, via coupling.
  • the high-frequency signal supplied from the lead wire 51a is applied to the conductor patterns 50a, 50b and 52a, 52b, 52c.
  • the desired frequency can be obtained with the lead wire 51b.
  • the filter circuit section 49 having the wiring pattern as described above is configured to be embedded in the base substrate section 2. Therefore, according to the high-frequency module device 1, since an area for forming the filter circuit portion 49 on the surface of the base substrate portion 2 is not required, downsizing can be achieved.
  • an inverted F-shaped antenna panel 5 is formed on the resin layer 11b of the base substrate portion 2 as an antenna circuit portion 24. 3 are formed.
  • the antenna pattern 53 has a resonator pattern 54 having an effective length of approximately ⁇ / 4, and a first pattern formed by bending one end of the resonator pattern 54 at a substantially right angle.
  • a grounding point S1 is connected in parallel with the first pattern 55 to the tip of a second pattern 56 extending from the middle of the resonator pattern 54.
  • the point S 2 is extended from the first pattern 55 and the second pattern 56 of the resonator pattern 54 while being in parallel with the first pattern 55 and the second pattern 56.
  • the third pattern 57 has a feed point S3 at the tip end.
  • the other end of the resonator pattern 54 is an open point S4.
  • the ground points S1 and S2 of the antenna pattern 53 are flexibly grounded to the third pattern wiring layer 13 formed on the resin layer 11b.
  • the RF signal is supplied and distributed from the power supply point S 3 of the antenna 54 to the antenna circuit section 24.
  • the antenna circuit section 24 having the above-described wiring pattern is formed on the pace substrate section 2 so that the distributed constant circuit 4 such as the filter circuit section 21 described above is disposed below the antenna circuit section 24. It becomes possible. Therefore, according to the high-frequency module device 1, since the distributed constant circuit 4 can be formed in multiple layers below the antenna circuit portion 24 formed on the pace substrate portion 2, the area can be significantly reduced. It is possible to aim for.
  • the high-frequency module device 1 naturally functions as an antenna without being limited to the inverted-F type wiring pattern of the antenna circuit section 24, and includes, for example, a dipole type, a bowtie type, a patch type, Various types such as a microtrip type, monopole type and meander type can be used.
  • INDUSTRIAL APPLICABILITY In the high-frequency module device according to the present invention, a distributed constant circuit is formed over multiple layers of a multilayer printed wiring portion on a base substrate, so that the device itself can be reduced in area and size. it can. Furthermore, the high-frequency module device according to the present invention is a multi-layer module.
  • the distributed constant circuit is formed in the distributed wiring section, the ground section that shields the distributed constant circuit can be easily formed, and the electrical interference of passive elements and circuit elements with the distributed constant circuit is suppressed. can do. Therefore, by using the present invention, it is possible to obtain a high-frequency module device that is downsized and has high performance even when distributed constant circuits, passive elements, circuit elements, and the like are integrated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明細書 高周波モジュール及びその製造方法 技術分野 本発明は、 高周波モジュール装置及びその製造方法に関し、 更に詳しくは、 パ 一ソナルコンピュータ、 携帯電話機、 オーディオ機器等の各種電子機器に搭載さ れ、 情報通信機能ゃストレージ機能等を有する超小型通信機能モジュールを構成 する高周波モジュール装置及びその製造方法に関する。 景技術 例えば、 音楽、 音声或いは画像等の各種情報は、 デ一夕のデジタル化に伴って パーソナルコンピュー夕ゃモバイルコンピュータ等によっても手軽に扱えるよう になっている。 これらの情報は、 音声コ一デヅク技術や画像コーデヅク技術によ り帯域圧縮が図られて、 デジタル通信やデジタル放送により各種の通信端末機器 に対して容易にかつ効率的に配信される環境が整いつつある。 例えば、 オーディ ォ . ビデオデ一夕 （A Vデ一夕） は、 携帯型の携帯電話機によって屋外での受信 も可能とされている。
ところで、 データ等の送受信システムは、 家庭を始めとして小規模な地域内に おいても好適なネヅトワークシステムの提案によって、 様々に活用されている。 ネ ヅ トワークシステムとしては、 例えば I E E E 8 0 2 . 1 1 aで提案されてい るような 5 G H z帯域の狭域無線通信システム、 I E E E 8 0 2 . l i bで提案 されているような 2 . 4 5 G H z帯域の無線 L A Nシステム或いは B 1 u θ t o o七 hと称される近距離無線通信システム等の種々の次世代ワイヤレスシステム が提案されている。
データ等の送受信システムは、 かかるワイヤレスネ ヅトワークシステムを有効 に利用して、 家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介す ることなく様々なデータの授受、 ィン夕一ネヅト網へのアクセスやデータの送受 信が可能である。
一方、 デ一夕等の送受信システムにおいては、 小型軽量で携帯可能であり上述 した通信機能を有する通信端末機器の実現が必須となる。 通信端末機器において は、 送受信部においてアナログの高周波信号の変復調処理を行うことが必要であ ることから、 一般に、 図 1に示すような、 送受信信号からいったん中間周波数に 変換するようにしたスーパーヘテロダイン方式による高周波送受信回路 1 0 0が 備えられる。
高周波送受信回路 1 0 0は、 アンテナや切替スィツチを有して情報信号を受信 或いは送信するアンテナ部 1 0 1と、 送信と受信との切替を行う送受信切替器 1 0 2とを備える。 更に、 高周波送受信回路 1 0 0は、 周波数変換回路部 1 0 3や 復調回路部 1 0 4等からなる受信回路部 1 0 5を備える。 また、 高周波送受信回 路 1 0 0は、 パワーアンプ 1 0 6やドライブアンプ 1 0 7及び変調回路部 1 0 8 等からなる送信回路部 1 0 9を備える。 更に、 高周波送受信回路 1 0 0は、 受信 回路部 1 0 5や送信回路部 1 0 9に基準周波数を供給する基準周波数生成回路部 が備えられる。
以上のように構成された高周波送受信回路 1 0 0は、 詳細を省略するが、 各段 間にそれぞれ介挿された種々のフィルタ、 局発装置 （V C O ) 、 S AWフィル夕 等の大型機能部品や、 整合回路或いはバイァス回路等の高周波アナログ回路に特 有なインダク夕、 抵抗、 キャパシ夕等の受動部品の点数が非常に多い構成となつ ている。 したがって、 高周波送受信回路 1 0 0は、 全体に大型となり、 通信端末 機器の小型軽量化に大きな障害となっている。
一方、 通信端末機器には、 図 2に示すように中間周波数への変換を行わずに情 報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送 受信回路 1 1 0も用いられる。 高周波送受信回路 1 1 0は、 アンテナ部 1 1 1に よって受信された情報信号が送受信切替器 1 1 2を介して復調回路部 1 1 3に供 給されて直接べ一スバンド処理が行われる。 高周波送受信回路 1 1 0は、 ソース 源で生成された情報信号を変調回路部 1 1 4において中間周波数に変換すること なく直接所定の周波数帯域に変調し、 アンプ 1 1 5と送受信切替器 1 1 2を介し てアンテナ部 1 1 1から送信する。
以上のように構成された高周波送受信回路 1 1 0は、 情報信号について中間周 波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成で あることから、 フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、 より 1チップ化に近い構成が可能となる。 しかし、 図 2に示す高周波送受信回路 1 1 0においても、 後段に配置されたフィル夕或いは整合回路の対応が必要とな る。 高周波送受信回路 1 1 0は、 高周波段で一度の増幅を行うことから充分なゲ ィンを得ることが困難となり、 ベースバンド部でも増幅操作を行う必要がある。 したがって、 高周波送受信回路 1 1 0は、 D Cオフセヅ卜のキャンセル回路や余 分なローパスフィル夕を必要とし、 更に全体の消費電力が大きくなつてしまう。 従来の高周波送受信回路は、 上述したようにスーパーヘテロダイン方式及びダ ィレクトコンバージョン方式のいずれにおいても、 通信端末機器の小型軽量化等 の要求仕様に対して充分な特性を満足し得ないものであった。 このため、 高周波 送受信回路については、 例えば S i一 C M O S回路等をベースとして簡易な構成 によって小型化を図ったモジュール化について種々の試みが図られている。 すな わち、 試みの 1つは、 例えば特性のよい受動素子を S i基板上に形成するととも にフィル夕回路や共振器等を L S I上に作り込み、 さらにベースバンド部分の口 ジヅク L S Iも集積化することで、 いわゆる 1チヅプ化高周波モジュールを製作 する方法である。
この 1チヅプ化高周波モジュールにおいては、 図 3 A及び図 3 Bに示すように、 いかにして性能のよいィンダク夕部 1 2 0を L S I上に形成するかが極めて重要 となる。 かかる 1チヅプ化高周波モジュールでは、 S i基板 1 2 1及ぴ S i 0 2 絶縁層 1 2 2のィンダク夕部形成部 1 2 3に対応して大きな凹部 1 2 を形成す る。 1チップ化高周波モジュールは、 凹部 1 2 4に臨ませて第 1の配線層 1 2 5 を形成するとともに凹部 1 2 を閉塞する第 2の配線層 1 2 6が形成されてコィ ル部 1 2 7を構成する。 1チップ化高周波モジュールは、 他の対応として配線パ 夕一ンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることに よってインダクタ部 1 2 0が形成されている。 この 1チヅプ化高周波モジュール は、 いずれもインダクタ部 1 2 0を形成する工程が極めて複雑であり、 工程の增 加によってコストがアップしてしまう。
1チヅプ化高周波モジュールにおいては、 アナログ回路の高周波回路部と、 デ ジ夕ル回路のベースバンド回路部との間に介在する S i基板の電気的干渉が大き な問題となっている。
以上のような問題点を改善する高周波モジュールとしては、 例えば図 4に示す S i基板をベース基板に用いた高周波モジュール 1 3 0や、 図 5に示すガラス基 板をベース基板に用いた高周波モジュール 1 4 0が提案されている。
図 4に示す高周波モジュール 1 3 0は、 S i基板 1 3 1上に S i 0 2層 1 3 2 を形成した後に、 リソグラフィ技術によって受動素子形成層 1 3 3が成膜形成さ れてなる。 受動素子形成層 1 3 3には、 詳細を省略するが、 その内部に配線パ夕 —ンとともにインダク夕部、 抵抗体部或いはキャパシ夕部等の受動素子が薄膜形 成技術や厚膜形成技術によって多層に形成されている。 高周波モジュール 1 3 0 は、 受動素子形成層 1 3 3上にビア （中継スルーホ一ル） 等を介して内部配線パ ターンと接続された端子部が形成され、 これら端子部にフリップチップ実装法等 により高周波 I Cや L S I等の回路素子 1 3 4が直接実装されて構成される。 こ の高周波モジュール 1 3 0は、 例えばマザ一基板等に実装することで、 高周波回 路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能 とされる。 かかる高周波モジュール 1 3 0においては、 導電性を有する S i基板 1 3 1が、 受動素子形成層 1 3 3内に各受動素子を形成する際に機能するが、 各 受動素子の良好な高周波特性にとつて邪魔になるといった問題がある。
一方、 図 5に示す高周波モジュール 1 4 0は、 上述した高周波モジュール 1 3 0における S i基板 1 3 1の問題を解決するために、 ベース基板にガラス基板 1 4 1が用いられている。 高周波モジュール 1 4 0も、 ガラス基板 1 4 1上にリソ グラフィ技術によって受動素子形成層 1 4 2が成膜形成されてなる。 受動素子形 成層 1 4 2には、 詳細を省略するが、 その内部に配線パターンとともにインダク 夕部、 抵抗体部或いはキャパシ夕部等の受動素子が薄膜形成技術や厚膜形成技術 によって多層に形成されている。
図 5に示す高周波モジュール 1 4 0は、 受動素子形成層 1 4 2上にビア等を介 して内部配線パターンと接続された端子部が形成され、 これら端子部にフリップ チップ実装法等により高周波 I Cや L S I等の回路素子 1 3 3が直接実装されて 構成される。 この高周波モジュール 1 4 0は、 導電性を有しないガラス基板 1 4 1を用いることで、 ガラス基板 1 4 1と受動素子形成層 1 4 2との容量的結合度 が抑制され受動素子形成層 1 4 2内に良好な高周波特性を有する受動素子を形成 することが可能である。
図 5に示す高周波モジュール 1 4 0は、 例えばマザ一基板等に実装するため、 受動素子形成層 1 4 2の表面に端子パターンを形成するとともにワイヤボンディ ング法等によってマザ一基板との接続を行っている。 高周波モジュール 1 4 0は、 端子パターン形成工程ゃヮィャボンディング工程が必要となる。
これらの 1チヅプ化高周波モジュールにおいては、 上述したようにペース基板 上に高精度の受動素子形成層が形成される。 ベース基板には、 受動素子形成層を 薄膜形成する際に、 スパッタリング時の表面温度の上昇に対する耐熱特性、 リソ グラフィ時の焦点深度の保持、 マスキング時のコン夕クトァライメント特性が必 要となる。 ベース基板は、 このために高精度の平坦性が必要とされるとともに、 絶縁性、 耐熱性或いは耐薬品性等が要求される。
上述した S i基板 1 3 1やガラス基板 1 4 1は、 かかる特性を有しており L S Iと別プロセスにより低コストで低損失な受動素子の形成を可能とする。 また、 S i基板 1 3 1やガラス基板 1 4 1は、 従来のセラミヅクモジュール技術で用い られる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターン を形成する湿式エッチング法等と比較して、 高精度の受動素子の形成が可能であ るとともに、 素子サイズをその面積が 1ノ1 0 0程度まで縮小することを可能と する。
これらの高周波モジュールにおいては、 搬送周波数が 5 G H zを越えるあたり からインダクタ部や抵抗体部等の回路部品を用いた集中定数素子により回路設計 したたものより、 例えば Transmission Line Coupl ing Line, Stub を用いた分布 定数回路による回路設計の方が、 より性能を引き出せるようになる。 そして、 高 周波モジュールにおいては、 さらに周波数が上がると、 バンドパスフィル夕等の 機能素子は分布定数回路による設計が必須となり、 ィンダク夕部や抵抗体部等の 集中定数素子はチョークゃデカップリング等に用いられることに限定されること となる。
しかしながら、 図 6に示す高周波モジュール 1 5 0においては、 分布定数回路 を形成できるのは、 S i基板 1 3 1やガラス基板 1 4 1の一主面上の受動素子形 成層 1 5 1、 一層だけであり、 例えば分布定数回路としてバンドパスフィルタ 1 5 2等を形成した場合、 バンドパスフィル夕 1 5 2の占有面積が大きくなつてし まう。 また、 高周波モジュール 1 5◦では、 電気的な干渉を避けるためにバンド パスフィルタ 1 5 2と実装された高周波 I Cや L S I等の回路素子 1 5 3との間 を図 6中矢印 Yで示す所定の間隔で離す必要があり、 面積を大きくさせるといつ た問題がある。 さらに、 高周波モジュール 1 5 0においては、 比較的高価な S i 基板 1 3 1やガラス基板 1 4 1を用いることで、 コストがァヅプするといつた問 題もある。 発明の開示 本発明は、 上述したような実情に鑑み提案されたものであって、 その目的とす るところは、 分布定数回路が形成された多層プリント配線部を備え、 小面積化、 小型化が図られるとともに、 受動素子や回路素子による電気的干渉を低減した高 周波モジュール装置及びその製造方法を提供することにある。
上述した目的を達成するために提案される本発明に係る高周波モジュール装置 は、 コア基板の一主面上にグランド部を備えるプリント配線層と誘電絶縁材料か らなる誘電絶縁層とが多層に形成された多層プリント配線部の最上層に平坦化処 理を施して高周波素子層形成面を有するベース基板と、 ベース基板の高周波素子 層形成面上に、 誘電絶縁材料からなる誘電絶縁部を介してベース基板から電源或 いは信号の供給を受ける受動素子及び回路素子を有する高周波素子部とを備え、 ベース基板が、 パターン配線により形成された分布定数回路を有する。
本発明に係る高周波モジュール装置は、 多層プリント配線部を備えるベース基 板が分布定数回路を有することにより、 ベース基板に埋め込まれた状態で分布定 数回路が形成され、 ベース基板における分布定数回路を形成する面積の低減が図 られるとともに、 プリント配線層のグランド部がシールドとなることから高周波 素子層形成面上に形成された受動素子や回路素子の電気的干渉が抑制される。 上述した目的を達成するために提案される本発明に係る高周波モジュール装置 の製造方法は、 コア基板の一主面上にグランド部を有する第 1のプリント配線層 を介して第 1の絶縁層を形成する第 1の工程と、 第 1の絶縁層上にパターン配線 からなる分布定数回路を形成する第 2の工程と、 分布定数回路を覆う第 2の絶縁 層上に第 2のプリント配線層を成膜することで多層プリント配線部を形成する第 3の工程と、 多層プリント配線部の最上層に平坦化処理を施して高周波素子層形 成面を形成する第 4の工程とを経てベース基板を作製するベース基板作製工程と、 ベース基板の高周波素子形成面上に、 誘電絶縁材料からなる誘電絶縁部を介して ベース基板から電源或いは信号の供給を受ける受動素子を形成する第 5の工程と、 誘電絶縁部を介してベース基板から電源或いは信号の供給を受ける回路素子を接 合する第 6の工程とを経て高周波素子層を形成する高周波素子層形成工程とを有 する。
本発明に係る高周波モジュール装置の製造方法は、 第 2の工程により形成され た分布定数回路が、 多層プリント配線部を有するペース基板に埋め込まれた状態 で形成される。 これにより、 本発明方法は、 ペース基板における分布定数回路を 形成する面積の低減を図るとともに、 プリント配線層のグランド部をシールドし て高周波素子層形成面上に形成された受動素子や回路素子の電気的干渉が抑制さ れた高周波モジュール装置を製造することができる。
本発明の更に他の目的、 本発明によって得られる具体的な利点は、 以下におい て図面を参照して説明される実施の形態の説明から一層明らかにされるであろう 図面の簡単な説明 図 1は、 スーパーヘテロダイン方式による高周波送受信回路を示すプロック図 である。
図 2は、 ダイレクトコンバージョン方式による高周波送受信回路を示すプロッ ク図である。
図 3 Aは、 従来の高周波モジュールに備えられるインダクタ部を示すは要部斜 視図であり、 図 3 Bは、 その縦断面図である。
図 4は、 従来のシリコン基板を用いた高周波モジュールを示す縦断面図である, 図 5は、 従来のガラス基板を用いた高周波モジュールを示す縦断面図である。 図 6は、 従来の分布定数回路と回路素子との関係を示す縦断面図である。
図 7は、 本発明に係る高周波モジュール装置を示す縦断面図である。
図 8は、 高周波モジュール装置のベース基板部製作工程を示す工程図である。 図 9は、 高周波モジュール装置に用いられるコア基板を示す縦断面図である。 図 1 0は、 第 1の分布定数回路の形成工程を示す断面図である。
図 1 1は、 第 1の樹脂付銅箔及び第 2の樹脂付銅箔の接合工程を示す断面図で ある。
図 1 2は、 ビア形成の工程を示す断面図である。
図 1 3は、 第 2の分布定数回路の形成工程を示す断面図である。
図 1 4は、 第 3の樹脂付銅箔及び第 4の樹脂付銅箔の接合工程を示す断面図で ある。
図 1 5は、 第 3の樹脂付銅箔及び第 4の樹脂付銅箔を接合した状態の工程を示 す断面図である。
図 1 6は、 第 3の樹脂付銅箔及び第 4の樹脂付銅箔の研磨工程を示す断面図で ある。
図 1 7は、 高周波モジュール装置の高周波素子層部製作工程を示す工程図であ る。
図 1 8は、 第 1の配線層の形成工程を示す断面図である。
図 1 9は、 素子形成層部の形成工程を示す断面図である。
図 2 0は、 受動素子の形成工程を示す断面図である。
図 2 1は、 第 2の誘電絶縁層の形成工程を示す断面図である。
図 2 2は、 第 2の配線層の形成工程を示す断面図である。
図 2 3は、 レジスト層の形成工程を示す断面図である。
図 2 4は、 本発明に係る高周波モジュール装置の他の例を示す縦断面図である, 図 2 5は、 放熱構造を備えた高周波モジュール装置を示す縦断面図である。 図 2 6は、 分布定数回路が厚み方向に複数形成された状態を示す縦断面図であ る。
図 2 7は、 分布定数回路における配線パターンの一例を示す平面図である。 図 2 8は、 分布定数回路における配線パターンの一例を透視して示す平面図で ある。
図 2 9は、 分布定数回路における配線パターンの他の例を透視して示す平面図 である。
図 3 0は、 分布定数回路における配線パターンの更に他の例を透視して示す平 面図である。
図 3 1は、 分布定数回路における配線パターンの一例を示す平面図である。 発明を実施するための最良の形態 以下、 本発明の実施の形態について、 図面を参照して詳細に説明する。
本発明を適用した図 7に示す高周波モジュール装置 1は、 詳細を後述するべ一 ス基板部製作工程で形成されたベース基板部 2の最上層が高精度の平坦面からな る高周波素子層形成面 3として構成されているとともに、 ペース基板部 2にフィ ル夕回路部 2 1やアンテナ回路部 2 4等の分布定数回路 4が形成されている。 こ の高周波モジュール装置 1は、 ベース基板部 2の高周波素子層形成面 3上に詳細 を後述する高周波素子層部製作工程によって高周波素子層部 5が形成されてなる ( 高周波モジュール装置 1は、 ベース基板部 2が、 上層に形成された高周波素子層 部 4に対する電源系の配線部や制御系の配線部或いはグランド部を構成する。 高 周波モジュール装置 1には、 図 7に示すように、 高周波素子層部 5の上面に高周 波 I C 9 0やチヅプ部品 9 1が実装されるとともにシールドカバ一 9 2によって 封装される。 高周波モジュール装置 1は、 いわゆる 1チップ部品としてマザ一基 板 9 3上に実装される。
ペース基板部 2は、 両面基板からなるコア基板 6と、 このコア基板 6をコアと してその第 1の主面 6 a側に形成された銅箔層 7にパターン配線を施すことによ つて分布定数回路 4を有する第 1のパターン配線層 9と、 第 2の主面 6 b側に形 成された銅箔層 8にパターン配線が施された第 2のパターン配線層 1 0とからな る。 ベース基板部 2には、 コア基板 6に対して第 1の樹脂付銅箔 1 1及び第 2の 樹脂付銅箔 1 2が接合される。 第 1の樹脂付銅箔 1 1は、 コア基板 6の第 1の主 面 6 a側に接合されて、 銅箔層 1 1 aにパターン配線を施すことにより分布定数 回路 4を有する第 3のパターン配線層 1 3を形成する。 第 2の樹脂付銅箔 1 2は、 コア基板 6の第 2の主面 6 b側に接合されて銅箔層 1 2 aにパターン配線を施す ことにより第 4のパターン配線層 1 4を形成する。
ベース基板部 2の構成並びに作製工程を、 図 8乃至図 1 6を参照して説明する < ベース基板部 2の製作工程は、 図 8に示すように、 コア基板 6の第 1の主面 6 aに形成された銅箔層 7に分布定数回路 4を形成する第 1の分布定数回路形成ェ 程 S— 1と、 コア基板 6の表裏主面 6 a、 6 bに適宜の第 1のパターン配線層 9 及び第 2のパターン配線層 1 0やコア基板 6を貫く複数のビアホール 1 5を形成 する第 1のパターン配線層形成工程 S— 2と、 コア基板 6の表裏主面 6 a、 6 b に第 1の樹脂付銅箔 1 1 と第 2の樹脂付銅箔 1 2とをそれそれ接合する第 1の銅 箔接合工程 S— 3と、 これら樹脂付銅箔 1 1、 1 2とにビア 1 6、 1 7を形成す るビア形成工程 S— 4とを有する。 ベース基板部 2の製作工程は、 コア基板 6の 主面 6 a側の第 1の樹脂付銅箔 1 1の銅箔層 1 1 aに分布定数回路 4を形成する 第 2の分布定数回路形成工程 S— 5と、 接合された樹脂付銅箔 1 1、 1 2にそれ それ適宜の第 3のパターン配線層 1 3及び第 4のパターン配線層 1 4とを形成す る第 2のパターン配線層形成工程 S— 6とを経て、 ベース基板中間体 1 8を製作 する。
ペース基板部 2の製作工程は、 ペース基板中間体 1 8に対して第 3のパターン 配線層 1 3及び第 4のパターン配線層 1 4を被覆する第 3の樹脂付銅箔 1 9と第 4の樹脂付銅箔 2 0とをそれぞれ接合する第 2の銅箔接合工程 S — 7を有する。 ペース基板部 2の製作工程は、 第 3の樹脂付銅箔 1 9と第 4の樹脂付銅箔 2 0に 対して研磨処理を施してコア基板 6の第 1の主面 6 a側の最上層に高周波素子層 形成面 3を形成する研磨工程 S — 8を経てベース基板部 2を製作する。
コア基板 6は、 低誘電率が低い T a n 5、 すなわち高周波特性に優れた基材、 例えばポリフエ二レンエーテル （P P E ) ヽ ビスマレイ ド トリアジン （B T— r e s i n ) 、 ポリテトラフルォロエチレン （商標名テフロン） 、 ポリイミ ド、 液 晶ポリマ （ L C P ) 、 ポリノルボルネン （ P N B ) 、 セラミヅク或いはセラミツ クと有機基材の混合体等が用いられて形成される。 コア基板 6は、 機械的剛性と ともに耐熱性、 耐薬品性を有し、 例えば上述した基材よりもさらに廉価なェポキ シ系基板： F R— 5等も用いられる。 コア基板 6は、 上述した基材によって形成さ れることで、 高精度に形成されることによって比較的高価となる S i基板ゃガラ ス基板と比較して安価であり、 材料コストの低減が図られる。
コア基板 6には、 図 9に示すように、 第 1の主面 6 aと第 2の主面 6 bの全面 に銅箔層 7、 8が形成されている。 コア基板 6には、 図 1 0に示すように、 第 1 の分布定数回路形成工程 S— 1が施される。 コア基板 6には、 銅箔層 7に対して フォトリソグラフ処理等が施されることによって、 第 1の主面 6 aの所定の位置 に分布定数回路 4としてフィル夕回路部 2 1が形成される。
コア基板 6には、 第 1のパターン配線層形成工程 S— 2が施される。 コア基板 6は、 ドリルゃレ一ザによる孔穿加工が施されて所定の位置にそれそれビアホー ル 1 5が形成される。 コア基板 6には、 メヅキ等によって内壁に導通処理が施さ れたビアホール 1 5内に、 導電ペースト 2 2を埋め込んだ後にメヅキ法によって 蓋形成が行われる。 コア基板 6は、 銅箔層 7、 8に対してフォ トリソグラフ処理 が施されることによって、 第 1の主面 6 aと第 2の主面 6 bとにそれそれ所定の 第 1のパターン配線層 9及び第 2のパターン配線層 1 0とが形成される。
以上の工程を経たコア基板 6には、 第 1の銅箔接合工程 S— 3によって、 図 1 1に示すように、 第 1のパターン配線層 9及び第 2のパターン配線層 1 0をそれ それ被覆して第 1の樹脂付銅箔 1 1と第 2の樹脂付銅箔 1 2とが第 1の主面 6 a と第 2の主面 6 bに接合される。 第 1の樹脂付銅箔 1 1と第 2の樹脂付銅箔 1 2 には、 それそれ銅箔層 1 1 a、 1 2 aの一方主面の全体に樹脂層 1 1 b、 1 2 b が裏打ちされたいわゆる樹脂付銅箔が用いられる。
第 1の樹脂付銅箔 1 1及び第 2の樹脂付銅箔 1 2は、 樹脂層 1 1 b、 1 2 b側 を接合面として、 コア基板 6の第 1の主面 6 aと第 2の主面 6 bとに接着樹脂 (プリプレグ） によって接合される。 なお、 これら第 1の樹脂付銅箔 1 1及び第 2の樹脂付銅箔 1 2は、 樹脂層 1 1 b、 1 2 bが熱可塑性樹脂によって形成され る場合には、 接着樹脂を不要としてコア基板 6に接合される。 第 1の樹脂付銅箔 1 1と第 2樹脂付銅箔 1 2には、 コア基板 6に接合された状 態においてビア形成工程 S— 4が施されて、 図 1 2に示すように、 上述した各ビ ァホール 1 5に対応する部位に対してフォトリソグラフ処理が施されることによ り、 それそれビア 1 6、 1 7が形成される。 ビア形成工程 S— 4は、 ビア 1 6、 1 7の形成部位にフォトリソグラフ処理を施した後、 湿式エッチングを行って第 1の樹脂付銅箔 1 1と第 2樹脂付銅箔 1 2とに開口部 2 3 a、 2 3 bを形成し、 これら鬨ロ部 2 3 a、 2 3 bをマスクとしてレーザ加工を施こすことによって第 1のパターン配線層 9或いは第 2のパターン配線層 1 0のランド部が受けとなつ てそれそれにビア 1 6、 1 7を形成する。
第 1の樹脂付銅箔 1 1には、 図 1 3に示すように、 第 2の分布定数回路形成ェ 程 S— 5が施される。 第 1の樹脂付銅箔 1 1には、 銅箔層 1 1 aに対してフォト リソグラフ処理等が施されることによって、 銅箔層 1 1 aの所定の位置に分布定 数回路 4としてアンテナ回路部 2 4が形成される。 第 1の樹脂付銅箔 1 1と第 2 樹脂付銅箔 1 2には、 図 1 3に示すように、 ビアメヅキ等によりビア 1 6、 1 7 の内壁に導通処理が施されるとともにメツキ法や導電ペーストの埋め込みにより 導電材 2 4 a、 2 4 bが充填される。
第 1の樹脂付銅箔 1 1及び第 2樹脂付銅箔 1 2には、 第 2のパターン配線層形 成工程 S _ 6により、 銅箔層 1 1 a、 1 2 aにそれそれ所定のパターンニングが 施されて、 第 3のパターン配線層 1 3及び第 4のパターン配線層 1 4とが形成さ れる。 第 2のパターン配線層形成工程 S— 6は、 上述した第 1のパターン配線層 形成工程 S— 2と同様に、 銅箔層 1 1 a、 1 2 aに対してフォトリソグラフ処理 を施こすことにより樹脂層 1 1 b、 1 2 b上にそれそれ第 3のパターン配線層 1 3と第 4のパターン配線層 1 4とを形成してペース基板中間体 1 8を製作する。 ベース基板部製作工程においては、 ベース基板部 2に後述する高周波素子層部 4を形成するために、 ベース基板中間体 1 8に対して高精度の平坦性を有する高 周波素子層形成面 3を形成する研磨工程が施される。 ベース基板中間体 1 8には、 第 2の銅箔接合工程 S— 7により、 図 1 4に示すように、 第 3の樹脂付銅箔及び 第 4の樹脂付銅箔 2 0が第 3のパターン配線層 1 3及び第 4のパターン配線層 1 4をそれぞれ被覆するように接合される。 第 3の樹脂付銅箔 1 9及び第 4の樹脂 付銅箔 2 0も、 上述した第 1の樹脂付銅箔 1 1や第 2の樹脂付銅箔 1 2と同様に、 それそれ銅箔層 1 9 a、 2 0 aの一方主面の全体に亘つて樹脂層 1 9 b、 2 0 b が裏打ちされたいわゆる樹脂付銅箔が用いられる。
第 3の樹脂付銅箔 1 9及び第 4の樹脂付銅箔 2 0は、 図 1 5に示すように、 樹 脂層 1 9 b、 2 0 bを接合面として、 ベース基板中間体 1 8の表裏主面に接着樹 脂 （プリプレダ） によって接合される。 なお、 第 3の樹脂付銅箔 1 9及び第 4の 樹脂付銅箔 2 0も、 樹脂層 1 9 b、 2 0 bが熱可塑性樹脂によって形成される場 合には、 接着樹脂を不要としてベース基板中間体 1 8に接合される。
ベース基板中間体 1 8には、 研磨工程 S— 8により、 接合した第 3の樹脂付銅 箔 1 9と第 4の樹脂付銅箔 2 0とに対して研磨処理が施される。 研磨工程 S— 8 は、 例えばアルミナとシリ力の混合液からなる研磨材により第 3の樹脂付銅箔 1 9と第 4の樹脂付銅箔 2 0の全体を研磨することによってベース基板中間体 1 8 の両面を精度の高い平坦面に形成する。 研磨工程 S— 8においては、 図 1 6に示 すように、 第 3の樹脂付銅箔 1 9側、 換言すれば高周波素子層形成面 3について は第 3のパターン配線層 1 3が露呈するまでの研磨を施す。 また、 研磨工程 S— 8においては、 第 4の樹脂付銅箔 2 0側については第 4のパターン配線層 1 4を 露呈させずに樹脂層 2 0 bが所定の厚み Δ χを残すようにして研磨を施す。
ペース基板部製作工程は、 上述した各工程によりコア基板 6からべ一ス基板中 間体 i 8を経て、 良好な平坦精度を有する高周波素子層形成面 3が形成されてな るペース基板部 2を製作する。 ベース基板部製作工程は、 ベース基板中間体 1 8 を製作する工程を従来の多層基板の製作工程と同様とすることで、 多層基板の製 作プロセスをそのまま適用可能であるとともに、 量産性も高いといった特徴を有 している。 なお、 ベース基板部製作工程については、 上述した工程に限定される ものではなく、 従来採用されている種々の多層基板の製作工程が採用されてもよ いことは勿論である。
ベース基板部 2は、 上述したようにコア基板 6の第 1の主面 6 a側に接合され た第 1の樹脂付銅箔 1 1によって、 第 3のパターン配線層 1 3が形成されている c ベース基板部 2は、 この第 3のパターン配線層 1 3が、 第 3の樹脂付銅箔 1 9の 樹脂層 1 9 bを第 3のパターン配線層 1 3が露呈するまで研磨が施された構造と なっている。 ペース基板部 2は、 後述する高周波素子層部製作工程において、 第 3のパターン配線層 1 3上に高周波素子層部 5を形成することで、 第 3のパター ン配線層 1 3を薬品、 機械的或いは熱的負荷から保護する樹脂層 1 9 bが不要と なる。 ベース基板部 2は、 かかる構成によって後述する高周波素子層部製作工程 において、 第 3のパターン配線層 1 3が高周波素子層部 5に対する電源系の配線 部や制御系の配線部或いはグランド部を構成する。
ベース基板部 2は、 上述したようにコア基板 6の第 2の主面 6 b側に接合され た第 2の樹脂付銅箔 1 2によって、 第 4のパターン配線層 1 4が形成されている ( ベース基板部 2は、 この第 4のパターン配線層 1 4が、 第 4の樹脂付銅箔 2 0の 樹脂層 2 0 bの研削量を制限することによって第 4のパ夕一ン配線層 1 4が露呈 されない構造となっている。 ペース基板部 2は、 かかる構成によって後述する高 周波素子層部製作工程において、 第 4のパターン配線層 1 4が残された樹脂層 2 O b (誘電体層） によって薬品や機械的或いは熱的負荷から保護されるようにす る。 第 4のパターン配線層 1 4は、 高周波素子層部 5を形成した後に、 上述した 樹脂層 2 0 bが切削除去されることで露呈されて入出力端子部 2 5を構成する。 以上のようにして製作されたベース基板部 2には、 後述する高周波素子層形成 工程を経て高周波素子層形成面 3上に高周波素子層部 5が積層形成される。 高周 波素子層部 5には、 平坦化されたペース基板部 2の高周波素子層形成面 3上に、 薄膜形成技術や厚膜形成技術を用いて形成されたィンダク夕 2 6、 キャパシ夕 2 7等の受動素子が内蔵された素子形成層部 2 8と、 配線層部 2 9とが形成されて なる。 高周波素子層部 5には、 配線層部 2 9上に高周波 I C 9 0やチップ部品 9 1が実装されるとともに、 全体がシールドカバー 9 2によって覆われる。
なお、 ベース基板部製作工程においては、 ベ一ス基板部 2に対して第 2の樹脂 付銅箔 1 2を介して接合される第 4の樹脂付銅箔 2 0が、 銅箔層 2 0 aを研磨さ れることになる。 ベース基板部製作工程においては、 接合された各構成部材がプ レス機によってプレスされて一体化される。 ベース基板部製作工程においては、 金属製のプレス面と第 4の樹脂付銅箔 2 0とのなじみがよく、 精度のよいプレス が行われるようになる。 したがって、 第 4の樹脂付銅箔 2 0については、 銅箔層 2 0 aが配線層を構成しないことから、 銅貼りでなく他の樹脂付金属箔であって もよい。
高周波素子層部 5の構成並びに製作工程について、 以下図 1 7乃至図 2 3に示 す製作工程図を参照しながら詳細に説明する。
高周波素子層部 5の製作工程は、 上述した工程を経て製作されたペース基板部 2の平坦化された高周波素子層形成面 3上に、 第 1の絶縁層 3 0を成膜形成する 第 1の絶縁層形成工程 S — 9と、 第 1の絶縁層 3 0上に第 1の配線層 3 1を形成 する第 1の配線層形成工程 S— 1 0と、 素子形成層部 2 8内に各受動素子を形成 する受動素子形成工程 S— 1 1との工程を経る。 高周波素子層部 5の製作工程は、 素子形成層部 2 8を被覆するとともに配線層部 2 9を形成するための第 2の絶縁 層 3 2を成膜形成する第 2の絶縁層形成工程 S— 1 2と、 配線層部 2 9に所定の 配線パターンを有する第 2の配線層 3 3や受動素子を形成する第 2の配線層形成 工程 S— 1 3と、 表裏主面を被覆するレジスト層 3 4 a、 3 4 bを形成するレジ スト層形成工程 S _ 1 4とを経て、 高周波モジュール装置 1を製作する。
ペース基板部 2には、 第 1の絶縁層形成工程 S— 9において高周波素子層形成 面 3上に絶縁性誘電材が供給されて第 1の絶縁層 3 0が成膜形成される。 絶縁性 誘電材には、 コア基板 6と同様に低誘電率で低い T a η ί、 すなわち高周波特性 に優れかつ耐熱性ゃ耐薬品性に優れた基材が用いられる。 絶縁性誘電材には、 具 体的には、 ペンゾシクロブテン （B C B ) 、 ポリイミ ド、 ポリノルボルネン （Ρ Ν Β ) 、 液晶ポリマ （L C P ) 或いはエポキシ樹脂やアクリル系樹脂が用いられ る。 成膜方法としては、 塗布均一性、 厚み制御性が保持されるスピンコート法、 力一テンコート法、 ロールコート法或いはディップコート法等が適用される。 第 1の絶縁層形成工程 S— 9においては、 図 1 8に示すようにベース基板部 2 上に成膜された第 1の絶縁層 3 0に対して多数のビア 3 5が形成される。 各ビア 3 5は、 高周波素子層形成面 3に露呈された第 3の配線パターン層 1 3の所定の ランド 1 3 aに対応して形成され、 ランド 1 3 aを外方に臨ませる。 各ビア 3 5 は、 絶縁性誘電材として感光性樹脂を用いた場合には、 所定のパ夕一ンニングに 形成されたマスクを第 1の絶縁層 3 0に取り付けてフォトリソグラフ法により形 成される。 各ビア 3 5は、 その他適宜の方法によっても形成される。
第 1の配線層形成工程 S— 1 0においては、 各ビア 3 5を含む第 1の絶縁層 3 0の表面上に、 例えばスパッ夕リング法等によって全面に亘つて例えばニッケル 層と銅層とからなる第 1の配線層 3 1が成膜形成される。 第 1の配線層 3 1は、 ニッケル層と銅層の厚みがそれそれ 5 0 n m乃至 5 0 0 n m程度に成膜されてな る。
第 1の配線層 3 1には、 図 1 9に示すように、 受動素子層形成工程 S— 1 1が 施されてキャパシ夕 2 7が形成される。 第 1の配線層 3 1には、 キャパシ夕 2 7 の形成部位に窒化タンタル層 3 6が形成される。 第 1の配線層 3 1には、 図 2 0 に示すように、 必要な配線パターンだけを残すようにフォトリソグラフ処理によ つてレジストパターンニングが行われる。 高周波素子層部製作工程においては、 以上の工程を経て、 ベース基板部 2上に素子形成層部 2 8が形成された高周波モ ジュール装置中間体 3 7が製作される。
高周波素子層部製作工程においては、 以上の工程を経て製作された高周波モジ ユール装置中間体 3 7に対して、 第 2の絶縁層形成工程 S— 1 2によって図 2 1 に示すように第 2の絶縁層 3 2が成膜形成される。 第 2の絶縁層形成工程 S— 1 2は、 上述した第 1の絶縁層 3 0と同様の方法によって第 2の絶縁層 3 2を形成 するとともに、 この第 2の絶縁層 3 2に第 1の配線層 3 1に形成された所定のパ ターンやキャパシ夕 2 7等が接合されているランド 3 1 aを外方に臨ませる複数 のビア 3 8を形成する。
高周波素子層部製作工程においては、 第 2の配線層形成工程 S— 1 3により、 第 2の絶縁層 3 2上に第 2の配線層 3 3が形成される。 第 2の配線層形成工程 S 一 1 3は、 具体的にはスパヅタリング法等によって第 2の絶縁層 3 2上にニヅケ ル層及び銅層とからなるスパヅ夕層を成膜形成し、 このスパヅ夕層に対してフォ トリソグラフ処理を施して所定のパターンニングを行う。 配線層形成工程 S— 1 3は、 さらにスパヅタ層に対して電界メヅキにより数 / m程度の厚みを有する銅 メツキを選択的に行った後に、 メツキ用レジストを除去しさらにスパッ夕層を全 面的にェヅチングすることによって図 2 2に示すように配線層部 2 9を形成する c 配線層部 2 9には、 この際にその一部にインダク夕 2 6が形成される。 インダ ク夕 2 6は、 直列抵抗値が問題となるが、 上述したようにスパヅタ層に対して電 解メツキを施す厚膜形成技術によって形成することで充分な厚みを以つて形成さ れ、 損失の低下が抑制される。
高周波素子層部製作工程においては、 ペース基板部 2のコア基板 6における第 2の主面 6 b側に露呈している樹脂層 2 0 bに対して研磨 Jロェを施すことにより、 第 4のパターン配線層 1 4を露呈させる。
高周波素子層部製作工程においては、 レジスト層形成工程 S— 1 4により、 高 周波素子層部 5の表面全体とペース基板部 2の第 4のパターン配線層 1 4とに永 久レジスト層 3 4 a、 3 4 bをそれそれコーティングする。 高周波素子層部製作 工程においては、 これらレジスト層 3 4 a、 3 4 bに対してマスクパ一夕ンを介 してフォ トリソグラフ処理を施し、 図 2 3に示すように所定の位置にランド 3 3 aが臨む開口 3 9 aと、 第 4のパターン配線層 1 4が臨む鬨ロ 3 9 bとを形成す る。 高周波素子層部製作工程においては、 これら開口 3 9 a、 3 9 bに無電解二 ヅケルノ銅メツキを施してそれそれ電極端子 4 0 a、 4 0 bを形成することによ り、 図 2 4に示す高周波モジュール装置 1を製作する。
高周波モジュール装置 1は、 図 7に示すように、 高周波素子層部 5側に形成さ れた電極端子 4 0 aが、 高周波 I C 9 0やチップ部品 9 1を搭載して接続する接 続端子を構成する。 高周波モジュール装置 1は、 ベース基板部 2の第 4のパター ン配線層 1 4側に形成された電極端子 4 0 bが、 例えばマザ一基板 9 3に搭載さ れる際の接続端子及び入出力端子部 2 5を構成する。 高周波 I C 9 0は、 例えば フリヅプチヅプ 9 4を介するフリヅプチヅプ法によって実装される。
高周波モジュール装置 1は、 高周波素子層部 4の表面に搭載される高周波 I C 9 0やチヅプ部品 9 1が、 シールドカバー 9 2によって覆われている。 このため、 高周波モジュール装置 1においては、 高周波 I C 9 0やチヅプ部品 9 1からの発 熱がシールドカバ一 9 2内にこもるために、 例えば図 2 5に示すような高周波 I C 9 0の上面とシールドカバー 9 2の内面との間に、 熱伝導性樹脂材 7 0等を充 填する放熱構造を設けることが好ましい。
以上のように構成される高周波モジュール装置 1は、 上述したように、 ベース 基板部 2の第 1のパターン配線層 9及び第 3のパターン配線層 1 3に分布定数回 路 4が形成されていることにより、 ベース基板部 2に埋め込まれた状態で分布定 数回路 4が形成される。 これにより、 本発明に係る高周波モジュール装置 1は、 ベース基板部 2における分布定数回路 4を形成する面積の低減を図ることができ る。
したがって、 本発明に係る高周波モジュール装置 1は、 ペース基板部 2の表面 上に分布定数回路 4を形成するための面積が低減されることから、 小型化を図る ことが可能である。 また、 本発明に係る高周波モジュール装置 1は、 分布定数回 路 4であるフィル夕回路部 2 1の上下に第 3のパターン配線層 1 3のグランド部 と第 2のパターン配線層 1 0のグランド部とが形成されていることから、 これら のグランド部がフィル夕回路部 2 1に対するシールドとなる。 これにより、 高周 波モジュール装置 1によれば、 フィル夕回路部 2 1に対して高周波素子層形成面 3上に形成されたィンダク夕部 2 6等の受動素子や高周波 I C 9 0等の回路素子 が電気的に干渉することを抑制することができる。 したがって、 本発明に係る高 周波モジュール装置 1は、 フィルタ回路部 2 1等の分布定数回路 4に対して受動 素子や回路素子を所定の間隔で離すことが不要となり、 小面積化、 小型化が可能 となる。
本発明に係る高周波モジュール装置 1は、 ベース基板部 2に形成される分布定 数回路 4をフィル夕回路部 2 1やアンテナ回路部 2 4等とすることに必ずしも限 定されることなく、 例えば、 バラン回路部、 方向結合回路部、 インピーダンス整 合回路部等の分布定数回路 4が形成されてもよい。 この場合も、 高周波モジユー ル装置 1は、 ベース基板部 2の表面上にバラン回路部、 方向結合回路部、 インピ 一ダンス整合回路部等の分布定数回路 4を形成するための面積が低減されること から、 小面積化を図ることが可能である。 また、 高周波モジュール装置 1では、 バラン回路部、 方向結合回路部、 インピーダンス整合回路部等の分布定数回路 4 に対して受動素子や回路素子を所定の間隔で離すことが不要となり小型化が可能 となる。
本発明に係る高周波モジュール装置 1は、 図 2 6に示すように、 ベース基板部 2がパターン配線層と絶縁層との多層構造を有することから、 フィル夕回路部 2 1等の分布定数回路 4を多層に形成することができる。
従来の高周波モジュール装置においては、 フィルタ回路部等の分布定数回路を 複数形成する場合、 分布定数回路を形成できるのは S i、 ガラス等からなる基板 の一主面上の受動素子形成層、 一層だけであり、 分布定数回路を形成する占有面 積が大きくなつてしまい、 小面積化、 小型化を図ることが困難であった。
これに対し、 本発明を適用した高周波モジュール装置 1によれば、 上述したよ うに、 ベース基板部 2にフィルタ回路部 2 1等の分布定数回路 4を多層に形成す ることができることから、 分布定数回路 4を形成するための面積が低減され、 大 幅な小面積化、 小型化を図ることが可能である。
また、 本発明に係る高周波モジュール装置 1は、 図 2 7に示すように、 ベース 基板部 2のコア基板 6上にフィルタ回路部 2 1として併設される共振器導体パ夕 —ン 2 1 a、 2 1 bが形成されている。 この共振器導体パターン 2 1 a、 2 1 b には、 それそれの長尺方向の略中央部に信号の入出力のための引出導線 4 1が形 成されている。 共振器導体パターン 2 1 a、 2 1 bは、 長尺方向の一端部側 （短 絡側と称する。 ） が例えばビアホール等によって第 3のパターン配線層 1 3及び 第 2のパターン配線層 1 0と短絡される。 共振器導体パターン 2 1 a、 2 1 bの 他端部側 （開放側と称する。 ） は、 パターン幅が広くなるようになされている。 これにより、 共振器導体パターン 2 1 a、 2 1 bは、 短絡側のィンピ一ダンスを 大きくするとともに、 開放側のインピーダンスを小さくすることで、 所望の周波 数信号だけを得ることができるフィル夕回路部 2 1となる。
以上のような配線パターンを有するフィル夕回路部 2 1は、 ベース基板部 2に 埋め込まれた状態で構成されている。 したがって、 高周波モジュール装置 1によ れば、 ベース基板部 2の表面上にフィル夕回路部 2 1を形成するための面積を必 要としないことから、 小型化を図ることが可能である。
高周波モジュール装置 1においては、 フィルタ回路部 2 1が有する配線パタ一 ンに限定されることなく、 例えば図 2 8乃至図 3 0等に示すような配線パターン のフィルタ回路部を有していても良い。 なお、 図 2 8乃至図 3 0に示す配線パ夕 —ンを有するフィル夕回路部においては、 上述したフィル夕回路部 2 1 と同等な 構成及び各部材の詳細な説明を省略するとともに、 図面において同じ符号を付す るものとする。
図 2 8に示すフィルタ回路部 4 2は、 短尺方向に対し幅狭部 4 2 aをコア基板 6に形成されたキヤビティ 4 3上に成膜形成し、 一方の短尺方向に対し幅広部 4 2 bをコア基板 6上に成膜形成されている。 フィル夕回路部 4 2は、 幅狭部 4 2 aと幅広部 4 2 bとが交互に連続的に形成された配線パターンを有している。 フ ィルタ回路部 4 2の長尺方向の両端部には、 高周波信号の入出力のための引出導 線 4 4が形成されている。 フィル夕回路部 4 2においては、 幅狭部 4 2 aがイン ダク夕ンスとして機能し、 幅広部 4 2 bが容量として機能することとなる。 これ により、 フィル夕回路部 4 2においては、 幅狭部 4 2 aがキヤビティ 4 3上に形 成されていることから、 幅狭部 4 2 aを必要以上に細くしなくてもィンダクタン スとして効果があり、 必要以上に幅狭部 4 2 aを短く しなくても入力された高周 波信号のロスを増大させることなく、 所望の周波数を得ることができる。
以上のような配線パターンを有するフィル夕回路部 4 2は、 ペース基板部 2に 埋め込まれた状態で構成されている。 したがって、 高周波モジュール装置 1によ れば、 ベース基板部 2の表面上にフィル夕回路部 4 2を形成するための面積を必 要としないことから、 小型化を図ることが可能である。
図 2 9に示すフィル夕回路部 4 5は、 樹脂層 1 2 b上に形成された導体パター ン 4 6、 4 7を有している。 導体パターン 4 6は、 入力側導電体として機能する もので、 相対的に幅広の低インピーダンスパターン 4 6 aと、 相対的に幅狭の高 ィンピーダンスパ夕一ン 4 6 bとを備えている。 導体パターン 4 7は、 出力側導 電体として機能するもので、 相対的に幅広の低ィンピーダンスパターン 4 7 aと、 相対的に幅狭の高ィンピ一ダンスパターン 4 7 bとを備えている。 低ィンビーダ ンスパターン 4 6 a、 4 7 aは、 樹脂層 1 2 bとコア基板 6とに挾まれた層内で 互いに所定の間隔を隔てて、 それそれの長尺方向がほぼ並行になるように配置さ れている。 高インピーダンスパターン 4 6 b、 4 7 bは、 樹脂層 1 2とコア基板 6とを厚み方向に貫く形で形成され、 樹脂層 1 2 b上で、 それぞれ低インビーダ ンスパターン 4 6 a、 4 7 aと交差して電気的に接続されている。
導体パターン 4 6における、 高ィンピーダンスパターン 4 6 bの一端部側は、 第 4のパターン配線層 1 4に電気的に接続され、 他端部側は、 コア基板 6上に成 膜形成された引出導線を兼ねる入力部パターン 4 8 aに電気的に接続されている t 導体パターン 4 7における、 高インピーダンスパターン 4 7 bの一端部側は、 第 4のパターン配線層 1 4に電気的に接続され、 他端部側は、 コア基板 6上に成膜 形成された引出導線を兼ねる出力部パターン 4 8 bに電気的に接続されている。 このように構成されるフィル夕回路部 4 5においては、 入力部パターン 4 8 a に供給された高周波信号が導体パターン 4 6、 4 7によりフィルタリングされ、 出力部パターン 4 8 bにて所望の周波数だけを得ることができる。
以上のような配線パターンを有するフィルタ回路部 4 5は、 ベース基板部 2に 埋め込まれた状態で構成されている。 したがって、 高周波モジュール装置 1によ れば、 ペース基板部 2の表面上にフィルタ回路部 4 5を形成するための面積を必 要としないことから、 小型化を図ることが可能である。
図 3 0に示すフィル夕回路部 4 9は、 樹脂層 1 2 b上に L字形状の導体パター ン 5 0 a、 5 0 bがー辺を略並行となるように配置されている。 導体パターン 5 0 a、 5 O bは、 互いに略平行とされていない他辺が高周波信号の入出力のため の引出導線 5 1 a、 5 1 bとして機能することとなる。 これらの導体パターン 5 0 a、 5 O bは、 略平行に配置された一辺が例えばビア結合などによって、 電気 的に第 3のパターン配線層 1 3及び第 4のパターン配線層 1 3に接続されている c フィル夕回路部 4 9は、 コア基板 6上に導体パターン 5 2 a、 5 2 b、 5 2 cが γ字形状に配置されている。 導体パターン 5 2 a、 5 2 bは、 導体パターン 5 0 a、 5 0 bの略平行となる一辺と対向するようになされている。 導体パターン 5 2 cは、 一端部が例えばビア結合などによって、 電気的に第 3のパ夕一ン配線層 1 3及ぴ第 4のパターン配線層 1 3に接続されている。
このようなトリプレート構造を有するフィルタ回路部 4 9においては、 引出導 線 5 1 aから供給された高周波信号が導体パターン 5 0 a、 5 0 b及び 5 2 a、 5 2 b、 5 2 cによりフィル夕リングされ、 引出導線 5 1 bにて所望の周波数だ けを得ることができる。
以上のような配線パターンを有するフィルタ回路部 4 9は、 ベース基板部 2に 埋め込まれた状態で構成されている。 したがって、 高周波モジュール装置 1によ れば、 ベース基板部 2の表面上にフィル夕回路部 4 9を形成するための面積を必 要としないことから、 小型化を図ることが可能である。
一方、 高周波モジュール装置 1においては、 図 3 1に示すように、 ベース基板 部 2の樹脂層 1 1 b上にアンテナ回路部 2 4として逆 F型のアンテナパ夕一ン 5 3が形成されている。 このアンテナパターン 5 3は、 実効的に略 λ / 4の長さを 有する共振器パターン 5 4と、 この共振器パターン 5 4の一端部にて略直角に折 り曲げられてなる第 1のパターン 5 5の先端部に接地点 S 1と、 第 1のパターン 5 5と並列しながら共振器パターン 5 4の中途部から延設されてなる第 2のパ夕 —ン 5 6の先端部に接地点 S 2と、 第 1のパターン 5 5及び第 2のパターン 5 6 と並列しながら共振器パターン 5 4の第 1のパターン 5 5と第 2のパターン 5 6 との間から延設されてなる第 3のパターン 5 7の先端部に給電点 S 3とを有して いる。 なお、 このアンテナパターン 5 3においては、 共振器パターン 5 4の他端 部が開放点 S 4となっている。
このアンテナ回路部 2 4では、 アンテナパターン 5 3の接地点 S 1、 S 2が、 フレキシブルに樹脂層 1 1 b上に形成された第 3のパターン配線層 1 3と接地さ れておりアンテナパターン 5 4の給電点 S 3からこのアンテナ回路部 2 4への R F信号の給電、 配電が行われる。
以上のような配線パターンを有するアンテナ回路部 2 4は、 ペース基板部 2に 形成されることにより、 その下方等に上述したフィル夕回路部 2 1等の分布定数 回路 4が配置された構造が可能となる。 したがって、 高周波モジュール装置 1に よれば、 ペース基板部 2に形成されたアンテナ回路部 2 4の下方等に分布定数回 路 4を多層に形成することができることから、 大幅な小面積化、 小型化を図るこ とが可能である。
高周波モジュール装置 1においては、 アンテナ回路部 2 4が有する逆 F型の配 線パターンに限定されることなく、 当然のことながらアンテナとして機能するも ので、 例えば、 ダイポール型、 ボウタイ型、 パッチ型、 マイクロトリップ型、 モ ノポール型、 ミアンダ型等の各種形態のものを使用することができる。 産業上の利用可能性 本発明に係る高周波モジュール装置は、 ベース基板における多層プリント配線 部の多層に亘つて分布定数回路を形成しているので、 装置自体の小面積化、 小型 化を図ることができる。 更に、 本発明に係る高周波モジュール装置は、 多層プリ ント配線部に分布定数回路が形成されていることから、 この分布定数回路をシー ルドするグランド部を容易に形成することができ、 分布定数回路に対する受動素 子や回路素子の電気的干渉を抑制することができる。 したがって、 本発明を用い ることにより、 分布定数回路、 受動素子、 回路素子等が集約された場合でも、 小 型化、 高性能化が図られた高周波モジュール装置を得ることができる。

Claims

請求の範囲
1 . コア基板の一主面上にグランド部を有するプリント配線層と誘電絶縁材料か らなる誘電絶縁層とが多層に形成された多層プリント配線部の最上層に平坦化処 理を施して高周波素子層形成面を形成してなるベ一ス基板と、
上記ペース基板の高周波素子層形成面上に、 誘電絶縁材料からなる誘電絶縁部 を介して上記ペース基板から電源或いは信号の供給を受ける受動素子及び回路素 子を形成してなる高周波素子部とを備え、
上記ベース基板側に、 分布定数回路をパターン形成したことを特徴とする高周 波モジュール装置。
2 . 上記分布定数回路の上下に上記グランド部が形成されていることを特徴とす る請求の範囲第 1項記載の高周波モジュール装置。
3 . 上記分布定数回路が、 フィル夕回路、 バラン回路、 方向結合回路、 インピー ダンス整合回路の少なくとも何れか一種であることを特徴とする請求の範囲第 2 項記載の高周波モジュール装置。
4 . 上記分布定数回路が、 成膜技術により形成されたアンテナ回路部であること を特徴とする請求の範囲第 1項記載の高周波モジュール装置。
5 . コア基板の一主面上にグランド部を有するプリント配線層を形成し、 このプ リント配線層上に誘電絶縁層を形成する第 1の工程と、 上記誘電絶縁層上に分布 定数回路をパターン形成する第 2の工程と、 上記分布定数回路を覆う誘電絶縁層 と、 この誘電絶縁層上に形成されるプリント配線層とを順次成膜することで多層 プリント配線部を形成する第 3の工程と、 上記多層プリント配線部の最上層に平 坦化処理を施して高周波素子層形成面を形成する第 4の工程とを経てベース基板 を作製するベース基板作製工程と、
上記ペース基板の高周波素子形成面上に、 誘電絶縁材料からなる誘電絶縁部を 介して上記ベース基板から電源或いは信号の供給を受ける受動素子を形成する第 5の工程と、 上記誘電絶縁部を介して上記ベース基板から電源或いは信号の供給 を受ける回路素子を接合する第 6の工程とを経て高周波素子層を形成する高周波 素子層形成工程とを有することを特徴とする高周波モジュール装置の製造方法。
6 . 上記第 2の工程及び上記第 3の工程において、 上記分布定数回路を上記プリ ント配線層で挾まれた状態に形成することを特徴とする請求の範囲第 5項記載の 高周波モジュール装置の製造方法。
PCT/JP2002/004178 2001-04-26 2002-04-25 Module haute frequence et son procede de fabrication WO2002089209A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/312,248 US7064630B2 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method
EP02720612A EP1306902A1 (en) 2001-04-26 2002-04-25 High-frequency module and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001130191A JP3941416B2 (ja) 2001-04-26 2001-04-26 高周波モジュール装置及びその製造方法
JP2001-130191 2001-04-26

Publications (1)

Publication Number Publication Date
WO2002089209A1 true WO2002089209A1 (fr) 2002-11-07

Family

ID=18978606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004178 WO2002089209A1 (fr) 2001-04-26 2002-04-25 Module haute frequence et son procede de fabrication

Country Status (5)

Country Link
US (1) US7064630B2 (ja)
EP (1) EP1306902A1 (ja)
JP (1) JP3941416B2 (ja)
KR (1) KR20040002389A (ja)
WO (1) WO2002089209A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443811A2 (en) * 2003-01-30 2004-08-04 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004140632A (ja) * 2002-10-18 2004-05-13 Hitachi Ltd 高周波送受信装置とその製造方法
KR100546832B1 (ko) 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
DE10361014A1 (de) * 2003-12-23 2005-03-03 Infineon Technologies Ag Halbleiterbauelement mit einer HF-Schaltung
JPWO2006001087A1 (ja) * 2004-06-29 2008-04-17 株式会社ルネサステクノロジ 半導体装置
US20060217102A1 (en) * 2005-03-22 2006-09-28 Yinon Degani Cellular/Wi-Fi combination devices
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
WO2006134916A1 (ja) * 2005-06-13 2006-12-21 Taiyo Yuden Co., Ltd. 積層フィルタ
EP2002477B1 (en) 2006-03-27 2011-12-21 Philips Intellectual Property & Standards GmbH A fabrication method for a low ohmic through substrate connection for semiconductor carriers
JP2007266177A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd パッケージレス電子部品
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
US10165640B2 (en) 2016-07-06 2018-12-25 Lumileds Llc Printed circuit board for integrated LED driver
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
JP6905438B2 (ja) * 2017-09-22 2021-07-21 株式会社フジクラ 無線通信モジュール
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板
CN116783821A (zh) * 2021-01-14 2023-09-19 株式会社村田制作所 高频模块和通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563408A (ja) * 1991-09-02 1993-03-12 A T R Koudenpa Tsushin Kenkyusho:Kk モノリシツクマイクロ波集積回路
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
JP2001102011A (ja) * 1999-09-29 2001-04-13 Sumikei Arumihaku Kk ポリマー電池用包装材料および該包装材料を使用したポリマー電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515854B2 (ja) 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
TW424321B (en) * 1996-10-31 2001-03-01 Sharp Kk Integrated electronic circuit
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3976297B2 (ja) 1999-09-29 2007-09-12 株式会社ルネサステクノロジ 高周波回路モジュールおよび通信装置
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563408A (ja) * 1991-09-02 1993-03-12 A T R Koudenpa Tsushin Kenkyusho:Kk モノリシツクマイクロ波集積回路
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
JP2001102011A (ja) * 1999-09-29 2001-04-13 Sumikei Arumihaku Kk ポリマー電池用包装材料および該包装材料を使用したポリマー電池

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443811A2 (en) * 2003-01-30 2004-08-04 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication

Also Published As

Publication number Publication date
KR20040002389A (ko) 2004-01-07
JP3941416B2 (ja) 2007-07-04
EP1306902A1 (en) 2003-05-02
US20030151477A1 (en) 2003-08-14
JP2002329833A (ja) 2002-11-15
US7064630B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
US6714422B2 (en) High frequency module device and method for its preparation
US7741162B2 (en) Method for manufacturing high-frequency module device
JP4318417B2 (ja) 高周波モジュール基板装置
WO2002089209A1 (fr) Module haute frequence et son procede de fabrication
JP3666411B2 (ja) 高周波モジュール装置
JP3575478B2 (ja) モジュール基板装置の製造方法、高周波モジュール及びその製造方法
US7599190B2 (en) High-frequency module, and method of producing same
KR100895208B1 (ko) 고주파 모듈 기판 장치
JP2003264348A (ja) 高周波モジュール
WO2003050909A1 (fr) Dispositif de carte de circuit imprime et procede de fabrication
KR20040034575A (ko) 박막 회로 기판 장치 및 그 제조 방법
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2002720612

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020027017527

Country of ref document: KR

Ref document number: 10312248

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2002720612

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027017527

Country of ref document: KR