JP3515854B2 - 高周波電力増幅回路装置 - Google Patents
高周波電力増幅回路装置Info
- Publication number
- JP3515854B2 JP3515854B2 JP8160096A JP8160096A JP3515854B2 JP 3515854 B2 JP3515854 B2 JP 3515854B2 JP 8160096 A JP8160096 A JP 8160096A JP 8160096 A JP8160096 A JP 8160096A JP 3515854 B2 JP3515854 B2 JP 3515854B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- frequency power
- amplifier circuit
- circuit device
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信などの
無線システムに用いられる高周波電力増幅回路装置に関
する。
無線システムに用いられる高周波電力増幅回路装置に関
する。
【０００２】
【従来の技術】近年、携帯電話、自動車電話等の移動体
通信システムにおいては、小型でしかも低コストの電子
回路部品が強く要望されている。そのような移動体通信
システムに使用される従来の送信回路の終段の高周波電
力増幅回路は、通常大電力を扱う回路であり、消費電力
が大きいために発生する熱を外部に放熱する工夫をする
必要がある。そこで、できるだけ薄い単層基板上に発熱
体である半導体チップをパッケージングした半導体デバ
イスを実装したり、さらには基板に穴をあけて半導体デ
バイスと放熱板とが直接接触するような構造になってい
た。
通信システムにおいては、小型でしかも低コストの電子
回路部品が強く要望されている。そのような移動体通信
システムに使用される従来の送信回路の終段の高周波電
力増幅回路は、通常大電力を扱う回路であり、消費電力
が大きいために発生する熱を外部に放熱する工夫をする
必要がある。そこで、できるだけ薄い単層基板上に発熱
体である半導体チップをパッケージングした半導体デバ
イスを実装したり、さらには基板に穴をあけて半導体デ
バイスと放熱板とが直接接触するような構造になってい
た。
【０００３】以下、従来の第１のタイプの高周波電力増
幅回路装置の例について、図４を参照しながら説明す
る。図４に示すように、高周波電力増幅回路装置Ａは、
セラミック等の誘電材料で構成される基板３の上に、化
合物半導体で構成された半導体素子チップ１が収納され
た２つの半導体デバイス２と、バイアス回路７と、高周
波信号のインピーダンスを整合するための回路である高
周波整合回路８とを搭載して構成されている。半導体デ
バイス２内において、半導体素子チップ１はダイスボン
ド，ワイヤーボンドされた後パッケージ内に封止されて
いる。そして、各半導体素子チップ内の能動素子や各回
路７，８内の部材は基板３の側部に取り付けられた電極
リード５を介して外部回路との電気的に接続されてい
る。
幅回路装置の例について、図４を参照しながら説明す
る。図４に示すように、高周波電力増幅回路装置Ａは、
セラミック等の誘電材料で構成される基板３の上に、化
合物半導体で構成された半導体素子チップ１が収納され
た２つの半導体デバイス２と、バイアス回路７と、高周
波信号のインピーダンスを整合するための回路である高
周波整合回路８とを搭載して構成されている。半導体デ
バイス２内において、半導体素子チップ１はダイスボン
ド，ワイヤーボンドされた後パッケージ内に封止されて
いる。そして、各半導体素子チップ内の能動素子や各回
路７，８内の部材は基板３の側部に取り付けられた電極
リード５を介して外部回路との電気的に接続されてい
る。
【０００４】ここで、このようなタイプの高周波電力増
幅回路装置では、基板３の下に銅タングステン（Ｃｕ
Ｗ）等で構成され金属製のシールド板を兼ねる放熱板４
が取り付けられている。そして、高周波電力増幅回路内
の特に半導体素子チップ１から発生した熱を、放熱板４
自体や放熱板４の下に取り付けられる回路基板（図示せ
ず）を介して外部に放熱するようになされている。ま
た、半導体デバイス２のうちでも発熱量が特に多いもの
は、基板３に形成された半導体デバイス搭載穴６内で放
熱板４に直接接触するようになされている。
幅回路装置では、基板３の下に銅タングステン（Ｃｕ
Ｗ）等で構成され金属製のシールド板を兼ねる放熱板４
が取り付けられている。そして、高周波電力増幅回路内
の特に半導体素子チップ１から発生した熱を、放熱板４
自体や放熱板４の下に取り付けられる回路基板（図示せ
ず）を介して外部に放熱するようになされている。ま
た、半導体デバイス２のうちでも発熱量が特に多いもの
は、基板３に形成された半導体デバイス搭載穴６内で放
熱板４に直接接触するようになされている。
【０００５】次に、従来の第２のタイプの高周波電力増
幅回路装置の例について、図５を参照しながら説明す
る。図５は、ＭＭＩＣ（Microwave Monolithic Integra
ted Circuits) 構成を有する高周波電力増幅回路装置Ｂ
の斜視図である。図５に示すように、高周波電力増幅回
路装置Ｂは、化合物半導体で構成されるＭＭＩＣチップ
９をリードフレーム１２上でダイスボンド，ワイヤーボ
ンドした後パッケージ１０内に封止して構成されてい
る。ＭＭＩＣチップ９は、高性能な高周波特性を得るた
めに高価なＧａＡｓなどの化合物半導体により構成され
ており、ＭＭＩＣチップ９内には、能動素子を形成する
ための能動素子素子領域１１と、バイアス回路７，高周
波整合回路８等の受動回路とが集積化されている。
幅回路装置の例について、図５を参照しながら説明す
る。図５は、ＭＭＩＣ（Microwave Monolithic Integra
ted Circuits) 構成を有する高周波電力増幅回路装置Ｂ
の斜視図である。図５に示すように、高周波電力増幅回
路装置Ｂは、化合物半導体で構成されるＭＭＩＣチップ
９をリードフレーム１２上でダイスボンド，ワイヤーボ
ンドした後パッケージ１０内に封止して構成されてい
る。ＭＭＩＣチップ９は、高性能な高周波特性を得るた
めに高価なＧａＡｓなどの化合物半導体により構成され
ており、ＭＭＩＣチップ９内には、能動素子を形成する
ための能動素子素子領域１１と、バイアス回路７，高周
波整合回路８等の受動回路とが集積化されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の各タイプの高周波電力増幅器装置では、それぞれ下
記のような問題があった。
来の各タイプの高周波電力増幅器装置では、それぞれ下
記のような問題があった。
【０００７】まず、図４に示す第１のタイプのもので
は、半導体素子チップ４がパッケージ内に収納されてい
ることもあり、例えば酸化アルミニウムからなる基板３
を使用すると、酸化アルミニウムの熱伝導率が約１８Ｗ
／ｍＫ程度と小さいため、十分な放熱量を確保するため
には基板３を薄板化する必要がある、そのことは、基板
３を複数枚積層して積層体を構成するいわゆる多層基板
化することが困難であることを意味する。すなわち、基
板３上にバイアス回路７や、高周波整合回路８を平面的
に配置せざるを得ず、その結果、回路装置の大型化を招
いていた。
は、半導体素子チップ４がパッケージ内に収納されてい
ることもあり、例えば酸化アルミニウムからなる基板３
を使用すると、酸化アルミニウムの熱伝導率が約１８Ｗ
／ｍＫ程度と小さいため、十分な放熱量を確保するため
には基板３を薄板化する必要がある、そのことは、基板
３を複数枚積層して積層体を構成するいわゆる多層基板
化することが困難であることを意味する。すなわち、基
板３上にバイアス回路７や、高周波整合回路８を平面的
に配置せざるを得ず、その結果、回路装置の大型化を招
いていた。
【０００８】また、半導体デバイス２からの放熱量をよ
り大きくする必要がある場合には、図４に示すごとく、
基板３に半導体デバイス搭載穴６を形成して半導体デバ
イス２を放熱板４に直接接触させる等の工夫が必要であ
り、工程数が増大すると共に製造コストも増大してい
た。さらに、外部回路と電気的に接続するためには基板
３から電極リード５を引き出して形成する必要があるの
で、高周波電力増幅回路装置Ａ全体が大型になり、実装
面積もかなり大きくなっていた。
り大きくする必要がある場合には、図４に示すごとく、
基板３に半導体デバイス搭載穴６を形成して半導体デバ
イス２を放熱板４に直接接触させる等の工夫が必要であ
り、工程数が増大すると共に製造コストも増大してい
た。さらに、外部回路と電気的に接続するためには基板
３から電極リード５を引き出して形成する必要があるの
で、高周波電力増幅回路装置Ａ全体が大型になり、実装
面積もかなり大きくなっていた。
【０００９】一方、上記図５に示す第２のタイプのもの
では、能動素子領域１１だけでなくバイアス回路７や高
周波整合回路８も化合物半導体基板上に搭載されること
から、非常に小型化が可能になる反面、化合物半導体の
使用面積が大きくなってコストの低減が困難である。例
えば、図４に示すごとく半導体チップ１のみを化合物半
導体で構成する場合に比べ、化合物半導体の使用量が５
〜１０倍以上となるために、回路装置Ｂのコストも増大
するという問題があった。
では、能動素子領域１１だけでなくバイアス回路７や高
周波整合回路８も化合物半導体基板上に搭載されること
から、非常に小型化が可能になる反面、化合物半導体の
使用面積が大きくなってコストの低減が困難である。例
えば、図４に示すごとく半導体チップ１のみを化合物半
導体で構成する場合に比べ、化合物半導体の使用量が５
〜１０倍以上となるために、回路装置Ｂのコストも増大
するという問題があった。
【００１０】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、放熱量を確保しながら小面積領域内
に能動素子や回路要素を収納する手段を講ずることによ
り、小型で、かつ低コストで実現できる電力増幅回路装
置を提供することにある。
あり、その目的は、放熱量を確保しながら小面積領域内
に能動素子や回路要素を収納する手段を講ずることによ
り、小型で、かつ低コストで実現できる電力増幅回路装
置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の高周波電力回路
装置は、高周波信号を増幅するための第１の能動素子と
複数の受動素子とを含む複数の回路要素を備えた高周波
電力増幅回路装置を前提とする。そして、熱伝導率が高
い誘電材料からなる複数の基板を積層して構成され、上
記複数の基板のうち最上の基板の上面上の領域である最
上層と、各基板間の領域である少なくとも１つの中間層
と、上記複数の基板のうち最下の基板の下面上の領域で
ある最下層と、上記各基板の側面上の領域である側方層
とに上記回路要素が分散して配置可能に構成された積層
体と、上記最上の基板の上面上に搭載され、上記第１の
能動素子を有する第１の半導体チップとを備え、上記第
１の能動素子以外の回路要素は上記積層体の各層内に分
散して配置されている構成となっている。
装置は、高周波信号を増幅するための第１の能動素子と
複数の受動素子とを含む複数の回路要素を備えた高周波
電力増幅回路装置を前提とする。そして、熱伝導率が高
い誘電材料からなる複数の基板を積層して構成され、上
記複数の基板のうち最上の基板の上面上の領域である最
上層と、各基板間の領域である少なくとも１つの中間層
と、上記複数の基板のうち最下の基板の下面上の領域で
ある最下層と、上記各基板の側面上の領域である側方層
とに上記回路要素が分散して配置可能に構成された積層
体と、上記最上の基板の上面上に搭載され、上記第１の
能動素子を有する第１の半導体チップとを備え、上記第
１の能動素子以外の回路要素は上記積層体の各層内に分
散して配置されている構成となっている。
【００１２】この構成により、積層体の各層に回路要素
を分散させることで集積度が向上するとともに、積層体
の各基板が熱伝導率の高い誘電材料で構成されているの
で、装置全体の熱抵抗が極めて小さくなる。したがっ
て、装置全体を小型化しても、信頼性の悪化を招くよう
な温度にまで上昇することがなく、良好な特性と信頼性
とを確保することができる。
を分散させることで集積度が向上するとともに、積層体
の各基板が熱伝導率の高い誘電材料で構成されているの
で、装置全体の熱抵抗が極めて小さくなる。したがっ
て、装置全体を小型化しても、信頼性の悪化を招くよう
な温度にまで上昇することがなく、良好な特性と信頼性
とを確保することができる。
【００１３】上記複数の基板のうち少なくとも１つの基
板が、窒化アルミニウムで構成されていることにより、
積層体の各基板が８．８という適度な比誘電率を有する
窒化アルミニウムで構成されているので、８００ＭＨｚ
以上の高周波に使用する回路要素を形成する際のパター
ン幅を小さくすることができる。反面、特性のばらつき
に悪影響を与える程パターン幅が小さくなることもな
く、適度なパターン幅となる。また、０．５Ｗ以上の出
力電力を必要とするものでは発熱量が大きくなるが、基
板が熱伝導率の極めて高い窒化アルミニウムで構成され
ているので、装置全体の熱抵抗が極めて小さくなる。し
たがって、装置全体を大幅に小型化することができる。
板が、窒化アルミニウムで構成されていることにより、
積層体の各基板が８．８という適度な比誘電率を有する
窒化アルミニウムで構成されているので、８００ＭＨｚ
以上の高周波に使用する回路要素を形成する際のパター
ン幅を小さくすることができる。反面、特性のばらつき
に悪影響を与える程パターン幅が小さくなることもな
く、適度なパターン幅となる。また、０．５Ｗ以上の出
力電力を必要とするものでは発熱量が大きくなるが、基
板が熱伝導率の極めて高い窒化アルミニウムで構成され
ているので、装置全体の熱抵抗が極めて小さくなる。し
たがって、装置全体を大幅に小型化することができる。
【００１４】上記複数の基板のうち少なくとも１つの基
板は、酸化アルミニウム，窒化シリコン及び低温焼成ガ
ラスセラミックのうちから選ばれるいずれか１つの材料
で構成されていることにより、電力の小さい高周波電力
増幅回路装置について、安価な基板を用いて積層体を構
成することができる。
板は、酸化アルミニウム，窒化シリコン及び低温焼成ガ
ラスセラミックのうちから選ばれるいずれか１つの材料
で構成されていることにより、電力の小さい高周波電力
増幅回路装置について、安価な基板を用いて積層体を構
成することができる。
【００１５】上記積層体の最上の基板上に搭載され、第
２の能動素子を有し上記第１の半導体チップとは種類の
異なる半導体で構成される第２の半導体チップをさらに
備えていることにより、第１，第２の能動素子をそれぞ
れ化合物半導体からなる第１の半導体チップとシリコン
からなる第２の半導体チップとに搭載したり、第１，第
２の能動素子をそれぞれＧａＡｓからなる第１の半導体
チップとＧａＰからなる第２の半導体チップとに搭載す
ることが可能になる。したがって、高周波電力増幅回路
装置の機能を拡大することができる。
２の能動素子を有し上記第１の半導体チップとは種類の
異なる半導体で構成される第２の半導体チップをさらに
備えていることにより、第１，第２の能動素子をそれぞ
れ化合物半導体からなる第１の半導体チップとシリコン
からなる第２の半導体チップとに搭載したり、第１，第
２の能動素子をそれぞれＧａＡｓからなる第１の半導体
チップとＧａＰからなる第２の半導体チップとに搭載す
ることが可能になる。したがって、高周波電力増幅回路
装置の機能を拡大することができる。
【００１６】上記第１の半導体チップを化合物半導体で
構成する一方、上記積層体の最上の基板上に搭載され第
３の能動素子を有しシリコンで構成される第３の半導体
チップをさらに備え、上記第３の上記半導体チップに上
記回路要素の１つである受動素子を配設することによ
り、受動素子が安価なシリコンからなる第３の半導体チ
ップ内に設けられているので、高価な化合物半導体から
なる第１の半導体チップの面積を低減することができ
る。
構成する一方、上記積層体の最上の基板上に搭載され第
３の能動素子を有しシリコンで構成される第３の半導体
チップをさらに備え、上記第３の上記半導体チップに上
記回路要素の１つである受動素子を配設することによ
り、受動素子が安価なシリコンからなる第３の半導体チ
ップ内に設けられているので、高価な化合物半導体から
なる第１の半導体チップの面積を低減することができ
る。
【００１７】上記第１の半導体チップを化合物半導体で
構成する一方、上記回路要素としてインダクタ又は分布
定数回路よりなるスタブを設け、上記第１の半導体チッ
プ上に第１の半導体チップ上における高周波信号の波長
の１／８以上の長さを持つインダクタ又は分布定数回路
よりなるスタブを配設しないことにより、半導体チップ
が高価なＧａＡｓ等の化合物半導体で構成されている
が、大面積を必要とするスタブが安価な窒化アルミニウ
ム基板上に形成され、高価な化合物半導体で構成される
第１の半導体チップ上には高周波信号の１／８以上の長
さのつまり大面積を占めるスタブは形成されていないの
で、第１の半導体チップの面積を低減することが可能と
なる。したがって、装置全体のコストを低減することが
できる。
構成する一方、上記回路要素としてインダクタ又は分布
定数回路よりなるスタブを設け、上記第１の半導体チッ
プ上に第１の半導体チップ上における高周波信号の波長
の１／８以上の長さを持つインダクタ又は分布定数回路
よりなるスタブを配設しないことにより、半導体チップ
が高価なＧａＡｓ等の化合物半導体で構成されている
が、大面積を必要とするスタブが安価な窒化アルミニウ
ム基板上に形成され、高価な化合物半導体で構成される
第１の半導体チップ上には高周波信号の１／８以上の長
さのつまり大面積を占めるスタブは形成されていないの
で、第１の半導体チップの面積を低減することが可能と
なる。したがって、装置全体のコストを低減することが
できる。
【００１８】上記回路要素として上記積層体の少なくと
も最上層内に形成された高周波インピーダンス整合回路
を設けることにより、大面積を占める高周波インピーダ
ンス整合回路が最上の基板上に形成されている場合は、
高周波信号の特性に悪影響を与えることなく、回路要素
を立体的に分散して配置することができる。しかし、特
性を少し落としてもよい場合には、高周波インピーダン
ス整合回路を中間層に配置することができる。したがっ
て、第１の半導体チップ及び高周波電力増幅回路装置の
面積を低減することができ、コストを低減することがで
きる。
も最上層内に形成された高周波インピーダンス整合回路
を設けることにより、大面積を占める高周波インピーダ
ンス整合回路が最上の基板上に形成されている場合は、
高周波信号の特性に悪影響を与えることなく、回路要素
を立体的に分散して配置することができる。しかし、特
性を少し落としてもよい場合には、高周波インピーダン
ス整合回路を中間層に配置することができる。したがっ
て、第１の半導体チップ及び高周波電力増幅回路装置の
面積を低減することができ、コストを低減することがで
きる。
【００１９】上記積層体の少なくとも上記側方層内に形
成され各回路要素と外部回路との間を接続するためのリ
ードレス電極をさらに備えていることにより、積層体内
の各回路要素とプリント基板等に配設される外部回路と
を接続するためのリードレス電極が積層体の各基板の側
面上に形成されているので、外部回路との接続ために別
途積層体にリードを設ける必要がない。したがって、リ
ードの占める分だけ容積を低減することができ、高周波
電力増幅回路装置をさらに小型化することができる。
成され各回路要素と外部回路との間を接続するためのリ
ードレス電極をさらに備えていることにより、積層体内
の各回路要素とプリント基板等に配設される外部回路と
を接続するためのリードレス電極が積層体の各基板の側
面上に形成されているので、外部回路との接続ために別
途積層体にリードを設ける必要がない。したがって、リ
ードの占める分だけ容積を低減することができ、高周波
電力増幅回路装置をさらに小型化することができる。
【００２０】上記回路要素として、上記最上層，中間層
及び最下層のうち少なくとも１つの層を隔てた２つの層
内にそれぞれ形成された２つの回路要素と、該２つの回
路要素が形成された上記２つの層の間の層内に形成され
たグランド層とをさらに設けることにより、グランド層
が形成された層の上下の層内に配設された回路要素間の
電気的干渉を回避することができる。
及び最下層のうち少なくとも１つの層を隔てた２つの層
内にそれぞれ形成された２つの回路要素と、該２つの回
路要素が形成された上記２つの層の間の層内に形成され
たグランド層とをさらに設けることにより、グランド層
が形成された層の上下の層内に配設された回路要素間の
電気的干渉を回避することができる。
【００２１】上記第１の半導体チップを、上記第１の能
動素子が配設された面を上記最上の基板に向けた状態で
フリップチップ方式により上記最上の基板上に搭載する
ことにより、半導体チップが最上層の基板上にフリップ
チップ実装されているので、ワイヤーボンド工程が不要
となるだけでなく、発熱体となるＦＥＴ等の能動素子が
基板と接する状態となるので、放熱機能が向上する。さ
らに、ボンディングワイヤーの有するインダクタンス成
分がなくなるので、高周波特性も向上する。
動素子が配設された面を上記最上の基板に向けた状態で
フリップチップ方式により上記最上の基板上に搭載する
ことにより、半導体チップが最上層の基板上にフリップ
チップ実装されているので、ワイヤーボンド工程が不要
となるだけでなく、発熱体となるＦＥＴ等の能動素子が
基板と接する状態となるので、放熱機能が向上する。さ
らに、ボンディングワイヤーの有するインダクタンス成
分がなくなるので、高周波特性も向上する。
【００２２】上記回路要素として、上記積層体の上記最
上層及び各中間層のうちの少なくともいずれか１つの層
内に形成された少なくとも２つの部材により構成される
フィルタ回路をさらに設けることにより、積層体の立体
的構造中にフィルタ回路を形成することで、回路の集積
密度を高めることができる。加えて、フィルタ回路を別
途外部に設ける必要がなくなるので、例えば従来機器側
の基板に設けていたローカルリーク用フィルタが不要と
なり、コストを低減することができる。
上層及び各中間層のうちの少なくともいずれか１つの層
内に形成された少なくとも２つの部材により構成される
フィルタ回路をさらに設けることにより、積層体の立体
的構造中にフィルタ回路を形成することで、回路の集積
密度を高めることができる。加えて、フィルタ回路を別
途外部に設ける必要がなくなるので、例えば従来機器側
の基板に設けていたローカルリーク用フィルタが不要と
なり、コストを低減することができる。
【００２３】上記積層体の上記最下層内に形成され半田
めっきされた裏面グランド電極をさらに備えていること
により、積層体の最下層の基板の裏面に設けられたグラ
ンド電極を介して機器側の基板にハンダ付けで接続され
るので、放熱機能が向上し、別途放熱板等を設ける必要
がなくなる。したがって、装置全体をさらに小型化し、
コストをさらに低減することができる。
めっきされた裏面グランド電極をさらに備えていること
により、積層体の最下層の基板の裏面に設けられたグラ
ンド電極を介して機器側の基板にハンダ付けで接続され
るので、放熱機能が向上し、別途放熱板等を設ける必要
がなくなる。したがって、装置全体をさらに小型化し、
コストをさらに低減することができる。
【００２４】上記回路要素として、上記積層体の最上層
もしくは中間層内に形成されたバイアス回路を設けるこ
とにより、回路面積の占有率の高いバイアス回路が立体
的構造の内部に組み込まれているので、集積度の向上に
よる小型化を図ることができる。なお、バイアス回路は
特性ばらつきの影響を受けにくいので、積層体の中間層
に形成しても、全体の回路特性の安定性を確保すること
ができる。
もしくは中間層内に形成されたバイアス回路を設けるこ
とにより、回路面積の占有率の高いバイアス回路が立体
的構造の内部に組み込まれているので、集積度の向上に
よる小型化を図ることができる。なお、バイアス回路は
特性ばらつきの影響を受けにくいので、積層体の中間層
に形成しても、全体の回路特性の安定性を確保すること
ができる。
【００２５】上記複数の基板のうち少なくともいずれか
２つの基板を誘電率が相異なる材料で構成することによ
り、誘電率が問題とならないグランド層等の回路要素が
配設される基板は安価なアルミナ，窒化シリコン，ガラ
スセラミック等で構成し、高い誘電率を要する回路要素
が配設される基板は高価な窒化アルミニウム等で構成す
ることが可能となる。したがって、高周波電力増幅回路
装置の機能とコストとを考慮しながら積層体を構成する
基板の材質を選択することができる。
２つの基板を誘電率が相異なる材料で構成することによ
り、誘電率が問題とならないグランド層等の回路要素が
配設される基板は安価なアルミナ，窒化シリコン，ガラ
スセラミック等で構成し、高い誘電率を要する回路要素
が配設される基板は高価な窒化アルミニウム等で構成す
ることが可能となる。したがって、高周波電力増幅回路
装置の機能とコストとを考慮しながら積層体を構成する
基板の材質を選択することができる。
【００２６】
【発明の実施の形態】（第１の実施形態）
まず、第１の実施形態について、図１（ａ），（ｂ）を
参照しながら説明する。図１（ａ）、（ｂ）は本実施形
態における高周波電力増幅回路装置の構造を示す斜視図
及び最下の基板の下面の平面図である。
参照しながら説明する。図１（ａ）、（ｂ）は本実施形
態における高周波電力増幅回路装置の構造を示す斜視図
及び最下の基板の下面の平面図である。
【００２７】図１（ａ）に示すように、高周波電力増幅
回路装置Ｃは、窒化アルミニウムで構成される３枚の第
１，第２，第３セラミック基板１３ａ，１３ｂ，１３ｃ
を積層してなる積層体１３を備えている。同図には、各
セラミック基板１３ａ−１３ｃが互いに離れているかの
ように示されているが、現実には各セラミック基板１３
ａ−１３ｃは互いに密着した状態となっている。そし
て、積層体１３は、最上の第１セラミック基板１３ａの
上面上の領域である最上層Ｒetopと、最下の第３セラミ
ック基板１３ｃの下面上の領域である最下層Ｒebotと、
第１，第２セラミック基板１３ａ，１３ｂ間の領域であ
る第１中間層Ｒemd1及び第２，第３セラミック基板１３
ｂ，１３ｃ間の領域である第２中間層Ｒemd2と、第１〜
第３セラミック基板１３ａ〜１３ｃの側面上の領域であ
る側方層Ｒesidとを有しており、各層Ｒetop，Ｒebot，
Ｒemd1，Ｒemd2，Ｒesidに部材が配置できるように構成
されている。
回路装置Ｃは、窒化アルミニウムで構成される３枚の第
１，第２，第３セラミック基板１３ａ，１３ｂ，１３ｃ
を積層してなる積層体１３を備えている。同図には、各
セラミック基板１３ａ−１３ｃが互いに離れているかの
ように示されているが、現実には各セラミック基板１３
ａ−１３ｃは互いに密着した状態となっている。そし
て、積層体１３は、最上の第１セラミック基板１３ａの
上面上の領域である最上層Ｒetopと、最下の第３セラミ
ック基板１３ｃの下面上の領域である最下層Ｒebotと、
第１，第２セラミック基板１３ａ，１３ｂ間の領域であ
る第１中間層Ｒemd1及び第２，第３セラミック基板１３
ｂ，１３ｃ間の領域である第２中間層Ｒemd2と、第１〜
第３セラミック基板１３ａ〜１３ｃの側面上の領域であ
る側方層Ｒesidとを有しており、各層Ｒetop，Ｒebot，
Ｒemd1，Ｒemd2，Ｒesidに部材が配置できるように構成
されている。
【００２８】ここで、積層体１３の最上層Ｒetopである
最上の基板１３ａの上面上には、化合物半導体からなる
裸のチップ状態の半導体素子チップ１がダイスボンドさ
れて搭載され、かつ２つの高周波整合回路８が形成され
ている。第１中間層Ｒemd1である第２基板１３ｂの上面
上にはグランド層１６が形成され、第２中間層Ｒemd2で
ある最下の第３基板１３ｃの上面上にはバイアス回路７
が形成されている。また、図１（ｂ）に示すように、最
下層Ｒebotである第３基板１３ｃの下面上には裏面グラ
ンド電極１５が形成されており、この裏面グランド電極
１５には半田めっきが施されている。さらに、側方層Ｒ
esidである各セラミック基板１３ａ〜１３ｃの側面上に
は、リードレス電極１４が金属ペーストの印刷によって
形成されている。なお、リードレス電極１４は第３セラ
ミック基板１３ｃの下面上に延びて裏面電極１４１が形
成されている。このリードレス電極１４は、各セラミッ
ク基板１３ａ〜１３ｃ上に形成された配線１７を介して
半導体チップ１内の素子等や各回路７，８及び電極１
５，１６に接続され、このリードレス電極１４によっ
て、装置内の各回路要素と外部回路とを接続するように
構成されている。
最上の基板１３ａの上面上には、化合物半導体からなる
裸のチップ状態の半導体素子チップ１がダイスボンドさ
れて搭載され、かつ２つの高周波整合回路８が形成され
ている。第１中間層Ｒemd1である第２基板１３ｂの上面
上にはグランド層１６が形成され、第２中間層Ｒemd2で
ある最下の第３基板１３ｃの上面上にはバイアス回路７
が形成されている。また、図１（ｂ）に示すように、最
下層Ｒebotである第３基板１３ｃの下面上には裏面グラ
ンド電極１５が形成されており、この裏面グランド電極
１５には半田めっきが施されている。さらに、側方層Ｒ
esidである各セラミック基板１３ａ〜１３ｃの側面上に
は、リードレス電極１４が金属ペーストの印刷によって
形成されている。なお、リードレス電極１４は第３セラ
ミック基板１３ｃの下面上に延びて裏面電極１４１が形
成されている。このリードレス電極１４は、各セラミッ
ク基板１３ａ〜１３ｃ上に形成された配線１７を介して
半導体チップ１内の素子等や各回路７，８及び電極１
５，１６に接続され、このリードレス電極１４によっ
て、装置内の各回路要素と外部回路とを接続するように
構成されている。
【００２９】また、図２（ａ）〜（ｃ）は、順に、第１
セラミック基板１３ａ上に形成された高周波性整合回路
８と、第２セラミック基板１３ｂ上に形成されたグラン
ド層１６と、第３セラミック基板１３ｃ上に形成された
バイアス回路７との概略構成を示す平面図である。図２
（ａ）に示すように、高周波整合回路８はインダクタと
キャパシタとにより構成され、図２（ｃ）に示すよう
に、バイアス回路７は主として長さが１／４波長のスト
リップ線路により構成されている。
セラミック基板１３ａ上に形成された高周波性整合回路
８と、第２セラミック基板１３ｂ上に形成されたグラン
ド層１６と、第３セラミック基板１３ｃ上に形成された
バイアス回路７との概略構成を示す平面図である。図２
（ａ）に示すように、高周波整合回路８はインダクタと
キャパシタとにより構成され、図２（ｃ）に示すよう
に、バイアス回路７は主として長さが１／４波長のスト
リップ線路により構成されている。
【００３０】ここで、本実施形態では、以上のような構
成によって、下記のような利点が得られる。 （１） 積層体１３を構成する材料である窒化アルミニウム（Ａ
ｌＮ）は、約１５０Ｗ ／ｍＫという高い熱伝導率を有
する。この熱伝導率の値は、従来放熱板として使 用さ
れていた金属の銅タングステン（ＣｕＷ）の熱伝導率に
ほぼ匹敵する。
成によって、下記のような利点が得られる。 （１） 積層体１３を構成する材料である窒化アルミニウム（Ａ
ｌＮ）は、約１５０Ｗ ／ｍＫという高い熱伝導率を有
する。この熱伝導率の値は、従来放熱板として使 用さ
れていた金属の銅タングステン（ＣｕＷ）の熱伝導率に
ほぼ匹敵する。
【００３１】また、広い面積のグランド電極１５は半田
めっきされており、機器側の基板（ 図示せず）に実装
した状態では広い面積で機器側の基板に半田付けされる
ように 構成されているため放熱機能が大きい。
めっきされており、機器側の基板（ 図示せず）に実装
した状態では広い面積で機器側の基板に半田付けされる
ように 構成されているため放熱機能が大きい。
【００３２】さらに、半導体素子チップ１は裸のチップ
状態で直接セラミック基板１３ａに ボンディングされ
ているので、半導体素子チップ１自身の封止工程を削減
でき、 良好な放熱性を確保している。
状態で直接セラミック基板１３ａに ボンディングされ
ているので、半導体素子チップ１自身の封止工程を削減
でき、 良好な放熱性を確保している。
【００３３】以上のように、高周波電力増幅回路装置Ｃ
全体の放熱機能が大幅に向上するの で、別途放熱板を
設ける必要がなく、小型化とコストの低減とを図ること
ができ る。 （２） 周波数が８００ＭＨｚ程度以上の高周波電力増幅回路装
置には、損失を低減し 高い利得を得るために、インダ
クターやキャパシターからなる高周波整合回路８ が不
可欠である。また、高い電力付加効率を得るためには、
高い使用周波数での インピーダンスと低い直流インピ
ーダンスを持ったＤＣ電流のバイアス回路７が 不可欠
であるが、これら高周波整合回路８やバイアス回路７等
の回路要素は、１ 枚の基板上に平面的に配置すると、
高周波電力増幅回路中の８０%程度以上の大 きな領域
を占める。それに対し、本実施形態に示すように、積層
体１３の各層の 中に各回路要素を分散して立体的に配
置することにより、これらの回路要素のた めに必要な
面積を確保しながら、高周波電力増幅回路装置Ｃ全体の
小型化を図る ことができる。
全体の放熱機能が大幅に向上するの で、別途放熱板を
設ける必要がなく、小型化とコストの低減とを図ること
ができ る。 （２） 周波数が８００ＭＨｚ程度以上の高周波電力増幅回路装
置には、損失を低減し 高い利得を得るために、インダ
クターやキャパシターからなる高周波整合回路８ が不
可欠である。また、高い電力付加効率を得るためには、
高い使用周波数での インピーダンスと低い直流インピ
ーダンスを持ったＤＣ電流のバイアス回路７が 不可欠
であるが、これら高周波整合回路８やバイアス回路７等
の回路要素は、１ 枚の基板上に平面的に配置すると、
高周波電力増幅回路中の８０%程度以上の大 きな領域
を占める。それに対し、本実施形態に示すように、積層
体１３の各層の 中に各回路要素を分散して立体的に配
置することにより、これらの回路要素のた めに必要な
面積を確保しながら、高周波電力増幅回路装置Ｃ全体の
小型化を図る ことができる。
【００３４】特に、バイアス回路７は、特性ばらつきの
影響を受けにくいので、中間層Ｒe md1又はＲemd2内に
配設しても全体の回路特性の安定性を害することはな
い。よ って、バイアス回路７を中間層Ｒemd1又はＲem
d2内に配設することにより、高周 波電力増幅回路装置
Ｃの特性を損ねることなく小型化を図ることができると
いう 著効が得られる。 （３） 一方、高周波整合回路８を中間層Ｒemd1又はＲemd2内に
配設した場合には、ス ルーホールや層厚や誘電率のば
らつきによる微妙な特性変化を生じる虞れがある 。そ
れに対し、本実施形態のごとく、高周波整合回路８を第
１基板１３ａの上面 上つまり最上層Ｒetop内に配設す
ることにより、以上のような微妙な特性変化を 回避す
ることができる。通常数１００ＭＨｚ以上の周波数領域
で使用される高周 波電力増幅回路の整合回路の特性ば
らつきは、回路全体の特性に非常に大きな悪 影響を及
ぼすが、積層体１３の最上層Ｒetop内に高周波整合回路
８を設けること により、非常に安定な特性を得ること
ができるという利点が得られる。 （４） また、高周波整合回路８が最上層Ｒetop内に形成される
場合は、高周波整合回 路８の回路定数を積極的にトリ
ミングなどの手法により調整することにより、様 々な
特性を有する高周波電力増幅回路を得ることが出来る。 （５） 上記従来の図５に示す第２のタイプの高周波電力増幅回
路装置であるＭＭＩＣ においては、化合物半導体基板
上に高周波回路要素が形成されているので、高価 な化
合物半導体基板の面積を低減することが困難であった。
それに対し、本実施 形態では、能動素子であるＦＥＴ
以外の回路要素を化合物半導体基板上ではなく 積層体
１３の各層に分散して配置している。高周波回路におい
ては長さが１／８ 波長以上になる配線線路も回路要素
としての特性を持つようになり、面積的にも 大きくな
るが、配線線路も積層体１３の各層に分散して配置する
ことができるの で、化合物半導体基板のチップサイズ
を従来のＭＭＩＣにたいして約１／１０の 大きさにす
ることができ、よって、大幅なコストの低減を図ること
ができる。 （６） 積層体１３の第１中間層Ｒemd1つまり第２基板１３ｂの
上面上にグランド層１ ６が設けられているので、この
グランド層１６によってその上下の各層に配設さ れた
各回路要素間の電気的干渉を避けることができる。具体
的には、積層体１３ の最上層Ｒetopに配置されている
高周波整合回路８やＦＥＴと、第２中間層Ｒe md2に配
置されているバイアス回路７との間の電気的干渉を回避
することができ る。 （７） 第３基板１３ｃの裏面には、上述のように半田めっきさ
れた裏面グランド電極 １５が形成されると共に、リー
ドレス電極１４の一部である裏面電極１４１を有 して
いる。このように、リードレス電極を各セラミック基板
１３ａ〜１３ｃの側 面上と第３基板１３ｃの下面上と
に亘って形成することにより、従来リード部分 が占め
ていた容積を削減することができ、積層体１３自体の立
体的な構成と相俟 って全体の容積を従来のハイブリッ
ド構成の電力増幅回路の約１／３にできる。 （８） また、第３基板１３ｃの下面上に形成された裏面電極１
４１を利用して、機器 側の基板（図示せず）とリフロ
ーによる半田付けを行なった場合においても良好 な半
田付け性が得られる。 （９） さらに、図１に示す構成に加えて金属製カバーを設ける
だけで、高周波電力増 幅回路装置が完成されるので、
簡素な構成によって実用に供することができる。
影響を受けにくいので、中間層Ｒe md1又はＲemd2内に
配設しても全体の回路特性の安定性を害することはな
い。よ って、バイアス回路７を中間層Ｒemd1又はＲem
d2内に配設することにより、高周 波電力増幅回路装置
Ｃの特性を損ねることなく小型化を図ることができると
いう 著効が得られる。 （３） 一方、高周波整合回路８を中間層Ｒemd1又はＲemd2内に
配設した場合には、ス ルーホールや層厚や誘電率のば
らつきによる微妙な特性変化を生じる虞れがある 。そ
れに対し、本実施形態のごとく、高周波整合回路８を第
１基板１３ａの上面 上つまり最上層Ｒetop内に配設す
ることにより、以上のような微妙な特性変化を 回避す
ることができる。通常数１００ＭＨｚ以上の周波数領域
で使用される高周 波電力増幅回路の整合回路の特性ば
らつきは、回路全体の特性に非常に大きな悪 影響を及
ぼすが、積層体１３の最上層Ｒetop内に高周波整合回路
８を設けること により、非常に安定な特性を得ること
ができるという利点が得られる。 （４） また、高周波整合回路８が最上層Ｒetop内に形成される
場合は、高周波整合回 路８の回路定数を積極的にトリ
ミングなどの手法により調整することにより、様 々な
特性を有する高周波電力増幅回路を得ることが出来る。 （５） 上記従来の図５に示す第２のタイプの高周波電力増幅回
路装置であるＭＭＩＣ においては、化合物半導体基板
上に高周波回路要素が形成されているので、高価 な化
合物半導体基板の面積を低減することが困難であった。
それに対し、本実施 形態では、能動素子であるＦＥＴ
以外の回路要素を化合物半導体基板上ではなく 積層体
１３の各層に分散して配置している。高周波回路におい
ては長さが１／８ 波長以上になる配線線路も回路要素
としての特性を持つようになり、面積的にも 大きくな
るが、配線線路も積層体１３の各層に分散して配置する
ことができるの で、化合物半導体基板のチップサイズ
を従来のＭＭＩＣにたいして約１／１０の 大きさにす
ることができ、よって、大幅なコストの低減を図ること
ができる。 （６） 積層体１３の第１中間層Ｒemd1つまり第２基板１３ｂの
上面上にグランド層１ ６が設けられているので、この
グランド層１６によってその上下の各層に配設さ れた
各回路要素間の電気的干渉を避けることができる。具体
的には、積層体１３ の最上層Ｒetopに配置されている
高周波整合回路８やＦＥＴと、第２中間層Ｒe md2に配
置されているバイアス回路７との間の電気的干渉を回避
することができ る。 （７） 第３基板１３ｃの裏面には、上述のように半田めっきさ
れた裏面グランド電極 １５が形成されると共に、リー
ドレス電極１４の一部である裏面電極１４１を有 して
いる。このように、リードレス電極を各セラミック基板
１３ａ〜１３ｃの側 面上と第３基板１３ｃの下面上と
に亘って形成することにより、従来リード部分 が占め
ていた容積を削減することができ、積層体１３自体の立
体的な構成と相俟 って全体の容積を従来のハイブリッ
ド構成の電力増幅回路の約１／３にできる。 （８） また、第３基板１３ｃの下面上に形成された裏面電極１
４１を利用して、機器 側の基板（図示せず）とリフロ
ーによる半田付けを行なった場合においても良好 な半
田付け性が得られる。 （９） さらに、図１に示す構成に加えて金属製カバーを設ける
だけで、高周波電力増 幅回路装置が完成されるので、
簡素な構成によって実用に供することができる。
【００３５】次に、本実施形態のごとくセラミック基板
１３ａ〜１３ｃを窒化アルミニウムで構成することによ
って、高周波電力増幅回路装置の良好な特性を維持しな
がら小型化を図ることができることについて、以下に説
明する。
１３ａ〜１３ｃを窒化アルミニウムで構成することによ
って、高周波電力増幅回路装置の良好な特性を維持しな
がら小型化を図ることができることについて、以下に説
明する。
【００３６】窒化アルミニウムを用いた基板は、その放
熱機能が優れていることから、特に発熱量の大きい０．
５Ｗ程度以上の高周波電力増幅回路に用いた場合に著効
を発揮することができる。例えば１ｍｍ角で厚みが約１
５０μｍのＧａＡｓチップを、１０ｍｍ角で厚みが１ｍ
ｍのセラミック基板に搭載し、これをさらに３ｃｍ角の
プリント基板に実装した場合を例にとる。ＧａＡｓチッ
プの熱抵抗は約１５℃／Ｗであり、プリント基板の熱抵
抗は約４０℃／Ｗである。セラミック基板の熱抵抗は、
アルミナ基板では約７０℃／Ｗであるが、窒化アルミニ
ウム基板では約９℃／Ｗとなる。従って、全体の熱抵抗
は、アルミナ基板では約１２５℃／Ｗであるが、窒化ア
ルミニウム基板では約６４℃／Ｗである。この熱抵抗を
有する状態で０．５Ｗ出力のパワーアンプとして使用す
ると、効率が約４０％のとき、０．７５Ｗの電力が発熱
の形で消費される。したがって、６０℃の環境下では、
アルミナ基板を使用した高周波電力増幅回路装置の場合
にはＦＥＴの接合部の温度が約１５４℃に達するのに対
し、窒化アルミニウム基板を使用した高周波電力増幅回
路装置の場合にはＦＥＴの接合部の温度を１１０℃に抑
制することができる。
熱機能が優れていることから、特に発熱量の大きい０．
５Ｗ程度以上の高周波電力増幅回路に用いた場合に著効
を発揮することができる。例えば１ｍｍ角で厚みが約１
５０μｍのＧａＡｓチップを、１０ｍｍ角で厚みが１ｍ
ｍのセラミック基板に搭載し、これをさらに３ｃｍ角の
プリント基板に実装した場合を例にとる。ＧａＡｓチッ
プの熱抵抗は約１５℃／Ｗであり、プリント基板の熱抵
抗は約４０℃／Ｗである。セラミック基板の熱抵抗は、
アルミナ基板では約７０℃／Ｗであるが、窒化アルミニ
ウム基板では約９℃／Ｗとなる。従って、全体の熱抵抗
は、アルミナ基板では約１２５℃／Ｗであるが、窒化ア
ルミニウム基板では約６４℃／Ｗである。この熱抵抗を
有する状態で０．５Ｗ出力のパワーアンプとして使用す
ると、効率が約４０％のとき、０．７５Ｗの電力が発熱
の形で消費される。したがって、６０℃の環境下では、
アルミナ基板を使用した高周波電力増幅回路装置の場合
にはＦＥＴの接合部の温度が約１５４℃に達するのに対
し、窒化アルミニウム基板を使用した高周波電力増幅回
路装置の場合にはＦＥＴの接合部の温度を１１０℃に抑
制することができる。
【００３７】このように、窒化アルミニウム基板１３ａ
〜１３ｃを積層してなる積層体１３を用いることによ
り、０．５Ｗ以上の出力電力を有する電力増幅回路にお
いて、ＦＥＴの接合温度を１５０℃以下に抑制すること
ができ、小型化とコストの低減とを図りつつ実用に耐え
うる信頼性を確保することができる。
〜１３ｃを積層してなる積層体１３を用いることによ
り、０．５Ｗ以上の出力電力を有する電力増幅回路にお
いて、ＦＥＴの接合温度を１５０℃以下に抑制すること
ができ、小型化とコストの低減とを図りつつ実用に耐え
うる信頼性を確保することができる。
【００３８】なお、小さな出力の電力増幅回路において
は、熱伝導率は低いがより安価なアルミナ基板や窒化シ
リコン、あるいは低温焼成ガラスセラミック基板等を用
いて、図１（ａ），（ｂ）に示すような構造とすること
により、小型化といっそうのコストの低減とを図りつ
つ、実用に耐えうる信頼性を確保することができる。
は、熱伝導率は低いがより安価なアルミナ基板や窒化シ
リコン、あるいは低温焼成ガラスセラミック基板等を用
いて、図１（ａ），（ｂ）に示すような構造とすること
により、小型化といっそうのコストの低減とを図りつ
つ、実用に耐えうる信頼性を確保することができる。
【００３９】あるいは、発熱量の大きい回路要素が搭載
されている第１セラミック基板１３ａを窒化アルミニウ
ムで構成する一方、発熱量の小さい回路要素しか搭載さ
れていない第２，第３セラミック基板１３ｂ，１３ｃを
酸化アルミニウム，窒化シリコン等で構成することによ
り、コストの低減と適正な放熱特性とを得ることができ
る。
されている第１セラミック基板１３ａを窒化アルミニウ
ムで構成する一方、発熱量の小さい回路要素しか搭載さ
れていない第２，第３セラミック基板１３ｂ，１３ｃを
酸化アルミニウム，窒化シリコン等で構成することによ
り、コストの低減と適正な放熱特性とを得ることができ
る。
【００４０】一方、本実施形態のような構成を採用する
ことにより、窒化アルミニウムの高い８．８という比誘
電率から８００ＭＨｚ程度以上の高周波領域でもちいる
高周波整合回路の伝送線路等の回路要素を小型に構成す
ることができるが、反面、これ以上の高い比誘電率では
所定の特性インピーダンスを得るために線幅が小さくな
りすぎて印刷等の技術で形成したパターンの線幅のばら
つきの影響が拡大され、特性ばらつきが数十％程度以上
に大きくなる虞れがある。従って、窒化アルミニウムと
いう材質は、高い熱電導率をもつと共に適度に高い比誘
電率を持つという点において、マイクロ波の回路用に適
切な材料であるということができる。
ことにより、窒化アルミニウムの高い８．８という比誘
電率から８００ＭＨｚ程度以上の高周波領域でもちいる
高周波整合回路の伝送線路等の回路要素を小型に構成す
ることができるが、反面、これ以上の高い比誘電率では
所定の特性インピーダンスを得るために線幅が小さくな
りすぎて印刷等の技術で形成したパターンの線幅のばら
つきの影響が拡大され、特性ばらつきが数十％程度以上
に大きくなる虞れがある。従って、窒化アルミニウムと
いう材質は、高い熱電導率をもつと共に適度に高い比誘
電率を持つという点において、マイクロ波の回路用に適
切な材料であるということができる。
【００４１】また、本実施形態では、高周波整合回路８
とバイアス回路７と半導体素子チップ１とから成る基本
的な高周波電力増幅回路装置の例を示したが、積層体の
複数の基板を利用してフィルタをも積層体内に形成すれ
ば、フィルタ内蔵型の高機能な高周波電力増幅回路装置
とすることが可能である。例えば、配線パターンのイン
ダクタンスと積層構造を利用すれば、平行平板コンデン
サフィルタによるＬＣフィルタは容易に実現できる。こ
れにより、別途、機器の基板に実装していたローカルリ
ーク低減用のフィルタを不要とすることができる。
とバイアス回路７と半導体素子チップ１とから成る基本
的な高周波電力増幅回路装置の例を示したが、積層体の
複数の基板を利用してフィルタをも積層体内に形成すれ
ば、フィルタ内蔵型の高機能な高周波電力増幅回路装置
とすることが可能である。例えば、配線パターンのイン
ダクタンスと積層構造を利用すれば、平行平板コンデン
サフィルタによるＬＣフィルタは容易に実現できる。こ
れにより、別途、機器の基板に実装していたローカルリ
ーク低減用のフィルタを不要とすることができる。
【００４２】尚、回路要素の中でも、受動素子は本実施
形態のごとく積層体１３の各層に直接配置してもよい
が、安価なシリコン等から成る半導体基板上に形成し
て、この半導体基板を例えば最上層Ｒetopに搭載するよ
うにしてもよい。その場合にも、化合物半導体からなる
半導体素子チップ１上には受動素子を極力排除すること
ができるので、これによって高価な化合物から成る半導
体素子チップ１のサイズを最小限にすることができ、低
コスト化が可能になるとともに、受動素子をシリコン基
板上に形成するため、受動素子を小型にすることができ
る。
形態のごとく積層体１３の各層に直接配置してもよい
が、安価なシリコン等から成る半導体基板上に形成し
て、この半導体基板を例えば最上層Ｒetopに搭載するよ
うにしてもよい。その場合にも、化合物半導体からなる
半導体素子チップ１上には受動素子を極力排除すること
ができるので、これによって高価な化合物から成る半導
体素子チップ１のサイズを最小限にすることができ、低
コスト化が可能になるとともに、受動素子をシリコン基
板上に形成するため、受動素子を小型にすることができ
る。
【００４３】また、積層体１３内に同種或いは異種の半
導体材料から成る２以上の半導体素子チップを同時に搭
載することによって、特性の異なる複数の能動素子を設
けることができ、多機能な高周波電力増幅回路装置を構
成することができる。例えば、化合物半導体基板とシリ
コン基板、あるいはＧａＡｓ基板とＧａＰ基板といった
組み合わせが可能である。
導体材料から成る２以上の半導体素子チップを同時に搭
載することによって、特性の異なる複数の能動素子を設
けることができ、多機能な高周波電力増幅回路装置を構
成することができる。例えば、化合物半導体基板とシリ
コン基板、あるいはＧａＡｓ基板とＧａＰ基板といった
組み合わせが可能である。
【００４４】なお、本実施形態においては、３枚のセラ
ミック基板１３ａ〜１３ｃを積層することにより積層体
１３を構成したが、必要に応じて４枚以上のセラミック
基板を積層することにより積層体を構成してもよいこと
はいうまでもない。
ミック基板１３ａ〜１３ｃを積層することにより積層体
１３を構成したが、必要に応じて４枚以上のセラミック
基板を積層することにより積層体を構成してもよいこと
はいうまでもない。
【００４５】また、本実施形態においては、積層体１３
を構成するセラミック基板１３ａ〜１３ｃの材料として
窒化アルミニウムを用いたが、すでに述べたように、酸
化アルミニウム，窒化シリコン，低温焼成ガラスセラミ
ック等の別の材料である程度高い熱伝導率と適度に大き
な比誘電率を有する誘電体基板材料を用いても、同様な
構成が実現でき、同様の作用効果を発揮することができ
ることは言うまでもない。
を構成するセラミック基板１３ａ〜１３ｃの材料として
窒化アルミニウムを用いたが、すでに述べたように、酸
化アルミニウム，窒化シリコン，低温焼成ガラスセラミ
ック等の別の材料である程度高い熱伝導率と適度に大き
な比誘電率を有する誘電体基板材料を用いても、同様な
構成が実現でき、同様の作用効果を発揮することができ
ることは言うまでもない。
【００４６】さらに、本実施形態においては、高周波整
合回路８の整合条件を正確に満足させる必要であったた
めに高周波整合回路８を積層体１３の最上層Ｒetop内に
設けたが、整合条件の許容範囲が広い場合には、高周波
整合回路８の一部もしくは全部を中間層Ｒemd1，Ｒemd2
に配置することにより、いっそうの小型化が可能とな
る。
合回路８の整合条件を正確に満足させる必要であったた
めに高周波整合回路８を積層体１３の最上層Ｒetop内に
設けたが、整合条件の許容範囲が広い場合には、高周波
整合回路８の一部もしくは全部を中間層Ｒemd1，Ｒemd2
に配置することにより、いっそうの小型化が可能とな
る。
【００４７】（第２の実施形態）
次に、第２の実施形態について、図３を参照しながら説
明する。
明する。
【００４８】図３は、第２の実施形態における高周波電
力増幅回路装置の断面図である。図３に示すように、本
実施形態における積層体１３は、上記第１の実施形態と
同様に３つのセラミック基板１３ａ〜１３ｃで構成され
ており、第１セラミック基板１３ａの上面上に高周波整
合回路８が形成され、第３セラミック基板１３ｃの上面
上つまり第２中間層Ｒemd2内にバイアス回路７が形成さ
れている点は上記第１の実施形態と同様である。
力増幅回路装置の断面図である。図３に示すように、本
実施形態における積層体１３は、上記第１の実施形態と
同様に３つのセラミック基板１３ａ〜１３ｃで構成され
ており、第１セラミック基板１３ａの上面上に高周波整
合回路８が形成され、第３セラミック基板１３ｃの上面
上つまり第２中間層Ｒemd2内にバイアス回路７が形成さ
れている点は上記第１の実施形態と同様である。
【００４９】ここで、本実施形態の特徴として、半導体
素子チップ１は、積層体１３の第１基板１３ａ上にフリ
ップチップ実装されている。即ち、ワイヤーボンドを用
いずに半導体素子チップ１上のパッドと積層体１３上に
パターニングされたパッドがバンプを介して直接接続さ
れた状態になっている。
素子チップ１は、積層体１３の第１基板１３ａ上にフリ
ップチップ実装されている。即ち、ワイヤーボンドを用
いずに半導体素子チップ１上のパッドと積層体１３上に
パターニングされたパッドがバンプを介して直接接続さ
れた状態になっている。
【００５０】本実施形態では、このようなフリップチッ
プ実装による構造によってワイヤーボンド工程を削減で
きると同時に、半導体素子チップ１の能動素子領域１１
が直接積層体１３に接触するためさらに良好な放熱特性
を発揮することができる。
プ実装による構造によってワイヤーボンド工程を削減で
きると同時に、半導体素子チップ１の能動素子領域１１
が直接積層体１３に接触するためさらに良好な放熱特性
を発揮することができる。
【００５１】さらに、ボンディングワイヤーが本来的に
有するインダクタンス成分を除去できるために、高周波
特性的にも利得を向上できるといった利点がある。
有するインダクタンス成分を除去できるために、高周波
特性的にも利得を向上できるといった利点がある。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
高周波信号を増幅するための能動素子と受動素子とを含
む回路要素を備えた高周波電力増幅回路装置として、熱
伝導率の高い複数の基板を積層して積層体を構成し、積
層体の最上の基板上に能動素子を有する半導体チップを
搭載する一方、能動素子以外の受動素子を積層体の各層
に分散して配置する構成としたので、装置全体の熱抵抗
の低減と回路要素の集積密度の向上とを実現することが
でき、よって、装置全体の占有面積の低減による大幅な
小型化と高価な部材の使用量の低減によるコストの低減
とを図ることができる。
高周波信号を増幅するための能動素子と受動素子とを含
む回路要素を備えた高周波電力増幅回路装置として、熱
伝導率の高い複数の基板を積層して積層体を構成し、積
層体の最上の基板上に能動素子を有する半導体チップを
搭載する一方、能動素子以外の受動素子を積層体の各層
に分散して配置する構成としたので、装置全体の熱抵抗
の低減と回路要素の集積密度の向上とを実現することが
でき、よって、装置全体の占有面積の低減による大幅な
小型化と高価な部材の使用量の低減によるコストの低減
とを図ることができる。
【図１】第１の実施形態に係る高周波電力増幅回路装置
の構成を示す斜視図及び第３層の裏面パターンを示す平
面図である。
の構成を示す斜視図及び第３層の裏面パターンを示す平
面図である。
【図２】第１の実施形態に係る積層体を構成する各基板
の上面上の構成を概略的に示す平面図である。
の上面上の構成を概略的に示す平面図である。
【図３】第２の実施形態に係る高周波電力増幅回路装置
の構成を示す断面図である。
の構成を示す断面図である。
【図４】従来の第１のタイプの高周波電力増幅回路装置
の構成を示す斜視図である。
の構成を示す斜視図である。
【図５】従来の第２のタイプの高周波電力増幅回路装置
であるＭＭＩＣの構成を示す斜視図である。
であるＭＭＩＣの構成を示す斜視図である。
１ 半導体素子チップ
２ 半導体デバイス
３ セラミック基板
４ 放熱板
５ 電極リード
６ 半導体デバイス搭載穴
７ バイアス回路
８ 高周波整合回路
９ ＭＭＩＣチップ
１０ パッケージ
１１ 能動素子領域
１２ リードフレーム
１３ 積層体
１４ リードレス電極
１５ 裏面グランド電極
１６ グランド層
１７ 配線
１４１ 裏面電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金澤 邦彦
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平２−177702（ＪＰ，Ａ)
特開 平７−106811（ＪＰ，Ａ)
特開 平６−204912（ＪＰ，Ａ)
特開 平３−278701（ＪＰ，Ａ)
特開 平５−14015（ＪＰ，Ａ)
特開 平５−36857（ＪＰ，Ａ)
特開 平３−250908（ＪＰ，Ａ)
実開 平６−50361（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/60
H01L 23/04
H01L 23/12 301
H01P 5/08
Claims (14)
- 【請求項１】 高周波信号を増幅するための第１の能動
素子と複数の受動素子とを含む複数の回路要素を備えた
高周波電力増幅回路装置であって、 熱伝導率が高い誘電材料からなる複数の基板を積層して
構成され、上記複数の基板のうち最上の基板の上面上の
領域である最上層と、各基板間の領域である少なくとも
１つの中間層と、上記複数の基板のうち最下の基板の下
面上の領域である最下層と、上記各基板の側面上の領域
である側方層とに上記回路要素が分散して配置可能に構
成された積層体と、 上記最上の基板の上面上に搭載され、上記第１の能動素
子を有する第１の半導体チップとを備え、 上記第１の能動素子以外の回路要素は、上記積層体の各
層に分散して配置されていることを特徴とする高周波電
力増幅回路装置。 - 【請求項２】 請求項１記載の高周波電力増幅回路装置
において、 上記複数の基板のうち少なくとも１つの基板は、窒化ア
ルミニウムで構成されていることを特徴とする高周波電
力増幅回路装置。 - 【請求項３】 請求項１記載の高周波電力増幅回路装置
において、 上記複数の基板のうち少なくとも１つの基板は、酸化ア
ルミニウム，窒化シリコン及び低温焼成ガラスセラミッ
クのうちから選ばれるいずれか１つの材料で構成されて
いることを特徴とする高周波電力増幅回路装置。 - 【請求項４】 請求項１記載の高周波電力増幅回路装置
において、 上記積層体の最上の基板上に搭載され、第２の能動素子
を有し上記第１の半導体チップとは種類の異なる半導体
で構成される第２の半導体チップをさらに備えているこ
とを特徴とする高周波電力増幅回路装置。 - 【請求項５】 請求項１記載の高周波電力増幅回路装置
において、 上記第１の半導体チップは、化合物半導体で構成されて
おり、 上記積層体の最上の基板上に搭載され、第３の能動素子
を有しシリコンで構成される第３の半導体チップをさら
に備え、該第３の半導体チップには、上記回路要素の１
つである受動素子が配設されていることを特徴とする高
周波電力増幅回路装置。 - 【請求項６】 請求項１記載の高周波電力増幅回路装置
において、 上記第１の半導体チップは、化合物半導体で構成されて
おり、 上記回路要素には、インダクタ又は分布定数回路よりな
るスタブが含まれており、 上記第１の半導体チップ上には、第１の半導体チップ上
における高周波信号の波長の１／８以上の長さを持つイ
ンダクタ又は分布定数回路よりなるスタブが配設されて
いないことを特徴とする高周波電力増幅回路装置。 - 【請求項７】 請求項１記載の高周波電力増幅回路装置
において、 上記回路要素には、上記積層体の少なくとも最上層内に
形成された高周波インピーダンス整合回路が含まれてい
ることを特徴とする高周波電力増幅回路装置。 - 【請求項８】 請求項１記載の高周波電力増幅回路装置
において、 上記積層体の少なくとも上記側方層内に形成され各回路
要素と外部回路との間を接続するためのリードレス電極
をさらに備えていることを特徴とする高周波電力増幅回
路装置。 - 【請求項９】 請求項１記載の高周波電力増幅回路装置
において、 上記回路要素には、上記最上層，中間層及び最下層のう
ち少なくとも１つの層を隔てた２つの層内にそれぞれ形
成された２つの回路要素と、該２つの回路要素が形成さ
れた上記２つの層の間の層内に形成されたグランド層と
が含まれていることを特徴とする高周波電力増幅回路装
置。 - 【請求項１０】 請求項１記載の高周波電力増幅回路装
置において、 上記第１の半導体チップは、上記第１の能動素子が配設
された面を上記最上の基板に向けた状態でフリップチッ
プ方式により上記最上の基板上に搭載されていることを
特徴とする高周波電力増幅回路装置。 - 【請求項１１】 請求項１記載の高周波電力増幅回路装
置において、 上記回路要素には、上記積層体の上記最上層及び各中間
層のうちの少なくともいずれか１つの層内に形成された
少なくとも２つの部材により構成されるフィルタ回路が
含まれていることを特徴とする高周波電力増幅回路装
置。 - 【請求項１２】 請求項１〜１１のうちいずれか１つに
記載の高周波電力増幅回路装置において、 上記積層体の上記最下層内に形成され半田めっきされた
裏面グランド電極をさらに備えていることを特徴とする
高周波電力増幅回路装置。 - 【請求項１３】 請求項１〜１１のうちいずれか１つに
記載の高周波電力増幅回路装置において、 上記回路要素には、上記積層体の最上層もしくは中間層
内に形成されたバイアス回路が含まれていることを特徴
とする高周波電力増幅回路装置。 - 【請求項１４】 請求項１記載の高周波電力増幅回路装
置において、 上記複数の基板のうち少なくともいずれか２つの基板
は、誘電率が相異なる材料でそれぞれ構成されているこ
とを特徴とする高周波電力増幅回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160096A JP3515854B2 (ja) | 1995-04-05 | 1996-04-03 | 高周波電力増幅回路装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-80154 | 1995-04-05 | ||
| JP8015495 | 1995-04-05 | ||
| JP8160096A JP3515854B2 (ja) | 1995-04-05 | 1996-04-03 | 高周波電力増幅回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335836A JPH08335836A (ja) | 1996-12-17 |
| JP3515854B2 true JP3515854B2 (ja) | 2004-04-05 |
Family
ID=26421200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160096A Expired - Lifetime JP3515854B2 (ja) | 1995-04-05 | 1996-04-03 | 高周波電力増幅回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515854B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3668610B2 (ja) * | 1998-04-10 | 2005-07-06 | 太陽誘電株式会社 | 高周波電力増幅回路 |
| JP2000340749A (ja) * | 1999-05-27 | 2000-12-08 | Tdk Corp | 高周波ｉｃ部品及びその製造方法 |
| JP3941416B2 (ja) | 2001-04-26 | 2007-07-04 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| JP2009201136A (ja) * | 2001-12-13 | 2009-09-03 | Renesas Technology Corp | 高周波電力増幅器モジュール |
| JP2004289428A (ja) * | 2003-03-20 | 2004-10-14 | Ube Ind Ltd | マルチバンド用電力増幅器モジュール |
| KR101491136B1 (ko) * | 2007-07-20 | 2015-02-09 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치와 그 제조방법 |
| JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
| JP6413887B2 (ja) * | 2015-03-30 | 2018-10-31 | 三菱電機株式会社 | 高周波整合回路基板及びマイクロ波半導体装置 |
| JP7371340B2 (ja) | 2019-03-20 | 2023-10-31 | 富士通株式会社 | 電力増幅装置及び電磁波放射装置 |
| WO2022113546A1 (ja) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
| CN116490976A (zh) * | 2020-11-25 | 2023-07-25 | 株式会社村田制作所 | 高频模块 |
-
1996
- 1996-04-03 JP JP8160096A patent/JP3515854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335836A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197187B1 (ko) | 고주파전력 증폭회로장치 | |
| US7149496B2 (en) | High-frequency module and radio communication apparatus | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| US6998708B2 (en) | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set | |
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| US6633005B2 (en) | Multilayer RF amplifier module | |
| US6949835B2 (en) | Semiconductor device | |
| US20040080917A1 (en) | Integrated microwave package and the process for making the same | |
| JP2004214258A (ja) | 半導体モジュール | |
| JPH09283700A (ja) | 高周波用電力増幅器 | |
| JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
| JPH10242377A (ja) | 高周波電力増幅器モジュール | |
| JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
| WO2011104774A1 (ja) | 半導体装置 | |
| JP3744828B2 (ja) | 半導体装置 | |
| WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
| JP3537350B2 (ja) | マイクロ波回路パッケージおよびその製造方法 | |
| WO2023053228A1 (en) | Semiconductor device | |
| JP4530322B2 (ja) | 高周波パワーアンプモジュール | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| WO2022071006A1 (ja) | 高周波モジュールおよび通信装置 | |
| WO2022071008A1 (ja) | 高周波モジュールおよび通信装置 | |
| US20230197698A1 (en) | Multi-typed integrated passive device (ipd) components and devices and processes implementing the same | |
| WO2022071005A1 (ja) | 高周波モジュールおよび通信装置 | |
| JP2003229521A (ja) | 半導体モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |