KR100828244B1 - 고주파 모듈 장치 및 그 제조 방법 - Google Patents

고주파 모듈 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100828244B1
KR100828244B1 KR1020010056890A KR20010056890A KR100828244B1 KR 100828244 B1 KR100828244 B1 KR 100828244B1 KR 1020010056890 A KR1020010056890 A KR 1020010056890A KR 20010056890 A KR20010056890 A KR 20010056890A KR 100828244 B1 KR100828244 B1 KR 100828244B1
Authority
KR
South Korea
Prior art keywords
high frequency
layer
forming
base substrate
substrate
Prior art date
Application number
KR1020010056890A
Other languages
English (en)
Other versions
KR20020021366A (ko
Inventor
오꾸보라아끼히꼬
오가와쯔요시
나까야마히로까즈
오야요이찌
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020021366A publication Critical patent/KR20020021366A/ko
Application granted granted Critical
Publication of KR100828244B1 publication Critical patent/KR100828244B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

박형화되고, 고정밀도 및 고기능성을 가지며, 패키지의 크기와 가격을 감소시킬 수 있는 고주파 모듈 장치가 제공된다. 이 고주파 모듈 장치는 베이스 기판(2)과 고주파 소자층부(4)를 포함한다. 베이스 기판(2)의 형성은, 내열성이나 고주파 특성을 나타내는 유기 재료에 의해 형성된 코어 기판(5)의 제1 주면(5a) 상에 패터닝된 배선층(9)을 형성함으로써 이루어진다. 베이스 기판(2)의 최상층이 평탄화됨으로써, 고주파 소자층 형성면(3)이 형성된다. 박막 형성 기술 또는 후박 형성 기술에 의해 고주파 소자층 형성면(3) 상에 고주파 소자층부(4)가 형성되고, 고주파 소자층부(4)는 저항(27) 및 캐패시터(26)로 이루어진 층내 수동 소자를 포함한다. 이 수동 소자는 베이스 기판 측으로부터 전력이나 신호를 공급받는다.
고주파 모듈 장치, 베이스 기판, 고주파 소자층, 코어 기판, 고주파 소자층 형성면, 고주파 소자층부, 수동 소자

Description

고주파 모듈 장치 및 그 제조 방법{HIGH FREQUENCY MODULE DEVICE AND METHOD FOR ITS PREPARATION}
도 1은 수퍼헤테로다인 방식에 의한 고주파 송수신 회로의 구조도.
도 2는 직접 변환 방식에 의한 고주파 송수신 회로의 구조도.
도 3a 및 도 3b는 종래의 고주파 송수신 모듈에 제공된 인덕터를 도시하는 도면으로서, 도 3a는 그 주요부를 나타내는 사시도이며, 도 3b는 그 주요부를 나타내는 종단면도.
도 4는 실리콘 기판을 이용한 종래의 고주파 송수신 모듈을 나타내는 종단면도.
도 5는 유리 기판을 이용한 종래의 고주파 송수신 모듈을 나타내는 종단면도.
도 6은 종래의 고주파 송수신 모듈을 인터포저 기판 상에 탑재하여 얻은 패키지를 나타내는 종단면도.
도 7은 본 발명에 따른 고주파 송수신 모듈을 나타내는 종단면도.
도 8은 도 7에 도시된 고주파 송수신 모듈의 제조 공정을 도시하는 도면.
도 9는 도 7에 도시된 고주파 송수신 모듈에 사용된 코어 기판을 도시하는 종단면도.
도 10은 코어 기판의 패턴 공정을 도시하는 도면.
도 11은 제1 수지 코팅 배선 및 제2 수지 코팅 배선을 접합하는 공정을 도시하는 도면.
도 12는 비아 홀을 형성하는 공정을 도시하는 도면.
도 13은 제1 패턴 배선층 및 제2 패턴 배선층을 형성하는 공정을 도시하는 도면.
도 14는 제3 수지 코팅 구리 배선 및 제4 수지 코팅 구리 배선을 접합하는 공정을 도시하는 도면.
도 15는 제3 수지 코팅 구리 배선 및 제4 수지 코팅 구리 배선이 함께 접합되는 공정을 도시하는 도면.
도 16은 제3 수지 코팅 구리 배선 및 제4 수지 코팅 구리 배선을 연마하는 공정을 도시하는 도면.
도 17은 제1 수지층을 형성하는 공정을 도시하는 도면.
도 18은 배선층을 형성하는 공정을 도시하는 도면.
도 19는 수동 소자를 형성하는 공정을 도시하는 도면.
도 20은 제2 수지층을 형성하는 공정을 도시하는 도면.
도 21은 배선층을 형성하는 공정을 도시하는 도면.
도 22는 레지스트층을 형성하는 공정을 도시하는 도면.
도 23은 고주파 모듈 장치의 종단면도.
도 24a 내지 도 24f는 베이스 기판을 형성하는 다른 공정을 도시하는 도면.
도 25a 내지 도 25d는 딥 코팅법에 의해 베이스 기판을 제조하는 공정을 도시하는 도면.
도 26은 방열 구조를 갖는 고주파 모듈 장치의 종단면도.
도 27은 다른 방열 구조를 갖는 고주파 모듈 장치의 종단면도.
도 28은 또 다른 방열 구조를 갖는 고주파 모듈 장치의 종단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 고주파 모듈 장치
2 : 베이스 기판
3 : 고주파 소자층 형성면
4 : 고주파 소자층부
5 : 코어 기판
6 : 제1 패턴 배선층
7 : 제2 패턴 배선층
8 : 제1 수지 코팅 동박
9 : 제2 수지 코팅 동박
10 : 제3 수지 코팅 동박
11 : 제4 수지 코팅 동박
12 : 제1 층 패턴 배선층
13 : 제2 층 패턴 배선층
15, 16, 34 : 비아 홀
17 : 제3 층 패턴 배선층
18 : 제4 층 패턴 배선층
19 : 베이스 기판 중간체
24 : 입출력 단자
25 : 인덕터
26 : 캐패시터
27 : 저항
28 : 소자 형성층
30 : 제1 절연층
31 : 제2 절연층
33 : 레지스트층
36, 37 : 질화 탄탈륨층
38 : 탄탈륨 옥사이드(TaO2)층
39 : 상부 전극
41 : 고주파 송수신 모듈 기판 중간체
43 : 전극 단자
70 : 열 전도성 수지재
71 : 냉각용 비아 홀
90 : 고주파 IC
91 : 칩 부품
92 : 실드 커버
93 : 마더보드
본 발명은 고주파 모듈 장치 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 퍼스널 컴퓨터, 휴대용 전화기, 또는 오디오 기기와 같은 각종 전자 기기에 탑재되어, 예를 들어 정보 통신 기능 또는 정보 저장 기능을 갖는 초소형 통신 기능 모듈을 구성하는 고주파 모듈 장치에 관한 것이다.
음악, 음성, 또는 화상과 같은 여러 종류의 정보는, 최근 데이터의 디지털화에 따라 퍼스널 컴퓨터 또는 이동 컴퓨터에 의해 용이하게 취급될 수 있게 되었다. 또한, 이러한 정보는 음성 코덱 또는 화상 코덱 기술에 의해 대역 압축될 수도 있으며, 디지털 통신 또는 디지털 방송에 의해 각종 통신 단말 기기에 대하여 용이하고 효율적으로 신호 분배될 수 있다. 예를 들면, 휴대용 전화기에 의해 외부에서 오디오 비디오 데이터 (AV 데이터)가 수신될 수 있다.
한편, 가정을 포함한 소규모의 영역에서 사용하기에 편리한 네트워크 시스템이 현재 제안되어 있어서, 데이터 등의 송수신 시스템의 여러 가지 활용이 가능하다. 이러한 네트워크 시스템으로서, IEEE 802.1a에 제안되어 있는 5㎓ 대역의 협대역 무선 통신 시스템, IEEE 802.1b에 제안되어 있는 2.45 대역의 무선 LAN 시스 템, 또는 블루투스(Bluetooth)라 칭해지는 근거리 무선 통신 시스템 등의 각종 차세대 무선 시스템이 주목받고 있다. 데이터 등의 송수신 시스템에서, 이러한 무선 네트워크 시스템이 효율적으로 이용되어, 가정이나 외부에서 손쉬운 방식으로 중계 장치를 통하지 않고서 각종 데이터를 주고 받거나, 인터넷에 접속하거나, 또는 데이터를 송수신하게 된다.
한편, 통신 단말 장치에서, 송수신 유닛에서 아날로그 고주파 신호를 변복조하는 것이 필요하다. 따라서, 통상적으로 도 1에 도시된 바와 같이 송수신 신호가 우선 중간 주파수 신호로 변환되는 수퍼헤테로다인(superheterodyne) 방식의 고주파 송수신 회로(100)가 이용된다.
고주파 송수신 회로(100)는, 정보 신호를 송수신하기 위한 안테나 또는 변환 스위치가 구비된 안테나부(101)와, 송수신 간을 전환하기 위한 송수신 전환부(102)를 포함한다. 또한, 고주파 송수신 회로(100)는, 예를 들어 주파수 변환 회로부(103) 또는 복조 회로부(104)로 이루어지는 수신 회로부(105)도 포함한다. 또한, 고주파 송수신 회로(100)는, 예를 들어 전력 증폭기(106), 구동 증폭기(107), 및 변조 회로부(108)로 이루어지는 송신 회로부(109)도 포함한다. 또한, 고주파 송수신 회로(100)는, 기준 주파수를, 수신 회로부(105) 또는 송신 회로부(109)에 공급하기 위한 기준 주파수 생성 회로도 포함한다.
고주파 송수신 회로(100)는, 각 단 사이에 각각 끼워진 각종 필터, 국부 발진기(VCO), SAW 필터 등의 대형 기능 부품이나, 정합 회로 또는 바이어스 회로 등의 고주파 아날로그 회로에 적합한 인덕터, 저항, 캐패시터 등의 수동 부품의 개수 가 매우 많은 구성으로 되어 있다. 고주파 송수신 회로(100)에서는, 각 회로 부품이 IC로 설계되지만, 각 단 사이에 끼워진 필터는 IC로 구축할 수는 없다. 또한, 정합 회로는 외부 회로로서 제공될 필요가 있다. 따라서, 고주파 송수신 회로(100)는 일반적으로 대형이어서, 통신 단말 기기의 소형 경량화에 큰 장애로 되어 있다.
반면에, 도 2에 도시된 바와 같이, 중간 주파수로 변환하지 않고 정보 신호를 송수신하도록 설계된, 직접 변환 방식의 고주파 송수신 회로(110)가 또한 통신 단말 기기에서 사용된다. 이 고주파 송수신 회로(110)에서는, 소스에서 생성된 정보 신호가 변조 회로부(114)에서 중간 주파수로 변환되는 일없이 직접 소정의 주파수 대역으로 변환되어, 증폭기(115)와 송수신 전환부(112)를 거쳐 안테나부(111)를 통해 송신된다.
정보 신호를 중간 주파수로 변환하지 않고 직접 검출되어 정보 신호가 송수신되는 이러한 고주파 송수신 회로(110)에서, 필터 등의 부품 수는 전반적인 구조를 간단하게 하기 위해 감소됨으로써 1 칩 구조에 보다 가까운 구조가 될 것이 예상될 수 있다. 그러나, 고주파 송수신 회로(110)에서는, 후단에 배치된 필터 또는 정합 회로의 대응이 요구된다. 또한, 고주파 송수신 회로(110)는, 고주파 단에서 한 번의 증폭을 행하여, 충분한 게인을 얻는 것이 곤란하게 되어 베이스밴드부에서도 증폭 조작을 행할 필요가 있게 된다. 따라서, 고주파 송수신 회로(110)는 DC 오프셋 소거 회로 또는 여분의 저역 통과 필터를 필요로 하게 되어, 전반적인 전력 소비가 증가하게 된다.
종래의 고주파 송수신 회로는, 수퍼헤테로다인 방식 또는 직접 변환 방식 중 어느 방식에 의해서도, 통신 단말 기기의 소형 경량화 요구 사항을 충분한 특성을 만족시킬 수 없었다. 이러한 이유로 인해, 예를 들면, Si-CMOS 회로 등을 베이스로 한 간단한 구성에 의해 소형화 모듈로서 고주파 송수신 회로를 설계하는 데에 각종 시도가 행해져 왔다. 즉, 이러한 시도 중 하나는, 특성이 양호한 능동 소자를 실리콘 기판 상에 형성하고 필터 회로나 공진기 등을 LSI 상에 제조하고, 또한 베이스밴드 부분의 로직 LSI도 집적화함으로써, 소위 1칩 고주파 송수신 모듈을 제조하는 방법이다.
그러나, 이러한 고주파 송수신 모듈에서는, 고성능의 인덕터를 어떻게 LSI 상에 형성하는 지가 중요하다. 고주파 송수신 회로(120)에서는, 도 3에 도시된 바와 같이 실리콘 기판(121) 및 SiO2 절연층(122)의 인덕터 형성부(123)에 대응하여 큰 리세스부(124)가 형성된다. 고주파 송수신 회로(120)에서, 리세스(124)에 대향하여 제1 배선층(125)이 형성되며, 리세스(124)를 폐쇄하는 제2 배선층(126)이 형성되어, 인덕터(127)를 형성하게 된다. 다른 유형의 고주파 송수신 모듈에서는, 배선 패턴을 세그먼트화하여 기판 표면으로부터 공중으로 플로팅하도록 성장시켜서 인덕터를 형성하도록 하고 있다. 그러나, 이러한 고주파 송수신 모듈에서, 인덕터를 형성하는 처리는 매우 귀찮은 작업이며, 제조 공정 수의 증가로 인해, 제조 비용이 증가하게 된다.
반면에, 1 칩 고주파 송수신 모듈에서는, 아날로그 회로의 고주파 회로 부분 과, 디지털 회로의 베이스밴드 회로 부분 사이에 개재된 실리콘 기판의 전기적 방해는 심각한 문제를 야기시킨다. 이러한 고주파 송수신 모듈에 대해, 도 4에 도시된 실리콘 기판 고주파 송수신 모듈(130), 또는 도 5에 도시된 유리 기판 고주파 송수신 모듈(140)이 제안되어 있다. 고주파 송수신 모듈(130)에서는, 실리콘 기판 상에 SiO2층(132)이 형성되며, 그 후 리소그래픽 공정에 의해 수동 소자 형성층(133)이 형성된다.
수동 소자 형성층(133)에는, 그 내부에 배선 패턴과 함께 인덕터, 저항, 또는 캐패시터와 같은 수동 소자가 박막 형성 기술 또는 후막 형성 기술에 의해 다층 구조로 형성되어 있다 (상세한 설명은 생략함). 고주파 송수신 모듈(130)은, 수동 소자 형성층(133) 상에, 예를 들어 비아 (중계 관통 구멍) 등을 통해 내부 배선 패턴과 접속된 단자부가 형성되며, 예를 들어 플립 칩 실장법 등에 의해 고주파 IC 또는 LSI 등의 회로 소자(134)가 수동 소자 형성층(133) 상에 직접 실장된다.
고주파 송수신 모듈(130)은, 예를 들면 마더보드 상에 실장됨으로써, 고주파 회로부와 기저 대역 회로부를 분리하여 양자 간의 전기적 간섭을 억제하는 것이 가능하게 된다. 그런데, 이러한 고주파 송수신 모듈(130)에 있어서는, 도전성을 갖는 Si 기판(131)이, 수동 소자 형성층(133) 내에 각 수동 소자를 형성할 때에 기능하지만, 각 수동 소자가 양호한 고주파 특성을 방해한다고 하는 문제가 있다.
고주파 송수신 모듈(140)에서는, 상술된 고주파 송수신 모듈(130)의 Si 기판(131)의 문제를 해결하기 위해서, 베이스 기판에 유리 기판(141)이 이용되고 있다. 고주파 송수신 모듈(140)에서도, 유리 기판(141) 상에 리소그래피 기술에 의해서 수동 소자 형성층(142)이 마찬가지로 형성된다. 수동 소자 형성층(142)에서는, 그 내부에 배선 패턴과 함께 인덕터, 저항, 또는 캐패시터 등의 수동 소자가 박막 형성 기술 또는 후막 형성 기술에 의해서 다층 구조로 형성되어 있다. 고주파 송수신 모듈(140)에서는, 수동 소자 형성층(142) 상에 비아 홀 (중계 관통 구멍)을 통해 내부 배선 패턴에 접속된 단자부가 형성되며, 수동 소자 형성층(133) 상에 플립 칩 실장법 등에 의해 고주파 IC 또는 LSI 등의 회로 소자(133)가 직접 실장된다.
고주파 송수신 모듈(140)에서는, 도전성을 갖지 않는 유리 기판(141)을 이용함으로써, 유리 기판(141)과 수동 소자 형성층(142)과의 용량적 결합도가 억제될 수 있어서, 수동 소자 형성층(142) 내에 양호한 고주파 특성을 나타내는 수동 소자를 형성할 수 있게 된다. 그러나, 고주파 송수신 모듈(140)을, 예를 들면 마더보드 등에 실장하기 위해서, 수동 소자 형성층(142)의 표면 상에 단자 패턴을 형성하고, 그 후 와이어 본딩 등에 의해서 마더보드(151)에 고주파 송수신 모듈(140)을 실장하여, 마더보드(151)에 접속시킨다. 따라서, 고주파 송수신 모듈(140)은 단자 패턴 형성 공정 및 와이어 본딩 공정이 필요하게 된다.
상술된 고주파 송수신 모듈에서는, 상술된 바와 같이 베이스 기판 상에 고정밀도의 수동 소자 형성층이 형성된다. 베이스 기판 상에 수동 소자 형성층을 박막 형성 기술에 의하여 형성할 때에, 베이스 기판은, 스퍼터링 시의 표면 온도의 상승에 대한 내열성과, 리소그래피 시의 초점 심도의 보유와, 마스킹 시의 컨택트 얼라인먼트 특성이 필요하게 된다. 따라서, 베이스 기판에는, 높은 평탄성과, 절연성, 내열성, 및 내약품성 등이 요구된다.
Si 기판(131) 및 유리 기판(141)은, 이러한 특성을 갖고 있어서, LSI와 별도의 공정에 의해 저비용으로 손실이 적은 수동 소자를 형성할 수 있게 된다. 또한, Si 기판(131) 및 유리 기판(141)은, 종래의 세라믹 모듈 기술로 이용되는 인쇄에 의한 패턴의 형성 방법 또는 프린트 배선 기판에 배선 패턴을 형성하는 습식 에칭에 비하여, 고정밀도의 수동 소자의 형성을 가능하게 하고, 면적의 1/100 정도까지 소자 크기를 축소하는 것을 가능하게 해 준다. 또한, 실리콘 기판(131) 및 유리 기판(141)은, 수동 소자의 사용 한계 주파수 대역을 20㎓까지 높이는 것도 가능하게 해 준다.
그러나, 이러한 고주파 송수신 모듈에서는, Si 기판(131) 및 유리 기판(141) 상에 형성된 배선층을 통해 고주파 신호의 패턴 형성과, 전원이나 접지의 공급 배선, 또는 제어 신호 배선이 행해진다. 고주파 송수신 모듈에서는, 각 배선 간에 전기적 간섭이 생기는 문제와, 배선층을 다층으로 형성함에 따른 비용 상승의 문제가 생긴다.
또한, 고주파 송수신 모듈(130 및 140)은, 도 6에 도시된 바와 같이 패키지화된다. 패키지(150)는, 인터포저(interposer) 기판(151)의 한쪽 주면 상에 고주파 송수신 모듈(130)을 탑재하고 전체 어셈블리를 절연 수지(156)로 캡슐화하여 이루어진다. 인터포저 기판(151)은, 정면 주면과 배면 주면에 패턴 배선층(152 및 153)이 각각 형성된다. 고주파 송수신 모듈(130)의 탑재 영역의 주위에 다수의 랜 드(154)가 형성된다.
패키지(150)는, 인터포저 기판(151) 상에 고주파 송수신 모듈(130)을 탑재한 상태에서, 이 고주파 송수신 모듈(130)과 랜드(154)를 와이어 본딩(155)에 의해서 전기적으로 접속하여 전력 공급이나 신호의 송수신을 행하도록 한다. 따라서, 고주파 송수신 모듈(130)에는, 고주파 IC(134)나 칩 부품(135) 등을 실장한 표면층에, 이들 실장 부품을 접속하는 배선 패턴(136), 및 와이어 본딩(155)과의 접속 단자(137)가 형성된다. 고주파 송수신 모듈(140)에 대해서도, 마찬가지 방식으로 패키지화된다.
고주파 송수신 모듈(130 및 140)은, 상술된 바와 같이 인터포저 기판(151)을 통해 패키지화되기 때문에, 패키지(150)의 두께나 면적이 증가하고 패키지의 비용을 상승시킨다고 하는 문제가 있다.
Si 기판 또는 유리 기판 고주파 송수신 모듈에서는, 고주파 IC나 LSI 등의 회로 소자를 덮는 실드 커버가 설치된다. 그러나, 이들 회로 소자에서 발생하는 열에 대한 방열 구조에 따라 대형화한다고 하는 문제가 있다. 또한, 비교적 고가의 Si 기판(121)이나 유리 기판(131)을 이용하는 것으로 인해, 비용이 상승한다고 하는 문제가 있다.
그러므로, 본 발명의 목적은, 저가격의 유기 수지로 형성된 베이스 기판 상에 고정밀도의 수동 소자 또는 고밀도의 배선층이 형성되는 고주파 모듈 장치를 제공하여, 두께 및 크기를 감소시키고 제조 비용을 절감하며 기능을 향상시키는 것이 다. 본 발명의 다른 목적은 고주파 모듈 장치의 제조 방법을 제공하는 것이다.
본 발명에 따른 고주파 모듈 장치는, 베이스 기판과, 이 베이스 기판 상에 적층 형성되는 고주파 소자층을 포함한다. 베이스 기판은, 내열성 및 고주파 특성을 나타내는 유기 재료로 형성된 코어 기판과, 그 제1 주면 상에 형성되는 패턴 배선층으로 이루어진다. 최상층이 평탄화 처리되어 고주파 소자층 형성면이 형성된다. 박막 형성법 또는 후막 형성법에 의해 베이스 기판의 고주파 소자층 형성면 상에 형성되는 고주파 소자층은, 베이스 기판부 측으로부터 유전 절연층을 통해 전력 또는 신호의 공급을 받는, 저항, 캐패시터, 또는 패턴 배선으로 이루어진 수동 소자가 층 내에 구성된다.
본 발명의 고주파 모듈 장치에 따르면, 절연성을 가지며 고정밀도의 평탄면을 갖는 베이스 기판의 고주파 소자층 형성면 상에, 박막 형성법 또는 후막 형성법에 의해 고주파 소자층이 직접 형성되어서, 고주파 소자층 내에 정밀도가 높으며 또한 고주파 특성이 양호한 수동 소자나 배선층이 형성된다. 베이스 기판이, 종래의 다층 기판 공정과 동일한 방식으로 저가의 재료인 코어 기판 상에 저비용으로 형성되기 때문에 고주파 소자층의 전반적인 비용이 감소된다. 고주파 모듈 장치는, 베이스 기판에 전원이나 접지의 배선이나 제어계의 배선이 구성되고 고주파 소자층에 고주파 신호 회로가 구성되어, 양자 간의 전기적 분리를 행할 수 있어서 전기적 간섭의 발생이 억제되어 특성이 향상된다. 고주파 모듈 장치는, 베이스 기판에 충분한 면적을 갖는 전원이나 접지의 배선을 형성할 수 있어서 조정성이 높은 전력 공급이 행해질 수 있다.
또한, 본 발명은, 베이스 기판 형성 단계와 고주파 소자층 형성 단계를 포함하는 고주파 모듈 장치의 제조 방법을 제공한다. 베이스 기판 형성 단계는, 내열성 및 고주파 특성을 나타내는 유기 재료로부터 코어 기판을 형성하는 제1 단계와, 코어 기판의 제1 주면 상에 다층 배선 패턴층을 형성하는 제2 단계와, 고주파 소자층 형성면을 형성하기 위해 최상부층을 평탄하게 하는 제3 단계를 포함한다. 고주파 소자층 형성 단계는, 박막 형성법 또는 후막 형성법에 의해 베이스 기판 측으로부터 전력 또는 신호가 공급되는, 저항, 캐패시터, 또는 배선 패턴을 포함하는 다층을 형성함으로써 내층 수동 소자를 형성하는 단계를 포함한다.
본 발명의 고주파 모듈 장치의 제조 방법에 따르면, 고정밀도의 절연 평탄층으로서 형성된 고주파 소자층 형성면 상에, 박막 형성법 또는 후막 형성법에 의해 고주파 소자층이 직접 형성되어, 고주파 소자층의 층 내에 고정밀도이며 양호한 고주파 특성을 나타내는 수동 소자를 구비한 박막형 고정밀도의 고주파 모듈 장치가 제공된다. 본 발명의 고주파 모듈 장치의 제조 방법에 따르면, 베이스 기판 상에 전원 또는 접지 배선, 또는 제어계용 배선이 제공되며, 고주파 소자층 상에 고주파 신호 회로가 제공되어서, 베이스 기판 및 고주파 소자층이 전기적으로 서로 분리되어 전기적 방해를 억제할 수 있으므로, 고주파 모듈 장치의 특성을 개선시키게 된다. 본 발명의 고주파 모듈 장치의 제조 방법에 따르면, 베이스 기판에 대한 충분한 면적을 갖는 전원과 접지 배선이 베이스 기판에 형성되어 조정성이 높은 전력 공급이 행해지는 고주파 모듈 장치가 제조될 수 있다.
본 발명에 따르면, 저가의 절연 유기 재료로 형성된 코어 기판의 주면이 고 정밀도로 평탄화되고 고주파 소자층 형성면이 형성되고, 그 위에 박막 형성법 또는 후막 형성법에 의해 형성된 고주파 소자층이 직접 형성되어, 간단한 공정에 의해 우수한 고주파 특성을 나타내는 고정밀도의 수동 소자를 제공할 수 있게 된다. 본 발명에 따르면, 종래의 다층 기판 공정과 유사한 공정에 의해 저가의 재료로 이루어진 코어 기판 상에 다층 배선층에 의해 베이스 기판이 형성되어, 전반적인 비용이 감소된 고주파 모듈 장치를 제조할 수 있다. 본 발명의 고주파 모듈 장치의 제조 방법에 따르면, 전원 또는 접지용 배선과, 제어계용 배선이 베이스 기판 상에 제공되며, 고주파 소자층 상에 고주파 신호 회로가 제공되어, 베이스 기판과 고주파 소자층이 전기적으로 서로 분리되어 전기적 간섭을 억제하여서 고주파 모듈 장치의 특성을 개선시키게 된다. 본 발명에 따르면, 베이스 기판에 대한 충분한 면적을 갖는 전원과 접지 배선이 베이스 기판에 형성되어 조정성이 높은 전력 공급이 행해지는 고주파 모듈 장치를 제조할 수 있다.
도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다. 도 7에 일 실시예로서 도시된 고주파 모듈 장치(1)에서, 최상층이 높은 평탄성을 갖는 고주파 소자층 형성면(3)으로서 형성되는 베이스 기판(2)이, 후술될 베이스 기판 제조 단계에 따라 제조된다. 이 베이스 기판(2)을 베이스로서 사용하여, 고주파 소자층부(4)가, 후술될 고주파 소자층 형성 단계에 의해 고주파 소자층 형성면(3) 상에 형성된다. 고주파 모듈 장치(1)에서, 베이스 기판(2)은, 상부층으로서 형성되는 고주파 소자층부(4)에 대한 전원 시스템의 배선부를 형성하고, 또한 제어계 또는 접지면에 대한 배선부를 형성한다. 도 7에 도시된 바와 같이, 고주파 모듈 장치(1)의 고주파 소자층부(4)의 상부층 상에, 고주파 IC(90) 또는 칩 부품(91)이 고주파 소자층부(4)의 상부면 상에 실장되며, 밀봉을 위해 실드 커버(92)가 도포된다. 고주파 모듈 장치(1)는 마더보드(93) 상에 소위 1 칩 부품으로서 실장된다.
베이스 기판(2)은, 양면 기판으로 이루어지는 코어 기판(5)과, 이 코어 기판(5)을 코어로 하여 주면(5a) 상에 형성되는 제1 패턴 배선층(6)과, 코어 기판(5)의 다른 주면 상에 형성되는 제2 패턴 배선층(7)을 포함한다. 베이스 기판(2)의 코어 기판(5) 상에는, 후술되는 바와 같이 제1 내지 제4 수지 코팅 동박(resine coated copper foil)(8 내지 11)이 접합된다. 제1 수지 코팅 동박(8)은 코어 기판(5)의 제1 주면(5a)에 접합되어, 코어 기판(5)을 따라 2층의 제1 패턴 배선층(6)을 형성한다. 제2 수지 코팅 동박(9)은 코어 기판(5)의 제2 주면(5b)에 접합되어, 코어 기판(5)을 따라 2층의 제2 패턴 배선층(7)을 형성한다.
이하, 도 8 내지 도 16의 제조 공정도를 참조하여 베이스 기판(2)의 구조 및 그 제조 공정에 대해 상세히 설명한다. 도 8을 참조하면, 베이스 기판(2)에 대한 제조 공정은, 코어 기판(5)의 정면 주면 및 배면 주면(5a 및 5b)에 제1 패턴 배선층(12) 및 제2 패턴 배선층(13), 및 복수의 비아 홀(14)을 형성하는 제1 패턴 배선층 형성 공정 s-1과, 코어 기판(5)의 정면 주면 및 배면 주면(5a 및 5b)에 제1 수지 코팅 동박(8) 및 제2 수지 코팅 동박(9)을 접합하는 제1 동박 접합 공정 s-2와, 이들 수지 코팅 동박(8 및 9)에 비아 홀(15 및 16)을 형성하는 비아 형성 공정 s-3을 포함한다. 베이스 기판(2)의 제조 공정에서, 상술된 공정이 행해지고 접합된 수지 코팅 동박(8 및 9) 상에 제3 패턴 배선층(17) 및 제4 패턴 배선층(18)을 형성하는 제2 패턴 배선층 형성 공정 s-4가 행해지고 나서 베이스 기판 중간체(19)가 제조된다.
베이스 기판(2)의 제조 공정은, 제3 패턴 배선층(17) 및 제4 패턴 배선층(18)을 코팅하기 위해 베이스 기판 중간체(19)에 제3 수지 코팅 동박(10) 및 제4 수지 코팅 동박(11)을 접합하는 제2 동박 접합 공정 a-5를 포함한다. 베이스 기판(2)의 제조 공정에서, 제3 수지 코팅 동박(10) 및 제4 수지 코팅 동박(11)을 연마하여 제1 주면(5a)의 최상층에 고주파 소자층 형성면(3)을 형성하는 연마 공정 s-6을 통해 베이스 기판(2)이 제조된다.
코어 기판(5)은, 유전율이 낮은 tanδ 즉, 고주파 특성이 우수한 기판 재료, 예를 들면 폴리페닐에틸렌(polyphenylethylene: PPE), 비스멀레이도 트리아진(bismaleidotriazine:BT-resin),폴리테트라플루오로에틸렌(polytetrafluoroethylene) (상표명: 테플론(Teflon)), 폴리이미드(polyimide), 액정 폴리머(liquid crystal polymer: LCP), 폴리노르보넨(polynorbornene: PNB), 세라믹(ceramic), 또는 세라믹과 유기 기재와의 혼합체 등으로 이루어진다. 코어 기판(5)은 기계적 강도, 내열성, 및 내약품성을 가지며, 상술된 기판보다 더욱 저가인 에폭시계 기판 FR-5 등도 이용된다. 고정밀도로 형성됨으로써 비교적 비싼 Si 기판이나 유리 기판에 비하여, 상술된 기판에 의해 형성된 코어 기판(5)은 저가이어서, 재료 비용을 감소시킬 수 있다.
도 9에 도시된 바와 같이, 코어 기판(5)의 제1 주면(5a) 및 제2 주면(5b)의 전 표면에 동박층(20a 및 20b)이 형성되어 있다. 코어 기판(5)에는 제1 패턴 배선층 형성 공정 s-1이 행해진다. 코어 기판(5)에는, 드릴이나 레이저에 의한 펀칭 공정이 행해져서 소정의 위치에 비아 홀(14)이 형성된다. 코어 기판(5)에는, 도금 등에 의해 내벽에 도통 처리가 실시된 비아 홀(14) 내에 도전성 페이스트를 매립한 후, 도금법에 의해 덮개가 형성된다. 코어 기판(5)은, 동박층(20a 및 20b)에 대하여 포토리소그래피 처리가 실시됨으로써, 도 10에 도시된 바와 같이 제1 주면(5a) 및 제2 주면(5b) 상에 제1 층 배선 패턴층(12) 및 제2 층 배선 패턴층(13)이 형성된다.
이상의 공정을 거친 코어 기판(5)에는, 제1 동박 접합 공정 s-2에 의해서, 도 11에 도시된 바와 같이, 제1 층 배선 패턴층(12) 및 제2 층 배선 패턴층(13)을 각각 피복하여 제1 수지 코팅 동박(8)과 제2 수지 코팅 동박(9)이 제1 주면(5a)과 제2 주면(5b)에 접합된다. 제1 수지 코팅 동박(8)과 제2 수지 코팅 동박(9)에는, 각각 동박층(8a 및 9a)의 한쪽 주면의 전체에 수지층(8b, 9b)이 보강된, 소위 수지 코팅 동박이 이용된다.
제1 수지 코팅 동박(8) 및 제2 수지 코팅 동박(9)은, 수지층(8b 및 9b) 측을 접합면으로 하여, 코어 기판(5)의 제1 주면(5a)과 제2 주면(5b)과 접합 수지 (pre-preg)에 의해서 접합된다. 수지층(8b 및 9b)이 열가소성 수지에 의해서 형성되는 경우에, 이들 제1 수지 코팅 동박(8) 및 제2 수지 코팅 동박(9)은, 접합 수지가 필요없이 코어 기판(5)에 접합된다. 제1 수지 코팅 동박(8)과 제2 수지 코팅 동박(9)이 코어 기판(5)에 접합된 상태에서, 제1 수지 코팅 동박(8)과 제2 수지 코 팅 동박(9)에 비아 형성 공정 s-3이 실시된다. 이에 따라, 비아 홀(14)에 대응하는 부위에 대하여 포토리소그래피 처리가 실시되어, 비아(15 및 16)가 형성된다. 비아 형성 공정 s-3은, 비아(15 및 16)의 형성 부위에 포토리소그래피 처리를 실시한 후, 습식 에칭을 행하여 제1 수지 코팅 동박(8), 제2 수지 코팅 동박(9), 및 개구(22a 및 22b)를 형성하고, 이들 개구(22a 및 22b)를 마스크로 하여 레이저 가공을 실시하여, 제1 층 배선 패턴층(12) 또는 제2 층 배선 패턴층(13)의 랜드가 지지대로서 기능하여 비아(15 및 16)를 형성한다.
제1 수지 코팅 동박(8)과 제2 수지 코팅 동박(9)에는, 비아 홀 도금 등에 의해 비아(15 및 16)의 내벽면에 도통 처리가 실시된다. 이들 비아 홀(15 및 16)은 도금법이나 도전성 페이스트의 매립에 의해 도전 재료(23a 및 23b)가 충전되게 된다. 제1 수지 코팅 동박(8) 및 제2 수지 코팅 동박(9)에는, 제2 배선 패턴층 형성 공정 s-4에 의해, 동박층(8a 및 9a)에 각각 소정의 패터닝이 실시되어, 도 13에 도시된 바와 같이 제3 층 배선 패턴층(17) 및 제4 층 배선 패턴층(18)이 형성된다. 제2 배선 패턴층 형성 공정 s-4는, 상술된 제1 배선 패턴층 형성 공정 s-1과 마찬가지로, 동박층(8a 및 9a)에 대하여 포토리소그래피 처리를 수행하여, 수지층(8b, 9b) 상에 제3 층 배선 패턴층(17)과 제4 층 배선 패턴층(18)을 형성함으로써, 베이스 기판 중간체(19)를 제작한다.
베이스 기판 형성 공정에서는, 베이스 기판 중간체(19) 상에, 후술될 고주파 소자층부(4)를 형성하기 위해, 베이스 기판 중간체(19)에 대하여 고정밀도의 평탄성을 갖는 고주파 소자층 형성면(3)을 형성하는 공정이 실시된다. 베이스 기판 중 간체(19)에는, 제2 동박 접합 공정 s-5에 의해, 도 14에 도시된 바와 같이 제3 층 배선 패턴층(17) 및 제4 층 배선 패턴층(18)을 각각 피복하여 제3 수지 코팅 동박(10)과 제4 수지 코팅 동박(11)이 정면 주면 및 배면 주면(5a 및 5b)에 각각 접합된다.
상술된 제1 수지 코팅 동박(8) 및 제2 수지 코팅 동박(9)과 마찬가지로, 제3 수지 코팅 동박(10) 및 제4 수지 코팅 동박(11)은, 동박층(10a 및 11a)의 한쪽 주면 전체를 각 수지층(10b 및 11b)으로 보강함으로써 형성된다. 제3 수지 코팅 동박(10) 및 제4 수지 코팅 동박(11)은, 도 15에 도시된 바와 같이 수지층(10b, 11b)을 접합면으로 하여 베이스 기판 중간체(19)의 정면 주면과 배면 주면에 프리프레그 (접합 수지)에 의해 접합된다. 수지층(10b 및 11b)이 열가소성 수지에 의해 형성되는 경우에, 제3 수지 코팅 동박 및 제4 수지 코팅 동박(10 및 11)은, 접합 수지가 필요없이 베이스 기판 중간체(19)에 접합된다.
베이스 기판 중간체(19)에 접합되어 있는 제3 수지 코팅 동박(10)과 제4 수지 코팅 동박(11)이 연마 공정 s-6에 의해서 연마된다. 이 연마 공정 s-6에 있어서, 제3 수지 코팅 동박 및 제4 수지 코팅 동박(10 및 11)의 전 표면은, 예컨대 알루미나와 실리카가 혼합되어 이루어진 연마액으로 연마되어, 베이스 기판 중간체(19)의 양면이 보다 평탄한 면으로 연마된다. 연마 공정 s-6에서는, 도 16에 도시된 바와 같이 제3 수지 코팅 동박(10) 측, 다시 말하면, 고주파 소자층 형성면(3)이 제3 패턴 배선층(17)이 노출될 때까지 연마된다. 또한, 연마 공정 s-6에서는, 제4 수지 코팅 동박(11)은, 제4 패턴 배선층(18)이 노출되지 않지 않으면 서, 수지층(11b)이 소정의 두께 △x를 갖도록 연마된다.
베이스 기판 형성 공정에서는, 상술된 각각의 공정 단계에 의해서, 코어 기판(5)의 상태로부터 베이스 기판 중간체(19) 상태를 통해서, 최적 정밀 평탄도를 갖는 고주파 소자층 형성면(3)이 형성된 베이스 기판(2)이 형성된다. 베이스 기판 형성 공정에서, 종래의 다층 기판의 제조 공정과 유사하게 베이스 기판 중간체(19)를 형성하는 공정은, 다층 기판의 제작을 위한 제조 공정에 바로 적용될 수 있고, 따라서 양산성도 높게 된다. 베이스 기판의 제조 공정은 상술된 공정에 한정되는 것이 아니라 다양한 다층 기판 제조 공정이 사용될 수 있다는 점을 특히 언급한다.
베이스 기판(2) 상에는, 상술된 바와 같이, 코어 기판(5)의 제2 주면(5b)에 접합되어 있는 제2 수지 코팅 동박(9)에 의해 제2 패턴 배선층(13)이 형성된다. 베이스 기판(2)에 있어서, 제4 수지 코팅 동박(11)의 수지층(11b)의 연마량을 제한함으로써 이 제2 패턴 배선층(13)은 노출되지 않는다. 이러한 구성에 의해, 베이스 기판(2)의 제2 패턴 배선층(13)은, 후술될 고주파 소자층 형성 공정에서, 잔존하는 수지층(유전체층; 11b)에 의한 화학적, 기계적, 또는 열적 부하로부터 보호된다. 고주파 소자층부(4)를 형성한 후에는, 수지층(11b)이 커팅 처리에 의해 제거되어, 제2 패턴 배선층(13)이 노출되고, 입출력 단자(24)가 형성된다.
상술된 바와 같이 제작된 베이스 기판(2) 상에는, 후술될 고주파 소자층 형성 공정에 의해, 고주파 소자층 형성면(3) 상에 고주파 소자층부(4)가 적층된다. 고주파 소자층부(4)는, 평탄화된 베이스 기판(2)의 고주파 소자층 형성면(3)을 포함하며, 이 평탄화된 베이스 기판(2) 상에는 소자 형성층부(28) 및 배선층부(29)가 형성된다. 소자 형성층부(28)는 그 내부에, 박막 형성 기술 또는 후막 형성 기술을 사용하여 제작된 인덕터(25), 캐패시터(26), 또는 저항(27)과 같은 수동 소자를 내장한다. 고주파 IC(90) 또는 칩 부품(91)이 실장된 배선층부(29) 상의 고주파 소자층부(4)는 실드 커버(92)로 그 전체가 피복된다.
한편, 베이스 기판 형성 공정에서, 제2 수지 코팅 동박(9)을 통해서 베이스 기판(5)에 접합되어 있는 제4 수지 코팅 동박(11)은 동박층(11a)을 연마한다. 이 베이스 기판 형성 공정에서는, 함께 접합되어 있는 개개의 구성 부재들이 프레스기에 의해 프레스되어 일체화된다. 베이스 기판 형성 공정에서, 금속제 프레스면은 제4 수지 코팅 동박(11)에 대하여 높은 친화성을 가지므로, 고정밀 프레스 작동을 보장한다. 따라서, 제4 수지 코팅 동박(11)에 있어서, 이 동박이 배선층을 형성하지 않으므로, 이 동박 외에 다른 수지 코팅 금속박이 사용될 수 있다.
도 8 및 도 17 내지 도 23의 제조 공정도를 참조하여 고주파 소자층부(4)의 구조 및 제조 공정을 상세히 설명한다. 고주파 소자층부(4)의 제조 공정은, 상술된 바와 같이 제작된 베이스 기판(2)의 평탄화된 고주파 소자층 형성면(3) 상에 제1 절연층을 형성하는 제1 절연층 형성 공정 s-7, 제1 절연층(30) 상에 소자 형성층부(28)를 형성하기 위한 하지(下地: underlayer) 처리를 시행하는 하지 처리 공정 s-8, 및 소자 형성층부(28)에 각가의 수동 소자를 형성하는 수동 소자 형성 공정 s-9를 포함한다. 고주파 소자층부(4)의 제조 공정은, 소자 형성층부(28)를 피복하고 배선층부(29)를 형성하기 위한 제2 절연층(31)을 형성하는 제2 절연층 형성 공정 s-10, 배선층부(29) 상에 소정의 패턴(32) 및 수동 소자들을 형성하는 배선층 형성 공정 s-11, 및 정면 주면과 배면 주면을 피복하는 레지스트층(33a 및 33b)을 형성하는 레지스트층 형성 공정 s-12를 통해서 고주파 모듈 장치(1)를 제작한다.
제1 절연층 형성 공정 s-7에서는, 베이스 기판(2)의 고주파 소자층 형성면(3)에 절연 유전 재료가 공급되어, 제1 절연층(30)이 형성된다. 절연 유전 재료로서는, 유전율이 낮은 tanδ의 재료 즉, 고주파 특성 및 내열성이 우수하고 내약품성을 갖는 재료가 사용된다. 절연 유전 재료로는, 벤조시클로부틴(benzocyclobutene: BCB), 폴리이미드, 폴리노르보넨(PNB), 액정 폴리머(LCP), 에폭시 수지, 또는 아크릴계 수지가 사용될 수 있다. 막 형성법에 있어서는, 스핀 코팅법, 롤 코팅법, 또는 딥 코팅법과 같이 도포 균일성이나 두께 제어성을 유지할 수 있는 방법이 사용될 수 있다.
제1 절연층 형성 공정 s-7에서는, 도 7에 도시된 바와 같이, 베이스 기판(2) 상에 형성된 제1 절연층(30)에는 복수의 비아 홀들(34)이 형성된다. 각각의 비아 홀들(34)은 고주파 소자층 형성면(3)에 노출된 제3 패턴 배선층(17)의 소정의 랜드(17a)에 대응하여 형성되어, 랜드(17a)를 외부로 노출시킨다. 만일 광감성 수지가 절연 유전 재료로서 사용되면, 소정의 패터닝 처리에 의해 형성된 마스크가 제1 절연층(30) 상의 위치에서 포토리소그래피법에 의해 형성된다. 비아 홀들(34)은 임의의 다른 적절한 방법에 의해서 형성될 수 있다.
하지 처리 공정 s-8에서는, 스퍼터링법 등을 사용하여 비아 홀들(34)을 포함한 제1 절연층(30)의 전 표면 상에, 니켈층 및 구리층을 포함하는 배선층(35)이 형성된다. 배선층(35)은 니켈층의 두께 및 구리층의 두께가 각각 50 내지 500㎚ 정 도가 되도록 형성된다. 하지 처리 공정 s-8에서는, 배선층(35)의 레지스트 형성 영역이 레지스트로 마스킹되어 있는 상태에서, 배선층(35)이, 질산, 황산, 및 아세트산의 혼합액으로 이루어진 에칭액을 사용한 에칭 처리에 의해 제거된다.
배선층(35)에는 수동 소자 형성 공정 s-9에 의해서 캐패시터(26)와 저항(27)이 형성된다. 도 18에 도시된 바와 같이, 배선층(35)의 제거 영역에는 리프트-오프(lift-off)법에 의해서 질화 탄탈륨층(36)이 형성된다. 이 질화 탄탈륨층(36)은, 배선층(35)에서 레지스트 처리가 된 모든 표면 상에 질화 탄탈륨(TaN)을 스터퍼링 처리하고 나서, 레지스트층부의 질화 탄탈륨을 제거함으로써, 저항(27)에 대하여 대응되는 배선층(35)의 영역에만 형성된다.
도 18에 도시된 바와 같이, 캐패시터(26)를 형성하는 배선층(35) 영역 상에도, 질화 탄탈륨층(37)이 형성된다. 캐패시터 형성 영역을 제외한 배선층(35)의 전 표면이 레지스트로 도포되어 있으므로, 배선층에 전계를 인가하면, 질화 탄탈륨은 붕산 암모늄과 같은 전해 용액에서 양극이 되는, 소위 양극 산화가 야기된다. 이러한 양극 산화는, 약 100V로 30분 동안 전계를 인가하면 질화 탄탈륨층(37)을 산화시켜 탄탈륨 옥사이드(TaO2)층(38)을 형성한다.
배선층(35)이 포토리소그래피 처리에 의해 레지스트 패터닝되면, 필요한 배선 패턴만이 남게 된다. 레지스트의 제거 후에, 탄탈륨 옥사이드층(38)이 마스킹되고, 예컨대 리프트-오프법에 의해 니켈층과 구리층으로 이루어진 상부 전극(39)이 형성된다. 고주파 소자층 형성 공정에서는, 상술된 공정에 의해, 도 19에 도시 된 베이스 기판(2) 상에 제1 소자 형성층(40)을 포함하는 고주파 송수신 모듈 기판 중간체(41)가 제작된다.
고주파 소자층 형성 공정에서는, 상술된 공정에 의해 제작된 고주파 송수신 모듈 기판 중간체(41) 상에, 제2 절연층 형성 공정 s-10에 의해서, 도 20에 도시된 바와 같이 제2 절연층(31)이 형성된다. 제2 절연층 형성 공정 s-10에서는, 제2 절연층(31)이, 제1 절연층(30)을 제작하는 데 사용된 방법과 유사한 방법에 의해 형성되고, 제2 절연층(31)에는 배선층(35)에 형성된 소정의 패턴 또는 캐패시터(26)의 상부 전극(39)을 외부로 노출시키기 위한 복수의 비아 홀들(34)이 형성된다.
고주파 소자층 형성 공정에서는, 배선층 형성 공정 s-11에 의해, 제2 절연층(31) 상에 패턴 배선(32)이 형성된다. 보다 상세히 설명하면, 배선층 형성 공정 s-11에서는, 스퍼터링 처리에 의해 제2 절연층 상에 니켈층과 구리층으로 이루어진 스퍼터링층이 형성되고, 소정의 패터닝 처리로서 포토리소그래피 처리가 수행된다. 배선층 형성 공정 s-11에서는, 스퍼터링층이 전계 도금 처리에 의해 구리 도금이 선택적으로 수행되어, 대략 수 ㎛의 두께를 갖는 구리 도금층을 형성한다. 그 다음, 도금용의 레지스트가 제거되고, 스퍼터링층이 그 전체에 대하여 에칭됨으로써, 도 21에 도시된 바와 같이 배선층부(29)를 형성한다.
이 때, 배선층부(29)의 일부 영역에는 인덕터(25)가 형성된다. 다음으로, 인덕터(25)의 직렬 저항값이 문제가 된다. 그러나, 상술된 바와 같이 스퍼터링층에, 전해 도금을 적용하는 후막 형성 기술을 채용함으로써, 인덕터(29)는 충분한 두께로 형성될 수 있고, 따라서 손실 저하가 최소화된다.
본 고주파 소자층 형성 공정에서는, 상술된 공정에 의해서 베이스 기판(2) 상에 고주파 소자층부(4)가 형성되어, 화학적, 기계적, 또는 열적 부하로부터 제2 패턴 배선층(13)을 보호하도록 사용되는 수지층(11b)이 불필요하다. 본 고주파 소자층 형성 공정에서는, 제2 패턴 배선층(13)을 노출시키도록 수지층(11b)이 연마된다.
고주파 소자층 형성 공정에서는, 수지층 형성 단계 s-12에 의해서, 영구 레지스트층(33a 및 33b)이 고주파 소자층부(4)의 전 표면과 제2 패턴 배선층(13) 상에 각각 도포된다. 고주파 소자층 형성 공정에서는, 이들 레지스트층(33)이 마스크 패턴을 통해서 포토레지스트 처리됨으로써 도 22에 도시된 바와 같이 소정의 영역에 개구들(42a 및 42b)을 형성한다. 고주파 소자층 형성 공정에서는, 이들 개구(42a 및 42b)에는 무전기 니켈 도금/구리 도금이 행하여져서, 전극 단자들(43a 및 43b)을 형성함으로써, 도 23에 도시된 고주파 모듈 장치(1)를 제작하게 된다.
고주파 모듈 장치(1)에서는, 고주파 소자층부(4) 상에 제공되는 전극 단자(43a)는, 고주파 IC(90)나 칩 부품(91)을 탑재하여, 접속 단자를 형성한다. 고주파 모듈 장치(1)에서는, 베이스 기판(2)의 제2 배선 패턴층(13) 상에 제공되는 전극 단자(43b)는, 예컨대 마더보드(99) 상에 본 장치를 탑재할 때, 접속 단자 및 입출력 단자(24)를 형성한다. 고주파 IC(90)는, 예컨대 접합 돌기(94)를 통해서 플립 칩 실장법에 의해 실장된다.
상술된 고주파 모듈 장치(1)에서는, 제1 내지 제4 수지 코팅 동박(8 내지 11)을, 양면 기판으로 이루어진 코어 기판(5)의 제1 주면(5a)과 제2 주면(5b)에 접 합시키는 공정은 4층 구조의 베이스 기판(2)을 형성한다. 물론, 본 발명은 이러한 베이스 기판(2) 제조 공정에 한정되지 않는다. 베이스 기판 제조 공정에서는, 도 24a 내지 도 24f에 도시된 제2 실시예와 같이, 상술된 베이스 기판(2)과 유사한 베이스 기판(50)이 2개의 양면 기판(51a 및 51b)을 사용하여 제작된다. 이 베이스 기판 제조 공정은 상술된 베이스 기판(2)의 제조 공정의 각각의 공정에 대하여 유사므로, 여기서는 그 상세한 설명을 생략한다.
베이스 기판 제조 공정에서는, 도 24a에 도시된 양면 기판(51)의 정면 주면 및 배면 주면(5a 및 5b) 상의 도체부(52a 및 52b)에는 소정의 패터닝 처리로서 포토리소그래피 처리가 행하여지고, 에칭 처리에 의해 도 24b에 도시된 바와 같이 소정의 회로 패턴(53a 및 53b)이 형성된다. 베이스 기판 형성 공정에서는, 도 24c에 도시된 바와 같이 2개의 양면 기판(51a 및 51b)이 함께 접합되고, 그 사이에는 중간 수지재(54)를 갖는다. 베이스 기판 형성 공정에서는, 양면 기판(51a 및 51b)의 회로 패턴(53a 및 53b)이 도 24d에 도시된 바와 같이 비아 홀들을 통해서 상호 접속되어, 베이스 기판 중간체(55)를 형성한다.
베이스 기판 형성 공정에서는, 제1 수지 코팅 동박(56)과 제2 수지 코팅 동박(57)이 열 프레스에 의해, 도 24e에 도시된 바와 같이 베이스 기판 중간체(55)의 정면 주면과 배면 주면 상에 접합되어 있다. 베이스 기판 형성 공정에서는, 도 24f에 도시된 바와 같이, 제1 수지 코팅 동박(56)과 제2 수지 코팅 동박(57)이 연마된다. 베이스 기판 형성 공정에서, 제1 수지 코팅 동박(56)은 제1 양면 기판(51)에 접속되는 한도에서 회로 패턴(53a)이 외부로 노출되도록 연마되어, 매 우 평탄화된 고주파 소자층 형성면(58)을 형성한다. 베이스 기판 형성 공정에서, 제2 수지 코팅 동박은, 제1 양면 기판(51b)에 접속되는 한도에서, 회로 패턴(53b)이 외부로 노출되지 않을 정도로 연마된다. 베이스 기판 형성 공정에서는, 상술된 공정들에 의해서, 도 24g에 도시된 바와 같이 베이스 기판(50)이 제작된다.
도 25a 내지 도 25d에 도시된 제3 실시예의 베이스 기판 형성 공정은, 예컨대 상술된 제2 실시예에 의해 제조된, 도 25a에 도시된 베이스 기판 중간체(55) 상에, 액상 수지재(60)를 딥 코딩법에 의해 도포하는 공정을 포함한다. 즉, 베이스 기판 형성 공정에서는, 적절한 용매에 용해되는 액상 수지재(60)가 딥 탱크(61)에 모아지고, 도 25b에 도시된 바와 같이 베이스 기판 중간체(55)가 딥 탱크(61) 내에 가라앉는다.
베이스 기판 형성 공정에서는, 베이스 기판 중간체(55)를 딥 탱크(61)에서 적절한 침수 시간 이후에 적절한 상승 속도로 빼낸다. 베이스 기판 형성 공정에서는, 도 25c에 도시된 바와 같이 액상 수지재(60)의 수지층(62a 및 62b)이 동시에 베이스 기판 중간체(55)의 정면 주면과 배면 주면 상에 형성된다. 베이스 기판 형성 공정에서는, 이와 같이 하여 수지층(62)을 형성한 베이스 기판 중간체(55)를 수평 상태로 유지하면서 베이킹 처리하여, 여분의 유기 성분을 증발시킨다. 베이스 기판 형성 공정에서는, 베이스 기판 중간체(55)가 상술된 바와 같이 연마 처리됨으로써, 수지층(62a 및 62b)이 소정량만큼 연마되도록 하여, 도 25d에 도시된 베이스 기판(63)을 제작한다.
베이스 기판 형성 공정에서는, 액상 수지재(60)의 농도, 잠김 시간, 및 상승 온도가 수지층(62)의 막 두께를 정확하게 얻을 수 있도록 제어된다. 한편, 수지층(62)은, 반응성 화학 에칭법(reactive ion etching: RIE)이나 플라즈마 에칭(plasma etching: PE) 등의 건식 에칭법에 의해 평탄화될 수 있다.
한편, 고주파 모듈 장치(1)에서는, 도 7에 도시된 바와 같이 고주파 소자층 형성면(3)의 표면 상에 고주파 IC(90)나 칩 부품(91)이 플립 칩 실장법에 의해 실장되고, 본 장치 전체가 실드 커퍼(92)에 의해 도포된다. 그래서, 고주파 모듈 장치(1)에서는, 고주파 IC(90)나 칩 부품(91)으로부터 방출되는 열이 실드 커버(92) 내에 모아진다. 그러므로, 방열 구조를 제공하는 것이 바람직하다.
고주파 모듈 장치(1)에서는, 도 26에 도시된 바와 같이, 발열량이 큰 고주파 IC(90)의 상면과 실드 커버(92)의 내면 사이의 규정된 공간 내에, 열 전도성 수지재(70)가 채워진다. 고주파 모듈 장치(1)에서는, 고주파 IC(90)로부터 방출된 열은 열 전도성 수지재(70)를 통해서 실드 커버(92)로 전달되고, 그 다음 외부로 방출된다. 한편, 열 전도성 수지재(70)와 실드 커버(92)에 의해, 보다 대형의 고주파 IC(90)가 유지될 수 있으므로, 본 고주파 모듈 장치(1)는 기계적 강도 면에서 더 개선된 것이다.
고주파 모듈 장치(1)에서는, 도 27에 도시된 바와 같이, 베이스 기판(2)과 고주파 소자층부(4) 사이에 연통되는 복수의 냉각용 비아 홀들(71)이 고주파 IC(90)의 탑재 영역에 대응하여 제공될 수 있다. 이러한 냉각용 비아 홀들(71)은, 베이스 기판(2)이나 고주파 소자층부(4)에서 상호 접속 비아 홀들을 형성하는 경우에, 유사한 공정에 의해서 형성된다. 고주파 모듈 장치(1)에서는, 고주파 IC(90) 로부터의 열이 냉각용 비아 홀들(71)을 통해서 베이스 기판(2)의 기저면으로 전달되어, 그 다음 외부로 방출된다. 만일 고주파 모듈 장치(1)가, 도 27에 도시되고 상술된 방열 도전성 수지재(70)로서 겸용된다면, 방열이 상하로 일어나게 되어, 방열 작용이 보다 개선된다.
고주파 모듈 장치(1)에서는, 베이스 기판(5)에 형성된 동박부(72)가, 예컨대 도 27에 도시된 바와 같이 50㎚의 두께로 증가될 수 있다. 고주파 모듈 장치(1)에서는, 냉각용 비아 홀들(71)을 동박부(72)에 접속시킴으로써, 베이스 기판으로부터의 방열이 행하여질 수 있다.
고주파 모듈 장치(1)에서는, 베이스 기판(2)을 형성하는 코어 기판(73)이 도 28에 도시된 바와 같이 도전성 재료로 형성될 수 있다. 코어 기판(72)은 구리나 42-앨로이(42-alloy)와 같이 도전성이 높은 금속 코어로 형성되어, 복수의 냉각용 비아 홀들(71)과 상호 접속될 수 있다. 고주파 모듈 장치(1)에서는, 방열 도전성 수지재(70) 및 냉각용 비아 홀들(71)로부터 뿐만 아니라, 코어 기판(73)으로부터도 방열될 수 있으므로, 방열 작용을 효율적으로 행할 수 있어 동작의 신뢰도를 향상시킨다.
이상 상술된 바와 같이, 본 발명에 따르면, 절연성을 갖고 비교적 저렴한 유기 기판을 코아 기판으로 한 베이스 기판의 주면에, 높은 정밀도로 평탄화 처리한 고주파 소자층 형성면을 형성하고, 이 고주파 소자층 형성면 상에 박막 기술 또는 후막 기술에 의해 형성되는 고주파 소자나 배선층을 갖는 고주파 소자층부를 직접 형성함으로써, 고주파 소자층부의 층 내에 정밀도가 높고 고주파 특성이 양호한 수동 소자가 간단하고 용이한 공정에 의해 형성된다.
본 발명에 따르면, 저렴한 재료로 이루어진 코어 기판 상에 종래의 다층 기판의 공정과 동일하게 다층 배선층을 형성하여 베이스 기판을 저비용으로 형성할 수 있으므로, 전체 비용이 절감된 고주파 모듈 장치를 얻을 수 있다.
본 발명에 따르면, 베이스 기판에 전원이나 접지 배선부나 제어계 배선부가 구성되고, 고주파 소자층부에 고주파 신호 회로부가 구성되므로, 양자의 전기적 분리가 도모되어, 전기적 간섭의 발생이 억제되는 특성이 향상된 저가의 고주파 모듈 장치를 얻을 수 있다.
본 발명에 따르면, 베이스 기판에 충분한 면적을 갖는 전원이나 접지 배선을 형성하는 것이 가능하므로, 조정성이 양호한 전력 공급을 행할 수 있는 고주파 모듈 장치를 얻을 수 있다.

Claims (23)

  1. 고주파 모듈 장치에 있어서,
    내열성 및 고주파 특성을 나타내는 유기 재료로 형성된 코어 기판, 및 상기 코어 기판 상의 제1 주면 상에 형성된 패턴 배선층을 포함하며, 상기 패턴 배선층의 최상층을 평탄화하여 고주파 소자층 형성면이 형성된 베이스 기판; 및
    상기 베이스 기판의 상기 고주파 소자층 형성면 상에 형성되는 고주파 소자층
    을 포함하고,
    박막 형성 기술 또는 후막 형성 기술에 의해서, 상기 고주파 소자층 형성면 상에 수동 소자가 형성되고, 상기 수동 소자는 상기 베이스 기판으로부터 유전 절연층을 통해서 전력이나 신호를 공급받는 저항, 캐패시터, 및 패턴 배선층을 포함하는 고주파 모듈 장치.
  2. 제1항에 있어서,
    상기 코어 기판은, 폴리페닐에틸렌(polyphenylethylene), 비스멀레이도트리아진(bismaleidotriazine), 폴리이미드(polyimide), 액정 폴리머(liquid crystal polymer), 폴리노르보넨(polynorbornene), 세라믹(ceramic), 및 세라믹과 유기 재료의 혼합물로 이루어진 그룹에서 선택된 하나 이상의 재료로 형성된 양면 기판이거나 에폭시계 양면 기판인 고주파 모듈 장치.
  3. 제1항에 있어서,
    상기 코어 기판은, 상기 고주파 소자층 형성면과 대향하는 상기 코어 기판의 제2 주면 상에 패터닝된 입출력 단자를 구비하여 전원 또는 신호 입출력면으로서 구성되고, 상기 제2 주면은 상기 입출력 단자를 통해서 마더보드 상에 직접 실장되는 고주파 모듈 장치.
  4. 제1항에 있어서,
    상기 고주파 소자층을 구성하는 상기 유전 절연층은, 고주파 특성, 내열성, 내약품성, 도포 균일성 및 두께 제어 특성을 나타내고, 벤조시클로부틴(benzocyclobutene), 폴리이미드, 폴리노르보넨 및 액정 폴리머를 포함하는 그룹으로부터 선택된 유기 재료, 에폭시계 수지, 또는 아크릴계 수지로 형성된, 상기 베이스 기판의 상기 고주파 소자층 형성면 상의 다층 구조를 포함하는 고주파 모듈 장치.
  5. 제1항에 있어서,
    상기 고주파 소자층의 최상층으로서 형성된 상기 유전 절연층 상에 패턴 배선층이 형성되고, 패턴 배선의 소정의 랜드를 노출시킴으로써 코팅층이 형성되며, 상기 랜드에 직접 접속된 적어도 하나의 고주파 IC 소자가 상기 코팅층 상에 직접 적재되는 고주파 모듈 장치.
  6. 제5항에 있어서,
    상기 고주파 소자층 상에, 상기 고주파 IC 소자를 포함한 전 표면을 커버하는 실드 커버가 피복되는 고주파 모듈 장치.
  7. 제6항에 있어서,
    상기 고주파 IC 소자와 상기 실드 커버의 내면 사이의 공간에, 열 전도성을 갖는 수지 재료가 채워지는 고주파 모듈 장치.
  8. 제6항에 있어서,
    상기 고주파 IC 소자의 탑재 영역에 대응하여 상기 고주파 소자층에, 상기 베이스 기판과 연통되는 다수의 방열 비아 홀들이 형성되는 고주파 모듈 장치.
  9. 제8항에 있어서,
    상기 베이스 기판에는, 상기 고주파 소자층의 각각의 방열 비아 홀들과 연통되는 다수의 방열 비아 홀들이 형성되고, 상기 코어 기판에는 방열판이 형성되는 고주파 모듈 장치.
  10. 제8항에 있어서,
    상기 방열 비아 홀들은, 상기 코어 기판의 상기 제1 주면 상에 형성된 상기 패턴 배선층의 일부에 접속되고, 상기 패턴 배선층의 두께는 50㎛ 이상인 고주파 모듈 장치.
  11. 고주파 모듈 장치의 제조 방법에 있어서,
    내열성 및 고주파 특성을 나타내는 유기 재료에 의해 코어 기판을 형성하는 제1 공정, 상기 코어 기판의 제1 주면 상에 다층 패턴 배선층을 형성하는 제2 공정, 및 최상층을 평탄화하여 고주파 소자층 형성면을 형성하는 제3 공정을 통해서 베이스 기판을 제작하는 베이스 기판 제작 공정; 및
    박막 기술 또는 후막 기술을 사용하여, 상기 베이스 기판의 상기 고주파 소자층 형성면 상에, 저항, 캐패시터, 또는 패턴 배선부를 포함하는 수동 소자를 형성하여 고주파 소자층을 형성하는 고주파 소자층 형성 공정 - 상기 수동 소자는 상기 베이스 기판 측으로부터 유전 절연층을 통해서 전력이나 신호를 공급받음 -
    을 포함하는 고주파 모듈 장치 제조 방법.
  12. 제11항에 있어서,
    상기 코어 기판을 형성하는 상기 제1 공정은, 폴리페닐에틸렌, 비스멀레이도트리아진, 폴리이미드, 액정 폴리머, 폴리노르보넨, 세라믹, 세라믹과 유기 재료의 혼합물, 및 에폭시계 수지로 이루어진 그룹에서 선택된 재료로 양면 기판을 형성하는 공정인 고주파 모듈 장치 제조 방법.
  13. 제11항에 있어서,
    상기 베이스 기판 제작 공정은,
    상기 제1 주면의 최상층으로서 형성된 배선 패턴층을 피복하는 제1 코팅 수지층 및 상기 제1 주면과 대향하는 제2 주면을 피복하는 제2 코팅 수지층을 형성하는 코팅 수지층 형성 공정을 포함하고,
    상기 제1 코팅 수지층은, 상기 고주파 소자층 형성 공정 이전에 상기 제3 공정에서 상기 최상층의 상기 배선 패턴층과 함께 연마되어, 상기 제1 코팅 수지층이 상기 배선 패턴층과 함께 평탄화되며,
    상기 제2 코팅 수지층은, 상기 고주파 소자층 형성 공정 이후의 공정으로서, 상기 제2 주면 상에 형성된 상기 배선 패턴층을 노출하도록 연마됨으로써 입출력 단자를 형성하는 고주파 모듈 장치 제조 방법.
  14. 제13항에 있어서,
    상기 코어 기판의 상기 제2 주면 상에 형성된 상기 입출력 단자를 마더보드에 형성된 입출력 단자에 접속되도록 하여 상기 마더보드에 직접 실장하는 고주파 모듈 장치 제조 방법.
  15. 제11항에 있어서,
    상기 베이스 기판의 상기 고주파 소자층 형성면 상에, 상기 고주파 소자층을 형성하는 적어도 2층인 상기 유전 절연층이 형성되고, 상기 유전 절연층은, 고주파 특성, 내열성, 내약품성, 도포 균일성 및 두께 제어 특성을 나타내고, 벤조시클로부틴(benzocyclobutene), 폴리이미드, 폴리노르보넨 및 액정 폴리머를 포함하는 그룹으로부터 선택된 유기 재료, 에폭시계 수지, 또는 아크릴계 수지로 형성되는 고주파 모듈 장치 제조 방법.
  16. 제11항에 있어서,
    상기 유전 절연층은 제1 유전 절연층 및 제2 유전 절연층을 포함하고,
    상기 고주파 소자층 형성 공정은,
    상기 고주파 소자층 형성면 상에 상기 제1 유전 절연층을 형성하는 제1 유전 절연층 형성 공정과, 상기 제1 유전 절연층 상에 제1 배선층을 형성하고, 패터닝 처리에 의해 저항 및 캐패시터를 형성하는 제1 층 형성 공정; 및
    상기 제1 배선층 상에 상기 제2 유전 절연층을 형성하는 제2 유전 절연층 형성 공정과, 상기 제2 유전 절연층 상에 제2 배선층을 형성하고, 인덕터 및 배선을 형성하는 제2 층 형성 공정을 포함하는
    고주파 모듈 장치 제조 방법.
  17. 제16항에 있어서,
    상기 제1 층 형성 공정에서는, 스퍼터링 처리나 화학 증착 처리에 의해 상기 제1 배선층 상에 박막 금속층이 형성된 후에, 상기 저항을 형성하기 위한 영역이 양극 산화되어, 상기 저항이 고유전체층을 포함하도록 형성되는 고주파 모듈 장치 제조 방법.
  18. 제11항에 있어서,
    상기 고주파 소자층 형성 공정은,
    상기 고주파 소자층의 최상층으로서 형성된 상기 유전 절연층 상에 패턴 배선층을 형성하고, 패턴 배선의 소정의 랜드를 노출시킴으로써 코팅층을 형성하는 공정
    을 포함하며,
    상기 랜드에 직접 접속된 적어도 하나의 고주파 IC 소자는 상기 코팅층 상에 직접 적재되는 고주파 모듈 장치 제조 방법.
  19. 제18항에 있어서,
    상기 고주파 소자층 상에, 상기 고주파 IC 소자를 포함한 전 표면을 커버하는 실드 커버를 피복하는 공정
    을 더 포함하는 고주파 모듈 장치 제조 방법.
  20. 제19항에 있어서,
    상기 고주파 IC 소자와 상기 실드 커버의 내면 사이의 공간을, 열 전도성을 갖는 수지 재료로 채우는 공정
    을 더 포함하는 고주파 모듈 장치 제조 방법.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 고주파 소자층 형성 공정은,
    상기 고주파 IC 소자의 탑재 영역에 대응하여 상기 고주파 소자층에, 상기 베이스 기판과 연통되는 다수의 방열 비아 홀들을 형성하는 공정
    을 포함하는 고주파 모듈 장치 제조 방법.
  22. 제21항에 있어서,
    상기 베이스 기판에는, 상기 고주파 소자층의 방열 비아 홀들 각각과 연통되는 다수의 방열 비아 홀들이 형성되고, 상기 코어 기판에는 방열판이 형성되는 고주파 모듈 장치 제조 방법.
  23. 제22항에 있어서,
    상기 베이스 기판 상에 패터닝 처리에 의해 형성되고, 상기 방열 비아 홀들에 접속되는, 상기 코어 기판의 제1 주면 상에 형성된 다층 패턴 배선층은 두께가 50㎛ 이상으로 형성되는 고주파 모듈 장치 제조 방법.
KR1020010056890A 2000-09-14 2001-09-14 고주파 모듈 장치 및 그 제조 방법 KR100828244B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00280632 2000-09-14
JP2000280632A JP4529262B2 (ja) 2000-09-14 2000-09-14 高周波モジュール装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020021366A KR20020021366A (ko) 2002-03-20
KR100828244B1 true KR100828244B1 (ko) 2008-05-07

Family

ID=18765427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010056890A KR100828244B1 (ko) 2000-09-14 2001-09-14 고주파 모듈 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6714422B2 (ko)
EP (1) EP1189345A3 (ko)
JP (1) JP4529262B2 (ko)
KR (1) KR100828244B1 (ko)
TW (1) TW519801B (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP3920626B2 (ja) * 2001-11-02 2007-05-30 三洋電機株式会社 再送信装置及びディジタル放送受信システム
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
JP2007019530A (ja) * 2002-07-18 2007-01-25 Hitachi Chem Co Ltd 半導体装置および無線電子装置
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
TWI234210B (en) 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7265300B2 (en) * 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
KR100546832B1 (ko) 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
JP2005109951A (ja) * 2003-09-30 2005-04-21 Sony Corp 共振器および誘電体フィルタ
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
CN1765162B (zh) 2003-12-26 2011-06-15 株式会社村田制作所 多层陶瓷基板
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
EP1731006B1 (en) * 2004-02-23 2007-09-19 Georgia Tech Research Corporation Liquid crystalline polymer- and multilayer polymer-based passive signal processing components for rf/wireless multi-band applications
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
JP2005268669A (ja) 2004-03-19 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4536413B2 (ja) * 2004-04-20 2010-09-01 大日本印刷株式会社 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
JP2005347411A (ja) 2004-06-01 2005-12-15 Sanyo Electric Co Ltd 素子搭載基板およびそれを用いる半導体装置
TW200605169A (en) 2004-06-29 2006-02-01 Sanyo Electric Co Circuit device and process for manufacture thereof
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP4252019B2 (ja) 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
JP2006121147A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 携帯電話機用高周波モジュール
US7365428B2 (en) * 2004-10-22 2008-04-29 Intel Corporation Array capacitor with resistive structure
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
JP4134004B2 (ja) * 2004-11-15 2008-08-13 Ｔｄｋ株式会社 高周波モジュール
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
TWI304308B (en) * 2006-01-25 2008-12-11 Unimicron Technology Corp Circuit board with embeded passive component and fabricating process thereof
JP5082253B2 (ja) * 2006-02-10 2012-11-28 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
JP4793014B2 (ja) * 2006-02-17 2011-10-12 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
JP4668814B2 (ja) * 2006-03-08 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
TWI337059B (en) * 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
US20090115051A1 (en) * 2007-11-01 2009-05-07 Lap-Wai Lydia Leung Electronic Circuit Package
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
US7832097B1 (en) * 2008-01-23 2010-11-16 Amkor Technology, Inc. Shielded trace structure and fabrication method
JP4680277B2 (ja) * 2008-04-03 2011-05-11 太陽誘電株式会社 高周波回路モジュール
JP5091021B2 (ja) * 2008-06-20 2012-12-05 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
US8576574B2 (en) * 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices
US8642119B2 (en) 2010-09-22 2014-02-04 Stmicroelectronics Pte Ltd. Method and system for shielding semiconductor devices from light
WO2012077522A1 (ja) * 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール
JP5673455B2 (ja) * 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
AU2014395130B2 (en) 2014-05-19 2019-10-24 L3 Technologies, Inc. System and method for satellite using multifunctional motherboard
JP2016219737A (ja) * 2015-05-26 2016-12-22 ソニー株式会社 電子機器
EP3376534B1 (en) * 2015-12-24 2019-07-10 Mitsubishi Electric Corporation Electromagnetic shield structure of high frequency circuit, and high frequency module
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
WO2018135349A1 (ja) 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ
JP2019029941A (ja) * 2017-08-02 2019-02-21 株式会社ディスコ 弾性波デバイス用基板の製造方法
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4422669A1 (de) * 1994-06-30 1996-01-04 Siemens Ag Mehrlagen-Leiterplatte
EP0789390A2 (en) * 1989-01-14 1997-08-13 TDK Corporation A method for producing multilayer hybrid circuit
JP2000077553A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 高周波用パッケージ
JP2000124358A (ja) * 1998-10-13 2000-04-28 Matsushita Electric Ind Co Ltd 高周波集積回路
JP2000183536A (ja) * 1998-12-17 2000-06-30 Sony Corp 機能モジュール及びその製造方法
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
KR20000071919A (ko) * 2000-02-23 2000-12-05 이상헌 다층 멀티칩 모듈

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
JPH04211191A (ja) * 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0575255A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 混成基板とこれを搭載する回路モジユールおよびその製造方法
JP2898814B2 (ja) * 1992-02-25 1999-06-02 株式会社日立製作所 印刷インダクタ付き多層配線板
JPH06169189A (ja) * 1992-11-30 1994-06-14 Hitachi Ltd チップ形発熱部品及びその実装方法
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3166442B2 (ja) * 1993-10-01 2001-05-14 株式会社日立製作所 多層配線基板およびその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH08167672A (ja) * 1994-12-13 1996-06-25 Sony Corp 半導体装置用複合多層基板およびその製造方法
JP2803603B2 (ja) * 1995-09-18 1998-09-24 日本電気株式会社 マルチチップパッケージ構造
DE69629061T2 (de) * 1996-06-07 2004-05-13 Asahi Kasei Kabushiki Kaisha Harztragender metallfolie für mehrschichtige leiterplatte, verfahren zu deren herstellung, mehrschichtige leiterplatte, und elektronische vorrichtung
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
EP0943157A4 (en) 1996-10-31 2000-05-24 Sarnoff Corp INTEGRATED ELECTRONIC CIRCUIT
US5936831A (en) * 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JPH11233904A (ja) * 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP3255112B2 (ja) * 1998-06-17 2002-02-12 日本電気株式会社 抵抗内蔵型の配線基板及びその製造方法
JP2000059034A (ja) * 1998-08-17 2000-02-25 Nec Corp 抵抗およびコンデンサ内蔵型プリント基板およびその形成方法
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
JP2000208941A (ja) * 1999-01-11 2000-07-28 Nec Corp ビルドアップ配線基板
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
JP2002008945A (ja) 2000-06-20 2002-01-11 Rubycon Corp アルミニウム電解コンデンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789390A2 (en) * 1989-01-14 1997-08-13 TDK Corporation A method for producing multilayer hybrid circuit
DE4422669A1 (de) * 1994-06-30 1996-01-04 Siemens Ag Mehrlagen-Leiterplatte
JP2000077553A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 高周波用パッケージ
JP2000124358A (ja) * 1998-10-13 2000-04-28 Matsushita Electric Ind Co Ltd 高周波集積回路
JP2000183536A (ja) * 1998-12-17 2000-06-30 Sony Corp 機能モジュール及びその製造方法
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
KR20000071919A (ko) * 2000-02-23 2000-12-05 이상헌 다층 멀티칩 모듈

Also Published As

Publication number Publication date
US6714422B2 (en) 2004-03-30
US20020195270A1 (en) 2002-12-26
EP1189345A2 (en) 2002-03-20
JP2002094247A (ja) 2002-03-29
KR20020021366A (ko) 2002-03-20
EP1189345A3 (en) 2004-11-10
JP4529262B2 (ja) 2010-08-25
US20020075106A1 (en) 2002-06-20
US6797890B2 (en) 2004-09-28
TW519801B (en) 2003-02-01

Similar Documents

Publication Publication Date Title
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
JP4318417B2 (ja) 高周波モジュール基板装置
US7599190B2 (en) High-frequency module, and method of producing same
KR101010126B1 (ko) 고주파 모듈 장치의 제조 방법
JP3666411B2 (ja) 高周波モジュール装置
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
US7199457B2 (en) Thin film circuit board device and its manufacturing method
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee