JP4793014B2 - 受動素子内蔵配線基板およびその製造方法 - Google Patents
受動素子内蔵配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4793014B2 JP4793014B2 JP2006040611A JP2006040611A JP4793014B2 JP 4793014 B2 JP4793014 B2 JP 4793014B2 JP 2006040611 A JP2006040611 A JP 2006040611A JP 2006040611 A JP2006040611 A JP 2006040611A JP 4793014 B2 JP4793014 B2 JP 4793014B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- passive element
- thin film
- layer
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
これらの問題に対応するために、コア基板上に積層した多層配線層に受動素子を内蔵させることが提案されている(特許文献1)。
本発明は、上記のような実情に鑑みてなされたものであり、適応範囲の広い受動素子を内蔵しながらも小型化が可能受動素子内蔵配線基板と、このような受動素子内蔵配線基板を簡便に製造するための製造方法を提供することを目的とする。
本発明の他の態様として、前記厚膜受動素子膜は、キャパシタ、抵抗、インダクタの少なくとも1種を構成するものであるような構成とした。
本発明の他の態様として、前記薄膜受動素子膜は、キャパシタ、抵抗、インダクタの少なくとも1種を構成するものであるような構成とした。
本発明の他の態様として、前記シリコン基板は、導電材料により表裏の導通がなされた複数のスルーホールを備えるような構成とした。
本発明の他の態様として、前記薄膜多層配線層の形成は、スパッタ・セミアディティブ法、スパッタ・フルアディティブ法およびスパッタ・全面めっき・サブトラクティブ法のいずれかにより行うような構成とした。
また、本発明の受動素子内蔵配線基板の製造方法は、厚膜受動素子膜を低温熱硬化プロセスで形成し、薄膜プロセスにより薄膜受動素子膜を形成するので、耐湿性に優れ、高耐電圧、高抵抗値が要求される受動素子と、抵抗、容量、インダクタの高精度化、低消費電力、低抵抗化、低容量が要求される受動素子を内蔵した配線基板の製造が可能であるとともに、受動素子の位置、大きさ等の変更に容易に対応することができる。
[受動素子内蔵配線基板]
図1は、本発明の受動素子内蔵配線基板の一実施形態を示す部分縦断面図である。図1において、本発明の受動素子内蔵配線基板1は、シリコン基板2と、このコア基板2の一方の面に形成された第1の薄膜多層配線層10と、この薄膜多層配線層上に形成されたパターン電極21、パターン電極21に接続された厚膜受動素子膜22、これらの上に平坦化層25を介して形成された第2の薄膜多層配線層30と、を備えている。
受動素子内蔵配線基板1を構成するシリコン基板2は、複数のスルーホール4が形成されたものであり、スルーホール4の内壁面を含む全面には絶縁層3が形成されている。また、各スルーホール4内には導電材料5を備えている。
また、シリコン基板2に形成されている絶縁層3の材質は、例えば、二酸化珪素、窒化珪素等の電気絶縁膜とすることができる。
受動素子内蔵配線基板1を構成する第1の薄膜多層配線層10は、1層目〜3層目の電気絶縁層11a,11b,11cと、各電気絶縁層上に形成された1層目〜3層目の配線12a,12b,12cとを備えている。
さらに、3層目の配線12cの所望の部位は、3層目の電気絶縁層11cの開口部13c内に配設されたビア14cを介して、2層目の配線12bと上下導通がなされている。
上記の薄膜受動素子膜17aの材質は、例えば、チタン、クロム等とすることができ、厚みは、例えば、0.01〜1μm、好ましくは0.05〜0.2μm程度とすることができる。また、薄膜受動素子膜17bの材質は、例えば、チタン酸バリウム(BaTiO3)、酸化チタン(TiO5)等とすることができ、厚みは、例えば、0.01〜1μm、好ましくは0.05〜0・2μm程度とすることができる。
尚、薄膜受動素子膜を形成してインダクタとしての受動素子を構成する場合には、薄膜受動素子膜として、例えば、銅、銀、金、銀/パラジウム等の導電材料を使用することができる。
上述のような第1の薄膜多層配線層10上には、3層目の配線12cに接続するように所望のパターンでパターン電極21が形成されている。パターン電極21は、図示例では、電極21a,21b,21cからなる。このうち、電極21a,21bは、抵抗としての受動素子23を構成するものである。また、電極21cはキャパシタとしての受動素子24を構成する下部電極である。パターン電極21の材質は、例えば、銅、銀、金、銀/パラジウム等の導電材料とすることができる。パターン電極21の厚みは、例えば、1〜10μm、好ましくは3〜7μm程度として、厚膜導電電極とすることができる。尚、パターン電極21は、配線12cと同じ材質であってもよい。また、パターン電極21は、電極21a,21b,21cの他に、所望の配線を含んでよいことは勿論である。
尚、インダクタとしての受動素子を構成する場合には、厚膜受動素子膜として、例えば、銅、銀、金、銀/パラジウム等の導電材料を使用することができる。
第2の薄膜多層配線層30は、図示例では、平坦化層25上に形成された1層目〜2層目の電気絶縁層31a,31bと、各電気絶縁層上に形成された1層目〜2層目の配線32a、32bとを備えている。
同様に、2層目の配線32bの所望の部位は、2層目の電気絶縁層31bの開口部33b内に配設されたビア34bを介して、1層目の配線32aと上下導通がなされている。
上述にような薄膜多層配線層30を構成する電気絶縁層21a,21bの材質は、上述の電気絶縁層11a,11b,11cと同様の絶縁材料とすることができる。また、配線32a,32bの材質、開口部33a,33b内に位置するビア34a,34bの材質は、例えば、銅、銀、金、アルミニウム等の導電材料とすることができる。
オーバーコート層41は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、フルオレン等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。
図3において、本発明の受動素子内蔵配線基板1″は、シリコン基板2と、このコア基板2の一方の面に形成された第1の薄膜多層配線層10と、この薄膜多層配線層上に形成されたパターン電極21、パターン電極21に接続された厚膜受動素子膜22、これらの上に平坦化層25を介して形成された第2の薄膜多層配線層50と、を備えている。この受動素子内蔵配線基板1″は、第2の薄膜多層配線層50に薄膜受動素子膜を備える点を除いて上述の受動素子内蔵配線基板1と同様であり、同じ部材には同じ部材番号を付し、説明は省略する。したがって、以下において第2の薄膜多層配線層50について説明する。
1層目の電気絶縁層51aには、上記の配線27の所望部位に位置するように開口部53aが形成されており、この開口部53a内にはビア54aは配設されている。したがって、1層目の配線52aの所望の部位は、ビア54aを介して、平坦化層25上の配線27と上下導通がなされている。そして、配線52aには電極56が形成されている。この電極56は、図示例では、電極56a,56b,56cからなる。このうち、電極56a,56b間には薄膜受動素子膜57aが形成されて抵抗としての受動素子58が構成されている。また、電極(下部電極)56c上には薄膜受動素子膜57bが形成され、更に、この上に電極(上部電極)56dが形成されており、これにより、キャパシタとしての受動素子59が構成されている。
上記の薄膜受動素子膜57aの材質は、例えば、チタン、クロム等とすることができ、厚みは、例えば、0.01〜1μm、好ましくは0.05〜0.2μm程度とすることができる。また、薄膜受動素子膜57bの材質は、例えば、チタン酸バリウム(BaTiO3)、酸化チタン(TiO5)等とすることができ、厚みは、例えば、0.01〜1μm、好ましくは0.05〜0.2μm程度とすることができる。
尚、薄膜受動素子膜を形成してインダクタとしての受動素子を構成する場合には、薄膜受動素子膜として、例えば、銅、銀、金、銀/パラジウム等の導電材料を使用することができる。
上述の受動素子内蔵配線基板は例示であり、本発明はこれらの態様に限定されるものではない。例えば、第1の薄膜多層配線層は薄膜受動素子膜を備えず、第2の薄膜多層配線層に薄膜受動素子膜を備えるものであってもよい。また、シリコン基板2はスルーホール4を備えないものであってもよく、また、第2の薄膜多層配線層30,50が平坦化層25が介在することなく形成されたものであってもよい。さらに、第1の薄膜多層配線層、第2の薄膜多層配線層の層数は、図示例に限定されるものではない。
次に、本発明の受動素子内蔵配線基板の製造方法を図面を参照しながら説明する。
図4〜図6は、本発明の受動素子内蔵配線基板の製造方法の一実施形態を示す工程図であり、図1に示される受動素子内蔵配線基板1を例としたものである。
本発明の受動素子内蔵配線基板の製造方法では、まず、シリコン基板2にスルーホール4を形成し、このスルーホール4内壁を含むシリコン基板2表面に絶縁層3を形成し、その後、スルーホール4内に導電材料5を充填して貫通電極とする(図4(A))。
シリコン基板2へのスルーホール4の形成は、例えば、シリコン基板2の一方の面に所定のマスクパターンを形成し、このマスクパターンをマスクとしてサンドブラスト、あるいは、ICP−RIE(Inductively Coupled Plasma-Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング加工等により行うことができる。スルーホール4の開口径は、例えば、10〜300μmの範囲内で適宜設定することができ、マスクパターンの開口径により調整することができる。
次いで、電極16a,16b,16cの所望部位に薄膜受動素子膜17(17a,17b)を形成し、薄膜受動素子膜17a,17bのうち、キャパシタ19を構成するための薄膜受動素子膜17b上に、電極16dを形成する(図4(C))。
また、キャパシタ19を構成する薄膜受動素子膜17bは、例えば、ドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより絶縁パターンを形成し、この絶縁パターンをマスクとして、スパッタリング等によりチタン酸バリウム(BaTiO3)を成膜し、あるいは、陽極酸化法により酸化チタン(TiO5)を成膜することにより形成することができる。尚、インダクタとしての受動素子を構成するための薄膜受動素子膜の場合には、例えば、銅、銀、金、銀/パラジウム等の導体ペーストを所望のパターンで印刷し、その後、乾燥、焼成する薄膜プロセスにより形成することができる。
また、電極16dの形成は、スパッタリング、蒸着等の薄膜形成、あるいはめっき法により行うことができる。
これにより、薄膜受動素子膜17を内蔵した第1の薄膜多層配線層10を形成する(図4(D))。このように形成した第1の薄膜多層配線層10上には、3層目の配線12cに接続するように所望のパターンでパターン電極21が形成されている。パターン電極21は、図示例では、電極21a,21b,21cからなる。このうち、電極21a,21bは、抵抗としての受動素子23を構成するものである。また、電極21cはキャパシタとしての受動素子24を構成する下部電極である。
次いで、平坦化層25と、開口部25a、ビア26、配線27を形成する(図6(A))。平坦化層25の形成は、例えば、エポキシ、ポリイミド、PPE(ポリフェニレンエーテル)、PPS(ポリフェニレンサルファイド)、BT(ビスマレイミドドリアジン)、BCB(ベンゾシクロブテン)、LCP(液晶ポリマー)等の有機樹脂をパターン印刷し、乾燥、硬化することにより行うことができる。また、上記の有機樹脂を用いた感光性有機樹脂を全面印刷し、露光、現像、硬化することにより平坦化層25を形成してもよい。
また、ビア26、配線27の形成は、例えば、まず、開口部25a内および平坦化層25上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより絶縁パターンを形成する。次に、この絶縁パターンをマスクとして、上記の開口部25aを含む露出部に電解めっきにより導電材料を析出させてビア26と配線27を形成し、その後、絶縁パターンと導電層を除去する。また、スパッタリング法等の真空成膜法により、上記の開口部25a内および平坦化層25上に導電層を形成し、この導電層上にマスクパターンを形成し、導電層をエッチングしてビア26と配線27を形成し、その後、マスクパターンを除去してもよい。
オーバーコート層41は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂、フルオレン等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料を含有する厚膜ペーストを印刷し、その後、乾燥し、第1の薄膜多層配線層10の耐熱温度以下の温度にて低温熱硬化することにより形成することができる。形成するオーバーコート層41の厚みは、例えば、1〜10μm程度とすることができる。
上述の本発明の製造方法では、厚膜受動素子膜を低温熱硬化プロセスで形成し、薄膜プロセスにより薄膜受動素子膜を形成するので、耐湿性に優れ、高耐電圧、高抵抗値が要求される受動素子と、抵抗、容量、インダクタの高精度化、低消費電力、低抵抗化、低容量が要求される受動素子を内蔵した配線基板の製造が可能である。また、受動素子の位置、大きさ等の変更に容易に対応することができる。
上述の受動素子内蔵配線基板の製造方法は例示であり、本発明はこれらの態様に限定されるものではない。
(シリコン基板の作製)
厚み300μmのシリコンウエハを準備し、このシリコンウエハの一方の面にプラズマCVD法で窒化シリコン膜(厚み2μm)を形成した。次に、窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次いで、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコンをドライエッチングし、その後、レジストを剥離して、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは直径が30μmである円形開口を150〜500μmピッチで有するものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に二酸化珪素からなる絶縁膜を形成した。その後、コア材の一方の面とスルーホール内壁面とに、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、フォトマスクを介し露光、現像してレジストパターンを形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行った。これにより、スルーホール内を電解銅めっきで充填した。
次に、シリコン基板の一方の面に、ベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製サイクロテン4024)をスピンコーターにより塗布、乾燥して厚み7μmの電気絶縁層を形成した。次に、露光、現像を行って、スルーホールに位置する導電材料の所定の箇所が露出するように小径の開口部(内径25μm)を電気絶縁層の所定位置に形成した。そして、洗浄後、開口部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、電極・配線形成用のフォトマスクを介し露光、現像して電極・配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっき(厚み4μm)を行い、電極と配線を形成した。形成した電極は、抵抗としての受動素子を構成するための電極、および、キャパシタとしての受動素子を構成するための下部電極(100μm×100μmの正方形)とした。
次に、上記の薄膜受動素子膜(抵抗素子膜)を被覆するように電気絶縁層上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、フォトマスクを介し露光、現像してレジストパターンを形成した。このレジストパターンをマスクとし、スパッタリング法によりチタン酸バリウムの薄膜を形成した。これにより、下部電極上に容量素子膜である薄膜受動素子膜(厚み0.2μm、100μm×100μmの正方形)を形成した。次いで、上記のレジストパターンをマスクとし、スパッタリング法により容量素子膜である薄膜受動素子膜上に、銅薄膜を形成して上部電極(厚み0.2μm、100μm×100μmの正方形)を形成した。
以上により、受動素子を内蔵した1層目の薄膜配線層を形成した。
次に、第1の薄膜多層配線層上に、銀粒子を含有する厚膜導体ペースト(日立化成(株)製 TC−3600)をスクリーン印刷により印刷し、乾燥(150℃、60分間)した後、熱硬化(250℃、60分間)を行った。これにより、パターン電極(厚み5μm)を第1の薄膜多層配線層上に形成した。形成したパターン電極は、抵抗としての受動素子を構成するための電極、および、キャパシタとしての受動素子を構成するための下部電極(100μm×100μmの正方形)とした。
次に、パターン電極を形成した第1の薄膜多層配線層上の所望部位に、カーボンフェノール粒子を含有する厚膜ペースト(コバヤシ(株)製 YR−100)をスクリーン印刷により印刷し、乾燥(150℃、30分間)した。次いで、チタン酸バリウム粒子を含有する厚膜ペースト(横浜抵抗器(株)製 印刷キャパシタ)をスクリーン印刷により印刷し、乾燥(150℃、30分間)した。その後、熱硬化(300℃、60分間)を行った。これにより、抵抗素子膜である厚膜受動素子膜(厚み1μm)を所望の電極間に形成し、下部電極上に容量素子膜である厚膜受動素子膜(厚み1μm)を形成した。次いで、容量素子膜である厚膜受動素子膜上に、銀粒子を含有する厚膜導体ペースト(日立化成(株)製 TC−3600)をスクリーン印刷により印刷し、乾燥(150℃、30分間)した後、熱硬化(250℃、60分間)を行った。これにより、上部電極(厚み5μm、100μm×100μmの正方形)を形成した。
次に、上記の厚膜受動素子膜および電極を被覆するように、ポリイミド樹脂組成物(日立化成(株)製 HL−P)をスクリーン印刷により印刷し、乾燥(150℃、30分間)した後、熱硬化(300℃、60分間)を行った。これにより、平坦化層(厚み10μm)を形成した。
次いで、炭酸ガスレーザーを用いて、平坦化層の所望の部位に開口部を形成した。これらの開口部には、上記の厚膜受動素子膜からなる受動素子を構成する電極が露出するものであった。次に、この開口部内と平坦化層上に、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、フォトマスクを介し露光、現像してレジストパターンを形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行った。これにより、上記の開口部を含む露出部に電解めっきにより導電材料を析出させてビアと配線を形成し、その後、レジストパターンと下地導電薄膜を除去した。
次に、上記のようにビア、配線を形成した平坦化層を覆うようにベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製サイクロテン4024)をスピンコーターにより塗布、乾燥して厚み7μmの電気絶縁層を形成した。次に、露光、現像を行って、平坦化層上の配線の所定の箇所が露出するように小径の開口部(内径25μm)を電気絶縁層の所定位置に形成した。そして、洗浄後、開口部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっき(厚み4μm)を行い、その後、不要な絶縁パターンと導電層を除去した。これにより、電気絶縁層を介して配線を形成した。上記の配線は平坦化層上の配線とビア(径25μm)により接続されたものであった。
これにより、図1に示されるような本発明の受動素子内蔵配線基板を得た。この受動素子内蔵配線基板の第1の薄膜多層配線層が備える抵抗は2Ωであり、キャパシタの静電容量は1μFであり、低抵抗、低容量であった。
一方、厚膜受動素子膜からなる抵抗は1.5Ωであり、キャパシタの静電容量は2μFであり、高抵抗と十分な静電容量をもつことが確認された。また、このキャパシタの耐電圧は200Vであり、高い耐電圧を有することが確認された。
したがって、電気特性に対する広い範囲の要求に対応できることが確認された。
2…シリコン基板
3…絶縁層
4…スルーホール
5…導電材料
10…第1の薄膜多層配線層
16…電極
17…薄膜受動素子膜
21…パターン電極
22…厚膜受動素子膜
25…平坦化層
30,50…第2の薄膜多層配線層
41…オーバーコート層
56…電極
57…薄膜受動素子膜
18,23,58…抵抗
19,24,59……キャパシタ
Claims (10)
- シリコン基板と、該シリコン基板の少なくとも一方の面に形成された第1の薄膜多層配線層と、該第1の薄膜多層配線層上に形成されたパターン電極と、該パターン電極に接続された厚膜受動素子膜と、これらを被覆するように形成された第2の薄膜多層配線層と、を備え、前記第1の薄膜多層配線層は有機絶縁材料を含む電気絶縁層を有しており、前記第1の薄膜多層配線層および/または前記第2の薄膜多層配線層は、厚みが0.01〜1μmの範囲にある薄膜受動素子膜を内蔵しており、前記パターン電極は厚膜導電電極であり厚みが1〜10μmの範囲にあり、前記厚膜受動素子膜の厚みは1〜10μmの範囲にあることを特徴とした受動素子内蔵配線基板。
- シリコン基板と、該シリコン基板の少なくとも一方の面に形成された第1の薄膜多層配線層と、該第1の薄膜多層配線層上に形成されたパターン電極と、該パターン電極に接続された厚膜受動素子膜と、これらを被覆するように形成されたオーバーコート層と、を備え、前記第1の薄膜多層配線層は、有機絶縁材料を含む電気絶縁層と厚みが0.01〜1μmの範囲にある薄膜受動素子膜を内蔵しており、前記パターン電極は厚膜導電電極であり厚みが1〜10μmの範囲にあり、前記厚膜受動素子膜の厚みは1〜10μmの範囲にあることを特徴とした受動素子内蔵配線基板。
- 前記第2の薄膜多層配線層は、平坦化層を介して前記パターン電極および前記厚膜受動素子膜上に形成されており、前記平坦化層は表裏導通のためのビアを有することを特徴とする請求項1に記載の受動素子内蔵配線基板。
- 前記厚膜受動素子膜は、キャパシタ、抵抗、インダクタの少なくとも1種を構成するものであることを特徴とする請求項1乃至請求項3のいずれかに記載の受動素子内蔵配線基板。
- 前記薄膜受動素子膜は、キャパシタ、抵抗、インダクタの少なくとも1種を構成するものであることを特徴とする請求項1乃至請求項4のいずれかに記載の受動素子内蔵配線基板。
- 前記シリコン基板は、導電材料により表裏の導通がなされた複数のスルーホールを備えることを特徴とする請求項1乃至請求項5のいずれかに記載の受動素子内蔵配線基板。
- シリコン基板上に有機絶縁材料を含む電気絶縁層を有する第1の薄膜多層配線層を形成する工程と、
前記第1の薄膜多層配線層の所望の部位と接続するように、厚みが1〜10μmの範囲にあるパターン電極を硬化温度が100〜250℃の範囲である低温熱硬化型の厚膜導体ペーストを用いて印刷・乾燥・熱硬化により形成する工程と、
前記パターン電極の所望部位に接続するように、厚みが1〜10μmの範囲にある厚膜受動素子膜を硬化温度が100〜300℃の範囲である低温熱硬化プロセスにより形成する工程と、
前記パターン電極の所望部位と接続するように第2の薄膜多層配線層を形成する工程と、を有し、
前記第1の薄膜多層配線層を形成する工程、第2の薄膜多層配線層を形成する工程の少なくとも一方において、薄膜プロセスにより厚みが0.01〜1μmの範囲にある薄膜受動素子膜を形成することを特徴とした受動素子内蔵配線基板の製造方法。 - シリコン基板上に有機絶縁材料を含む電気絶縁層を有する第1の薄膜多層配線層を形成する工程と、
前記第1の薄膜多層配線層の所望の部位と接続するように、厚みが1〜10μmの範囲にあるパターン電極を硬化温度が100〜250℃の範囲である低温熱硬化型の厚膜導体ペーストを用いて印刷・乾燥・熱硬化により形成する工程と、
前記パターン電極の所望部位に接続するように、厚みが1〜10μmの範囲にある厚膜受動素子膜を硬化温度が100〜300℃の範囲である低温熱硬化プロセスにより形成する工程と、
前記パターン電極および前記厚膜受動素子膜を被覆するようにオーバーコート層を形成する工程と、を有し、
前記第1の薄膜多層配線層を形成する工程において、薄膜プロセスにより厚みが0.01〜1μmの範囲にある薄膜受動素子膜を形成することを特徴とした受動素子内蔵配線基板の製造方法。 - 前記厚膜受動素子膜を形成した後に、平坦化層を形成し、該平坦化層上に前記第2の薄膜多層配線層を形成することを特徴とした請求項7に記載の受動素子内蔵配線基板の製造方法。
- 前記薄膜多層配線層の形成は、スパッタ・セミアディティブ法、スパッタ・フルアディティブ法およびスパッタ・全面めっき・サブトラクティブ法のいずれかにより行うことを特徴とした請求項7乃至請求項9のいずれかに記載の受動素子内蔵配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040611A JP4793014B2 (ja) | 2006-02-17 | 2006-02-17 | 受動素子内蔵配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040611A JP4793014B2 (ja) | 2006-02-17 | 2006-02-17 | 受動素子内蔵配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220943A JP2007220943A (ja) | 2007-08-30 |
JP4793014B2 true JP4793014B2 (ja) | 2011-10-12 |
Family
ID=38497879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040611A Expired - Fee Related JP4793014B2 (ja) | 2006-02-17 | 2006-02-17 | 受動素子内蔵配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793014B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5003082B2 (ja) * | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
JP2009054837A (ja) | 2007-08-28 | 2009-03-12 | Sumco Corp | Simoxウェーハ製造方法およびsimoxウェーハ |
JP5262552B2 (ja) * | 2008-10-14 | 2013-08-14 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5401617B1 (ja) | 2013-01-24 | 2014-01-29 | 有限会社 ナプラ | 受動素子内蔵基板 |
US10014843B2 (en) * | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NO900229D0 (no) * | 1990-01-16 | 1990-01-16 | Micro Electronics Ame A S | Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett. |
JPH07135394A (ja) * | 1993-11-09 | 1995-05-23 | Ngk Spark Plug Co Ltd | 厚膜コンデンサ付きセラミック配線基板及びその製造方法 |
JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
US8227893B2 (en) * | 2004-06-23 | 2012-07-24 | Nec Corporation | Semiconductor device with capacitor element |
-
2006
- 2006-02-17 JP JP2006040611A patent/JP4793014B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007220943A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7091589B2 (en) | Multilayer wiring board and manufacture method thereof | |
JP4394999B2 (ja) | 受動素子内蔵配線基板およびその製造方法 | |
KR100881695B1 (ko) | 캐패시터 내장형 인쇄회로기판 및 그 제조 방법 | |
US6818469B2 (en) | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same | |
US7190592B2 (en) | Integrated library core for embedded passive components and method for forming electronic device thereon | |
US20060203456A1 (en) | Method of fabricating printed circuit board having embedded multi-layer passive devices | |
US20030011070A1 (en) | Semiconductor package, method of manufacturing the same, and semiconductor device | |
JP4708407B2 (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
WO1999041019A1 (en) | Individual, embedded capacitors for laminated printed circuit boards | |
JP4793014B2 (ja) | 受動素子内蔵配線基板およびその製造方法 | |
JP7444210B2 (ja) | キャパシタ内蔵ガラス回路基板 | |
US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP2004056097A (ja) | 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板 | |
US20100200154A1 (en) | Fabricating process of circuit board with embedded passive component | |
WO2003007320A1 (en) | Thin film capacitor, and electronic circuit component | |
JP5082253B2 (ja) | 受動素子内蔵配線基板およびその製造方法 | |
JP4537753B2 (ja) | 多層配線基板およびその製造方法 | |
JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
JPH06140737A (ja) | 回路基板 | |
JP4396426B2 (ja) | 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 | |
JP4772586B2 (ja) | 回路基板の製造方法 | |
JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
JP4529614B2 (ja) | プリント配線板の製造方法 | |
JP4504774B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |