JP3255112B2 - 抵抗内蔵型の配線基板及びその製造方法 - Google Patents

抵抗内蔵型の配線基板及びその製造方法

Info

Publication number
JP3255112B2
JP3255112B2 JP17031398A JP17031398A JP3255112B2 JP 3255112 B2 JP3255112 B2 JP 3255112B2 JP 17031398 A JP17031398 A JP 17031398A JP 17031398 A JP17031398 A JP 17031398A JP 3255112 B2 JP3255112 B2 JP 3255112B2
Authority
JP
Japan
Prior art keywords
resistor
wiring
built
wiring board
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17031398A
Other languages
English (en)
Other versions
JP2000013016A (ja
Inventor
明信 渋谷
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17031398A priority Critical patent/JP3255112B2/ja
Priority to US09/326,878 priority patent/US6331811B2/en
Publication of JP2000013016A publication Critical patent/JP2000013016A/ja
Priority to US09/951,666 priority patent/US20020030577A1/en
Application granted granted Critical
Publication of JP3255112B2 publication Critical patent/JP3255112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗内蔵型の配線
基板及びその製造方法に関する。
【0002】
【従来の技術】近年、実装基板の小型化の要求から、ビ
ルドアップ基板等の多層配線構造の微細配線を有する基
板の需要が高まっている。それに伴い、抵抗体を内蔵し
た基板の報告も増えている。抵抗内蔵基板の構造は、チ
ップ抵抗部品を内蔵した基板,厚膜抵抗ペーストを内蔵
した基板,薄膜抵抗体を内蔵した基板に分類される。
【0003】このうち、チップ抵抗部品を内蔵した基板
では小型化に限界があり、厚膜抵抗ペーストを内蔵した
基板では抵抗値の精度を高くできない問題があった。
【0004】一方、薄膜抵抗体を内蔵した基板は最も小
型化に優れており、抵抗値の精度も比較的高くできる。
薄膜抵抗内蔵基板に使用されている抵抗体については、
特開平4−174590号公報,特開平6−85100
号公報,特開平7−34510号公報にニクロム合金,
窒化タンタル,ITO,金属シリサイドが報告されてい
る。
【0005】また、抵抗体と電極や配線との間の拡散に
より抵抗値が経時変化するのを防ぐために、特開平4−
174590号公報,特開平7−34510号公報には
それぞれ、抵抗体と電極や配線との界面に拡散防止膜を
形成したり、抵抗体であるニッケル・クロム(ニクロム)
層表面を不動態化処理する構造が報告されている。
【0006】更に、ビルドアップ基板等のフォトリソグ
ラフィーの技術を用いて製造している電極あるいは配線
は、基板を粗化する事により密着を得ているが、基板の
粗化は微細配線には適していない問題があった。微細な
配線を有する基板はスパッタリングを使用した工程によ
り作製されるが、この場合には電極あるいは配線の密着
下地金属としてCr,Ti,Mo,Zr等が一般的に用
いられている。例えば、特開昭55−158697号公
報にはTiを配線の下地とした基板が報告されている。
【0007】
【発明が解決しようとする課題】しかしながら、従来報
告されている薄膜を抵抗体として使用した場合、抵抗体
のパターニング方法に用いられるウェットエッチングで
は強酸を使用するため基板を劣化させる問題があり、一
方、基板を劣化させないドライエッチングでは工程が長
くなってしまう問題があった。
【0008】また、抵抗体と電極や配線との間に不動態
膜を形成する場合は、不動態膜を形成するための工程が
必要であり、全体の工程が長くなる問題があった。更
に、配線と絶縁体との密着性を改良するために従来提案
されている下地金属では、エッチング性と密着性の両方
に優れているものがなかった。
【0009】そのため、従来の薄膜抵抗内蔵基板では、
抵抗体エッチング時に基板を劣化させてしまう問題,抵
抗体形成工程が長くなってしまう問題,抵抗体と電極あ
るいは配線との間に拡散防止膜を設けないと抵抗値が経
時変化してしまう問題、従来のビルドアップ基板では、
電極あるいは配線の下地金属としてエッチング性と密着
性の両方に優れているものがないといった問題の解決が
要望されている。
【0010】本発明は、上記要望に鑑みてなされたもの
であり、第1に、抵抗値の精度が高く、かつ、生産性が
良いと共に、生産時に他の構成部材の悪影響を与えず、
しかも、配線が絶縁体との密着性に優れた抵抗内蔵型の
配線基板を提供することを目的とする。
【0011】第2に、本発明は、抵抗値の精度が高く、
かつ、生産性が良いと共に、生産時に他の構成部材の悪
影響を与えず、しかも、配線が絶縁体との密着性に優れ
た抵抗内蔵型の配線基板の製造方法を提供することを目
的とする。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の抵抗内蔵型の配線基板は、抵抗体が窒化チ
タン薄膜からなり、抵抗体に接続する電極あるいは配線
が、前記抵抗体と連結した窒化チタン薄膜からなる下地
層を有する構成としてある。
【0013】また、本発明の抵抗内蔵型の配線基板は、
絶縁体上に窒化チタン薄膜を形成し、この窒化チタン薄
膜上に配線あるいは電極を配置することによって、前記
窒化チタン薄膜を前記配線あるいは電極の下地層とする
とともに、前記窒化チタン薄膜の配線あるいは電極の配
置していない部分を抵抗体として構成してある。
【0014】そして、好ましくは、前記配線を、電気銅
メッキで構成するとともに、絶縁体上に配線が抵抗体を
介して接続されて設けられている構造としてあり、か
つ、前記窒化チタン薄膜からなる抵抗体が、複数層の絶
縁体上のいずれか一つの絶縁体上又は複数の絶縁体上に
配置される構成としてある。
【0015】このような構成の発明によれば、窒化チタ
ン薄膜は、均質な薄膜形成が可能であると共に、寸法精
度の高いウエットエッチングパターン形成が可能である
ため、抵抗値の精度を高くすることができる。また、窒
化チタンはアンモニアと過酸化水素水を含む水溶液でウ
エットエッチングされるため、エッチング時に配線や電
極を構成する導電体及び基板とを劣化させることがな
い。さらに、スパッタリングで形成することができるた
め、例えば窒化チタン薄膜、次に銅薄膜をそれぞれスパ
ッタリングで連続的に形成した後、この銅薄膜を利用し
て配線用のメッキを行うなど、生産性が良好である。そ
の上、窒化チタン薄膜は、半導体装置のバリヤメタルと
して利用されており、バリヤ性が良好であるため、金属
や基板に使用される絶縁材料の拡散が少なく、抵抗値の
経時変化が少なことから、不動態膜を形成する必要がな
い。
【0016】また、本発明の抵抗内蔵型の配線基板の製
造方法は、絶縁体上に窒化チタン薄膜を形成する工程
と、前記窒化チタン薄膜の上に不連続部分を有する配線
を形成する工程と、前記配線の不連続部分の前記窒化チ
タン薄膜を抵抗体にパターニングする工程とを有する方
法としてある。
【0017】また、好ましくは、前記窒化チタン薄膜に
銅薄膜を形成する工程と、この銅箔膜上に銅の配線を形
成する工程と、前記銅薄膜の一部を除去する工程とを有
する方法としてあり、さらに、前記窒化チタン薄膜と銅
薄膜を、ともにスパッタリングにより形成する方法とし
てある。
【0018】また、好ましくは、前記銅の配線を形成す
る工程が、電気メッキ法である方法としてあり、さら
に、前記銅の配線を形成する前に、レジスト膜を形成
し、このレジスト膜をパターニングする工程を有する方
法としてある。
【0019】また、好ましくは、前記窒化チタン薄膜の
パターニングの際に、アンモニアと過酸化水素を含む水
溶液で該窒化チタン薄膜をエッチングする方法としてあ
り、さらに、前記窒化チタン薄膜形成がスパッタリング
によるものであって、そのときの基板温度を150℃以
上とする方法としてある。
【0020】このような発明によれば、配線が、絶縁体
上に窒化チタン薄膜で構成される抵抗体を介して接続さ
れて設けられ、かつ、該窒化チタン薄膜が、配線と絶縁
体との間に下地層として介在する構造の抵抗内蔵型の配
線基板を製造することができる。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図1は、本発明にか
かる抵抗内蔵型の配線基板の一実施形態を示すもので、
(a)は平面図、(b)は(a)のA−A’線に沿った
断面図である。
【0022】この抵抗内蔵型の配線基板1は、絶縁基板
10上に窒化チタン(TiN)薄膜11からなる抵抗体
11aが設けられ、この抵抗体11を挟んで一対の電極
12が設けられ、更にこの電極12に配線13が接続さ
れている。これらの電極12と配線13の下面全体が抵
抗体11aを構成する窒化チタン薄膜11を下地として
絶縁基板10上に配線されている。従って、窒化チタン
薄膜11は、図1(b)の断面図で明らかなように、抵
抗体パターン部11aのみならず、電極12あるいは配
線13のパターン下部一面に存在している。そのため、
抵抗内蔵型の配線基板1の電極12を含む配線13は、
窒化チタン薄膜11と積層構造を形成し、電極12及び
配線13は、窒化チタン薄膜11を介して絶縁基板10
上に配置されている。
【0023】絶縁基板10としては、ビルドアップ基
板,プリント基板,絶縁層付きSi基板,セラミック基
板,有機フィルム,ガラス板,絶縁層付き金属板あるい
は絶縁層付き金属箔等が用いられ、それぞれ内部配線,
ビア,スルーホール等を有していても、有していなくて
も良い。
【0024】また、窒化チタンは、スパッタリング等の
PVD、CVD等により形成された薄膜が好適である
が、限定されるものではなく、その形状や組成について
も限定されるものではない。窒化チタン薄膜の厚さは、
抵抗値を決定する抵抗体幅、抵抗体長さ等から所望の抵
抗値となるように選択される。
【0025】電極あるいは配線に使用される金属あるい
は合金は、電気めっきにより形成される銅が好適である
が、その種類,組成は限定されるものではない。また、
電極あるいは配線に使用される金属あるいは合金は、複
数の金属あるいは合金層からなっていても良い。特に、
最表層の電極として用いる場合には、配線に用いられる
金属上にバリア金属,酸化防止あるいは濡れ性向上金属
を設けることは有効である。
【0026】なお、窒化チタン膜は、特開昭63−15
6341号公報に報告されているように、半導体素子の
コンタクトバリアとして使用されている。また、特開平
3−276755号公報には、半導体素子内でTiNを
バリアメタルとして使用すると同時に抵抗として使用す
ることを含む半導体装置の製造方法が報告されている。
【0027】図9、図10に従来の特開平3−2767
55号公報で開示された窒化チタンを抵抗体とした半導
体基板の製造工程の断面図を示した。この半導体装置の
製造方法は、図9の(a)に示すように、半導体基板1
00の表面に絶縁膜110を形成し、その絶縁膜110
に開口部を形成すると共にコンタクト部101を設け、
更に、バリアメタル111を成膜して、コンタクト部1
01において、バリアメタル111が半導体基板100
と接する構造を形成する。次に、図9の(b)に示すよ
うに、バリアメタル111をバリア層112と抵抗体1
13を作製するようにパターニングし、更に配線120
を形成するものである。
【0028】この半導体装置の製造方法では、TiN抵
抗を製造する工程と金属配線を製造する工程は独立であ
り、金属配線は半導体基板の絶縁膜上および層間絶縁膜
上に直接形成されている。したがって、抵抗体と接続し
ている配線の下には窒化チタン薄膜が存在しない部分が
あり、本発明の構造とは異なることが明らかである。
【0029】本発明の抵抗内蔵型の配線基板1は、抵抗
体11aとして窒化チタン薄膜11を用いていると共
に、その窒化チタン薄膜11を配線13及び電極12の
絶縁基板10に対する下地として機能させていることに
特徴がある。
【0030】また、図10に示す半導体装置の製造方法
は、半導体基板100の表面に絶縁膜110を形成し、
その絶縁膜110上に抵抗114を挟んだ配線121を
形成し、これらの抵抗114と配線121を層間絶縁膜
115で被覆する。次に、層間絶縁膜115に配線12
1とつながるビアホール116を形成し、更にバリアメ
タル111を成膜し、このバリアメタル111をバリア
層112と抵抗体113を作製するようにパターニング
し、次に、配線122を形成するものである。
【0031】このような抵抗内蔵型の配線基板によれ
ば、窒化チタン薄膜は成膜条件により膜応力を低下させ
ることができ、均質な薄膜形成が可能であると共に、ウ
エットエッチングにより寸法精度の高いパターン形成が
可能である。そのため、抵抗値の精度を高くすることが
できる。
【0032】また、窒化チタンはアンモニアと過酸化水
素を含む水溶液でエッチングされ、酸に侵され難い特性
を有する。そのため、金属銅などの導電性材料で構成さ
れる配線や電極と選択エッチングが可能であり、窒化チ
タン薄膜をエッチングによりパターニングする際に、配
線や電極を劣化させることがなく、微細配線を損なわな
いので、近年のビルドアップ基板のような微細配線を有
する抵抗内蔵型の配線基板に好適である。しかも、窒化
チタンは、バリア性が高く、金属や絶縁基板に使用され
る絶縁材料の拡散が少ないため、不動態膜などを設けな
くても抵抗値の径時変化が少なく、安定な抵抗値を維持
する。
【0033】また、窒化チタン薄膜は、成膜条件を変化
させることにより、その組成や結晶膜のモフォロジーを
変化させることが可能であり、それに伴い薄膜の応力を
調整できる特徴がある。この応力の調整により、どの様
な基板に対しても、良好な密着を得ることができる。こ
の応力の調整は、特にチタンターゲットを使用し窒素ガ
スあるいは窒素とアルゴンの混合ガスを導入した反応性
スパッタにおいて、スパッタ時圧力や基板温度の制御に
より容易に行うことができる。また、窒化チタンはバリ
ア性に優れているので、配線に使用される金属あるいは
合金が基板へ拡散しにくい特性を有する。そのため、配
線及び電極の絶縁基板に対する下地層として窒化チタン
薄膜を用いたことにより、信頼性に優れた微細配線の抵
抗内蔵型の配線基板を与えることができる。
【0034】図1に示した抵抗内蔵型の配線基板は、窒
化チタン薄膜が絶縁基板上に形成されている構造である
が、本発明の窒化チタン薄膜を抵抗体及び配線の下地層
として用いる構造は、いずれの構造の基板にも適用可能
であり、多層配線構造のビルドアップ基板にも適用でき
る。
【0035】図2〜図6は、本発明をビルドアップ基板
に適用した実施形態を示すもので、図2は、抵抗体がビ
ルドアップ層内にある場合を示している。このビルドア
ップ層21は、ベース基板20上に複数のビルドアップ
樹脂層21aが積層され、それぞれのビルドアップ樹脂
層の表面には、配線23が設けられ、ビルドアップ樹脂
層21a間の配線の接続は、ビルドアップ樹脂層21a
に設けられたビアホール24を介して行われる。窒化チ
タン薄膜11が抵抗体11aとして設けられている配線
層23はその窒化チタン薄膜11との積層膜になってお
り、そのため、下層のビルドアップ層の配線とも窒化チ
タン薄膜11を介して接続され、窒化チタン薄膜11が
バリア層として機能している。ビルドアップ樹脂層21
aは、例えばポリイミド前駆体含有溶液をスピンコート
で塗布後、約400℃で熱処理したポリイミド系樹脂で
構成されている。
【0036】また、図3は、抵抗体をベース基板とビル
ドアップ層の界面に配置した形態、図4は、抵抗体をビ
ルドアップ層に表面に配置した形態、図5は、抵抗体を
ビルドアップ層の裏面のベース基板表面に配置した形
態、図6は、抵抗体をビルドアップ層が設けられていな
いベース基板表面に配置した形態をそれぞれ示す。これ
らの図からも明らかなように、抵抗体を形成する場所は
限定されない。また、抵抗体を複数の層に形成しても良
い。更に、抵抗体を形成していない層の電極あるいは配
線の下地は、窒化チタン薄膜であっても、別の薄膜であ
っても、あるいは下地が無くても良い。ただし、配線の
下地を窒化チタンとすることは、基板との密着性を保
ち、銅等の配線に使われる金属イオンの基板への拡散を
抑制できるため、信頼性上有効である。
【0037】次に、図1に示した実施形態の抵抗内蔵型
の配線基板を製造する方法について説明する。はじめ
に、製造方法の第1実施形態について図7のフローチャ
ートを参照しながら説明する。
【0038】まず、絶縁基板10上に窒化チタン、銅の
順序で連続的にスパッタリングを行って、窒化チタンス
パッタ膜11及び銅スパッタ膜を形成する。この工程に
おける窒化チタンスパッタリングの方法は、チタンター
ゲットを使用し、窒素ガスあるいは窒素とアルゴンの混
合ガスを導入した反応性DCスパッタが好適であるが、
RFスパッタリング等のその他の方法でも良く、限定は
されない。
【0039】次に、フォトレジスト膜をスピンコートな
どによって成膜し、その後、フォトレジスト膜をパター
ニングし、電極及び配線のパターンをフォトレジスト膜
から除去する。このとき、薄膜抵抗体内蔵型とする場合
は、抵抗体配置箇所に電極を形成して、配線に断線部分
を形成しておく。
【0040】次に、銅薄膜を電極として電気メッキ法に
よりメッキを行い、例えば銅膜を形成する。次に、フォ
トレジスト膜をアッシュ法などによりフォトレジスト膜
を剥離することにより、いわゆるセミアディティブ法で
銅膜を電極及び配線のパターンに残す。
【0041】その後、銅スパッタ膜を、例えば、硫酸、
過酸化水素及び水の混合水溶液でエッチングして除去す
る。次に、フォトレジスト膜を成膜した後、抵抗体のパ
ターンにパターニングする。
【0042】そして、窒化チタンスパッタ膜11をアン
モニア、過酸化水素及び水の混合水溶液でエッチングす
る。このとき、フォトレジスト膜、配線及び電極がエッ
チングのマスクとして機能する。最後に、フォトレジス
ト膜をアッシュ法により剥離することにより、図1に示
したような抵抗内蔵型の配線基板を製造することができ
る。
【0043】また、図1に示した実施形態の抵抗内蔵型
の配線基板を製造する方法の第2実施形態について図8
のフローチャートを参照しながら説明する。まず、窒化
チタン薄膜をスパッタリング法により成膜して窒化チタ
ンスパッタ膜を形成する。
【0044】次に、フォトレジスト膜をスピンコートな
どによって成膜し、その後、フォトレジスト膜をパター
ニングし、電極及び配線のパターンが開口したフォトレ
ジスト膜を形成する。次に、例えば無電解メッキ法によ
りメッキを行い、例えば銅膜を形成する。次に、フォト
レジスト膜をアッシュ法などによりフォトレジスト膜を
剥離することにより、いわゆるリフト法で銅膜を電極及
び配線のパターンに残す。
【0045】次に、フォトレジスト膜を成膜した後、抵
抗体のパターンにパターニングする。そして、窒化チタ
ンスパッタ膜をアンモニア、過酸化水素及び水の混合水
溶液でエッチングする。
【0046】最後に、フォトレジスト膜をアッシュ法な
どにより剥離することにより、図1に示したような抵抗
内蔵型の配線基板を製造することができる。
【0047】上記の製造方法では、配線を形成するため
の導電体膜の形成前にフォトレジスト膜を形成している
が、導電体膜を形成後にフォトレジスト膜を形成し、そ
の後、導電体膜をエッチングして配線を形成しても良
い。
【0048】このような抵抗内蔵型の配線基板の製造方
法によれば、第1実施形態では、窒化チタン薄膜と銅薄
膜とを連続スパッタリングで形成しているので、スパッ
タリング工程は1回であり、第2実施形態においてもス
パッタリング工程は1回である。
【0049】図11に従来の抵抗体を内蔵した基板の製
造工程の例のフローチャートを示す。この製造工程は、
抵抗体をスパッタリングで成膜した後、フォトレジスト
膜を成膜、パターニングし、抵抗体をエッチングして抵
抗体を作製する。その後、フォトレジストを剥離した
後、銅スパッタリング膜を成膜し、フォトレジスト膜を
成膜し、パターニングし、メッキ法で銅膜を成膜した
後、フォトレジスト膜を剥離して銅で構成される電極及
び配線を形成するものである。
【0050】このような従来の抵抗内蔵型の配線基板の
製造方法によれば、抵抗体と配線を共にスパッタ工程を
用いる場合、2回のスパッタリング工程が必要であっ
た。配線を先に形成し、後に抵抗体を形成する場合も同
様に2回のスパッタリング工程が必要である。
【0051】図7、図8に示した本発明の抵抗内蔵型の
配線基板の製造工程では、スパッタリング工程は1回で
済む。従って、本発明の抵抗内蔵型の配線基板の製造方
法は、従来法に比べて、工程が短縮されていることは明
らかである。この工程が可能となっているのは、窒化チ
タンが銅等の配線用金属のエッチャントである硫酸等の
酸に不溶でアンモニアと過酸化水素を含む溶液に可溶で
あり、このエッチング液に銅等の配線用金属,Ni,A
u等の最表層に用いられる電極用金属および基板が侵さ
れないためである。
【0052】また、抵抗体と電極や配線との間の拡散に
より抵抗値が経時変化するのを防ぐために特開平4−1
74590号公報,特開平7−34510号公報にはそ
れぞれ、抵抗体と電極や配線との界面に拡散防止膜を形
成したり、抵抗体であるニッケル・クロム(ニクロム)層
表面を不動態化処理する構造が報告されているが、本発
明においては、窒化チタンがバリヤ性に優れているた
め、このような不動態化処理が不要であり、この点でも
工程が減少し、生産性の向上に寄与できる。
【0053】
【実施例】次に、本発明の実施例について説明する。図
1に示した本発明の窒化チタン抵抗体を内蔵する抵抗内
蔵型の配線基板の構造を有する抵抗測定TEGを作製し
た結果について説明する。
【0054】1枚の絶縁基板に次の表1のNo.1〜N
o.27に示すパターン寸法の配線と抵抗体(抵抗体幅
WR、抵抗体長さLR)を各2個、計54個の抵抗体を
持つ基板を作製した。図1を参照すると、抵抗体との接
続部に相当する電極幅WEは2mm、電極長さLEは1
00μmとして、No.B1〜No.B3のパターンに
は、抵抗体は形成せずに接触抵抗および配線抵抗測定用
とした。
【0055】
【表1】
【0056】特開平9−214141号公報に記載のフ
ルオレン骨格を有するエポキシアクリレートをコーティ
ングした100mm□プリント基板FR−4および表面
に酸化膜を形成した5インチ径Siウエハへ、スパッタ
アップタイプインラインDCスパッタ装置で窒化チタ
ン,銅の順で連続に薄膜を形成した。スパッタ装置のチ
ャンバー内圧力は9.9×10-7Torr以下に真空排
気の後、窒化チタン成膜時はチャンバー内に窒素を50
sccmで導入しながらオリフィス絞りを制御して、
0.5〜10mTorrの圧力とした。基板温度は25
〜200℃、ターゲット上の基板移動速度は100〜5
00mm/min、スパッタ電流は2.5〜8Aにし
た。銅成膜時はアルゴンを50sccmで導入しながら
オリフィス絞りを制御して、3mTorrの圧力とし
た。基板温度は60℃、ターゲット上の基板移動速度は
300mm/min、スパッタ電流は4Aにした。
【0057】次に、これらの基板にフォトレジストのコ
ーティング,パターニング後、電気銅めっきを行い電極
および配線を形成後、レジストを剥離、銅スパッタ膜を
硫酸,過酸化水素,水の混合水溶液でエッチングした。
【0058】次に、フォトレジストをコーティングおよ
びパターニング、窒化チタン膜をアンモニア,過酸化水
素,水の混合水溶液でエッチング後、レジストを剥離し
て窒化チタン抵抗体パターンを得た。
【0059】最後に測定パッドのみ開口して上記フルオ
レン骨格を有するエポキシアクリレートをコーティング
して抵抗測定TEGを作製した。
【0060】表2は、作製したTEGの基板の種類,窒
化チタンの成膜条件,54ヶ所の抵抗測定値から換算し
たシート抵抗の平均値およびシート抵抗のバラツキを示
す。
【0061】
【表2】
【0062】この結果から、窒化チタンの成膜条件によ
りFR−4基板ではシート抵抗25〜3.2kΩ、Si
基板ではシート抵抗15〜2.0kΩに制御できること
がわかった。同じ窒化チタンの成膜条件ではFR−4基
板の方がSi基板よりもシート抵抗値,バラツキとも大
きくなっている。これは、表面平坦性の違いによると考
えられる。また、FR−4の基板No.2,3で極端に
シート抵抗バラツキが悪くなっているのは、作製した抵
抗体パターン内にクラックや皺が発生していたためであ
るが、基板No.10,24のkΩオーダーの高い抵抗
値となったものはクラックや皺は認められなかったもの
のシート抵抗バラツキは大きくなっていた。
【0063】一方、基板No.13,14のFR−4基
板ではシート抵抗値のバラツキは±5%以内,基板N
o.27,28のSi基板ではシート抵抗値のバラツキ
は±2%以内の極めて小さい値となっていた。
【0064】このことから、150℃以上の加熱が抵抗
値のバラツキ低下に効果的であると考えられたため、次
の表3に示す基板温度目標150℃の各条件でスパッタ
チャンバー圧力を変化させた窒化チタンの成膜を行っ
た。表3にも表2と同様に基板の種類,窒化チタンの成
膜条件,シート抵抗の平均値およびシート抵抗のバラツ
キを示す。
【0065】
【表3】
【0066】表3から明らかなように、基板の加熱によ
りシート抵抗の平均値は加熱のないものと比べてわずか
に変化し、FR−4基板では30〜2.8kΩ、Si基
板で15〜2.2kΩに制御できた。シート抵抗のバラ
ツキは、各条件で加熱のないものに比べて小さくなっ
た。基板No.39の窒化チタン抵抗体にわずかなクラ
ックが認められたが、その他の窒化チタン抵抗体にはク
ラックや皺の発生は認められず、均一な外観を示してい
た。基板No.29,33,34,35,36,43の
FR−4基板はシート抵抗のバラツキが±5%以内に入
っており、このバラツキの範囲で32〜636Ωのシー
ト抵抗に制御できた。基板No.55を除くNo.45
〜60のSi基板はシート抵抗のバラツキが±5%以内
に入っており、このバラツキの範囲で15〜2.2kΩ
のシート抵抗に制御できた。FR−4基板もSi基板も
成膜時の基板加熱により、加熱の無いときに比べて広い
範囲のシート抵抗値に制御できた。
【0067】本発明の構造で、上述したような高精度な
抵抗が形成できたのは、抵抗体を窒化チタンとすること
で基板の損傷が少ないエッチャントを使用できること,
スパッタ等の薄膜形成装置を一回しか使用しないため窒
化チタン表面の酸化等の劣化が少ないこと,窒化チタン
/銅の連続スパッタ等により窒化チタン抵抗体と配線金
属との密着性に優れていること等が考えられる。
【0068】
【発明の効果】本発明の抵抗内蔵型の配線基板によれ
ば、窒化チタン薄膜を抵抗体と配線の下地層としたこと
により、精度の高い抵抗値、信頼性の高い配線層、製造
工程の減少等を達成した微細配線構造可能な抵抗内蔵型
の配線基板とすることができる。
【0069】また、本発明の抵抗内蔵型の配線基板の製
造方法によれば、精度の高い抵抗値、信頼性の高い配線
層を有する微細配線構造可能な抵抗内蔵型の配線基板を
少ない工程で製造することができる。
【図面の簡単な説明】
【図1】本発明の抵抗内蔵型の配線基板の一実施形態を
示すもので、(a)は平面図、(b)は断面図である。
【図2】本発明の抵抗内蔵型の配線基板の一実施形態を
示し、ビルドアップ基板のビルドアップ層内に窒化チタ
ン抵抗がある場合を示す断面図である。
【図3】本発明の抵抗内蔵型の配線基板の一実施形態を
示し、ビルドアップ基板のベース基板とビルドアップ層
の界面に窒化チタン抵抗がある場合を示す断面図であ
る。
【図4】本発明の抵抗内蔵型の配線基板の一実施形態を
示し、ビルドアップ基板のビルドアップ層表面に窒化チ
タン抵抗がある場合を示す断面図である。
【図5】本発明の抵抗内蔵型の配線基板の一実施形態を
示し、ビルドアップ基板のビルドアップ層裏面のベース
基板表面に窒化チタン抵抗がある場合を示す断面図であ
る。
【図6】本発明の抵抗内蔵型の配線基板の一実施形態を
示し、ビルドアップ基板のビルドアップ層の無いベース
基板表面に窒化チタン抵抗がある場合を示す断面図であ
る。
【図7】本発明の抵抗内蔵型の配線基板の第1実施形態
の製造方法を説明するフローチャートである。
【図8】本発明の抵抗内蔵型の配線基板の第2実施形態
の製造方法を説明するフローチャートである。
【図9】(a)(b)は、従来の窒化チタンを抵抗体と
した半導体基板を説明する断面図である。
【図10】従来の窒化チタンを抵抗体とした半導体基板
を説明する断面図である。
【図11】従来の抵抗体を内蔵した抵抗内蔵型の配線基
板の製造方法を説明するフローチャートである。
【符号の説明】
1 抵抗内蔵型の配線基板、 10 絶縁基板 11 窒化チタン薄膜 11a 抵抗 12 電極 13 配線
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/38 H05K 1/16 H05K 3/46

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁体上に配線が設けられている抵抗内
    蔵型の配線基板において、 抵抗体が窒化チタン薄膜からなり、抵抗体に接続する電
    極あるいは配線が、前記抵抗体と連結した窒化チタン薄
    膜からなる下地層を有することを特徴とした抵抗内蔵型
    の配線基板。
  2. 【請求項2】 絶縁体上に配線が設けられている抵抗内
    蔵型の配線基板において、 絶縁体上に窒化チタン薄膜を形成し、この窒化チタン薄
    膜上に配線あるいは電極を配置することによって、前記
    窒化チタン薄膜を前記配線あるいは電極の下地層とする
    とともに、前記窒化チタン薄膜の配線あるいは電極の配
    置していない部分を抵抗体として構成することを特徴と
    した抵抗内蔵型の配線基板。
  3. 【請求項3】 請求項1又は2記載の抵抗内蔵型の配線
    基板において、 前記配線が、電気銅メッキで構成されていることを特徴
    とした抵抗内蔵型の配線基板。
  4. 【請求項4】 請求項1又は2記載の抵抗内蔵型の配線
    基板において、 絶縁体上に配線が抵抗体を介して接続されて設けられて
    いる構造を有する抵抗内蔵型の配線基板において、 前記抵抗内蔵型の配線基板が、ビルドアップ配線基板で
    あることを特徴とした抵抗内蔵型の配線基板。
  5. 【請求項5】 請求項4記載の抵抗内蔵型の配線基板に
    おいて、 前記ビルドアップ配線基板の絶縁層が、フルオレン骨格
    を有するエポキシアクリレートであることを特徴とした
    抵抗内蔵型の配線基板。
  6. 【請求項6】 請求項1〜5のいずれかに記載の抵抗内
    蔵型の配線基板において、 前記窒化チタン薄膜からなる抵抗体が、複数層の絶縁体
    上のいずれか一つの絶縁体上又は複数の絶縁体上に配置
    されていることを特徴とした抵抗内蔵型の配線基板。
  7. 【請求項7】 絶縁体上に窒化チタン薄膜を形成する工
    程と、 前記窒化チタン薄膜の上に不連続部分を有する配線を形
    成する工程と、 前記配線の不連続部分の前記窒化チタン薄膜を抵抗体に
    パターニングする工程とを有することを特徴とした抵抗
    内蔵型の配線基板の製造方法。
  8. 【請求項8】 請求項7記載の抵抗内蔵型の配線基板の
    製造方法において、 前記窒化チタン薄膜に銅薄膜を形成する工程と、 この銅箔膜上に銅の配線を形成する工程と、 前記銅薄膜の一部を除去する工程とを有することを特徴
    とした抵抗内蔵型の配線基板の製造方法。
  9. 【請求項9】 請求項8記載の抵抗内蔵型の配線基板の
    製造方法において、 前記窒化チタン薄膜と銅薄膜を、ともにスパッタリング
    により形成することを特徴とした抵抗内蔵型の配線基板
    の製造方法。
  10. 【請求項10】 請求項8又は9記載の抵抗内蔵型の配
    線基板の製造方法において、 前記銅の配線を形成する工程が、電気メッキ法であるこ
    とを特徴とした抵抗内蔵型の配線基板の製造方法。
  11. 【請求項11】 請求項8〜10のいずれかに記載の抵
    抗内蔵型の配線基板の製造方法において、 前記銅の配線を形成する前に、レジスト膜を形成し、こ
    のレジスト膜をパターニングする工程を有することを特
    徴とした抵抗内蔵型の配線基板の製造方法。
  12. 【請求項12】 請求項7〜11のいずれかに記載の抵
    抗内蔵型の配線基板の製造方法において、 前記窒化チタン薄膜のパターニングの際に、アンモニア
    と過酸化水素を含む水溶液で該窒化チタン薄膜をエッチ
    ングすることを特徴とした抵抗内蔵型の配線基板の製造
    方法。
  13. 【請求項13】 請求項7〜12のいずれかに記載の抵
    抗内蔵型の配線基板の製造方法において、 前記窒化チタン薄膜形成がスパッタリングによるもので
    あり、かつ、そのときの基板温度を150℃以上とする
    ことを特徴とした抵抗内蔵型の配線基板の製造方法。
JP17031398A 1998-06-12 1998-06-17 抵抗内蔵型の配線基板及びその製造方法 Expired - Fee Related JP3255112B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17031398A JP3255112B2 (ja) 1998-06-17 1998-06-17 抵抗内蔵型の配線基板及びその製造方法
US09/326,878 US6331811B2 (en) 1998-06-12 1999-06-07 Thin-film resistor, wiring substrate, and method for manufacturing the same
US09/951,666 US20020030577A1 (en) 1998-06-12 2001-09-12 Thin-film resistor, wiring substrate, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17031398A JP3255112B2 (ja) 1998-06-17 1998-06-17 抵抗内蔵型の配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000338180A Division JP2001168535A (ja) 2000-11-06 2000-11-06 ビルドアップ配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000013016A JP2000013016A (ja) 2000-01-14
JP3255112B2 true JP3255112B2 (ja) 2002-02-12

Family

ID=15902662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17031398A Expired - Fee Related JP3255112B2 (ja) 1998-06-12 1998-06-17 抵抗内蔵型の配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3255112B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP4507779B2 (ja) * 2004-09-15 2010-07-21 凸版印刷株式会社 抵抗素子内蔵プリント配線板の製造方法
JP5012191B2 (ja) 2007-05-14 2012-08-29 株式会社日本マイクロニクス 多層配線板およびその製造方法並びにプローブ装置
JP5046909B2 (ja) 2007-12-21 2012-10-10 株式会社日本マイクロニクス 電気試験用接触子、これを用いる電気的接続装置、及び接触子の製造方法
JP2010045100A (ja) * 2008-08-11 2010-02-25 Ngk Spark Plug Co Ltd 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP6322188B2 (ja) * 2013-03-26 2018-05-09 株式会社カネカ 導電性フィルム基板、透明導電性フィルムおよびその製造方法、ならびにタッチパネル
DE102019127915A1 (de) 2019-10-16 2021-04-22 Tdk Electronics Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
DE102019127924B3 (de) * 2019-10-16 2021-01-21 Tdk Electronics Ag Bauelement und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
JP2000013016A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
JP2839579B2 (ja) 半導体装置及びその製造方法
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
US7523548B2 (en) Method for producing a printed circuit board
US4434544A (en) Multilayer circuit and process for manufacturing the same
JP3473485B2 (ja) 薄膜抵抗体およびその製造方法
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
US5911857A (en) Method for forming metal wiring of semiconductor devices
WO1989006086A1 (en) Thin-film conductive circuit and process for its production
US7773364B2 (en) Method of manufacturing capacitor
US5208656A (en) Multilayer wiring substrate and production thereof
JPH03244126A (ja) 半導体装置の製造方法
JP2001168535A (ja) ビルドアップ配線基板及びその製造方法
JP3066201B2 (ja) 回路基板及びその製造方法
JP3049161B2 (ja) マルチチップ薄膜多層配線板の製造方法
JP4328134B2 (ja) プリント配線基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JPH0360192A (ja) 銅配線セラミック基板および製造方法
JP3452677B2 (ja) ファインパターン回路の形成方法
JPH0823166A (ja) 多層配線基板の製造方法
JP2825050B2 (ja) 多層配線基板
JPH06260762A (ja) 多層配線基板の製造方法
US5599737A (en) Conductive runner fabrication
JP2929850B2 (ja) 半導体装置の製造方法
JPH04282893A (ja) 薄膜多層基板の製造方法
JPS6057902A (ja) 膜抵抗体

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees