JPH0360192A - 銅配線セラミック基板および製造方法 - Google Patents

銅配線セラミック基板および製造方法

Info

Publication number
JPH0360192A
JPH0360192A JP19566989A JP19566989A JPH0360192A JP H0360192 A JPH0360192 A JP H0360192A JP 19566989 A JP19566989 A JP 19566989A JP 19566989 A JP19566989 A JP 19566989A JP H0360192 A JPH0360192 A JP H0360192A
Authority
JP
Japan
Prior art keywords
copper
layer
purity
wiring
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19566989A
Other languages
English (en)
Other versions
JP2725390B2 (ja
Inventor
Tomio Iizuka
飯塚 富雄
Sadahiko Sanki
参木 貞彦
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP19566989A priority Critical patent/JP2725390B2/ja
Publication of JPH0360192A publication Critical patent/JPH0360192A/ja
Application granted granted Critical
Publication of JP2725390B2 publication Critical patent/JP2725390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銅配線層を有するセラミック基板、特にセラ旦
ツタ基板上に銅配線を設けたビングリッドアレイ(以下
PGAと記す)、およびその製造方法に関する。
〔従来の技術〕
高密度実装が可能なICパッケージとして、PGA(ピ
ングリッドアレイ)基板がある。高信頼性を必要とする
用途のPGA基板には、セラミックの基板の上にアル藁
ニウムの配線層を有するものが多く用いられていたゆし
かし最近、電子回路の高速化に対応するため、アルミニ
ウムに代わり電気抵抗の小さい銅が用いられるようにな
った。
例えば、アル旦す基板の上にクロム蒸着層と銅蒸着層を
設け、その上にニッケルめっき層、金めつき層が順次形
成された構造を有する。セラミック基板における銅配線
層は一般に、蒸着法またはスパッタリング法により形成
され、この目的には純度99.99%ないし9つ。99
9%の銅が一般的に用いられていた。
〔発明が解決しようとする課題〕
蒸着法またはスパッタリング法により形成された上記の
ような銅配線層は、溶解鍛練加工により得られた銅の層
に比して緻密性において劣り、電気抵抗が高くなったり
、配線間容量が増大する等の欠点があった。電気抵抗が
増すと配線層の断面積を大きくする必要を生じ、回路の
集積密度を低下させ、パッケージの小型化を困難にする
。配線間容量が増大すると、伝送パルスの特性劣化をも
たらす。
また蒸着法またはスパッタリング法により形成された上
記のような銅配線層は、酸化性あるいは高湿度の雰囲気
下で、配線層のξクロポロシティ(微細空隙)に沿って
酸化または腐食が進行するという問題もあった。
それ飲水発明の目的は、蒸着法またはスパッタリングに
より形成された電気抵抗が低い銅配線層を有し、回路の
高い集積密度とパッケージの小型化を容易にした、PG
A等の銅配線セラミック基板およびその製造方法を提供
することである。
また本発明の他の目的は、蒸着法またはスパッタリング
により形成された電気抵抗が低い銅配線層を有し、配線
間電気容量の小さい、従ってパルス伝送特性のすぐれた
PGA等の銅配線セラミック基板およびその製造方法を
提供することである。
本発明のさらに他の目的は、酸化性あるいは高湿度の雰
囲気下でも配線層の酸化または腐食を受けにくい銅配線
層を有するPGA等の銅配線セラ旦ツタ基板およびその
製造方法を提供することである。
〔課題を解決するための手段〕
本発明では上記目的を達成するために、蒸着法により銅
配線層を形成するための銅の純度を99.9999%以
上にした。
本発明における銅蒸着層には、真空蒸着法のほかイオン
ブレーティング、クラスタイオンビーム法、スパッタリ
ング法等の物理的蒸着法(PVD)により形成された銅
層を包含する。
本発明の銅配線セラミック基板は下記要素から成る。
(1)セラミック基板 基板として用いるセラミックは、アルミナ、ムライト、
マグネシア、窒化アルミニウム、ジルコニア、炭化珪素
等のいずれでもよい。
(2)セラミック基板に蒸着された銅層本発明のセラご
ツタ基板(PGA等)は99゜9999%以上の純度の
銅から戊る銅配線層を有することを特徴とする。、この
層は後述する蒸着法によって形成される。銅蒸着層には
通常のフォトエツチングの方法により回路パターンが形
成されて配線層となる。
配線層の銅の純度が99.9999%未満の場合に比し
、銅の純度を99.9999%以上とすると、同じ断面
積で電気抵抗が10%以上低くなる。そして線間容量も
小さくなり、電気抵抗、線間容量ともばらつきが小さく
なる。
配線層の厚さは普通1μmから20μm程度であり、3
μmから10μmとすることが多い。
本発明の銅配線セラミック基板は、必要に応じ下記の要
素を有してもよい。
(3)セラミック基板上に下地として設けられた銅以外
の金属の層 銅を蒸着する前にセラミック基板上に予め下地として銅
以外の金属の層、例えばアルミニウム、チタン、ジルコ
ニウム、クロム、モリブデン、タングステン、ニッケル
等の1種または2種以上を蒸着により形成させてもよい
(4)銅配線層の上に設けた絶縁層 上記(2)の銅配線層の上の少なくとも一部に、必要に
応じセラミック、有機樹脂類等から戒る絶縁層を設ける
。絶縁層は電気抵抗が高く、誘電率が低く、耐熱性があ
ることが望ましい。ポリイミド樹脂はこれらの特性を具
えた好ましい材料である。
絶縁層はさらにフォトエツチングによるパターン形成が
できるような感光性を有する物質であることが好ましい
。感光性ポリイミド樹脂はこの目的に適した好ましい材
料である。ボリイ柔ド樹脂および感光性ポリイミド樹脂
については日経エレクトロニクス1984年8月27日
号、149ページから159ページに記載がある。
(5)銅配線層の上に設けた銅以外の金属の層上記工程
(2)で得られた銅配線層に、電気めっき法によりニッ
ケル等の銅以外の金属のめっき、またはこれを下地とす
る金、銀等の貴金属めっきを施してもよい。
銅以外の金属としてニッケル、コバルト、クロム、モリ
ブデン、タングステン等を用いることができる。
ニッケル等の銅以外の金属のめっきの厚さは0.1ない
し5μm程度、ニッケル等を下地としてめっきした上に
施す金等のめっきの厚さは0.1ないし2μm程度であ
る。
銅以外の金属層は、銅配線層の上に前記絶縁層を設けた
後に、パターン形成により必要な部位に透孔(ピアホー
ル)を作り、この部分で銅配線層に積層されてもよい。
本発明の銅配線セラミック基板の製造方法は下記工程か
ら成る。
(1)セラミック基板に銅層を蒸着する工程基板として
用いるセラミックは、アルξす、ムライト、マグネシア
、窒化アルミニウム、ジルコニア、炭化珪素等のいずれ
でもよい。
本発明のセラミック基板(PGA等)は99゜9999
%以上の純度の銅から成る調書4’ff層を有すること
を特徴とし、従って蒸着には純度99゜9999%以上
の銅を用いる。なおここで言う蒸着には前述のように真
空蒸着法のほか、イオンブレーティング、クラスタイオ
ンビーム法、スパックリング法等の物理的蒸着法(PV
D)を包含する。
銅を蒸着する前にセラミック基板上に予め下地として銅
以外の金属の層、例えばアル柔ニウム、チタン、ジルコ
ニウム、クロム、モリブデン、タングステン、ニッケル
等の1種または2種以上を蒸着により形成させてもよい
蒸着層の厚さは普通1μmから20μm程度であり、3
μmから10μmとすることが多い。
(2)フォトエツチングによる回路パターン形成上記工
程(1)で得られた銅蒸着層に、通常のフォトエツチン
グの方法により回路パターンを形成させる。
〔作用〕
本発明の、また本発明の方法により製造される、セラミ
・ンク基板上に99.9999%以上の純度の銅から成
る銅配線層を有する銅配線セラミック基板は、銅配線層
が蒸着法またはスパッタリングにより形成されても、銅
配線層が緻密で、電気抵抗が低く、線間容量が小さい。
また酸化性あるいは高湿度の雰囲気下でも銅配線層が酸
化または腐食を受けにくい。
配線層に高純度の銅を用いた本発明の配線基板において
、配線層の電気抵抗が低く、線間容量が低いのは、欠陥
の少ない緻密な銅蒸着層が形成され、従ってエツチング
の際に生ずる銅蒸着層の表面の凹凸が少ないためと推定
される。
以下、実施例により本発明をさらに詳細に説明する。
〔実施例1〕 第1図に示すように、アルξす基板lの上にクロム層2
および銅層3を真空蒸着し、クロム層2とfIN3から
戒る蒸着金属層5をエッチして配線パターンを形成した
後、電気めっきによりニッケル層6および金N7を被覆
し配線リード部8を形成した。詳細は下記の通りである
厚さ2mmのアル旦す基板上に、クロムを厚さ0.03
μmに真空蒸着後、純度99.9999%の銅および比
較のため99.999%の銅をそれぞれ、基板温度30
0 ’C1真空度2X10−6Torrで、厚さ5μm
に真空蒸着後、通常のフォトエツチング法により塩化銅
溶液を用いて金属層(銅/クロム層)をエッチし、線I
!40μm、線間40μm、長さ30mmの直線状の配
線パターン(リード部)1000本を互いに平行に形成
した。こうして得られたアルミナ基板上の銅配線パター
ンに通常の電気めっき法によりニッケルを0.5μmの
厚さに下地めっきした後、金を062μmの厚さに電気
めっきした。めっき条件は、ニッケルめっきについては
標準ワット浴を用い、温度60℃、電流密度2.0A/
dm”とし、金めつきについてはシアン化合カリウム浴
を用い、温度50°C2電流密度1.0A/dm2とし
た。
得られた2種の配線層の電気抵抗およ、び線間容量を測
定した。純度99.9999%の銅を用いた場合は純度
99.999%の銅を用いた場合に比し電気抵抗は平均
で約15.7%低く、線間容量は約5.2%小さかった
。純度99.9999%の銅を用いた場合はそれらの変
動も小さかった。
〔実施例2〕 第2図に示すように、208本のビンを設けたアルミナ
基板1の上にクロム層2、銅層3およびクロム層4を順
に真空蒸着し、蒸着金属N5(クロム層+銅層+クロム
N)をエッチして配線パターンを形成した後、ポリイミ
ド樹脂膜9を被覆し、再びクロム層2a、銅層3aおよ
びクロム層4aを蒸着により形成し、蒸着金属層5aを
エッチして配線パターンを形成した。さらに配線パター
ンの先端部を除きポリイミド樹脂膜9aを被覆し、先端
部には実施例1におけると同様、ニッケルメッキ被膜6
と金メツキ被膜7を施した。詳細は下記の通りである。
厚さ2mmのピン付アルξす基板の表面に、クロムを厚
さ0.03μmに真空蒸着後、純度99゜9999%の
銅および比較のため99,999%の銅をそれぞれ、基
板温度300°C1真空度2×10−6To r rで
、厚さ5μmに真空蒸着し、その上にさらにクロムを厚
さ0.03μmに真空蒸着した。3層から戒る蒸着金属
層を通常のフォトエツチング法により塩化銅溶液を用い
てエッチし、線幅20μm、線間20μm、長さ30m
mの直線状の配線パターン(リード部)1000本を互
いに平行に形成した。こうして得られたアルミナ基板上
の銅配線パターンの上に厚さ10μmのポリイミド樹脂
膜を被覆し、その上に前記と同様の方法で厚さ0.03
μmのクロム層、厚さ5μmの銅層および厚さ0.03
μmのクロム層から成る配線パターンを形成した。ワイ
ヤボンディングのために配線部の先端部を残してポリイ
ミド樹脂膜で被覆した。配線部のポリイミド樹脂膜で被
覆してない先端部には、実施例1と同様の方法により0
.5μmの厚さにニッケル下地めっきした後、0.3μ
mの厚さに金めっきした。
得られた2種のPGAについて、配線層の電気抵抗およ
び線間容量を測定した。純度99゜9999%の銅を用
いた場合は純度99,999%の銅を用いた場合に比し
電気抵抗は平均で約17.3%低く、線間容量は約7.
7%小さかった。
これらのPGAを300 ’Cで30分間加熱後に同様
に電気抵抗と線間容量の測定を行ったところ、純度99
.9999%の銅を用いた場合は抵抗の増加は3%、容
量の増加は1%に過ぎなかった。
これに対し純度99,999%の銅を用いた場合は電気
抵抗が15%、容量が12%増加した。
〔発明の効果〕
本発明によると、基板上の銅蒸着層のエツチングにより
形成された配線層の、電気抵抗が低くしかも線間容量が
低い、銅配線セラミック基板を得ることができる。
本発明によると配線層の電気抵抗が低い配線基板が得ら
れるので、回路パターンを微細にすることができる。ま
た、配線基板の銅配線層の線間容量を小さくできるから
、電子回路の高速化に対応することができる。本発明は
、特にPGA (ビングリッドアレイ)の製造に適して
いる。
本発明はセラミック基板上に銅を直接蒸着する場合のみ
ならず、セラミック基板上に設けた他の金属または有機
物質、例えばポリイくドの、下地層を介して銅を蒸着す
る場合にも、有用である。
また本発明は、回路パターンを形成した鋼重導層がニッ
ケル等の銅基外の金属のめっき層を有する場合、またこ
れらの金属めっき層を下地としてさらに金、銀等の貴金
属のめっき層を有する場合にも有用である。
本発明は特にセラ”Q 7り基板上に洞導電層が蒸着さ
れる場合に有効であるが、基板がガラス補強エポキシ樹
脂、金属から戒る場合にも適用可能である。ガラス補強
エポキシ樹脂基板の導電部には一般に銅箔が用いられる
が、微細配線の場合には気相成膜が有利であるから、本
発明を適用できる。
【図面の簡単な説明】
第1図は実施例1で得られたセラミック基板上の配線層
の拡大断面図、第2図は実施例2で得られたビングリッ
ドアレイの配線層の拡大断面図である。 符号の説明 1−−−−−−・・・−セラごツタ基板2−−−−一・
・−クロム蒸着層 2 a−−−−−−−−−−クロム
蒸着層3−・・・−−−一−−銅蒸着層   3a−・
−一−−−−−−・銅蒸着層4−−−−−−・・・−ク
ロム蒸着層 4 a−−−−−−−−−クロム蒸着層5
−・・−−−−−m−蒸着金属層  5a−・・−・・
−・蒸着金属層6−・・・−−−−−ニッケルめっき層
7−−−−−−−・・−金めつき層

Claims (2)

    【特許請求の範囲】
  1. (1)セラミック基板の上に蒸着法により設けられた銅
    導電層が99.9999%以上の純度の銅から成ること
    を特徴とする銅配線セラミック基板。
  2. (2)セラミック基板の上に蒸着法により銅導電層を形
    成し、該銅導電層に回路パターン形成後、電気めっき法
    により銅以外の金属の被膜または該金属を下地とする貴
    金属の被膜を施す銅配線セラミック基板の製造方法にお
    いて、銅蒸着層を形成するための蒸着源として99.9
    999%以上の純度の銅を用いることを特徴とする銅配
    線セラミック基板の製造方法。
JP19566989A 1989-07-28 1989-07-28 銅配線セラミック基板および製造方法 Expired - Fee Related JP2725390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19566989A JP2725390B2 (ja) 1989-07-28 1989-07-28 銅配線セラミック基板および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19566989A JP2725390B2 (ja) 1989-07-28 1989-07-28 銅配線セラミック基板および製造方法

Publications (2)

Publication Number Publication Date
JPH0360192A true JPH0360192A (ja) 1991-03-15
JP2725390B2 JP2725390B2 (ja) 1998-03-11

Family

ID=16345028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19566989A Expired - Fee Related JP2725390B2 (ja) 1989-07-28 1989-07-28 銅配線セラミック基板および製造方法

Country Status (1)

Country Link
JP (1) JP2725390B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274534A (ja) * 2000-03-27 2001-10-05 Toshiba Corp セラミックス銅回路基板およびその製造方法
EP1434265A1 (en) * 2002-12-27 2004-06-30 Mitsubishi Materials Corporation Heat-conducting multilayer substrate and power module substrate
US7128979B2 (en) 2002-04-19 2006-10-31 Mitsubishi Materials Corporation Circuit board, method of producing same, and power module
CN102173274A (zh) * 2010-12-31 2011-09-07 东莞市东日光学科技有限公司 一种不导电装饰膜的应用工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274534A (ja) * 2000-03-27 2001-10-05 Toshiba Corp セラミックス銅回路基板およびその製造方法
JP4557354B2 (ja) * 2000-03-27 2010-10-06 株式会社東芝 セラミックス銅回路基板の製造方法
US7128979B2 (en) 2002-04-19 2006-10-31 Mitsubishi Materials Corporation Circuit board, method of producing same, and power module
EP1434265A1 (en) * 2002-12-27 2004-06-30 Mitsubishi Materials Corporation Heat-conducting multilayer substrate and power module substrate
CN102173274A (zh) * 2010-12-31 2011-09-07 东莞市东日光学科技有限公司 一种不导电装饰膜的应用工艺

Also Published As

Publication number Publication date
JP2725390B2 (ja) 1998-03-11

Similar Documents

Publication Publication Date Title
US5071518A (en) Method of making an electrical multilayer interconnect
US6280640B1 (en) Process for manufacturing a chip carrier substrate
US6323096B1 (en) Method for fabricating a flexible interconnect film with resistor and capacitor layers
US6211468B1 (en) Flexible circuit with conductive vias having off-set axes
CN1278399C (zh) 其上结合有薄膜电容器的多层布线基板的制造工艺
JP4406420B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
KR940010224A (ko) 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법
US7148566B2 (en) Method and structure for an organic package with improved BGA life
US5139856A (en) Plated ceramic or glass substrate having undercoat
KR100764386B1 (ko) 고온공정에 적합한 절연구조체 및 그 제조방법
JP2725390B2 (ja) 銅配線セラミック基板および製造方法
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
JP2508848B2 (ja) 銅配線セラミック基板の製造方法
JP2715579B2 (ja) 銅配線セラミック基板の製造方法
JP2715578B2 (ja) 銅配線セラミック基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JP3057832B2 (ja) 半導体装置
JP3049161B2 (ja) マルチチップ薄膜多層配線板の製造方法
JP2601079B2 (ja) 複合リードフレーム
JPH06283648A (ja) 半導体搭載用配線基板
JPH0618220B2 (ja) チップオンボード
JP2000031612A (ja) 配線基板
JP2001168535A (ja) ビルドアップ配線基板及びその製造方法
JPS60130192A (ja) 半導体用熔射基板の製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees