JP2715578B2 - 銅配線セラミック基板の製造方法 - Google Patents
銅配線セラミック基板の製造方法Info
- Publication number
- JP2715578B2 JP2715578B2 JP19567089A JP19567089A JP2715578B2 JP 2715578 B2 JP2715578 B2 JP 2715578B2 JP 19567089 A JP19567089 A JP 19567089A JP 19567089 A JP19567089 A JP 19567089A JP 2715578 B2 JP2715578 B2 JP 2715578B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- ceramic substrate
- layer
- ppm
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銅配線基板、特に最終的に電気めっきにより
銅以外の金属の被膜を施した銅配線セラミック基板の製
造方法に関する。
銅以外の金属の被膜を施した銅配線セラミック基板の製
造方法に関する。
高密度実装が可能なICパッケージとして、PGA（ピン
グリッドアレイ）基板がある。高信頼性を必要とする用
途のPGA基板には、セラミックを基板とし配線層がアル
ミニウムのものが多く用いられていた。しかし最近、電
子回路の高速化に対応するため、アルミニウムに代わり
電気抵抗の小さい銅が用いられるようになった。銅は高
温では勿論常温でも酸化しやすく、そのままではワイヤ
ボンディングに適しないため、通常、銅配線層にはニッ
ケルメッキまたはニッケルを下地とする金メッキが施さ
れる。例えば第２図に示すように、セラミック基板１の
上にチタン層２および銅導電層３を通常蒸着法により形
成し、フォトエッチングにより回路パターンを形成（パ
ターニングと呼ばれる）した後、電気めっき法によりニ
ッケル等の銅以外の金属の被膜７、例えばニッケルを下
地５として金めっき被膜６が施される。
グリッドアレイ）基板がある。高信頼性を必要とする用
途のPGA基板には、セラミックを基板とし配線層がアル
ミニウムのものが多く用いられていた。しかし最近、電
子回路の高速化に対応するため、アルミニウムに代わり
電気抵抗の小さい銅が用いられるようになった。銅は高
温では勿論常温でも酸化しやすく、そのままではワイヤ
ボンディングに適しないため、通常、銅配線層にはニッ
ケルメッキまたはニッケルを下地とする金メッキが施さ
れる。例えば第２図に示すように、セラミック基板１の
上にチタン層２および銅導電層３を通常蒸着法により形
成し、フォトエッチングにより回路パターンを形成（パ
ターニングと呼ばれる）した後、電気めっき法によりニ
ッケル等の銅以外の金属の被膜７、例えばニッケルを下
地５として金めっき被膜６が施される。
しかし従来の銅配線セラミック基板製造方法による
と、セラミック基板の上に銅導電層を蒸着法により形成
し、フォトエッチングにより回路パターンを形成（パタ
ーニングと呼ばれる）した後、電気めっき法によりニッ
ケル等の銅以外の金属の被膜またはニッケル等を下地と
して金等の貴金属の被膜を施す際に、ニッケル等のめっ
き層が局部的に、第３図ａ）に示すようにホイスカ状
に、または第３図ｂ）に示すように水平方向にひれ状
に、異常成長することがしばしば起きた。第２図にはホ
イスカ状の異常成長を5aで示した。甚だしい場合には本
来電気的に独立でなければならにリード部８同士が短絡
したり、短絡寸前の状態になる。具体例を示すと、平均
めっき厚さが１μｍの場合に異常成長の長さが10μｍ以
上、場合により40μｍにも及ぶ（これは、異常成長部分
では平均めっき速度の10ないし40倍にも及ぶ速度で電析
が起きていることを意味する）。このようなめっき部の
異常成長により、製造された銅配線基板の信頼性が甚だ
しく損なわれる。
と、セラミック基板の上に銅導電層を蒸着法により形成
し、フォトエッチングにより回路パターンを形成（パタ
ーニングと呼ばれる）した後、電気めっき法によりニッ
ケル等の銅以外の金属の被膜またはニッケル等を下地と
して金等の貴金属の被膜を施す際に、ニッケル等のめっ
き層が局部的に、第３図ａ）に示すようにホイスカ状
に、または第３図ｂ）に示すように水平方向にひれ状
に、異常成長することがしばしば起きた。第２図にはホ
イスカ状の異常成長を5aで示した。甚だしい場合には本
来電気的に独立でなければならにリード部８同士が短絡
したり、短絡寸前の状態になる。具体例を示すと、平均
めっき厚さが１μｍの場合に異常成長の長さが10μｍ以
上、場合により40μｍにも及ぶ（これは、異常成長部分
では平均めっき速度の10ないし40倍にも及ぶ速度で電析
が起きていることを意味する）。このようなめっき部の
異常成長により、製造された銅配線基板の信頼性が甚だ
しく損なわれる。
それ故本発明の目的は、蒸発法により形成した銅電導
層に回路パターン形成後、電気めっき法によるニッケル
等銅以外の金属のめっきを施す際に生ずるめっき部の局
部的な異常成長を防止した、信頼性の高い銅配線セラミ
ック基板の製造方法を提供することである。
層に回路パターン形成後、電気めっき法によるニッケル
等銅以外の金属のめっきを施す際に生ずるめっき部の局
部的な異常成長を防止した、信頼性の高い銅配線セラミ
ック基板の製造方法を提供することである。
本発明では上記目的を達成するために、銅蒸着層を形
成する際蒸着源として、純度が99.99％以上で酸素含有
量が2ppm以下である銅を用いるか、または純度が99.99
％以上で硫黄含有量が4ppm以下である銅を用いるように
した。ただし純度が99.99％以上の銅に酸素と硫黄が共
存する場合には、酸素含有量と硫黄含有量の和が0.7ppm
以下となるようにした。酸素と硫黄の合計含有量の上限
が小さくなる理由は、酸素と硫黄が共存すると二酸化硫
黄の生成によりガス化が生じ易くなるためと思われる。
成する際蒸着源として、純度が99.99％以上で酸素含有
量が2ppm以下である銅を用いるか、または純度が99.99
％以上で硫黄含有量が4ppm以下である銅を用いるように
した。ただし純度が99.99％以上の銅に酸素と硫黄が共
存する場合には、酸素含有量と硫黄含有量の和が0.7ppm
以下となるようにした。酸素と硫黄の合計含有量の上限
が小さくなる理由は、酸素と硫黄が共存すると二酸化硫
黄の生成によりガス化が生じ易くなるためと思われる。
本発明における銅蒸着層には、真空蒸着法のほかイオ
ンプレーティング，クラスタイオンビーム法，スパッタ
リング法等の物理的蒸着法（PVD）により形成された銅
層を包含する。
ンプレーティング，クラスタイオンビーム法，スパッタ
リング法等の物理的蒸着法（PVD）により形成された銅
層を包含する。
本発明の方法は下記工程から成る。
（１）セラミック基板に銅層を蒸着する工程 基板として用いるセラミックは、アルミナ、ムライ
ト、マグネシア、窒化アルミニウム、ジルコニア，炭化
珪素等のいずれでもよい。
ト、マグネシア、窒化アルミニウム、ジルコニア，炭化
珪素等のいずれでもよい。
本発明はセラミック基板に銅層を蒸着する工程で蒸着
源として99.99％以上の純度でしかも酸素含有量が2ppm
以下である銅を用いるか、99.9％以上の純度でしかも硫
黄含有量が4ppm以上である銅を用いることを特徴とす
る。好ましくは、酸素含有量が0.3ppm以下の銅または硫
黄含有量が1ppm以下の銅を用いる。
源として99.99％以上の純度でしかも酸素含有量が2ppm
以下である銅を用いるか、99.9％以上の純度でしかも硫
黄含有量が4ppm以上である銅を用いることを特徴とす
る。好ましくは、酸素含有量が0.3ppm以下の銅または硫
黄含有量が1ppm以下の銅を用いる。
酸素含有量が2ppmを超える銅を用いると、ニッケルめ
っき等の際に前記のようなホイスカ状、ひれ状等の異常
な成長が起きる。酸素含有量が2ppm以下であればめっき
部の異常成長が極めて少なく、あってもその長さが短
い。0.3ppm以下であれば異常成長は皆無となる。
っき等の際に前記のようなホイスカ状、ひれ状等の異常
な成長が起きる。酸素含有量が2ppm以下であればめっき
部の異常成長が極めて少なく、あってもその長さが短
い。0.3ppm以下であれば異常成長は皆無となる。
純度99.99％以上で酸素含有量2ppm以下の銅を得るに
は、特開昭60−244054号等に記載された方法を用いるこ
とができる。
は、特開昭60−244054号等に記載された方法を用いるこ
とができる。
同じように、硫黄含有量が4ppmを超える銅を用いる
と、めっき部の異常成長が起きる。硫黄含有量4ppm以下
であれば、めっき部の異常成長が極めて少なく、あって
もその長さが短い。硫黄含有量を1ppm以下とすれば異常
成長は皆無となる。
と、めっき部の異常成長が起きる。硫黄含有量4ppm以下
であれば、めっき部の異常成長が極めて少なく、あって
もその長さが短い。硫黄含有量を1ppm以下とすれば異常
成長は皆無となる。
純度99.99％以上で硫黄含有量4ppm以下の銅を得るに
は、特開昭57−16187号、同57−16188号、特開昭61−84
389号等に記載された方法を用いることができる。
は、特開昭57−16187号、同57−16188号、特開昭61−84
389号等に記載された方法を用いることができる。
銅を蒸着する前にセラミック基板上に予め下地として
銅以外の金属の層，例えばアルミニウム、チタン、ジル
コニウム、クロム、モリブデン、タングステン、ニッケ
ル等の１種または２種以上を蒸着により形成されてもよ
い。
銅以外の金属の層，例えばアルミニウム、チタン、ジル
コニウム、クロム、モリブデン、タングステン、ニッケ
ル等の１種または２種以上を蒸着により形成されてもよ
い。
蒸着する厚さは普通１μｍから20μｍ程度であり、３
μｍから10μｍとすることが多い。
μｍから10μｍとすることが多い。
（２）フォトエッチングによる回路パターン形成 上記工程（１）で得られた銅蒸着層に、通常のフォト
エッチングの方法により回路パターンを形成させる。
エッチングの方法により回路パターンを形成させる。
（３）銅配線層の上に銅以外の金属をめっきする工程 上記工程（２）で得られた銅配線層に、電気めっき法
によりニッケル等の銅以外の金属のめっき、またはニッ
ケル等を下地としてさらに貴金属めっきを施す。めっき
のために用いる金属はニッケル、コバルト、クロム、モ
リブデン、タングステン等から選ぶことができるが、ニ
ッケル、コバルト、クロムのようにめっき時に樹枝状成
長を生じ易い金属の場合本発明の効果が顕著である。
によりニッケル等の銅以外の金属のめっき、またはニッ
ケル等を下地としてさらに貴金属めっきを施す。めっき
のために用いる金属はニッケル、コバルト、クロム、モ
リブデン、タングステン等から選ぶことができるが、ニ
ッケル、コバルト、クロムのようにめっき時に樹枝状成
長を生じ易い金属の場合本発明の効果が顕著である。
必要に応じ、上記の銅以外の金属のめっきの上に別の
金属、特に金等に貴金属をさらにめっきしてもよい。
金属、特に金等に貴金属をさらにめっきしてもよい。
めっきの方法、条件等に特に制限はなく、通常の通り
でよい。ニッケル等の銅以外の金属のめっきの厚さは0.
1ないし５μｍ程度、ニッケル等を下地としてめっきし
た上に施す金等のめっきの厚さは0.1ないし２μｍ程度
である。
でよい。ニッケル等の銅以外の金属のめっきの厚さは0.
1ないし５μｍ程度、ニッケル等を下地としてめっきし
た上に施す金等のめっきの厚さは0.1ないし２μｍ程度
である。
本発明の方法に従い、蒸着源として99.99％以上の純
度でしかも酸素含有量が2ppm以下である銅を用いるか、
99.99％以上の純度でしかも硫黄含有量が4ppm以下であ
る銅を用いてセラミック基板に銅導電層を蒸着し、形成
した銅導電層に回路パターン形成後、電気めっき法によ
りニッケル等銅以外の金属めっきまたはニッケル等を下
地とする金等の貴金属めっきを施すことにより、めっき
部の局所的な異常成長を伴わないでめっきができ、銅配
線セラミック基板を製造することができる。
度でしかも酸素含有量が2ppm以下である銅を用いるか、
99.99％以上の純度でしかも硫黄含有量が4ppm以下であ
る銅を用いてセラミック基板に銅導電層を蒸着し、形成
した銅導電層に回路パターン形成後、電気めっき法によ
りニッケル等銅以外の金属めっきまたはニッケル等を下
地とする金等の貴金属めっきを施すことにより、めっき
部の局所的な異常成長を伴わないでめっきができ、銅配
線セラミック基板を製造することができる。
銅蒸着膜中の酸素または硫黄の含有量が小さいとエッ
チングの際に銅蒸着層の表面の結晶粒子の欠落が少なく
なるため、エッチングされた面が平滑になる。エッチン
グされた面が平滑になると、めっきの際の電流分布が比
較的均一になるので、異常成長の発生を防ぐことができ
る。
チングの際に銅蒸着層の表面の結晶粒子の欠落が少なく
なるため、エッチングされた面が平滑になる。エッチン
グされた面が平滑になると、めっきの際の電流分布が比
較的均一になるので、異常成長の発生を防ぐことができ
る。
以下、本発明の方法を実施例により詳細に説明する。
第１図に示すように、厚さ2mmのアルミナ基板１上
に、チタンを厚さ0.03μｍに真空蒸着してチタン層２を
形成した後、純度99.99％で第１表に示すように酸素お
よび硫黄含有量の異なる11種の銅蒸着材料を、基板温度
300℃、真空度３×10-6Torrで、厚さ６μｍに真空蒸着
して銅蒸着層３を形成した。通常のフォトエッチング法
により塩化銅溶液を用いて金属層４（銅／チタン層）を
エッチし、線幅40μｍ、線間40μｍ、長さ20mmの直線状
の配線パターン（リード部）1000本を互いに平行に形成
した。こうして得られたアルミナ基板上の銅配線パター
ンに、通常の電気めっき法によりニッケルを0.5μｍの
厚さに下地めっきしニッケル被膜５を形成した後、金を
0.5μｍの厚さに電気めっきし金被膜６を形成した。め
っき条件は、ニッケルめっきについては標準ワット浴を
用い、温度60℃、電流密度2.0A/dm2とし、金めっきにつ
いてはシアン化金カリウム浴を用い、温度50℃、電流密
度1.0A/dm2とした。これによりセラミック基板１の上に
配線リード部８が形成された。第１図で４は蒸着で形成
された層（蒸着層）を、７はめっき層を示す。
に、チタンを厚さ0.03μｍに真空蒸着してチタン層２を
形成した後、純度99.99％で第１表に示すように酸素お
よび硫黄含有量の異なる11種の銅蒸着材料を、基板温度
300℃、真空度３×10-6Torrで、厚さ６μｍに真空蒸着
して銅蒸着層３を形成した。通常のフォトエッチング法
により塩化銅溶液を用いて金属層４（銅／チタン層）を
エッチし、線幅40μｍ、線間40μｍ、長さ20mmの直線状
の配線パターン（リード部）1000本を互いに平行に形成
した。こうして得られたアルミナ基板上の銅配線パター
ンに、通常の電気めっき法によりニッケルを0.5μｍの
厚さに下地めっきしニッケル被膜５を形成した後、金を
0.5μｍの厚さに電気めっきし金被膜６を形成した。め
っき条件は、ニッケルめっきについては標準ワット浴を
用い、温度60℃、電流密度2.0A/dm2とし、金めっきにつ
いてはシアン化金カリウム浴を用い、温度50℃、電流密
度1.0A/dm2とした。これによりセラミック基板１の上に
配線リード部８が形成された。第１図で４は蒸着で形成
された層（蒸着層）を、７はめっき層を示す。
ニッケルめっき終了時および金めっきまで終了した配
線パターンの表面を観察した。その結果を第１表に示
す。第１表中酸素含有量4ppm（試験番号１）、硫黄含有
量7ppm（試験番号５）、酸素0.5ppm、硫黄1.0ppm（試験
番号９）の欄は本発明の範囲外の比較例に相当する。第
１表で異常成長発生率は、リード部1000本について異常
成長が発生した本数の百分率を示し、短絡の発生数はリ
ード部1000本のうち隣接するリード部間で短絡の発生し
た本数を示す。
線パターンの表面を観察した。その結果を第１表に示
す。第１表中酸素含有量4ppm（試験番号１）、硫黄含有
量7ppm（試験番号５）、酸素0.5ppm、硫黄1.0ppm（試験
番号９）の欄は本発明の範囲外の比較例に相当する。第
１表で異常成長発生率は、リード部1000本について異常
成長が発生した本数の百分率を示し、短絡の発生数はリ
ード部1000本のうち隣接するリード部間で短絡の発生し
た本数を示す。
第１表から明らかなように、本発明に従い純度が99.9
9％で硫黄を検出せず酸素含有量2ppm以下の銅（試験番
号2,3,4）、または純度が99.99％で酸素を検出せず硫黄
含有量4ppm以下（試験番号6,7,8）の銅を用いて蒸着し
た場合には、異常成長による線間の短絡は生じなかっ
た。酸素含有量1.8ppmまたは硫黄含有量3.5ppmの場合に
は、異常成長が約10％強の率で発生したが、短等は生じ
ていない。酸素含有量が0.2ppmまたは硫黄含有量0.8ppm
の場合（試験番号４および８）には、異常成長は皆無と
なった。これに対し純度99.99％でも酸素含有量が2ppm
を超える銅または硫黄含有量が4ppmを超える銅を用いて
蒸着した場合（試験番号１および５）には、異常成長が
高い割合で発生し、線間の短絡が生じた。
9％で硫黄を検出せず酸素含有量2ppm以下の銅（試験番
号2,3,4）、または純度が99.99％で酸素を検出せず硫黄
含有量4ppm以下（試験番号6,7,8）の銅を用いて蒸着し
た場合には、異常成長による線間の短絡は生じなかっ
た。酸素含有量1.8ppmまたは硫黄含有量3.5ppmの場合に
は、異常成長が約10％強の率で発生したが、短等は生じ
ていない。酸素含有量が0.2ppmまたは硫黄含有量0.8ppm
の場合（試験番号４および８）には、異常成長は皆無と
なった。これに対し純度99.99％でも酸素含有量が2ppm
を超える銅または硫黄含有量が4ppmを超える銅を用いて
蒸着した場合（試験番号１および５）には、異常成長が
高い割合で発生し、線間の短絡が生じた。
他方、0.5ppmの酸素と1ppmの硫黄とを含む純度99.99
％の銅を用いた場合には、異常成長発生率は低いにも関
わらず、線間の短絡が生じた。しかし0.3ppmの酸素と0.
3ppmの硫黄（酸素と硫黄の和は0.6ppm）とを含む純度9
9.99％の銅を用いた場合には異常成長は発生せず、線間
の短絡も生じなかった。
％の銅を用いた場合には、異常成長発生率は低いにも関
わらず、線間の短絡が生じた。しかし0.3ppmの酸素と0.
3ppmの硫黄（酸素と硫黄の和は0.6ppm）とを含む純度9
9.99％の銅を用いた場合には異常成長は発生せず、線間
の短絡も生じなかった。
本発明の方法によると、セラミック基板上に蒸験番号
１）、硫黄含有量7ppm（試験番号５）、酸素0.5ppm、硫
黄1.0ppm（試験番号９）の欄は本発明の範囲外の比較例
に相当する。第１表で異常成長発生率は、リード部1000
本について異常成長が発生した本数の百分率を示し、に
ホイスカ状等に異常成長する現象が生じなくなり、電気
的に独立でなければならないリード同士の短絡または短
絡寸前の状態になることが防がれる。本発明の方法は特
にセラミック基板上に銅導電層を蒸着する場合に有効で
ある。
１）、硫黄含有量7ppm（試験番号５）、酸素0.5ppm、硫
黄1.0ppm（試験番号９）の欄は本発明の範囲外の比較例
に相当する。第１表で異常成長発生率は、リード部1000
本について異常成長が発生した本数の百分率を示し、に
ホイスカ状等に異常成長する現象が生じなくなり、電気
的に独立でなければならないリード同士の短絡または短
絡寸前の状態になることが防がれる。本発明の方法は特
にセラミック基板上に銅導電層を蒸着する場合に有効で
ある。
本発明において、蒸着源とする銅に酸素含有量または
硫黄含有量の低い銅を用いると、その後のめっき工程で
のめっき層の異常成長が生じない理由は、前述した通
り、酸素または硫黄の含有量が小さいとエッチングの際
に銅蒸着層の表面の結晶粒子の欠落が生ぜず、エッチン
グ後の表面の凹凸が少ないため、めっきの際の電流分布
が比較的均一になるためである。
硫黄含有量の低い銅を用いると、その後のめっき工程で
のめっき層の異常成長が生じない理由は、前述した通
り、酸素または硫黄の含有量が小さいとエッチングの際
に銅蒸着層の表面の結晶粒子の欠落が生ぜず、エッチン
グ後の表面の凹凸が少ないため、めっきの際の電流分布
が比較的均一になるためである。
本発明の方法によると、銅蒸着層に銅以外の金属のめ
っきを施す際に異常成長がないだけでなく、メッキ後の
回路パターンのエッジの凹凸が少なくなり、鮮鋭な回路
ターンが得られる。その結果パターンを微細にすること
が可能となる。
っきを施す際に異常成長がないだけでなく、メッキ後の
回路パターンのエッジの凹凸が少なくなり、鮮鋭な回路
ターンが得られる。その結果パターンを微細にすること
が可能となる。
本発明の方法によると、セラミック基板上に蒸着した
銅配線層に、前記のようなめっき層の異常成長を生ずる
ことなくニッケル等の銅以外の金属をめっきすることが
可能になるから、導電層に電気抵抗の小さい銅を用いた
ワイヤボンディングに適するセラミック配線基板を作る
ことができ、電子回路の例えば演算速度の高速化に対応
することができる。本発明の方法は、例えばPGA（ピン
グリッドアレイ）や、TAB（テープオートメーテッドボ
ンディング）、FPC（フレキシブルプリンド基板）等に
適用できる。
銅配線層に、前記のようなめっき層の異常成長を生ずる
ことなくニッケル等の銅以外の金属をめっきすることが
可能になるから、導電層に電気抵抗の小さい銅を用いた
ワイヤボンディングに適するセラミック配線基板を作る
ことができ、電子回路の例えば演算速度の高速化に対応
することができる。本発明の方法は、例えばPGA（ピン
グリッドアレイ）や、TAB（テープオートメーテッドボ
ンディング）、FPC（フレキシブルプリンド基板）等に
適用できる。
本発明の方法はセラミック基板上に銅を直接蒸着する
場合のみならず、セラミック基板上に蒸着等により設け
た他の金属の下地層を介して銅を蒸着する場合にも、有
用である。
場合のみならず、セラミック基板上に蒸着等により設け
た他の金属の下地層を介して銅を蒸着する場合にも、有
用である。
また本発明の方法は、回路パターンを形成した銅電導
層にニッケル等の銅以外の金属のめっきを施した後、こ
の層を下地としてさらに金、銀等の貴金属をめっきする
場合にも有用である。
層にニッケル等の銅以外の金属のめっきを施した後、こ
の層を下地としてさらに金、銀等の貴金属をめっきする
場合にも有用である。
本発明の方法によると、電流密度を高くして電気めっ
きの速度を増大させることが可能になり、生産効率を高
めることができる。
きの速度を増大させることが可能になり、生産効率を高
めることができる。
第１図は本発明の実施例で得られたセラミック基板上の
配線層の拡大断面図、第２図は従来の方法で製造された
セラミック基板上の配線層の異常成長の部分における拡
大断面図、第３図はセラミック基板上の蒸着銅配線層に
ニッケル等を電気めっきした際に生ずるホイスカ状（第
３図ａ））およびひれ状（第３図ｂ））の異常成長の状
態を示す説明図である。 符号の説明 １……セラミック基板、２……チタン蒸着層 ３……銅蒸着層、４……蒸着層 ５……ニッケルめっき層 5a……ニッケルめっき層の異常成長部 ６……金めっき層 ７……めっき層、８……配線層
配線層の拡大断面図、第２図は従来の方法で製造された
セラミック基板上の配線層の異常成長の部分における拡
大断面図、第３図はセラミック基板上の蒸着銅配線層に
ニッケル等を電気めっきした際に生ずるホイスカ状（第
３図ａ））およびひれ状（第３図ｂ））の異常成長の状
態を示す説明図である。 符号の説明 １……セラミック基板、２……チタン蒸着層 ３……銅蒸着層、４……蒸着層 ５……ニッケルめっき層 5a……ニッケルめっき層の異常成長部 ６……金めっき層 ７……めっき層、８……配線層
Claims (4)
- 【請求項１】セラミック基板の上に蒸着法により銅導電
層を形成し、該銅導電層に回路パターン形成後、電気め
っき法により銅以外の金属の被膜を施す銅配線セラミッ
ク基板の製造方法において、銅蒸着層を形成するための
蒸着源として純度が99.99％以上、かつ酸素含有量が2pp
m以下であり、硫黄を含む場合には酸素含有量と硫黄含
有量の和が0.7ppm以下である銅を用いることを特徴とす
る銅配線セラミック基板の製造方法。 - 【請求項２】前記銅以外の金属がニッケル、コバルト、
クロムのうちから選ばれる請求項第１項の銅配線セラミ
ック基板の製造方法。 - 【請求項３】セラミック基板の上に蒸着法により銅導電
層を形成し、該銅導電層に回路パターン形成後、電気め
っき法により銅以外の金属の被膜を施す銅配線セラミッ
ク基板の製造方法において、銅蒸着層を形成するための
蒸着源として純度が99.99％以上、かつ硫黄含有量が4pp
m以下であり、酸素を含む場合には酸素含有量と硫黄含
有量の和が0.7ppm以下である銅を用いることを特徴とす
る銅配線セラミック基板の製造方法。 - 【請求項４】前記銅以外の金属がニッケル、コバルト、
クロムのうちから選ばれる請求項第１項の銅配線セラミ
ック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19567089A JP2715578B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19567089A JP2715578B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360184A JPH0360184A (ja) | 1991-03-15 |
| JP2715578B2 true JP2715578B2 (ja) | 1998-02-18 |
Family
ID=16345045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19567089A Expired - Fee Related JP2715578B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715578B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013024813A1 (ja) * | 2011-08-12 | 2013-02-21 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
-
1989
- 1989-07-28 JP JP19567089A patent/JP2715578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360184A (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935312A (en) | Film carrier having tin and indium plated layers | |
| JP3154713B2 (ja) | 異方性導電膜およびその製造方法 | |
| CN1419273A (zh) | 其上结合有薄膜电容器的多层布线基板的制造工艺 | |
| EP0608603A1 (en) | Improved copper-based metallizations for hybrid integrated circuits | |
| JP3728572B2 (ja) | 配線基板の製造方法 | |
| JP2508848B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP2715578B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP2715579B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP2000513152A (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| JP2526586B2 (ja) | 配線基板の製造方法 | |
| JP2725390B2 (ja) | 銅配線セラミック基板および製造方法 | |
| JP4683715B2 (ja) | 配線基板 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JP3049161B2 (ja) | マルチチップ薄膜多層配線板の製造方法 | |
| JP3554195B2 (ja) | 配線基板 | |
| JPH0582524A (ja) | 電極の製造方法およびその接続方法 | |
| JP2001274548A (ja) | セラミック配線基板の製造方法 | |
| JP2023066606A (ja) | 配線回路基板およびその製造方法 | |
| KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
| JP2000124571A (ja) | ボンディング用プリント配線板 | |
| JPS62239592A (ja) | 導体パタ−ンの形成方法 | |
| JP2002280422A (ja) | 半導体装置用テープキャリア | |
| JPH06260482A (ja) | 半導体装置 | |
| JPH06283648A (ja) | 半導体搭載用配線基板 | |
| JPH043991A (ja) | 厚膜集積回路の配線導体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |