JP2508848B2 - 銅配線セラミック基板の製造方法 - Google Patents
銅配線セラミック基板の製造方法Info
- Publication number
- JP2508848B2 JP2508848B2 JP19567289A JP19567289A JP2508848B2 JP 2508848 B2 JP2508848 B2 JP 2508848B2 JP 19567289 A JP19567289 A JP 19567289A JP 19567289 A JP19567289 A JP 19567289A JP 2508848 B2 JP2508848 B2 JP 2508848B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating
- ceramic substrate
- layer
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銅配線基板、特に最終的に電気めっきにより
他の金属のめっきを施した銅配線セラミック基板の製造
方法に関する。
他の金属のめっきを施した銅配線セラミック基板の製造
方法に関する。
高密度実装が可能なICパッケージとして、PGA（ピン
グリッドアレイ）基板がある。高信頼性を必要とする用
途のPAG基板には、セラミックを基板とし配線層がアル
ミニウムのものが多く用いられていた。しかし最近、電
子回路の高速化に対応するため、アルミニウムに代わり
電気抵抗の小さい銅が用いられるようになった。銅は高
温では勿論常温でも酸化しやすく、そのままではワイヤ
ボンディングに適しないため、銅配線層にはニッケル等
の銅以外の金属の被膜、またはニッケル等を下地として
金等の貴金属の被膜を、電気めっき法により施す。
グリッドアレイ）基板がある。高信頼性を必要とする用
途のPAG基板には、セラミックを基板とし配線層がアル
ミニウムのものが多く用いられていた。しかし最近、電
子回路の高速化に対応するため、アルミニウムに代わり
電気抵抗の小さい銅が用いられるようになった。銅は高
温では勿論常温でも酸化しやすく、そのままではワイヤ
ボンディングに適しないため、銅配線層にはニッケル等
の銅以外の金属の被膜、またはニッケル等を下地として
金等の貴金属の被膜を、電気めっき法により施す。
例えば第２図に示すように、セラミック基板１の上に
蒸着法によりクロム蒸着層２、銅蒸着層３を設け、導電
層を形成し、フォトエッチングにより回路パターンを形
成（パターニングと呼ばれる）した後、ニッケルめっき
層５、金めっき層６が順次形成される。
蒸着法によりクロム蒸着層２、銅蒸着層３を設け、導電
層を形成し、フォトエッチングにより回路パターンを形
成（パターニングと呼ばれる）した後、ニッケルめっき
層５、金めっき層６が順次形成される。
セラミック基板１の上に蒸着法により形成した銅導電
層３に、フォトエッチングにより回路パターンを形成
（パターニングと呼ばれる）した後、ニッケル等の銅以
外の金属の被膜を電気めっき法により施す際に、ニッケ
ル等のめっき層が第３図に示すように局部的に、ホイス
カー状、または水平方向にひれ状に、異常成長すること
がしばしばあり、甚だしい場合には本来電気的に独立で
なければならないリード部８同士が短絡したり、短絡寸
前の状態になる。具体例を示すと、平均めっき厚さが１
μｍの場合に異常成長の長さが10μｍ以上、場合により
40μｍにも及ぶ（これは、異常成長部分では平均めっき
速度の10ないし40倍にも及ぶ速度で電析が起きているこ
とを意味する）。ニッケル等を下地としてさらに金等の
貴金属の被膜を形成する場合も、下地のめっきの局部的
な異常成長で同様の障害が生ずる。第２図にニッケルめ
っきの局部的なホイスカ状異常成長を5aとして示した。
このようなめっき部の異常成長によっって、製造された
銅配線基板の信頼性あるいは歩留まりが甚だしく損なわ
れる。
層３に、フォトエッチングにより回路パターンを形成
（パターニングと呼ばれる）した後、ニッケル等の銅以
外の金属の被膜を電気めっき法により施す際に、ニッケ
ル等のめっき層が第３図に示すように局部的に、ホイス
カー状、または水平方向にひれ状に、異常成長すること
がしばしばあり、甚だしい場合には本来電気的に独立で
なければならないリード部８同士が短絡したり、短絡寸
前の状態になる。具体例を示すと、平均めっき厚さが１
μｍの場合に異常成長の長さが10μｍ以上、場合により
40μｍにも及ぶ（これは、異常成長部分では平均めっき
速度の10ないし40倍にも及ぶ速度で電析が起きているこ
とを意味する）。ニッケル等を下地としてさらに金等の
貴金属の被膜を形成する場合も、下地のめっきの局部的
な異常成長で同様の障害が生ずる。第２図にニッケルめ
っきの局部的なホイスカ状異常成長を5aとして示した。
このようなめっき部の異常成長によっって、製造された
銅配線基板の信頼性あるいは歩留まりが甚だしく損なわ
れる。
異常成長部5aの発生を制御しようとすると、製造を高
速化できない。
速化できない。
それ故本発明の目的は、蒸着法により形成した銅電導
層に回路パターン形成後、電気めっき法によるニッケル
等銅以外の金属の被膜を形成する際に生ずるめっき部の
局部的な異常成長を防止した、信頼性の高い銅配線セラ
ミック基板の製造方法を提供することである。
層に回路パターン形成後、電気めっき法によるニッケル
等銅以外の金属の被膜を形成する際に生ずるめっき部の
局部的な異常成長を防止した、信頼性の高い銅配線セラ
ミック基板の製造方法を提供することである。
本発明の他の目的は、製造の高速化が可能な銅配線セ
ラミック基板の製造方法を提供することである。
ラミック基板の製造方法を提供することである。
本発明では上記目的を達成するために、銅蒸着層を形
成する際に、蒸着源として99.999％以上の純度の銅を用
いるようにした。
成する際に、蒸着源として99.999％以上の純度の銅を用
いるようにした。
好ましくは99.9994％以上の純度の銅を用いる。
本発明における銅蒸着層には、真空蒸着法のほかイオ
ンプレーティング，クラスタイオンビーム法，スパッタ
リング法等の物理的蒸着法（PVD）により形成された銅
層を包含する。
ンプレーティング，クラスタイオンビーム法，スパッタ
リング法等の物理的蒸着法（PVD）により形成された銅
層を包含する。
本発明の方法は下記工程から成る。
（１）セラミック基板に銅層を蒸着する工程 基板として用いるセラミックは、アルミナ、ムライ
ト、マグネシア、窒化アルミニウム、ジルコニア，炭化
珪素等のいずれでもよい。
ト、マグネシア、窒化アルミニウム、ジルコニア，炭化
珪素等のいずれでもよい。
本発明は金属、プラスチック，ガラス、エポキシ等の
基板にも適用できるが、セラミック基板はこれらに比し
て表面が粗いので、前述の問題が生じ易く、従ってセラ
ミックに適用すると効果が顕著である。
基板にも適用できるが、セラミック基板はこれらに比し
て表面が粗いので、前述の問題が生じ易く、従ってセラ
ミックに適用すると効果が顕著である。
本発明は蒸着源として99.999％以上の純度の銅を用い
ることを特徴とする。好ましくは99.9994％以上の純度
の銅を用いる。純度99.999％未満の銅を用いると、ニッ
ケルめっき等の際に前記のようなホイスカ状またはひれ
状の異常な成長が起きる。純度99.999％以上であればホ
イスカ状の成長は皆無に近くなり、ひれ状の成長も目立
って減少する。99.9994％以上の純度とすると、ひれ状
の成長も防止される。
ることを特徴とする。好ましくは99.9994％以上の純度
の銅を用いる。純度99.999％未満の銅を用いると、ニッ
ケルめっき等の際に前記のようなホイスカ状またはひれ
状の異常な成長が起きる。純度99.999％以上であればホ
イスカ状の成長は皆無に近くなり、ひれ状の成長も目立
って減少する。99.9994％以上の純度とすると、ひれ状
の成長も防止される。
99.9999％以上の純度とすると、異常成長がないだけ
でなく、メッキ後の回路パターンのエッジの凹凸が少な
くなり、鮮鋭な回路パターンが得られる。その結果パタ
ーンを微細にすることが可能となる。
でなく、メッキ後の回路パターンのエッジの凹凸が少な
くなり、鮮鋭な回路パターンが得られる。その結果パタ
ーンを微細にすることが可能となる。
銅を蒸着する前にセラミック基板上に予め下地として
銅以外の金属の層，例えばアルミニウム、チタン、ジル
コニウム、クロム、モリブデン、タングステン、ニッケ
ル等の１種または２種以上を蒸着により形成させてもよ
い。
銅以外の金属の層，例えばアルミニウム、チタン、ジル
コニウム、クロム、モリブデン、タングステン、ニッケ
ル等の１種または２種以上を蒸着により形成させてもよ
い。
蒸着する厚さは普通１μｍから20μｍ程度であり、３
μｍから10μｍとすることが多い。
μｍから10μｍとすることが多い。
（２）フォトエッチングによる回路パターン形成 上記工程（１）で得られた銅蒸着層に、通常のフォト
エッチングの方法により回路パターンを形成させる。
エッチングの方法により回路パターンを形成させる。
（３）銅配線層の上に銅以外の金属をめっきする工程 上記工程（２）で得られた銅配線層に、電気めっき法
によりニッケル等の銅以外の金属のめっき、またはニッ
ケル等を下地とする貴金属のめっきを施す。めっきのた
めに用いる金属はニッケル、コバルト、クロム、モリブ
デン、タングステン等から選ぶことができるが、ニッケ
ル、コバルト、クロムのようにめっき時に樹枝状成長を
生じ易い金属の場合本発明の効果が顕著である。
によりニッケル等の銅以外の金属のめっき、またはニッ
ケル等を下地とする貴金属のめっきを施す。めっきのた
めに用いる金属はニッケル、コバルト、クロム、モリブ
デン、タングステン等から選ぶことができるが、ニッケ
ル、コバルト、クロムのようにめっき時に樹枝状成長を
生じ易い金属の場合本発明の効果が顕著である。
必要に応じ、上記の銅以外の金属のめっきの上に別の
金属、特に金、銀等の貴金属をさらにめっきしてもよ
い。
金属、特に金、銀等の貴金属をさらにめっきしてもよ
い。
めっきの方法、条件等に特に制限はなく、通常の通り
でよい。ニッケル等の銅以外の金属のめっきの厚さは0.
1ないし５μｍ程度、ニッケル等を下地としてめっきし
た上に施す金等のめっきの厚さは0.1ないし２μｍ程度
である。
でよい。ニッケル等の銅以外の金属のめっきの厚さは0.
1ないし５μｍ程度、ニッケル等を下地としてめっきし
た上に施す金等のめっきの厚さは0.1ないし２μｍ程度
である。
本発明の方法に従い蒸着源として99.999％以上の純度
の銅を用いてセラミック基板に銅導電層を蒸着し、形成
した銅導電層に回路パターン形成後、電気めっき法によ
りニッケル等銅以外の金属のめっきまたはニッケル等を
下地とする金等の貴金属めっきを施すことにより、めっ
き部の局部的な異常成長を伴わないでめっきができ、銅
配線セラミック基板を製造することができる。
の銅を用いてセラミック基板に銅導電層を蒸着し、形成
した銅導電層に回路パターン形成後、電気めっき法によ
りニッケル等銅以外の金属のめっきまたはニッケル等を
下地とする金等の貴金属めっきを施すことにより、めっ
き部の局部的な異常成長を伴わないでめっきができ、銅
配線セラミック基板を製造することができる。
蒸着に高純度の銅を用いるとその後のめっき工程でめ
っき層の異常成長が生じないのは、表面の結晶粒子の欠
落のない銅蒸着層が形成され、従ってエッチングの際に
生ずる銅蒸着層の表面の凹凸が少ないため、めっきの際
の電流分布が比較的均一になり、特に先端効果による金
属の急速な析出が起きないためであることを推定され
る。
っき層の異常成長が生じないのは、表面の結晶粒子の欠
落のない銅蒸着層が形成され、従ってエッチングの際に
生ずる銅蒸着層の表面の凹凸が少ないため、めっきの際
の電流分布が比較的均一になり、特に先端効果による金
属の急速な析出が起きないためであることを推定され
る。
以下、実施例により本発明をさらに詳細に説明する。
第１図に示すように、アルミナ基板１の上に蒸着法に
よりクロム蒸着層２、銅蒸着層３から成る導電層を形成
し、フォトエッチングにより回路パターンを形成（パタ
ーニングと呼ばれる）した後、電気めっきによりニッケ
ルめっき層５、金めっき層６を形成した。詳細は下記の
通りである。
よりクロム蒸着層２、銅蒸着層３から成る導電層を形成
し、フォトエッチングにより回路パターンを形成（パタ
ーニングと呼ばれる）した後、電気めっきによりニッケ
ルめっき層５、金めっき層６を形成した。詳細は下記の
通りである。
厚さ2mmのアルミナ基板上に、チタンを厚さ0.03μｍ
に真空蒸着後、第１表に示すように純度の異なる４種の
銅を、基板温度300℃、真空度２×10-2Torrで、厚さ５
μｍに真空蒸着後、通常のフォトエッチング法により塩
化銅溶液を用いて金属層（銅／チタン層）をエッチし、
線幅40μｍ、線間40μｍ、長さ10mmの直線状の配線パタ
ーン（リード部）1000本を互いに平行に形成した。こう
して得られたアルミナ基板上の銅配線パターンに、通常
の電気めっき法によりニッケルを0.5μｍの厚さに下地
めっきした後、金を0.5μｍの厚さに電気めっきした。
めっき条件は、ニッケルめっきについては標準ワット浴
を用い、温度60℃、電流密度2.0A/dm2とし、金めっきに
ついてはシアン化金カリウム浴を用い、温度50℃、電流
密度1.0A/dm2とした。第１図で４は蒸着層を、７はめっ
き層を示す。
に真空蒸着後、第１表に示すように純度の異なる４種の
銅を、基板温度300℃、真空度２×10-2Torrで、厚さ５
μｍに真空蒸着後、通常のフォトエッチング法により塩
化銅溶液を用いて金属層（銅／チタン層）をエッチし、
線幅40μｍ、線間40μｍ、長さ10mmの直線状の配線パタ
ーン（リード部）1000本を互いに平行に形成した。こう
して得られたアルミナ基板上の銅配線パターンに、通常
の電気めっき法によりニッケルを0.5μｍの厚さに下地
めっきした後、金を0.5μｍの厚さに電気めっきした。
めっき条件は、ニッケルめっきについては標準ワット浴
を用い、温度60℃、電流密度2.0A/dm2とし、金めっきに
ついてはシアン化金カリウム浴を用い、温度50℃、電流
密度1.0A/dm2とした。第１図で４は蒸着層を、７はめっ
き層を示す。
ニッケルめっき終了時および金めっきまで終了した配
線パターンの表面を観察した。その結果を第１表に示
す。第１表中銅純度99.995％の欄は本発明の範囲外の比
較例に相当する。第１表で異常成長割合は、リード部10
00本について異常成長が発生した本数の百分率を示し、
短絡の発生数はリード部1000本のうち隣接するリード部
間で短絡の発生した本数を示す。異常成長の部分におけ
る配線層の断面を第２図に示す。第２図で5aはめっき層
の針状の異常成長部を示す。
線パターンの表面を観察した。その結果を第１表に示
す。第１表中銅純度99.995％の欄は本発明の範囲外の比
較例に相当する。第１表で異常成長割合は、リード部10
00本について異常成長が発生した本数の百分率を示し、
短絡の発生数はリード部1000本のうち隣接するリード部
間で短絡の発生した本数を示す。異常成長の部分におけ
る配線層の断面を第２図に示す。第２図で5aはめっき層
の針状の異常成長部を示す。
第１表でエッジ平滑度は、第４図に示すリード部のエ
ッジの凹凸の最高高さＲが５μｍ以内を普通、２μｍ以
内を良、１μｍ以内を優とした。
ッジの凹凸の最高高さＲが５μｍ以内を普通、２μｍ以
内を良、１μｍ以内を優とした。
第１表から明らかなように、純度99.999％以上の銅を
用いて蒸着した場合には、ホイスカ状の異常成長は全く
生じない。純度99.999％の銅を用いた場合には、ひれ状
成長が若干見られるが、その長さは銅の純度99.99％の
場合の約1/8になっていた。純度99.9994％以上の銅を用
いて蒸着した場合には、ひれ状成長も皆無となった。純
度99.999％以上の銅を用いた場合には、リード部間の短
絡は皆無であった。リード部のエッジの平滑度も銅純度
の高くなるほど改善された。特に純度99.9999％の銅を
用いた場合には、平滑度は非常に良い。
用いて蒸着した場合には、ホイスカ状の異常成長は全く
生じない。純度99.999％の銅を用いた場合には、ひれ状
成長が若干見られるが、その長さは銅の純度99.99％の
場合の約1/8になっていた。純度99.9994％以上の銅を用
いて蒸着した場合には、ひれ状成長も皆無となった。純
度99.999％以上の銅を用いた場合には、リード部間の短
絡は皆無であった。リード部のエッジの平滑度も銅純度
の高くなるほど改善された。特に純度99.9999％の銅を
用いた場合には、平滑度は非常に良い。
本発明の方法によると、セラミック基板上に蒸着法に
より形成した銅導電層に、フォトエッチングにより回路
パターンを形成した後、電気めっき法によりニッケル等
の銅以外の金属のめっきを施す際に、めっき層が局部的
にホイスカ状に、または水平方向にひれ状に、異常成長
する現象が生じなくなり、電気的に独立でなければなら
ないリード同士の短絡または短絡寸前の状態になること
が防がれる。本発明の方法は特にセラミック基板上に銅
導電層を蒸着する場合に有効である。
より形成した銅導電層に、フォトエッチングにより回路
パターンを形成した後、電気めっき法によりニッケル等
の銅以外の金属のめっきを施す際に、めっき層が局部的
にホイスカ状に、または水平方向にひれ状に、異常成長
する現象が生じなくなり、電気的に独立でなければなら
ないリード同士の短絡または短絡寸前の状態になること
が防がれる。本発明の方法は特にセラミック基板上に銅
導電層を蒸着する場合に有効である。
本発明の方法によると、セラミック基板上に蒸着した
銅配線層に、前記のようなめっき層の異常成長を生ずる
ことなくニッケル等の銅以外の金属をめっきすることが
可能になるから、導電層に電気抵抗の小さい銅を用いた
ワイヤボンディングに適するセラミック配線基板を作る
ことができ、電子回路の高速化に対応することができ
る。本発明の方法は、例えばPGA（ピングリッドアレ
イ）の製造に適用できる。
銅配線層に、前記のようなめっき層の異常成長を生ずる
ことなくニッケル等の銅以外の金属をめっきすることが
可能になるから、導電層に電気抵抗の小さい銅を用いた
ワイヤボンディングに適するセラミック配線基板を作る
ことができ、電子回路の高速化に対応することができ
る。本発明の方法は、例えばPGA（ピングリッドアレ
イ）の製造に適用できる。
本発明の方法によると、銅導電層に銅以外の金属のめ
っきを施す際に異常成長がないだけでなく、メッキ後の
回路パターンのエッジの凹凸が少なくなり、鮮鋭な回路
パターンが得られる。その結果パターンを微細にするこ
とも可能となる。
っきを施す際に異常成長がないだけでなく、メッキ後の
回路パターンのエッジの凹凸が少なくなり、鮮鋭な回路
パターンが得られる。その結果パターンを微細にするこ
とも可能となる。
本発明の方法によると、銅導電層に銅以外の金属のめ
っきを施す際にめっき速度を上昇しても異常成長が生じ
ないので、めっきに要する時間を短縮でき、製造コスト
を低下させることができる。
っきを施す際にめっき速度を上昇しても異常成長が生じ
ないので、めっきに要する時間を短縮でき、製造コスト
を低下させることができる。
本発明の方法はセラミック基板上に銅を直接蒸着する
場合のみならず、セラミック基板上に蒸着等により設け
た他の金属の下地層を介して銅を蒸着する場合にも、有
用である。
場合のみならず、セラミック基板上に蒸着等により設け
た他の金属の下地層を介して銅を蒸着する場合にも、有
用である。
また本発明の方法は、回路パターンを形成した銅導電
層にニッケル等の銅以外の金属のめっきを施した後、こ
の層を下地としてさらに金、銀等の貴金属をめっきする
場合にも、有用である。
層にニッケル等の銅以外の金属のめっきを施した後、こ
の層を下地としてさらに金、銀等の貴金属をめっきする
場合にも、有用である。
第１図は実施例で得られたセラミック基板上の配線層の
拡大断面図、第２図は異常成長の部分におけるセラミッ
ク基板上の配線層の拡大断面図、第３図はセラミック基
板上の蒸着銅配線層にニッケル等を電気めっきした場合
に生ずるホイスカ状およびひれ状の異常成長の状態を示
す説明図である。第４図は直線状リード部のエッジの凹
凸の評価方法を示す説明図である。 符号の説明 １……セラミック基板、２……チタン蒸着層 ３……銅蒸着層、４……蒸着層 ５……ニッケルめっき層 5a……ニッケルめっき層の異常成長部 ６……金めっき層、７……めっき層 ８……配線層
拡大断面図、第２図は異常成長の部分におけるセラミッ
ク基板上の配線層の拡大断面図、第３図はセラミック基
板上の蒸着銅配線層にニッケル等を電気めっきした場合
に生ずるホイスカ状およびひれ状の異常成長の状態を示
す説明図である。第４図は直線状リード部のエッジの凹
凸の評価方法を示す説明図である。 符号の説明 １……セラミック基板、２……チタン蒸着層 ３……銅蒸着層、４……蒸着層 ５……ニッケルめっき層 5a……ニッケルめっき層の異常成長部 ６……金めっき層、７……めっき層 ８……配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 富男 茨城県日立市助川町３丁目１番１号 日 立電線株式会社電線工場内 (56)参考文献 特開 平２−32590（ＪＰ，Ａ) 特開 平２−32591（ＪＰ，Ａ)
Claims (3)
- 【請求項１】セラミック基板の上に蒸着法により銅導電
層を形成し、該銅導電層に回路パターン形成後、電気め
っき法により銅以外の金属のめっきまたは該金属を下地
とする貴金属めっきを施す銅配線セラミック基板の製造
方法において、銅蒸着層を形成するための蒸着源として
99.999％以上の純度の銅を用いることを特徴とする銅配
線セラミック基板の製造方法。 - 【請求項２】前記銅以外の金属がニッケル、コバルト、
クロムのうちから選ばれる請求項第１項の銅配線セラミ
ック基板の製造方法。 - 【請求項３】前記貴金属が金、銀から選ばれる請求項第
１項または第２項の銅配線セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19567289A JP2508848B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19567289A JP2508848B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360186A JPH0360186A (ja) | 1991-03-15 |
| JP2508848B2 true JP2508848B2 (ja) | 1996-06-19 |
Family
ID=16345077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19567289A Expired - Fee Related JP2508848B2 (ja) | 1989-07-28 | 1989-07-28 | 銅配線セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508848B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7951301B2 (en) | 2004-06-25 | 2011-05-31 | Epcos Ag | Method for producing a ceramic printed-circuit board |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427983A (en) * | 1992-12-29 | 1995-06-27 | International Business Machines Corporation | Process for corrosion free multi-layer metal conductors |
| JP4241397B2 (ja) | 2002-04-19 | 2009-03-18 | 三菱マテリアル株式会社 | 回路基板の製造方法 |
| JP4206915B2 (ja) * | 2002-12-27 | 2009-01-14 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
| KR101944280B1 (ko) * | 2011-05-18 | 2019-01-31 | 엘지이노텍 주식회사 | 카메라 모듈 |
-
1989
- 1989-07-28 JP JP19567289A patent/JP2508848B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7951301B2 (en) | 2004-06-25 | 2011-05-31 | Epcos Ag | Method for producing a ceramic printed-circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360186A (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528350B2 (en) | Method for fabricating a metal plated spring structure | |
| US8196298B2 (en) | Method for manufacturing electroconductive material-filled throughhole substrate | |
| JP3154713B2 (ja) | 異方性導電膜およびその製造方法 | |
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| JP2508848B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP2002222823A (ja) | 半導体集積回路およびその製造方法 | |
| JPH05218156A (ja) | 回路測定用端子およびその製造方法 | |
| JP3442403B2 (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| JPH10135607A (ja) | 配線基板及びその製造方法 | |
| JP3267049B2 (ja) | エアブリッジ配線を有するスパイラルインダクタの製造方法 | |
| JP2715579B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP2725390B2 (ja) | 銅配線セラミック基板および製造方法 | |
| JPH04283953A (ja) | 半導体用リードフレーム材およびリードフレームの製造法 | |
| JP2715578B2 (ja) | 銅配線セラミック基板の製造方法 | |
| JP3112128B2 (ja) | 金属被覆ガラスエポキシ基板の製造方法 | |
| US5403466A (en) | Silver plating process for lead frames | |
| JP3349166B2 (ja) | 回路基板 | |
| JPS60161651A (ja) | 半導体装置の製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JP2001274548A (ja) | セラミック配線基板の製造方法 | |
| EP0200237A2 (en) | Process to obtain thin film lines | |
| JPH02250364A (ja) | リードフレーム及びその製造方法 | |
| JP2003057265A (ja) | コンタクトプローブおよびその製造方法 | |
| JPH06283648A (ja) | 半導体搭載用配線基板 | |
| JPH02137382A (ja) | 磁気抵抗素子の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |