JP3154713B2 - 異方性導電膜およびその製造方法 - Google Patents

異方性導電膜およびその製造方法

Info

Publication number
JP3154713B2
JP3154713B2 JP21793490A JP21793490A JP3154713B2 JP 3154713 B2 JP3154713 B2 JP 3154713B2 JP 21793490 A JP21793490 A JP 21793490A JP 21793490 A JP21793490 A JP 21793490A JP 3154713 B2 JP3154713 B2 JP 3154713B2
Authority
JP
Japan
Prior art keywords
film
conductive
insulating member
anisotropic conductive
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21793490A
Other languages
English (en)
Other versions
JPH04126307A (ja
Inventor
芳博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP21793490A priority Critical patent/JP3154713B2/ja
Priority to US07/664,548 priority patent/US5262226A/en
Publication of JPH04126307A publication Critical patent/JPH04126307A/ja
Application granted granted Critical
Publication of JP3154713B2 publication Critical patent/JP3154713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/12—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、半導体チップの実装や基板の接続等に用い
る異方性導電膜に関し、詳しくは陽極酸化により多孔質
の金属酸化膜を形成して、これを絶縁部材とし、その電
気的接続性能を向上させることのできる異方性導電膜に
関する。
【従来の技術】
近時、LSI等の半導体チップを配線基板に実装する実
装技術分野においては、接続ピッチの微細化と接続の信
頼性が高度に要求されており、半導体チップの実装等に
使用される異方性導電膜においては、低コストでこれら
の要求を満たすことが望まれている。この異方性導電膜
は、膜状の絶縁部と、この膜状絶縁部に埋設されて半導
体チップや基板の電極に接続する導電部とを具備し、導
電部によりその膜厚方向にのみ導電する。 従来のこの種の異方性導電膜は、例えば樹脂材料によ
って所定の厚さの絶縁シートを形成し、該絶縁シートに
金属等の導電粒子を分散させたもの、又は所定ピッチで
配置するものが知られており、絶縁シートを形成する樹
脂材料としては、加熱によってそれ自体が接着性を発揮
するものが多用されている。
【発明が解決しようとする課題】
しかしながら、このような従来の異方性導電膜にあっ
ては、絶縁シートを樹脂材料から形成し、これに導電粒
子を分散、又は所定ピッチで配置していたため、接続ピ
ッチを微細化すると導電粒子が高密度となって隣接する
導電粒子間の絶縁が不十分となり、ショートが発生し易
くなってしまうという問題があった。また、導電粒子分
散方式にあっては、導電粒子の存在する確率によってそ
の接続性能が支配され、配列方式のものにあっても、接
続のための加熱加圧時に導電粒子が移動してピッチが乱
れ、何れにしても十分な接続性能を確保することができ
なかった。さらに、絶縁部の樹脂が熱劣化したり吸湿し
たりして接続の信頼性が低下していた。
【発明の目的】
そこで、本発明は、膜厚方向にほぼ貫通する複数の孔
径0.2μｍ以下の微小な孔を有し耐熱性の高い絶縁部材
を形成することにより、ショートを発生させることなく
微小ピッチで導電部材を形成でき、しかも、実装時の加
熱等により導電粒子が移動するのを防止することのでき
る異方性導電膜を実現することを目的としている。
【課題を解決するための手段】
請求項１記載の発明に係る異方性導電膜は、上記目的
達成のため、導電材料を陽極酸化して形成された複数の
孔径0.2μｍ以下の微小な孔を有する膜状絶縁部材と、
この膜状絶縁部材内の該孔に該膜状絶縁部材から突出し
た該絶縁部材の膜厚方向に導電する導電部材とを備え、
しかも、前記膜状絶縁部材が陽極酸化して形成された複
数の孔径0.2μｍ以下の微小な孔を有し、該孔に膜状絶
縁部材の表裏両面から相異なる前記導電部材を突出する
ように設けたことを特徴とするものである。 なお、導電部材の形成は、前記孔に金属ペースト又は
導電性高分子材料を埋め込んで行うことができ、無電解
メッキにより、或いは蒸着、スパッタリング、CVD等の
ドライメッキにより行うこともできる。
【実施の態様】
以下、本発明を実施例に基いて説明する。 図１は本発明に係る異方性導電膜の構成について説明
する図である。 図１において、21は異方性導電膜、22は前記陽極酸化
膜からなる膜状絶縁部材、23は膜状絶縁部22の所定位置
に埋設されて膜状絶縁部22の膜厚方向に延在する複数の
導電部材、24は導電部材23を埋設するよう膜状絶縁部22
に形成された複数の微少な孔であり、導電部材23はニッ
ケル部23a及び金部23bからなる。ここで、導電部材23の
ニッケル部23aは膜状絶縁部材22の一面側から突出し、
金部23bは膜状絶縁部材22の他の面から突出している。
この両者が互いに接触して膜状絶縁部材22の膜厚方向に
のみ導電する。 次に、本発明に係る異方性導電膜の製造方法を図２に
示す。 本実施例では、まず、図２（ａ）に示すように、導電
性の素材例えばAlからなる導電基板51を陽極とする水溶
液中の電気分解で、導電基板51の上層部52を陽極酸化
し、図２（ｂ）に示すように、所定深さの複数の微小な
孔53（例えば孔径が0.01〜0.2μｍ）を有する膜厚１〜1
00μｍの陽極酸化膜54を形成する。 ここでの陽極酸化処理は、例えば２〜10％の燐酸を含
む電解液を使用し、条件を温度10〜20℃の間で変動幅が
±２℃以内、印加電圧20〜160Vで30〜120分間（電流密
度0.5〜3A/dm2）とする処理であり、この処理により孔
径0.2μｍ以下で陽極酸化膜54の膜厚方向に延在する多
数の微小な孔53が0.3〜0.4μｍピッチ程度に形成され
る。この他の処理としては、燐酸溶液に代えて、例えば
５〜20％の硫酸溶液を使用し、条件を温度10〜25℃の間
で変動幅が±１℃以内、印加電圧10〜40Vで10〜120分間
（電流密度0.5〜3A/dm2）とする処理を行うことがで
き、この処理により孔径0.03μｍ（10〜30nm）以下で陽
極酸化膜54の膜厚方向に延在する多数の微小な孔53が0.
1μｍピッチ以下（30〜100nm）で形成される。ついで、
図２（ｃ）に示すように、導電基板51の下層部55を電極
として、電解条件を浴温50〜70℃、電流密度0.1〜20A/d
m2、時間10〜120分とする電解析出により、陽極酸化膜5
4の孔53内に導電性の金属、例えば金（Au）を析出し、
次にニッケル（Ni）を析出して導電部材34を形成する。
マスクによるパターニングも可能である。 なお、導電部材34の形成方法としては、孔53に金属ペ
ースト（例えば、商品名「レジネートペースト」で知ら
れている）又は導電性高分子材料を埋め込むことがで
き、無電解メッキにより、又は蒸着、スパッタリング、
CVD等のドライメッキにより行うことができる。 次いで、図２（ｄ）に示すように、導電基板51の下層
部55を例えば臭素−メタノール溶液、又は燐酸溶液等で
溶解除去し、陽極酸化膜54をこの下層部55から分離す
る。 次いで、図２（ｅ）に示すように、陽極酸化膜54の表
層部を例えば塩酸系又は燐酸系の溶解液により溶解除去
して膜状絶縁部材32を形成するとともに、この膜状絶縁
部材32の表面から導電部材34の両端を突出させると、異
方性導電膜31ができあがる。 図３はその製造方法の別な実施例を説明する図であ
る。 本実施例では、まず、図２（ａ）（ｂ）に示した上記
工程と同様にして膜厚１〜100μｍの陽極酸化膜54を形
成した後、この陽極酸化膜54を導電基板51の下層部55か
ら分離する。 次いで、図３（ａ）に示したように、この分離した陽
極酸化膜54（孔53が貫通している）の下方に、段差部85
を、導電部形成用マスター64とともに、を配置する。 次いで、図３（ｂ）に示すように、ニッケル層61を電
極として、電解条件を浴温50〜70℃、電流密度0.1〜20A
/dm2とする電解析出により、陽極酸化膜54の孔53内に導
電性の金属、例えば金（Au）を析出して導電部材34を形
成し、さらに、この金により陽極酸化膜54の上下が覆わ
れるまで電解析出を行って導電金属層86、87を形成す
る。 次いで、図３（ｃ）に示すように、導電金属層86、87
をフォトエッチング又はレーザにより部分的に除去して
パターニングし、膜状絶縁部材32から突出して導電部材
34同士を結合する突起電極88、89を形成すると、あるい
は、次いで陽極酸化膜54の表面部を溶解除去して膜状絶
縁部材32の表面から導電部材34の他端を突出させると、
異方性導電膜31ができ上がる。 このように、本実施例においては、導電金属層86、87
をフォトエッチング又はレーザによりパターニングし、
所望のパターンの突起電極又は配線を形成することがで
きる。
【発明の効果】
請求項１の発明によれば、導電性の素材を陽極酸化し
て高温・高湿に耐える陽極酸化膜を形成し、この陽極酸
化膜を膜状絶縁部材として、これに導電部材を埋設して
いるので、ショートを防止しつつ接続ピッチを大幅に縮
小することができ、接続時に導電部が移動したりするこ
とを防止して電気的接続の信頼性を大幅に向上させるこ
とができる。 また、図３の実施例で示したように、表裏各面におい
て突出する導電部材の組合わせを変更することが可能で
あり、用途・機能に応じた幅広い対応ができる。つまり
接触面に適した導電部材を選択することができる効果が
ある。例えば、半導体電極に接する面の材質をアルミニ
ウムとすることで、電極表面の自然酸化膜を破るため
に、硬度の高いニッケル系材料を組合わせることがで
き、またプリント基板面に対しては半田付け可能な金属
を選択することができる。
【図面の簡単な説明】
【図１】本発明に係る異方性導電膜の実施例の一つであ
る構成を説明する断面図である。
【図２】本発明に係る異方性導電膜の製造方法を示す工
程説明図である。
【図３】本発明に係る異方性導電膜の製造方法を示す工
程説明図である。
【符号の説明】
21……異方性導電膜 22……膜状絶縁部材 23……導電部材 23a……例えばニッケルからなる導電部材 23b……例えば金からなる導電部材 24……多数の微少な孔 31……異方性導電膜 32……膜状絶縁部材 34……導電部材 51……導電基板（導電性素材） 52……上層部 53……微少な孔 54……陽極酸化膜 55……下層部 61……ニッケル層 62……陽極酸化膜からなる剥離層 63……絶縁基体 64……導電部形成用マスター 86……導電金属層 87……導電金属層 88……突起電極 89……突起電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 1/14 Ｈ０５Ｋ 1/14 Ｊ 3/32 3/32 Ｂ (56)参考文献 特開 平２−68812（ＪＰ，Ａ) 特開 昭59−58709（ＪＰ，Ａ) 特開 昭55−161306（ＪＰ，Ａ) 特開 昭61−200616（ＪＰ，Ａ) 特開 昭62−234804（ＪＰ，Ａ) 特開 昭63−40218（ＪＰ，Ａ) 特開 昭63−94504（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01B 5/16 H01B 13/00 501 H01L 21/60 311 H01R 11/01 H01R 43/00 H05K 1/14 H05K 3/32

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】導電性の素材を陽極酸化として形成された
    複数の孔径0.2μｍ以下の微小な孔を有する膜状絶縁部
    材と、 膜状絶縁部材内の該孔に該膜状絶縁部材から突出した該
    絶縁部材の膜厚方向に導電する導電部材と、 を備え、 前記膜状絶縁部材が陽極酸化して形成された複数の孔径
    0.2μｍ以下の微小な孔を有し、該孔に膜状絶縁部材の
    表裏両面から材質の相異なる前記導電部材を突出するよ
    うに設けたことを特徴とする異方性導電膜。
JP21793490A 1990-03-16 1990-08-17 異方性導電膜およびその製造方法 Expired - Fee Related JP3154713B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21793490A JP3154713B2 (ja) 1990-03-16 1990-08-17 異方性導電膜およびその製造方法
US07/664,548 US5262226A (en) 1990-03-16 1991-03-04 Anisotropic conductive film

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP6634190 1990-03-16
JP6634090 1990-03-16
JP15718790 1990-06-15
JP2-157187 1990-06-15
JP2-66341 1990-06-15
JP2-66340 1990-06-15
JP21793490A JP3154713B2 (ja) 1990-03-16 1990-08-17 異方性導電膜およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04126307A JPH04126307A (ja) 1992-04-27
JP3154713B2 true JP3154713B2 (ja) 2001-04-09

Family

ID=27464693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21793490A Expired - Fee Related JP3154713B2 (ja) 1990-03-16 1990-08-17 異方性導電膜およびその製造方法

Country Status (2)

Country Link
US (1) US5262226A (ja)
JP (1) JP3154713B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258352A3 (en) * 2016-05-05 2023-12-13 Invensas Corporation Method of joining microelectronic elements of a microelectronic assembly using nanoscale conductors fabricated in an insulating nanoscale matrix obtained from a diblock copolymer

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051569B2 (ja) * 1992-05-29 2000-06-12 新光電気工業株式会社 多層リードフレーム
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
EP0666595B1 (de) * 1994-02-07 1998-08-19 Siemens Aktiengesellschaft Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
EP0715489A3 (en) * 1994-11-30 1997-02-19 Ncr Int Inc Assembly of printed circuit boards
JPH1050145A (ja) * 1996-08-07 1998-02-20 Mitsubishi Materials Corp 異方性導電膜及びその製造方法
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
DE19650881C2 (de) * 1996-12-07 1999-04-08 Schwerionenforsch Gmbh Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
IL120866A0 (en) 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6156408A (en) * 1997-08-29 2000-12-05 Motorola, Inc. Device for reworkable direct chip attachment
WO2000016279A1 (en) * 1998-09-11 2000-03-23 Motorola Inc. Radio frequency identification tag circuit chip having printed interconnection pads
IL127256A (en) * 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6350623B1 (en) * 1999-10-29 2002-02-26 California Institute Of Technology Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
JP2002042921A (ja) * 2000-04-18 2002-02-08 Nitto Denko Corp 異方導電性フィルムの製造方法及び異方導電性フィルム
US6703566B1 (en) 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
US6847747B2 (en) * 2001-04-30 2005-01-25 Intel Corporation Optical and electrical interconnect
AU2003220945A1 (en) * 2002-03-20 2003-09-29 J.S.T. Mfg. Co., Ltd. Anisotropic conductive sheet and its manufacturing method
US7364769B2 (en) * 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
US20050041805A1 (en) * 2003-08-04 2005-02-24 Lowell Rosen Miniaturized holographic communications apparatus and methods
US20050031051A1 (en) * 2003-08-04 2005-02-10 Lowell Rosen Multiple access holographic communications apparatus and methods
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法
US7140101B2 (en) * 2003-09-29 2006-11-28 Chipmos Technologies (Bermuda) Ltd. Method for fabricating anisotropic conductive substrate
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
JP2007207530A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 異方性導電膜及びこれを用いたｘ線平面検出器、赤外線平面検出器及び表示装置
EP1976007B1 (en) * 2007-03-27 2017-11-29 Fujifilm Corporation Method of manufacture of anisotropically conductive member
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5043620B2 (ja) * 2007-12-10 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
JP2009283431A (ja) * 2007-12-27 2009-12-03 Fujifilm Corp 微細構造体およびその製造方法
JP5043691B2 (ja) * 2008-01-11 2012-10-10 富士フイルム株式会社 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
EP2253961A1 (en) * 2008-03-14 2010-11-24 FUJIFILM Corporation Probe guard
JP2009244244A (ja) * 2008-03-14 2009-10-22 Fujifilm Corp プローブカード
JP2009224146A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 異方性導電性部材を有する積層板とその製造方法
TWI377624B (en) * 2008-05-13 2012-11-21 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for ic
JP5143045B2 (ja) * 2008-07-09 2013-02-13 富士フイルム株式会社 微細構造体およびその製造方法
JP5139906B2 (ja) * 2008-07-25 2013-02-06 富士フイルム株式会社 微細構造体およびその製造方法
JP5164878B2 (ja) * 2009-02-17 2013-03-21 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5523941B2 (ja) * 2009-09-10 2014-06-18 富士フイルム株式会社 金属充填微細構造体の製造方法
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP5363377B2 (ja) * 2010-02-19 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5318797B2 (ja) * 2010-02-23 2013-10-16 新光電気工業株式会社 実装基板および半導体装置
JP5363384B2 (ja) * 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5362104B2 (ja) * 2010-03-31 2013-12-11 太陽誘電株式会社 応力緩衝層及びその作製方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
US9475963B2 (en) 2011-09-15 2016-10-25 Trillion Science, Inc. Fixed array ACFs with multi-tier partially embedded particle morphology and their manufacturing processes
US20140141195A1 (en) * 2012-11-16 2014-05-22 Rong-Chang Liang FIXED ARRAY ACFs WITH MULTI-TIER PARTIALLY EMBEDDED PARTICLE MORPHOLOGY AND THEIR MANUFACTURING PROCESSES
JP5694888B2 (ja) * 2011-09-26 2015-04-01 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5752741B2 (ja) * 2012-09-26 2015-07-22 富士フイルム株式会社 多層基板および半導体パッケージ
US9226396B2 (en) 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
CN105431987A (zh) * 2013-07-22 2016-03-23 富士胶片株式会社 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法
WO2015029881A1 (ja) 2013-08-30 2015-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
JP6055552B2 (ja) * 2013-09-27 2016-12-27 富士フイルム株式会社 多層構造体、インターポーザ、および、インターポーザの製造方法
CN106063041B (zh) * 2014-01-27 2019-01-08 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
WO2017057150A1 (ja) * 2015-09-29 2017-04-06 富士フイルム株式会社 金属充填微細構造体の製造方法
JP6580642B2 (ja) * 2016-08-12 2019-09-25 富士フイルム株式会社 金属充填微細構造体の製造方法
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
KR102427089B1 (ko) * 2020-05-27 2022-07-29 주식회사 아이에스시 전기접속용 커넥터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
US4249302A (en) * 1978-12-28 1981-02-10 Ncr Corporation Multilayer printed circuit board
US4348548A (en) * 1979-09-11 1982-09-07 Thomas & Betts Corporation Insulator for covering electrical cables
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
US5035197A (en) * 1988-07-14 1991-07-30 Minolta Camera Kabushiki Kaisha Developing device
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258352A3 (en) * 2016-05-05 2023-12-13 Invensas Corporation Method of joining microelectronic elements of a microelectronic assembly using nanoscale conductors fabricated in an insulating nanoscale matrix obtained from a diblock copolymer

Also Published As

Publication number Publication date
US5262226A (en) 1993-11-16
JPH04126307A (ja) 1992-04-27

Similar Documents

Publication Publication Date Title
JP3154713B2 (ja) 異方性導電膜およびその製造方法
EP0433996B1 (en) Process for producing an anisotropic conductive film
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
TWI644598B (zh) 電路板結構及其形成方法
CN103404244A (zh) 印刷电路板及其制造方法
JPH11238959A (ja) 回路板
JPH0487213A (ja) 異方性導電膜およびその製造方法
JP2984205B2 (ja) 異方導電フィルム
JP2984064B2 (ja) 異方導電フィルムの製造方法
JPH1079568A (ja) プリント配線板の製造方法
JPH0243353B2 (ja)
US3554876A (en) Process for etching and electro plating a printed circuit
JPH05198901A (ja) プリント回路基板およびその製造方法
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JP2000277889A (ja) 転写媒体、その転写媒体の製造方法およびその転写媒体を用いた配線パターンの製造方法
JP3733644B2 (ja) ２層配線基板及びその製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
JP2989478B2 (ja) 混成集積回路装置
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2699514B2 (ja) 両面配線基板の製造方法
JP2681205B2 (ja) 膜素子付プリント配線板
JPH05291743A (ja) プリント回路基板の製造方法
JPH0495312A (ja) 異方性導電膜
TW557645B (en) Flexible printed wiring board and its production method
JPS6285496A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees