JP5752741B2 - 多層基板および半導体パッケージ - Google Patents

多層基板および半導体パッケージ Download PDF

Info

Publication number
JP5752741B2
JP5752741B2 JP2013103819A JP2013103819A JP5752741B2 JP 5752741 B2 JP5752741 B2 JP 5752741B2 JP 2013103819 A JP2013103819 A JP 2013103819A JP 2013103819 A JP2013103819 A JP 2013103819A JP 5752741 B2 JP5752741 B2 JP 5752741B2
Authority
JP
Japan
Prior art keywords
heat
conductive member
multilayer substrate
anisotropic conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013103819A
Other languages
English (en)
Other versions
JP2014082447A (ja
Inventor
広祐 山下
広祐 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2013103819A priority Critical patent/JP5752741B2/ja
Priority to US14/030,148 priority patent/US20140085829A1/en
Priority to TW102134418A priority patent/TWI583281B/zh
Priority to CN201310450973.0A priority patent/CN103687275B/zh
Priority to KR1020130114765A priority patent/KR101705671B1/ko
Publication of JP2014082447A publication Critical patent/JP2014082447A/ja
Application granted granted Critical
Publication of JP5752741B2 publication Critical patent/JP5752741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Description

本発明は、異方導電性部材を備える多層基板およびこれを用いた半導体パッケージに関する。
半導体実装のトレンドとして三次元の実装技術がある。この技術を用いると、旧世代の配線ルールを用いて作成した半導体素子であっても最新のものと同等の性能を発揮でき、異なる種類の半導体素子間のデータ転送を高速化できる。
このような三次元実装の適用例として、特許文献1の[図6]には、ICチップ(半導体素子)と異方導電膜(異方導電性部材)とを交互に重ねた構成が開示されている。
特開2009−164095号公報
異方導電性部材を構成する絶縁性基材の熱伝導率は低く、特に、三次元実装のように、異方導電性部材の両面に半導体素子を設けた半導体パッケージにおいては、半導体素子から発生した熱がこもりやすい。
本発明は、以上の点を鑑みてなされたものであり、異方導電性部材を用いて作製された半導体パッケージの放熱性を良好にすることを目的とする。
本発明者らは、半導体パッケージに用いる異方導電性部材として、特定の多層基板を用いることにより、放熱性を良好にできることを見出し、本発明を完成させた。
すなわち、本発明は、以下の(1)〜(7)を提供する。
(1)アルミニウム基板の陽極酸化皮膜であって厚み方向に貫通孔が設けられた絶縁性基材と、貫通孔に充填された導電性材料からなり互いに絶縁された状態で絶縁性基材を厚み方向に貫通する複数の導通路と、を有する異方導電性部材と、異方導電性部材の少なくとも一面に設けられた熱伝導部を有する熱伝導層と、絶縁性基材中から突出した導電性材料からなる放熱部と、を備える多層基板。
(2)前記熱伝導層は、前記熱伝導部と、導電性材料からなる配線部と、前記熱伝導部と前記配線部とを絶縁する絶縁部とを有する、(1)に記載の多層基板。
(3)前記絶縁部が樹脂である、(2)に記載の多層基板。
(4)前記陽極酸化皮膜中から突出した前記放熱部の高さが35μm以上である、(1)〜(3)のいずれかに記載の多層基板。
(5)前記熱伝導部が、前記陽極酸化皮膜中に埋設されている、(1)〜(4)のいずれかに記載の多層基板。
(6)2枚以上の異方導電性部材の間に熱伝導層を有する、(1)〜(5)のいずれかに記載の多層基板。
(7)(1)〜(6)のいずれかに記載の多層基板と、多層基板の少なくとも一面に設けられた半導体素子とを備える、半導体パッケージ。
本発明によれば、異方導電性部材を用いて作製された半導体パッケージの放熱性を良好にすることができる。
第1の実施形態の多層基板を示す模式図であり、(a)は平面図であり、(b)は底面図であり、(c)は(a)のA−A′線断面図および(b)のA−A′線断面図である。 第1の実施形態の多層基板を用いた半導体パッケージを模式的に示す断面図である。 第2の実施形態の半導体パッケージを示す模式図であり、(a)は半導体素子を省略した平面図であり、(b)は(a)のB−B′線断面図である。 第3の実施形態の半導体パッケージの模式図である。 第4の実施形態の半導体パッケージを模式的に示す断面図である。 第5の実施形態の半導体パッケージを模式的に示す断面図である。 第6の実施形態の半導体パッケージを模式的に示す断面図である。 (a)〜(d)は、第1〜2および第4〜6の実施形態における異方導電性部材の製造方法を模式的に示す断面図である。 (a)〜(f)は、第3の実施形態における異方導電性部材の製造方法(その1)を模式的に示す断面図である。 (a)〜(g)は、第3の実施形態における異方導電性部材の製造方法(その2)を模式的に示す断面図である。 (a)〜(f)は、第3の実施形態における異方導電性部材の製造方法(その3)を模式的に示す断面図である。 (a)〜(g)は、第3の実施形態における異方導電性部材の製造方法(その4)を模式的に示す断面図である。 (a)〜(e)は、第3の実施形態における異方導電性部材の製造方法(その5)を模式的に示す断面図である。 (a)〜(d)は、第3の実施形態における異方導電性部材の製造方法(その6)を模式的に示す断面図である。 (a)〜(d)は、第3の実施形態における異方導電性部材の製造方法(その7)を模式的に示す断面図である。 (a)〜(e)は、第3の実施形態における異方導電性部材の製造方法(その8)を模式的に示す断面図である。
本発明の多層基板は、アルミニウム基板の陽極酸化皮膜であって厚み方向に貫通孔が設けられた絶縁性基材と、上記貫通孔に充填された導電性材料からなり互いに絶縁された状態で上記絶縁性基材を厚み方向に貫通する複数の導通路と、を有する異方導電性部材と、上記異方導電性部材の少なくとも一面に設けられた熱伝導部を有する熱伝導層と、前記絶縁性基材中から突出した上記導電性材料からなる放熱部と、を備える多層基板である。
また、本発明の半導体パッケージは、本発明の多層基板と、上記多層基板の少なくとも一面に設けられた半導体素子とを備える、半導体パッケージである。
以下、本発明の実施形態について説明する。
[第1の実施形態]
〔多層基板〕
図1は、第1の実施形態の多層基板を示す模式図であり、(a)は平面図であり、(b)は底面図であり、(c)は(a)のA−A′線断面図および(b)のA−A′線断面図である。
第1の実施形態の多層基板1は、異方導電性部材11からなる層と、この異方導電性部材11の一面に設けられた熱伝導層21とを有する多層基板であり、異方導電性部材11の一部には、放熱部31が一体的に設けられている。
<異方導電性部材>
異方導電性部材11は、絶縁性基材12および導電性材料からなる複数の導通路13を具備する。導通路13は、互いに絶縁された状態で絶縁性基材12を厚み方向に貫通して設けられている。また、導通路13は、各導通路13の一端が絶縁性基材12の一方の面において露出し、各導通路13の他端が絶縁性基材12の他方の面において露出した状態で設けられている。なお、導通路13は、少なくとも絶縁性基材12内の部分が、絶縁性基材12の厚み方向と略平行であるのが好ましい。
ここで、絶縁性基材および導通路について説明する。
<絶縁性基材>
上記異方導電性部材を構成する上記絶縁性基材は、貫通孔を有するアルミニウム基板の陽極酸化皮膜である。つまり、上記絶縁性基材は、アルミニウム基板を陽極酸化して得られるアルミナ皮膜である。
上記絶縁性基材の厚みは、1〜1000μmが好ましく、5〜500μmがより好ましく、10〜300μmが更に好ましい。
また、上記絶縁性基材における上記導通路間の幅は、5nm以上が好ましく、10〜200nmがより好ましい。絶縁性基材における導通路間の幅がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。
このような上記絶縁性基材としては、例えば、特開2012−089481号公報の段落[0018]〜[0025]に記載されている絶縁性基材を採用することができる。
<アルミニウム基板の陽極酸化皮膜>
上記絶縁性基材は、アルミニウム基板の陽極酸化皮膜であり、アルミニウム基板を陽極酸化し、陽極酸化により生じたマイクロポアを貫通化することにより製造できる。ここで、陽極酸化および貫通化の処理工程については、後述する異方導電性部材の製造方法において説明する。
なお、マイクロポアはアルミニウム基板の陽極酸化処理時に形成される皮膜中の貫通していない孔を意味し、該マイクロポアを後述する貫通化処理により貫通させた孔を貫通孔と呼ぶ。
(アルミニウム基板)
上記アルミニウム基板としては、特に限定されず、公知のアルミニウム基板を用いることができる。本発明に用いられるアルミニウム基板およびアルミニウム基板に施す各処理工程としては、特許文献1(特開2009−164095号公報)の段落[0039]〜[0052]に記載したものと同様のものを採用することができる。
<導通路>
上記異方導電性部材を構成する上記導通路は、導電性材料からなるものである。
上記導電性材料としては、例えば、電気抵抗率が103Ω・cm以下の材料が挙げられ、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)等の金属や、導電性高分子、カーボンナノチューブ等のいわゆる有機素材が好適に例示される。中でも、電気伝導性の観点から金属が好ましく、中でも銅、金、アルミニウム、ニッケルがより好ましく、銅、金が特に好ましい。
上記導通路は柱状であり、その直径は20〜400nmが好ましく、40〜200nmがより好ましく、50〜100nmが更に好ましい。導通路の直径がこの範囲であると、電気信号を流した際に十分な応答が得ることができる。
上記導通路は、上記絶縁性基材によって互いに絶縁された状態で存在するものであるが、その密度は200万個/mm2以上が好ましく、1000万個/mm2以上がより好ましく、5000万個/mm2以上が更に好ましく、1億個/mm2以上が特に好ましい。
上記導通路の密度がこの範囲にあることにより、本発明の多層基板は、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタや電気的接続部材等として使用できる。
また、隣接する各導通路の中心間距離(以下、「ピッチ」ともいう。)は、20〜500nmが好ましく、40〜200nmがより好ましく、50〜140nmが更に好ましい。ピッチがこの範囲であると、上記導通路の直径と上記導通路間の幅(絶縁性の隔壁厚)とのバランスがとりやすい。
更に、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ(長さ/厚み)は、1.0〜1.2が好ましく、1.0〜1.05がより好ましい。上記絶縁性基材の厚みに対する上記導通路の中心線の長さがこの範囲であると、上記導通路が直管構造であると評価でき、電気信号を流した際に1対1の応答を確実に得ることができるため、本発明の多層基板を電子部品の検査用コネクタや電気的接続部材として好適に用いることができる。
上述したように、導通路13は、各導通路13の一端が絶縁性基材12の一方の面において「露出」し、各導通路13の他端が絶縁性基材12の他方の面において「露出」した状態で設けられているが、このとき、導通路13は、各導通路13の一端が絶縁性基材12の一方の面において「突出」し、各導通路13の他端が絶縁性基材12の他方の面において「突出」した状態で設けられていてもよい。
すなわち、導通路13は、絶縁性基材12の主面から突出している部分(以下、「突出部」ともいう)と、絶縁性基材12内を貫通している部分(以下、「貫通部」ともいう)とを有していてもよい。
更に、導通路13における突出部の高さは、10〜100nmが好ましく、10〜50nmがより好ましい。導通路13の突出部の高さがこの範囲であると、電子部品の電極(パッド)部分との接合性が向上し、安定した抵抗値が得られる。
<放熱部>
異方導電性部材11の一部には、絶縁性基材12中から突出した放熱部31が設けられている。放熱部31は、導通路13を構成する導電性材料からなる。
放熱部31の形状としては特に限定されず、例えば、棒状、板状等が挙げられ、なかでも、棒状が好ましい。
放熱部31により、異方導電性部材11の表面積が増加し、放熱性が向上する。また、放熱部31は、異方導電性部材11の一部に形成されるもであって、別の部材として設けられるものではないため、放熱部31のための新たなスペースを確保する必要がなく、省スペース化が実現できる。
なお、放熱部31は、後述するように、異方導電性部材11にトリミング処理を施すことにより製造されるのが好ましい。トリミング処理では、例えば、異方導電性部材11の製造後に、異方導電性部材11の表面の絶縁性基材12のみを一部除去することで、導通路13を構成する導電性材料を突出させる。このとき、例えば、上記導電性材料を溶解しないリン酸等の酸水溶液やアルカリ水溶液が好適に用いられる。
放熱部31の位置は特に限定されないが、多層基板1に設けられる半導体素子41(図2参照)の外側に形成されるのが好ましい。
また、放熱部31の面積は、半導体パッケージの放熱性の観点から、多層基板1を平面図または底面図として見た場合に、実装される半導体素子41(図2参照)に対する割合が、10%以上であるのが好ましく、30%以上であるのがより好ましい。放熱部31の面積の上限値は、特に限定されないが、半導体パッケージのコンパクト性の観点から100%以下であるのが好ましい。
放熱部31の高さ(つまり、絶縁性基材12からの突出量)は、導通路13のそれよりも大きければ特に限定されないが、良好な放熱性を確保の観点から、10nm以上が好ましく、1μm以上がより好ましく、35μm以上がさらに好ましく、40μm以上が特に好ましく、50μm以上が最も好ましい。放熱部31の高さの上限値は、特に限定されないが、絶縁性基材12の強度の観点から、絶縁性基材12の厚みの4分の3以下または100μm以下が好ましい。
<熱伝導層>
異方導電性部材11の一面に設けられた熱伝導層21は、熱を伝える素材からなる熱伝導部22を有し、さらに、配線部23および絶縁部24を有するのが好ましい。したがって、熱伝導層21は、実質的に、熱伝導部22、配線部23、および絶縁部24により構成されるのが好ましい。
熱伝導層21の厚みは、特に限定されないが、配線の微細化、導通信頼性、熱伝導性および半導体パッケージのコンパクト性の観点から、0.5〜1000μmが好ましく、1〜500μmがより好ましく、5〜250μmが特に好ましい。
(熱伝導部)
熱伝導部22の材料は、熱を伝える素材であれば特に限定されず、その具体例としては、カーボンナノチューブ、ダイヤモンド、ダイヤモンドライクカーボン(DLC)、銀(Ag)、銅(Cu)、金(Au)、アルミニウム(Al)、シリコン(Si)、マグネシウム(Mg)、真鍮、ニッケル(Ni)、鉄(Fe)、白金(Pt)、ステンレス鋼等が挙げられ、これらを1種単独で使用してもよく2種以上を併用してもよい。これらのうち、安価であり熱伝導率が高い理由からCuを用いるのが好ましい。
熱伝導部22の形状は、特に限定されず、例えば、パターン形状、ドット形状、後述する配線部23以外の部分にベタ塗りにされた形状等が挙げられるが、多層基板1に設けられる後述する半導体素子41(図2参照)と接する内側位置のみならず、この半導体素子41(図2参照)の外側にも形成され、かつ、この外側に形成された熱伝導部22に向けて内側の熱伝導部22から熱移動が可能なように、図1(a)に示すように、全体が接続された形状であるのが好ましい。
熱伝導部22の面積は、面方向の熱伝導性の観点から、多層基板1を平面図または底面図として見た場合に、実装される半導体素子41(図2参照)に対する割合が、10%以上であるのが好ましく、30%以上であるのがより好ましい。熱伝導部22の面積の上限値は、特に限定されないが、配線部23が熱伝導部22と電気的に絶縁できる面積以下であるのが好ましい。
(配線部)
配線部23は、電気を通す素材である導電性材料からなり、外部接続用の電極となる。すなわち、後述する半導体素子41(図2参照)の配線と導通路13と接続する。
配線部23の材料は、電気を通す素材であれば特に限定されず、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)等が挙げられ、これらを1種単独で使用してもよく2種以上を併用してもよい。
これらのうち、電気抵抗が低い理由からCuを用いるのが好ましい。なお、Cuによる配線部23の表層には、ワイヤボンディングの容易性を高める観点から、Au層やNi/Au層を設けていてもよい。
また、配線部23の材料としては、熱伝導部22と同じ材料を用いてもよい。この場合、配線部23と熱伝導部22とを同時に作製できるため、製造プロセスを簡略化できる。
このほか、上記配線部を用いて本発明の多層基板と半導体素子等とを接続する態様としては、例えば、C4(Controlled Collapse Chip Connection)バンプ、はんだボール、Cuピラーなどによるフリップチップ接続、導電粒子配列型の異方導電膜(ACF)を用いた接続なども挙げられるが、本発明の態様がこれに限定されるものではない。
(絶縁部)
絶縁部24は、熱伝導部22と配線部23とを絶縁するものである。絶縁部24の材料としては、絶縁性が高い素材であれば特に限定されず、その具体例としては、例えば、空気;ガラス、アルミナなどの無機絶縁体;樹脂などの有機絶縁体;等が挙げられ、これらを1種単独で使用してもよく2種以上を併用してもよい。これらのうち、安価であり熱伝導率が高い理由から樹脂を用いるのが好ましい。
上記樹脂の材質は、熱硬化性樹脂が好ましい。上記熱硬化性樹脂としては、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂、および、ポリイミド樹脂からなる群から選択される少なくとも1種が好ましく、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂がより好ましい。
また、上記樹脂としては、耐熱性、耐候性、耐光性に優れた樹脂を用いることが好ましい。
また、上記樹脂には、所定の機能を持たせるため、フィラー、拡散剤、顔料、蛍光物質、反射性物質、紫外線吸収剤、および、酸化防止剤からなる群から選択される少なくとも1種を混合することもできる。
また、上記樹脂として接着性組成物を用いることもでき、例えば、通称:アンダーフィル材(液体)、NCP(ペースト状)、NCF(ノンコンダクティブフィルム)(フィルム状)と呼称される半導体用の接着剤が挙げられ、ドライフィルムレジストなども使用できる。
さらに、上記絶縁部としては、上記配線部としても記載した導電粒子配列型の異方導電膜(ACF)を使用してもよい。
もっとも、本発明において、上記絶縁部の態様としては、上記のものに限定されない。
〔半導体パッケージ〕
図2は、第1の実施形態の多層基板を用いた半導体パッケージを模式的に示す断面図である。
半導体パッケージ1aは、上述した多層基板1の両面に半導体素子41を有する。ここで、半導体素子41としては、特に限定されず、例えば、ロジックLSI(例えば、ASIC、FPGA、ASSPなど)、マイクロプロセッサ(例えば、CPU、GPUなど)、メモリ(例えば、DRAM、HMC(Hybrid Memory Cube)、MRAM(Magnetic RAM:磁気メモリ)とPCM(Phase-Change Memory:相変化メモリ)、ReRAM(Resistive RAM:抵抗変化型メモリ)、FeRAM(Ferroelectric RAM:強誘電体メモリ)、フラッシュ・メモリ(NANDフラッシュ)など)、LED(例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、LCDバックライト、一般照明など)、パワー・デバイス、アナログIC(例えば、DC−DCコンバータ、絶縁ゲートバイポーラトランジスタ(IGBT)など)、MEMS(例えば、加速度センサ、圧力センサ、振動子、ジャイロセンサなど)、ワイヤレス(例えば、GPS、FM、NFC、RFEM、MMIC、WLANなど)、ディスクリート素子、BSI、CIS、カメラモジュール、CMOS、Passiveデバイス、GAWフィルタ、RFフィルタ、RF IPD、APE、BB等が挙げられる。
半導体パッケージ1aにおいては、より詳細には、一方の半導体素子41(41a)が有する図示しない配線と、熱伝導層21の配線部23とが熱圧着により接続されており、これにより、半導体素子41(41a)は、熱伝導層21の熱伝導部22と接触している。
なお、多層基板1の他面側には、熱伝導部22と同じ材料からなる熱伝導部22aが同様にして形成され、配線部23と同じ材料からなる配線部23aが同様にして形成されている。他方の半導体素子41(41b)が有する図示しない配線と配線部23aとが熱圧着により接続されており、これにより、半導体素子41(41b)は熱伝導部22aと接触している。
すなわち、半導体パッケージ1aは、多層基板1(異方導電性部材11)の両面に半導体素子41が設けられた、いわゆる三次元実装の半導体パッケージである。
そして、半導体パッケージ1aにおいては、半導体素子41が駆動することにより、両面側の半導体素子41から熱が発生する。
ところで、図2に示す半導体パッケージ1aのように、三次元実装の半導体パッケージにおいては、異方導電性部材と、その両面にある半導体素子とが多層構造を形成している。このため、半導体素子から発生した熱は、例えば、半導体素子と異方導電性部材との間の空隙などの多層構造内部にこもりやすい。
このとき、仮に2個の半導体素子に挟まれた異方導電性部材が本発明の熱伝導部22のみを有する(放熱部31を備えない)場合、熱伝導部22による放熱はあり得るものの、熱伝導部22を介して異方導電性部材が加熱されてしまい、やはり、内部に熱がこもってしまう。
反対に、2個の半導体素子に挟まれた異方導電性部材が本発明の放熱部31のみを有する(熱伝導部22を備えない)場合、半導体素子と異方導電性部材との間の空隙にこもった熱は、放熱部31から放出されず、そのまま留まるため、やはり放熱性が高いとはいえない。
しかしながら、本発明においては、多層基板1が熱伝導部22と放熱部31とを組み合わせて有するため、半導体素子41から多層基板1に向けて発生した熱は、熱伝導部22を有する異方導電性部材11を介して放熱部31から放出されるため、放熱されやすく、熱がこもりにくい。
このように、本発明においては、3次元実装であっても、高い放熱性が得られる。
半導体パッケージ1aにおいては、半導体素子41から発生した熱は、半導体素子41と接触する熱伝導部22(「熱伝導部22a」も含む。以下同様。)に移動する。熱伝導部22は熱を伝える素材からなるため、熱伝導部22においても、熱は放熱されやすい。
特に、図2に示す半導体パッケージ1aにおいては、異方導電性部材11の幅(図2中、左右方向の長さ)が半導体素子41の幅よりも大きく、熱伝導部22が半導体素子41の外側にも形成されている。半導体素子41の外側にも形成された熱伝導部22は、半導体素子41の熱を受けにくい位置にあるため冷えやすい。そして、図1(a)に示すように、熱伝導部22が全体的に接続された形状であるため、半導体素子41から熱伝導部22に移動した熱は、内側から半導体素子41の外側に移動して放熱されやすい状態になっている。
さらに、半導体パッケージ1aにおいては、熱伝導部22と同様に、放熱部31が半導体素子41の外側に設けられているため、熱伝導部22を介して半導体素子41の外側に移動した熱は、非常に放熱されやすい。
[第2の実施形態]
図3は、第2の実施形態の半導体パッケージを示す模式図であり、(a)は半導体素子を省略した平面図であり、(b)は(a)のB−B′線断面図である。第2の実施形態では、第1の実施形態と同一の部分は同じ符号を用い、説明を省略する(以下、同様)。
第2の実施形態においては、熱伝導層21が異方導電性部材11の両面に設けられている。そして、両面の熱伝導層21は、ともに、半導体素子41の外側にも形成され、かつ、全体が接続された形状である。
もっとも、第1の実施形態とは異なり、多層基板1の一面側においては、最外周部分に熱伝導層21は形成されておらず、異方導電性部材11が剥き出しになっている。そして、この異方導電性部材11の剥き出し部分に、放熱部31が設けられている。
このような構成において、第2の実施形態では、多層基板1の両面において、半導体素子41の外側に熱が移動して放熱されやすい状態になっている。
[第3の実施形態]
図4は、第3の実施形態の半導体パッケージの模式図である。第3の実施形態では、熱伝導部22が異方導電性部材11に埋設されている。
ところで、第1または第2の実施形態における熱伝導層21では、微細化と熱伝導性とはトレードオフの関係にある。すなわち、異方導電性部材11の表面上に設けられた熱伝導層21を厚くすると、熱伝導部22も厚くなるため、熱伝導性は向上するが、配線部23も厚くなり、微細化に反する。一方で、熱伝導層21を薄くして配線部23を微細化すると、熱伝導部22も厚くなり、熱伝導性が相対的に低下する。
しかしながら、第3の実施形態のように、熱伝導部22を異方導電性部材11に埋設することで、配線部23の厚さを変えずに薄くしたまま、熱伝導部22のみを厚くして熱伝導性を向上させることができる。つまり、微細化と熱伝導性とのトレードオフから脱却できる。
なお、第3の実施形態では、異方導電性部材11に埋設された熱伝導部22が半導体素子41に接触しないため、図4に示すように、熱伝導部22と半導体素子41との間に、熱伝導部22と同じ材料からなる熱伝導部22aを設ければよい。
[第4の実施形態]
図5は、第4の実施形態の半導体パッケージを模式的に示す断面図である。第4の実施形態では、2枚の異方導電性部材11の間に、熱伝導層21が設けられている。半導体素子41から発生した熱は、2枚の異方導電性部材11の間に挟まれた熱伝導層21に流れ、半導体素子41の外側から放出される。
[第5の実施形態]
図6は、第5の実施形態の半導体パッケージを模式的に示す断面図である。第5の実施形態では、2枚の異方導電性部材11におけるそれぞれの外面側に、熱伝導層21が設けられている。半導体素子41から発生した熱は、それぞれ近い熱伝導層21に流れて、半導体素子41の外側から放出される。
[第6の実施形態]
図7は、第6の実施形態の半導体パッケージを模式的に示す断面図である。第6の実施形態においては、2枚の異方導電性部材11の間と、2枚の異方導電性部材11のそれぞれの外面側に、3層の熱伝導層21が設けられている。このような構成により、放熱性はより向上する。
なお、本発明は、上述した実施形態に限られるものではなく、実装形態としては、例えば、SoC、SiP、PoP、PiP、CSP、TSV等が挙げられる。
より詳細には、例えば、本発明の多層基板は、半導体素子単体のデータ信号や電源の接続に加えて、グランド部や熱伝導部としても使用できる。
また、本発明の多層基板は、2個以上の半導体素子間のデータ信号や電源の接続に加えて、グランド部や熱伝導部としても使用できる。このような態様としては、例えば、以下の例におけるインターポーザとして本発明の多層基板を使用したものが挙げられる。
・3次元SoCのロジックデバイス(例えば、ホモジニアス基板(インターポーザ上にFPGAを複数層積層したもの)、ヘテロジニアス基板(インターポーザ上にデジタルデバイスと、アナログデバイスと、RFデバイスと、MEMSと、メモリとを積層したもの)など)
・ロジックとメモリとを組み合わせた3次元SiP(Wide I/O)(例えば、インターポーザの上または上下にCPUとDRAMとを積層したもの、インターポーザの上または上下にGPUとDRAMとを積層したもの、インターポーザの上または上下にASIC/FPGAとWideI/Oメモリとを積層したもの、インターポーザの上または上下にAPEとWideI/Oメモリとを積層したもの、等)
・SoCとDRAMとを組み合わせた2.5次元ヘテロジニアス基板
また、本発明の多層基板は、半導体パッケージとプリント配線基板(図示せず)との接続にも使用できる。
また、本発明の多層基板は、2個以上の半導体パッケージどうしの接続(PoP)にも使用でき、この場合における態様としては、例えば、本発明の多層基板が、その上下面側に配置された2個の半導体パッケージと、所定の配線部を介して接続された態様が挙げられる。
また、本発明の多層基板の用途としては、上述したものに限定されず、例えば、シリコンインターポーザやガラスインターポーザと貼り合わせることで、配線プロセスを簡易化したインターポーザを作成できる。
さらに、本発明の多層基板は、プリント配線基板またはフレキシブル基板とリジッド基板との接続、フレキシブル基板どうしの接続、リジッド基板どうしの接続などにも使用できる。
そして、本発明の多層基板は、検査機器のプローブやヒートシンク単体としても使用可能である。
以上の説明したような、本発明の多層基板および本発明の半導体パッケージが用いられる最終製品としては、特に限定されず、例えば、スマートTV、移動体通信端末、携帯電話、スマートフォン、タブレット端末、デスクトップPC、ノートPC、ネットワーク機器(ルーター、スイッチング)、有線インフラ機器、デジタルカメラ、ゲーム機、コントローラ、データセンター、サーバー、HPC、グラフィックカード、ネットワークサーバ、ストレージ、チップセット、車載(電子制御機器、運転支援システム)、カーナビ、PND、照明(一般照明、車載照明、LED照明、OLED照明)、テレビ、ディスプレイ、ディスプレイ用パネル(液晶パネル、有機ELパネル、電子ペーパー)、音楽再生端末、産業用機器、産業用ロボット、検査装置、医療機器、白物家電、宇宙・航空機用機器、ウェアラブルデバイス等が好適に挙げられる。
次に、上記異方導電性部材の製造方法について説明した後、本発明の多層基板および本発明の半導体パッケージの製造方法についても説明を行う。
[異方導電性部材の製造方法]
上記異方導電性部材の製造方法は、特に制限されないが、以下の工程を備えることが好ましい。
陽極酸化処理工程:上記アルミニウム基板を陽極酸化する工程、
貫通化処理工程:上記陽極酸化処理工程の後に、上記陽極酸化により生じたマイクロポアによる孔を貫通化して上記絶縁性基材を得る工程、および、
充填工程:上記貫通化処理工程の後に、得られた上記絶縁性基材における貫通化した孔の内部に導電性材料を充填して上記異方導電性部材を得る充填工程
以下に、各工程での手順について詳述する。
〔第1〜2および第4〜6の実施形態における異方導電性部材の製造方法〕
図8(a)〜(d)は、第1〜2および第4〜6の実施形態における異方導電性部材の製造方法を模式的に示す断面図である。
図8(a)〜(d)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図8(a)および(b)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図8(c)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図8(d)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その1)〕
図9(a)〜(f)は、第3の実施形態における異方導電性部材の製造方法(その1)を模式的に示す断面図である。
図9(a)〜(f)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図9(a)参照)と、陽極酸化皮膜8の表面に所定の開口パターンを有するマスク層6を形成するマスク層形成工程(図9(b)参照)と、マスク層6の開口部に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図9(c)参照)と、マスク層6を除去するマスク層除去工程(図9(d)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図9(e)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図9(f)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その2)〕
図10(a)〜(g)は、第3の実施形態における異方導電性部材の製造方法(その2)を模式的に示す断面図である。
図10(a)〜(g)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図10(a)参照)と、陽極酸化皮膜8の表面に所定の開口パターンを有するマスク層6を形成するマスク層形成工程(図10(b)参照)と、マスク層6の開口部から陽極酸化皮膜8の一部を除去する皮膜除去工程(図10(c)参照)と、マスク層6を除去するマスク層除去工程(図10(d)参照)と、マスク層6を除去した後のアルミニウム基板7に対して第2の陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図10(e)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図10(f)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図10(g)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その3)〕
図11(a)〜(f)は、第3の実施形態における異方導電性部材の製造方法(その3)を模式的に示す断面図である。
図11(a)〜(f)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図11(a)参照)と、陽極酸化皮膜8の表面に所定の開口パターンを有するマスク層6を形成するマスク層形成工程(図11(b)参照)と、マスク層6の開口部から陽極酸化皮膜8の一部を除去する皮膜除去工程(図11(c)参照)と、マスク層6を除去するマスク層除去工程(図11(d)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図11(e)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図11(f)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その4)〕
図12(a)〜(g)は、第3の実施形態における異方導電性部材の製造方法(その4)を模式的に示す断面図である。
図12(a)〜(g)に示すように、異方導電性部材11は、アルミニウム基板7の表面の一部に窪み5を形成する窪み形成工程(図12(a)参照)と、窪み5にマスク層6を形成するマスク層形成工程(図12(b)参照)と、マスク層6を形成したアルミニウム基板7に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図12(c)参照)と、マスク層6を除去するマスク層除去工程(図12(d)参照)と、マスク層6を除去した後のアルミニウム基板7に対して第2の陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図12(e)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図12(f)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図12(g)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その5)〕
図13(a)〜(e)は、第3の実施形態における異方導電性部材の製造方法(その5)を模式的に示す断面図である。
図13(a)〜(e)に示すように、異方導電性部材11は、アルミニウム基板7の表面の一部に窪み5を形成する窪み形成工程(図13(a)参照)と、アルミニウム基板7に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図13(b)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図13(c)参照)と、陽極酸化皮膜8を平坦にする表面平滑化処理(図13(d)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図13(e)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その6)〕
図14(a)〜(d)は、第3の実施形態における異方導電性部材の製造方法(その6)を模式的に示す断面図である。
図14(a)〜(d)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図14(a)参照)と、陽極酸化皮膜8の深さ方向の一部に凹部4を形成する凹部形成工程(図14(b)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図14(c)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図14(d)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その7)〕
図15(a)〜(d)は、第3の実施形態における異方導電性部材の製造方法(その7)を模式的に示す断面図である。
図15(a)〜(d)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図15(a)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図15(b)参照)と、陽極酸化皮膜8の深さ方向の一部に凹部4を形成する凹部形成工程(図15(c)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図15(d)参照)とをこの順に有する製造方法により、作製することができる。
〔第3の実施形態における異方導電性部材の製造方法(その8)〕
図16(a)〜(e)は、第3の実施形態における異方導電性部材の製造方法(その8)を模式的に示す断面図である。
図16(a)〜(e)に示すように、異方導電性部材11は、アルミニウム基板7の表面に陽極酸化処理を施して陽極酸化皮膜8を形成する陽極酸化処理工程(図16(a)参照)と、アルミニウム基板7を除去し、陽極酸化皮膜8を貫通する貫通化処理工程(図16(b)参照)と、陽極酸化皮膜8の貫通孔9内部に金属10を充填する充填工程(図16(c)参照)と、陽極酸化皮膜8の深さ方向の一部に凹部4を形成する凹部形成工程(図16(d)参照)と、凹部4に金属10を充填する充填工程(図16(e)参照)とをこの順に有する製造方法により、作製することができる。
次に、上述異方導電性部材の製造方法が有する各工程について、詳細に説明する。
<陽極酸化処理工程>
陽極酸化処理工程で行われる陽極酸化処理は、従来公知の方法を用いることができるが、上記絶縁性基材が、特開2012−089481号公報の段落[0019]および[0020]に記載されている式(i)により定義される規則化度が50%以上となるように配列する貫通孔を有するアルミニウム基板の陽極酸化皮膜であるのが好ましいため、後述する自己規則化法を用いるのが好ましい。
なお、特開2012−089481号公報の段落[0019]および[0020]において、式(i)は、以下のように規定されている。
規則化度(%)=B/A×100 (i)
上記式(i)中、Aは、測定範囲における貫通孔の全数を表す。Bは、一の貫通孔の重心を中心とし、他の貫通孔の縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一の貫通孔以外の貫通孔の重心を6個含むことになる上記一の貫通孔の測定範囲における数を表す。
自己規則化法は、陽極酸化処理により得られる陽極酸化皮膜のマイクロポアが規則的に配列する性質を利用し、規則的な配列をかく乱する要因を取り除くことで、規則性を向上させる方法である。具体的には、高純度のアルミニウムを使用し、電解液の種類に応じた電圧で、長時間(例えば、数時間から十数時間)かけて、低速で陽極酸化皮膜を形成させる。
この方法においては、マイクロポアの径(ポア径)は電圧に依存するので、電圧を制御することにより、ある程度所望のポア径を得ることができる。
自己規則化法によりマイクロポアを形成するには、陽極酸化処理(A)、脱膜処理(B)および再陽極酸化処理(C)をこの順に施す方法(自己規則化方法I);陽極酸化処理(D)と酸化皮膜溶解処理(E)とをこの順に少なくとも1回施す方法(自己規則化方法II);等により形成するのが好ましい。
好適態様である自己規則化方法Iおよび自己規則化方法IIにおける各処理の詳細については、特開2012−089481号公報の段落[0074]〜[0113]に記載されている。
<マスク層形成工程>
上記マスク層形成工程は、図9〜図11に示す態様においては、陽極酸化処理工程で形成した陽極酸化皮膜の表面に、所定の開口パターン(開口部)を有するマスク層を形成する工程であり、図12に示す態様においては、上記アルミニウム基板に形成された窪み部分にマスク層を形成する工程である。
上記マスク層は、図9〜図11に示す態様においては、例えば、上記陽極酸化皮膜の表面に画像記録層を形成した後に、上記画像記録層に対して露光または加熱によりエネルギーを付与して所定の開口パターンに現像する方法等により形成することができ、図12に示す態様においては、上記アルミニウム基板に形成された窪み部分に画像記録層を形成した後に、上記画像記録層の全面に対して露光または加熱によりエネルギーを付与して硬化させる方法等により形成することができる。
ここで、上記画像記録層を形成する材料は特に限定されず、従来公知の感光層(フォトレジスト層)や感熱層を形成する材料を用いることができ、必要に応じて、赤外線吸収剤等の添加剤も含有していてもよい。
<マスク層除去工程>
上記マスク層除去工程は、上記マスク層を除去する工程である。
ここで、上記マスク層を除去する方法は特に限定されず、例えば、上記マスク層を溶解し、かつ、上記アルミニウム基板および上記陽極酸化皮膜を溶解しない溶液を用いて、上記マスク層溶解し、除去する方法が挙げられる。このような溶液としては、例えば、上記マスク層に感光層や感熱層を用いる場合は、公知の現像液が挙げられる。
<皮膜除去工程>
上記皮膜除去工程は、図10および図11に示すように、上記マスク層の開口部の下部に存在する陽極酸化皮膜を除去する工程である。
ここで、上記陽極酸化皮膜を除去する方法は特に限定されず、例えば、アルカリエッチング水溶液や酸性水溶液を用いて陽極酸化皮膜を溶解させる方法等が挙げられる。
<窪み形成工程>
上記窪み形成工程は、図12に示すように、上記アルミニウム基板の表面の一部に窪みを形成する工程である。
ここで、上記窪みを形成する方法は特に限定されず、例えば、上記アルミニウム基板に金型をプレスして窪みを形成する方法が挙げられる。
<凹部形成工程>
上記凹部形成工程は、図14〜図16に示すように、上記陽極酸化皮膜の深さ方向の一部に凹部を形成する工程である。
ここで、上記凹部を形成する方法は特に限定されず、例えば、エッチング処理等により化学的に陽極酸化皮膜を溶解する方法、ダイサー等を用いて陽極酸化皮膜を機械的に削る方法等が挙げられる。
<水洗処理>
上述した各処理の工程終了後には水洗を行うのが好ましい。水洗には、純水、井水、水道水等を用いることができる。処理液の次工程への持ち込みを防ぐためにニップ装置を用いてもよい。
<貫通化処理工程>
貫通化処理工程は、陽極酸化処理工程の後に、陽極酸化処理により生じたマイクロポアによる孔を貫通化して、貫通孔を有する絶縁性基材を得る工程である。
貫通化処理工程としては、具体的には、例えば、上記陽極酸化処理工程の後に、アルミニウム基板を溶解し、陽極酸化皮膜の底部を除去する方法;上記陽極酸化処理工程の後に、アルミニウム基板およびアルミニウム基板近傍の陽極酸化皮膜を切断する方法;等が挙げられる。
次に、好適態様である前者の方法について詳述する。
(アルミニウム基板の溶解)
上記陽極酸化処理工程の後のアルミニウム基板の溶解は、陽極酸化皮膜(アルミナ)を溶解しにくく、アルミニウムを溶解しやすい処理液を用いる。
すなわち、アルミニウム溶解速度1μm/分以上、好ましくは3μm/分以上、より好ましくは5μm/分以上、および、陽極酸化皮膜溶解速度0.1nm/分以下、好ましくは0.05nm/分以下、より好ましくは0.01nm/分以下の条件を有する処理液を用いる。
具体的には、アルミよりもイオン化傾向の低い金属化合物を少なくとも1種含み、かつ、pHが4以下8以上、好ましくは3以下9以上、より好ましくは2以下10以上の処理液を使用して浸漬処理を行う。
このような処理液としては、酸またはアルカリ水溶液をベースとし、例えば、マンガン、亜鉛、クロム、鉄、カドミウム、コバルト、ニッケル、スズ、鉛、アンチモン、ビスマス、銅、水銀、銀、パラジウム、白金、金の化合物(例えば、塩化白金酸)、これらのフッ化物、これらの塩化物等を配合したものが好ましい。
中でも、酸水溶液ベースが好ましく、塩化物をブレンドするのが好ましい。
特に、塩酸水溶液に塩化水銀をブレンドした処理液(塩酸/塩化水銀)、塩酸水溶液に塩化銅をブレンドした処理液(塩酸/塩化銅)が、処理ラチチュードの観点から好ましい。
なお、このような処理液の組成は特に限定されず、例えば、臭素/メタノール混合物、臭素/エタノール混合物、王水等を用いることができる。
また、このような処理液の酸またはアルカリ濃度は、0.01〜10mol/Lが好ましく、0.05〜5mol/Lがより好ましい。
更に、このような処理液を用いた処理温度は、−10℃〜80℃が好ましく、0℃〜60℃が好ましい。
アルミニウム基板の溶解は、上記陽極酸化処理工程の後のアルミニウム基板を上述した処理液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸せき法、スプレー法が挙げられる。中でも、浸せき法が好ましい。このときの接触時間としては、10秒〜5時間が好ましく、1分〜3時間がより好ましい。
(陽極酸化皮膜の底部の除去)
アルミニウム基板を溶解した後の陽極酸化皮膜の底部の除去は、酸水溶液またはアルカリ水溶液に浸せきさせることにより行う。底部の陽極酸化皮膜が除去されることにより、マイクロポアが貫通する。
陽極酸化皮膜の底部の除去は、予めpH緩衝液に浸漬させてマイクロポアによる孔の開口側から孔内にpH緩衝液を充填した後に、開口部の逆面、即ち、陽極酸化皮膜の底部に酸水溶液またはアルカリ水溶液に接触させる方法により行うのが好ましい。
酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。酸水溶液の濃度は1〜10質量%が好ましい。酸水溶液の温度は、25〜40℃が好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%が好ましい。アルカリ水溶液の温度は、20〜35℃が好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液や、0.5g/L、30℃の水酸化ナトリウム水溶液または0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸せき時間は、8〜120分が好ましく、10〜90分がより好ましく、15〜60分が更に好ましい。
また、予めpH緩衝液に浸漬させる場合は、上述した酸/アルカリに適宜対応した緩衝液を使用する。
一方、後者のアルミニウム基板およびアルミニウム基板近傍の陽極酸化皮膜を切断する方法としては、アルミニウム基板および陽極酸化皮膜の底部を、レーザー等による切削処理や種々の研磨処理等を用いて物理的に除去する方法が好適に例示される。
<充填工程>
充填工程は、上記貫通化処理工程の後に、得られた上記絶縁性基材における貫通化した貫通孔の内部に導電性材料を充填して上記異方導電性部材を得る工程である。
ここで、充填する導電性材料は、異方導電性部材の導通路を構成するものであり、その種類は上述の通りである。
導電性材料として金属を充填する方法としては、電解メッキ法または無電解メッキ法を用いることができる。
なお、電解メッキ処理を施す前に上記絶縁性基材の一方の表面に空隙のない電極膜を形成する処理(電極膜形成処理)を施すのが好ましい。
電極膜を形成する方法は特に限定されないが、例えば、金属の無電解めっき処理、導電性材料(例えば、金属)の直接塗布、等が好ましく、これらの中でも電極膜の均一性、及び操作の簡便性の観点から、無電解めっき処理が好ましい。電極膜形成処理に関して、無電解めっき処理を用いる際には、そのめっき核を酸化皮膜の一方の表面に付与することが好ましい。具体的には、無電解めっきにより付与するべき金属と同種の金属又は金属化合物、あるいは無電解めっきにより付与するべき金属よりもイオン化傾向の高い金属又は金属化合物を、絶縁性基材の一方の表面に付与する方法が好ましい。付与方法としては、金属又は金属化合物を蒸着、スパッタリング、あるいは直接塗布する方法が挙げられるが、特に限定されない。
上記のようにめっき核を付与したのち、無電解めっき処理により電極膜を形成する。処理方法は、温度、時間により電極膜の厚さを制御できる観点から、浸漬法が好ましい。
無電解めっき液の種類としては、従来公知のものを使用することができる。
また、形成される電極膜の通電性を高める観点から、金めっき液、銅めっき液、銀めっき液等、貴金属を有するめっき液が好ましく、経時による電極の安定性すなわち、酸化による劣化を防ぐ観点から、金めっき液がより好ましい。
本発明の製造方法においては、電解メッキ法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間をもうけることが好ましい。休止時間は、10秒以上必要で、30〜60秒であることが好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常20V以下であって望ましくは10V以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位+1V以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Solartron社、BAS社、北斗電工社、IVIUM社等のポテンショスタット装置を用いることができる。
金属の充填に使用するメッキ液は、従来公知のメッキ液を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、1〜300g/Lが好ましく、100〜200g/Lがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は10〜20g/Lが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でメッキを行なうのが望ましい。
なお、無電解メッキ法では、アスペクトの高い孔中に金属を完全に充填するには長時間を要するので、電解メッキ法により金属を充填するのが好ましい。
そして、第3の実施形態においては、図9〜図16に示すように、この充填工程において、上記熱伝導層における埋設された上記熱伝導部を、併せて形成することができる。
<封孔処理工程>
上記充填工程の後、必要に応じて、上記金属が充填された上記絶縁性基材に封孔処理を施し、封孔率が99%以上となるようにする封孔処理工程を備えていてもよい。封孔率が上記範囲であると、配線不良を抑制できる。
実施される封孔処理としては特に制限されず、沸騰水処理、熱水処理、蒸気処理、ケイ酸ソーダ処理、亜硝酸塩処理、酢酸アンモニウム処理等の公知の方法に従って行うことができる。例えば、特公昭56−12518号公報、特開平4−4194号公報、特開平5−202496号公報、特開平5−179482号公報等に記載されている装置および方法で封孔処理を行ってもよい。
<表面平滑化処理工程>
上記充填工程の後に、研摩処理(例えば、化学機械研磨処理)によって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
なかでも、化学機械研磨処理としてCMP(Chemical Mechanical Polishing)処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することが好ましい。
CMP処理には、フジミインコーポレイテッド社製のPNANERLITE−7000、日立化成社製のGPX HSC800、旭硝子(セイミケミカル)社製のCL−1000等のCMPスラリーを用いることができる。
なお、陽極酸化皮膜を研磨したくないので、層間絶縁膜やバリアメタル用のスラリーを用いるのは好ましくない。
<放熱部作製工程>
そして、本発明においては、上記充填工程または上記表面平滑処理工程の後に、上記異方導電性部材の任意の部位に、放熱部を作製する放熱部作製工程を備える。
上記放熱部作製工程は、導通路が形成された異方導電性部材の表面において、例えばトリミング処理によって、絶縁性基材である陽極酸化皮膜のみを一部除去し、導通路を構成する導電性材料を突出させる工程である。
ここで、トリミング処理は、導通路を構成する導電性材料(例えば、金属)を溶解しない条件であればよく、例えば、異方導電性部材を酸水溶液またはアルカリ水溶液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸せき法、スプレー法が挙げられる。中でも、浸せき法が好ましい。
酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は1〜10質量%が好ましい。酸水溶液の温度は、25〜60℃が好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも1種のアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%が好ましい。アルカリ水溶液の温度は、20〜35℃が好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液、0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸せき時間は、8〜120分が好ましく、10〜90分がより好ましく、15〜60分が更に好ましい。
このようなトリミング処理により、図1〜図7に示すように、異方導電性部材11に放熱部31が形成される。
なお、異方導電性部材11の任意の部位に放熱部31を形成するためには、例えば、放熱部31を形成する部位を露出させて、それ以外の部位をマスキングする方法が挙げられる。このとき、例えば、トリミング処理前に、放熱部31を形成する部位を露出させてマスク層を形成し、トリミング処理後にマスク層を除去してもよく、マスク層の形成および除去については、上記マスク層形成工程および上記マスク層除去工程と同様にして行うことができる。
[多層基板の製造方法]
次に、本発明の多層基板の製造方法について詳細に説明する。
本発明の多層基板は、例えば、上記異方導電性部材の少なくとも一面にマスク層を形成するマスク層形成工程と、熱伝導層を形成する熱伝導層形成工程と、上記マスク層を除去して多層基板を得るマスク層除去工程とをこの順に有する製造方法により、作製することができる。
次に、熱伝導層形成工程について具体的に説明する。なお、上記マスク層形成工程および上記マスク層除去工程は、上記異方導電性部材の製造方法において説明したものと同様の方法で施すことができる。
〔熱伝導層形成工程〕
熱伝導層形成工程は、後述する熱伝導部形成と、配線部形成工程と、絶縁部形成工程とを有するのが好ましい。
<熱伝導部形成工程>
上記熱伝導部形成工程は、上記異方導電性部材の少なくとも一面に熱伝導部を形成する工程である。
ここで、異方導電性部材の少なくとも一面に熱伝導部を形成する方法は、例えば、電解めっき処理、無電解めっき処理、置換めっき処理などの種々めっき処理;スパッタリング処理;蒸着処理;等を施す方法が挙げられる。
これらのうち、耐熱性が高い観点から、金属のみの層形成であることが好ましく、厚膜/均一形成化および高密着性の観点から、めっき処理による層形成が特に好ましい。
上記めっき処理は、非導電性物質(異方導電性部材)に対するめっき処理になるため、シード層と呼ばれる還元金属層を設けた後、その金属層を利用して厚い金属層を形成する手法を用いるのが好ましい。
上記シード層は、スパッタリング処理により形成するのが好ましい。また、上記シード層の形成には、無電解めっきが用いてもよく、めっき液としては、主成分(例えば、金属塩、還元剤等)と補助成分(例えば、pH調整剤、緩衝剤、錯化剤、促進剤、安定剤、改良剤等)から構成される溶液を用いるのが好ましい。なお、めっき液としては、SE−650・666・680、SEK−670・797、SFK−63(いずれも日本カニゼン社製)、メルプレートNI−4128、エンプレートNI−433、エンプレートNI−411(いずれもメルテックス社製)等の市販品を適宜用いることができる。
また、上記熱伝導部の材料として銅を用いる場合、硫酸、硫酸銅、塩酸、ポリエチレングリコールおよび界面活性剤を主成分とし、その他各種添加剤を加えた種々の電解液を用いることができる。
<配線部形成工程>
上記配線部形成工程は、上記異方導電性部材の少なくとも一面に配線部を形成する工程である。
ここで、上記配線部を形成する方法は、例えば、電解めっき処理、無電解めっき処理、置換めっき処理などの種々めっき処理;スパッタリング処理;蒸着処理;等を施す方法が挙げられる。
これらのうち、耐熱性が高い観点から、金属のみの層形成であることが好ましく、厚膜/均一形成化および高密着性の観点から、めっき処理による層形成が特に好ましい。
上記めっき処理は、非導電性物質(異方導電性部材)に対するめっき処理になるため、シード層と呼ばれる還元金属層を設けた後、その金属層を利用して厚い金属層を形成する手法を用いるのが好ましい。
上記シード層は、スパッタリング処理により形成するのが好ましい。また、上記シード層の形成には、無電解めっきが用いてもよく、めっき液としては、主成分(例えば、金属塩、還元剤等)と補助成分(例えば、pH調整剤、緩衝剤、錯化剤、促進剤、安定剤、改良剤等)から構成される溶液を用いるのが好ましい。なお、めっき液としては、SE−650・666・680、SEK−670・797、SFK−63(いずれも日本カニゼン社製)、メルプレートNI−4128、エンプレートNI−433、エンプレートNI−411(いずれもメルテックス社製)等の市販品を適宜用いることができる。
また、上記配線部の材料として銅を用いる場合、硫酸、硫酸銅、塩酸、ポリエチレングリコールおよび界面活性剤を主成分とし、その他各種添加剤を加えた種々の電解液を用いることができる。
このようにして形成される配線部は、半導体素子等の実装の設計に応じ、公知の方法でパターン形成される。また、実際に半導体素子等が実装される箇所には、再度金属(半田も含む)を設け、熱圧着や、フリップチップ、ワイヤボンディング等で、接続しやすい用に適宜加工することができる。
好適な金属としては、半田、または、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)等の金属素材が好ましく、加熱による半導体素子等の実装の観点では、半田、または、Niを介してのAu、Agを設ける方法が接続信頼性の観点から好ましい。
具体的には、パターンが形成された銅(Cu)配線上に、ニッケル(Ni)を介して金(Au)を形成する方法としては、Niストライクめっきを施し、その後にAuめっきを施す方法が挙げられる。
ここで、Niストライクめっきは、Cu配線の表面酸化層の除去とAu層密着性確保を目的に施される。
また、Niストライクめっきには、一般的なNi/塩酸混合液を用いてもよく、NIPS−100(日立化成工業製)等の市販品を用いてもよい。
一方、Auめっきは、Niストライクめっきを施した後に、ワイヤボンディングや半田の濡れ性を向上させる目的で施される。
また、Auめっきは無電解めっきで生成させるのが好ましく、HGS−5400(日立化成工業社製)、ミクロファブAuシリーズ、ガルバノマイスターGBシリーズ、プレシャスハブIGシリーズ(いずれも田中貴金属社製)等の市販の処理液を用いることができる。
<絶縁部形成工程>
上記絶縁部形成工程は、上記絶縁部を形成する工程である。
上記絶縁部を形成する方法としては特に限定されないが、上記絶縁部として上述した樹脂を用いる場合、例えば、ラミネータ装置を用いて上記異方導電性部材の上に積層させる方法、スピンコータ装置を用いて上記異方導電性部材の上に塗布する方法、フリップチップボンディング装置を用いて上記異方導電性部材と上記半導体素子の接合と同時に絶縁部を形成する方法等が挙げられる。
[半導体パッケージの製造方法]
本発明の半導体パッケージの製造方法は、本発明の多層基板の少なくとも一面に上記半導体素子を実装する工程を備える。
本発明の多層基板に半導体素子を実装する場合、加熱による実装を伴うが、半田リフローを含めての熱圧着による実装、およびフリップチップによる実装では、均一かつ確実な実装を施す観点から、最高到達温度は220〜350℃が好ましく、240〜320℃がより好ましく、260〜300℃が特に好ましい。
これらの最高到達温度を維持する時間としては、同観点から2秒〜10分が好ましく、5秒〜5分がより好ましく、10秒〜3分が特に好ましい。
また、アルミニウム基板と陽極酸化皮膜との熱膨張率差に起因して陽極酸化皮膜内に発生するクラックを抑制する観点から、上記最高到達温度に到達する前に、所望の一定温度で5秒〜10分、より好ましくは10秒〜5分、特に好ましくは20秒〜3分の熱処理を施す方法をとることもできる。所望の一定温度としては、80〜200℃であることが好ましく、100〜180℃がより好ましく、120〜160℃が特に好ましい。
また、ワイヤボンディングでの実装時の温度としては、確実な実装を施す観点から、80〜300℃が好ましく、90〜250℃がより好ましく、100〜200℃が特に好ましい。加熱時間としては、2秒〜10分が好ましく、5秒〜5分がより好ましく、10秒〜3分が特に好ましい。
以下に、実施例を挙げて本発明を具体的に説明する。ただし、本発明はこれらに限定されるものではない。
[実施例1]
〔異方導電性部材の作製〕
<アルミニウム基板の作製>
Si:0.06質量%、Fe:0.30質量%、Cu:0.005質量%、Mn:0.001質量%、Mg:0.001質量%、Zn:0.001質量%、Ti:0.03質量%を含有し、残部はAlと不可避不純物のアルミニウム合金を用いて溶湯を調製し、溶湯処理およびろ過を行った上で、厚さ500mm、幅1200mmの鋳塊をDC鋳造法で作製した。
次いで、表面を平均10mmの厚さで面削機により削り取った後、550℃で、約5時間均熱保持し、温度400℃に下がったところで、熱間圧延機を用いて厚さ2.7mmの圧延板とした。
更に、連続焼鈍機を用いて熱処理を500℃で行った後、冷間圧延で、厚さ1.0mmに仕上げ、JIS 1050材のアルミニウム基板を得た。
このアルミニウム基板を幅1030mmにした後、以下に示す電解研磨処理を施した。
<電解研磨処理>
上記アルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧25V、液温度65℃、液流速3.0m/minの条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、GP0110−30R(高砂製作所社製)を用いた。また、電解液の流速は渦式フローモニターFLM22−10PCW(AS ONE製)を用いて計測した。
(電解研磨液組成)
・85質量%リン酸(和光純薬社製試薬) 660mL
・純水 160mL
・硫酸 150mL
・エチレングリコール 30mL
<陽極酸化処理>
次いで、電解研磨処理後のアルミニウム基板に、特開2007−204802号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
まず、電解研磨処理後のアルミニウム基板に、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/minの条件で、5時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、0.2mol/L無水クロム酸、0.6mol/Lリン酸の混合水溶液(液温:50℃)に12時間浸漬させる脱膜処理を施した。
その後、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/minの条件の条件で、16時間の再陽極酸化処理を施し、膜厚130μmの酸化皮膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はGP0110−30R(高砂製作所社製)を用いた。また、冷却装置にはNeoCool BD36(ヤマト科学社製)、かくはん加温装置にはペアスターラー PS−100(EYELA社製)を用いた。更に、電解液の流速は渦式フローモニターFLM22−10PCW(AS ONE製)を用いて計測した。
<貫通化処理>
次いで、20質量%塩化水銀水溶液(昇汞)に20℃、3時間浸漬させることによりアルミニウム基板を溶解し、更に、5質量%リン酸に30℃、30分間浸漬させることにより陽極酸化皮膜の底部を除去し、貫通孔を有する陽極酸化皮膜を作製した。
ここで、貫通孔の平均孔径は、30nmであった。平均孔径は、FE−SEM(S−4800、日立製作所社)により表面写真(倍率50000倍)を撮影し、50点測定した平均値として算出した。
貫通孔の平均深さは、130μmであった。ここで、平均深さは、上記で得られた陽極酸化皮膜を貫通孔の部分で厚さ方向に対してFIBで切削加工し、その断面をFE−SEM(S−4800、日立製作所社)により表面写真(倍率50000倍)を撮影し、10点測定した平均値として算出した。
貫通孔の密度は、約1億個/mm2であった。ここで、密度は、特開2012−089481号公報の段落[0151]に記載されている方法により算出した。
貫通孔の規則化度は、92%であった。ここで、規則化度は、FE−SEM(S−4800、日立製作所社)により表面写真(倍率20000倍)を撮影し、2μm×2μmの視野で、貫通孔について上記式(i)により定義される規則化度を測定した。
<加熱処理>
次いで、上記で得られた陽極酸化皮膜に、温度400℃で1時間の加熱処理を施した。
<電極膜形成処理>
次いで、上記加熱処理後の陽極酸化皮膜の一方の表面に電極膜を形成する処理を施した。すなわち、0.7g/L塩化金酸水溶液を、一方の表面に塗布し、140℃/1分で乾燥させ、更に500℃/1時間で焼成処理し、金のめっき核を作製した。その後、無電解めっき液としてプレシャスファブACG2000基本液/還元液(日本エレクトロプレイティング・エンジニヤース社製)を用いて、50℃/1時間浸漬処理し、表面との空隙のない電極膜を形成した。
<電解めっき処理(金属の充填)>
次いで、上記電極膜を形成した面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解めっき処理を施した。
実施例1では、以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、貫通孔に銅が充填された異方導電性部材を作製した。
ここで、定電流電解は、山本鍍金社製のめっき装置を用い、北斗電工社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
<銅めっき液組成>
・硫酸銅 100g/L
・硫酸 50g/L
・塩酸 15g/L
・温度 25℃
・電流密度 10A/dm2
<研磨処理>
次いで、作製した異方導電性部材の両面に対して、機械研磨処理を行い、厚さ110μmの異方導電性部材を得た。
ここで、機械的研磨処理に用いる試料台としては、セラミック製冶具(ケメット・ジャパン社製)を用い、試料台に貼り付ける材料としては、アルコワックス(日化精工社製)を用いた。また、研磨剤としては、DP−懸濁液P−6μm・3μm・1μm・1/4μm(ストルアス製)を順に用いた。
以上のようにして作製した金属が充填された異方導電性部材の貫通孔の封孔率を測定した。具体的には、作製した異方導電性部材の両面をFE−SEM(S−4800、日立製作所社)で観察し、1000個の貫通孔の封孔の有無を観察して封孔率を算出し、両面の封孔率から平均値を求めた。結果は、実施例1の異方導電性部材の封孔率は96%であった。
なお、作製した異方導電性部材を厚さ方向に対してFIBで切削加工し、その断面をFE−SEM(S−4800、日立製作所社)により表面写真(倍率50000倍)を撮影し、貫通孔の内部を確認したところ、封孔された貫通孔においては、その内部が金属で完全に充填されていることが分かった。
<トリミング処理(放熱部の作製)>
次いで、研磨処理後の異方導電性部材をマスキングしてリン酸溶液に浸漬し、陽極酸化皮膜を選択的に溶解することで、導通路である金属の円柱を突出させ、放熱部を形成した。
リン酸溶液は、上記貫通化処理と同じ液を使い、実施例1では処理時間を18分とした。なお、後述する実施例2,3,5,6では処理時間を20分とし、実施例4では処理時間を25分とした。
〔多層基板の作製(熱伝導層の形成)〕
<マスク層の形成>
異方導電性部材の表面に、フォトレジスト(FC−230G、東洋紡社製)をコートし、所定の開口パターンを付与するべくマスクを介してUV照射を施した。
その後、非照射部をアルカリ現像液で現像することで完全に除去し、異方導電性部材の表面をパターン状に露出させた。
なお、実施例1〜4では、熱伝導部および配線部のパターンを同時に形成した。
<熱伝導部および配線部の形成>
Auスパッタリング処理によりシード層を形成した後、電解銅めっき法により厚み5μmの熱伝導部と配線部を形成させた。
<マスク層の除去>
マスク層を形成した異方導電性部材に対して、モノメタノールアミン溶剤を用いてマスク層を除去し、図1に示すような実施例1の多層基板を作製した。
[実施例2]
実施例1のトリミング処理(ただし、処理時間は20分とした)の後、熱伝導部パターンのマスク層の形成、DLC形成、マスク層の除去をこの順に実施することにより、ダイヤモンドライクカーボン(DLC)を熱伝導層の熱伝導部として形成した。DLCの形成にはDLC成膜装置を使用してイオン化蒸着法により行った。
その後、熱伝導層の配線部のみ実施例1と同様の方法(マスク層の形成、配線部の形成、マスク層の除去)により形成することで、図1に示すような実施例2の多層基板を作製した。
[実施例3]
熱伝導層を異方導電性部材の両面に形成したこと以外は、実施例1と同様の方法により、図3に示すような多層基板を作製した。ただし、トリミング処理の処理時間は20分とした。
[実施例4]
実施例3の多層基板(ただし、トリミング処理の処理時間は25分とした)を積層する際に、上下の配線パターンが一致するように位置合わせを行い、スリーボンド製アンダーフィル剤 ThreeBond 2274Bを横から注入し、浸透させ、熱硬化条件:85℃、45分間で、アンダーフィル剤を硬化させることにより、図7に示すような実施例4の多層基板を作製した。
[実施例5]
実施例1の陽極酸化処理の後に、熱伝導部パターンのマスク層の形成、エッチングによる凹部の形成、マスク層の除去をこの順に実施することにより、深さ10μmの凹部形成処理を行い、以降、熱伝導層の形成までは実施例1と同様の方法で行うことで凹部への金属充填を行い、その後熱伝導層の配線部のみ実施例1と同様の方法(マスク層の形成、配線部の形成、マスク層の除去)により形成することで、図4に示すような実施例5の多層基板を作製した。ただし、トリミング処理の処理時間は20分とした。
[実施例6]
実施例1のトリミング処理の後、熱伝導部パターンのマスク層の形成、エッチングによる凹部形成、DLC形成、マスク層の除去をこの順に実施することにより、深さ10μmの凹部にDLC形成処理を行い、その後熱伝導層の配線部のみ実施例1と同様の方法(マスク層の形成、配線部形成、マスク層の除去)により形成することで、図4に示すような実施例6の多層基板を作製した。ただし、トリミング処理の処理時間は20分とした。また、DLCの形成には実施例2と同様の方法を用いた。
[比較例1]
熱伝導層の形成において熱伝導部のパターン形成を行わなかったこと、および、トリミング処理により放熱部を形成しなかったこと以外は、実施例1と同様の方法により多層基板を作製した。なお、比較例1については、下記第1表中の「熱伝導層」および「熱伝導部」の項目には、「−」を記載した。
[評価]
〔放熱部〕
<放熱部の高さの算出>
作製した多層基板における放熱部の高さについて、それぞれ面内の4方の4箇所とその間の5箇所の計9箇所を断面方向からのFE−SEM(S−4800、日立製作所社)の観察により観察し、各箇所の高さを10点の測定平均値から算出した後、9箇所の高さを平均した。結果を下記第1表に示す。なお、放熱部を形成しなかった比較例1については「−」を記載した(面積についても同様)。
<放熱部の面積の算出>
放熱部の面積は、多層基板に設けられる半導体素子(後述)の面積に対する割合で算出した。結果を下記第1表に示す。
〔熱伝導層(熱伝導部)〕
<熱伝導部の厚みの算出>
作製した多層基板の熱伝導層の熱伝導部の厚みについて、それぞれ面内の4方の4箇所とその間の5箇所の計9箇所を断面方向からのFE−SEM(S−4800、日立製作所社)の観察により観察し、各箇所の厚みを10点の測定平均値から算出した後、9箇所の厚みを平均した。結果を下記第1表に示す。なお、熱伝導部の形成を行わなかった比較例1については「−」を記載した(面積についても同様)。
<熱伝導部の面積の算出>
多層基板の熱伝導層における熱伝導部の面積は、多層基板に設けられる半導体素子の面積に対する割合で算出した。結果を下記第1表に示す。
〔半導体パッケージの作製〕
<半導体素子(TEGチップ)>
まず、半導体素子として、TEG(Test Element Group)を作製した。なお、TEGチップ中の抵抗素子は発熱源として、ダイオードは温度センサーとしての役目を果たすように設計した。
<TEGチップの実装・絶縁部の形成>
多層基板の上下に、TEGチップを、配線パターンが一致するように位置合わせして配置し、スリーボンド社製アンダーフィル剤 ThreeBond 2274Bを多層基板とTEGチップを含む層の横からそれぞれ注入し、浸透させ、熱硬化条件:85℃、45分間で、アンダーフィル剤を硬化し、配線層とTEGチップとを接続した。
<駆動テスト>
TEGチップを駆動させ、TEGチップが500mWの電力となる点でのジャンクション温度とパッケージ表面温度とを計測した。結果を下記第1表に示す。
なお、ジャンクション温度は、TEGチップのダイオード順方向電圧を測定し、その温度依存性から算出した。
ジャンクション温度の測定結果から、比較例1よりも各実施例で熱伝導性が向上したことがわかった。
また、放熱部を設けることで、ジャンクション温度が低下すること、パッケージ表面温度とジャンクション温度との差が小さくなることがわかった。これは、パッケージ表面からの放熱性が向上したことを示している。
1:多層基板
1a:半導体パッケージ
4:凹部
5:窪み
6:マスク層
7:アルミニウム基板
8:陽極酸化皮膜
9:貫通孔
10:金属(導電性材料)
11:異方導電性部材
12:絶縁性基材
13:導通路
21:熱伝導層
22:熱伝導部
22a:熱伝導部
23:配線部
23a:配線部
24:絶縁部
31:放熱部
41(41a、41b):半導体素子

Claims (9)

  1. アルミニウム基板の陽極酸化皮膜であって厚み方向に貫通孔が設けられた絶縁性基材と、前記貫通孔に充填された導電性材料からなり互いに絶縁された状態で前記絶縁性基材を厚み方向に貫通する複数の導通路と、を有する異方導電性部材と、
    前記異方導電性部材の少なくとも一面に設けられた熱伝導部を有する熱伝導層と、
    前記絶縁性基材中から突出した前記導電性材料からなる放熱部と、
    を備え
    前記異方導電性部材における前記放熱部が設けられている部分が剥き出しになっている多層基板。
  2. 前記多層基板の少なくとも一方の面に半導体素子が設けられる場合において、
    前記放熱部は、前記半導体素子が設けられる領域の外側に、設けられている、請求項1に記載の多層基板。
  3. 前記半導体素子が前記多層基板の両面に設けられる、請求項2に記載の多層基板。
  4. 前記熱伝導層は、前記熱伝導部と、導電性材料からなる配線部と、前記熱伝導部と前記配線部とを絶縁する絶縁部とを有する、請求項1〜3のいずれか1項に記載の多層基板。
  5. 前記絶縁部が樹脂である、請求項に記載の多層基板。
  6. 前記陽極酸化皮膜中から突出した前記放熱部の高さが35μm以上である、請求項1〜のいずれか1項に記載の多層基板。
  7. 前記熱伝導部が、前記陽極酸化皮膜中に埋設されている、請求項1〜のいずれか1項に記載の多層基板。
  8. 2枚以上の前記異方導電性部材の間に前記熱伝導層を有する、請求項1〜のいずれか1項に記載の多層基板。
  9. 請求項1〜のいずれか1項に記載の多層基板と、前記多層基板の少なくとも一面に設けられた半導体素子とを備える、半導体パッケージ。
JP2013103819A 2012-09-26 2013-05-16 多層基板および半導体パッケージ Active JP5752741B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013103819A JP5752741B2 (ja) 2012-09-26 2013-05-16 多層基板および半導体パッケージ
US14/030,148 US20140085829A1 (en) 2012-09-26 2013-09-18 Multi-layered board and semiconductor package
TW102134418A TWI583281B (zh) 2012-09-26 2013-09-25 多層板和半導體封裝
CN201310450973.0A CN103687275B (zh) 2012-09-26 2013-09-25 多层板和半导体封装
KR1020130114765A KR101705671B1 (ko) 2012-09-26 2013-09-26 다층 기판과 반도체 패키지

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012212545 2012-09-26
JP2012212545 2012-09-26
JP2013103819A JP5752741B2 (ja) 2012-09-26 2013-05-16 多層基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2014082447A JP2014082447A (ja) 2014-05-08
JP5752741B2 true JP5752741B2 (ja) 2015-07-22

Family

ID=50323165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103819A Active JP5752741B2 (ja) 2012-09-26 2013-05-16 多層基板および半導体パッケージ

Country Status (5)

Country Link
US (1) US20140085829A1 (ja)
JP (1) JP5752741B2 (ja)
KR (1) KR101705671B1 (ja)
CN (1) CN103687275B (ja)
TW (1) TWI583281B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908837B2 (en) 2021-03-16 2024-02-20 Kioxia Corporation Semiconductor device

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106206A (ja) * 2012-11-29 2014-06-09 Tamagawa Seiki Co Ltd 慣性センサおよびその演算誤差軽減方法
US9601406B2 (en) 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
CN106462788B (zh) * 2014-03-18 2020-07-07 惠普发展公司,有限责任合伙企业 安全元件
KR101887797B1 (ko) 2014-05-08 2018-09-10 마이크론 테크놀로지, 인크. 메모리 내 가벼운 일관성
CN104201163B (zh) * 2014-08-12 2017-07-04 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104157580B (zh) * 2014-08-12 2017-06-06 上海航天电子通讯设备研究所 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
US9780044B2 (en) * 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
DE102015213999A1 (de) * 2015-07-24 2017-01-26 Robert Bosch Gmbh Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung
EP3300126B1 (en) * 2015-08-18 2019-05-22 Jiangsu Cherrity Optronics Co., Ltd Process method for refining photoconverter to bond-package led and refinement equipment system
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
US9624094B1 (en) 2015-11-13 2017-04-18 Cypress Semiconductor Corporation Hydrogen barriers in a copper interconnect process
CN105300371B (zh) * 2015-12-02 2019-02-05 北京七维航测科技股份有限公司 抗冲击角速陀螺灌封工艺
US10614231B1 (en) * 2016-09-15 2020-04-07 Riverside Research Institute Integrated out-of-band security for high security embedded systems
US10490588B2 (en) * 2016-09-16 2019-11-26 Semiconductor Components Industries, Llc Methods and apparatus for a thermal equalizer in an image sensor
CN106776014B (zh) * 2016-11-29 2020-08-18 科大讯飞股份有限公司 异构计算中的并行加速方法及系统
US10375845B2 (en) * 2017-01-06 2019-08-06 Microsoft Technology Licensing, Llc Devices with mounted components
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019071317A (ja) * 2017-10-06 2019-05-09 住友ベークライト株式会社 構造体、放熱部材および発光装置
CN107645892A (zh) * 2017-10-12 2018-01-30 南京旭羽睿材料科技有限公司 一种基于石墨烯的手机散热薄膜
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技(苏州)有限公司 基于热仿真的三维fpga器件布局优化的方法
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US10481651B2 (en) * 2017-12-07 2019-11-19 Toyota Motor Engineering & Manufacturing North America, Inc. Integrated PCU and GPU cooling system
CN108040425B (zh) * 2017-12-14 2019-09-20 广东长盈精密技术有限公司 电子设备及其电路板
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
CN110325017A (zh) * 2018-03-30 2019-10-11 株式会社安川电机 一种伺服控制器
CN108925027B (zh) * 2018-07-16 2020-10-09 惠州市华星光电技术有限公司 散热结构
JP2020057701A (ja) * 2018-10-02 2020-04-09 シャープ株式会社 電子機器
CN109336047B (zh) * 2018-10-08 2020-07-28 东北大学 一种基于mems工艺的多层结构离子源芯片及质谱分析进样系统
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
US20220223531A1 (en) * 2019-05-31 2022-07-14 Ultramemory Inc. Semiconductor module and manufacturing method therefor
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
JP2021019144A (ja) * 2019-07-23 2021-02-15 日立造船株式会社 電気デバイスユニット
US11260288B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Disassemblable information handling system game controller
US11097185B2 (en) 2019-12-31 2021-08-24 Dell Products L.P. Detachable information handling system game controller management
US11013991B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller adaptive haptic feedback
US11097184B2 (en) * 2019-12-31 2021-08-24 Dell Products L.P. Information handling system controller illumination
US11331567B2 (en) 2019-12-31 2022-05-17 Dell Products L.P. Information handling system and game controller trigger
US11260291B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Information handling system and detachable game controller
US11013987B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller scalable interface
US11338197B2 (en) 2019-12-31 2022-05-24 Dell Products L.P. Information handling system controller distributable hardware and logic management
KR20220014680A (ko) * 2020-07-29 2022-02-07 (주)포인트엔지니어링 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
CN214176013U (zh) * 2020-12-23 2021-09-10 迪科特测试科技(苏州)有限公司 半导体结构
WO2022181300A1 (ja) * 2021-02-25 2022-09-01 富士フイルム株式会社 構造体及び構造体の製造方法
KR20220138732A (ko) * 2021-04-06 2022-10-13 (주)포인트엔지니어링 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법
US11864281B2 (en) * 2021-07-08 2024-01-02 ERP Power, LLC Multi-channel LED driver with integrated LEDs having a multilayer structure
US11276315B1 (en) * 2021-07-12 2022-03-15 Beta Air, Llc Electric aircraft configured to implement a layered data network and method to implement a layered data network in electric aircraft
KR20230077866A (ko) * 2021-11-26 2023-06-02 (주)포인트엔지니어링 양극산화막 구조체
CN114222419A (zh) * 2021-12-22 2022-03-22 维沃移动通信有限公司 电路板组件和电子设备
KR20230117007A (ko) * 2022-01-28 2023-08-07 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH0495311A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 多段式異方性導電膜
JPH0495312A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 異方性導電膜
AU2001278027A1 (en) * 2000-07-26 2002-02-05 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
CA2703963C (en) * 2007-10-25 2013-12-03 Nexxus Lighting, Inc. Apparatus and methods for thermal management of electronic devices
AU2008326437B2 (en) * 2007-11-19 2014-03-13 Revolution Lighting Technologies, Inc. Apparatus for housing a light assembly
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
CN101600323A (zh) * 2009-05-13 2009-12-09 郭世明 高效能纳米线导热膜及其制造方法
JP5318797B2 (ja) * 2010-02-23 2013-10-16 新光電気工業株式会社 実装基板および半導体装置
EP2434592A3 (en) * 2010-09-24 2014-09-24 Fujifilm Corporation Anisotropically conductive member
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908837B2 (en) 2021-03-16 2024-02-20 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
CN103687275B (zh) 2018-04-06
KR20140040668A (ko) 2014-04-03
US20140085829A1 (en) 2014-03-27
CN103687275A (zh) 2014-03-26
KR101705671B1 (ko) 2017-02-22
JP2014082447A (ja) 2014-05-08
TWI583281B (zh) 2017-05-11
TW201414392A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5752741B2 (ja) 多層基板および半導体パッケージ
JP5145110B2 (ja) 異方導電性接合パッケージの製造方法
US9799594B2 (en) Microstructure, multilayer wiring board, semiconductor package and microstructure manufacturing method
WO2018173764A1 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
JP6030241B2 (ja) 異方導電性部材の製造方法
JP6798003B2 (ja) 金属充填微細構造体の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP7394956B2 (ja) 金属充填微細構造体、及び金属充填微細構造体の製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP7220796B2 (ja) 構造体の製造方法
TW202208695A (zh) 金屬填充微細結構體的製造方法
WO2021033466A1 (ja) 構造体の製造方法および接合体の製造方法
JPWO2019065095A1 (ja) 金属充填微細構造体の製造方法および絶縁性基材
WO2019065118A1 (ja) 半導体デバイスの製造方法および接合部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150520

R150 Certificate of patent or registration of utility model

Ref document number: 5752741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250