KR101705671B1 - 다층 기판과 반도체 패키지 - Google Patents

다층 기판과 반도체 패키지 Download PDF

Info

Publication number
KR101705671B1
KR101705671B1 KR1020130114765A KR20130114765A KR101705671B1 KR 101705671 B1 KR101705671 B1 KR 101705671B1 KR 1020130114765 A KR1020130114765 A KR 1020130114765A KR 20130114765 A KR20130114765 A KR 20130114765A KR 101705671 B1 KR101705671 B1 KR 101705671B1
Authority
KR
South Korea
Prior art keywords
anisotropic conductive
layer
thermally conductive
heat
conductive member
Prior art date
Application number
KR1020130114765A
Other languages
English (en)
Other versions
KR20140040668A (ko
Inventor
코스케 야마시타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140040668A publication Critical patent/KR20140040668A/ko
Application granted granted Critical
Publication of KR101705671B1 publication Critical patent/KR101705671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

본원 발명은 다층 기판과 반도체 패키지의 개선된 열산재 성과를 갖는 다층 기판을 포함하는 반도체 패키지를 제공한다. 다층 기판은 알루미늄 기판의 양극산화 필름이고 관통 구멍이 두께 방향으로 형성되어 있는 절연기재와 관통 구멍 내에 충전된 전도성 재료로 형성되고 도통로가 서로 절연된 채 두께 방향으로 절연성 기재를 통해 연장되는 복수의 도통로를 포함하는 이방성 전도성 부재, 열전도부를 포함하고 이방성 전도성 부재의 적어도 한 표면 상에 배치된 열전도층 및 전도성 재료로 형성되고 절연성 기재로부터 돌출된 방열부를 포함한다.

Description

다층 기판과 반도체 패키지{MULTI-LAYERED BOARD AND SEMICONDUCTOR PACKAGE}
본원 발명은 이방성 전도성 부재를 포함하는 다층 기판과 다층 기판을 사용하는 반도체 패키지에 관한 것이다.
3차원 장착 기술이 반도체 장착 기술의 트렌드로 알려져 있다. 이 기술을 이용하여, 이전 세대의 디자인 규칙을 사용하여 제조된 반도체 장치도 최신의 반도체 장치에서와 같은 성과를 나타내고, 다양한 형태의 반도체 장치 사이의 데이타 전송률도 증가한다.
3차원 장착 기술의 적용예로서, IC 칩(반도체 장치)과 이방성 전도성 필름(이방성 전도성 부재)이 교대로 겹쳐진 구성이 일본특허공개공보 JP 2009-164095 A의 도 6에 개시되어 있다.
일본특허공개공보 JP 2009-164095 A 일본특허공개공보 JP 2012-089481 A 일본특허공개공보 JP 2007-204802 A
특히 3차원 장착타입과 같은 이방성 전도성 부재의 양 표면에 배치된 반도체 장치를 갖는 반도체 패키지에서 이방성 전도성 부재를 구성하는 절연성 기재의 열 전도성이 낮고, 반도체 장치로부터 발생한 열이 반도체 패키지 내에서 국한되기 용이하다.
본원 발명은 상기 언급된 상황을 고려하여 만들어졌고 그 목표는 이방성 전도성 부재를 사용하여 제조된 반도체 패키지의 열산재 성과를 증가시키기 위함이다.
본원 발명의 발명자는 반도체 패키지 내에서 사용된 이방성 전도성 부재와 같은 특정의 다층 기판을 사용하여 열산재 성과를 증가시키는 것이 가능하다는 것을 발견하여 본원 발명을 달성하였다.
즉, 본원 발명은 이하 구성 (1)~(7)을 제공한다.
(1) 알루미늄 기판의 양극산화 필름이고 두께 방향으로 관통 구멍이 형성된 절연성 기재와 관통 구멍 내에 충전된 전도성 재료로 형성되고 도통로가 서로 절연된 채로 두께 방향으로 절연성 기재를 통해 연장하는 복수의 도통로를 포함하는 이방성 전도성 부재와 열전도부를 포함하고 이방성 전도성 부재의 적어도 한 표면 상에 배치된 열전도층 및 전도성 재료로 형성되고 절연성 기재로부터 돌출된 방열부를 포함하는 것을 특징으로 하는 다층 기판.
(2) 구성 (1)에 있어서, 열전도층은 열전도부, 전도성 재료로 형성된 상호 연결부 및 열전도부와 상호 연결부를 서로 절연하는 절연부를 포함하는 것을 특징으로 하는 다층 기판.
(3) 구성 (2)에 있어서, 절연부는 수지로 구성되는 것을 특징으로 하는 다층 기판.
(4) 구성 (1) 내지 (3) 중 어느 한 구성에 있어서, 양극산화 필름으로부터 돌출된 방열부는 높이 35 ㎛ 이상을 갖는 것을 특징으로 하는 다층 기판.
(5) 구성 (1) 내지 (4) 중 어느 한 구성에 있어서, 열전도부는 양극산화 필름 내에 끼워지는 것을 특징으로 하는 다층 기판.
(6) 구성 (1) 내지 (5) 중 어느 한 구성에 있어서, 열전도층은 둘 이상의 이방성 전도성 부재 사이에 배치되는 것을 특징으로 하는 다층 기판.
(7) 구성 (1) 내지 (6) 중 어느 한 구성에 따른 다층 기판을 포함하고 다층 기판의 적어도 한 표면 상에 배치되는 것을 특징으로 하는 반도체 패키지.
본원 발명에 따르면, 이방성 전도성 부재를 사용하여 제조된 반도체 패키지의 열산재 성과를 증가시키는 것이 가능하다.
도 1A는 제 1 실시형태에 따른 다층 기판을 개략적으로 도시하는 평면도이고, 도 1B는 그 저면도이며, 도 1C는 도 1A의 선 A-A'와 도 1B의 선 A-A'를 따라 그려진 횡단면도이다.
도 2는 제 1 실시형태에 따른 다층 기판을 이용하는 반도체 패키지를 개략적으로 도시하는 횡단면도이다.
도 3A는 반도체 장치가 생략된 제 2 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 평면도이고 도 3B는 도 3A의 선 B-B'를 따라 그려진 횡단면도이다.
도 4는 제 3 실시형태에 따른 반도체 패키지를 도시하는 개략도이다.
도 5는 제 4 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다.
도 6은 제 5 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다.
도 7은 제 6 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다.
도 8A~8D는 제 1, 제 2 및 제 4~제 6 실시형태에 따른 이방성 전도성 부재를 제조하는 방법을 개략적으로 도시하는 횡단면도이다.
도 9A~9F는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법1)을 개략적으로 도시하는 횡단면도이다.
도 10A~10G는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법2)을 개략적으로 도시하는 횡단면도이다.
도 11A~11F는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법3)을 개략적으로 도시하는 횡단면도이다.
도 12A~12G는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법4)을 개략적으로 도시하는 횡단면도이다.
도 13A~13E는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법5)을 개략적으로 도시하는 횡단면도이다.
도 14A~14D는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법6)을 개략적으로 도시하는 횡단면도이다.
도 15A~15D는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법7)을 개략적으로 도시하는 횡단면도이다.
도 16A~16E는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법8)을 개략적으로 도시하는 횡단면도이다.
본원 발명에 따른 다층 기판은 알루미늄 기판의 양극산화 필름이고 두께 방향으로 관통 구멍이 형성된 절연성 기재와 관통 구멍 내에 충전된 전도성 재료로 형성되고 도통로가 서로 절연된 상태에서 두께 방향으로 절연기재를 통해 연장하는 복수의 도통로를 포함하는 이방성 전도성 부재와 열전도부를 갖고 이방성 전도성 부재의 적어도 한 표면 상에 배치되는 열전도층 및 전도성 재료로 형성되고 절연성 기재로 부터 돌출된 방열부를 포함하는 것을 특징으로 한다.
본원 발명에 따른 반도체 패키지는 본원 발명에 따른 다층 기판과 다층 기판의 적어도 한 표면 상에 배치된 반도체 장치를 포함한다.
이하에서, 본원 발명의 실시예가 설명된다.
제 1 실시형태
[다층 기판]
도 1A는 제 1 실시형태에 따른 다층 기판을 개략적으로 도시하는 평면도이고, 도 1B는 그 저면도이며, 도 1C는 도 1A의 선 A-A'와 도 1B의 선 A-A'를 따라 취해진 횡단면도이다.
제 1 실시형태에 따른 다층 기판(1)은 이방성 전도성 부재(11)로 형성된 층과 이방성 전도성 부재(11)의 한 표면 상에 배치된 열전도층(21)을 갖는 다층 기판이다. 방열부(31)는 이방성 전도성 부재(11)의 일부에 일체형으로 제공된다.
[이방성 전도성 부재]
이방성 전도성 부재(11)는 절연성 기재(12)와 전도성 재료로 형성된 복수의 도통로(13)를 갖는다. 도통로(13)는 도통로가 서로 절연된 상태로 두께 방향으로 절연성 기재(12)를 통해 연장되도록 제공된다. 도통로(13)는 각각의 도통로(13)의 한 단부가 절연성 기재(12)의 한 표면에 노출되고 각각의 도통로(13)의 다른 단부가 절연성 기재(12)의 다른 표면에 노출되는 상태로 배치된다. 절연성 기재(12)에 존재하는 각각의 도통로(13)의 적어도 일부는 바람직하게 절연성 기재(12)의 두께 방향에 대해 대략 평행하다.
절연성 기재와 도통로는 이하에서 설명된다.
[절연성 기재]
이방성 전도성 부재를 구성하는 절연성 기재는 관통 구멍을 갖는 알루미늄 기판의 양극산화 필름이다. 즉, 절연성 기재는 알루미늄 기판을 양극산화함으로써 얻어진 알루미나 필름이다.
절연성 기재의 두께는 1 ㎛ 내지 1,000 ㎛의 범위가 바람직하고, 5 ㎛ 내지 500 ㎛의 범위가 보다 바람직하며, 10 ㎛ 내지 300 ㎛의 범위가 보다 더 바람직하다.
절연성 기재 내의 도통로 사이의 폭은 5 nm 이상인 것이 바람직하고, 10 nm 내지 200 nm의 범위가 보다 바람직하다. 절연성 기재 내의 도통로 사이의 폭이 이러한 범위에 있을때, 절연성 기재는 절연 격벽으로서 충분히 기능한다.
예를 들면, 일본특허공개공보 JP 2012-089481 A의 단락 [0018]~[0025]에 설명된 절연성 기재가 절연성 기재로 이용될 수 있다.
[알루미늄 기판의 양극산화 필름]
절연성 기재는 알루미늄 기판의 양극산화 필름이고 알루미늄 기판을 양극산화시키고 양극산화에 의해 형성된 마이크로 포어를 천공함으로써 제조될 수 있다. 본원에서, 양극산화 단계와 천공 단계는 이하에 설명될 이방성 전도성 부재를 제조하는 방법에서 설명된다.
마이크로 포어는 구멍을 의미하나 알루미늄 기판을 양극산화시킬 시에 형성된 필름을 천공하지 않는 포어를 의미하고, 마이크로 포어를 이하에서 설명될 천공 단계를 받게 함으로써 얻어진 구멍을 관통 구멍이라 칭한다.
[알루미늄 기판]
알루미늄 기판은 특별히 한정되지 않지만, 임의의 공지된 알루미늄 기판이 사용 될 수 있다. 본원 발명에서 사용된 알루미늄 기판과 이용될 수 있는 알루미늄 기판 상에서 실시된 처리 단계는 일본특허공개공보 JP 2009-164095 A의 단락 [0039]~[0052]에 설명된 것과 동일하다.
[도통로]
이방성 전도성 부재를 구성하는 도통로는 전도성 재료로 형성된다.
도통로의 예는 전기 저항이 103Ω·㎝ 이하인 재료를 포함하고, 그 구체적인 예는 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg) 및 니켈(Ni) 같은 금속 및 전도성 폴리머와 탄소 나노튜브 같은 소위 유기 재료가 포함된다. 이 중에서, 전기 전도성의 관점으로부터 금속이 바람직하다. 금속 중에서는, 구리, 금, 알루미늄 및 니켈이 보다 바람직하고, 구리와 금이 특히 더 바람직하다.
각각의 도통로는 원통 형상을 갖고 그 직경은 20 nm 내지 400 nm 범위를 갖는 것이 바람직하며, 40 nm 내지 200 nm의 범위가 보다 바람직하고, 50 nm 내지 100 nm의 범위가 보다 더 바람직하다. 도통로의 직경이 이러한 범위에 있다면, 전기 신호가 흐를 때 충분한 반응이 얻어질 수 있다.
도통로는 절연성 기재에 의해 각각 서로 절연된 상태에 존재하고, 그 밀도는 2,000,000 개/mm2 이상이 바람직하고, 10,000,000 개/mm2 이상이 보다 바람직하며, 50,000,000 개/mm2 이상이 보다 더 바람직하며, 100,000,000 개/mm2 이상이 가장 바람직하다.
도통로의 밀도가 이러한 범위에 있다면, 본원 발명에 따른 다층 기판은 집적도가 보다 우수한 현재에 있어서도 반도체 장치와 같은 전기 컴포넌트의 검사용 커넥터 또는 전기적 연결 부재로 사용될 수 있다.
이웃하는 도통로의 중심 사이의 거리(이하, "피치"로도 칭함)는 20 nm 내지 500 nm의 범위가 바람직하고, 40 nm 내지 200 nm의 범위가 보다 바람직하며, 50 nm 내지 140 nm의 범위가 보다 더 바람직하다. 피치가 이러한 범위에 있다면, 도통로의 직경과 도통로 사이의 폭의 균형을 유지하는 것이 용이하다(절연 격벽의 두께).
절연성 기재의 두께(길이/두께)에 대한 각각의 도통로의 중심선의 길이의 비는 1.0 내지 1.2의 범위가 바람직하고, 1.0 내지 1.05의 범위가 보다 바람직하다. 절연성 기재의 두께에 대한 각각의 도통로의 중심선의 길이의 비율이 이러한 범위에 있을 때, 도통로는 직선 튜브 구조를 갖도록 평가될 수 있고 전기 신호가 흐를 때 일대일 응답이 보장될 수 있다. 따라서, 본원 발명에 따른 다층 기판은 전기 컴포넌트의 감시용 커넥터 또는 전기적 연결 부재로 적절히 사용될 수 있다.
상기 설명된 바와 같이, 도통로(13)는 각각의 도통로(13)의 하나의 단부가 절연성 기재(12)의 한 표면에서 "노출"되고 각각의 도통로(13)의 다른 단부가 절연성 기재(12)의 다른 표면에서 "노출"되는 상태로 배치된다. 본원에서, 도통로(13)는 각각의 도통로(13)의 하나의 단부가 절연성 기재(12)의 하나의 표면으로부터 "돌출"되고 각각의 도통로(13)의 다른 단부가 절연성 기재(12)의 다른 표면으로부터 "돌출"되는 상태로 배치된다.
즉, 각각의 도통로(13)는 절연성 기재(12)의 주표면으로부터 돌출되는 부분(이하, "돌출부"로도 칭함) 및 절연성 기재(12)를 통해 연장되는 부분(이하, "천공부"로도 칭함)를 가질 수 있다.
각각의 도통로(13)의 돌출부의 높이는 10 nm 내지 100 nm의 범위가 바람직하고, 10 nm 내지 50 nm의 범위가 보다 바람직하다. 각각의 도통로(13)의 돌출부의 높이가 이러한 범위에 있다면, 전기 컴포넌트의 전극(패드)부와의 연결성이 개선됨으로써 안정된 저항값을 얻을 수 있다.
[방열부]
절연성 기재(12)로부터 돌출된 방열부(31)는 이방성 전도성 부재(11)의 일부에 배치된다. 방열부(31)는 도통로(13)를 구성하는 전도성 재료로 형성된다.
방열부(31)의 형상은 특별히 한정되지 않지만 그 예는 로드 형상과 플레이트 형상을 포함한다. 이들 형상 중에서, 로드 형상이 사용되는 것이 바람직하다.
이방성 전도성 부재(11)의 표면 영역은 방열부(31)로 인해 증가함으로써 방열 성능을 개선시킨다. 방열부(31)가 이방성 전도성 부재(11)의 일부에 형성되고 다른 부재로서 형성되지 않으므로, 반드시 방열부(31)를 위한 새로운 공간을 확보할 필요가 없어짐으로써 공간을 절약할 수 있다.
이하에서 설명되는 바와 같이, 방열부(31)는 이방성 전도성 부재(11) 상에서 트리밍 처리를 실시함으로써 바람직하게 형성된다. 이 트리밍 처리에서, 도통로(13)를 구성하는 전도성 재료는 예를 들면, 이방성 전도성 부재(11)를 제조한 후에 이방성 전도성 부재(11)의 표면 상에서 절연성 기재(12) 만을 부분적으로 제거함으로써, 돌출되도록 만들어진다. 이 때, 예를 들면, 전도성 재료를 용해하지 않는 인산 용액 같은 산성 수용액 또는 알카리성 수용액이 적절히 사용될 수 있다.
방열부(31)는 특별히 위치에 있어서 제한되지 않지만, 다층 기판(1) 상에 배치된 반도체 장치(41)(도 2참조)의 외측면에 형성되는 것이 바람직하다.
반도체 패키지의 방열 성능의 관점으로부터, 방열부(31)의 영역은 10% 이하인 것이 바람직하고, 다층 기판(1)을 평면도 또는 저면도에서 봤을때 장착된 반도체 장치(41)(도 2참조)에 대한 비에서 30% 이상인 것이 보다 바람직하다. 방열부(31)의 영역의 상한은 특별히 한정되지 않지만, 반도체 패키지의 컴팩트성의 관점으로부터 100% 이하인 것이 바람직하다.
방열부(31)의 높이[즉, 절연성 기재(12)로부터의 돌출된 높이]는 도통로(13)의 높이보다 큰 이상 특별히 제한되지 않지만, 양호한 방열 성능의 확보의 관점으로부터 10 nm 이상인 것이 바람직하고, 1 ㎛ 이상인 것이 보다 바람직하며, 35 ㎛ 이상인 것이 보다 더 바람직하고, 40 ㎛ 이상인 것이 특히 바람직하며, 50 ㎛ 이상인 것이 가장 바람직하다. 방열부(31)의 높이는 상한에 있어서 특별히 제한되지 않지만, 절연성 기재(12)의 강도의 관점으로부터 절연성 기재(12)의 두께의 4분의 3 이하 또는 100 ㎛ 이하인 것이 바람직하다.
[열전도층]
이방성 전도성 부재(11)의 한 표면 상에서 형성된 열전도층(21)이 열전도재료로 형성된 열전도부(22) 및 상호 연결부(23) 및 절연부(24)도 갖는 것이 바람직하다. 그 결과로서, 열전도층(21)은 실질적으로 열전도부(22), 상호 연결부(23) 및 절연부(24)를 갖는 것이 바람직하다.
전도층(21)의 두께는 특별히 제한되지 않지만, 배선의 미세화, 전기적 전도의 신뢰성, 열전도성, 반도체 패키지의 컴팩트성의 관점으로부터 0.5 ㎛ 이상에서 1,000 ㎛ 이하의 범위가 바람직하고, 1 ㎛ 이상에서 500 ㎛ 이하의 범위가 보다 바람직하며, 5 ㎛ 이상에서 250 ㎛ 이하의 범위가 가장 바람직하다.
[열전도부]
열전도부(22)의 재료는 그것이 열을 전도할 수 있는 한 특별히 제한되지 않지만, 그 구체적인 예로 탄소 나노튜브, 다이아몬드, 다이아몬드계 탄소(DLC), 은(Ag), 구리(Cu), 금(Au), 알루미늄(Al), 실리콘(Si), 마그네슘(Mg), 황동, 니켈(Ni), 철(Fe), 백금(Pt) 및 스테인레스강이 포함된다. 이러한 재료는 단독 또는 그 둘 이상의 종류의 조합으로 사용될 수 있다. 이들 재료 중에서, 구리는 저렴하고 열전도성이 높기 때문에 사용되는 것이 바람직하다.
열전도부(22)의 형상은 특별히 제한되지 않지만, 그 예는 패턴 형상, 점 형상, 이하에서 설명될 상호 연결부(23)를 제외한 부분에 적용된 고체 형상을 포함한다. 열전도부(22)의 형상에 관해서, 열전도부(22)는 다층 기판(1) 상에 배치된 이하에서 설명될 반도체 장치(41)(도 2참조)를 접촉하는 내측면 위치뿐만 아니라 반도체 장치(41)(도 2 참조) 외측면에서 형성되는 것이 바람직하고, 도 1A에서 도시된 바와 같이, 열전도부(22)는 열이 내측면 위치의 열전도부(22)로부터 외측면의 열전도부(22)를 향해 전도될 수 있도록 전체로서 서로 연결된다.
평면 방향으로의 열 전도성의 관점으로부터, 다층 기판(1)을 평면도 또는 저면도로 봤을 때 장착될 반도체 장치(41)(도 2참조)의 영역에 대한 열전도부(22)의 영역의 비는 10% 이상이 바람직하고, 30% 이상이 보다 바람직하다. 열전도부(22)의 영역의 상한은 특별히 한정되지 않지만, 상호 연결부(23)가 열전도부(22)로부터 전기적으로 절연될 수 있는 영역 이하인 것이 바람직하다.
[상호 연결부]
상호 연결부(23)는 전기를 전도하는 전도성 재료로 형성되고 외부 연결 전극으로서 역할을 한다. 즉, 상호 연결부는 이하에서 설명될 반도체 장치(41)(도 2참조)의 배선과 도통로(13)를 연결한다.
상호 연결부(23)의 재료는 그것이 전기를 전도하는 재료인 이상 특별히 제한되지 않으며 그 구체적인 예로 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg) 및 니켈(Ni)을 포함한다. 이들은 단독으로 또는 그 둘 이상의 종류의 조합으로 사용될 수 있다.
이들 예 중에서, 구리는 낮은 전기 저항을 갖기 때문에 사용되는 것이 바람직하다. 금(Au)층 또는 니켈(Ni)/금(Au)층이 와이어 본딩의 용이성의 개선의 관점으로부터 구리로 형성된 상호 연결부(23)의 표면 상에서 형성될 수 있다.
열전도부(22)와 동일한 재료가 상호 연결부(23)의 재료로서 사용될 수 있다. 이러한 경우에, 상호 연결부(23)와 열전도부(22)가 동시에 형성될 수 있으므로, 제조 공정을 단순화하는 것이 가능하다.
본원 발명에 따른 다층 기판이 상호 연결부를 사용한 반도체 장치등에 연결된 실시예의 예는 C4(붕괴 칩 연결이 조절된) 범프, 납땜 볼, 구리 필라 등에 의한 플립칩 상호 연결과 전도성 입자가 배열된 타입의 이방성 전도성 필름(ACF)을 사용한 상호 연결을 포함하지만, 본 발명의 실시예는 이러한 방법에 제한되지 않는다.
[절연부]
절연부(24)는 열전도부(22)로부터 상호 연결부(23)를 절연하는 역할을 한다. 절연부(24)의 재료는 그것이 높은 절연 성능을 갖는 재료인 이상 특별히 제한되지 않으며, 그 구체적인 예는 공기, 유리와 알루미나 같은 무기 절연 재료 및 수지와 같은 유기 절연 재료를 포함한다. 이들은 단독 또는 그 둘 이상의 종류의 조합으로 사용될 수 있다. 이들 재료 중에서, 수지는 저렴하고 높은 열 전도율을 가지므로 사용되는 것이 바람직하다.
열경화성 수지가 수지로서 바람직하게 사용될 수 있다. 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴 수지, 우레탄 수지 및 폴리이미드 수지를 포함하는 그룹으로부터 선택된 적어도 하나가 열경화성 수지로서 바람직하게 사용될 수 있고, 에폭시 수지, 변성 에폭시 수지, 실리콘 수지 및 변성 실리콘 수지가 바람직하게 사용될 수 있다.
또한, 우수한 열 내열성, 우수한 내후성 및 우수한 내광성을 갖는 수지가 수지로서 바람직하게 사용될 수 있다.
수지에 대해 소정 기능을 제공하도록, 충전제, 확산제, 색소, 형광성 재료, 반사성 재료, 자외선 흡수제 및 산화 방지제를 포함하는 그룹으로부터 선택된 적어도 하나가 수지 내에 혼합될 수 있다.
접착제 조성물은 수지로서 사용될 수 있고, 그 예는 소위 언더필 재료(액체), NCP(페이스트 타입), 또는 NCF(비전도성 필름)(필름타입)로 일반적으로 불리는 반도체용 접착제를 포함한다. 건조 필름 레지스트 등이 사용될 수도 있다.
또한, 전도성 입자가 배열된 타입이며 상호 연결부에 대해 설명된 이방성 전도성 필름(ACF)이 절연부로서 사용될 수 있다.
그러나, 본원 발명의 절연부의 실시형태는 상기에 제한되지 않는다.
[반도체 패키지]
도 2는 제 1 실시형태에 따른 다층 기판을 이용하는 반도체 패키지를 개략적으로 도시하는 횡단면도이다.
반도체 패키지(1a)는 다층 기판(1)의 모든 표면 상에 반도체 장치(41)를 갖는다. 본원에서, 반도체 장치(41)는 특별히 제한되지 않으며 그 예는 로직 LSI(ASIC, FPGA 및 ASSP과 같은), 마이크로프로세서(CPU 및 GPU와 같은), 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash)), LED(모바일 단자의 마이크로 플래시, 차량 내 조명원, 프로젝터 조명원, LCD 배면광 및 일반 조도와 같은), 전력 장치, 아날로그IC(DC-AC 컨버터 및 절연 게이트 2극 트랜지스터(IGBT)와 같은), MEMS(가속 센서, 압력 센서, 진동기 및 지로 센서와 같은), 무배선 장치(GPS, FM, NFC, RFEM, MMIC 및 WLAN과 같은), 별개 장치, BSI, CIS, 카메라 모듈, CMOS, 수동 장치, GAW 필터, RF 필터, RF IPD, APE 및 BB를 포함한다.
반도체 패키지(1a)에서, 보다 구체적으로, 하나의 반도체 장치(41a)의 배선(도시생략)은 열압착에 의해 열전도층(21)의 상호 연결부(23)에 연결되고, 반도체 장치(41a)는 열전도층(21)의 열전도부(22)와 접촉하게 된다.
열전도부(22)와 동일한 재료로 형성된 열전도부(22a)는 다층 기판(1)의 다른 표면 상에 유사하게 형성되고, 상호 연결부(23)와 동일한 재료로 형성된 상호 연결부(23a)는 그 상에 유사하게 형성된다. 다른 반도체 장치(41b)의 배선(도시생략)은 열압착에 의해 상호 연결부(23a)에 연결되고 반도체 장치(41b)는 열전도부(22a)와 접촉하게 된다.
즉, 반도체 패키지(1a)는 반도체 장치(41)가 다층 기판(1)[이방성 전도성 부재(11)]의 모든 표면 상에 배치되는 소위 3차원 장착타입 반도체 패키지이다.
반도체 패키지(1a)에서, 열은 반도체 장치(41)의 구동으로 그 모든 표면 상의 반도체 장치(41)로부터 발생한다.
한편, 도 2에서 도시된 그러한 3차원 장착타입 반도체 패키지류의 반도체 패키지(1a)에서, 이방성 전도성 부재 및 그 모든 표면 상에서 반도체 장치는 다층 구조를 형성한다. 따라서, 반도체 장치로부터 발생한 열은 반도체 장치와 이방성 전도성 부재 사이의 갭과 같이 다층 구조의 내측면에 국한될 가능성이 있다.
이 때, 두개의 반도체 장치 사이에 개재된 이방성 전도성 부재가 본원 발명의 열전도부(22)[방열부(31)를 갖지 않음]만을 갖는다면, 열은 열전도부(22)를 통해 방열될 수 있지만 이방성 전도성 부재는 열전도부(22)를 통해 가열되고 또한 열이 그 내측면에 국한된다.
반대로, 두개의 반도체 장치에 개재된 이방성 전도성 부재가 본원 발명의 방열부(31)[열전도부(22)를 갖지 않음]만을 갖는다면, 반도체 장치와 이방성 전도성 부재 사이의 갭 내에 국한된 열은 방열부(31)를 통해 방열되는 것이 아니라 그 안에서 머물러서 이는 방열 성능이 높다고 말할 수 없다.
그러나, 본원 발명에서, 다층 기판(1)이 열전도부(22)와 방열부(31)의 조합을 가지므로, 반도체 장치(41)로부터 다층 기판(1)으로 발생된 열은 방열부(31)로부터 열전도부(22)를 갖는 이방성 전도성 부재(11)를 거쳐 방열됨으로써, 열은 용이하게 방열되고 그 안에서 국한되기 어려워질 수 있다.
그 결과로서, 본원 발명에서, 높은 방열 성능이 3차원 장착에서도 얻어질 수 있다.
반도체 패키지(1a)에서, 반도체 장치(41)로부터 발생된 열은 반도체 장치(41)와 접촉하여 열전도부(22)[열전도부(22a)를 포함하고, 이하 동일하게 적용됨]로 이동한다. 열전도부(22)가 열을 전도하는 재료로 형성되므로, 열은 열전도부(22)에서도 용이하게 방열된다.
특히, 도 2에서 도시된 반도체 패키지(1a)에서, 이방성 전도성 부재(11)의 폭(도 2의 수평 방향으로의 길이)은 반도체 장치(41)의 폭보다 넓고 열전도부(22)도 반도체 장치(41)의 외측면에 형성된다. 반도체 장치(41) 외측면에 형성된 열전도부(22)는 반도체 장치(41)로부터 열을 수용할 가능성이 없고 따라서 냉각될 가능성이 있는 위치에 위치된다. 열전도부(22)가 도 1A에 도시된 바와 같이 전체적으로 서로 연결된 형상을 가지므로, 반도체 장치(41)로부터 열전도부(22)로 이동하는 열은 반도체 장치(41)의 내측면으로부터 그 외측면으로 이동하고 방열될 수 있는 용이한 상태로 된다.
또한, 반도체 패키지(1a)에서, 방열부(31)가 열전도부(22)와 유사한 반도체 장치(41) 외측면에 배치되므로, 열전도부(22)를 거쳐 반도체 장치(41)의 외측면으로의 열 이동은 특히 방열될 가능성이 있다.
제 2 실시형태
도 3A는 반도체 장치가 생략된 제 2 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 평면도이고 도 3B는 도 3A의 선 B-B'를 따라 취해진 횡단면도이다. 제 2 실시형태에서, 제 1 실시형태와 동일한 구성 컴포넌트는 동일한 도면 부호로나타내고 그의 설명은 생략된다(이하 동일하게 적용됨).
제 2 실시형태에서, 열전도층(21)은 이방성 전도성 부재(11)의 모든 측면 상에 형성된다. 또한 모든 표면 상에서 각각의 열전도층(21)은 반도체 장치(41) 외측면에 형성되고 전체로서 연결된 형상을 갖는다.
그러나, 제 1 실시형태와는 달리, 다층 기판(1)의 한 표면 상에, 열 전도층(21)은 최외각의 부분에서 형성되지 않고 이방성 전도성 부재(11)는 노출된다. 방열부(31)는 이방성 전도성 부재(11)의 노출부에 형성된다.
이러한 구성에 있어서, 제 2 실시형태에 따른 다층 기판(1)의 모든 표면에서, 열은 반도체 장치(41)의 외측면으로 이동하고 산재될 수 있는 상태로 된다.
제 3 실시형태
도 4는 제 3 실시형태에 따른 반도체 패키지를 개략적으로 도시하고 있다. 제 3 실시형태에서, 열전도부(22)는 이방성 전도성 부재(11) 내에 매설된다.
제 1 또는 제 2 실시형태의 열전도층(21)에서, 미세화와 열전도성은 트레이드 오프 관계를 갖는다. 즉, 이방성 전도성 부재(11)의 표면 상에 배치된 열전도층(21)이 두께에 있어서 증가되면, 열전도부(22)의 두께도 증가한다. 따라서, 열전도성은 개선되지만 상호 연결부(23)의 두께도 증가하고 이는 소형화에 모순된다. 한편, 열전도층(21)이 상호 연결부(23)를 소형화하도록 두께에 있어서 감소되면, 열전도부(22)의 두께도 감소함으로써 열전도성이 상대적으로 낮아진다.
그러나, 제 3 실시형태에서와 같이, 열전도부(22)를 이방성 전도성 부재(11)내에 매설함으로써, 임의의 변화 없이 상호 연결부(23)의 두께를 얇게 유지하고, 열전도부(22)만 두께를 증가시키는 것이 가능하게 됨으로써, 열전도성이 개선된다. 즉, 미세화와 열전도성의 트레이드 오프로부터 벗어나는 것이 가능해진다.
제 3 실시형태에서, 이방성 전도성 부재(11)에 매설된 열전도부(22)가 반도체 장치(41)와 접촉되지 않으므로, 도 4에 도시된 바와 같이 열전도부(22)와 동일한 재료로 형성된 열전도부(22a)는 열전도부(22)와 반도체 장치(41) 사이에 배치될 수 있다.
제 4 실시형태
도 5는 제 4 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다. 제 4 실시형태에서, 열전도층(21)은 두개의 이방성 전도성 부재(11) 사이에 배치된다. 반도체 장치(41)로부터 발생한 열은 두개의 이방성 전도성 부재(11) 사이에 개재된 열전도층(21)으로 흐르고 반도체 장치(41) 외측면으로부터 방열된다.
제 5 실시형태
도 6은 제 5 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다. 제 5 실시형태에서, 열전도층(21)은 각각의 두개의 이방성 전도성 부재(11)의 외부 표면 상에 배치된다. 반도체 장치(41)로부터 발생한 열은 보다 가까운 열전도층(21)으로 흐르고 반도체 장치(41)의 외측면으로부터 방열된다.
제 6 실시형태
도 7은 제 6 실시형태에 따른 반도체 패키지를 개략적으로 도시하는 횡단면도이다. 제 6 실시형태에서, 세개의 열전도층(21)은 두개의 이방성 전도성 부재(11) 사이와 두개의 이방성 전도성 부재(11)의 외부 표면 상에 배치된다. 이 구성을 이용함으로써, 방열 성능을 더욱 개선시키는 것이 가능하다.
본원 발명은 상기 언급된 실시예에 한정되지 않고, 그 장착타입의 예는 SoC, SiP, PoP, PiP, CSP 및 TSV를 포함한다.
보다 구체적으로, 본원 발명에 따른 다층 기판은, 예를 들면, 단순한 반도체 장치 내로의 데이타 신호 또는 전원의 연결부 뿐만 아니라 접지 부분 또는 열전도 부분으로서 사용될 수도 있다.
본원 발명에 따른 다층 기판은 연결 또는 두개 이상의 반도체 장치 사이에 데이타 신호 전원의 연결부 뿐만 아니라 접지 부분 또는 열전도 부분으로서도 사용될 수 있다. 이러한 실시예에서, 본원 발명에 따른 다층 기판은 예를 들면 이하의 예에서 인터포저로서 사용될 수 있다.
- 3차원 SoC의 로직 장치(복수의 FPGA 층이 인터포저에 적층된 동종 기판 및 디지탈 장치, 아날로그 장치, RF 장치, MEMS 및 메모리가 인터포저 상에 적층된 이종 기판과 같은)
- 로직과 메모리가 조합된 3차원 SiP(Wide I/O)(CPU와 DRAM이 인터포저 상에 또는 상하에 적층된 기판, GPU와 DRAM이 인터포저 상에 또는 상하에 적층된 기판, ASIC/FPGA와 와이드 I/O 메모리가 인터포저 상에 또는 상하에 적층된 기판, APE와 와이드 I/O 메모리가 인터포저 상에 또는 상하에 적층된 기판과 같은)
- SoC와 DRAM이 조합된 2.5차원의 이종 기판
본원 발명에 따른 다층 기판은 반도체 패키지와 인쇄 회로 기판 사이의 연결을 위해 사용될 수도 있다(도시생략).
본원 발명에 따른 다층 기판은 두개 이상의 반도체 패키지 사이의 연결(PoP)을 위해 사용될 수도 있다. 이러한 경우의 실시예로서, 본원 발명에 따른 다층 기판은 소정 상호 연결부를 거쳐 그 모든 표면상에 배치된 두개의 반도체 패키지에 연결된다.
또한, 본원 발명에 따른 다층 기판의 적용예는 상기 언급된 적용예에 제한되지 않는다. 예를 들면, 인터포저는 다층 기판과 실리콘 인터포저 또는 유리 인터포저를 함께 결합함으로써 간단한 상호 연결 공정으로 제조될 수 있다.
또한, 본원 발명에 따른 다층 기판은 인쇄 회로 기판 또는 가요성 기판 및 강성 기판 사이 연결, 가요성 기판 사이의 연결, 강성 기판 사이 연결 등을 위해 사용될 수도 있다.
본원 발명에 따른 다층 기판은 감시 장비의 프로브 또는 간단한 히트 싱크로서 사용될 수 있다.
본원 발명에 따른 다층 기판을 사용하는 최종 제품과 상기 설명된 본원 발명에 따른 반도체 패키지는 특별히 한정되지 않고, 그 예는 스마트 TV, 모바일 커뮤니케이션 단자, 모바일폰, 스마트폰, 타블렛 단자, 데스크탑 PC, 노트북 PC, 네트워크 장비(라우터 및 스위칭 기구와 같은), 배선 인프라 구조 장비, 디지털 카메라, 게임 콘솔, 제어기, 데이타 센터, 서버, HPC, 그래픽 카드, 네트워크 서버, 저장부, 칩 세트, 차량 내의 기구(전기 제어 유닛 및 구동 지지 시스템과 같은), 자동차 네비게이션 시스템, PND, 조명부(일반적 조명, 차내 조명, LED 조명 및 OLED 조명과 같은), 텔레비전, 디스플레이, 디스플레이 패널(액정 패널, 유기 EL 패널 및 전자 종이와 같은), 뮤직 플레이어 단자, 산업 장비, 산업 로봇, 감시 기구, 의학 장치, 백색 가전, 우주 항공 장비, 착용 장치 등을 포함한다.
다음에, 이방성 전도성 부재를 제조하는 방법이 아래에 설명될 것이고 그 후 본원 발명에 따른 다층 기판과 본원 발명에 따른 반도체 패키지를 제조하는 방법이 설명될 것이다.
[이방성 전도성 부재를 제조하는 방법]
이방성 전도성 부재를 제조하는 방법은 특별히 제한되지 않고 바람직하게 이하의 단계를 포함한다.
양극산화 단계: 알루미늄 기판을 양극산화하는 단계
천공 단계: 양극산화 단계 후, 절연성 기재를 얻도록 마이크로 포어가 양극산화에 의해 형성된 마이크로포어가 천공을 받는 단계
충전 단계: 천공 단계 후, 이방성 전도성 부재를 얻도록 전도성 재료로 얻어진 절연성 기재 내의 관통 구멍의 내측면을 충전하는 단계
일련의 단계는 아래에 상세히 설명될 것이다.
[제 1, 제 2 및 제 4~제 6 실시형태에 따른 이방성 전도성 부재를 제조하는 방법]
도 8A~8D는 제 1, 제 2 및 제 4~제 6 실시형태에 따른 이방성 전도성 부재를 제조하는 방법을 개략적으로 도시하는 횡단면도이다.
도 8A~8D에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 8A, 8B 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 8C 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9) 내측면을 충전하는 충전 단계(도 8D 참조) 순서의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법1)]
도 9A~9F는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법1)을 개략적으로 도시하는 횡단면도이다.
도 9A~9F에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 9A 참조), 양극산화 필름(8)의 표면 상의 소정 개구 패턴을 갖는 마스크층(6)을 형성하는 마스크층 형성 단계(도 9B 참조), 마스크층(6)의 개구부를 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 9C참조), 마스크층(6)을 제거하는 마스크층 제거 단계(도 9D 참조), 알루미늄 기판(7) 제거 및 양극산화 필름(8)을 천공하는 천공 단계(도 9E 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9) 내측면을 충전하는 충전 단계(도 9F 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재 제조 방법(방법2)]
도 10A~10G는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법2)을 개략적으로 도시하고 있는 횡단면도이다.
도 10A~10G에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 10A 참조), 양극산화 필름(8)의 표면 상에 소정 개구 패턴을 갖는 마스크층(6)을 형성하는 마스크층 형성 단계(도 10B 참조), 마스크층(6)의 개구부로부터 양극산화 필름(8)의 한 부분을 제거하는 필름 제거 단계(도 10C 참조), 마스크층(6)을 제거하는 마스크층 제거 단계(도 10D 참조), 마스크층(6)이 제거된 알루미늄 기판(7) 상에 두번째 양극산화 공정을 실시하여 양극산화 필름(8)을 형성하는 양극산화 단계(도 10E 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 10F 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9) 내측면을 충전하는 충전 단계(도 10G 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법3)]
도 11A~11F는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법3)을 개략적으로 도시하는 횡단면도이다.
도 11A~11F에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 11A 참조), 양극산화 필름(8)의 표면 상에 소정 개구 패턴을 갖는 마스크층(6)을 형성하는 마스크층 형성 단계(도 11B 참조), 마스크층(6)의 개구부로부터 양극산화 필름(8)의 한 부분을 제거하는 필름 제거 단계(도 11C 참조), 마스크층(6)을 제거하는 마스크층 제거 단계(도 11D 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 11E 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9)의 내측면을 충전하는 충전 단계(도 11F 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법4)]
도 12A~12G는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법4)을 개략적으로 도시하는 횡단면도이다.
도 12A~12G에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면의 한 부분에 함몰부(5)를 형성하는 함몰부 형성 단계(도 12A 참조), 함몰부(5)에 마스크층(6)을 형성하는 마스크층 형성 단계(도 12B 참조), 양극산화 필름 위에 형성된 마스크층(6)을 갖는 알루미늄 기판(7)을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 12C 참조), 마스크층(6)을 제거하는 마스크층 제거 단계(도 12D 참조), 마스크층(6)이 제거된 알루미늄 기판(7) 상에 두번째 양극산화 공정을 실시하여 양극산화 필름(8)을 형성하는 양극산화 단계(도 12E 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 12F 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9)의 내측면을 충전하는 충전 단계(도 12G 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법5)]
도 13A~13E는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법5)을 개략적으로 도시하는 횡단면도이다.
도 13A~13E에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면의 한 부분에 함몰부(5)를 형성하는 함몰부 형성 단계(도 13A 참조), 알루미늄 기판(7)을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 13B 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 13C 참조), 양극산화 필름(8)을 평활화하는 표면 평활화 단계(도 13D 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9)의 내측면을 충전하는 충전 단계(도 13E 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법6)]
도 14A~14D는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법6)을 개략적으로 도시하는 횡단면도이다.
도 14A~14D에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 14A 참조), 양극산화 필름(8)의 깊이 방향의 한 부분에 오목부(4)를 형성하는 오목부 형성 단계(도 14B 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 14C 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9)의 내측면을 충전하는 충전 단계(도 14D 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법7)]
도 15A~15D는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법 7)을 개략적으로 도시하는 횡단면도이다.
도 15A~15D에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 15A 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 15B 참조), 양극산화 필름(8)의 깊이 방향의 한 부분에 오목부(4)를 형성하는 오목부 형성 단계(도 15C 참조) 및 금속(10)으로 양극산화 필름(8)의 관통 구멍(9)의 내측면을 충전하는 충전 단계(도 15D 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
[제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법8)]
도 16A~16E는 제 3 실시형태에 따른 이방성 전도성 부재를 제조하는 방법(방법8)을 개략적으로 도시하는 횡단면도이다.
도 16A~16E에 도시된 바와 같이, 이방성 전도성 부재(11)는 알루미늄 기판(7)의 표면을 양극산화함으로써 양극산화 필름(8)을 형성하는 양극산화 단계(도 16A 참조), 알루미늄 기판(7)을 제거하고 양극산화 필름(8)을 천공하는 천공 단계(도 16B 참조), 금속(10)으로 양극산화 필름(8)의 관통 구멍(9) 내측면을 충전하는 충전 단계(도 16C 참조), 양극산화 필름(8)의 깊이 방향의 한 부분에 오목부(4)를 형성하는 오목부 형성 단계(도 16D 참조) 및 금속(10)으로 오목부(4)를 충전하는 충전 단계(도 16E 참조) 순의 단계를 갖는 제조 방법을 통해 제조될 수 있다.
다음으로, 이방성 전도성 부재를 제조하는 방법에 포함된 단계들이 아래에 상세히 설명될 것이다.
[양극산화 단계]
공지된 방법이 양극산화 단계에서 실시된 양극산화에 사용될 수 있지만, 절연성 기재는 일본특허공개공보 JP 2012-089481 A의 단락 [0019], [0020]에 설명된 식(i)에 의해 정의된 규칙화도가 50% 이상이 되도록 관통 구멍이 배열된 알루미늄 기판의 양극산화 필름이 바람직하므로, 이하에 설명될 자기 규칙화 방법이 사용되는 것이 바람직하다.
일본특허공개공보 JP 2012-089481 A의 단락 [0019], [0020]의 식(i)이 이하와 같이 정의된다.
규칙화도 (%)=B/A×100
식(i)에서, A는 측정 지역의 관통 구멍의 총수를 나타내고, B는 원이 특정 관통 구멍의 중력의 중심부에 위치하도록 및 다른 관통 구멍의 가장자리에 내부적으로 접한 최소 반경이 되도록 그려질 때, 그 원이 특정 관통 구멍 외에 여섯개의 관통 구멍의 중력의 중심부를 포함하는 측정 영역의 구체적인 관통 구멍의 개수를 나타낸다.
자기 규칙화 방법은 양극산화에 의해 얻어진 양극산화 필름 내에 마이크로 포어의 규칙적인 배열 본질을 사용하고 규칙적인 배열을 방해할 수 있는 인자를 제거함으로써 규칙성을 증가시키는 방법이다. 구체적으로, 양극산화 필름은 전해질 액 타입에 대해 적합한 전압으로 및 장시간(예를 들면, 수 시간에서 10시간 이상)을 걸쳐 낮은 속도로 고순도 알루미늄 상에서 형성된다.
이러한 방법에서, 마이크로 포어의 직경(구멍 직경)은 전압에 종속되므로, 전압을 제어함으로써 정도로 소망된 구멍 직경을 얻는 것이 가능하다.
자기 규칙화 방법을 사용하여 마이크로 포어를 형성하는 방법의 바람직한 예는 양극산화 처리(A), 필름 제거 처리(B) 및 재양극산화 처리(C) 순으로 수행하는 방법[자기 규칙화 방법(I)] 및 양극산화 처리(D) 및 양극산화 필름 용해 처리(E) 순으로 적어도 한 번 실시하는 방법[자기 규칙화 방법(Ⅱ)]을 포함한다.
바람직한 실시예의 자기 규칙화 방법(I) 및 상세는 일본특허공개공보 JP 2012-089481 A의 단락 [0074]~[0113] 자기 규칙화 방법(II)에서 설명되어 있다.
[마스크층 형성 단계]
마스크층 형성 단계는 도 9B, 10B 및 11B에 도시된 실시예의 양극산화 단계를 통해 형성된 양극산화 필름의 표면 상의 소정 개구 패턴(개구부)을 갖는 마스크층을 형성하는 단계이고 도 12B에 도시된 실시예의 알루미늄 기판 내에 형성된 함몰부 내에 마스크층을 형성하는 단계이다.
마스크층은 도 9B, 10B 및 11B에 도시된 실시예에서 양극산화 필름의 표면 상의 화상 기록층을 형성하는 단계, 에너지를 노광에 의해 화상 기록층에 인가하는 단계 또는 소정 개구 내부로 화상 기록층을 현상하도록 가열하는 단계를 포함하는 방법을 사용하여 형성될 수 있다. 마스크층은 도 12B에 도시된 실시예에서 알루미늄 기판 내에 형성된 함몰부 내부에 화상 기록층을 형성하는 단계 및 에너지를 노광에 의해 화상 기록층의 전체 표면에 인가하는 단계 또는 화상 기록층을 보존하기 위해 가열하는 단계를 포함하는 방법을 사용하여 형성될 수 있다.
본원에서, 화상 기록층을 형성하는 재료는 특별히 제한되지 않고, 감광층(포트레지스트층) 또는 감열층 형성을 위해 종래 공지된 재료가 사용될 수 있다. 화상 기록층을 형성하기 위한 재료는 필요하다면 적외선 흡착제와 같은 첨가제를 포함한다.
[마스크층 제거 단계]
마스크층 제거 단계는 마스크층을 제거하는 단계이다.
본원에서, 마스크층을 제거하는 방법은 특별히 제한되지 않으며, 예를 들면, 마스크층을 용해하지만 알루미늄 기판 및 양극산화 필름을 용해하지 않는 용액을 사용함으로써 마스크층을 용해하고 제거하는 단계를 포함하는 방법과 사용될 수 있다. 그러한 용액의 예는 감광층 또는 감열층이 마스크층으로서 사용될 때 공지된 현상액을 포함한다.
[필름 제거 단계]
필름 제거 단계는 도 10C, 11C에 도시된 바와 같이 마스크층의 개구 아래에 존재하는 양극산화 필름을 제거하는 단계이다.
본원에서, 양극산화 필름을 제거하는 방법은 특별히 제한되지 않으며, 예를 들면, 알카리 에칭 수용액 또는 산성 수용액을 사용하여 양극산화 필름을 용해하는 방법이 사용될 수 있다.
[함몰부 형성 단계]
함몰부 형성 단계는 도 12A, 13A에 도시된 바와 같이 알루미늄 기판의 표면의 일부에 함몰부를 형성하는 단계이다.
본원에서, 함몰부를 형성하는 방법은 특별히 제한되지 않으며, 예를 들면, 알루미늄 기판에 대해 몰드를 가압함으로써 함몰부를 형성하는 방법이 사용될 수 있다.
[오목부 형성 단계]
오목부 형성 단계는 도 14B, 15C 및 16D에 도시된 바와 같이 양극산화 필름의 깊이 방향으로 일부에 오목부를 형성하는 단계이다.
본원에서, 오목부를 형성하는 방법은 특별히 제한되지 않고, 예를 들면, 에칭 처리제 등의 사용을 통해 양극산화 필름을 화학적으로 용해하는 방법 또는 다이서(dicer) 등을 사용하여 양극산화 필름을 기계적으로 제거하는 방법이 사용될 수 있다.
[물세척 처리]
물세척 처리는 상기 언급된 단계가 종료된 후 바람직하게 실시된다. 정제수, 우물물, 수돗물 등이 물세척 용으로 사용될 수 있다. 닙 기구는 처리액이 다음의 단계에 사용되는 것을 방지하도록 사용될 수 있다.
[천공 단계]
천공 단계는 양극산화 단계 이후, 양극산화 단계를 통해 형성된 마이크로 포어가 관통 구멍을 갖는 절연성 기재를 얻도록 천공을 거치는 단계이다.
천공 단계의 구체적인 예로 양극산화 필름의 바닥부를 제거하도록 양극산화 단계 후 알루미늄 기판을 용해하는 단계를 포함하는 방법과 양극산화 단계 후에 알루미늄 기판과 알루미늄 기판 부근의 양극산화 필름을 커팅하는 단계를 포함하는 방법을 포함한다.
보다 적합한 실시예인 전자의 방법이 아래에 설명된다.
[알루미늄 기판 용해]
양극산화 단계 이후 알루미늄 기판의 용해는 양극산화 필름(알루미나)을 쉽게 용해할 수 없지만 알루미늄을 용해할 수 있는 처리액을 사용하여 실시된다.
즉, 1 ㎛/min 이상, 바람직하게는 3 ㎛/min 이상, 보다 바람직하게는 5 ㎛/min 이상의 알루미늄 용해 속도 조건과 0.1 nm/min 이하, 바람직하게는 0.05 nm/min 이하, 보다 바람직하게는 0.01 nm/min 이하의 양극산화 필름 용해 속도 조건을 갖는 처리액이 사용된다.
구체적으로, 침지 처리는 알루미늄의 이온화 경향보다 낮은 이온화 경향을 갖는 적어도 한 종류의 금속 화합물을 포함하고, 4~8, 바람직하게는 3~9, 보다 바람직하게는 2~10의 pH를 갖는 처리액을 사용하여 수행된다.
그러한 처리액의 바람직한 예로는 망간, 아연, 크롬, 철, 카드뮴, 코발트, 니켈, 주석, 납, 안티몬, 비스무스, 구리, 수은, 은, 팔라듐, 백금 또는 금(예를 들면, 염화 백금산염), 그의 불화물, 또는 그의 염화물의 화합물이 혼합된 기재로서 사용된 산성 또는 알카리성 수용액을 포함한다.
이들 중에서, 산성 수용액이 기재로도 사용되는 것이 바람직하고 염화물이 산성 수용액 내로 혼합되는 것이 바람직하다.
특히, 처리의 자유범위의 관점으로부터, 염화 수은이 염산 수용액(염산/염화 수은) 내부에 혼합된 처리액과 염화 구리가 염산 수용액(염산/염화 구리) 내부에 혼합된 처리액이 바람직하게 사용될 수 있다.
그러한 처리액의 조성은 특별히 제한되지 않고, 예를 들면, 브롬/메탄올 혼합물, 브롬/에탄올 혼합물 및 왕수 등이 사용될 수 있다.
또한, 처리액의 산성 또는 알카리 밀도는 0.01 mol/L에서 10 mol/L의 범위가 바람직하고 0.05 mol/L 에서 5 mol/L의 범위가 보다 바람직하다.
더욱이, 그러한 처리액이 사용되는 처리 온도는 -10℃에서 80℃의 범위가 바람직하고 0℃에서 60℃의 범위가 보다 바람직하다.
알루미늄 기판의 용해는 양극산화 단계를 거친 알루미늄 기판을 처리액과 접촉하게 함으로써 수행된다. 접촉 방법은 특별히 제한되지 않으며 그 예는 액침법과분사법이 포함된다. 이들 중에서, 액침법이 사용되는 것이 바람직하다. 접촉 시간은 10초에서 5시간의 범위가 바람직하고 1분에서 3시간의 범위가 보다 바람직하다.
[양극산화 필름의 바닥부의 제거]
알루미늄 기판의 용해 후 양극산화 필름의 바닥부의 제거가 산성 수용액 또는 알카리성 수용액 내로 양극산화 필름을 액침함으로써 수행된다. 양극산화 필름의 바닥부를 제거함으로써, 관통 구멍이 마이크로 포어로부터 형성된다.
양극산화 필름의 바닥부는 구멍 개구 측면으로부터의 마이크로 포어로 형성된 구멍을 pH 완충액으로 충전하도록 pH 완충액 내로 양극산화 필름을 사전에 액침시키는 단계와 개구(즉, 양극산화 필름의 바닥부)로부터 대향하는 표면을 산성 수용액 또는 알카리성 수용액과 접촉하게 하는 단계를 포함하는 방법에 의해 바람직하게 제거된다.
산성 수용액이 사용될 때, 황산, 인산, 질산 또는 염산, 또는 그 혼합체와 같은 무기산의 수용액이 사용되는 것이 바람직하다. 산성 수용액의 밀도는 1 wt%에서 10 wt%의 범위가 바람직하다. 산성 수용액의 온도는 25℃에서 40℃의 범위가 바람직하다.
한편, 알카리성 수용액이 사용될 때, 수산화나트륨, 수산화칼륨 및 수산화리튬을 포함하는 그룹에서 선택된 적어도 하나의 알카리의 알카리성 수용액이 사용되는 것이 바람직하다. 알카리성 수용액의 밀도는 0.1 wt%에서 5 wt%의 범위가 바람직하다. 알카리성 수용액의 온도는 20℃에서 35℃의 범위가 바람직하다.
바람직하게 사용될 수 있는 용액의 구체적인 예는 50 g/L의 인산을 함유하는 40℃ 수용액, 0.5 g/L의 수산화나트륨을 함유하는 30℃ 수용액 및 0.5 g/L의 수산화칼륨을 함유하는 30℃ 수용액이 포함된다.
산성 수용액 또는 알카리성 수용액 내의 액침 시간은 8분 내지 120분 범위가 바람직하고, 10분 내지 90분 범위가 보다 바람직하며, 15분 내지 60분 범위가 보다 더 바람직하다.
양극산화 필름이 사전에 pH 완충액 내에 액침될 때, 상기 언급된 산/알카리에 적합한 완충액이 사용된다.
한편, 알루미늄 기판 및 알루미늄 기판에 인접한 양극산화 필름을 커팅하는데 유리하게 사용될 수 있는 후자 방법의 예는 레이저 빔 또는 다른 다양한 연마 처리로써 커팅함으로써 알루미늄 기판 및 양극산화 필름의 바닥부를 물리적으로 제거하는 단계를 포함한다.
[충전 단계]
충전 단계는 전도성 재료가 이방성 전도성 부재를 얻도록 천공 단계 후 최종 절연성 기재 내의 관통 구멍 내로 충전되는 단계이다.
본원에서, 그 안에 충전된 전도성 재료는 이방성 전도성 부재의 도통로를 구성하고 그 타입은 상기 설명된 바와 같다.
전해 도금법 또는 무전해 도금법이 전도성 재료로서 금속으로 관통 구멍을 충전하는 방법으로서 사용될 수 있다.
전해 도금은 절연성 기재의 한 표면 상에 봉극을 갖지 않는 전극 필름을 형성하도록 전극 필름-형성 처리에 의해 선행되는 것이 바람직하다.
전극 필름을 형성하는 방법은 특별히 제한되지 않고 그 바람직한 예는 금속의 무전해 도금과 금속과 같은 전도성 재료의 직접 인가를 포함한다. 이들 중에서, 무전해 도금은 전극 필름의 균일성과 작동의 용이성의 관점으로부터 보다 바람직하다. 무전해 도금이 전극 필름-형성 처리에 사용될 때, 양극산화 필름의 한 표면 상에 도금핵을 형성하는 것이 바람직하다. 보다 구체적으로, 무전해 도금에 의해 제공될 특정 금속 또는 무전해 도금에 의해 제공될 특정 금속보다 높은 이온화 경향을 갖는 금속 또는 금속 화합물과 동일한 타입의 금속 또는 금속 화합물이 절연성 기재의 한 표면 상에 제공되는 방법이 사용되는 것이 바람직하다. 그러한 금속 또는 금속 화합물을 제공하는 예시적인 방법은 증기 증착, 스퍼터링 및 직접 인가를 포함하지만, 본원 발명은 이들 방법에 특별히 제한되지 않는다.
상기 설명된 도금핵이 제공된 후, 전극 필름은 무전해 도금에 의해 형성된다. 전극층의 두께가 온도와 시간에 의해 제어되는 관점으로부터 액침법이 바람직한 처리법이다.
무전해 도금 수용액의 임의의 종래의 공지된 타입이 사용될 수 있다.
형성될 전극 필름의 통전성을 증가시키는 관점으로부터 금도금 용액, 구리 도금액 및 은 도금액과 같은 귀금속 함유 도금액이 선호되고 전극의 장기적 안정성의 관점, 즉, 산화로 인한 열화의 방지의 관점으로부터 금도금 수용액이 보다 바람직하다.
본원 발명에 따른 제조 방법에서, 전해 도금방법을 사용하여 금속이 충전될 때, 휴지 시간은 펄스 전해 또는 정전위 전해 시간에 바람직하게 제공된다. 휴지 시간은 10초 이상이고, 바람직하게 휴지 시간의 범위는 30초 이상에서 60초 이하인 것이 필수적이다.
또한, 초음파는 그 교반을 증진시키도록 전해질 용액에 인가되는 것이 바람직하다.
더욱이, 전해 전압은 일반적으로 20 V 이하이고, 바람직하게 10 V 이하이지만, 사용된 전해질 용액 내의 목표 금속의 석출 전위가 미리 측정되고 정전위 전해가 측정된 전위+1 V 내에서 수행되는 것이 바람직하다. 정전위 전해가 이행되면, 순환 전위법이 바람직하게 함께 사용될 수 있다. 이 케이스에서, Solartron Analytical Inc., BAS Inc., Hokuto Denko Corporation, IVIUM Technologies B. V., 등에 의해 만들어진 일정전위기(potentiostat)가 사용될 수 있다.
종래에 공지된 도금액은 금속 충전용으로 사용된 도금액용으로 사용될 수 있다.
구체적으로, 황산구리 수용액은 일반적으로 구리를 석출하는데 사용되고, 황산 구리의 밀도는 1 g/L에서 300 g/L의 범위가 바람직하고 100 g/L에서 200 g/L의 범위가 보다 바람직하다. 석출은 전해 용액에 염산을 첨가함으로써 증진될 수 있다. 이러한 경우에, 염산의 밀도는 10 g/L에서 20 g/L의 범위가 바람직하다.
금이 석출되어야 할 때, 도금은 AC 전해를 통해 시염화금산 황산 용액을 사용하여 이행되는 것이 바람직하다.
무전해 도금법에서 금속으로 애스팩트비를 갖는 구멍을 완전히 충전하기 위해 장시간이 요구되므로, 구멍은 전해 도금법을 사용하여 금속으로 충전되는 것이 바람직하다.
제 3 실시형태에서, 도 9F, 10G, 11F, 12G, 13E, 14D, 15D 및 16E에 도시된바와 같이, 열전도층에 매설된 열전도부는 충전 단계에서 함께 형성될 수 있다.
[밀봉 단계]
충전 단계 실시 후, 필요하다면, 밀봉률 99% 이상을 확보하도록 금속으로 충전된 절연성 기재를 밀봉하는 밀봉 단계가 실시될 수 있다. 밀봉률이 이러한 범위 내에 있다면, 상호 연결의 실패를 억제하는 것이 가능해진다.
실시될 밀봉 처리는 특별히 제한되지 않고, 비등수 처리, 고온수 처리, 증기 처리, 규산염 소다 처리, 아질산 처리 및 초산암모늄 처리와 같은 공지된 방법이 사용될 수 있다. 예를 들면, 일본특허공개공보 JP 56-12518 B, JP 4-4194 A, JP 5-202496 A, JP 5-179482 A 등에 설명된 기구와 방법이 밀봉 처리를 실시하는 데에 사용될 수 있다.
[표면 평활화 단계]
연마 처리(예를 들면, 화학적-기계적 연마 처리)를 통해 상단 표면과 바닥 표면을 평활화하는 표면 평활화 단계는 충전 단계 후 바람직하게 실시된다.
특히, 화학적-기계적 연마 처리와 같은 CMP(Chemical Mechanical Polishing)처리를 실시함으로써, 금속을 충전 후 상단 표면과 바닥 표면은 평활화되고 표면에 부착된 여분의 금속은 제거되는 것이 바람직하다.
Fujimi Incorporated에 의해 만들어진 PNANERLITE-7000, Hitachi Chemical Co., Ltd.에 의해 만들어진 GPX HSC800 및 Asahi Glass(Seimi Chemical) Co., Ltd.에 의해 만들어진 CL-1000와 같은 CMP 슬러리가 CMP 처리에 사용될 수 있다.
양극산화 필름을 연마하는 것이 바람직하지 않으므로, 내층간 유전체 필름 또는 격벽 금속용 슬러리가 사용되는 것이 바람직하지 않다.
[방열부 형성 단계]
본원 발명에서, 이방성 전도성 부재의 임의의 부분 내에 방열부를 형성하는 방열부 형성 단계는 충전 단계 또는 표면 평활화 단계 후 제공된다.
방열부 형성 단계는, 예를 들면 도통로의 전도성 재료가 돌출되게 하도록 트리밍 처리를 사용하여, 그 안에 형성된 도통로를 갖는 이방성 전도성 부재의 표면으로부터 절연성 기재로서 양극산화 필름만을 부분적으로 제거하는 단계이다.
본원에서, 트리밍 처리는 도통로의 전도성 재료(예를 들면, 금속)가 용해되지 않는 조건 하에서 실시된다. 예를 들면, 트리밍 처리는 이방성 전도성 부재를 산성 수용액 또는 알카리성 수용액과 접촉하게 함으로써 실시된다. 접촉 방법은 특별히 제한되지 않고 그 예는 액침법과 분사법이 포함된다. 이들 중에서, 액침법이 바람직하게 사용될 수 있다.
산성 수용액이 사용될 때, 황산, 인산, 질산 또는 염산 또는 그 혼합체와 같은 무기산 수용액이 사용되는 것이 바람직하다. 이들 중에서, 높은 안정도의 관점으로부터 크롬산을 함유하지 않는 수용액이 사용되는 것이 바람직하다. 산성 수용액의 밀도는 1 wt%에서 10 wt%의 범위가 바람직하다. 산성 수용액의 온도는 25℃에서 60℃의 범위가 바람직하다.
한편, 알카리성 수용액이 사용될 때, 수산화나트륨, 수산화칼륨 및 수산화리튬을 포함하는 그룹으로부터 선택된 적어도 하나의 알카리의 수용액이 사용되는 것이 바람직하다. 알카리성 수용액의 밀도는 0.1 wt%에서 5 wt%의 범위가 바람직하다. 알카리성 수용액의 온도는 20℃에서 35℃의 범위가 바람직하다.
바람직하게 사용될 수 있는 수용액의 구체적인 예는 50 g/L의 인산을 함유하는 40℃ 수용액, 0.5 g/L의 수산화나트륨을 함유하는 30℃ 수용액 및 0.5 g/L의 수산화칼륨을 함유하는 30℃ 수용액을 포함한다.
산성 수용액 또는 알카리성 수용액에서의 액침 시간은 8분 내지 120분의 범위가 바람직하고, 10분 내지 90분의 범위가 보다 바람직하며, 15분 내지 60분의 범위가 보다 더 바람직하다.
이 트리밍 처리에 의해, 도 1A~7에 도시된 바와 같이, 방열부(31)는 이방성 전도성 부재(11) 내에 형성된다.
예를 들면, 방열부(31)가 형성되어야 할 한 부분을 노출하고 다른 부분을 마스크하는 단계를 포함하는 방법이 이방성 전도성 부재(11)의 임의적 부분의 방열부(31)를 형성하는 데 사용될 수 있다. 이러한 단계에서, 예를 들면, 마스크층은 방열부(31)가 형성되어야 할 부분을 노출하도록 트리밍 처리 전에 형성될 수 있고 그 후, 마스크층은 트리밍 처리 후에 제거될 수 있다. 마스크층의 형성과 제거는 마스크층 형성 단계와 마스크층 제거 단계와 동일한 방식으로 실시될 수 있다.
[다층 기판 제조 방법]
다음에, 본원 발명에 따른 다층 기판을 제조하는 방법이 아래에 상세히 설명된다.
본원 발명에 따른 다층 기판은, 예를 들면 이방성 전도성 부재의 적어도 판 표면 상에 마스크층을 형성하는 마스크층 형성 단계, 열전도층을 형성하는 열전도층 형성 단계 및 다층 기판을 얻도록 마스크층을 제거하는 마스크층 제거 단계 순으로 포함하는 제조 방법을 사용하여 제조될 수 있다.
열전도층 형성 단계가 아래에 구체적으로 설명될 것이다. 마스크층 형성 단계와 마스크층 제거 단계는 이방성 전도성 부재를 제조하는 방법에 설명된 방식과 동일하게 실시된다.
[열전도층 형성 단계]
열전도층 형성 단계는 이하에 설명될 열전도부 형성 단계, 상호 연결부 형성 단계 및 절연부 형성 단계를 바람직하게 갖는다.
[열전도부 형성 단계]
열전도부 형성 단계는 이방성 전도성 부재의 적어도 한 표면 상에 열전도부를 형성하는 스텝이다.
본원에서, 이방성 전도성 부재의 적어도 한 표면 상에 열전도부를 형성하는 방법의 예는 전해 도금, 무전해 도금 및 치환 도금과 같은 다양한 도금 처리, 스퍼터링 및 증착을 포함한다.
이들 중에서, 우수한 열 저항의 관점으로부터 층은 바람직하게 금속만으로 형성된다. 층은 두꺼운 층의 균일한 형성과 높은 접착성의 관점으로부터 도금 처리를 사용하여 형성되는 것이 최대로 바람직하다.
도금 처리가 비전도성 재료(이방성 전도성 부재) 상에서 실시되므로, 시드층이라 불리는 감소된 금속층을 형성하고 그 후 감소된 금속층을 사용하여 두꺼운 금속층 형성하는 기술이 사용되는 것이 바람직하다.
시드층은 스퍼터링 처리를 사용하여 형성되는 것이 바람직하다. 무전해 도금은 시드층을 형성하도록 사용될 수도 있고, 시드층을 형성하도록 도금 용액으로서, 메인 컴포넌트(금속염 및 감소제와 같은)를 구성하는 용액과 보조 컴포넌트(pH 조절기, 완충제, 착화제, 촉진제, 안정제 및 개량제와 같은)가 바람직하게 사용될 수 있다. SE-650·666·680, SEK-670·797 및 SFK-63(JAPAN KANIGEN Co., Ltd. 제조)와MELPLATE NI-4128, ENPLATE NI-433 및 ENPLATE NI-411(MELTEX Inc. 제조)과 같은 상업적으로 이용가능한 제품이 도금용액으로 적절하게 사용될 수 있다.
구리가 열전도부의 재료로 사용될 때, 메인 컴포넌트로서 황산, 황산구리, 염산, 폴리에틸렌 글리콜 및 계면활성제를 함유하고 다양한 다른 첨가제가 첨가된 다양한 전해 용액이 사용될 수 있다.
[상호 연결부 형성 단계]
상호 연결부 형성 단계는 이방성 전도성 부재의 적어도 한 표면 상에서 상호 연결부를 형성하는 단계이다.
본원에서, 상호 연결부를 형성하는 방법의 예는 전해 도금, 무전해 도금 및 치환 도금과 같은 다양한 도금 처리와 스퍼터링 및 증착을 포함한다.
이들 중에서, 우수한 열 저항의 관점으로부터 층은 금속만으로 형성되는 것이 바람직하다. 층은 두꺼운 층의 균일한 형성과 높은 접착성의 형성의 관점으로부터 도금 처리에 의해 형성되는 것이 가장 바람직하다.
도금 처리가 비전도성 재료(이방성 전도성 부재) 상에서 실시되므로, 시드층으로 불리는 감소타입 금속층을 형성하고 감소타입 금속층을 사용하여 두꺼운 금속층을 형성하는 기술이 사용되는 것이 바람직하다.
시드층은 스퍼터링 처리를 사용하여 형성되는 것이 바람직하다. 무전해 도금은 시드층을 형성하는데 사용될 수 있고, 시드층을 형성하도록 도금액으로서, 메인 컴포넌트(금속염 및 감소제와 같은)를 구성하는 용액과 보조 컴포넌트(pH 조절제, 완충제, 착화제, 촉진제, 안정제 및 개량제와 같은)가 사용되는 것이 바람직하다. SE-650·666·680, SEK-670·797 및 SFK-63(JAPAN KANIGEN Co., Ltd. 제조)와MELPLATE NI-4128, ENPLATE NI-433 및 ENPLATE NI-411(MELTEX Inc. 제조)과 같은 상업적으로 입수 가능한 제품이 도금액 용으로 적절하게 사용될 수 있다.
구리가 상호 연결부의 재료로 사용될 때, 메인 컴포넌트로서 황산, 황산구리, 염산, 폴리에틸렌글리콜 및 계면활성제를 함유하고 다양한 나머지 첨가제가 첨가된 다양한 전해 용액이 사용될 수 있다.
이 방식으로 형성된 상호 연결부는 반도체 장치 등을 위한 장착 디자인에 따라 공지된 방법을 사용하여 패턴으로 성형된다. 금속(납땜도 포함)은 반도체 장치 등이 실제로 장착될 장소에 다시 제공될 수 있으며 열압착, 플립칩 결합, 배선 결합 등에 의한 용이한 연결을 위해 적절하게 가공될 수 있다.
적절한 이 금속의 예는 납땜 또는 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg) 및 니켈(Ni)과 같은 금속성 재료를 포함한다. 가열에 의한 반도체 장치의 장착의 관점으로부터, 납땜 또는 그 사이에 개재된 니켈로 금 또는 은필름을 형성하는 방법은 연결 신뢰성의 측면에서 사용되는 것이 바람직하다.
구체적으로, 그 서이에 개재된 니켈(Ni)로 패턴화된 구리(Cu) 상호 연결부 상에 금(Au) 필름을 형성하는 방법의 예로 니켈 스트라이크 도금을 실시 하고 그 후 금 도금 실시하는 방법이 있다.
본원에서, 니켈 스트라이크 도금은 구리 상호 연결부 상의 표면 산화물층의 제거와 금층의 접착성을 확보하기 위해 실시된다.
니켈 스트라이크 도금에서, 일반적인 니켈/염산 혼합용액이 사용될 수 있고, 또는 NIPS-100(Hitachi Chemical Co., Ltd. 제조)과 같은 상업적으로 입수 가능한 제품이 사용될 수 있다.
한편, 금도금은 니켈 스트라이크 도금 실시 후 와이어 결합 및 납땜의 습윤성을 개선시키는 위한 목적으로 실시된다.
금도금은 무전해 도금을 사용하여 실시되는 것이 바람직하고, HGS-5400(Hitachi Chemical Co., Ltd. 제조)과 MICROFAB Au 시리즈, GALVANOMEISTER GB 시리즈 및 PRECIOUSFAB IG 시리즈(모두 Tanaka Holdings Co., Ltd. 제조)와 같은 상업적으로 입수 가능한 처리액이 사용될 수 있다.
[절연부 형성 단계]
절연부 형성 단계는 절연부를 형성하는 단계이다.
절연부를 형성하는 방법은 특별히 제한되지 않고, 상기 언급된 수지가 절연부용으로 사용될 때, 그 예는 라미네이팅 머신을 사용하여 이방성 전도성 부재 상에 수지를 라미네이팅하는 방법, 스핀 코터를 사용하여 수지로 이방성 전도성 부재를 코팅하는 방법 및 이방성 전도성 부재와 반도체 장치를 결합시킬 때와 동시에 플립칩 접합 머신을 사용하여 절연부를 형성하는 방법을 포함한다.
[반도체 패키지 제조 방법]
본원 발명에 따른 반도체 패키지를 제조하는 방법은 본원 발명에 따른 다층 기판의 적어도 한 표면 상에 반도체 장치를 장착하는 단계를 포함한다.
반도체 장치가 본원 발명에 따른 다층 기판 상에 장착되면, 장착은 가열에 의해 실시된다. 리플로우 납땜을 포함하는 열압착에 의한 장착과 플립칩 결합에 의한 장착에서, 도달된 최대 온도는 균일하고 신뢰성 있는 장착의 관점으로부터 220℃ 내지 350℃의 범위가 바람직하고 240℃ 내지 320℃의 범위가 보다 바람직하며, 260℃ 내지 300℃의 범위가 보다 더 바람직하다.
도달된 최대 온도를 유지하는 시간은 상기 설명된 관점과 동일한 관점으로부터 2초 내지 10분의 범위가 바람직하고, 5초 내지 5분의 범위가 보다 바람직하며, 10초 내지 3분의 범위가 보다 더 바람직하다.
알루미늄 기판과 양극산화 필름 사이의 열팽창 계수에서의 차이로 인해 양극산화 필름에서 발생될 수 있는 크랙 억제의 관점으로부터, 소망된 일정한 온도로 5초 내지 10분 동안, 보다 바람직하게 10초 내지 5분 동안, 가장 바람직하게 20초 내지 3분 동안 열처리를 실시하는 방법이 최대 온도에 도달하기 전에 실시될 수 있다. 소망된 일정한 온도는 80℃ 내지 200℃의 범위가 바람직하고, 100℃ 내지 180℃의 범위가 보다 바람직하며 120℃ 내지 160℃의 범위가 가장 바람직하다.
배선 접합에 의한 장착 시기의 온도는 신뢰가능한 장착의 관점으로부터 80℃내지 300℃의 범위가 바람직하며, 90℃ 내지 250℃의 범위가 보다 바람직하고, 100℃ 내지 200℃의 범위가 최대로 바람직하다. 가열시간은 2초 내지 10분의 범위가 바람직하고 5초 내지 5분의 범위가 보다 바람직하며 10초 내지 3분의 범위가 가장 바람직하다.
[실시예]
본원 발명은 실시예를 참조하여 구체적으로 설명된다. 그러나, 본원 발명은 실시예에 한정되지 않는다.
예 1
[이방성 전도성 부재 제조]
[알루미늄 기판 제조]
용융된 금속은 0.06 wt% 규소, 0.30 wt% 철, 0.005 wt% 구리, 0.001 wt% 망간, 0.001 wt% 마그네슘, 0.001 wt% 아연, 0.03 wt% 티타늄을 포함하고 나머지는 알루미늄과 불가피적인 불순물인 알루미늄 합금을 사용하여 준비되었고 용융 금속은 용융 금속 처리와 필터링을 거쳐, 그 후 직접적인 칠링 주조 공정에 의해 500 mm 두께, 1,200 mm 폭의 주괴로 주조되었다.
이어서, 주괴는 평균 10 mm를 재료의 표면으로부터 제거하는 면삭기로 면삭하고, 그 후 약 5 시간 동안 550℃ 온도에서 담가지고 보유되었다. 온도가 400℃ 이하로 떨어졌을 때, 주괴는 열간 압연기로서 2.7 mm의 플레이트 두께 압연되었다.
또한, 열처리가 연속 어닐링로 내에서 500℃로 수행된 후 냉간 압연이 1.0 mm 두께로 알루미늄 플레이트를 완성하도록 수행됨으로써 JIS 1050 알루미늄 기판을 얻었다.
이 알루미늄 기판은 너비 1,030 mm으로 커팅되고 이하에 설명된 연마 처리를 거쳤다.
[전해 연마 처리]
전해 연마 처리는 25V 전압, 65℃의 용액 온도 및 3.0m/min 용액 유동률의 조건 하에서 이하의 조성물을 갖는 전해 연마 용액을 사용하여 알루미늄 기판 상에 실시되었다.
탄소 전극은 음극으로 사용되고 GP0110-30R(TAKASAGO LTD. 제조)는 전력원으로서 사용되었다. 전해 용액의 유동률은 와류유동 모니터 FLM 22-10 PCW(AS ONE Corporation 제조)를 사용하여 측정되었다.
[전해 연마액의 조성]
- 인산 85 wt% (Wako Pure Chemical Industries, Ltd. 가 제조한 시약): 660 mL
- 정제수: 160 mL
- 황산: 150 mL
- 에틸렌 글리콜: 30 mL
[양극산화]
이어서, 자기 규칙화 방법을 사용한 양극산화가 일본특허공개공보 JP 2007-204802 A에 설명된 절차에 따른 전해 연마 처리를 거친 알루미늄 기판 상에 실시되었다.
첫째로, 전해 연마처리가 실시된 알루미늄 기판이 이하의 조건 하에서 옥살산 0.50 mol/L의 전해 용액으로 5시간의 예비 양극산화를 거쳤다: 전압, 40V; 용액 온도, 16℃; 및 용액 유속도, 3.0 m/min.
예비 양극산화 후, 알루미늄 기판은 무수크롬 0.2 mol/L와 인산 0.6 mol/L의 혼합 수용액(용액 온도, 50℃) 내에서 12시간 동안 액침되는 필름 제거 처리를 거쳤다.
다음으로, 알루미늄 기판은 이하의 조건 하에서 옥살산 0.50 mol/L의 전해 용액으로 16시간의 재양극산화를 거쳤다: 전압, 40V; 용액 온도, 16℃; 및 용액 유속도, 3.0 m/min. 130 ㎛의 두께를 갖는 양극산화 필름은 그렇게 얻어졌다.
예비 양극산화와 재양극산화는 모두 음극으로서 스테인레스강 전극을 사용하고 전력원으로서 GP0110-30R 유닛(Takasago, Ltd.)을 사용하여 수행되었다. 쿨링 시스템으로서의 NeoCool BD36(Yamato Scientific Co., Ltd. 제조)와 교반 및 워밍 유닛으로서의 Pairstirrer PS-100(Tokyo Rikakikai Co., Ltd. 제조)가 사용되었다. 또한, 전해 용액의 유동률은 와류유동 모니터 FLM22-10PCW(As One Corporation)를 사용하여 측정되었다.
[천공 처리]
다음으로, 알루미늄 기판은 염화 제 2 수은(corrosive sublimate)의 20 wt% 수용액 내에서 20℃에서 3시간의 액침으로 인해 용해되었다. 그 후, 양극산화 필름은 양극산화 필름의 바닥부를 제거하여 관통 구멍을 갖는 양극산화 필름을 준비하도록 30분 동안 30℃에서 인산 5 wt% 내에 액침되었다.
관통 구멍은 평균 크기 30 nm의 구멍을 갖는다. 평균 구멍 크기는 FE-SEM(S-4800, Hitachi, Ltd. 제조)으로 50,000X 배율에서 표면 화상을 촬영, 50포인트에서 구멍 크기를 측정 및 평균 치수를 계산하여 얻어졌다.
관통 구멍의 평균 깊이는 130 ㎛이다. 본원에서, 평균 깊이는 FIB로 관통 구멍의 두께 방향으로의 최종 양극산화 필름을 커팅하고, 50,000X의 배율로 FE-SEM(S-4800, Hitachi, Ltd. 제조)으로 횡단면 표면의 화상을 촬영하고, 10포인트에서 관통 구멍 깊이를 측정 및 평균 치수를 계산함으로써 결정되었다.
관통 구멍의 밀도는 약 100,000,000 개/mm2이다. 본원에서, 밀도는 일본특허공개공보 JP 2012-089481 A의 단락 [0151]에 설명된 방법을 사용하여 계산된 것이다.
관통 구멍의 규칙화도는 92%이다. 본원에서, 표면 화상(배율: 20,000X)은 FE-SEM(S-4800, Hitachi, Ltd. 제조)으로 촬영되고, 관통 구멍의 규칙화도는, 상기 언급된 설명(i)에서 정의된 대로, 2 ㎛ × 2 ㎛ 시야로 측정되었다.
[열 처리]
그 후, 상기와 같이 얻어진 양극산화 필름은 400℃에서 1시간 동안 열처리 되었다.
[전극 필름 형성]
이어서, 처리는 전극 필름을 상기 설명된 열처리를 거친 양극산화 필름의 한 표면 상에 형성하기 위해 이행되었다. 보다 구체적으로, 금의 도금핵을 형성하도록 염화 금산 0.7g/L 수용액이 한 표면 상에 도포되었고, 140℃에서 1분 동안 건조되었으며, 그 후 500℃에서 1시간 동안 건조되었다. 그 후, PRECIOUSFAB ACG200기 수용액/감소 수용액(Japan Ltd. 의 전기 도금 엔지니어로부터 입수 가능한)이 50℃ 내지 1시간 동안 액침을 수행함으로써 공극을 갖지 않는 전극 필름을 형성하도록 사용되었다.
[전해 도금(금속으로 충전)]
이어서, 구리 전극은 형성된 전극 필름의 표면과 근접 접촉하게 위치되었고, 전해 도금은 음극으로서의 구리 전극과 양극으로서의 백금을 사용하여 수행되었다.
예 1에서, 아래에 표시된 조성물의 구리 도금 수용액이 지속적인 전류 전해를 이행함으로써 관통 구멍이 구리로 충전된 이방성 전도성 부재를 준비하기 위해 사용되었다.
석출 전위가 도금 수용액에서 순환 전압 전류에 의해 체크된 후, 지속적인 전류 전해가 Yamamoto-MS Co., Ltd.가 제조한 전기도금 시스템과 Hokuto Denko Corp.가 제조한 전력원(HZ-3000)을 사용하여 이하의 조건 하에서 이행되었다.
[구리 도금 용액의 조성]
- 황산 구리: 100 g/L
- 황산: 50 g/L
- 염산: 15 g/L
[지속적인 전류 전해의 조건]
- 온도: 25℃
- 전류 밀도: 10 A/dm2
[연마 처리]
이어서, 준비된 이방성 전도성 부재의 표면이 기계적 연마를 거쳤고 그로부터 완성된 이방성 전도성 부재는 110 ㎛의 두께를 갖게 되었다.
본원에서, 세라믹 지그(Kemet Japan Co., Ltd. 제조)는 기계적 연마에서 동일한 보유기용으로 사용되었고 ALCOWAX(Nikka Seiko Co., Ltd.)는 동일한 보유기에 사용된 재료로서 사용되었다. DP-Suspensions P-6㎛·3㎛·1㎛·1/4㎛(Struers로부터 이용 가능한)가 연마용으로 사용되었다.
금속으로 충전된 준비된 이방성 전도성 부재의 관통 구멍의 밀봉률이 측정되었다. 보다 구체적으로, 준비된 이방성 전도성 부재의 표면은 1,000개의 관통 구멍이 밀봉되는지 여부를 확인하도록 FE-SEM(S-4800, Hitachi, Ltd. 제조)에 의해 관찰됨으로써, 모든 표면 상의 밀봉률을 연산하고, 평균이 그로부터 결정되었다. 결과적으로, 예 1의 이방성 전도성 부재의 밀봉률은 96%가 되었다.
따라서 준비된 이방성 전도성 부재는 FIB에 의해 두께 방향으로 커팅되었고, 횡단면 화상은 50,000X의 배율로 FE-SEM(S-4800, Hitachi, Ltd. 제조)에 의해 촬영되었으며 관통 구멍의 내부가 체크되었다. 그 결과로서, 밀봉된 관통 구멍의 내부가 금속으로 완전히 충전되었다는 것이 밝혀졌다.
[트리밍 처리(방열부 형성)]
이어서, 연마 처리를 거친 이방성 전도성 부재가 마스크되고 양극산화 필름을 선택적으로 용해하도록 해 인산 용액 내로 액침되고 도통로로서 역할하는 금속 실린더가 방열부를 형성하도록 돌출되게 만들어졌다.
천공 처리에서와 동일한 용액이 인산 용액으로서 사용되었고 예 1의 처리 시간은 18분으로 설정되었다. 이하에서 설명될 예 2, 3, 5 및 6의 처리 시간은 20분으로 설정되었고 예 4의 처리 시간은 25분으로 설정되었다.
[다층 기판의 제조(열전도부 형성)]
[마스크층 형성]
이방성 전도성 부재의 표면은 포토레지스트(FC-230G, TOYOBO Co., Ltd. 제조)로 코팅되었고 그에 소정 개구 패턴을 제공하도록 마스크를 거쳐 UV선으로 조사되었다.
그 후, 비조사부는 알카리 현상액을 사용하여 현상함으로써 완전히 제거되었고 이방성 전도성 부재의 표면은 패턴 형상으로 노출되었다.
예 1~4에서, 열전도부의 패턴과 상호 연결부의 패턴은 동시에 형성되었다.
[열전도부와 상호 연결부의 형성]
시드층은 금 스퍼터링을 통해 형성되었고 그 후 5 ㎛ 두께를 갖는 열전도부와 상호 연결부는 전해 구리 도금에 의해 형성되었다.
[마스크층 제거]
마스크층은 모노메탄올아민 용제를 사용하여 그 상에 형성된 마스크층을 갖는 이방성 전도성 부재로부터 제거되었고 도 1A~1C에 도시된 바와 같이 예 1에 따른 다층 기판이 제조되었다.
예 2
열전도부 패턴의 마스크층을 형성과 다이아몬드류 탄소(DLC) 필름 형성 및 예 1(처리 시간이 20분으로 설정되었음)에서 트리밍 처리 후 마스크층의 제거의 순으로 실시함으로써, DLC 필름은 열전도층의 열전도부로서 형성되었다. DLC 필름은 기구를 형성하는 DLC 필름과 이온화된 석출 방법을 사용하여 형성되었다.
그 후, 예 1에서와 동일한 방식(마스크층 형성, 상호 연결부 형성 및 마스크층 제거)으로 열전도층의 상호 연결부만을 형성함으로써, 도 1A~1C에 도시된 바와 같이 예 2에 따른 다층 기판이 제조되었다.
예 3
열전도층이 이방성 전도성 부재의 표면 상에 형성된 것을 제외하고, 도 3A, 3B에 도시된 바와 같이 다층 기판은 예 1에서와 동일한 방식으로 제조되었다. 본원에서, 트리밍 처리의 처리 시간은 20분으로 설정되었다.
예 4
도 7에 도시된 바와 같이 예 4에 따른 다층 기판은 예 3에 따른 다층 기판을 적층할 때(트리밍 처리의 처리 시간이 25분까지 설정되었음) 서로 상부와 바닥부 상호 연결 패턴을 서로 정렬하고, 측방향의 측면으로부터 언더필제 ThreeBond 2274B(ThreeBond Co., Ltd. 제조)를 주입 및 침투시키고, 85℃에서 45분 동안 열경화 조건 하에서 언더필제를 경화함으로써 제조되었다.
예 5
10㎛의 깊이를 갖는 오목부는 예 1의 양극산화 후 열전도부 패턴의 마스크층의 형성과 에칭에 의한 오목부 형성 및 마스크층의 제거의 순으로 실시함으로써 형성되었고, 오목부는 예 1에서와 동일한 방법으로 열전도층의 형성 단계까지 실시함으로써 금속으로 충전되었고, 그 후, 도 4에서 도시된 바와 같이 예 5에 따른 다층 기판이 예 1에서와 동일한 방식(마스크층 형성, 상호 연결부 형성 및 마스크층 제거)으로 열전도층의 상호 연결부만을 형성함으로써 제조되었다. 본원에서, 트리밍 처리의 처리 시간은 20분으로 설정되었다.
예 6
DLC 필름은 예 1의 트리밍 처리 후 열전도부 패턴의 마스크층의 형성과 에칭에 의한 오목부 형성, DLC 필름의 형성 및 마스크층의 제거의 순으로 단계를 실시함으로써 10 ㎛깊이를 갖는 오목부 내에서 형성되었고, 도 4에 도시된 바와 같이 열전도층의 상호 연결부만이 그 후 예 6에 따른 다층 기판을 제조하기 위한 예 1의 방식과 동일한 방식(마스크층 형성, 상호 연결부 형성 및 마스크층 제거)으로 형성되었다. 본원에서, 트리밍 처리의 처리 시간은 20분으로 설정되었다. 예 2에서와 동일한 방법이 DLC 필름을 형성하는데 사용되었다.
비교예 1
열전도부 패턴이 열전도층의 형태로 형성되지 않는 것과 방열부가 트리밍 처리에 의해 형성되지 않는 것을 제외하고 다층 기판은 예 1에서와 동일한 방식으로 제조되었다. 비교예 1에서, 표 1의 "열전도층"과 "열전도부" 항목은 "-."마크로 표기되었다.
평가
[방열부]
[방열부의 높이의 계산]
각각의 제조된 다층 기판의 방열부의 높이에 관해서, 평면의 4개의 측면 상의 4개 포지션과 그 사이 5개의 포지션을 포함하는 9개의 포지션이 FE-SEM(S-4800, Hitachi, Ltd. 제조)을 사용하여 횡단면 방향으로부터 관찰되었고, 각각의 포지션의 높이가 평균 측정 값 10 포인트로부터 계산되었으며, 9개의 포지션에서의 높이가 평균화되었다. 결과는 표 1에 도시되어 있다. 방열부가 형성되지 않은 비교예 1에서, 방열부의 높이는 "-"마크로 표기되었다(해당 부분 동일 적용).
[방열부의 영역 계산]
방열부의 영역은 다층 기판 상에 배치된 반도체 장치의 영역에 대해 비율로서 계산된다(이하에서 설명). 결과는 표 1에 도시되어 있다.
[열전도층(열전도부)]
[열전도부의 두께 계산]
각각의 제조된 다층 기판의 열전도층의 열전도부의 두께에 관해서, 평면의 4개 측면 상의 4개 포지션과 그 사이의 5개 포지션을 포함하는 9개의 포지션이 FE-SEM(S-4800, Hitachi, Ltd. 제조)을 사용하여 횡단면 방향으로부터 관찰되었고, 각각의 포지션의 두께가 평균 측정 값 10 포인트로부터 계산되었으며, 9개 포지션의 두께가 평균화되었다. 결과는 표 1에 도시되어 있다. 열전도부가 형성되지 않은 비교예 1에서, 평균 두께는 "-"마크로 표기되었다(해당 부분 동일 적용).
[열전도부 영역 계산]
다층 기판의 열전도층의 열전도부 영역은 다층 기판 상에 배치된 반도체 장치의 영역의 비율로서 계산되었다. 결과는 표 1에 도시되어 있다.
[반도체패키지 제조]
[반도체 장치(TEG 칩)]
첫째로, 시험 컴포넌트 그룹(TEG)이 반도체 장치로서 제조되었다. TEG 칩 내의 저항 컴포넌트는 열소스로서 제공되도록 고안되었고 칩 내의 다이오드는 온도 센서로서 제공되도록 고안되었다.
[TEG 칩 장착과 절연부 형성]
TEG 칩은 다층 기판의 상부와 바닥부 상에 배열되었고, 언더필제 ThreeBond 2274B(ThreeBond Co., Ltd. 제조)는 다층 기판과 TEG 칩을 포함하는 층의 옆면으로부터 주입 및 침투되었고, 언더필제는 85℃에서 45분동안 가열되는 상호 연결층과 TEG 칩이 서로 연결되는 열경화 조건하에서 경화되고 상호연결 패턴이 서로 정렬된다.
[구동 테스트]
TEG 칩이 구동되고, TEG 칩의 전력 소모가 500 mW에 도달하는 지점에서, 접합 온도와 패키지 표면 온도가 측정되었다. 결과는 표 1에 도시되어 있다.
TEG 칩의 전위 다이오드 전압이 측정되고 접합 온도가 그 온도 종속성으로부터 계산되었다.
Figure 112013087521157-pat00001
접합 온도의 측정 결과로부터, 상기 예에서 열전도성이 비교 예1보다 열전도성이 개선되었음을 알 수 있었다.
또한, 접합 온도는 낮아지고 패키지 표면 온도와 접합 온도 사이의 차가 방열부를 형성함으로써 감소되었음을 알 수 있었다. 이것은 패키지 표면으로부터의 방열부의 성능이 개선되었음을 나타낸다.

Claims (18)

  1. 알루미늄 기판의 양극산화 피막이며 두께방향으로 관통 구멍이 형성된 절연성 기재와, 상기 관통 구멍에 충전된 도전성 재료로 이루어지고 서로 절연된 상태로 상기 절연성 기재를 두께 방향으로 관통하는 복수의 도통로를 갖는 이방 도전성 부재와,
    상기 이방 도전성 부재의 적어도 한쪽 면에 형성된 열전도부를 갖는 열전도층과,
    상기 절연성 기재 중으로부터 돌출된 상기 도전성 재료로 이루어지는 방열부를 구비하고,
    상기 이방 도전성 부재에 있어서의 상기 방열부가 형성되어 있는 부분이 노출되어 있고,
    상기 방열부는 이방 도전성 부재 표면 상에서 절연성 기재만을 부분적으로 제거하여 제조되는 것으로서, 반도체 소자가 설치되는 영역의 외측에 형성되어 있는 것을 특징으로 하는 다층 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반도체 소자는 상기 다층 기판의 양면에 설치되는 것을 특징으로 하는 다층 기판.
  4. 제 1 항에 있어서,
    상기 열전도층은 상기 열전도부와, 도전성 재료로 이루어지는 배선부와, 상기 열전도부와 상기 배선부를 절연하는 절연부를 갖는 것을 특징으로 하는 다층 기판.
  5. 제 4 항에 있어서,
    상기 절연부는 수지인 것을 특징으로 하는 다층 기판.
  6. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 양극산화 피막 중으로부터 돌출된 상기 방열부의 높이는 35㎛ 이상인 것을 특징으로 하는 다층 기판.
  7. 제 1 항에 있어서,
    상기 열전도부는 상기 양극산화 피막 중에 매설되어 있는 것을 특징으로 하는 다층 기판.
  8. 제 1 항에 있어서,
    2매 이상의 상기 이방 도전성 부재 사이에 상기 열전도층을 갖는 것을 특징으로 하는 다층 기판.
  9. 제 1 항에 기재된 다층 기판과, 상기 다층 기판의 적어도 한쪽 면에 설치된 반도체 소자를 구비하는 것을 특징으로 하는 반도체 패키지.
  10. 제 6 항에 있어서,
    상기 열전도부는 상기 양극산화 피막 중에 매설되어 있는 것을 특징으로 하는 다층 기판.
  11. 제 6 항에 있어서,
    2매 이상의 상기 이방 도전성 부재 사이에 상기 열전도층을 갖는 것을 특징으로 하는 다층 기판.
  12. 제 7 항에 있어서,
    2매 이상의 상기 이방 도전성 부재 사이에 상기 열전도층을 갖는 것을 특징으로 하는 다층 기판.
  13. 제 4 항에 있어서,
    상기 열전도부는 상기 양극산화 피막 중에 매설되어 있는 것을 특징으로 하는 다층 기판.
  14. 제 4 항에 있어서,
    2매 이상의 상기 이방 도전성 부재 사이에 상기 열전도층을 갖는 것을 특징으로 하는 다층 기판.
  15. 제 13 항에 있어서,
    2매 이상의 상기 이방 도전성 부재 사이에 상기 열전도층을 갖는 것을 특징으로 하는 다층 기판.
  16. 제 12 항에 있어서,
    상기 양극산화 피막 중으로부터 돌출된 상기 방열부의 높이는 35㎛ 이상인 것을 특징으로 하는 다층 기판.
  17. 제 16 항에 있어서,
    상기 열전도층은 상기 열전도부와, 도전성 재료로 이루어지는 배선부와, 상기 열전도부와 상기 배선부를 절연하는 절연부를 갖는 것을 특징으로 하는 다층 기판.
  18. 제 1 항에 있어서,
    상기 열전도층은 상기 열전도부와, 반도체 소자의 배선에 연결되는 도전성 재료로 이루어진 상호 연결부와, 상기 열전도부와 상기 상호 연결부를 절연하는 절연부를 갖고, 상기 상호 연결부와 상기 절연부는 반도체 소자가 설치되는 영역의 내측에 형성되어 있는 것을 특징으로 하는 다층 기판.
KR1020130114765A 2012-09-26 2013-09-26 다층 기판과 반도체 패키지 KR101705671B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-212545 2012-09-26
JP2012212545 2012-09-26
JP2013103819A JP5752741B2 (ja) 2012-09-26 2013-05-16 多層基板および半導体パッケージ
JPJP-P-2013-103819 2013-05-16

Publications (2)

Publication Number Publication Date
KR20140040668A KR20140040668A (ko) 2014-04-03
KR101705671B1 true KR101705671B1 (ko) 2017-02-22

Family

ID=50323165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130114765A KR101705671B1 (ko) 2012-09-26 2013-09-26 다층 기판과 반도체 패키지

Country Status (5)

Country Link
US (1) US20140085829A1 (ko)
JP (1) JP5752741B2 (ko)
KR (1) KR101705671B1 (ko)
CN (1) CN103687275B (ko)
TW (1) TWI583281B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106206A (ja) * 2012-11-29 2014-06-09 Tamagawa Seiki Co Ltd 慣性センサおよびその演算誤差軽減方法
US9601406B2 (en) * 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
CN106462788B (zh) * 2014-03-18 2020-07-07 惠普发展公司，有限责任合伙企业 安全元件
CN106415522B (zh) * 2014-05-08 2020-07-21 美光科技公司 存储器内轻量一致性
CN104201163B (zh) * 2014-08-12 2017-07-04 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104157580B (zh) * 2014-08-12 2017-06-06 上海航天电子通讯设备研究所 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
US9780044B2 (en) * 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
DE102015213999A1 (de) * 2015-07-24 2017-01-26 Robert Bosch Gmbh Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung
PL3300126T3 (pl) * 2015-08-18 2019-11-29 Jiangsu Cherrity Optronics Co Ltd Sposób procesowy pakowania wiązanego LED przy użyciu oczyszczonego fotokonwertera i system sprzętu do oczyszczania
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
US9624094B1 (en) 2015-11-13 2017-04-18 Cypress Semiconductor Corporation Hydrogen barriers in a copper interconnect process
CN105300371B (zh) * 2015-12-02 2019-02-05 北京七维航测科技股份有限公司 抗冲击角速陀螺灌封工艺
US10614231B1 (en) * 2016-09-15 2020-04-07 Riverside Research Institute Integrated out-of-band security for high security embedded systems
US10490588B2 (en) * 2016-09-16 2019-11-26 Semiconductor Components Industries, Llc Methods and apparatus for a thermal equalizer in an image sensor
CN106776014B (zh) * 2016-11-29 2020-08-18 科大讯飞股份有限公司 异构计算中的并行加速方法及系统
US10375845B2 (en) * 2017-01-06 2019-08-06 Microsoft Technology Licensing, Llc Devices with mounted components
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019071317A (ja) * 2017-10-06 2019-05-09 住友ベークライト株式会社 構造体、放熱部材および発光装置
CN107645892A (zh) * 2017-10-12 2018-01-30 南京旭羽睿材料科技有限公司 一种基于石墨烯的手机散热薄膜
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技（苏州）有限公司 基于热仿真的三维fpga器件布局优化的方法
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US10481651B2 (en) * 2017-12-07 2019-11-19 Toyota Motor Engineering & Manufacturing North America, Inc. Integrated PCU and GPU cooling system
CN108040425B (zh) * 2017-12-14 2019-09-20 广东长盈精密技术有限公司 电子设备及其电路板
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
CN110325017A (zh) * 2018-03-30 2019-10-11 株式会社安川电机 一种伺服控制器
CN108925027B (zh) * 2018-07-16 2020-10-09 惠州市华星光电技术有限公司 散热结构
JP2020057701A (ja) * 2018-10-02 2020-04-09 シャープ株式会社 電子機器
CN109336047B (zh) * 2018-10-08 2020-07-28 东北大学 一种基于mems工艺的多层结构离子源芯片及质谱分析进样系统
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
WO2020240850A1 (ja) * 2019-05-31 2020-12-03 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
JP2021019144A (ja) * 2019-07-23 2021-02-15 日立造船株式会社 電気デバイスユニット
US11097185B2 (en) 2019-12-31 2021-08-24 Dell Products L.P. Detachable information handling system game controller management
US11331567B2 (en) 2019-12-31 2022-05-17 Dell Products L.P. Information handling system and game controller trigger
US11338197B2 (en) 2019-12-31 2022-05-24 Dell Products L.P. Information handling system controller distributable hardware and logic management
US11260291B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Information handling system and detachable game controller
US11013987B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller scalable interface
US11097184B2 (en) * 2019-12-31 2021-08-24 Dell Products L.P. Information handling system controller illumination
US11013991B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller adaptive haptic feedback
US11260288B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Disassemblable information handling system game controller
KR20220014680A (ko) * 2020-07-29 2022-02-07 (주)포인트엔지니어링 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
CN214176013U (zh) * 2020-12-23 2021-09-10 迪科特测试科技(苏州)有限公司 半导体结构
WO2022181300A1 (ja) * 2021-02-25 2022-09-01 富士フイルム株式会社 構造体及び構造体の製造方法
JP2022142084A (ja) 2021-03-16 2022-09-30 キオクシア株式会社 半導体装置
KR20220138732A (ko) * 2021-04-06 2022-10-13 (주)포인트엔지니어링 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법
US11864281B2 (en) * 2021-07-08 2024-01-02 ERP Power, LLC Multi-channel LED driver with integrated LEDs having a multilayer structure
US11276315B1 (en) * 2021-07-12 2022-03-15 Beta Air, Llc Electric aircraft configured to implement a layered data network and method to implement a layered data network in electric aircraft
KR20230077866A (ko) * 2021-11-26 2023-06-02 (주)포인트엔지니어링 양극산화막 구조체
CN114222419A (zh) * 2021-12-22 2022-03-22 维沃移动通信有限公司 电路板组件和电子设备
KR20230117007A (ko) * 2022-01-28 2023-08-07 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110059A1 (en) * 2007-10-25 2011-05-12 Zdenko Grajcar Apparatus and methods for thermal management of electronic devices
JP2011175994A (ja) * 2010-02-23 2011-09-08 Shinko Electric Ind Co Ltd 実装基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH0495311A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 多段式異方性導電膜
JPH0495312A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 異方性導電膜
WO2002009194A1 (en) * 2000-07-26 2002-01-31 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
CA2706099C (en) * 2007-11-19 2014-08-26 Nexxus Lighting, Inc. Apparatus for housing a light assembly
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
CN101600323A (zh) * 2009-05-13 2009-12-09 郭世明 高效能纳米线导热膜及其制造方法
EP2434592A3 (en) * 2010-09-24 2014-09-24 Fujifilm Corporation Anisotropically conductive member
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110059A1 (en) * 2007-10-25 2011-05-12 Zdenko Grajcar Apparatus and methods for thermal management of electronic devices
JP2011175994A (ja) * 2010-02-23 2011-09-08 Shinko Electric Ind Co Ltd 実装基板

Also Published As

Publication number Publication date
KR20140040668A (ko) 2014-04-03
CN103687275B (zh) 2018-04-06
JP2014082447A (ja) 2014-05-08
US20140085829A1 (en) 2014-03-27
JP5752741B2 (ja) 2015-07-22
TWI583281B (zh) 2017-05-11
CN103687275A (zh) 2014-03-26
TW201414392A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101705671B1 (ko) 다층 기판과 반도체 패키지
US9799594B2 (en) Microstructure, multilayer wiring board, semiconductor package and microstructure manufacturing method
WO2018173764A1 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
US9591742B2 (en) Interposer and semiconductor device including the same
US10283484B2 (en) Low cost substrates
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
JP6798003B2 (ja) 金属充填微細構造体の製造方法
JP2019149448A (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP2016072433A (ja) 貫通電極基板及びその製造方法
CN109804717A (zh) 软性电路板及其制造方法
EP4057783A1 (en) Dielectric-to-metal adhesion promotion material
CN107251216B (zh) 用于微电子结构中的互连垫的表面末道层
WO2021033466A1 (ja) 構造体の製造方法および接合体の製造方法
TWI620485B (zh) 具有銅合金導電線路結構之微電子基板
WO2019065118A1 (ja) 半導体デバイスの製造方法および接合部材
JP2003282615A (ja) バンプの構造、バンプの形成方法、半導体装置およびその製造方法並びに電子機器
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
JP2008305976A (ja) 高密度細線実装構造及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
GRNT Written decision to grant