TWI621187B - 封裝堆疊結構及其製造方法 - Google Patents

Abstract

本發明提供一種包括第一封裝結構及第二封裝結構的封裝堆疊結構。第一封裝結構包括第一載板、第一晶片、第一絕緣密封體、導電結構、晶種層以及線路層。載板接墊、第一晶片、第一絕緣密封體以及導電結構位於第一載板的第一表面上。第一絕緣密封體包括第一開孔以及溝渠。第一絕緣密封體包括封裝膠以及分散於封裝膠中的填充物以及金屬鹽類。晶種層包括金屬鹽類還原的金屬，且配置於第一開孔以及溝渠的表面。線路層配置於晶種層上。第二封裝結構與線路層電性連接。此外，本發明還提供一種封裝堆疊結構的製造方法。

Description

封裝堆疊結構及其製造方法

本發明是有關於一種封裝堆疊結構及其製造方法，且特別是有關於一種使用具有金屬鹽類的絕緣封裝體的封裝堆疊結構及其製造方法。

近年來，隨著封裝件的體積越來越小，多晶片堆疊的半導體封裝結構，例如堆疊式封裝（package on package，PoP）的應用亦快速地成長。

現有的堆疊式封裝是將不同的晶片封裝單元相互堆疊，並在這些晶片封裝單元之間夾置中介層。舉例來說，將記憶體晶片封裝單元堆疊於中介層上，並在中介層上堆疊邏輯晶片封裝單元。然而，不同層封裝單元之間的中介層增加了整體堆疊式封裝結構的厚度以及製造成本。因此，為了進一步縮減堆疊式封裝結構的尺寸並減少製造成本，目前亟需一種不使用中介層就能進行堆疊式封裝的方法。

本發明提供一種封裝堆疊結構及其製造方法，其藉由使用具有金屬鹽類的絕緣封裝體，在絕緣封裝體中形成晶種層及線路層以取代中介層。因此，能夠有效地減少封裝堆疊結構的尺寸及製造成本。

本發明提供一種包括第一封裝結構以及第二封裝結構的封裝堆疊結構。第一封裝結構包括第一載板、第一晶片、第一絕緣密封體、多個導電結構、晶種層以及線路層。第一載板包括第一表面、相對於第一表面的第二表面以及位於第一表面上的多個載板接墊。第一晶片配置於第一表面上。第一絕緣密封體配置於第一表面上且密封第一晶片。第一絕緣密封體包括多個第一開孔以及多個溝渠，且第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類。多個導電結構配置於第一載板的部分載板接墊上並環繞第一晶片。第一絕緣密封體密封導電結構。晶種層配置於第一開孔以及溝渠的表面。晶種層包括金屬鹽類還原的金屬。線路層配置於晶種層上。線路層包括位於第一開孔中的多個第一接墊以及位於溝渠中的多個導線。第二封裝結構配置於第一封裝結構上並與線路層電性連接。

本發明提供一種封裝堆疊結構的製造方法，包括：形成第一封裝結構以及在第一封裝結構上形成第二封裝結構。第二封裝結構與線路層電性連接。形成第一封裝結構的步驟至少包括以下步驟。首先，提供第一載板。第一載板包括第一表面、相對於第一表面的第二表面以及位於第一表面上的多個載板接墊。在第一表面上形成第一晶片。在第一載板的部分載板接墊上形成環繞第一晶片的多個導電結構。在第一表面上形成第一絕緣密封體以密封第一晶片。第一絕緣密封體包括封裝膠以及分散於封裝膠中的填充物以及金屬鹽類。藉由雷射在第一絕緣密封中形成多個第一開孔以及多個溝渠，以將第一絕緣密封體的部分金屬鹽類還原成位於第一開孔以及溝渠表面上的晶種層。在晶種層上形成線路層。線路層包括位於第一開孔內的多個第一接墊以及位於溝渠內的多個導線。

基於上述，在本發明的封裝堆疊結構中，第一封裝結構具有晶種層及線路層，並藉由線路層連接第二封裝結構。因此，封裝堆疊結構不需要額外設置中介層，故能減少封裝堆疊結構的尺寸及製造成本。此外，本發明藉由雷射形成開孔，並將開孔表面的金屬鹽類還原成晶種層。因此，不需要額外的沉積步驟來形成晶種層，且晶種層能準確地形成於開孔中，以提升產品良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G是依照本發明一實施例的一種封裝堆疊結構10的製造過程的簡化上視圖。圖2A至圖2G是沿圖1A至圖1G的剖線A’-A’’的剖面示意圖，圖2H是沿圖1G的剖線B’-B’’的剖面示意圖。

請參考圖1A和圖2A，其中圖1A省略繪示了圖2A中的第一線路層114。首先，提供第一載板110。第一載板110具有第一表面S1以及相對於第一表面S1的第二表面S2。第一載板110包括第一核心層112、位於第一表面S1的第一線路層114、位於第二表面S2的第二線路層116以及多個導通孔118。第一核心層112為第一載板110的中間層，且其材料例如包括玻璃、環氧樹脂、聚醯亞胺（polyimide；PI）、雙馬來醯亞胺-三氮雜苯（Bismaleimide Triazine；BT）樹脂、FR4或其他合適的材料。第一載板110具有主動區A以及環繞主動區A的周邊區R。第一線路層114包括位於主動區A內的多個載板接墊114a以及位於周邊區R內的多個載板接墊114b，而第二線路層116則包括多個載板接墊116a。載板接墊114a、載板接墊114b以及載板接墊116a的材料例如包括銅、錫、金、鎳或其他導電材料。此外，載板接墊114a、載板接墊114b以及載板接墊116a的形成方法例如包括微影蝕刻製程，然而，本發明不限於此。其他適合形成載板接墊114a、載板接墊114b以及載板接墊116a的材料及方法亦可用於本發明。導通孔118穿透第一核心層112而使至少部分的載板接墊114a、載板接墊114b透過導通孔118與載板接墊116a電性連接。導通孔118的材料可以與載板接墊114a、載板接墊114b以及載板接墊116a的材料相同或不同。換言之，導通孔118的材料例如包括銅、錫、金、鎳或其他導電材料。值得注意的是，圖2A省略繪示了第一載板110中的一些電路層。在其他實施例中，除了第一線路層114以及第二線路層116之外，第一載板110還可以包括嵌入在第一核心層112中的其他電路層。

請參考圖1B和圖2B，在第一載板110的第二表面S2上形成多個第一導電端子120。第一導電端子120與第一載板110的第二線路層116電性連接。在一些實施例中，第一導電端子120對應載板接墊116a設置，並與載板接墊116a以及至少部分的導通孔118電性連接。在一些實施例中，第一導電端子120例如包括錫球，然而本發明不限於此。呈現其他形狀或材料的導電柱亦可以做為第一導電端子120。舉例來說，在其他實施例中，第一導電端子120是導電柱或是導電凸塊。在一些實施例中，第一導電端子120可以藉由例如植球以及回銲製程形成。

請參考圖1C和圖2C，在第一載板110的第一表面S1上形成第一晶片130以及多個導電結構140。在本實施例中，導電結構140例如包括導電柱，且導電結構140的側壁SW1與第一載板110的第一表面S1垂直。第一晶片130位於主動區A內，而導電結構140位於周邊區R內。在一些實施例中，第一晶片130包括多個第一導電凸塊132，且第一晶片130藉由第一導電凸塊132而以覆晶（flip-chip）的方式與第一載板110的載板接墊114a連接。舉例來說，第一導電凸塊132可為銅柱凸塊，且可以使用銲料（未繪示）銲接第一導電凸塊132的端面至第一載板110的載板接墊114a。除此之外，在一些實施例中，第一晶片130與第一載板110之間更包括底部填充劑（underfill；未繪示）以密封第一導電凸塊132並增加第一晶片130與第一載板110的接合製程的可靠性。在一些實施例中，第一晶片130例如是特殊應用積體電路（Application-Specific Integrated Circuit；ASIC）。舉例來說，第一晶片130可以是用來執行邏輯運用程序，但本發明不限於此。在其他實施例中，第一晶片130亦可以是其他合適的主動元件。

導電結構140環繞第一晶片130而設置。在一些實施例中，導電結構140對應載板接墊114a設置，故導電結構140與第一載板110的第一線路層114以及至少部分的導通孔118電性連接。在本實施例中，導電結構140為圓柱體，但本發明不限於此。在其他實施例中，導電結構140亦可以是四邊形柱體、橢圓形柱體或其他幾何形狀。在一些實施例中，導電結構140可以在第一載板110上形成密集排列的陣列，以達到後續製程中細間距（fine pitch）走線的需求。導電結構140的材料包括銅、錫、金、鎳或其他導電材料，且導電結構140可以為單層或多層結構。舉例來說，導電結構140可以是銅、金、鎳或是銲料等所構成的單層結構，也可以是銅-銲料、銅-鎳-銲料等所構成的多層結構。儘管圖2C繪示了導電結構140的高度大於第一晶片130的高度，但本發明不限於此。在其他實施例中，導電結構140的高度以及第一晶片130的高度之間的比例可以為1：1。

請參考圖1D和圖2D，在第一載板110的第一表面S1上形成第一絕緣密封體150，以將第一晶片130以及導電結構140密封。在一些實施例中，第一絕緣密封體150可藉由模塑製程形成於第一載板110上，且第一絕緣密封體150包括封裝膠156以及分散於封裝膠156中的填充物154以及金屬鹽類152。封裝膠156的材料例如是環氧樹脂（Epoxy）或其他合適的高分子材料。填充物154的材料例如是二氧化矽、氧化鋁或其他合適的材料，其中又以二氧化矽為較佳的材料。填充物154能增強第一絕緣密封體150的機械強度，以提升第一絕緣密封體150保護第一晶片130的能力。金屬鹽類152的材料例如是銅的鹽類。在本實施例中，金屬鹽類152的顆粒大小小於填充物154的顆粒大小，然而本發明不限於此。在其他實施例中，金屬鹽類152的顆粒大小也可大於或等於填充物154的顆粒大小。

請參考圖1E和圖2E，藉由雷射在第一絕緣密封體150中形成多個第一開孔OP1、多個第二開孔OP2以及多個溝渠CH，以將第一絕緣密封體150的部分金屬鹽類152還原成金屬152a。第一開孔OP1位於第一載板110的主動區A，而第二開孔OP2位於第一載板110的周邊區R。第二開孔OP2至少暴露出導電結構140的部分上表面T。如圖1E所示，在本實施例中，第一開孔OP1與部分第二開孔OP2透過溝渠CH而連接，然而本發明不限於此。在其他實施例中，第一開孔OP1與第二開孔OP2的數量一樣，且每個第二開孔OP2皆透過溝渠CH而與第一開孔OP1連接。在本實施例中，雷射形成的第一開孔OP1以及第二開孔OP2具有傾斜的側壁。

金屬152a聚集於第一開孔OP1、第二開孔OP2以及溝渠CH的表面上，並構成晶種層160。在一些實施例中，晶種層160位於第一開孔OP1的側面及底面、第二開孔OP2的側面與溝渠CH的側面及底面。由於晶種層160是以雷射的方式活化第一絕緣密封體150中的金屬鹽類152而形成於第一開孔OP1、第二開孔OP2以及溝渠CH的表面，故不需要額外的沉積步驟來形成晶種層160，且晶種層160能以較高的精準度形成。

請參考圖1F和圖2F，在晶種層160上形成線路層170。線路層170包括位於第一開孔OP1內的多個第一接墊172、位於第二開孔OP2內的多個第二接墊174以及位於溝渠CH內的多個導線176。在此步驟中，第一封裝結構100的製造流程已大致完成。形成線路層170的方法包括化學鍍（electroless plating）。在進行化學鍍時，金屬離子會在晶種層160以及導電結構140暴露出來的表面上還原成金屬，故第一接墊172、第二接墊174以及導線176能分別準確地形成於第一開孔OP1、第二開孔OP2以及溝渠CH內。在本實施例中，第一接墊172、第二接墊174以及導線176的材料包括銅，然而本發明不限於此。在其他實施例中，第一接墊172、第二接墊174以及導線176的材料還包括錫、金、鎳或其他導電材料。在本實施例中，第一接墊172與部分第二接墊174透過導線176連接，但本發明不限於此。在其他實施例中，每個第二接墊174皆透過導線176而與第一接墊172連接。在一些實施例中，第一接墊172以及第二接墊174具有傾斜的側壁。舉例來說，第二接墊174的側壁與導電結構140的上表面T之間具有夾角，而夾角大於90度且小於180度。

值得注意的是，儘管在圖2B以及圖2C中繪示了在第一導電端子120形成之後才在第一載板110的第一表面S1上形成第一晶片130以及導電結構140，但本發明並不限於此順序。在其他實施例中，也可以在形成第一晶片130以及多個導電結構140之後（如圖2C所示）或是形成線路層170之後（如圖2F所示）再將第一導電端子120形成在第一載板110的第二表面S2上。

請參考圖1G、圖2G以及圖2H，其中圖1G省略繪示了圖2G以及圖2H中的第二封裝結構200。在第一封裝結構100的線路層170上形成第二封裝結構200，以得到封裝堆疊結構10。第二封裝結構200與線路層170電性連接。第二封裝結構200類似於第一封裝結構100，故關於第二封裝結構200內的各元件的材料以及形成方法在此就不再贅述。

在一些實施例中，第二封裝結構200包括第二載板210、第二晶片230、第二絕緣密封體250以及多個第二導電端子220。第二載板210具有第三表面S3以及相對於第三表面S3的第四表面S4。第二晶片230配置於第三表面S3上。第二絕緣密封體250配置於第三表面S3上且密封第二晶片230。多個第二導電端子220配置於第四表面S4上，且與線路層170的至少部分第一接墊172和第二接墊174電性連接。在一些實施例中，第二絕緣密封體250中不包括填充物以及金屬鹽類，然而本發明不限於此。在其他實施例中，第二絕緣密封體250中也包括填充物以及金屬鹽類。舉例來說，第二絕緣密封體250可以與第一絕緣密封體150包括相同的材料。

第二載板210包括第二核心層212、位於第三表面S3的第三線路層214、位於第四表面S4的第四線路層216以及多個導通孔218。第三線路層214包括多個接墊214a，而第四線路層216則包括多個接墊216a。導通孔218穿透第二核心層212而使至少部分的接墊214a透過導通孔218與接墊216a電性連接。值得注意的是，圖2G和圖2H省略繪示了第二載板210中的一些電路層。然而，在其他實施例中，除了第三線路層214以及第四線路層216之外，第二載板210還可以包括嵌入在第二核心層212中的其他電路層。

在一些實施例中，第二晶片230包括多個第二導電凸塊232，且第二晶片230藉由第二導電凸塊232而以覆晶的方式與第二載板210的接墊214a連接。除此之外，在一些實施例中，第二晶片230與第二載板210之間更包括底部填充劑（未繪示）以密封第二導電凸塊232並增加第二晶片230與第二載板210的接合製程的可靠性。在一些實施例中，第二晶片230例如是類似於第一晶片130的特定功能積體電路，但本發明不限於此。在其他實施例中，第二晶片230亦可以是其他合適的主動元件。

基於上述，在本實施例的封裝堆疊結構10中，第一封裝結構100的線路層170與第二封裝結構200的第二導電端子220連接，故封裝堆疊結構10不需要額外設置一層中介層，能夠減少封裝堆疊結構10的尺寸及製造成本。此外，由於不需要額外的沉積步驟來形成晶種層160，且晶種層160能利用雷射準確地形成於開孔中，因此能獲得較佳的產品良率。

圖3是依照本發明另一實施例的一種封裝堆疊結構20的簡化上視圖。圖4A是沿圖3的線C’-C’’的剖面示意圖，而圖4B是沿圖3的線D’-D’’的剖面示意圖。圖3省略繪示了圖4A和圖4B中的第二封裝結構200。在此必須說明的是，圖3、圖4A以及圖4B的實施例沿用圖1G、圖2G以及圖2H的實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖3、圖4A以及圖4B的封裝堆疊結構20與圖1G、圖2G以及圖2H的封裝堆疊結構10的差異在於：在封裝堆疊結構20中，導電結構140a上方不具有第二開孔，且導電結構140a的上表面T1與第一絕緣密封體150a的上表面T2實質上共平面。

在本實施例中，封裝堆疊結構20可以採用與圖2A至圖2D所示的製造流程來形成包覆導電結構140a以及第一晶片130的第一絕緣密封體150a。導電結構140a環繞晶片130設置，且第一絕緣密封體150a密封導電結構140a與晶片130。在本實施例中，導電結構140a例如是導電柱。在形成第一絕緣密封體150a後，會對第一絕緣密封體150a以及導電結構140a進行研磨製程，以移除部分的第一絕緣密封體150a以及導電結構140a直到暴露出導電結構140a的上表面T1為止。在本實施例中，導電結構140a是底部及頂部寬度一致的圓柱體，然而本發明不限於此。在一些實施例中，導電結構140a也可以是中間較寬而頂部及底部較窄的橢圓形或圓形結構。當導電結構140a被移除的高度接近完整導電結構140a高度的一半時，導電結構140a能有較大的面積被第一絕緣密封體150a暴露出來。進行研磨製程的方法包括機械研磨（Mechanical grinding）、化學機械研磨（Chemical-Mechanical Polishing，CMP）、蝕刻或其他合適的製程。在一些實施例中，研磨程序可以將導電結構140a的高度減少約50至100µm。

在研磨製程後，藉由雷射在第一絕緣密封體150a中形成多個第一開孔OP1以及多個溝渠CH，以將第一絕緣密封體150a的部分金屬鹽類還原成金屬152a。第一開孔OP1與溝渠CH連接，且溝渠CH由第一開孔OP1往導電結構140a的方向延伸。在本實施例中，第一開孔OP1僅位於第一載板110的主動區A，然而本發明不限於此。在其他實施例中，部分第一開孔OP1亦可以位於第一載板110的周邊區R內。

金屬152a聚集於第一開孔OP1以及溝渠CH的表面上，並構成晶種層160a。在本實施例中，由於晶種層160a是以雷射的方式形成於第一開孔OP1以及溝渠CH內，故不需要額外的沉積步驟來形成晶種層160a，且晶種層160a能以較高的精準度形成。

形成晶種層160a以後，在晶種層160a上形成線路層170a。線路層170a包括位於第一開孔OP1內的多個第一接墊172、位於導電結構140a上的多個第二接墊174a以及位於溝渠CH內的多個導線176。在本實施例中，由於第二接墊174a不是形成於開孔內，故第二接墊174a的上表面T3會高於第一接墊172的上表面T4。

在本實施例中，形成線路層170a的方法包括化學鍍（electroless plating）。在進行化學鍍時，金屬離子會在晶種層160a以及導電結構140a上還原成金屬，故第一接墊172、第二接墊174a以及導線176能分別準確地形成於第一開孔OP1內、導電結構140a上以及溝渠CH內。換言之，在本實施例中，可以將導電結構140a的上表面T1作為第二接墊174a的種子層。在本實施例中，儘管導電結構140a與導線176之間殘留有部分第一絕緣密封體150a，但並不會影響導電結構140a與導線176之間的電性連接。舉例來說，由於部分第二接墊174a會與導線176重疊，故導電結構140a與導線176可以透過第二接墊174a而電性連接。

在本實施例中，第一接墊172與部分第二接墊174a透過導線176而連接，但本發明不限於此。在其他實施例中，每個第二接墊174a皆透過導線176而與第一接墊172連接。

形成線路層170a之後，在第一封裝結構100a的線路層170a上形成第二封裝結構200，以得到封裝堆疊結構20。第二封裝結構200與線路層170a電性連接。在一些實施例中，第二封裝結構200的第二導電端子220會與部分第一接墊172以及部分第二接墊174a連接。

基於上述，在本實施例的封裝堆疊結構20中，第一封裝結構100a的線路層170a與第二封裝結構200的第二導電端子220連接，故封裝堆疊結構20不需要額外設置一層中介層，能夠減少封裝堆疊結構20的尺寸及製造成本。此外，由於不需要額外的沉積步驟來形成晶種層160a，且晶種層160a能利用雷射準確地形成於開孔中，因此能獲得較佳的產品良率。另外，由於第一封裝結構100a的第一絕緣密封體150a以及導電結構140a經過研磨程序，因此能進一步減薄封裝堆疊結構20的厚度。

圖5依照本發明再一實施例的一種封裝堆疊結構30的簡化上視圖。圖6A是沿圖5的線E’-E’’的剖面示意圖，而圖6B是沿圖5的線F’-F’’的剖面示意圖。圖5省略繪示了圖6A和圖6B中的第二封裝結構200。在此必須說明的是，圖5、圖6A以及圖6B的實施例沿用圖1G、圖2G以及圖2H的實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖5、圖6A以及圖6B的封裝堆疊結構30與圖1G、圖2G以及圖2H的封裝堆疊結構10的差異在於：封裝堆疊結構30的導電結構140b是在形成第一絕緣密封體150b之後才形成。

在本實施例中，形成第一絕緣密封體150b之前，第一晶片130的周圍不具有導電結構。換言之，形成第一絕緣密封體150b時，第一絕緣密封體150b密封了所有的載板接墊114b與第一晶片130。

在形成第一絕緣密封體150b之後，藉由雷射在第一絕緣密封體150b中形成多個第一開孔OP1、多個通孔H以及多個溝渠CH，以將第一絕緣密封體150b的部分金屬鹽類152還原成金屬152a。通孔H環繞第一晶片130，且暴露出第一載板110的部分載板接墊114b。在一些實施例中，雷射形成的第一開孔OP1以及通孔H具有傾斜的側壁。在一些實施例中，第一開孔OP1以及通孔H的側壁與第一載板110的第一表面S1之間具有夾角，而夾角小於90度且大於0度。

金屬152a聚集於第一開孔OP1、溝渠CH以及通孔H的表面上，並構成位於第一開孔OP1以及溝渠CH表面的晶種層160b以及位於通孔H表面的晶種層160c。在本實施例中，晶種層160c位於通孔H的側壁。由於晶種層160b以及晶種層160c是以雷射的方式形成，故不需要額外的沉積步驟來形成晶種層160b以及晶種層160c，且晶種層160b以及晶種層160c能以較高的精準度形成。

形成晶種層160b以及晶種層160c之後，在晶種層160b上形成線路層170b。另一方面，在晶種層160c上形成導電材料174b，以形成導電結構140b。線路層170b包括位於第一開孔OP1內的多個第一接墊172以及位於溝渠CH內的多個導線176，而導電結構140b包括位於通孔H內的晶種層160c以及導電材料174b。在一些實施例中，導電結構140b具有傾斜的側壁，且側壁與第一載板110的第一表面S1之間具有夾角，而夾角小於90度且大於0度。由於導電結構140b是藉由雷射在第一絕緣密封體150b中鑽孔所形成，故導電結構140b也可以被稱為模塑通孔（through molding via；TMV）。

在本實施例中，形成線路層170b與導電結構140b的方法包括化學鍍（electroless plating）。在進行化學鍍時，金屬離子會在晶種層160b、晶種層160c以及載板接墊114b上還原成金屬，因此，第一接墊172、導線176以及導電結構140b能分別準確地形成於第一開孔OP1內、溝渠CH內以及通孔H內。在本實施例中，線路層170b與導電結構140b是藉由同一道化學鍍製程而形成，且導電結構140b的上表面與第一接墊172的上表面實質上共平面。然而，本發明不限於此。在其他實施例中，線路層170b與導電結構140b也可以藉由不同的化學鍍製程而形成。在本實施例中，導電結構140b填滿整個通孔H，然而本發明不限於此。在其他實施例中，導電結構140b可以不填滿整個通孔H。舉例來說，導電結構140b可以是在晶種層160c上共型地（conformally）形成的薄膜，而使通孔H的中間不被填滿。在本實施例中，第一接墊172與部分導電結構140b透過導線176而連接，然而本發明不限於此。在其他實施例中，每個導電結構140b皆透過導線176而與第一接墊172連接。

形成線路層170b之後，在第一封裝結構100a的線路層170b與導電結構140b上形成第二封裝結構200，以得到封裝堆疊結構30。第二封裝結構200與線路層170a以及導電結構140b電性連接。在一些實施例中，第二封裝結構200的第二導電端子220會與部分第一接墊172以及部分導電結構140b連接。

基於上述，在本實施例的封裝堆疊結構30中，第一封裝結構100b的線路層170b以及導電結構140b與第二封裝結構200的第二導電端子220連接，故封裝堆疊結構30不需要額外設置一層中介層，能夠減少封裝堆疊結構30的尺寸及製造成本。此外，由於不需要額外的沉積步驟來形成晶種層160b，且晶種層160b能準確地形成於開孔中，因此能獲得較佳的產品良率。另外，由於第一封裝結構100b的線路層170b以及導電結構140b的導電材料174b是藉由同一道製程而形成，因此，線路層170b與導電結構140b具有一體成型的整體性。

綜上所述，在本發明的封裝堆疊結構中，第一封裝結構具有晶種層及線路層，並藉由線路層連接第二封裝結構，因此，封裝堆疊結構不需要額外設置中介層，故能減少封裝堆疊結構的尺寸及製造成本。此外，本發明藉由雷射於第一絕緣密封體中形成開孔，並將開孔表面的金屬鹽類還原成晶種層。因此，不需要額外的沉積步驟來形成晶種層，且晶種層能準確地形成於開孔中，以提升產品良率。在一些實施例中，由於對第一封裝結構的第一絕緣密封體以及導電結構進行研磨程序，因此能進一步減薄封裝堆疊結構的厚度。除此之外，在一些實施例中，第一封裝結構的線路層以及導電結構是藉由同一道化學鍍製程而形成，因此，線路層與導電結構具有一體成型的整體性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30‧‧‧封裝堆疊結構

100、100a、100b‧‧‧第一封裝結構

110‧‧‧第一載板

112‧‧‧第一核心層

114‧‧‧第一線路層

114a、114b、116a、214a、216a‧‧‧載板接墊

116‧‧‧第二線路層

118、218‧‧‧導通孔

120‧‧‧第一導電端子

130‧‧‧第一晶片

132‧‧‧第一導電凸塊

140、140a、140b‧‧‧導電結構

150、150a、150b‧‧‧第一封裝膠體

152‧‧‧金屬鹽類

152a‧‧‧金屬

154‧‧‧填充物

156‧‧‧封裝膠

160、160a、160b、160c‧‧‧晶種層

170、170a、170b‧‧‧線路層

172‧‧‧第一接墊

174、174a‧‧‧第二接墊

174b‧‧‧導電材料

200‧‧‧第二封裝結構

210‧‧‧第二載板

212‧‧‧第二核心層

214‧‧‧第三線路層

216‧‧‧第四線路層

220‧‧‧第二導電端子

230‧‧‧第二晶片

232‧‧‧第二導電凸塊

250‧‧‧第二封裝膠體

OP1‧‧‧第一開孔

OP2‧‧‧第二開孔

CH‧‧‧溝渠

H‧‧‧通孔

S1‧‧‧第一表面

S2‧‧‧第二表面

S3‧‧‧第三表面

S4‧‧‧第四表面

A‧‧‧主動區

R‧‧‧周邊區

T1、T2、T3、T4‧‧‧上表面

圖1A至圖1G是依照本發明一實施例的一種封裝堆疊結構的製造過程的簡化上視圖。 圖2A至圖2G是沿圖1A至圖1G的剖線A’-A’’的剖面示意圖。 圖2H是沿圖1G的剖線B’-B’’的剖面示意圖。 圖3是依照本發明另一實施例的一種封裝堆疊結構的簡化上視圖。 圖4A是沿圖3的剖線C’-C’’的剖面示意圖。 圖4B是沿圖3的剖線D’-D’’的剖面示意圖。 圖5是依照本發明再一實施例的一種封裝堆疊結構的簡化上視圖。 圖6A是沿圖5的剖線E’-E’’的剖面示意圖。 圖6B是沿圖5的剖線F’-F’’的剖面示意圖。

Claims (7)

1. 一種封裝堆疊結構，包括：第一封裝結構，包括：第一載板，包括第一表面、相對於所述第一表面的第二表面以及位於所述第一表面上的多個載板接墊；第一晶片，配置於所述第一表面上；第一絕緣密封體，配置於所述第一表面上，其中所述第一絕緣密封體密封所述第一晶片，所述第一絕緣密封體包括多個第一開孔以及多個溝渠，且所述第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類；多個導電結構，配置於所述第一載板的部分所述載板接墊上並環繞所述第一晶片，其中所述第一絕緣密封體密封所述導電結構，所述導電結構的側壁與所述第一載板的所述第一表面垂直；晶種層，配置於所述第一開孔以及所述溝渠的表面，其中所述晶種層包括所述金屬鹽類還原的金屬；以及線路層，配置於所述晶種層上，其中所述線路層包括位於所述第一開孔中的多個第一接墊以及位於所述溝渠中的多個導線；多個第二開孔，配置於所述第一絕緣密封體中並暴露出部分所述導電結構；多個第二接墊，配置於所述第二開孔內且與所述導電結 構電性連接；以及第二封裝結構，配置於所述第一封裝結構上，其中所述第二封裝結構與所述線路層電性連接。
2. 一種封裝堆疊結構，包括：第一封裝結構，包括：第一載板，包括第一表面、相對於所述第一表面的第二表面以及位於所述第一表面上的多個載板接墊；第一晶片，配置於所述第一表面上；第一絕緣密封體，配置於所述第一表面上，其中所述第一絕緣密封體密封所述第一晶片，所述第一絕緣密封體包括多個第一開孔以及多個溝渠，且所述第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類；多個導電結構，配置於所述第一載板的部分所述載板接墊上並環繞所述第一晶片，其中所述第一絕緣密封體密封所述導電結構，所述第一絕緣密封體暴露出所述導電結構的上表面，所述導電結構的所述上表面與所述第一絕緣密封體的上表面實質上共平面；晶種層，配置於所述第一開孔以及所述溝渠的表面，其中所述晶種層包括所述金屬鹽類還原的金屬；線路層，配置於所述晶種層上，其中所述線路層包括位於所述第一開孔中的多個第一接墊以及位於所述溝渠中的多個導線；以及 多個第二接墊，配置於所述導電結構上，其中所述第二接墊的上表面高於所述第一接墊的上表面；以及第二封裝結構，配置於所述第一封裝結構上，其中所述第二封裝結構與所述線路層電性連接。
3. 如申請專利範圍第2項所述的封裝堆疊結構，其中所述導電結構的側壁與所述第一載板的所述第一表面垂直。
4. 一種封裝堆疊結構，包括：第一封裝結構，包括：第一載板，包括第一表面、相對於所述第一表面的第二表面以及位於所述第一表面上的多個載板接墊；第一晶片，配置於所述第一表面上；第一絕緣密封體，配置於所述第一表面上，其中所述第一絕緣密封體密封所述第一晶片，所述第一絕緣密封體包括多個第一開孔以及多個溝渠，且所述第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類；多個導電結構，配置於所述第一載板的部分所述載板接墊上並環繞所述第一晶片，其中所述第一絕緣密封體密封所述導電結構，所述第一絕緣密封體暴露出所述導電結構的上表面，所述導電結構的所述上表面與所述第一接墊的上表面實質上共平面晶種層，配置於所述第一開孔以及所述溝渠的表面，其中所述晶種層包括所述金屬鹽類還原的金屬；以及線路層，配置於所述晶種層上，其中所述線路層包括位 於所述第一開孔中的多個第一接墊以及位於所述溝渠中的多個導線；以及第二封裝結構，配置於所述第一封裝結構上，其中所述第二封裝結構與所述線路層電性連接。
5. 如申請專利範圍第4項所述的封裝堆疊結構，其中所述導電結構的側壁與所述第一載板的所述第一表面之間具有夾角，且所述夾角小於90度且大於0度。
6. 一種封裝堆疊結構的製造方法，包括：形成第一封裝結構，包括：提供第一載板，包括第一表面、相對於所述第一表面的第二表面以及位於所述第一表面上的多個載板接墊；在所述第一表面上形成第一晶片；在所述第一載板的部分所述載板接墊上形成環繞所述第一晶片的多個導電結構；在所述第一表面上形成第一絕緣密封體以密封所述第一晶片，且所述第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類，其中所述第一絕緣密封體密封所述導電結構；研磨所述第一絕緣密封體以及所述導電結構，以暴露出所述導電結構的上表面； 藉由雷射在所述第一絕緣密封體中形成多個第一開孔以及多個溝渠，以將所述第一絕緣密封體的部分所述金屬鹽類還原成位於所述第一開孔以及所述溝渠表面上的晶種層；在所述晶種層上形成線路層，其中所述線路層包括位於所述第一開孔內的多個第一接墊以及位於所述溝渠內的多個導線；在所述導電結構的所述上表面形成多個第二接墊，其中所述第二接墊的上表面高於所述第一接墊的上表面；以及在所述第一封裝結構上形成第二封裝結構，其中所述第二封裝結構與所述線路層電性連接。
7. 一種封裝堆疊結構的製造方法，包括：形成第一封裝結構，包括：提供第一載板，包括第一表面、相對於所述第一表面的第二表面以及位於所述第一表面上的多個載板接墊；在所述第一表面上形成第一晶片；在所述第一表面上形成第一絕緣密封體以密封所述第一晶片，且所述第一絕緣密封體包括封裝膠以及分散於所述封裝膠中的填充物以及金屬鹽類；藉由雷射在所述第一絕緣密封體中形成環繞所述第一晶片的多個通孔、多個第一開孔以及多個溝渠，且所述通孔暴露出所述第一載板的部分所述載板接墊，以將所述第一絕緣密封體 的部分所述金屬鹽類還原成位於所述通孔、所述第一開孔以及所述溝渠表面上的晶種層；在所述晶種層上形成線路層，其中所述線路層包括位於所述第一開孔內的多個第一接墊以及位於所述溝渠內的多個導線；以及在所述通孔中填入導電材料以在所述第一載板的部分所述載板接墊上形成環繞所述第一晶片的多個導電結構，且所述導電結構的上表面與所述第一接墊的上表面實質上共平面；以及在所述第一封裝結構上形成第二封裝結構，其中所述第二封裝結構與所述線路層電性連接。