TW201414392A - 多層板和半導體封裝 - Google Patents

多層板和半導體封裝 Download PDF

Info

Publication number
TW201414392A
TW201414392A TW102134418A TW102134418A TW201414392A TW 201414392 A TW201414392 A TW 201414392A TW 102134418 A TW102134418 A TW 102134418A TW 102134418 A TW102134418 A TW 102134418A TW 201414392 A TW201414392 A TW 201414392A
Authority
TW
Taiwan
Prior art keywords
anisotropic conductive
multilayer board
heat
heat conducting
conductive member
Prior art date
Application number
TW102134418A
Other languages
English (en)
Other versions
TWI583281B (zh
Inventor
Kosuke Yamashita
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201414392A publication Critical patent/TW201414392A/zh
Application granted granted Critical
Publication of TWI583281B publication Critical patent/TWI583281B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本發明提供一種多層板和包含所述多層板的半導體封裝，所述半導體封裝具有改善的熱耗散性能。多層板包含：各向異性導電部件，其包含絕緣基底，所述絕緣基底為鋁基板的陽極氧化膜且其中在厚度方向上形成若干通孔，且還包含多個導電通路，所述導電通路由填充於所述通孔中的導電材料形成且在所述導電通路彼此絕緣的情況下在所述厚度方向上延伸穿過所述絕緣基底；熱傳導層，其包含熱傳導部分且配置於所述各向異性導電部件的至少一個表面上；以及熱耗散部分，其由導電材料形成且從所述絕緣基底突出。

Description

多層板和半導體封裝
本發明涉及包含各向異性導電部件(anisotropically-conductive member)的多層板(multi-layered board)以及使用所述多層板的半導體封裝。
三維安裝技術已知是半導體安裝技術的趨勢。通過採用此技術，甚至使用老一代的設計規則製造的半導體裝置也可展現與最新半導體裝置相同的性能，且不同類型的半導體裝置之間的資料傳輸速率可提升。
作為三維安裝技術的應用實例，IC晶片(半導體裝置)和各向異性導電膜(各向異性導電部件)交替疊加在其中的配置在JP 2009-164095 A的圖6中揭示。
組成各向異性導電部件的絕緣基底的熱導率較低，且具體來說，在例如三維安裝類型的具有配置於各向異性導電部件的 兩個表面上的半導體裝置的半導體封裝中，從半導體裝置產生的熱可能被限於半導體封裝中。
考慮上文提到的情況製作本發明，且其目的是改善使用各向異性導電部件製造的半導體封裝的熱耗散性能。
本發明的發明人發現，通過使用特定多層板作為在半導體封裝中使用的各向異性導電部件可改善熱耗散性能，且因此實現本發明。
也就是說，本發明提供以下配置(1)到(7)。
(1)一種多層板，包括：各向異性導電部件，其包括絕緣基底，所述絕緣基底為鋁基板的陽極氧化膜且其中在厚度方向上形成若干通孔，且還包括多個導電通路，所述導電通路由填充於所述通孔中的導電材料形成且在所述導電通路彼此絕緣的情況下在所述厚度方向上延伸穿過所述絕緣基底；熱傳導層，其包括熱傳導部分且配置於所述各向異性導電部件的至少一個表面上；以及熱耗散部分，其由導電材料形成且從所述絕緣基底突出。
(2)根據(1)的多層板，其中所述熱傳導層包括所述熱傳導部分、由導電材料形成的互連部分，以及使所述熱傳導部分和所述互連部分彼此絕緣的絕緣部分。
(3)根據(2)的多層板，其中所述絕緣部分由樹脂形成。
(4)根據(1)到(3)中任一者的多層板，其中從所述陽極氧化膜突出的所述熱耗散部分具有35μm或更大的高度。
(5)根據(1)到(4)中任一者的多層板，其中所述熱傳導部分嵌入在所述陽極氧化膜中。
(6)根據(1)到(5)中任一者的多層板，其中所述熱傳導層配置於兩個或兩個以上各向異性導電部件之間。
(7)一種半導體封裝，包括根據(1)到(6)中任一者的多層板，以及配置於所述多層板的至少一個表面上的半導體裝置。
根據本發明，可改善使用各向異性導電部件製造的半導體封裝的熱耗散性能。
1‧‧‧多層板
1a‧‧‧半導體封裝
4‧‧‧凹部
5‧‧‧凹陷
6‧‧‧罩幕層
7‧‧‧鋁基板
8‧‧‧陽極氧化膜
9‧‧‧通孔
10‧‧‧金屬
11‧‧‧各向異性導電部件
12‧‧‧絕緣基底
13‧‧‧導電通路
21‧‧‧熱傳導層
22、22a‧‧‧熱傳導部分
23、23a‧‧‧互連部分
24‧‧‧絕緣部分
31‧‧‧熱耗散部分
41、41a、41b‧‧‧半導體裝置
A-A'、B-B'‧‧‧線
圖1A是示意性說明根據第一實施例的多層板的平面圖，圖1B是其仰視圖，且圖1C是沿著圖1A的線A-A'和圖1B的線A-A'截取的橫截面圖。
圖2是示意性說明採用根據第一實施例的多層板的半導體封裝的橫截面圖。
圖3A是示意性說明根據第二實施例的半導體封裝的平面圖，其中省略了半導體裝置，且圖3B是沿著圖3A的線B-B'截取的橫截面圖。
圖4是說明根據第三實施例的半導體封裝的示意圖。
圖5是示意性說明根據第四實施例的半導體封裝的橫截面 圖。
圖6是示意性說明根據第五實施例的半導體封裝的橫截面圖。
圖7是示意性說明根據第六實施例的半導體封裝的橫截面圖。
圖8A到8D是示意性說明製造根據第一和第二實施例以及第四到第六實施例的各向異性導電部件的方法的橫截面圖。
圖9A到9F是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法1)的橫截面圖。
圖10A到10G是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法2)的橫截面圖。
圖11A到11F是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法3)的橫截面圖。
圖12A到12G是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法4)的橫截面圖。
圖13A到13E是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法5)的橫截面圖。
圖14A到14D是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法6)的橫截面圖。
圖15A到15D是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法7)的橫截面圖。
圖16A到16E是示意性說明製造根據第三實施例的各向異性 導電部件的方法(方法8)的橫截面圖。
根據本發明的多層板包括：各向異性導電部件，其具有絕緣基底，所述絕緣基底為鋁基板的陽極氧化膜且其中在厚度方向上形成若干通孔，且具有多個導電通路，所述導電通路由填充於所述通孔中的導電材料形成且在所述導電通路彼此絕緣的狀態下在厚度方向上延伸穿過所述絕緣基底；熱傳導層，其具有熱傳導部分且配置於所述各向異性導電部件的至少一個表面上；以及熱耗散部分，其由導電材料形成且從所述絕緣基底突出。
根據本發明的半導體封裝包括根據本發明的多層板以及配置於所述多層板的至少一個表面上的半導體裝置。
下文中，將描述本發明的實施例。
第一實施例
多層板
圖1A是示意性說明根據第一實施例的多層板的平面圖，圖1B是其仰視圖，且圖1C是沿著圖1A的線A-A'和圖1B的線A-A'截取的橫截面圖。
根據第一實施例的多層板1是這樣的多層板，其具有由各向異性導電部件11形成的層以及配置於所述各向異性導電部件11的一個表面上的熱傳導層21。熱耗散部分31一體式地被提供 於各向異性導電部件11的一部分中。
各向異性導電部件
各向異性導電部件11具有絕緣基底12以及由導電材料形成的多個導電通路13。導電通路13經提供為在所述導電通路彼此絕緣的狀態下在厚度方向上延伸穿過絕緣基底12。導電通路13經配置處於如下狀態中：每一導電通路13的一端在絕緣基底12的一個表面處暴露，且每一導電通路13的另一端在絕緣基底12的另一表面處暴露。每一導電通路13在絕緣基底12中存在的至少一部分優選地近似平行於絕緣基底12的厚度方向。
下文將描述絕緣基底和導電通路。
絕緣基底
組成各向異性導電部件的絕緣基底是具有通孔的鋁基板的陽極氧化膜。也就是說，絕緣基底是通過對鋁基板進行陽極氧化而獲得的氧化鋁膜。
絕緣基底的厚度優選範圍是從1μm到1000μm，更優選範圍是從5μm到500μm，且再更優選範圍是從10μm到300μm。
絕緣基底中的導電通路之間的寬度優選等於或大於5nm且更優選範圍是從10nm到200nm。當絕緣基底中的導電通路之間的寬度位於此範圍中時，絕緣基底可令人滿意地充當絕緣障壁。
舉例來說，在JP 2012-089481 A的段落[0018]到[0025]中描述的絕緣基底可用作所述絕緣基底。
鋁基板的陽極氧化膜
絕緣基底是鋁基板的陽極氧化膜，且可通過對鋁基板進行陽極氧化且使通過陽極氧化形成的微孔(micropore)經歷穿孔(perforation)來製造。此處，將在稍後將描述的製造各向異性導電部件的方法中描述陽極氧化和穿孔步驟。
微孔是指不穿透在對鋁基板進行陽極氧化時形成的膜的孔，且通過使微孔經歷稍後將描述的穿孔步驟而獲得的孔稱為通孔。
鋁基板
鋁基板不受特定限制，且可使用任何已知鋁基板。本發明中使用的鋁基板以及可採用的對鋁基板進行的處理步驟與JP 2009-164095 A的段落[0039]到[0052]中描述的相同。
導電通路
組成各向異性導電部件的導電通路由導電材料形成。
導電材料的實例包含電阻率等於或小於103Ω．cm的材料，且其具體實例包含例如金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)和鎳(Ni)等金屬，以及例如導電聚合物和碳納米管等所謂的有機材料。在這些材料中，從電導率的觀點來看，金屬是優選的。在金屬中，銅、金、鋁和鎳是較優選的，且銅和金是尤其優選的。
每一導電通路具有圓柱形形狀，且其直徑優選範圍是從20nm到400nm，更優選範圍是從40nm到200nm，且再更優選範圍是從50nm到100nm。當導電通路的直徑位於此範圍內時， 在電信號流動時可獲得令人滿意的回應。
導電通路存在於如下狀態中：其通過絕緣基底而彼此絕緣，且其密度優選等於或大於2,000,000片/mm2(pieces/mm2)，更優選等於或大於10,000,000片/mm2，再更優選等於或大於50,000,000片/mm2，且最優選等於或大於100,000,000片/mm2。
當導電通路的密度位元於此範圍內時，根據本發明的多層板可用作用於檢視的連接器或例如是甚至當前集成度更高級的半導體裝置等電子元件的電連接部件。
相鄰導電通路的中心之間的距離(下文中也稱為“間距(pitch)”)優選範圍是從20nm到500nm，更優選範圍是從40nm到200nm，且再更優選範圍是從50nm到140nm。當間距位於此範圍內時，容易保持導電通路的直徑與導電通路之間的寬度(絕緣障壁的厚度)之間的平衡。
每一導電通路的中心線的長度與絕緣基底的厚度的比率(長度/厚度)優選範圍是從1.0到1.2，且更優選是從1.0到1.05。當每一導電通路的中心線的長度與絕緣基底的厚度的比率位於此範圍內時，導電通路可經評估為具有直管(straight tube)結構，且在電信號流動時可保證一對一回應。因此，根據本發明的多層板可合適地用作用於檢視的連接器或電子元件的電連接部件。
如上所述，導電通路13經配置處於如下狀態中：每一導電通路13的一端在絕緣基底12的一個表面處“暴露”，且每一導電通路13的另一端在絕緣基底12的另一表面處“暴露”。此 處，導電通路13可經配置處於如下狀態中：每一導電通路13的一端從絕緣基底12的一個表面“突出”，且每一導電通路13的另一端從絕緣基底12的另一表面“突出”。
也就是說，每一導電通路13可具有從絕緣基底12的主表面突出的部分(下文中也稱為“突出部分”)以及延伸穿過絕緣基底12的部分(下文中也稱為“穿透部分”)。
每一導電通路13的突出部分的高度優選範圍是從10nm到100nm，且更優選是從10nm到50nm。當每一導電通路13的突出部分的高度位元於此範圍內時，與電子元件的電極(墊)部分的可接觸性得到改善，進而獲得穩定的電阻值。
熱耗散部分
從絕緣基底12突出的熱耗散部分31配置於各向異性導電部件11的一部分中。熱耗散部分31由組成導電通路13的導電材料形成。
熱耗散部分31的形狀不受特定限制，且其實例包含杆形狀和板形狀。在這些形狀中，可優選地使用杆形狀。
各向異性導電部件11的表面面積由於熱耗散部分31而增加，進而改善熱耗散性能。由於熱耗散部分31形成於各向異性導電部件11的一部分中且未經配置為其他部件，因此不必為熱耗散部分31保證新空間，因而節省了空間。
如稍後描述，熱耗散部分31優選是通過對各向異性導電部件11進行修整處理而形成。在修整處理中，例如通過在製造各 向異性導電部件11之後僅部分地移除各向異性導電部件11的表面上的絕緣基底12，來使組成導電通路13的導電材料突出。此時，舉例來說，可合適地使用例如磷酸溶液等酸性水溶液或不溶解導電材料的鹼性水溶液。
熱耗散部分31在位置方面不受特定限制，但優選形成於配置於多層板1上的半導體裝置41(見圖2)外側。
從半導體封裝的熱耗散性能的觀點，當在平面圖或仰視圖中看多層板1時，熱耗散部分31的面積與所安裝半導體裝置41(見圖2)面積的比率優選等於或大於10%且更優選等於或大於30%。熱耗散部分31的面積的上限不受特定限制，但從半導體封裝的緊密度的觀點來看優選等於或小於100%。
熱耗散部分31的高度(即，從絕緣基底12突出的高度)不受特定限制，只要其大於導電通路13的高度即可，但從保證良好的熱耗散性能的觀點來看，優選等於或大於10nm，更優選等於或大於1μm，再更優選等於或大於35μm，尤其優選等於或大於40μm，且最優選等於或大於50μm。熱耗散部分31的高度在上限方面不受特定限制，但從絕緣基底12的強度的觀點來看，優選等於或小於絕緣基底12的厚度的四分之三或者等於或小於100μm。
熱傳導層
優選的是形成於各向異性導電部件11的一個表面上的熱傳導層21具有由熱傳導材料形成的熱傳導部分22且還具有互連 部分23和絕緣部分24。因此，優選的是熱傳導層21實際具有熱傳導部分22、互連部分23以及絕緣部分24。
熱傳導層21的厚度不受特定限制，但從半導體封裝的佈線微型化、導電可靠性、熱導率以及緊密度的觀點來看，優選範圍是從0.5μm到1000μm，更優選範圍是從1μm到500μm，且最優選範圍是從5μm到250μm。
熱傳導部分
熱傳導部分22的材料不受特定限制，只要其可導熱即可，且其具體實例包含碳納米管、金剛石、類金剛石碳(DLC)、銀(Ag)、銅(Cu)、金(Au)、鋁(Al)、矽(Si)、鎂(Mg)、黃銅、鎳(Ni)、鐵(Fe)、鉑(Pt)和不銹鋼。這些材料可單獨使用或以其兩種或兩種以上的組合來使用。在這些材料中，可優選使用Cu，因為Cu便宜且熱導率高。
熱傳導部分22的形狀不受特定限制，且其實例包含圖案形狀、點形狀以及實心形狀，這些形狀應用於除了稍後將描述的互連部分23之外的部分。關於熱傳導部分22的形狀，優選的是熱傳導部分22不僅形成於與配置於多層板1上的稍後將描述的半導體裝置41(見圖2)相接觸的內側位置，而且形成於在半導體裝置41(見圖2)外側的位置，且如圖1A所示，熱傳導部分22彼此連接為整體，使得熱可從在內側位置的熱傳導部分22朝向在外側位置的熱傳導部分22傳導。
從平面內方向上的熱導率的觀點來看，當在平面圖或仰 視圖中看多層板1時，熱傳導部分22的面積與半導體裝置41(見圖2)的面積的比率優選等於或大於10%且更優選等於或大於30%。熱傳導部分22的面積的上限不受特定限制，但優選等於或小於互連部分23可藉以與熱傳導部分22電絕緣的面積。
互連部分
互連部分23由導電的導電材料形成，且用作外部連接電極。也就是說，互連部分將稍後將描述的半導體裝置41(見圖2)的佈線與導電通路13連接起來。
互連部分23的材料不受特定限制，只要其是導電的材料即可，且其具體實例包含金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)和鎳(Ni)。這些可單獨使用或以其兩種或兩種以上的組合來使用。
在這些實例中，可優選使用Cu，因為Cu具有低電阻。從改善線接合的便利的觀點來看，Au層或Ni/Au層可形成于由Cu形成的互連部分23的表面上。
與熱傳導部分22相同的材料可用作互連部分23的材料。在此情況下，由於互連部分23和熱傳導部分22可同時形成，因此可簡化製造過程。
其中根據本發明的多層板使用互連部分連接到半導體裝置等類似裝置的實施例的實例包含借助於C4(受控塌縮晶片連接，Controlled Collapse Chip Connection)凸塊、焊料球、Cu柱或類似件的倒裝晶片互連以及使用其中佈置導電微粒的這一類型的 各向異性導電膜(ACF)的互連，但本發明的實施例不限於這些方法。
絕緣部分
絕緣部分24用以使互連部分23與熱傳導部分22絕緣。絕緣部分24的材料不受特定限制，只要其是具有高絕緣性能的材料即可，且其具體實例包含：空氣；例如玻璃和氧化鋁等無機絕緣材料；以及例如樹脂等有機絕緣材料。這些可單獨使用或以其兩種或兩種以上的組合來使用。在這些材料中，可優選使用樹脂，因為樹脂便宜且具有高熱導率。
熱固性樹脂可優選用作所述樹脂。選自由環氧樹脂、改性環氧樹脂、矽酮樹脂、改性矽酮樹脂、丙烯酸酯樹脂、聚胺甲酸乙酯樹脂以及聚醯亞胺樹脂組成的群組的至少一者可優選用作所述熱固性樹脂，且可較優選地使用環氧樹脂、改性環氧樹脂、矽酮樹脂以及改性矽酮樹脂。
另外，具有優良耐熱性、優良耐候性以及優良耐光性的樹脂可優選用作所述樹脂。
為了對樹脂給出預定功能，可將選自由填充劑、擴散劑、顏料、螢光材料、反射材料、紫外線吸收劑以及抗氧化劑組成的群組的至少一者混合到樹脂中。
黏合劑組分也可用作所述樹脂，且其實例包含用於半導體的黏合劑，通常稱為填底材料(液體)、NCP(膏類型)或NCF(非導電膜)(膜類型)。也可使用乾燥膜抗蝕劑或類似物。
而且，其中佈置導電微粒且也針對互連部分描述的這類型的各向異性導電膜(ACF)可用作絕緣部分。
然而，本發明中的絕緣部分的實施例不限於上文。
半導體封裝
圖2是示意性說明採用根據第一實施例的多層板的半導體封裝的橫截面圖。
半導體封裝1a在多層板1的兩個表面上具有半導體裝置41。此處，半導體裝置41不受特定限制，且其實例包含邏輯LSI(例如ASIC、FPGA和ASSP)、微處理器(例如CPU和GPU)、記憶體(例如DRAM、HMC(混合記憶體立方體)、MRAM(磁性RAM)、PCM(相變記憶體)、ReRAM(電阻式RAM)、FeRAM(鐵電式RAM)以及快閃記憶體(NAND快閃))、LED(例如移動終端的微快閃(micro flash)、交通工具內光源、投影儀光源、LCD背光以及一般照明)、電力裝置、類比IC(例如DC-DC轉換器和絕緣柵極雙極電晶體(IGBT))、MEMS(例如加速度感測器、壓力感測器、振動器以及陀螺儀感測器)、無線裝置(例如GPS、FM、NFC、RFEM、MMIC和WLAN)、離散裝置、BSI、CIS、相機模組、CMOS、無源裝置、GAW濾波器、RF濾波器、RF IPD、APE以及BB。
在半導體封裝1a中，更具體來說，一個半導體裝置41(41a)的佈線(未圖示)通過熱壓縮接合連接到熱傳導層21的互連部分23，藉此半導體裝置41(41a)與熱傳導層21的熱傳導 部分22接觸。
由與熱傳導部分22相同的材料形成的熱傳導部分22a類似地形成於多層板1的另一表面上，且由與互連部分23相同的材料形成的互連部分23a類似地形成於其上。另一半導體裝置41(41b)的佈線(未圖示)通過熱壓縮接合連接到互連部分23a，藉此半導體裝置41(41b)與熱傳導部分22a接觸。
也就是說，半導體封裝1a是所謂的三維安裝型半導體封裝，其中半導體裝置41配置於多層板1(各向異性導電部件11)的兩個表面上。
在半導體封裝1a中，在半導體裝置41的驅動的情況下在其兩個表面上從半導體裝置41產生熱。
同時，在例如圖2中所示的半導體封裝1a的此三維安裝型半導體封裝中，各向異性導電部件及其兩個表面上的半導體裝置形成多層結構。因此，從半導體裝置產生的熱可能限於多層結構的內部，例如半導體裝置與各向異性導電部件之間的間隙。
此時，如果插入在兩個半導體裝置之間的各向異性導電部件僅具有本發明的熱傳導部分22(不具有熱耗散部分31)，那麼熱可經由熱傳導部分22耗散，但各向異性導電部件經由熱傳導部分22加熱，從而熱也限於其內部。
相反，如果插入在兩個半導體裝置之間的各向異性導電部件僅具有本發明的熱耗散部分31(不具有熱傳導部分22)，那麼限於半導體裝置與各向異性導電部件之間的間隙中的熱不會經 由熱耗散部分31耗散，而是停留於其中，進而無法稱熱耗散性能是高的。
然而，在本發明中，由於多層板1具有熱傳導部分22與熱耗散部分31的組合，因此從半導體裝置41產生到達多層板1的熱經由具有熱傳導部分22的各向異性導電部件11從熱耗散部分31耗散，且因此熱容易耗散且並不可能限於其中。
因此，在本發明中，甚至在三維安裝中也獲得高熱耗散性能。
在半導體封裝1a中，從半導體裝置41產生的熱遷移到與半導體裝置41接觸的熱傳導部分22(包含「熱傳導部分22a」，下文同樣適用)。由於熱傳導部分22是由導熱的材料形成，因此甚至在熱傳導部分22中也容易耗散熱。
特定來說，在圖2所示的半導體封裝1a中，各向異性導電部件11的寬度(圖2中水準方向上的長度)大於半導體裝置41的寬度，且熱傳導部分22也形成於半導體裝置41外側。形成於半導體裝置41外側的熱傳導部分22位於並不可能從半導體裝置41接收熱且因此可能被冷卻的位置。由於熱傳導部分22具有如圖1A所示彼此連接為整體的形狀，因此從半導體裝置41遷移到熱傳導部分22的熱從半導體裝置41的內部遷移到其外側，且處於可能被耗散的狀態。
而且，在半導體封裝1a中，由於熱耗散部分31類似於熱傳導部分22是配置於半導體裝置41外側，因此經由熱傳導部 分22遷移到半導體裝置41的外側的熱尤其可能被耗散。
第二實施例
圖3A是示意性說明根據第二實施例的半導體封裝的平面圖，其中省略了半導體裝置，且圖3B是沿著圖3A的線B-B'截取的橫截面圖。在第二實施例中，與第一實施例中相同的組成部分是用相同的參考標號來參考，且其描述將不再重複(同樣適用於下文)。
在第二實施例中，熱傳導層21形成於各向異性導電部件11的兩側上。兩個表面上的熱傳導層21中的每一者也形成於半導體裝置41之外，且具有其連接為整體的形狀。
然而，不同於第一實施例，在多層板1的一個表面上，熱傳導層21未形成於最外部分中，且各向異性導電部件11暴露。熱耗散部分31形成於各向異性導電部件11的暴露部分中。
通過此配置，在根據第二實施例的多層板1的兩個表面中，熱遷移到半導體裝置41的外側且處於可能被耗散的狀態。
第三實施例
圖4是示意性說明根據第三實施例的半導體封裝的圖。在第三實施例中，熱傳導部分22嵌入於各向異性導電部件11中。
在第一或第二實施例的熱傳導層21中，微型化與熱導率具有折衷關係。也就是說，當配置於各向異性導電部件11的表面上的熱傳導層21厚度增加時，熱傳導部分22的厚度也增加。因此，熱導率改善，但互連部分23的厚度也增加，這與微型化相悖。 另一方面，當熱傳導層21厚度減小以使互連部分23微型化時，熱傳導部分22的厚度也減小，且因此熱導率相對降低。
然而，如第三實施例中，通過將熱傳導部分22嵌入於各向異性導電部件11中，可在無任何改變的情況下使互連部分23的厚度保持較小且僅增加熱傳導部分22的厚度，進而改善熱導率。也就是說，可打破微型化與熱導率之間的折衷關係。
在第三實施例中，由於嵌入於各向異性導電部件11中的熱傳導部分22不與半導體裝置41接觸，因此由與熱傳導部分22相同的材料形成的熱傳導部分22a可配置於熱傳導部分22與半導體裝置41之間，如圖4所示。
第四實施例
圖5是示意性說明根據第四實施例的半導體封裝的橫截面圖。在第四實施例中，熱傳導層21配置於兩個各向異性導電部件11之間。從半導體裝置41產生的熱流動到插入在這兩個各向異性導電部件11之間的熱傳導層21，且從半導體裝置41的外側耗散。
第五實施例
圖6是示意性說明根據第五實施例的半導體封裝的橫截面圖。在第五實施例中，熱傳導層21配置於兩個各向異性導電部件11中的每一者的外表面上。從半導體裝置41產生的熱流動到較靠近的熱傳導層21，且從半導體裝置41的外側耗散。
第六實施例
圖7是示意性說明根據第六實施例的半導體封裝的橫截面圖。在第六實施例中，三個熱傳導層21配置於兩個各向異性導電部件11之間以及所述兩個各向異性導電部件11的外表面上。通過採用此配置，可進一步改善熱耗散性能。
本發明不限於上文提到的實施例，且其安裝類型的實例包含SoC、SiP、PoP、PiP、CSP和TSV。
更具體來說，除了在簡單半導體裝置中連接資料信號或電源之外，例如也可使用根據本發明的多層板作為接地零件或熱傳導零件。
除了在兩個或兩個以上半導體裝置之間連接資料信號或電源之外，也可使用根據本發明的多層板作為接地零件或熱傳導零件。在此實施例中，根據本發明的多層板可例如在以下實例中用作插入件。
- 三維SoC的邏輯裝置(例如同質板(其中多個FPGA層堆疊於插入件上)和異質板(其中數位裝置、類比裝置、RF裝置、MEMS以及記憶體堆疊於插入件上))。
- 三維SiP(寬I/O)，其中邏輯與記憶體經組合(例如其中CPU和DRAM堆疊於插入件上方或上方和下方的板，其中GPU和DRAM堆疊於插入件上方或上方和下方的板，其中ASIC/FPGA和寬I/O記憶體堆疊於插入件上方或上方和下方的板，以及其中APE和寬I/O記憶體堆疊於插入件上方或上方和下方的板)。
- 2.5維異質板，其中SoC與DRAM經組合。
根據本發明的多層板也可用於半導體封裝與印刷電路板(未圖示)之間的連接。
根據本發明的多層板也可用於兩個或兩個以上半導體封裝之間的連接(PoP)。作為此情況的實施例，根據本發明的多層板經由預定互連零件連接到配置於其兩個表面上的兩個半導體封裝。
另外，根據本發明的多層板的應用不限於上文提到的應用。舉例來說，通過將多層板與矽插入件或玻璃插入件接合在一起，可以簡化互連過程來製造插入件。
而且，根據本發明的多層板也可用於印刷電路板或柔性板與剛性板之間的連接、柔性板之間的連接、剛性板之間的連接等類似連接。
根據本發明的多層板也可用作檢視設備的探頭或簡單散熱器。
採用上述根據本發明的多層板和根據本發明的半導體封裝的最終產品不受特定限制，且其實例包含智慧TV、移動通信終端、移動電話、智慧型電話、平板終端、桌面PC、筆記本PC、網路設備(例如路由器和切換儀器)、有線基礎結構設備、數位相機、遊戲控制臺、控制器、資料中心、伺服器、HPC、圖形卡、網路服務器、存儲裝置、晶片組、交通工具內設備(例如電子控制單元和駕駛支援系統)、汽車導航系統、PND、照明(例如一般照明、交通工具內照明、LED照明和OLED照明)、電視機、顯示 器、顯示面板(例如液晶面板、有機EL面板和電子紙)、音樂播放器終端、工業設備、工業機器人、檢視設備、醫療裝置、大型家用電器、航空和航天器設備、可佩帶裝置以及類似物。
接著，下文將描述製造各向異性導電部件的方法，且隨後將描述製造根據本發明的多層板和根據本發明的半導體封裝的方法。
製造各向異性導電部件的方法
製造各向異性導電部件的方法不受特定限制，且優選包含以下步驟。
陽極氧化步驟：對鋁基板進行陽極氧化的步驟
穿孔步驟：在陽極氧化步驟之後使通過陽極氧化形成的微孔經受穿孔以獲得絕緣基底的步驟
填充步驟：在穿孔步驟之後用導電材料填充所獲得絕緣基底中的通孔內部以獲得各向異性導電部件的填充步驟
下文將詳細描述所述步驟的順序。
製造根據第一、第二和第四到第六實施例的各向異性導電部件的方法
圖8A到8D是示意性說明製造根據第一、第二和第四到第六實施例的各向異性導電部件的方法的橫截面圖。
如圖8A到8D所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖8A和8B)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜 8；穿孔步驟(見圖8C)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖8D)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法1)
圖9A到9F是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法1)的橫截面圖。
如圖9A到9F所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖9A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；罩幕層形成步驟(見圖9B)，在陽極氧化膜8的表面上形成具有預定開口圖案的罩幕層6；陽極氧化步驟(見圖9C)，通過對罩幕層6的開口部分進行陽極氧化而形成陽極氧化膜8；罩幕層移除步驟(見圖9D)，移除罩幕層6；穿孔步驟(見圖9E)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖9F)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法2)
圖10A到10G是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法2)的橫截面圖。
如圖10A到10G所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見 圖10A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；罩幕層形成步驟(見圖10B)，在陽極氧化膜8的表面上形成具有預定開口圖案的罩幕層6；膜移除步驟(見圖10C)，從罩幕層6的開口部分移除陽極氧化膜8的一部分；罩幕層移除步驟(見圖10D)，移除罩幕層6；陽極氧化步驟(見圖10E)，通過對已移除罩幕層6的鋁基板7進行第二陽極氧化過程而形成陽極氧化膜8；穿孔步驟(見圖10F)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖10G)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法3)
圖11A到11F是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法3)的橫截面圖。
如圖11A到11F所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖11A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；罩幕層形成步驟(見圖11B)，在陽極氧化膜8的表面上形成具有預定開口圖案的罩幕層6；膜移除步驟(見圖11C)，從罩幕層6的開口部分移除陽極氧化膜8的一部分；罩幕層移除步驟(見圖11D)，移除罩幕層6；穿孔步驟(見圖11E)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖11F)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法4)
圖12A到12G是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法4)的橫截面圖。
如圖12A到12G所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：凹陷形成步驟(見圖12A)，在鋁基板7的表面的一部分中形成凹陷5；罩幕層形成步驟(見圖12B)，在凹陷5中形成罩幕層6；陽極氧化步驟(見圖12C)，通過對其上已形成罩幕層6的鋁基板7進行陽極氧化形成陽極氧化膜8；罩幕層移除步驟(見圖12D)，移除罩幕層6；陽極氧化步驟(見圖12E)，通過對已移除罩幕層6的鋁基板7進行第二陽極氧化過程而形成陽極氧化膜8；穿孔步驟(見圖12F)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖12G)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法5)
圖13A到13E是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法5)的橫截面圖。
如圖13A到13E所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：凹陷形成步驟(見圖13A)，在鋁基板7的表面的一部分中形成凹陷5；陽極氧化步驟(見圖13B)，通過對鋁基板7進行陽極氧化形成陽極氧化膜8； 穿孔步驟(見圖13C)，移除鋁基板7且對陽極氧化膜8進行穿孔；表面平滑步驟(見圖13D)，對陽極氧化膜8進行平滑；以及填充步驟(見圖13E)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法6)
圖14A到14D是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法6)的橫截面圖。
如圖14A到14D所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖14A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；凹部形成步驟(見圖14B)，在陽極氧化膜8的深度方向上的一部分中形成凹部4；穿孔步驟(見圖14C)，移除鋁基板7且對陽極氧化膜8進行穿孔；以及填充步驟(見圖14D)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法7)
圖15A到15D是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法7)的橫截面圖。
如圖15A到15D所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖15A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；穿孔步驟(見圖15B)，移除鋁基板7且對陽極氧化膜8進行穿孔； 凹部形成步驟(見圖15C)，在陽極氧化膜8的深度方向上的一部分中形成凹部4；以及填充步驟(見圖15D)，用金屬10填充陽極氧化膜8的通孔9的內部。
製造根據第三實施例的各向異性導電部件的方法(方法8)
圖16A到16E是示意性說明製造根據第三實施例的各向異性導電部件的方法(方法8)的橫截面圖。
如圖16A到16E所示，各向異性導電部件11可通過具有按如下次序的如下步驟的製造方法來製造：陽極氧化步驟(見圖16A)，通過對鋁基板7的表面進行陽極氧化形成陽極氧化膜8；穿孔步驟(見圖16B)，移除鋁基板7且對陽極氧化膜8進行穿孔；填充步驟(見圖16C)，用金屬10填充陽極氧化膜8的通孔9的內部；凹部形成步驟(見圖16D)，在陽極氧化膜8的深度方向上的一部分中形成凹部4；以及填充步驟(見圖16E)，用金屬10填充凹部4。
接著，下文將詳細描述在製造各向異性導電部件的方法中包含的步驟。
陽極氧化步驟
已知方法可在陽極氧化步驟中實施的陽極氧化中使用，但由於絕緣基底優選是具有以下特徵的鋁基板的陽極氧化膜，其中佈置通孔以使得由JP 2012-089481 A的段落[0019]和[0020]中描述的運算式(i)界定的有序度等於或大於50%，因此可優選使用 稍後將描述的自排序方法(self-ordering method)。
在JP 2012-089481 A的段落[0019]和[0020]中，如下界定運算式(i)。
有序度(%)=B/A×100 (i)
在運算式(i)中，A表示測量區中的通孔的總數，且B表示測量區中的特定通孔的數目，其中當畫出圓使得該圓以特定通孔的重心為中心且具有與另一通孔的邊緣內切的最小半徑時，所述圓包含除了所述特定通孔之外的六個通孔的重心。
自排序方法是這樣一種方法，它通過使用通過陽極氧化獲得的陽極氧化膜中的微孔的規則佈置特徵且消除可能干擾有序佈置的因素來增強有序性。具體來說，在適合於電解溶液的類型的電壓下且在延長時間週期(例如，從幾小時到遠超過10小時)中的低速度下，陽極氧化膜形成于高純度鋁上。
在此方法中，由於微孔的直徑(孔直徑)取決於電壓，因此可通過控制所述電壓而在某一程度上獲得所要孔直徑。
使用自排序方法形成微孔的方法的優選實例包含按如下次序進行陽極氧化處理(A)、膜移除處理(B)以及再陽極氧化處理(C)的方法(自排序方法I)，以及按如下次序進行陽極氧化處理(D)以及陽極氧化膜溶解處理(E)至少一次的方法(自排序方法II)。
作為優選實施例的自排序方法I和自排序方法II中的處理的細節在JP 2012-089481 A的段落[0074]到[0113]中描述。
罩幕層形成步驟
罩幕層形成步驟是在圖9B、10B和11B中所示實施例中通過陽極氧化步驟形成的陽極氧化膜的表面上形成具有預定開口圖案(開口部分)的罩幕層的步驟，且是在圖12B中所示實施例中在鋁基板中形成的凹入部分中形成罩幕層的步驟。
罩幕層可使用以下方法形成，所述方法涉及在圖9B、10B和11B所示實施例中在陽極氧化膜的表面上形成圖像記錄層、通過曝光或加熱將能量施加於圖像記錄層以使圖像記錄層顯影為預定開口圖案。罩幕層可使用以下方法形成，所述方法涉及在圖12B所示實施例中在形成於鋁基板中的凹陷部分中形成圖像記錄層以及通過曝光或加熱將能量施加於圖像記錄層的整個表面以使圖像記錄層固化。
此處，用於形成圖像記錄層的材料不受特定限制，且可使用用於形成光敏層(光阻層)或熱敏層的常規已知材料。用於形成圖像記錄層的材料可在必要時包含例如紅外線吸收劑等添加劑。
罩幕層移除步驟
罩幕層移除步驟是移除罩幕層的步驟。
此處，移除罩幕層的方法不受特定限制，且例如，可使用涉及通過使用溶液溶解且移除罩幕層的方法，所述溶液溶解罩幕層但不溶解鋁基板和陽極氧化膜。當光敏層或熱敏層用作罩幕層時，此溶液的實例包含已知的顯影溶液。
膜移除步驟
膜移除步驟是移除存在於罩幕層的開口下方的陽極氧化膜的步驟，如圖10C和11C所示。
此處，移除陽極氧化膜的方法不受特定限制，且例如，可使用通過使用鹼性蝕刻水溶液或酸性水溶液來溶解陽極氧化膜的方法。
凹陷形成步驟
凹陷形成步驟是在鋁基板的表面的一部分中形成凹陷的步驟，如圖12A和13A所示。
此處，形成凹陷的方法不受特定限制，且例如，可使用通過抵靠鋁基板按壓模具形成凹陷的方法。
凹部形成步驟
凹部形成步驟是在陽極氧化膜的深度方向上的一部分中形成凹部的步驟，如圖14B、15C和16D所示。
此處，形成凹部的方法不受特定限制，且例如，可使用通過使用蝕刻處理等以化學方式溶解陽極氧化膜的方法或使用切割器等以機械方式移除陽極氧化膜的方法。
水洗處理
水洗處理優選在上文提到的步驟結束之後進行。純水、井水、自來水等水可用於水洗。咬合設備可用以防止處理液體被引入到接下來的步驟。
穿孔步驟
穿孔步驟是在陽極氧化步驟之後使通過陽極氧化步驟形成的微孔經受穿孔以獲得具有通孔的絕緣基底的步驟。
穿孔步驟的具體實例包含涉及在陽極氧化步驟之後溶解鋁基板以移除陽極氧化膜的底部部分的方法以及涉及在陽極氧化步驟之後切割鋁基板和鋁基板附近的陽極氧化膜的方法。
下文將描述作為較合適實施例的前一個方法。
鋁基板的溶解
在陽極氧化步驟之後鋁基板的溶解是使用處理液體來進行，所述處理液體並不可能溶解陽極氧化膜(氧化鋁)但可能溶解鋁。
也就是說，使用具有如下條件的處理液體：鋁溶解速度為1μm/min或更大，優選3μm/min或更大，且更優選5μm/min或更大，以及陽極氧化膜溶解速度為0.1nm/min或更小，優選0.05nm/min或更小，且更優選0.01nm/min或更小。
具體來說，使用含有至少一種金屬化合物的處理液體實施浸漬處理，所述金屬化合物具有低於鋁的電離趨勢，且所述處理液體具有4到8、優選3到9且更優選2到10的pH。
此處理液體的優選實例包含用作基礎的酸性或鹼性水溶液，其中混合了錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑或金的化合物(例如，氯鉑酸鹽)、其氟化物或其氯化物。
在這些當中，酸性水溶液優選用作基礎，且氯化物優選 混合到酸性水溶液中。
特定來說，從處理寬限度的觀點來看，可優選使用其中氯化汞混合到鹽酸水溶液中(鹽酸/氯化汞)的處理液體以及其中氯化銅混合到鹽酸水溶液中(鹽酸/氯化銅)的處理液體。
此處理液體的組成不受特定限制，且例如，可使用溴/甲醇混合物、溴/乙醇混合物以及王水等。
另外，處理液體的酸或鹼濃度優選範圍是從0.01mol/L到10mol/L，且更優選是從0.05mol/L到5mol/L。
而且，此處理液體使用的處理溫度優選範圍是從-10℃到80℃，且更優選是從0℃到60℃。
鋁基板的溶解是通過使已經受陽極氧化步驟的鋁基板與處理液體接觸來實施。接觸方法不受特定限制，且其實例包含浸漬方法和噴濺方法。在這些方法中，可優選地使用浸漬方法。接觸時間優選範圍是從10秒到5小時，且更優選是從1分鐘到3小時。
陽極氧化膜的底部部分的移除
在溶解鋁基板之後陽極氧化膜的底部部分的移除是通過將陽極氧化膜浸漬在酸性水溶液或鹼性水溶液中來實施的。通過移除陽極氧化膜的底部部分，從微孔形成通孔。
陽極氧化膜的底部優選是通過涉及如下操作的方法移除：先前將陽極氧化膜浸漬在pH緩衝溶液中以從孔開口側用pH緩衝溶液填充從微孔形成的孔，且使與開口相對的表面(即，陽 極氧化膜的底部)與酸性水溶液或鹼性水溶液接觸。
當使用酸性水溶液時，優選使用無機酸的水溶液，例如硫酸、磷酸、硝酸或鹽酸，或其混合物。酸性水溶液的濃度優選範圍是從1wt%到10wt%。酸性水溶液的溫度優選範圍是從25℃到40℃。
另一方面，當使用鹼性水溶液時，優選使用選自由氫氧化鈉、氫氧化鉀和氫氧化鋰組成的群組的至少一種鹼的水溶液。鹼性水溶液的濃度優選範圍是從0.1wt%到5wt%。鹼性水溶液的溫度優選範圍是從20℃到35℃。
可優選使用的溶液的具體實例包含含有50g/L磷酸的40℃水溶液、含有0.5g/L氫氧化鈉的30℃水溶液，以及含有0.5g/L氫氧化鉀的30℃水溶液。
在酸性水溶液或鹼性水溶液中浸漬的時間優選範圍是從8分鐘到120分鐘，更優選是從10分鐘到90分鐘，且再更優選是從15分鐘到60分鐘。
當預先將陽極氧化膜浸漬在pH緩衝溶液中時，使用適合於上文提到的酸/鹼的緩衝溶液。
另一方面，可有利地用以切割鋁基板和鋁基板附近的陽極氧化膜的後一種方法的實例包含以下方法，所述方法涉及通過用雷射光束進行切割或其他各種拋光處理以物理方式移除鋁基板和陽極氧化膜的底部。
填充步驟
填充步驟是在穿孔步驟之後填充所得絕緣基底中的通孔以獲得各向異性導電部件的這樣一個步驟。
此處，填充於其中的導電材料組成各向異性導電部件的導電通路，且其類型如上文描述。
電解電鍍方法或無電電鍍方法可用作用金屬作為導電材料填充通孔的方法。
電解電鍍優選在電極膜形成處理之後進行，所述處理用以在絕緣基底的一個表面上形成無空穴的電極膜。
形成電極膜的方法不受特定限制，且其優選實例包含金屬的無電電鍍(electroless plating)以及例如金屬等導電材料的直接塗覆。在這些當中，無電電鍍在電極膜的均勻性以及操作容易性方面較優選。當無電電鍍用於電極膜形成處理時，優選地在陽極氧化膜的一個表面上形成鍍核。更具體來說，優選使用以下方法，其中在絕緣基底的一個表面上提供與無電電鍍將提供的特定金屬相同類型的金屬或金屬化合物或者提供其電離趨勢比無電電鍍將提供的特定金屬要高的金屬或金屬化合物。提供此金屬或金屬化合物的示範性方法包含氣相沉積、濺鍍和直接塗覆，但本發明不特定限於這些方法。
在如上所述已提供鍍核之後，通過無電電鍍形成電極膜。從可通過溫度和時間控制電極層的厚度的觀點來看，浸漬是優選的處理方法。
可使用任何常規已知類型的無電電鍍溶液。
含有貴金屬的鍍液，例如金鍍液、銅鍍液以及銀鍍液，在增加待形成的電極膜的電連續性方面是優選的，且金鍍液在電極的長期穩定性，即防止由於氧化所致的變質方面是較優選的。
在根據本發明的製造方法中，當使用電解電鍍方法填充金屬時，優選將停工時間提供為脈衝電解或受控電位電解的時間。停工時間等於或大於10秒且優選地，停工時間範圍從30秒到60秒是必要的。
另外，優選的是將超聲波應用於電解溶液以促進其攪拌。
而且，電解電壓通常等於或低於20V且優選等於或低於10V，但優選的是預先測量所使用電解溶液中的目標金屬的沉積電位且在測得電位+1V內實施受控電位電解。當實施受控電位電解時，可優選共同使用循環伏安法。在此情況下，可使用由Solartron Analytical公司、BAS公司、Hokuto Denko公司、IVIUM Technologies公司或類似公司製造的恆電位儀。
常規已知的鍍液可用於用來以金屬填充的鍍液。
具體來說，硫酸銅水溶液通常用以沉積銅，且硫酸銅的濃度優選範圍是從1g/L到300g/L且更優選是從100g/L到200g/L。通過將鹽酸添加到電解溶液可促進沉積。在此情況下，鹽酸的濃度優選範圍是從10g/L到20g/L。
當將沉積金時，優選使用四氟金酸鹽的硫酸溶液通過AC電解來實施鍍。
由於在無電電鍍方法中需要長時間來用金屬完全填充具 有高縱橫比的孔，因此優選的是使用電解電鍍方法用金屬填充孔。
在第三實施例中，如圖9F、10G、11F、12G、13E、14D、15D和16E中所示，在填充步驟中可共同形成嵌入於熱傳導層中的熱傳導部分。
密封步驟
在進行填充步驟之後，如果必要，則可進行密封步驟，其密封用金屬填充的絕緣基底以便保證99%或更高的密封率。當密封率在此範圍內時，可抑制互連件的故障。
將進行的密封處理不受特定限制，且可使用例如沸水處理、熱水處理、蒸汽處理、矽酸鹽蘇打水處理、亞硝酸鹽處理以及醋酸銨處理等已知方法。舉例來說，在JP 56-12518 B、JP 4-4194 A、JP 5-202496 A、JP 5-179482 A等類似案中描述的設備和方法可用以進行密封處理。
表面平滑步驟
通過拋光處理(例如，化學機械拋光處理)對頂部表面和底部表面進行平滑的表面平滑步驟優選在填充步驟之後進行。
特定來說，優選的是通過進行CMP(化學機械拋光)處理作為所述化學機械拋光處理，對在用金屬填充之後的頂部表面和底部表面進行平滑且移除黏附到表面的額外金屬。
在CMP處理中可使用CMP漿料，例如Fujimi公司製造的PNANERLITE-7000、Hitachi Chemical有限公司製造的GPX HSC800，以及Asahi Glass(Seimi Chemical)有限公司製造的 CL-1000。
由於不希望對陽極氧化膜進行拋光，因此不優選使用用於層間電介質膜或障壁金屬的漿料。
熱耗散部分形成步驟
在本發明中，在各向異性導電部件的任一部分中形成熱耗散部分的熱耗散部分形成步驟是在填充步驟或表面平滑步驟之後提供。
熱耗散部分形成步驟是例如使用修整處理以致使導電通路的導電材料突出，從其中形成有導電通路的各向異性導電部件的表面僅部分地移除作為絕緣基底的陽極氧化膜的步驟。
此處，修整處理是在導電通路的導電材料(例如，金屬)未溶解的條件下進行。舉例來說，通過使各向異性導電部件與酸性水溶液或鹼性水溶液接觸來進行修整處理。接觸方法不受特定限制，且其實例包含浸漬方法和噴濺方法。在這些方法中，可優選地使用浸漬方法。
當使用酸性水溶液時，優選使用無機酸的水溶液，例如硫酸、磷酸、硝酸或鹽酸，或其混合物。在這些當中，不含有鉻酸的水溶液在其高安全度方面可優選使用。酸性水溶液的濃度優選範圍是從1wt%到10wt%。酸性水溶液的溫度優選範圍是從25℃到60℃。
另一方面，當使用鹼性水溶液時，優選使用選自由氫氧化鈉、氫氧化鉀和氫氧化鋰組成的群組的至少一種鹼的水溶液。 鹼性水溶液的濃度優選範圍是從0.1wt%到5wt%。鹼性水溶液的溫度優選範圍是從20℃到35℃。
可優選使用的溶液的具體實例包含含有50g/L磷酸的40℃水溶液、含有0.5g/L氫氧化鈉的30℃水溶液，以及含有0.5g/L氫氧化鉀的30℃水溶液。
在酸性水溶液或鹼性水溶液中浸漬的時間優選範圍是從8分鐘到120分鐘，更優選是從10分鐘到90分鐘，且再更優選是從15分鐘到60分鐘。
通過此修整處理，熱耗散部分31形成於各向異性導電部件11中，如圖1A到7所示。
舉例來說，涉及使其中應形成熱耗散部分31的部分暴露且掩蔽另一部分的方法可用以在各向異性導電部件11的任意部分中形成熱耗散部分31。此時，例如，可在修整處理之前形成罩幕層以便暴露其中應形成熱耗散部分31的部分，且隨後可在修整處理之後移除罩幕層。罩幕層的形成和移除可以與罩幕層形成步驟和罩幕層移除步驟相同的方式進行。
製造多層板的方法
接著，下文將詳細描述製造根據本發明的多層板的方法。
根據本發明的多層板可例如使用包含按如下次序的如下步驟的製造方法來製造：罩幕層形成步驟，在各向異性導電部件的至少一個表面上形成罩幕層；熱傳導層形成步驟，形成熱傳導層；以及罩幕層移除步驟，移除罩幕層以獲得多層板。
下文將具體描述熱傳導層形成步驟。罩幕層形成步驟和罩幕層移除步驟可以與製造各向異性導電部件的方法中所述相同的方式來進行。
熱傳導層形成步驟
熱傳導層形成步驟優選具有熱傳導部分形成步驟、互連部分形成步驟，以及絕緣部分形成步驟，稍後將描述這些步驟。
熱傳導部分形成步驟
熱傳導部分形成步驟是在各向異性導電部件的至少一個表面上形成熱傳導部分的步驟。
此處，在各向異性導電部件的至少一個表面上形成熱傳導部分的方法的實例包含：各種鍍處理，例如電解電鍍、無電電鍍和位移鍍(displacement plating)；濺鍍；以及氣相沉積。
在這些當中，從優良熱阻的觀點來看，層優選僅由金屬形成。從厚層的均勻形成和高黏合力的觀點來看，層最優選是使用鍍處理形成。
由於鍍處理是在不導電材料(各向異性導電部件)上進行，因此優選使用形成所謂晶種層的還原金屬層且隨後使用還原金屬層形成厚金屬層的技術。
晶種層優選是使用濺鍍處理來形成。也可使用無電電鍍來形成晶種層，且作為用以形成晶種層的鍍液，可優選使用由主要組分(例如，金屬鹽和還原劑)和輔助組分(例如pH調整劑、緩衝劑、錯合劑、促進劑、穩定劑以及改進劑)組成的溶液。市 售產品，例如SE-650‧666‧680、SEK-670‧797和SFK-63(JAPAN KANIGEN有限公司製造)和MELPLATE NI-4128、ENPLATE NI-433和ENPLATE NI-411(MELTEX公司製造)，可適當地用於鍍液。
當銅用作熱傳導部分的材料時，可使用含有硫酸、硫酸銅、鹽酸、聚乙二醇和表面活性劑作為主要組分且添加有各種其他添加劑的各種電解溶液。
互連部分形成步驟
互連部分形成步驟是在各向異性導電部件的至少一個表面上形成互連部分的步驟。
此處，形成互連部分的方法的實例包含：各種鍍處理，例如電解電鍍、無電電鍍和位移鍍；濺鍍；以及氣相沉積。
在這些當中，從優良熱阻的觀點來看，層優選僅由金屬形成。從厚層的均勻形成和高黏合力的觀點來看，層最優選是通過鍍處理形成。
由於鍍處理是在不導電材料(各向異性導電部件)上進行，因此優選使用形成所謂晶種層的還原金屬層且隨後使用還原金屬層形成厚金屬層的技術。
晶種層優選是使用濺鍍處理來形成。也可使用無電電鍍來形成晶種層，且作為用以形成晶種層的鍍液，可優選使用由主要組分(例如，金屬鹽和還原劑)和輔助組分(例如pH調整劑、緩衝劑、錯合劑、促進劑、穩定劑以及改進劑)組成的溶液。市 售產品，例如SE-650‧666‧680、SEK-670‧797和SFK-63(JAPAN KANIGEN有限公司製造)和MELPLATE NI-4128、ENPLATE NI-433和ENPLATE NI-411(MELTEX公司製造)，可適當地用於鍍液。
當銅用作互連部分的材料時，可使用含有硫酸、硫酸銅、鹽酸、聚乙二醇和表面活性劑作為主要組分且添加有各種其他添加劑的各種電解溶液。
以此方式形成的互連部分是以一圖案成形，其使用取決於半導體裝置或類似裝置的安裝設計的已知方法。金屬(也包含焊料)可再次提供於將實際安裝半導體裝置或類似裝置的位置中，且可經適當處理以通過熱壓縮接合、倒裝晶片接合、線接合等類似方法來容易地連接。
金屬的合適實例包含焊料或金屬材料，例如金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)和鎳(Ni)。從通過加熱來安裝半導體裝置的觀點來看，焊接或形成Au或Ag膜且其間插入有Ni的方法在連接可靠性方面來看可優選地使用。
具體來說，在經圖案化銅(Cu)互連件上形成金(Au)膜且其間插入有鎳(Ni)的方法的實例是進行Ni觸擊鍍(strike plating)且隨後進行Au鍍的方法。
此處，進行Ni觸擊鍍是為了移除Cu互連件上的表面氧化物層且保證Au層的黏合力。
在Ni觸擊鍍中，可使用一般Ni/鹽酸混合物溶液，或可 使用例如NIPS-100(Hitachi Chemical有限公司製造)的市售產品。
另一方面，進行Au鍍是為了在進行NI觸擊鍍之後改善線接合或焊接的可濕性。
Au鍍優選使用無電電鍍來進行，且可使用市售處理溶液，例如HGS-5400(Hitachi Chemical有限公司製造)以及MICROFAB Au系列、GALVANOMEISTER GB系列和PRECIOUSFAB IG系列(全部由Tanaka Holdings有限公司製造)。
絕緣部分形成步驟
絕緣部分形成步驟是形成絕緣部分的步驟。
形成絕緣部分的方法不受特定限制，且當上文提到的樹脂用於絕緣部分時，其實例包含使用層壓機在各向異性導電部件上層壓樹脂的方法、使用旋塗器用樹脂塗覆各向異性導電部件的方法，以及使用倒裝晶片接合機在接合各向異性導電部件與半導體裝置的同時形成絕緣部分的方法。
製造半導體封裝的方法
製造根據本發明的半導體封裝的方法包括在根據本發明的多層板的至少一個表面上安裝半導體裝置的步驟。
當在根據本發明的多層板上安裝半導體裝置時，通過加熱進行安裝。在通過包含回流焊接的熱壓縮接合進行的安裝以及通過倒裝晶片接合進行的安裝中，從均勻且可靠安裝的觀點來看，達到的最大溫度優選範圍是從220℃到350℃，更優選是從240℃到320℃，且再更優選是從260℃到300℃。
從與上文相同的觀點來看，用於維持達到的最大溫度的時間優選範圍是從2秒到10分鐘，更優選是從5秒到5分鐘，且再更優選是從10秒到3分鐘。
從對由於鋁基板與陽極氧化膜之間的熱膨脹係數差所致的在陽極氧化膜中可能產生的裂縫進行抑制的觀點來看，在達到最大溫度之前，可進行在所要恆定溫度下進行熱處理歷時5秒到10分鐘、更優選10秒到5分鐘且最優選20秒到3分鐘的方法。所要恆定溫度優選範圍是從80℃到200℃，更優選是從100℃到180℃，且最優選是從120℃到160℃。
從可靠安裝的觀點來看，通過線接合進行安裝時的溫度優選範圍是從80℃到300℃，更優選是從90℃到250℃，且最優選是從10℃到200℃。加熱時間優選範圍是從2秒到10分鐘，更優選是從5秒到5分鐘，且最優選是從10秒到3分鐘。
實例
將參考實例具體描述本發明。然而，本發明不限於所述實例。
實例1
各向異性導電部件的製造
鋁基板的製造
使用含有0.06wt%的Si、0.30wt%的Fe、0.005wt%的Cu、0.001wt%的Mn、0.001wt%的Mg、0.001wt%的Zn、0.03wt% 的Ti(其餘是Al和不可避免的雜質)的鋁合金來製備熔融金屬。熔融金屬經受熔融金屬處理和過濾，且隨後通過直接冷鑄工藝鑄造為500mm厚、1200mm寬的錠。
隨後，用剝皮機對錠進行剝皮，從表面移除平均10mm的材料，隨後浸泡且保持在550℃歷時約5小時。當溫度已下降到400℃時，用熱滾軋機將錠滾軋成厚度為2.7mm的板。
另外，在連續退火爐中在500℃下實施熱處理，之後實施冷滾軋以將鋁板精加工為1.0mm的厚度，進而獲得JIS 1050鋁基板。
將此鋁基板切割為1030mm的寬度且經受下文描述的電拋光處理。
電拋光處理
電拋光處理是使用具有以下組成的電拋光溶液，在25V的電壓、65℃的溶液溫度以及3.0m/min的溶液流動速率的條件下在鋁基板上進行。
碳電極用作陰極，且GP0110-30R(TAKASAGO有限公司製造)用作電源。使用渦流監視器FLM 22-10 PCW(AS ONE公司製造)測量電解溶液的流動速率。
電拋光溶液的組成
- 85%的磷酸(Wako Pure Chemical Industries有限公司製造的試劑)：660mL
- 純水：160mL
- 硫酸：150mL
- 乙二醇：30mL
陽極氧化
隨後，在經受根據JP 2007-204802 A中描述的程式的電拋光處理的鋁基板上進行使用自排序方法的陽極氧化。
首先，在以下條件下用0.50mol/L的草酸的電解溶液使已經歷電拋光處理的鋁基板經受5小時的初步陽極氧化：電壓，40V；溶液溫度，16℃；以及溶液流動速率，3.0m/min。
在初步陽極氧化之後，使鋁基板經受膜移除處理，其中將其浸漬在0.2mol/L鉻酐和0.6mol/L磷酸的混合水溶液(溶液溫度，50℃)中歷時12小時。
接著，在以下條件下用0.50mol/L的草酸的電解溶液使鋁基板經受16小時的再陽極氧化：電壓，40V；溶液溫度，16℃；以及溶液流動速率，3.0m/min。因此獲得具有130μm的厚度的陽極氧化膜。
初步陽極氧化和再陽極氧化都是使用不銹鋼電極作為陰極且使用GP0110-30R單元(Takasago有限公司)作為電源來實施。使用NeoCool BD36(Yamato Scientific有限公司)作為冷卻系統，且使用Pairstirrer PS-100(Tokyo Rikakikai有限公司)作為攪拌兼加溫單元。另外，使用渦流監視器FLM22-10PCW(AS ONE公司)測量電解溶液的流動速率。
穿孔處理
接著，通過在氯化汞(昇汞)的20wt%水溶液中在20℃下浸漬3小時來溶解鋁基板。隨後，在30℃下將陽極氧化膜浸漬在5wt%磷酸中歷時30分鐘以移除陽極氧化膜的底部，進而製備具有通孔的陽極氧化膜。
通孔具有30nm的平均孔徑。通過用FE-SEM(S-4800，Hitachi有限公司製造)以50,000X的放大率拍攝表面圖像，在50個點處測量孔徑，且計算測量值的平均值，獲得平均孔徑。
通孔的平均深度是130μm。此處，通過用FIB在通孔的厚度方向上切割所得陽極氧化膜，用FE-SEM(S-4800，Hitachi有限公司製造)以50,000X的放大率拍攝橫截面的圖像，在10個點處測量通孔深度，且計算測量值的平均值，確定平均深度。
通孔的密度是約100,000,000片/mm2。此處，使用JP 2012-089481 A的段落[0151]中描述的方法計算密度。
通孔的有序度是92%。此處，用FE-SEM(S-4800，Hitachi有限公司製造)拍攝表面圖像(放大率：20,000X)，且如上文提到的運算式(i)，以2μm×2μm的視場測量通孔的有序度。
加熱處理
隨後，在400℃的溫度下將如上獲得的陽極氧化膜加熱1小時。
電極膜形成
隨後，實施處理以用於在已經歷上述加熱處理的陽極氧化膜的一個表面上形成電極膜。更具體來說，將0.7g/L氯金酸水 溶液塗覆到一個表面，在140℃下乾燥1分鐘，且進一步在500℃下烘焙1小時而形成金的鍍核。隨後，將PRECIOUSFAB ACG2000基礎溶液/還原溶液(可從Electroplating Engineers of Japan有限公司購得)用作無電電鍍溶液以在50℃下實施浸漬歷時1小時，進而形成沒有空穴的電極膜。
電解電鍍(用金屬填充)
隨後，將銅電極放置成緊密接觸所形成電極膜的表面，且使用銅電極作為陰極並使用鉑作為陽極實施電解電鍍。
在實例1中，使用下文指示的組成的銅鍍液來實施恆定電流電解，進而製備其中通孔填充有銅的各向異性導電部件。
在鍍液中通過循環伏安法檢查沉積電位之後，使用Yamamoto-MS有限公司製造的電鍍系統以及Hokuto Denko公司製造的電源(HZ-3000)，在以下條件下實施恆定電流電解。
銅鍍液的組成
- 硫酸銅：100g/L
- 硫酸：50g/L
- 鹽酸：15g/L
恆定電流電解的條件
- 溫度：25℃
- 電流密度：10A/dm2
拋光處理
隨後，使製備的各向異性導電部件的兩個表面經受機械 拋光，且由此所得的各向異性導電部件具有110μm的厚度。
此處，在機械拋光中使用陶瓷夾(Kemet Japan有限公司)用於樣本固持器，且使用ALCOWAX(Nikka Seiko有限公司)作為塗覆於樣本固持器的材料。依次使用DP-Suspensions P-6μm‧3μm‧1μm‧1/4μm(可從Struers購得)以進行研磨。
測量填充有金屬的製備的各向異性導電部件的通孔的密封率。更具體來說，用FE-SEM(Hitachi有限公司製造的S-4800)觀察製備的各向異性導電部件的兩個表面以查看1,000個通孔是否經密封，進而計算兩個表面上的密封比率，且由此確定平均值。因此，在實例1中各向異性導電部件的密封率為96%。
用FIB在厚度方向上切割如此製備的各向異性導電部件，用FE-SEM(Hitachi有限公司製造的S-4800)以50,000X的放大率拍攝橫截面圖像，且檢查通孔的內部。因此，揭示了經密封通孔的內部完全填充金屬。
修整處理(熱耗散部分的形成)
隨後，將經受拋光處理的各向異性導電部件掩蔽且浸漬在磷酸溶液中以選擇性地溶解陽極氧化膜，藉此使充當導電通路的金屬圓柱體突出而形成熱耗散部分。
與穿孔處理中相同的溶液用作磷酸溶液，且將實例1中的處理時間設定為18分鐘。稍後描述的實例2、3、5和6中的處理時間設定為20分鐘，且實例4中的處理時間設定為25分鐘。
多層板的製造(熱傳導部分的形成)
罩幕層的形成
用光阻(TOYOBO有限公司製造的FC-230G)塗覆各向異性導電部件的表面且經由罩幕用UV射線照射，以便對其給出預定開口圖案。
隨後，使用鹼性顯影劑通過顯影完全移除未照射部分，且以圖案形狀暴露各向異性導電部件的表面。
在實例1到4中，熱傳導部分的圖案與互連部分的圖案同時形成。
熱傳導部分和互連部分的形成
通過Au濺鍍形成晶種層，且隨後通過電解銅鍍形成具有5μm的厚度的熱傳導部分和互連部分。
罩幕層的移除
使用單甲醇胺溶劑從上面形成有罩幕層的各向異性導電部件移除罩幕層，藉此製造如圖1A到1C所示的根據實例1的多層板。
實例2
通過在實例1(處理時間設定為20分鐘)中在修整處理之後按如下次序進行熱傳導部分圖案的罩幕層的形成、類金剛石碳(DLC)膜的形成以及罩幕層的移除，DLC膜形成為熱傳導層的熱傳導部分。DLC膜是使用DLC膜形成設備和電離沉積方法形成的。
隨後，通過以與實例1中相同的方式僅形成熱傳導層的 互連部分(罩幕層的形成、互連部分的形成以及罩幕層的移除)，製造如圖1A到1C所示的根據實例2的多層板。
實例3
如圖3A和3B所示的多層板是以與實例1中相同的方式製造，不同的是熱傳導層形成於各向異性導電部件的兩個表面上。此處，修整處理的處理時間設定為20分鐘。
實例4
如圖7所示的根據實例4的多層板是以如下方式製造：在根據實例3(修整處理的處理時間設定為25分鐘)堆疊多層板時通過使上部和下部互連圖案彼此對準，從橫向側注射且滲透由ThreeBond有限公司製造的填底劑ThreeBond 2274B，且在85℃的熱固條件下固化填底劑歷時45分鐘。
實例5
通過在實例1中的陽極氧化之後按如下次序進行熱傳導部分圖案的罩幕層的形成、借助蝕刻的凹部的形成以及罩幕層的移除而形成深度為10μm的凹部，通過以與實例1中相同的方式進行直到熱傳導層的形成而用金屬填充所述凹部，且隨後通過以與實例1中相同的方式(罩幕層的形成、互連部分的形成以及罩幕層的移除)僅形成熱傳導層的互連部分來製造如圖4所示的根據實例5的多層板。此處，修整處理的處理時間設定為20分鐘。
實例6
通過在實例1中的修整處理之後按如下次序進行熱傳導 部分圖案的罩幕層的形成、借助蝕刻的凹部的形成以及罩幕層的移除而在深度為10μm的凹部中形成DLC膜，且隨後通過以與實例1中相同的方式(罩幕層的形成、互連部分的形成以及罩幕層的移除)僅形成熱傳導層的互連部分來製造如圖4所示的根據實例6的多層板。此處，修整處理的處理時間設定為20分鐘。使用與實例2中相同的方法形成DLC膜。
比較例1
多層板是以與實例1中相同的方式製造，不同的是在熱傳導層的形成中未形成熱傳導部分圖案且通過修整處理未形成熱耗散部分。在比較例1中，表1中的「熱傳導層」和「熱傳導部分」的專案用「-」標記。
評估
熱耗散部分
熱耗散部分的高度的計算
關於在製造的多層板中的每一者中熱耗散部分的高度，使用FE-SEM(Hitachi有限公司製造的S-4800)從橫截面方向觀察包含在平面的四個側上的四個位置以及其間的五個位置的九個位置，從10個點的平均測量值計算每一位置處的高度，且對九個位置處的高度進行平均化。表1中展示結果。對於其中未形成熱耗散部分的比較例1，用「-」標記熱耗散部分的高度(同樣情況適用於面積)。
熱耗散部分的面積的計算
將熱耗散部分的面積計算為與配置於多層板上的半導體裝置(稍後將描述)的面積的比率。表1中展示結果。
熱傳導層(熱傳導部分)
熱傳導部分的厚度的計算
關於在製造的多層板中的每一者中熱傳導層的熱傳導部分的厚度，使用FE-SEM(Hitachi有限公司製造的S-4800)從橫截面方向觀察包含在平面的四個側上的四個位置以及其間的五個位置的九個位置，從10個點的平均測量值計算每一位置處的厚度，且對九個位置處的厚度進行平均化。表1中展示結果。對於其中未形成熱傳導部分的比較例1，用「-」標記平均厚度(同樣情況適用於面積)。
熱傳導部分的面積的計算
將多層板中的熱傳導層的熱傳導部分的面積計算為與配置於多層板上的半導體裝置的面積的比率。表1中展示結果。
半導體封裝的製造
半導體裝置(TEG晶片)
首先，將測試元件群組(test element group，TEG)製造為半導體裝置。TEG晶片中的電阻性元件經設計以充當熱源，且其中的二極體經設計以充當溫度感測器。
TEG晶片的安裝以及絕緣部分的形成
TEG晶片佈置於多層板的頂部和底部上，使得互連圖案彼此對準，從包含多層板和TEG晶片的層的橫向側注射且滲透由 ThreeBond有限公司製造的填底劑ThreeBond 2274B，且在85℃的熱固條件下固化填底劑歷時45分鐘，藉此互連層和TEG晶片彼此連接。
驅動測試
驅動TEG晶片，且在TEG晶片的功率消耗達到500mW時，測量結溫度以及封裝表面溫度。表1中展示結果。
量TEG晶片的正向二極體電壓，且從其溫度趨勢計算結溫度。
從結溫度的測量結果可見，在實例中熱導率與比較例1相比改善更多。
另外可見，通過形成熱耗散部分，結溫度降低，且封裝表面溫度與結溫度之間的差減小。這表示從封裝表面的熱耗散性能改善。
1‧‧‧多層板
11‧‧‧各向異性導電部件
12‧‧‧絕緣基底
13‧‧‧導電通路
21‧‧‧熱傳導層
22、22a‧‧‧熱傳導部分
23、23a‧‧‧互連部分
24‧‧‧絕緣部分
31‧‧‧熱耗散部分

Claims (15)

  1. 一種多層板，包括：各向異性導電部件，其包括絕緣基底，所述絕緣基底為鋁基板的陽極氧化膜且其中在厚度方向上形成若干通孔，且還包括多個導電通路，所述導電通路由填充於所述通孔中的導電材料形成且在所述導電通路彼此絕緣的情況下在所述厚度方向上延伸穿過所述絕緣基底；熱傳導層，其包括熱傳導部分且配置於所述各向異性導電部件的至少一個表面上；以及熱耗散部分，其由所述導電材料形成且從所述絕緣基底突出。
  2. 如申請專利範圍第1項所述的多層板，其中所述熱傳導層包括所述熱傳導部分、由導電材料形成的互連部分，以及使所述熱傳導部分和所述互連部分彼此絕緣的絕緣部分。
  3. 如申請專利範圍第2項所述的多層板，其中所述絕緣部分由樹脂形成。
  4. 如申請專利範圍第1項至第3項的任一者所述的多層板，其中從所述陽極氧化膜突出的所述熱耗散部分具有35μm或更大的高度。
  5. 如申請專利範圍第4項所述的多層板，其中所述熱傳導部分嵌入在所述陽極氧化膜中。
  6. 如申請專利範圍第4項所述的多層板，其中所述熱傳導層配置於兩個或兩個以上所述各向異性導電部件之間。
  7. 如申請專利範圍第2項所述的多層板，其中所述熱傳導部分嵌入在所述陽極氧化膜中。
  8. 如申請專利範圍第7項所述的多層板，其中所述熱傳導層配置於兩個或兩個以上所述各向異性導電部件之間。
  9. 如申請專利範圍第2項所述的多層板，其中所述熱傳導層配置於兩個或兩個以上所述各向異性導電部件之間。
  10. 如申請專利範圍第1項所述的多層板，其中所述熱傳導部分嵌入在所述陽極氧化膜中。
  11. 如申請專利範圍第10項所述的多層板，其中所述熱傳導層配置於兩個或兩個以上所述各向異性導電部件之間。
  12. 如申請專利範圍第11項所述的多層板，其中從所述陽極氧化膜突出的所述熱耗散部分具有35μm或更大的高度。
  13. 如申請專利範圍第12項所述的多層板，其中所述熱傳導層包括所述熱傳導部分、由導電材料形成的互連部分，以及使所述熱傳導部分和所述互連部分彼此絕緣的絕緣部分。
  14. 如申請專利範圍第1項所述的多層板，其中所述熱傳導層配置於兩個或兩個以上所述各向異性導電部件之間。
  15. 一種半導體封裝，包括：如申請專利範圍第1項所述的多層板；以及半導體裝置，其配置於所述多層板的至少一個表面上。
TW102134418A 2012-09-26 2013-09-25 多層板和半導體封裝 TWI583281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012212545 2012-09-26
JP2013103819A JP5752741B2 (ja) 2012-09-26 2013-05-16 多層基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201414392A true TW201414392A (zh) 2014-04-01
TWI583281B TWI583281B (zh) 2017-05-11

Family

ID=50323165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134418A TWI583281B (zh) 2012-09-26 2013-09-25 多層板和半導體封裝

Country Status (5)

Country Link
US (1) US20140085829A1 (zh)
JP (1) JP5752741B2 (zh)
KR (1) KR101705671B1 (zh)
CN (1) CN103687275B (zh)
TW (1) TWI583281B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法
TWI691034B (zh) * 2015-07-24 2020-04-11 德商羅伯特博斯奇股份有限公司 微電子構件裝置的製造方法及微電子構件裝置
TWI706247B (zh) * 2014-05-08 2020-10-01 美商美光科技公司 記憶體中輕量一致性

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106206A (ja) * 2012-11-29 2014-06-09 Tamagawa Seiki Co Ltd 慣性センサおよびその演算誤差軽減方法
US9601406B2 (en) 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
WO2015142321A1 (en) * 2014-03-18 2015-09-24 Hewlett Packard Development Company, L.P. Secure element
CN104201163B (zh) * 2014-08-12 2017-07-04 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104157580B (zh) * 2014-08-12 2017-06-06 上海航天电子通讯设备研究所 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
US9780044B2 (en) * 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
WO2017028430A1 (zh) * 2015-08-18 2017-02-23 江苏诚睿达光电有限公司 一种精制光转换体贴合封装led的工艺方法及精制装备系统
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
US9624094B1 (en) 2015-11-13 2017-04-18 Cypress Semiconductor Corporation Hydrogen barriers in a copper interconnect process
CN105300371B (zh) * 2015-12-02 2019-02-05 北京七维航测科技股份有限公司 抗冲击角速陀螺灌封工艺
US10614231B1 (en) * 2016-09-15 2020-04-07 Riverside Research Institute Integrated out-of-band security for high security embedded systems
US10490588B2 (en) * 2016-09-16 2019-11-26 Semiconductor Components Industries, Llc Methods and apparatus for a thermal equalizer in an image sensor
CN106776014B (zh) * 2016-11-29 2020-08-18 科大讯飞股份有限公司 异构计算中的并行加速方法及系统
US10375845B2 (en) * 2017-01-06 2019-08-06 Microsoft Technology Licensing, Llc Devices with mounted components
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019071317A (ja) * 2017-10-06 2019-05-09 住友ベークライト株式会社 構造体、放熱部材および発光装置
CN107645892A (zh) * 2017-10-12 2018-01-30 南京旭羽睿材料科技有限公司 一种基于石墨烯的手机散热薄膜
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技（苏州）有限公司 基于热仿真的三维fpga器件布局优化的方法
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US10481651B2 (en) * 2017-12-07 2019-11-19 Toyota Motor Engineering & Manufacturing North America, Inc. Integrated PCU and GPU cooling system
CN108040425B (zh) * 2017-12-14 2019-09-20 广东长盈精密技术有限公司 电子设备及其电路板
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
CN110325017A (zh) * 2018-03-30 2019-10-11 株式会社安川电机 一种伺服控制器
CN108925027B (zh) * 2018-07-16 2020-10-09 惠州市华星光电技术有限公司 散热结构
JP2020057701A (ja) * 2018-10-02 2020-04-09 シャープ株式会社 電子機器
CN109336047B (zh) * 2018-10-08 2020-07-28 东北大学 一种基于mems工艺的多层结构离子源芯片及质谱分析进样系统
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
CN113906561A (zh) * 2019-05-31 2022-01-07 超极存储器股份有限公司 半导体模块及其制造方法
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
JP2021019144A (ja) * 2019-07-23 2021-02-15 日立造船株式会社 電気デバイスユニット
US11260288B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Disassemblable information handling system game controller
US11097184B2 (en) * 2019-12-31 2021-08-24 Dell Products L.P. Information handling system controller illumination
US11260291B2 (en) 2019-12-31 2022-03-01 Dell Products L.P. Information handling system and detachable game controller
US11338197B2 (en) 2019-12-31 2022-05-24 Dell Products L.P. Information handling system controller distributable hardware and logic management
US11013991B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller adaptive haptic feedback
US11097185B2 (en) 2019-12-31 2021-08-24 Dell Products L.P. Detachable information handling system game controller management
US11331567B2 (en) 2019-12-31 2022-05-17 Dell Products L.P. Information handling system and game controller trigger
US11013987B1 (en) 2019-12-31 2021-05-25 Dell Products L.P. Information handling system controller scalable interface
KR20220014680A (ko) * 2020-07-29 2022-02-07 (주)포인트엔지니어링 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
CN214176013U (zh) * 2020-12-23 2021-09-10 迪科特测试科技(苏州)有限公司 半导体结构
WO2022181300A1 (ja) * 2021-02-25 2022-09-01 富士フイルム株式会社 構造体及び構造体の製造方法
JP2022142084A (ja) 2021-03-16 2022-09-30 キオクシア株式会社 半導体装置
KR20220138732A (ko) * 2021-04-06 2022-10-13 (주)포인트엔지니어링 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법
US11864281B2 (en) * 2021-07-08 2024-01-02 ERP Power, LLC Multi-channel LED driver with integrated LEDs having a multilayer structure
US11276315B1 (en) * 2021-07-12 2022-03-15 Beta Air, Llc Electric aircraft configured to implement a layered data network and method to implement a layered data network in electric aircraft
KR20230077866A (ko) * 2021-11-26 2023-06-02 (주)포인트엔지니어링 양극산화막 구조체
CN114222419A (zh) * 2021-12-22 2022-03-22 维沃移动通信有限公司 电路板组件和电子设备
KR20230117007A (ko) * 2022-01-28 2023-08-07 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH0495312A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 異方性導電膜
JPH0495311A (ja) * 1990-07-31 1992-03-27 Ricoh Co Ltd 多段式異方性導電膜
AU2001278027A1 (en) * 2000-07-26 2002-02-05 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
EP2212617B1 (en) * 2007-10-25 2014-10-01 Nexxus Lighting, Inc. Apparatus and methods for thermal management of electronic devices
CA2706098C (en) * 2007-11-19 2014-09-09 Nexxus Lighting, Inc. Apparatus and method for thermal dissipation in a light
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
CN101600323A (zh) * 2009-05-13 2009-12-09 郭世明 高效能纳米线导热膜及其制造方法
JP5318797B2 (ja) * 2010-02-23 2013-10-16 新光電気工業株式会社 実装基板および半導体装置
EP2434592A3 (en) 2010-09-24 2014-09-24 Fujifilm Corporation Anisotropically conductive member
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706247B (zh) * 2014-05-08 2020-10-01 美商美光科技公司 記憶體中輕量一致性
US10825496B2 (en) 2014-05-08 2020-11-03 Micron Technology, Inc. In-memory lightweight memory coherence protocol
TWI719662B (zh) * 2014-05-08 2021-02-21 美商美光科技公司 記憶體中輕量一致性
US11908546B2 (en) 2014-05-08 2024-02-20 Micron Technology, Inc. In-memory lightweight memory coherence protocol
TWI691034B (zh) * 2015-07-24 2020-04-11 德商羅伯特博斯奇股份有限公司 微電子構件裝置的製造方法及微電子構件裝置
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法

Also Published As

Publication number Publication date
KR20140040668A (ko) 2014-04-03
CN103687275B (zh) 2018-04-06
CN103687275A (zh) 2014-03-26
TWI583281B (zh) 2017-05-11
JP5752741B2 (ja) 2015-07-22
US20140085829A1 (en) 2014-03-27
JP2014082447A (ja) 2014-05-08
KR101705671B1 (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI583281B (zh) 多層板和半導體封裝
US9799594B2 (en) Microstructure, multilayer wiring board, semiconductor package and microstructure manufacturing method
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
US10283484B2 (en) Low cost substrates
JP2009164095A (ja) 異方導電性接合パッケージ
JP6887396B2 (ja) 異方導電性部材の製造方法
JP6798003B2 (ja) 金属充填微細構造体の製造方法
JP2011216842A (ja) 放熱基板及びその製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
US20170330828A1 (en) Multilayer wiring substrate
JP2006196599A (ja) 基板両面の導通方法及び配線基板
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2016072433A (ja) 貫通電極基板及びその製造方法
CN107251216B (zh) 用于微电子结构中的互连垫的表面末道层
TW202208695A (zh) 金屬填充微細結構體的製造方法
WO2019065118A1 (ja) 半導体デバイスの製造方法および接合部材
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法