KR102536305B1 - 마이크로 led 구조체 및 이의 제조방법 - Google Patents

마이크로 led 구조체 및 이의 제조방법 Download PDF

Info

Publication number
KR102536305B1
KR102536305B1 KR1020180001531A KR20180001531A KR102536305B1 KR 102536305 B1 KR102536305 B1 KR 102536305B1 KR 1020180001531 A KR1020180001531 A KR 1020180001531A KR 20180001531 A KR20180001531 A KR 20180001531A KR 102536305 B1 KR102536305 B1 KR 102536305B1
Authority
KR
South Korea
Prior art keywords
micro led
oxide film
anodic oxide
hole
circuit board
Prior art date
Application number
KR1020180001531A
Other languages
English (en)
Other versions
KR20190083736A (ko
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020180001531A priority Critical patent/KR102536305B1/ko
Priority to US16/235,706 priority patent/US10707394B2/en
Priority to CN201910003729.7A priority patent/CN110010752A/zh
Publication of KR20190083736A publication Critical patent/KR20190083736A/ko
Priority to US16/904,102 priority patent/US10964871B2/en
Application granted granted Critical
Publication of KR102536305B1 publication Critical patent/KR102536305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 마이크로 LED 구조체 및 이의 제조방법에 관한 것으로서, 본 발명은 마이크로 LED; 상기 마이크로 LED를 구동하는 회로기판; 상기 마이크로 LED와 상기 회로기판 사이에 구비되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하는 이방성 전도 양극산화막을 포함하는 마이크로 LED 구조체 및 이의 제조방법에 관한 것이다.

Description

마이크로 LED 구조체 및 이의 제조방법 {MICRO LED STRUCTURE AND MANUFACTUREING METHOD OF THE SAME}
본 발명은 마이크로 LED 구조체 및 이를 제조하는 방법에 관한 것으로서, 보다 자세하게는 양극산화막을 이용한 이방성 전도 양극산화막을 구비하는 마이크로 LED 구조체 및 이의 제조방법에 관한 것이다.
현재 디스플레이 시장은 아직은 LCD가 주류를 이루고 있는 가운데 OLED가 LCD를 빠르게 대체하며 주류로 부상하고 있는 상황이다. 디스플레이 업체들의 OLED 시장 참여가 러시를 이루고 있는 상황에서 최근 Micro LED(이하, ‘마이크로 LED’라 함) 디스플레이가 또 하나의 차세대 디스플레이로 부상하고 있다. LCD와 OLED의 핵심소재가 각각 액정(Liquid Crystal), 유기재료인데 반해 마이크로 LED 디스플레이는 5~100마이크로미터(㎛) 단위의 LED 칩 자체를 발광재료로 사용하는 디스플레이다.
Cree사가 1999년에 "광 적출을 향상시킨 마이크로-발광 다이오드 어레이"에 관한 특허를 출원하면서(등록특허공보 등록번호 제0731673호), 마이크로 LED 라는 용어가 등장한 이래 관련 연구 논문들이 잇달아 발표되면서 연구개발이 이루어지고 있다.
공개특허공보 공개번호 제2014-0025055호(이하 ‘선행발명’이라 함)에는 마이크로 LED 구조체가 개시되어 있다. 선행발명에 개시되어 있는 마이크로 LED 구조체의 제작과정을 살펴보면, 먼저 다수의 제1 전극이 위치된 제1 기판 상에 이방성 전도성 필름을 도포하여 이방성 전도 필름층을 형성한다. 여기서 이방성 전도 필름(anistropy conductive film, ACF)은 전도성 물질의 코어가 절연막에 의하여 피복된 다수의 입자로 이루어진 상태이다. 이러한 이방성 전도성 필름(ACF)은 압력 또는 열이 가해지면 가해진 부분만 절연막이 파괴되면서 코어에 의하여 전기적으로 연결되는 것이다. 다음에, 제1 전극의 위치에 대응하고, 개별 화소를 구성하는 다수의 반도체 발광 소자가 위치된 제2기판을 제1 전극과 반도체 발광 소자가 대향하도록 배치한다. 그 후에, 제1 기판과 제2 기판을 열압착한다. 따라서, 제1 기판과 제2 기판은 본딩(bonding)된다. 이와 더불어, 열압착되는 부분만 전도성을 갖는 이방성 전도 필름(ACF)의 특성에 의해 제1 전극과 반도체 발광 소자의 사이의 부분만 전도성을 갖게 되어 제1 전극과 반도체 발광 소자를 전기적으로 연결한다. 그 다음에, 제2 기판을 제거하고, 제2 기판을 제거하여 노출된 반도체 발광 소자들 사이에 제2 전극을 형성한다. 그 다음에, 필요에 따라, 반도체 발광 소자와 제2 전극이 위치된 기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층을 형성함으로써 마이크로 LED 구조체를 제작하게 된다.
위 선행발명은 기판 상에 제1 전극이 위치하는 상태에서 이방성 전도 필름층을 위치시킨 후에, 반도체 발광 소자를 열 또는 압력을 가하여 접속시키면, 이러한 열 또는 압력이 가해진 부분인 반도체 발광 소자와 제1 전극 사이의 부분만 전도성을 갖는 이방성 전도 필름(ACF)이 되고, 열 또는 압력이 가해지지 않는 부분의 이방성 전도 필름(ACF)은 전도성을 갖지 않는다. 따라서, 반도체 발광 소자와 제1 전극 사이에 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 이루어질 수 있게 된다.
이러한 이방성 전도 필름(ACF)의 특성을 이용한 다른 발명으로는, 미국 공개특허공보 공개번호 제011-0254029호 및 미국 특허공보 특허번호 제9,698,134호 등이 있다.
그러나 마이크로 LED 구조체를 제작함에 있어서 이방성 전도 필름(ACF)을 사용하는 기술은, 열압착을 위한 별도의 장비 및 공정이 필요하고, 가압대상물의 기하학적 형상 또는 물리적인 가압력에 따라 각각의 마이크로 LED 마다 열압착의 정도에 차이가 발생하여 각각의 마이크로 LED에 대한 전기적 연결 정도에 차이가 발생할 우려가 있게 된다.
또한 위 종래 기술은 절연막이 파괴된 코어의 일부가 인접하는 마이크로 LED에 영향을 주지 않도록 마이크로 LED간의 이격 거리를 설계하여야 한다는 점에서 단점으로 지적된다. 또한, 열압착되는 부분과 열압착되지 않는 부분의 경계에는 기하학적인 단차가 발생하게 되고, 이러한 단차 부분이 이방성 전도 필름(ACF)이 마이크로 LED에 광효율에 영향을 미치지 않도록 설계되어야 한다는 한계가 있다.
등록특허공보 등록번호 제0731673호 공개특허공보 공개번호 제2014-0025055호 미국 공개특허공보 공개번호 제011-0254029호 미국 특허공보 특허번호 제9,698,134호
이에 본 발명은 상술한 종래 기술의 문제점을 해결하고자 양극산화막의 내부에 전도성 물질을 충진한 이방성 전도 양극산화막을 이용하여 회로기판과 마이크로 LED가 전기적으로 연결되는 마이크로 LED 구조체 및 이를 제조하는 제조방법을 제공하는 것을 그 목적으로 한다.
이러한 본 발명의 목적을 달성하기 위한, 본 발명에 따른 마이크로 LED 구조체는, 마이크로 LED; 상기 마이크로 LED를 구동하는 회로기판; 및 상기 마이크로 LED와 상기 회로기판 사이에 구비되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하는 이방성 전도 양극산화막을 포함하되, 상기 이방성 전도 양극산화막은 금속을 양극산화시켜 형성된 기공홀에 전도성 물질이 충진되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하는 것을 특징으로 한다.
또한, 상기 이방성 전도 양극산화막은 상기 양극산화막에 형성된 다수의 기공홀의 전부에는 전도성 물질로 충진되어 있는 것을 특징으로 한다.
또한, 상기 이방성 전도 양극산화막은 상기 양극산화막에 형성된 다수의 기공홀 중에서 상기 마이크로 LED에 대응되는 영역의 기공홀에 전도성 물질이 충진되어 있는 것을 특징으로 한다.
한편, 본 발명의 목적을 달성하기 위한, 본 발명에 따른 마이크로 LED 구조체는, 마이크로 LED; 상기 마이크로 LED를 구동하는 회로기판; 및 상기 마이크로 LED와 상기 회로기판 사이에 구비되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하는 이방성 전도 양극산화막을 포함하되, 상기 이방성 전도 양극산화막은 금속을 양극 산화시켜 형성된 기공홀의 홀 크기보다 더 큰 홀 크기를 갖는 관통홀이 더 구비되고, 상기 관통홀에 전도성 물질이 충진되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하고 있는 것을 특징으로 한다.
한편, 본 발명의 목적을 달성하기 위한, 본 발명에 따른 마이크로 LED 구조체의 제조방법은, 금속을 양극 산화시켜 형성된 양극산화막의 기공홀에 전도성 물질을 충진하여 이방성 전도 양극 산화막을 준비하는 제1단계; 상기 이방성 전도 양극산화막 위에 금속패드를 형성하는 제2단계; 및 상기 금속패드 상에 마이크로 LED를 실장하는 제3단계를 포함하는 것을 특징으로 한다.
또한, 상기 이방성 전도 양극산화막의 하부에 상기 마이크로 LED를 구동하는 회로기판을 설치하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 이러한 본 발명의 목적을 달성하기 위한, 본 발명에 따른 마이크로 LED 구조체의 제조방법은, 금속을 양극 산화시켜 형성된 양극산화막의 관통홀에 전도성 물질을 충진하여 이방성 전도 양극 산화막을 준비하는 제1단계; 상기 이방성 전도 양극산화막 위에 금속패드를 형성하는 제2단계; 및 상기 금속패드 상에 마이크로 LED를 실장하는 제3단계를 포함하는 것을 특징으로 한다.
또한, 상기 이방성 전도 양극산화막의 하부에 상기 마이크로 LED를 구동하는 회로기판을 설치하는 단계를 더 포함하는 것을 특징으로 한다.
이상에서 살펴본 바와 같이, 본 발명에 의한 마이크로 LED 구조체 및 그 제조방법은 양극산화막을 이용한 이방성 전도 양극산화막의 구성을 구비하고 있다는 점에서 이방성 전도 양극산화막에 외력(열압착)을 가하지 않고서도 회로기판과 마이크로 LED를 전기적으로 연결하는 것이 가능하게 된다.
또한 본 발명에 의한 마이크로 LED 구조체 및 그 제조방법은 이방성 전도 양극산화막을 이용함에 따라 균일한 수직 전도성 및 방열 특성을 갖게 된다.
도 1은 본 발명의 대상이 되는 마이크로 LED를 도시한 도면.
도 2는 본 발명의 바람직한 제1실시예에 따른 마이크로 LED 구조체의 단면도.
도 3은 본 발명의 바람직한 제1실시예에 따른 마이크로 LED 구조체의 제조방법의 일부를 도시한 도면.
도 4는 본 발명의 바람직한 제2실시예에 따른 마이크로 LED 구조체의 단면도.
도 5는 본 발명의 바람직한 제2실시예에 따른 마이크로 LED 구조체의 제조방법의 일부를 도시한 도면.
도 6은 본 발명의 바람직한 제3실시예에 따른 마이크로 LED 구조체의 단면도.
도 6은 본 발명의 바람직한 제3실시예에 따른 마이크로 LED 구조체의 제조방법의 일부를 도시한 도면.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 및 구멍들의 지름 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 마이크로 LED의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 실시예에 따른 마이크로 LED 구조체에 실장되는 마이크로 LED(100)를 도시한 도면이다. 마이크로 LED(100)는 성장 기판(101) 위에서 제작되어 위치한다.
마이크로 LED(100)는 적색, 녹색, 청색, 백색 등의 파장을 가지는 빛을 방출하며, 형광 물질을 이용하거나 색을 조합함으로써 백색광도 구현이 가능하다. 마이크로 LED(100)는 1 ㎛ 내지 100 ㎛ 의 크기를 갖는다.
성장 기판(101)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있다. 예를 들어, 성장 기판(101)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다.
마이크로 LED(100)는 제1 반도체층(102), 제2 반도체층(104), 제1 반도체층(102)과 제2 반도체층(104) 사이에 형성된 활성층(103), 제1 컨택전극(106) 및 제2 컨택전극(107)을 포함할 수 있다.
제1 반도체층(102), 활성층(103), 및 제2 반도체층(104)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
제1 반도체층(102)은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(104)은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InNInAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(102)이 n형 반도체층을 포함하고, 제2 반도체층(104)이 p형 반도체층을 포함할 수도 있다.
활성층(103)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 활성층(103)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
제1 반도체층(102)에는 제1 컨택전극(106)이 형성되고, 제2 반도체층(104)에는 제2 컨택전극(107)이 형성될 수 있다. 제1 컨택 전극(106) 및/또는 제2 컨택 전극(107)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다.
성장 기판(101) 위에 형성된 복수의 마이크로 LED(100)를 커팅 라인을 따라 레이저 등을 이용하여 커팅하고, 레이저 리프트 오프 공정으로 복수의 마이크로 LED(100)를 성장 기판(101)으로부터 분리 가능한 상태가 되도록 할 수 있다.
도 1에서 ‘p’는 마이크로 LED(100)간의 피치간격을 의미하고, ‘s’는 마이크로 LED(100)간의 이격 거리를 의미하며, ‘w’는 마이크로 LED(100)의 폭을 의미한다.
제1실시예
도 2는 본 발명의 바람직한 제1실시예에 따른 마이크로 LED 구조체를 도시한 도면이다.
이하에서는 도 1에 도시된 바와 같은 마이크로 LED(100)가 실장되는 회로기판(300)부터 설명한다.
마이크로 LED(100)를 구동하는 회로기판(300)은 다양한 소재를 포함할 수 있다. 예를 들어, 회로기판(300)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 회로기판(300)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가용성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 회로기판(300)방향으로 구현되는 배면 발광형인 경우에 회로기판(300)은 투명한 재질로 형성해야 한다. 그러나 화상이 회로기판(300)의 반대 방향으로 구현되는 전면 발광형인 경우에 회로기판(300)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 회로기판(300)을 형성할 수 있다.
금속으로 회로기판(300)을 형성할 경우 회로기판(300)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
회로기판(300)은 버퍼층(311)을 포함할 수 있다. 버퍼층(311)은 평탄면을 제공할 수 있고, 이물 또는 습기가 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(311)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(310), 게이트 전극(320), 소스 전극(330a) 및 드레인 전극(330b)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(310), 게이트 전극(320), 소스 전극(330a) 및 드레인 전극(330b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(310)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(310)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(310)은 유기 반도체 물질 등을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(310)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(310)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
게이트 절연막(313:gate insulating layer)은 활성층(310) 상에 형성된다. 게이트 절연막(313)은 활성층(310)과 게이트 전극(320)을 절연하는 역할을 한다. 게이트 절연막(313)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
게이트 전극(320)은 게이트 절연막(313)의 상부에 형성된다. 게이트 전극(320)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(320)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(320)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(320)상에는 층간 절연막(315)이 형성된다. 층간 절연막(315)은 소스 전극(330a) 및 드레인 전극(330b)과 게이트 전극(320)을 절연한다. 층간 절연막(315)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘 산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(315) 상에 소스 전극(330a) 및 드레인 전극(330b)이 형성된다. 소스 전극(330a) 및 드레인 전극(330b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(330a) 및 드레인 전극(330b)은 활성층(310)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다.
평탄화층(317)은 박막 트랜지스터(TFT) 상에 형성된다. 평탄화층(317)은 박막 트랜지스터(TFT)를 덮도록 형성되어, 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 한다. 평탄화층(317)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(317)은 무기 절연막과 유기절연막의 복합 적층체로 형성될 수도 있다.
이와 같이 구성된 회로기판(300) 상에 이방성 전도 양극산화막(200)이 구비된다. 이방성 전도 양극산화막(200)은 마이크로 LED(100)와 회로기판(300) 사이에 구비되어 회로기판(300)과 마이크로 LED(100)를 전기적으로 연결한다.
양극산화막(200)은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 기공홀은 금속을 양극산화하여 양극산화막(200)을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막(200)이 형성된다. 위와 같이, 형성된 양극산화막(200)은 내부에 기공홀(201)이 형성되지 않은 배리어층과, 내부에 기공홀(201)이 형성된 다공층으로 구분된다. 배리어층은 모재의 상부에 위치하고, 다공층은 배리어층의 상부에 위치한다. 이처럼, 배리어층과 다공층을 갖는 양극산화막(200)이 표면에 형성된 모재에서, 모재를 제거하게 되면, 양극산화알루미늄(Al2O3) 재질의 양극산화막(200)만이 남게 된다. 또한, 여기서 배리어층을 제거하면, 양극산화막(200)은, 지름이 균일하고, 수직한 형태로 상, 하로 관통 형성되면서 규칙적인 배열을 갖는 기공홀(201)을 갖게 된다. 기공홀(1303)의 내부 폭은 수 nm 내지 수 백nm의 크기를 갖는다.
각각의 기공홀(201)은 서로 독립적으로 존재하므로, 각각의 기공홀(201)에 전도성 물질(250)이 충진되면, 각각의 기공홀(201)에 충진된 전도성 물질(250)은 서로 연결되지 않고 독립적으로 존재하게 된다. 다시 말해 양극산화막(200)의 기공홀(201)은 서로가 이격되어 수직한 형태로 존재하므로, 기공홀(201)에 충진된 전도성 물질(250) 역시 서로가 이격되어 수직한 형태로 존재하게 되는 것이다.
위와 같이 양극산화막(200)의 기공홀(201) 내부에 전도성 물질(250)을 충진하게 되면, 수직 방향으로는 전도성이면서 수평 방향으로는 비전도성이 특성을 갖는 이방성 전도 양극산화막(200)이 형성되는 것이다. 이하에서는 양극산화막(200)의 적어도 하나 이상의 기공홀(201) 내부에 전도성 물질(250)이 충진된 양극산화막을 ‘이방성 전도 양극산화막(200)’이라 한다. 여기서 전도성 물질(250)은 전도성을 갖는 재질이라면 그 재질에 대한 한정은 없다.
도 2에 도시된 바와 같이, 전도성 물질(250)은 이방성 전도 양극산화막(200)의 모든 기공홀(201) 내부에 충진될 수 있다. 이방성 전도 양극산화막(200)은 마이크로 LED(100)가 실장되는 영역 및 마이크로 LED(100)가 실장되지 않는 영역으로 구획될 수 있는데, 도 2에 도시된 것처럼 마이크로 LED(100)가 실장되지 않는 영역을 포함하여 다수의 기공홀(201)의 전부에 전도성 물질(250)이 충진될 수 있다.
마이크로 LED(100)가 실장되는 영역의 기공홀(210)에 전도성 물질(250)이 충진됨에 따라 마이크로 LED(100)가 실장되는 영역에는 전도성 물질(250)을 통해 수직 방향으로 전도성을 갖게 됨과 동시에, 마이크로 LED(100)에서 발생한 열이 전도성 물질(250)을 통해 수직방향으로 효과적으로 방열될 수 있게 된다.
양극산화막의 재질 특성을 갖는 이방성 전도 양극산화막(200)의 구성을 통해, 마이크로 LED(100)에서 발생한 열은 수직방향으로 효과적으로 방열되고 마이크로 LED(100)에서 발생한 열이 수평방향으로 전달되는 것은 효과적으로 차단될 수 있게 된다. 그 결과 인접하는 마이크로 LED(100)에서 발생한 열이 그 인접하는 다른 마이크로 LED(100)에 미치는 영향을 최소화하여 마이크로 LED(100)의 광효율이 저하되는 것을 방지할 수 있게 된다.
또한 마이크로 LED(100)가 실장되지 않는 영역의 기공홀(201) 내부에도 전도성 물질(250)이 충진됨에 따라 후술하는 금속패드(270)을 형성할 때에 정밀한 얼라인 기술이 고려되지 않아도 된다는 장점을 갖는다.
이방성 전도 양극산화막(200)의 상부에는 금속패드(270)가 구비된다. 보다 구체적으로 금속패드(270)는 마이크로 LED(100)의 실장 위치에 대응하여 이방성 전도 양극산화막(200)의 상부에 형성된다. 금속패드(270)는 마이크로 LED(100)의 제1컨택전극(107)과 전기적으로 연결된다. 금속패드(270)는 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다. 금속패드(270)의 상부에는 마이크로 LED(100)가 실장된다.
마이크로 LED(100)의 제1컨택전극(106)은 금속 패드(270)와 전기적으로 연결되고, 금속 패드(270)는 이방성 전도 양극산화막(200)의 전도성 물질(250) 및 회로기판(300)의 컨택홀을 통하여 트레인 전극(330b)과 전기적으로 연결된다.
회로기판(300) 상에는 제1 전극(미도시)이 형성될 수 있다. 제1 전극(미도시)은 평탄화층(317)에 형성된 컨택홀(350)을 통하여 드레인 전극(330b)과 전기적으로 연결되며, 이방성 전도 양극산화막(200)을 통해 금속패드(270)와 전기적으로 연결된다. 제1전극(미도시)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
이방성 전도 양극산화막(200)의 하부에는 하부 금속패드(미도시)가 추가로 형성될 수 있다. 하부 금속패드는 전도성을 갖는 재질이라면 그 재질에 대한 한정은 없다. 또한 하부 금속패드는 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다. 하부 금속패드는 이방성 전도 양극산화막(200)과 드레인 전극(330b)을 보다 효과적으로 전기적 연결하는 기능을 수행할 수 있다.
마이크로 LED(100)의 상부에는 상부 전극(290)이 형성된다. 상부 전극(290)은 마이크로 LED(100)의 제2컨택전극(107)과 전기적으로 연결된다. 상부 전극(290)은 ITO, IZO, ZnO 또는 In2O3 등의 투명 전도성 물질로 형성될 수 있다.
이하에서는 본 발명의 제1실시예에 따른 마이크로 LED 구조체의 제작과정에 대하여 살펴보면, 금속을 양극 산화시켜 형성된 양극산화막(200)의 기공홀(201) 전부에 전도성 물질(250)을 충진하여 이방성 전도 양극 산화막(300)을 준비하는 제1단계;상기 이방성 전도 양극산화막(300) 위에 금속패드(270)를 형성하는 제2단계; 및 상기 금속패드(270) 상에 마이크로 LED(100)를 실장하는 제3단계를 포함한다.
이방성 전도 양극산화막(200)의 제작과정을 먼저 설명하면, 우선 모재인 금속을 양극산화하여 양극산화막(200)을 제작한다. 그 다음 금속 모재를 제거하고, 양극산화막(200)의 배리어층을 제거함으로써, 도 3(a)에 도시된 바와 같이, 기공홀(201)의 상, 하가 관통되도록 형성한다. 그 다음, 도 3(b)를 참조하면, 상, 하로 관통된 기공홀(201) 내부를 도전성 물질(250)을 충진한다. 여기서 도전성 물질(250)을 기공홀(201) 내부에 충진하는 방법으로는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용할 수 있다. 다만, 충진 방법은 기공홀(201) 내부에 도전성 물질(250)을 충진할 수 있는 방법이라면 원자층 증착법(ALD) 이외에 다른 방법도 가능하다. 도전성 물질(250)이 기공홀(201)의 형성 방향을 따라 일 방향으로 형성됨에 따라 양극산화막(200)이 이방성 전도 양극산화막(200)이 되는 것이다.
그 이후에, 이방성 전도 양극산화막(200)의 적어도 일면에 금속 패드(270)을 형성한다. 여기서 각각의 금속 패드(270)는 패터닝되어 서로 이격되도록 형성된다. 이방성 전도 양극산화막(200)의 상면에 형성되는 금속 패드(270)는 마이크로 LED(100)의 제1컨택전극(106)과 전기적으로 연결되도록 하고, 이방성 전도 양극산화막(200)의 하면에 형성되는 금속패드(미도시)는 회로기판(300)의 컨택홀(350)과 전기적으로 연결되도록 한다.
그 이후에 금속 패드(270)의 상면에 마이크로 LED(100)를 전사하여 실장한다. 그리고 마이크로 LED(100)의 상면에 상부 전극(290)을 형성한다. 여기서 상부 전극(290)은 마이크로 LED(100)의 각각에 대하여 개별적으로 형성될 수 있고, 도2에 도시된 바와 같이 하나의 상부 전극(290)이 복수 개의 마이크로 LED(100)의 상면에 형성될 수도 있다. 그 다음 회로기판(300) 상부에 위치시켜 마이크로 LED 구조체를 완성한다.
다만, 마이크로 LED(100)를 금속 패드(270)의 상부에 실장하기 이전에 금속패드(270)가 형성된 이방성 전도 양극산화막(200)을 먼저 회로기판(300)에 구비시킨 다음에 마이크로 LED(100)를 실장할 수 있다. 다시 말해 회로기판(300) 상에 금속 패드(270)가 형성된 이방성 전도 양극산화막(200)을 구비시킨 다음에, 마이크로 LED(100)를 실장하고 그 다음에 상부 전극(290)을 형성하여 마이크로 LED 구조체를 제조할 수 있다.
위와 같이 이방성 전도 양극산화막(200)을 이용하여 마이크로 LED 구조체를 제조하는 경우에는 열압착을 위한 별도의 장비나 공정이 필요하지 않게 되고, 양극산화막(200)의 기공홀(201) 내부에 일정간격으로 균일한 길이를 갖는 도전성 물질(250)을 통해 회로기판(300)과 마이크로 LED(100)를 보다 효과적으로 전기적 연결할 수 있게 된다. 또한 제1실시예에 따른 마이크로 LED 구조체를 제조할 경우에는 양극산화막(200)의 기공홀(201) 전부에 전도성 물질(250)이 충진되어 있으므로 패턴화된 금속패드(270)를 보다 쉽게 제작할 수 있게 된다.
제2실시예
이하, 본 발명의 제2실시예에 대해 살펴본다. 단, 이하 설명되는 실시예는 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명들은 생략한다.
도 4는 본 발명의 바람직한 제2실시예에 따른 마이크로 LED 구조체를 도시한 도면이다. 본 발명의 제2실시예에 따른 마이크로 LED 구조체는, 양극산화막(200)의 모든 기공홀(201)에 전도성 물질(250)이 충진된 제1실시예와는 달리, 금속패드(270)가 형성되는 영역에 대응되는 영역의 기공홀(201)에만 전도성 물질(250)이 충진된다는 점에서 차이가 있다. 여기서 금속패드(270)가 형성되는 영역에 대응되는 영역이라 함은, 금속패드(270)의 면적과 동일할 수 있거나, 차이가 있더라도 인접하는 금속패드(270)와는 접하지 않는 크기를 갖는 영역을 의미한다.
위와 같은 구성상의 차이로 인하여, 제2실시예에 따른 마이크로 LED 구조체는 제1실시예에 비해 전도성 물질(250)의 사용량을 줄일 수 있고, 마이크로 LED(100)가 실장되지 않는 영역의 기공홀(201)에 충진되는 전도성 물질(250)의 오버 플로우에 따른 전기적 쇼트 문제를 사전에 예방할 수 있는 장점을 갖는다.
이하에서는 본 발명의 제2실시예에 따른 마이크로 LED 구조체의 제작과정에 대하여 살펴보면, 금속을 양극 산화시켜 형성된 양극산화막(200)의 기공홀(201)의 일부에 전도성 물질(250)을 충진하여 이방성 전도 양극 산화막(300)을 준비하는 제1단계;상기 이방성 전도 양극산화막(300) 위에 금속패드(270)를 형성하는 제2단계; 및 상기 금속패드(270) 상에 마이크로 LED(100)를 실장하는 제3단계를 포함한다.
이방성 전도 양극산화막(200)의 제작과정을 먼저 설명하면, 우선 모재인 금속을 양극산화하여 양극산화막(200)을 제작한다. 그 다음 금속 모재를 제거하고, 양극산화막(200)의 배리어층을 제거함으로써, 도 5(a)에 도시된 바와 같이, 기공홀(201)의 상, 하가 관통되도록 형성한다. 그 다음, 도 5(b)를 참조하면, 상, 하로 관통된 기공홀(201) 중에서 일부 영역의 기공홀(201) 내부를 도전성 물질(250)을 충진한다. 여기서 원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 도전성 물질(250)을 기공홀(201) 내부에 충진할 수 있다. 다만, 충진 방법은 기공홀(201) 내부에 도전성 물질(250)을 충진할 수 있는 방법이라면 원자층 증착법 이외에 다른 방법도 가능하다. 도전성 물질(250)이 기공홀(201)의 형성 방향을 따라 일 방향으로 형성됨에 따라 양극산화막(200)이 이방성 전도 양극산화막(200)이 되는 것이다.
그 이후에, 이방성 전도 양극산화막(200)의 적어도 일면에 금속 패드(270)을 형성한다. 다만, 금속 패드(270)는 기공홀(201) 내부에 도전성 물질(250)이 충진된 영역에 대응하여 그 상부에 형성된다. 여기서 각각의 금속 패드(270)는 패터닝되어 서로 이격되도록 형성된다. 이방성 전도 양극산화막(200)의 상면에 형성되는 금속 패드(270)는 마이크로 LED(100)의 제1컨택전극(106)과 전기적으로 연결되도록 하고, 이방성 전도 양극산화막(200)의 하면에 형성되는 금속패드(미도시)는 회로기판(300)의 컨택홀(350)과 전기적으로 연결되도록 한다.
그 이후에 금속 패드(270)의 상면에 마이크로 LED(100)를 전사하여 실장한다. 그리고 마이크로 LED(100)의 상면에 상부 전극(290)을 형성한다. 여기서 상부 전극(290)은 마이크로 LED(100)의 각각에 대하여 개별적으로 형성될 수 있고, 도4에 도시된 바와 같이 하나의 상부 전극(290)이 복수 개의 마이크로 LED(100)의 상면에 형성될 수도 있다. 그 다음 회로기판(300) 상부에 위치시켜 마이크로 LED 구조체를 완성한다.
다만, 마이크로 LED(100)를 금속 패드(270)의 상부에 실장하기 이전에 금속패드(270)가 형성된 이방성 전도 양극산화막(200)을 먼저 회로기판(300)에 구비시킨 다음에 마이크로 LED(100)를 실장할 수 있다. 다시 말해 회로기판(300) 상에 금속 패드(270)가 형성된 이방성 전도 양극산화막(200)을 구비시킨 다음에, 마이크로 LED(100)를 실장하고 그 다음에 상부 전극(290)을 형성시킬 수 있다.
위와 같이 이방성 전도 양극산화막(200)을 이용하여 마이크로 LED 구조체를 제조하는 경우에는 열압착을 위한 별도의 장비나 공정이 필요하지 않게 되고, 양극산화막(200)의 기공홀(201) 내부에 일정간격으로 균일한 길이를 갖는 도전성 물질(250)을 통해 회로기판(300)과 마이크로 LED(100)를 보다 효과적으로 전기적 연결할 수 있게 된다. 또한 제2실시예에 따른 마이크로 LED 구조체를 제조할 경우에는 전도성 물질(250)의 사용량을 줄일 수 있고, 마이크로 LED(100)가 실장되지 않는 영역의 기공홀(201)에 충진되는 전도성 물질(250)의 오버 플로우에 따른 전기적 쇼트 문제를 사전에 예방할 수 있는 장점을 갖는다.
제3실시예
이하, 본 발명의 제3실시예에 대해 살펴본다. 단, 이하 설명되는 실시예는 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명들은 생략한다.
도 6은 본 발명의 바람직한 제3실시예에 따른 마이크로 LED 구조체를 도시한 도면이다. 본 발명의 제3실시예에 따른 마이크로 LED 구조체는, 양극산화막(200)의 모든 기공홀(201)에 전도성 물질(250)이 충진된 제1실시예와는 달리, 기공홀(201)의 단일 개구면적보다 큰 개구면적을 갖는 관통홀(203)을 형성하고 관통홀(203)에 전도성 물질(250)이 충진된다는 점에서 차이가 있다. 다시 말해 제2실시예에서의 관통홀(203)은 금속을 양극산화시켜 형성된 기공홀(201)의 홀 크기보다 더 큰 홀 크기를 갖는다. 기공홀에는 전도성 물질이 충진되지 않는다.
위와 같은 구성상의 차이로 인하여, 제3실시예에 따른 마이크로 LED 구조체는 제1실시예에 비해 방열측면에서 보다 유리하고, 마이크로 LED(100)가 실장되지 않는 영역의 기공홀(201)에 충진되는 전도성 물질(250)의 오버 플로우에 따른 전기적 쇼트 문제를 사전에 예방할 수 있는 장점을 갖는다.
이하에서는 본 발명의 제3실시예에 따른 마이크로 LED 구조체의 제작과정에 대하여 살펴보면, 금속을 양극 산화시켜 형성된 양극산화막(200)의 관통홀(203)에 전도성 물질(250)을 충진하여 이방성 전도 양극산화막(200)을 준비하는 제1단계; 상기 이방성 전도 양극산화막(200) 위에 금속패드(270)를 형성하는 제2단계; 및 상기 금속패드(270) 상에 마이크로 LED(100)를 실장하는 제3단계를 포함한다.
이방성 전도 양극산화막(200)의 제작과정을 먼저 설명하면, 우선 모재인 금속을 양극산화하여 양극산화막(200)을 제작한다. 그 다음 금속 모재를 제거하고, 양극산화막(200)의 배리어층을 제거함으로써, 기공홀(201)의 상, 하가 관통되도록 형성한다. 다만, 제1,2실시예와는 달리 여기서 배리어층을 제거하지 않을 수도 있다. 또한 여기서 도 7(a)에 도시된 바와 같이, 관통홀(203)을 형성한다. 관통홀(203)은 양극산화막(200)의 상면과 하면을 관통하도록 복수 개가 형성된다. 이러한 관통홀(203)은 전술한 양극산화막(200)을 에칭함으로써 형성된다. 관통홀(203)의 지름은 기공홀의 지름보다 더 큰 지름을 갖도록 형성된다. 또한, 인접하는 관통홀(203) 사이에는 복수개의 기공홀(201)이 위치하며, 인접하는 두 개의 기공홀(201) 사이의 이격거리는, 인접하는 두 개의 관통홀(203) 사이의 이격 거리보다 작다. 그 다음, 도 7(b)를 참조하면, 상, 하로 관통된 관통홀(203) 내부를 도전성 물질(250)을 충진한다. 충진 방법은 기공홀(201) 내부에 도전성 물질(250)을 충진할 수 있는 방법이라면 이에 한정은 없다. 도전성 물질(250)이 관통홀(203)의 형성 방향을 따라 일 방향으로 형성됨에 따라 양극산화막(200)이 이방성 전도 양극산화막(200)이 되는 것이다.
그 이후에, 이방성 전도 양극산화막(200)의 적어도 일면에 금속 패드(270)을 형성한다. 다만, 금속 패드(270)는 관통홀(203) 내부에 도전성 물질(250)이 충진된 영역에 대응하여 그 상부에 형성된다. 여기서 각각의 금속 패드(270)는 패터닝되어 서로 이격되도록 형성된다. 이방성 전도 양극산화막(200)의 상면에 형성되는 금속 패드(270)는 마이크로 LED(100)의 제1컨택전극(106)과 전기적으로 연결되도록 하고, 이방성 전도 양극산화막(200)의 하면에 형성되는 금속패드(미도시)는 회로기판(300)의 컨택홀(350)과 전기적으로 연결되도록 한다.
그 이후에 금속 패드(270)의 상면에 마이크로 LED(100)를 전사하여 실장한다. 그리고 마이크로 LED(100)의 상면에 상부 전극(290)을 형성한다. 여기서 상부 전극(290)은 마이크로 LED(100)의 각각에 대하여 개별적으로 형성될 수 있고, 도6에 도시된 바와 같이 하나의 상부 전극(290)이 복수 개의 마이크로 LED(100)의 상면에 형성될 수도 있다. 그 다음 회로기판(300) 상부에 위치시켜 마이크로 LED 구조체를 완성한다.
다만, 마이크로 LED(100)를 금속 패드(270)의 상부에 실장하기 이전에 금속패드(270)가 형성된 이방성 전도 양극산화막(200)을 먼저 회로기판(300)에 구비시킨 다음에 마이크로 LED(100)를 실장할 수 있다. 다시 말해 회로기판(300) 상에 금속 패드(270)가 형성된 이방성 전도 양극산화막(200)을 구비시킨 다음에, 마이크로 LED(100)를 실장하고 그 다음에 상부 전극(290)을 형성시킬 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
100 : 마이크로 LED 200 : 양극산화막
201 : 기공홀 203 : 관통홀
250 : 전도성 물질 270 : 금속패드
300 : 회로기판

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 마이크로 LED;
    상기 마이크로 LED를 구동하는 회로기판;
    상기 마이크로 LED와 상기 회로기판 사이에 구비되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하는 이방성 전도 양극산화막을 포함하되,
    상기 이방성 전도 양극산화막은 금속을 양극 산화시켜 형성된 양극산화막을 형성하는 과정에서 형성되는 구멍인 기공홀의 홀 크기보다 더 큰 홀 크기를 갖고 상기 양극산화막의 상면과 하면을 관통하도록 에칭하여 형성되는 복수개의 관통홀이 더 구비되고,
    인접하는 상기 관통홀 사이에는 복수개의 상기 기공홀이 위치하며, 인접하는 두 개의 상기 기공홀 사이의 이격거리는, 인접하는 두 개의 상기 관통홀 사이의 이격 거리보다 작고,
    상기 관통홀에 전도성 물질이 충진되어 상기 회로기판과 상기 마이크로 LED를 전기적으로 연결하고,
    상기 관통홀은 상기 양극산화막의 상면과 하면을 관통하도록 형성되고,
    상기 기공홀에는 상기 전도성 물질이 충진되지 않는 것을 특징으로 하는 마이크로 LED 구조체.
  5. 삭제
  6. 삭제
  7. 금속을 양극 산화시켜 형성된 양극산화막을 형성하는 과정에서 형성되는 구멍인 기공홀의 홀 크기보다 더 큰 홀 크기를 갖고 상기 양극산화막의 상면과 하면을 관통하도록 에칭하여 형성되는 복수개의 관통홀에 전도성 물질을 충진하여 이방성 전도 양극 산화막을 준비하는 제1단계;
    상기 이방성 전도 양극산화막 위에 금속패드를 형성하는 제2단계; 및
    상기 금속패드 상에 마이크로 LED를 실장하는 제3단계를 포함하고,
    인접하는 상기 관통홀 사이에는 복수개의 상기 기공홀이 위치하며, 인접하는 두 개의 상기 기공홀 사이의 이격거리는, 인접하는 두 개의 상기 관통홀 사이의 이격 거리보다 작은 것을 특징으로 하는 마이크로 LED 구조체의 제조 방법.
  8. 제7항에 있어서,
    상기 이방성 전도 양극산화막의 하부에 상기 마이크로 LED를 구동하는 회로기판을 설치하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 LED 구조체의 제조 방법.
KR1020180001531A 2018-01-05 2018-01-05 마이크로 led 구조체 및 이의 제조방법 KR102536305B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180001531A KR102536305B1 (ko) 2018-01-05 2018-01-05 마이크로 led 구조체 및 이의 제조방법
US16/235,706 US10707394B2 (en) 2018-01-05 2018-12-28 Micro LED structure and method of manufacturing same
CN201910003729.7A CN110010752A (zh) 2018-01-05 2019-01-03 微led构造体及其制造方法
US16/904,102 US10964871B2 (en) 2018-01-05 2020-06-17 Micro LED structure and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180001531A KR102536305B1 (ko) 2018-01-05 2018-01-05 마이크로 led 구조체 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190083736A KR20190083736A (ko) 2019-07-15
KR102536305B1 true KR102536305B1 (ko) 2023-05-24

Family

ID=67141155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180001531A KR102536305B1 (ko) 2018-01-05 2018-01-05 마이크로 led 구조체 및 이의 제조방법

Country Status (3)

Country Link
US (2) US10707394B2 (ko)
KR (1) KR102536305B1 (ko)
CN (1) CN110010752A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349899A (zh) * 2018-04-06 2019-10-18 普因特工程有限公司 微发光二极管吸附体
TWI687912B (zh) * 2018-06-08 2020-03-11 錼創顯示科技股份有限公司 顯示裝置
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
CN111180478B (zh) * 2019-12-26 2022-05-13 华灿光电(苏州）有限公司 微型发光二极管外延片、显示阵列及其制作方法
KR102416148B1 (ko) 2020-06-15 2022-07-04 고려대학교 산학협력단 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법
TWI811680B (zh) * 2021-05-20 2023-08-11 錼創顯示科技股份有限公司 發光二極體微型顯示裝置
KR20230077869A (ko) * 2021-11-26 2023-06-02 (주)포인트엔지니어링 마이크로 범프 어레이
KR20230117007A (ko) * 2022-01-28 2023-08-07 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332983A (ja) 2004-05-20 2005-12-02 Citizen Electronics Co Ltd 光半導体パッケージ及びその製造方法
US20170338374A1 (en) 2015-05-21 2017-11-23 Goertek, Inc. Transferring Method, Manufacturing Method, Device and Electronic Apparatus of Micro-LED
JP2017539097A (ja) * 2015-07-14 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置、及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209481A (en) * 1976-04-19 1980-06-24 Toray Industries, Inc. Process for producing an anisotropically electroconductive sheet
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2006126788A (ja) * 2004-09-29 2006-05-18 Seiko Epson Corp 液晶装置及び電子機器
JP2006278014A (ja) * 2005-03-28 2006-10-12 Three M Innovative Properties Co 異方導電性構造体
EP2073316A4 (en) * 2006-09-26 2010-07-21 Hitachi Chemical Co Ltd ANISOTROPIC CONDUCTIVE ADHESIVE COMPOSITION, ANISOTROPIC CONDUCTIVE FILM, CIRCUIT ELEMENT CONNECTION STRUCTURE, AND METHOD OF MANUFACTURING COATED PARTICLES
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
TWI548058B (zh) 2010-04-19 2016-09-01 鴻海精密工業股份有限公司 Led陣列封裝結構及其製造方法
KR101452768B1 (ko) 2012-08-21 2014-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP5752741B2 (ja) * 2012-09-26 2015-07-22 富士フイルム株式会社 多層基板および半導体パッケージ
CN105492659B (zh) * 2013-08-30 2018-06-01 富士胶片株式会社 金属填充微细结构体的制造方法
CN106063041B (zh) * 2014-01-27 2019-01-08 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
CN103811102A (zh) * 2014-02-19 2014-05-21 上海和辉光电有限公司 各向异性导电膜及其制造方法
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US9935136B2 (en) * 2015-11-27 2018-04-03 Innolux Corporation Manufacturing method of display with lighting devices
TWI685961B (zh) * 2016-06-17 2020-02-21 優顯科技股份有限公司 光電半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332983A (ja) 2004-05-20 2005-12-02 Citizen Electronics Co Ltd 光半導体パッケージ及びその製造方法
US20170338374A1 (en) 2015-05-21 2017-11-23 Goertek, Inc. Transferring Method, Manufacturing Method, Device and Electronic Apparatus of Micro-LED
JP2017539097A (ja) * 2015-07-14 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置、及び電子機器

Also Published As

Publication number Publication date
US20190214537A1 (en) 2019-07-11
CN110010752A (zh) 2019-07-12
US10707394B2 (en) 2020-07-07
US20200335680A1 (en) 2020-10-22
KR20190083736A (ko) 2019-07-15
US10964871B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
KR102536305B1 (ko) 마이크로 led 구조체 및 이의 제조방법
KR102471582B1 (ko) 마이크로 led 전사헤드
KR102517784B1 (ko) 마이크로 led 흡착체
KR20190114330A (ko) 마이크로 led 전사헤드
US20200388737A1 (en) Anodic oxide film for electric contact, optoelectronic display, and method of manufacturing optoelectronic display
US10886446B2 (en) Micro LED structure and method of manufacturing same
US20190305036A1 (en) Micro led semi-finished product module
KR20200025079A (ko) 전사헤드
US11342207B2 (en) Micro LED transfer head
KR102498112B1 (ko) 마이크로 led 전사 헤드
KR102527138B1 (ko) 마이크로 led 전사 시스템
KR20200001323A (ko) 마이크로 led 전사헤드
KR20200005237A (ko) 마이크로 led 전사 헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20200020208A (ko) 마이크로 led 전사 시스템
KR102643764B1 (ko) 마이크로 led 전사헤드
KR20190122367A (ko) 마이크로 led 전사 시스템
KR102541195B1 (ko) 마이크로 led 전사헤드
KR102498037B1 (ko) 마이크로 led 흡착체
US20230008795A1 (en) Method for manufacturing micro led display
KR102540859B1 (ko) 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR102471583B1 (ko) 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
KR20190124920A (ko) 소자 전사 헤드
KR20200020207A (ko) 마이크로 led 전사헤드
KR20210020433A (ko) 마이크로 led 디스플레이 제작 방법
KR20210025217A (ko) 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 디스플레이 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)