KR102416148B1 - 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법 - Google Patents

최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR102416148B1
KR102416148B1 KR1020200072237A KR20200072237A KR102416148B1 KR 102416148 B1 KR102416148 B1 KR 102416148B1 KR 1020200072237 A KR1020200072237 A KR 1020200072237A KR 20200072237 A KR20200072237 A KR 20200072237A KR 102416148 B1 KR102416148 B1 KR 102416148B1
Authority
KR
South Korea
Prior art keywords
layer
emitting diode
light emitting
passivation layer
micro light
Prior art date
Application number
KR1020200072237A
Other languages
English (en)
Other versions
KR20210155127A (ko
Inventor
성태연
이다훈
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200072237A priority Critical patent/KR102416148B1/ko
Priority to US17/106,508 priority patent/US20210391501A1/en
Publication of KR20210155127A publication Critical patent/KR20210155127A/ko
Application granted granted Critical
Publication of KR102416148B1 publication Critical patent/KR102416148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

본 발명은 Ⅲ-Ⅴ족 화합물 기반의 마이크로 발광 다이오드의 최적화된 패시베이션(passivation)층을 형성하여 마이크로 발광 다이오드의 누설 전류(leakage current)를 줄이는 기술에 관한 것으로, 마이크로 발광 다이오드의 패시베이션(passivation)층을 서로 다른 증착 방법을 이용하여 형성된 제1 및 제2 패시베이션(passivation)층으로 포함함으로써 측벽(side wall)의 누설 전류(leakage current) 효율적으로 줄여 마이크로 발광 다이오드의 효율을 향상시키는 기술에 관한 것이다.

Description

최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법{MICRO-LED INCLUDING OPTIMIZED PASSIVATION LAYER AND FABRICATING METHOD THEREOF}
본 발명은 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조기술에 관한 것으로, 보다 구체적으로, Ⅲ-Ⅴ족 화합물 기반의 마이크로 발광 다이오드의 최적화된 패시베이션(passivation)층을 형성하여 마이크로 발광 다이오드의 누설 전류(leakage current)를 줄이고, 마이크로 발광 다이오드의 효율을 향상시키는 기술에 관한 것 이다.
LCD (Liquid Crystal Display) 및 OLED(Organic Light-Emitting Diode)와 같은 현재 상용 디스플레이 기술의 지속적인 발전에도 불구하고, 차세대 디스플레이로 사용하기 위한 요구 사항을 충족시키기 위해 성능을 더욱 향상 시킬 필요성이 존재한다.
반면에, Inorganic-based micro light-emitting diodes(micro-LEDs)는 빠른 응답(fast response), 적은 전력 소모(low power consumption, outstanding resolution), 열 안정성(thermal stability) 등 우수한 특성을 가지므로, 웨어러블 장치(wearable device), 대 면적 디스플레이(large area display), visible light communication (VLC), 마이크로 디스플레이(micro display), 바이오 메디컬(biomedical) 등 다양한 응용분야(application)에 이용될 잠재가능성을 가지고 있다.
또한, 마이크로 발광 다이오드는 비교적 새로운 기술이기 때문에 아직 연구개발이 충분히 진행되어 있지 않으며, 제조공정의 최적화도 실현되어 있지 않기 때문에 많은 문제점 (Epitaxy and chip processing, assembly technologies, mass transfer technologies)을 가지고 있다.
또한, 이러한 우수한 특성으로 인해 마이크로 발광 다이오드는 디스플레이 및 광 유전학 및 다중 사이트 뉴런 자극과 같은 생의학 응용 분야에서 사용할 수 있는 잠재력이 큰 것으로 알려져 있다.
그러나, 디스플레이에서의 응용을 위해, 마이크로의 제조 공정, 균일 한 에피택셜 층 (결함 밀도가 낮은)의 성장, 향상된 발광 다이오드성능, 대량 전송 및 패키징과 같은 LED는 적절히 최적화될 필요성이 존재한다.
기존 발광 다이오드(> 300 μm Х 300 μm)와 달리 마이크로 발광 다이오드(<100 μm Х 100 μm)는 칩 크기가 작기 때문에 (즉, 표면 대 부피 비율이 큰) 심각한 공정 문제가 발생될 수 있다. 주요 도전 과제 중 하나는 SRH(Shockley Read-Hall) 비 방사성 재조합과 관련이 있고, 종래 기술에 따른 발광 다이오드는 칩 분리를 위한 유도 결합 플라즈마 반응성 이온 에칭(ICP-RIE)의 결과로 발생하는 측벽 손상에 의해 유도될 수 있다.
측벽(증가 된 측벽)의 증가로 인해 더 작은 발광 다이오드는 더 높은 SRH 재조합을 생성될 수 있다.
그러나, 이러한 장애와는 별도로, 마이크로 발광 다이오드(<10 μm Х 10 μm)는 비용과 해상도 측면에서 이점이 존재한다. 마이크로 패시브의 결함 관련 재조합 거동을 개선하기 위해 상이한 유형의 측벽 패시베이션 프로세스가 수행되어야 한다.
플라즈마 패시베이션 화학 증착(plasma-enhanced chemical vapor deposition, PECVD) 기술은 측벽 패시베이션 프로세스를위한 툴로서 널리 사용되어왔다.
GaN 기반 발광 다이오드의 상업 생산에서 이 기술은 증착 속도가 빠르지만 플라즈마로 인한 측벽 손상을 일으켜 누설 전류를 생성 할 수 있다.
한편, 원자 층 증착(atomic layer deposition, ALD) 기술은 스텝 커버리지 및 층 두께의 정밀한 제어를 포함하여 장점이 있으며 효과적으로 측벽 결함에 의해 발생 된 누설 전류를 억제한다.
측벽에 증착 된 유전층의 두께는 평면 표면 영역의 두께보다 상대적으로 얇다.
따라서, 스폿(spot)이 얇을수록 작동 시 측벽에서 유전체 파괴 또는 유전체 막의 개방으로 인해 마이크로 발광 다이오드에 장애가 발생될 수 있다.
또한, ALD의 낮은 증착 속도는 두꺼운 유전체 막(예를 들어, 증착)을 어렵게 하는 문제점이 존재함에 따라 상술한 기술들을 장점을 포함하고, 단점을 제외하는 기술에 따라 설계된 마이크로 발광 다이오드 및 그 제조 방법을 제시할 필요성이 존재한다.
칩 사이즈가 작아짐에 따라 측벽 이슈(sidewall issue)가 발생할 수 있다. 칩의 분리(isolation)를 위해 ICP-RIE 공정을 할 때 측벽 데미지(sidewall damage)가 발생하며 칩 사이즈가 감소함에 따라 둘레 대 면적 비율(perimeter to area ratio)은 증가될 수 있다.
이는, 심한 SRH 비방 사형 재조합(Shockley Read-Hall non-radiative recombination)을 초래하여 칩의 성능을 떨어뜨리고, SRH 비방 사형 재조합을 줄이기 위한 몇몇 방법이 존재하는데, 그 중에 패시베이션(passivation)은 가장 효율적인 방법 중 에 하나이므로, 마이크로 발광 다이오드의 최적화된 패시베이션층을 개발할 필요성이 존재한다.
한국공개특허 제10-2019-0083736호, "마이크로 LED 구조체 및 이의 제조방법" 한국공개특허 제10-2019-0120299호, "반도체 장치 및 반도체 장치의 제작 방법" 미국공개특허 제2019/0115274호, "BACKPLANE STRUCTURE AND PROCESS FOR MICRODRIVER AND MICRO LED" 한국공개특허 제10-2018-0013745호, "반도체 패터닝 애플리케이션들을 위한 도핑된 ALD 막들" 국제공개특허 제2019/089697호, "REDUCTION IN LEAKAGE CURRENT AND INCREASE IN EFFICIENCY OF III-NITRIDE LEDS BY SIDEWALL PASSIVATION USING ATOMIC LAYER DEPOSITION"
본 발명은 100μm 이하의 크기를 가지는 마이크로 발광 다이오드의 측벽을 효과적으로 패시베이션(passivation)하는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명은 이중 패시베이션(double passivation)층을 통하여 마이크로 발광 다이오드의 누설 전류(leakage current) 특성을 개선하는 것을 목적으로 한다.
본 발명은 ALD(atomic layer deposition) 방법과 PECVD(plasma-enhanced chemical vapor deposition) 방법을 혼합 사용하여 최소 200nm 이상의 두께를 가지는 유전체(dielectric)층을 이중 패시베이션(double passivation)층으로 포함하는 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 온(on)/오프(off)를 반복적으로 수행하여도 전류 특성의 변화가 없어 신뢰성이 향상된 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 반도체층과 유전체층의 계면에서 반도체층의 원자가 유전체층으로 확산되는 것을 효과적으로 억제하는 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명은 이중 패시베이션(double passivation)층에 기반한 굴절률(refractive index) 제어에 따라 마이크로 발광 다이오드의 광 추출 성능을 향상시키는 것을 목적으로 한다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 측벽(side wall) 손상 유도 전류를 억제하는 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명은 ALD(atomic layer deposition) 방법의 층 두께 정밀 제어의 장점과 PECVD(plasma-enhanced chemical vapor deposition) 방법의 ALD(atomic layer deposition) 방법에 대비하여 증착 속도가 빠르다는 장점을 결합하여 SRH 비방 사형 재조합(Shockley Read-Hall non-radiative recombination)을 효과적으로 방지할 수 있는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 마이크로 발광 다이오드는 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층, 제1 패시베이션(passivation)층, 제2 패시베이션(passivation)층, 제1 전극 및 제2 전극을 포함하고, 상기 제1 패시베이션(passivation)층은 ALD(atomic layer deposition) 방법을 이용하여 상기 중간층, 상기 활성층, 상기 전자차단(electron blocking)층 및 상기 제2 반도체층의 측벽(side wall)에 형성되고, 상기 제2 패시베이션(passivation)층은 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 형성되며, 상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽(side wall)을 패시베이션할 수 있다.
상기 제1 패시베이션(passivation)층의 두께는 상기 ALD(atomic layer deposition) 방법을 이용하여 20nm 내지 50nm로 형성될 수 있다.
상기 제2 패시베이션(passivation)층의 두께는 상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 250nm 내지 280nm로 형성될 수 있다.
상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 Al2O3, SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 적어도 하나의 유전체(dielectric) 물질로 형성될 수 있다.
상기 제2 패시베이션(passivation)층은 상기 제1 패시베이션(passivation)층이 상기 Al2O3로 형성될 경우, 상기 SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 어느 하나의 유전체(dielectric) 물질로 형성될 수 있다.
본 발명의 일실시예에 따른 마이크로 발광 다이오드는 기판을 더 포함하고, 상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층은 상기 기판상에 순차적으로 적층되어, 에피층으로 형성될 수 있다.
상기 에피층은 상기 제1 반도체층 및 상기 제2 반도체층에서 공급되는 전자와 정공을 상기 활성층에서 재결합시켜 여분의 에너지를 광으로 변환시켜 출력할 수 있다.
상기 제1 반도체층은 n형 불순물이 도핑된 질화갈륨(GaN) 반도체층(n-GaN)으로서, 전자를 공급하고, 상기 제2 반도체층은 p형 불순물이 도핑된 질화갈륨(GaN) 반도체층(p-GaN)으로서, 정공을 공급하며, 상기 활성층은, 상기 제1 반도체층과 상기 제2 반도체층으로부터 공급받은 전자와 정공을 재결합하여 여분의 에너지를 광으로 변환하여 출력할 수 있다.
상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽으로부터 상기 p형 불순물에 해당하는 원자가 상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층이 이루는 유전(dielectric) 층으로 확산(diffusion)되는 것을 억제할 수 있다.
본 발명의 일실시예에 따르면 마이크로 발광 다이오드는 래터럴(Lateral) 구조, 플립 칩(Flip-Chip) 구조 및 버티컬(Vertical) 구조 중 어느 하나의 구조로 형성될 수 있다.
본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법은 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층, 제1 패시베이션(passivation)층, 제2 패시베이션(passivation)층, 제1 전극 및 제2 전극을 포함하는 마이크로 발광 다이오드의 제조 방법에 있어서, 상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 순차적으로 적층 형성한 후, 상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 포함하는 발광 다이오드 칩을 ICP-RIE 에칭하여 분리하는 단계, 상기 발광 다이오드 칩의 측벽에 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층을 형성하는 단계 및 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 상기 제2 패시베이션(passivation)층을 형성하는 단계를 포함하고, 상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽(side wall)을 패시베이션할 수 있다.
상기 발광 다이오드 칩의 측벽에 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층을 형성하는 단계는 상기 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층의 두께를 20nm 내지 50nm로 형성하는 단계를 포함할 수 있다.
상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 상기 제2 패시베이션(passivation)층을 형성하는 단계는, 상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제2 패시베이션(passivation)층의 두께를 250nm 내지 280nm로 형성하는 단계를 포함할 수 있다.
본 발명은 100μm 이하의 크기를 가지는 마이크로 발광 다이오드의 측벽을 효과적으로 패시베이션(passivation)하는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명은 이중 패시베이션(double passivation)층을 통하여 마이크로 발광 다이오드의 누설 전류(leakage current) 특성을 개선할 수 있다.
본 발명은 ALD(atomic layer deposition) 방법과 PECVD(plasma-enhanced chemical vapor deposition) 방법을 혼합 사용하여 최소 200nm 이상의 두께를 가지는 유전체(dielectric)층을 이중 패시베이션(double passivation)층으로 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 온(on)/오프(off)를 반복적으로 수행하여도 전류 특성의 변화가 없어 신뢰성이 향상된 마이크로 발광 다이오드를 제공할 수 있다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 반도체층과 유전체층의 계면에서 반도체층의 원자가 유전체층으로 확산되는 것을 효과적으로 억제하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명은 이중 패시베이션(double passivation)층에 기반한 굴절률(refractive index) 제어에 따라 마이크로 발광 다이오드의 광 추출 성능을 향상시킬 수 있다.
본 발명은 이중 패시베이션(double passivation)층에 기반하여 측벽(side wall) 손상 유도 전류를 억제하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명은 ALD(atomic layer deposition) 방법의 층 두께 정밀 제어의 장점과 PECVD(plasma-enhanced chemical vapor deposition) 방법의 ALD(atomic layer deposition) 방법에 대비하여 증착 속도가 빠르다는 장점을 결합하여 SRH 비방 사형 재조합(Shockley Read-Hall non-radiative recombination)을 효과적으로 방지할 수 있는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
도 1 내지 도 3은 본 발명의 일실시예에 따른 마이크로 발광 다이오드를 설명하는 도면이다.
도 4a는 본 발명의 일실실시예에 따른 마이크로 발광 다이오드의 제조 방법을 설명하는 도면이다.
도 4b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법에서 LED칩을 분리하는 단계를 추가 설명하는 도면이다.
도 5a 내지 도 6d는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 동작 특성을 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드에서 제1 및 제2 패시베이션층의 원자 확산 방지 특성을 설명하는 도면이다.
도 8은 종래 기술에 따른 마이크로 발광 다이오드의 누설 전류 특성을 설명하는 도면이다.
도 9는 마이크로 발광 다이오드의 크기 변화에 따른 방출 특성을 설명하는 도면이다.
도 10a 및 도 10b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 전류 밀도 전압 특성을 설명하는 도면이다.
도 11은 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 방출 특성을 설명하는 도면이다.
도 12는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 서로 다른 크기 별 이상 계수(ideality factors)를 설명하는 도면이다.
도 13a 및 도 13b는 본 발명의 일실시예에 따른 외부 양자 효율(external quantum efficiency, EQE)를 설명하는 도면이다.
도 14는 본 발명의 일실시예에 따른 플립 칩(Flip-Chip) 구조의 마이크로 발광 다이오드를 설명하는 도면이다.
도 15는 본 발명의 일실시예에 따른 버티컬(Vertical) 구조의 마이크로 발광 다이오드를 설명하는 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1 내지 도 3은 본 발명의 일실시예에 따른 마이크로 발광 다이오드를 설명하는 도면이다.
구체적으로 도 1은 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 구성요소를 예시한다.
도 1을 참고하면, 본 발명의 일실시예에 따른 마이크로 발광 다이오드(100)는 제1 반도체층(120), 중간층(130), 활성층(140), 전자차단(electron blocking)층(150), 제2 반도체층(160), 제1 패시베이션(passivation)층(170), 제2 패시베이션(passivation)층(172), 제1 전극(180) 및 제2 전극(190)을 포함하고, 기판(110)을 더 포함한다.
본 발명의 일실시예에 따르면 기판(110)은 질화갈륨(GaN) 박막을 성장시키기 위해 구성되며, 질화갈륨(GaN) 단결정 기판이 바람직하지만, 질화갈륨(GaN) 단결정 기판에 대비하여 상대적으로 구하기 쉽고 가격이 싼 사파이어(Al2O3)나 실리콘 카바이드(silicon carbide, SiC)와 같은 이종 기판으로 대체 가능하다.
예를 들어, 도 1에서 설명하는 마이크로 발광 다이오드는 래터럴(lateral) 구조의 마이크로 발광 다이오드를 포함하고, 도 14에서는 플립 칩(Flip-Chip) 구조의 마이크로 발광 다이오드를 설명하며, 도 15에서는 버티컬(Vertical) 구조의 마이크로 발광 다이오드를 설명하도록 한다.
본 발명의 일실시예에 따르면 마이크로 발광 다이오드는 래터럴(Lateral) 구조, 플립 칩(Flip-Chip) 구조 및 버티컬(Vertical) 구조 중 어느 하나의 구조로 형성될 수 있다.
일례로, 제1 반도체층(120)은 n형 불순물이 도핑된 질화갈륨(GaN) 반도체층(n-GaN)으로서, 전자를 공급할 수 있다.
본 발명의 일실시예에 따르면 제1 반도체층(120)은 Si가 도핑된 질화갈륨(GaN) 반도체층(n-GaN)을 포함할 수 있다.
예를 들어, 제1 반도체층(120)은 발광 영역에 전자(electron)을 공급하는 역할을 수행하고, 구조에 따라 전류 퍼짐(current spreading) 특성을 결정할 수 있다.
예를 들어, 제1 반도체층(120)의 하부에는 un-GaN 층이 추가로 위치하고, un-GaN 층 하부에는 버퍼(buffer)층이 더 포함될 수 있다.
예를 들어, 버퍼층은 기판 위에 이종물질인 질화갈륨(GaN)을 성장시키기 위한 완충층에 해당될 수 있다.
일례로, 중간층(130)은 질화갈륨인듐(InGaN)과 질화갈륨(GaN)이 혼합되어 형성되고, 제1 반도체층(120)과 활성층(140) 사이에 위치한다.
예를 들어, 중간층(130)과 활성층(140)은 MQW(Multiple Quantum Well)층으로 지칭될 수 있고, 서로 다른 밴드갭(band-gap)을 가진 질화갈륨인듐(InGaN)과 질화갈륨(GaN) 반복 구조를 통해 특정 파장의 광자를 방출하는 영역일 수 있다. 여기서, 중간층(130)의 디자인(design)에 의해 발광 효율이 결정될 수 있다.
본 발명의 일실시예에 따르면 활성층(140)은 제1 반도체층(120)과 제2 반도체층(160)으로부터 공급받은 전자와 정공을 재결합하여 여분의 에너지를 광으로 변환하여 출력할 수 있다.
일례로, 활성층(140)은 질화갈륨인듐(InGaN)과 질화갈륨(GaN)이 혼합되어 형성될 수 있다.
본 발명의 일실시예에 따르면, 활성층(140)은 중간층(130)과 전자차단(electron blocking)층(150) 사이에 위치할 수 있다.
일례로, 전자차단(electron blocking)층(150)은 Mg가 AlGaN 층으로 형성될 수 있다.
본 발명의 일실시예에 따르면 제2 반도체층(160)은 p형 불순물이 도핑된 질화갈륨(GaN) 반도체층(p-GaN)으로서, 정공을 공급할 수 있다.
일례로, 제2 반도체층(160)은 Mg가 도핑된 질화갈륨(GaN) 반도체층(p-GaN)일 수 있다.
본 발명의 일실시예에 따르면 제1 패시베이션층(170)은 ALD(atomic layer deposition) 방법을 이용하여 중간층(130), 활성층(140), 전자차단(electron blocking)층(150) 및 제2 반도체층(160)의 측벽(side wall)에 형성될 수 있다.
일례로, 제1 패시베이션층(170)의 두께는 ALD(atomic layer deposition) 방법을 이용하여 20nm 내지 50nm로 형성될 수 있다.
본 발명의 일실시예에 따르면 제1 패시베이션(passivation)층(170)은 Al2O3, SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 적어도 하나의 유전체(dielectric) 물질로 형성되어 유전체(dielectric)층을 이룰 수 있다.
일례로, 제1 패시베이션(passivation)층(170)은 측벽(side wall)을 패시베이션할 수 있다.
본 발명의 일실시예에 따르면 제2 패시베이션(passivation)층(172)은 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 제1 패시베이션(passivation)층(170) 상에 형성될 수 있다.
일례로, 제2 패시베이션(passivation)층(172)의 두께는 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 250nm 내지 280nm로 형성될 수 있다.
따라서, 본 발명은 ALD(atomic layer deposition) 방법과 PECVD(plasma-enhanced chemical vapor deposition) 방법을 혼합 사용하여 최소 200nm 이상의 두께를 가지는 유전체(dielectric)층을 이중 패시베이션(double passivation)층으로 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명의 일실시예에 따르면 제2 패시베이션(passivation)층(172)은 Al2O3, SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 적어도 하나의 유전체(dielectric) 물질로 형성되어 유전체(dielectric)층을 이룰 수 있다.
일례로, 제2 패시베이션(passivation)층(172)은 제1 패시베이션(passivation)층(170)이 Al2O3로 형성될 경우, SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 어느 하나의 유전체(dielectric) 물질로 형성될 수 있다. 즉, 제1 패시베이션(passivation)층(170)과제2 패시베이션(passivation)층(172)은 서로 다른 유전체 물질로 형성될 수 있다.
또한, 본 발명은 100μm 이하의 크기를 가지는 마이크로 발광 다이오드의 측벽을 효과적으로 패시베이션(passivation)하는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
본 발명의 일실시예에 따르면 제1 패시베이션(passivation)층(170) 및 제2 패시베이션(passivation)층(172)은 측벽(side wall)을 패시베이션하여 마이크로 발광 다이오드(100)의 누설 전류를 효과적으로 억제할 수 있다.
따라서, 본 발명은 이중 패시베이션(double passivation)층을 통하여 마이크로 발광 다이오드의 누설 전류(leakage current) 특성을 개선할 수 있다.
본 발명의 일실시예에 따르면 제1 패시베이션(passivation)층(170) 및 제2 패시베이션(passivation)층(172)은 이중 패시베이션(double passivation)층을 이루며 약 300nm의 두께로 형성될 수 있다.
일례로, 제1 패시베이션(passivation)층(170) 및 제2 패시베이션(passivation)층(172)은 측벽으로부터 p형 불순물에 해당하는 원자가 제1 패시베이션(passivation)층(170) 및 제2 패시베이션(passivation)층(172)이 이루는 유전(dielectric) 층으로 확산(diffusion)되는 것을 억제할 수 있다.
예를 들어, 제1 패시베이션(passivation)층(170) 및 제2 패시베이션(passivation)층(172)은 Ga 원자가 확산되는 것을 방지할 수 있다.
일례로, 제1 반도체층(120), 중간층(130), 활성층(140), 전자차단(electron blocking)층(150), 제2 반도체층(160)은 기판(110)상에 순차적으로 적층되어, 에피층으로 형성될 수 있으며, 에피층은 발광 다이오드칩에 해당될 수 있다.
일례로, 에피층은 제1 반도체층(120) 및 제2 반도체층(160)에서 공급되는 전자와 정공을 활성층(140)에서 재결합시켜 여분의 에너지를 광으로 변환시켜 출력할 수 있다.
본 발명의 일실시예에 따르면 제1 전극(180)은 제1 반도체층(130)을 식각하지 않은 나머지 영역의 상부에서 n-오믹 컨택층이 형성되고, n-오믹 컨택층 상에 형성될 수 있다.
일례로, 제2 전극(190)은 제2 반도체층(160)을 식각하지 않은 나머지 영역의 상부에서 p-오믹 컨택층이 형성되고, p-오믹 컨택층 상에 형성될 수 있다.
본 발명의 일실시예에 따른 마이크로 발광 다이오드(100)는 레드(red) 마이크로 발광 다이오드, 블루(blue) 마이크로 발광 다이오드 및 그린(green) 마이크로 발광 다이오드 중 적어도 하나를 포함할 수 있다.
예를 들어, 마이크로 발광 다이오드(100)는 Ⅲ-Ⅴ족 화합물 기반 마이크로 발광 다이오드로 Ⅲ-Ⅴ족 화합물의 밴드갭 에너지에 따라 레드, 블루 및 그린을 구현할 수 있다.
도 2 및 도 3은 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 입체 구성을 예시한다.
도 2를 참고하면 마이크로 발광 다이오드(200)는 에피층(210), 제2 전극(220), 제1 패시베이션(passivation)층(230), 제1 전극(240) 및 제2 패시베이션(passivation)층(250)으로 구성될 수 있다.
일례로, 제1 패시베이션(passivation)층(230)은 ALD방법을 이용하여 형성되고, 제2 패시베이션(passivation)층(250)은 PECVD방법을 이용하여 형성될 수 있다.
본 발명의 마이크로 발광 다이오드(200)는 에피층(210)을 형성하고, 에피층(210) 상에 제2 전극(220)을 형성하기 위한 p-오믹 컨택층을 형성하며, ALD방법을 이용하여 제1 패시베이션(passivation)층(230)을 형성하고, 제1 전극(240)을 형성하기 위한 n-오믹 컨택층을 형성하며, PECVD방법을 이용하여 제2 패시베이션(passivation)층(250)을 형성하는 순서를 통해 형성될 수 있다.
도 3을 참고하면, 마이크로 발광 다이오드(300)는 발광 다이오드칩(310), 유전체 패시베이션층(320), 전극(330), 전극 패드층(340)을 포함할 수 있다.
일례로, 발광 다이오드칩(310)은 에피층(210)에 대응될 수 있고, 유전체 패시베이션층(320)은 제1 패시베이션(passivation)층(230) 및 제2 패시베이션(passivation)층(230)의 결합 구조에 대응될 수 있다.
본 발명의 일실시예에 따르면 발광 다이오드칩(310)은 ICP-RIE 에칭(etching) 공정을 통하여 분리될 수 있으며, ICP-RIE 에칭(etching) 공정에 따라 발광 다이오드칩(310)의 각도가 조절될 수 있다.
일례로, 유전체 패시베이션층(320)은 ALD방법 및 PECVD방법을 이용하여 형성될 수 있다.
도 4a는 본 발명의 일실실시예에 따른 마이크로 발광 다이오드의 제조 방법을 설명하는 도면이다.
도 4a를 참고하면, 본 발명의 일실실시예에 따른 마이크로 발광 다이오드의 제조 방법은 단계(S401)에서 LED칩을 분리한다.
즉, 마이크로 발광 다이오드의 제조 방법은 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 순차적으로 적층 형성한 후, 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 포함하는 발광 다이오드 칩을 ICP-RIE 에칭하여 LED칩을 분리할 수 있다. 예를 들어, LED 칩은 발광 다이오드 칩을 지칭할 수 있다.
단계(S402)에서 본 발명의 일실실시예에 따른 마이크로 발광 다이오드의 제조 방법은 제1 및 제2 패시베이션층을 형성한다.
즉, 마이크로 발광 다이오드의 제조 방법은 발광 다이오드 칩의 측벽에 ALD(atomic layer deposition) 방법을 이용하여 제1 패시베이션(passivation)층을 형성하고, PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 제1 패시베이션(passivation)층 상에 제2 패시베이션(passivation)층을 형성할 수 있다.
단계(S403)에서 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법은 제1 전극 및 제2 전극을 형성한다.
즉, 마이크로 발광 다이오드의 제조 방법은 제1 반도체층으로부터 제1 전극을 형성하고, 제2 반도체층으로부터 제2 전극을 형성한다.
단계(S404)에서 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법은 제1 및 제2 전극 패드층을 형성한다.
즉, 마이크로 발광 다이오드의 제조 방법은 제1 전극과 제2 전극을 덮는 제1 및 제2 전극 패드층을 형성할 수 있다.
따라서, 본 발명은 이중 패시베이션(double passivation)층에 기반한 굴절률(refractive index) 제어에 따라 마이크로 발광 다이오드의 광 추출 성능을 향상시킬 수 있다.
도 4b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법에서 LED칩을 분리하는 단계를 추가 설명하는 도면이다.
도 4b를 참고하면, 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 제조 방법은 LED칩을 분리함에 있어서, ICP-RIE 공정을 수행하는데 이 공정에서 사용되는 가스의 종류, 양, 파워를 조절하여 발광 다이오드 소자의 형성 각도를 조절하고, 누설 특성도 변경할 수 있다.
이미지(400), 이미지(410), 이미지(420) 및 이미지(430)은 ICP-RIE 공정에 따라 각도 조절의 예를 예시하며, 이미지(400) 및 이미지(410)은 PR 마스크를 사용하였고, 이미지(420) 및 이미지(430)은 SiO2 마스크가 이용되었다.
이미지(400) 및 이미지(410)이 이미지(420) 및 이미지(430)에 대비하여 작은 각도를 나타내고 있으며, PR(photoresist) 마스크보다 SiO2 마스크가 상대적으로 더 단단하기 때문이므로, 효율적인 패시베이션을 위해서는 SiO2 마스크 기반 ICP-RIE 공정이 패시베이션에 의한 누설 전류 차단에 더 유리할 수 있다.
도 5a 내지 도 6d는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 동작 특성을 설명하는 도면이다.
구체적으로, 도 5a 내지 도 5e는 도 5a에 개시된 6개의 마이크로 발광 다이오드 샘플의 동작에 따른 광 파워 변화를 예시한다.
도 5a를 참고하면, 제1 샘플(500), 제2 샘플(501), 제3 샘플(502), 제4 샘플(503), 제5 샘플(504) 및 제6 샘플(505)의 이미지를 예시한다.
제1 샘플(500) 내지 제6 샘플(505)은 서로 다른 개수의 턴 온 상태의 마이크로 발광 다이오드를 포함하고 있고, 제1 샘플(500)이 턴 온된 마이크로 발광 다이오드가 가장 적고, 제6 샘플(505)이 턴 온된 마이크로 발광 다이오드 샘플이 가장 많다.
도 5b 내지 도 5e는 제1 샘플(500) 내지 제6 샘플(505)의 광 특성 변화를 예시한다.
도 5b의 그래프(510) 및 도 5c의 그래프(520)를 참고하면, 제3 샘플(502)이 제6 샘플(505)보다 전압 대비 전류가 더 높음을 확인할 수 있다.
또한, 제1 샘플(500)에 대비하여 다른 샘플들이 전압 대비 전류가 더 높음을 확인할 수 있다.
한편, 도 5d의 그래프(530) 및 도 5e의 그래프(540)는 전류 대비 파워 세기를 예시한다.
도 5d의 그래프(530) 및 도 5e의 그래프(540)를 살펴보면, 제1 샘플(500)이 다른 샘플들에 대비하여 전류 대비 파워 세기가 큼을 나타낸다.
또한, 도 5a를 참고하면, 제1 샘플(500)이 상대적으로 적은 수의 발광 다이오드가 턴 온된 상태이나, 상대적으로 높은 전류 대비 파워 세기를 나타내는 만큼 패시베이션을 통해 누설 전류를 감소시키는 것이 매우 주요할 수 있으며, 이중 패시베이션층이 적용된 제1 샘플(500)이 이중 패시베이션층이 적용되지 않은 나머지 샘플들 보다 상대적으로 누설 전류를 감소시키는 것을 확인할 수 있다.
도 6a 내지 도 6d는 단일 패시베이션층을 포함하는 마이크로 발광 다이오드와 이중 패시베이션층을 포함하는 마이크로 발광 다이오드의 반복 측정 결과를 비교한다.
도 6a의 그래프(600) 및 도 6b의 그래프(610)는 단일 패시베이션층을 포함하는 마이크로 발광 다이오드의 반복 측정 결과를 예시하고, 도 6c의 그래프(620) 및 도 6d의 그래프(630)은 이중 패시베이션층을 포함하는 마이크로 발광 다이오드의 반복 측정 결과를 예시한다.
그래프(600) 및 그래프(610)은 반복 측정결과 전압 대비 전류 밀도 측정 결과가 약간의 변동이 확인되나, 그래프(620) 및 그래프(630)을 살펴보면 반복 측정결과 전압 대비 전류 밀도 측정 결과에 따른 전류 특성의 변화가 크지 않음을 나타낸다.
따라서, 본 발명은 이중 패시베이션(double passivation)층에 기반하여 온(on)/오프(off)를 반복적으로 수행하여도 전류 특성의 변화가 없어 신뢰성이 향상된 마이크로 발광 다이오드를 제공할 수 있다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드에서 제1 및 제2 패시베이션층의 원자 확산 방지 특성을 설명하는 도면이다.
도 7a는 단일 패시베이션층을 포함하는 마이크로 발광 다이오드의 원자 확산 데이터를 예시하고, 도 7b는 본 발명의 일실시예에 따른 이중 패시베이션층을 포함하는 마이크로 발광 다이오드의 원자 확산 데이터를 예시한다.
도 7a의 그래프(700) 및 도 7b의 그래프(710)을 참고하면, 그래프(700)의 경우 GaN층과 유전체층 사이의 계면에서 Ga 원자가 유전체 층으로 확산되어 유전체 층의 특성을 저하시킬 수 있으나, 그래프(710)의 경우 Ga 원자의 확산을 이중 패시베이션층이 효과적으로 차단하여 유전체 층의 특성 저하를 방지한다.
즉, 본 발명은 이중 패시베이션(double passivation)층에 기반하여 반도체층과 유전체층의 계면에서 반도체층의 원자가 유전체층으로 확산되는 것을 효과적으로 억제하는 마이크로 발광 다이오드를 제공할 수 있다.
도 8은 종래 기술에 따른 마이크로 발광 다이오드의 누설 전류 특성을 설명하는 도면이다.
도 8은 종래 기술에 따른 단일 패시베이션층을 포함하는 마이크로 발광 다이오드에서의 누설 전류 특성을 예시한다.
도 8의 그래프(800)는 두께가 50nm 인 ALD 방법을 이용하여 형성된 Al2O3 패시베이션층을 갖는 상이한 크기의 발광 다이오드의 전류 밀도-역 바이어스 특성을 예시한다.
한편, 그래프(810)은 삽입은 칩 크기의 함수로서 마이크로 발광 다이오드의 -10V에서의 전류 밀도를 나타낸다.
그래프(800)를 참고하면, 역 바이어스 조건에서 50nm 두께의 ALD 방법을 이용하여 형성된 Al2O3 패시베이션층을 가진 다른 크기의 발광 다이오드의 전류 밀도-전압 특성을 나타내고, 발광 다이오드 크기가 감소하고 역 바이어스가 증가함에 따라 전류 밀도가 증가하는 것으로 나타났다. 특히, 10μm 크기의 마이크로 발광 다이오드의 경우 역방향 바이어스가 -3V를 초과하면 전류 밀도가 급격히 증가될 수 있다.
따라서, 칩 크기가 감소된 마이크로 발광 다이오드의 경우, 이중 패시베이션층이 적용되어 측면의 누설 전류를 효율적으로 패시베이션할 필요성이 존재한다.
도 9는 마이크로 발광 다이오드의 크기 변화에 따른 방출 특성을 설명하는 도면이다.
도 9는 단일 패시베이션층이 적용된 마이크로 발광 다이오드의 크기 변화에 따른 방출 특성을 예시한다.
도 9를 참고하면, 이미지(900)과 이미지(910)는 300μm 크기의 LED에서 방출 이미지를 나타내며, 각각 -10V와 -20V에서 촬영되었고, 역 전압이 증가함에 따라 밝은 점의 수와 강도가 증가될 수 있다. 한편, 이미지(920) 및 이미지(930)은 50μm 및 10μm 크기의 마이크로 발광 다이오드에 각각 해당되며, 이미지(920) 및 이미지(930)는 측벽 영역에 위치한 방출 지점을 나타낼 수 있다.
즉, 이미지(900) 내지 이미지(930)은 단일 패시베이션층이거나 패시베이션층의 두께가 일정 기준(약 200nm)을 넘지않을 경우, SRH 비방사성 재조합을 억제하지 못함을 나타낸다.
도 10a 및 도 10b는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 전류 밀도 전압 특성을 설명하는 도면이다.
도 10a 및 도 10b는 단일 및 이중 패시베이션층이있는 10μm 크기의 마이크로 발광 다이오드의 전류 밀도-전압 특성을 예시한다.
그래프(1000)을 참고하면 패시베이션층이 서로 다른 두 개의 마이크로 발광 다이오드는 -10V 미만에서 거의 동일한 누설 전류를 나타내며, 그래프(1010)을 참고하면, 그 위의 단일 패시베이션층은 더 높은 누설 전류를 제공하고, 이중 패시베이션층은 단일 층보다 측벽을보다 효율적으로 패시베이션한다.
또한, 그래프(1000)에 따르면, 이중 패시베이션층은 1.5V 내지 2.5V의 전압 영역에서 더 나은 순방향 특성을 나타낼 수 있으며, 이는 이중 패시베이션층이 효과적으로 패시베이션 된 기생 전류 경로를 가짐을 나타낸다.
도 11은 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 방출 특성을 설명하는 도면이다.
도 11은 도 10에서 설명된 단일 패시베이션층과 이중 패시베이션층을 가지는 마이크로 발광 다이오드의 방출 이미지를 설명한다.
도 11을 참고하면, 이미지(1100)는 이중 패시베이션층이있는 마이크로 발광 다이오드를 나타내고, 이미지(1110)는 단일 패시베이션층을 갖는 마이크로 발광 다이오드를 나타낸다.
이미지(1100)과 이미지(1110)을 비교하면, 이미지(1110)이 대부분 측벽 영역에서 더 밝은 점(emission spot)을 나타내며, 이중 패시베이션층이 표면 재조합 및 SRH 비 방사성 재조합을 효과적으로 억제 함을 나타낼 수 있다. 여기서, 밝은 점(emission spot)은 결함에 의한 누설 전류(leakage current)와 관련될 수 있다.
본 발명의 일실시예에 따른 마이크로 발광 다이오드는 이중 패시베이션층을 포함하여 양호한 패시베이션을 초래 하였다. 이는 PECVD 방법이 우수한 측벽 범위를 제공하는 반면, ALD 방법이 우수한 단계 (가장자리) 범위를 제공함에 상호 보완된 결과일 수 있다.
도 12는 본 발명의 일실시예에 따른 마이크로 발광 다이오드의 서로 다른 크기 별 이상 계수(ideality factors)를 설명하는 도면이다.
도 12는 단일 및 이중 패시베이션층을 갖는 상이한 크기의 마이크로 발광 다이오드의 이상 계수를 예시한다.
단일 패시베이션층을 갖는 마이크로 발광 다이오드는 약 2.0의 이상 계수를 제공하였으며, 이는 결함 수준을 통한 SRH 비 방사성 재조합이 누설 거동을 책임질 수 있음을 나타낸다.
이중 패시베이션층을 갖는 샘플은 2.0보다 작은 이상 계수를 가졌으며 이는 SRH 비 방사성 재조합의 완화를 나타낸다.
본 발명의 일실시예에 따르면 이상 계수는 수학식 1을 이용하여 계산될 수 있다.
[수학식 1]
Figure 112020061185557-pat00001
수학식 1에서, n은 이상 계수를 나타낼 수 있고, q는 기본 전하를 나타낼 수 있으며, k는 볼츠만 상수를 나타낼 수 있고, T는 온도를 나타낼 수 있다.
2.0의 이상 계수는 결함 레벨을 통한 SRH 재조합과 관련이 있으며, 2.0을 초과하는 것은 결함 보조 터널링(tunneling)으로 인한 것으로 알려져 있는데, 이중 패시베이션층이 표면 재조합 및 SRH 비 방사성 재조합을 효과적으로 억제 함을 나타낼 수 있다.
도 13a 및 도 13b는 본 발명의 일실시예에 따른 외부 양자 효율(external quantum efficiency, EQE)를 설명하는 도면이다.
도 13a의 그래프(1300) 및 도 13b의 그래프(1310)은 단일 패시베이션층을 포함하거나 이중 패시베이션층을 포함하는 마이크로 발광 다이오드의 외부 양자 효율(external quantum efficiency, EQE)를 예시한다.
그래프(1300)은 100μm 크기의 마이크로 발광 다이오드에서 EQE 피크는 이중 및 단일 패시베이션층에 대해 각각 13 및 14 A/cm2의 전류 밀도에서 달성됨을 나타낸다.
그래프(1310)은 10μm 크기의 마이크로 발광 다이오드에서 각각 35 및 79 A/cm2에서 피크 된 EQE를 나타낸다.
또한, 그래프(1300)에서 이중 패시베이션층을 포함하는 100μm 크기의 마이크로 발광 다이오드는 단일 패시베이션층을 포함하는 마이크로 발광 다이오드보다 19.3% 높은 피크 EQE를 생성한 반면, 그래프(1310)에서 이중 패시베이션층을 포함하는 10μm 크기의 마이크로 발광 다이오드는 22.3% 높은 EQE를 생성함을 나타낸다.
상술한 실험 데이터에 따르면, 더 작은 마이크로 발광 다이오드는 상대적으로 더 큰 측벽 대 표면 비로 인해 더 큰 것보다 SRH 비 방사성 재조합으로 더 큰 어려움을 겪는다.
예를 들어, 100μm 및 10μm 크기의 마이크로 발광 다이오드의 경우 측벽 둘레와 표면적 비율은 각각 0.04와 0.4로 추정될 수 있다. 이는 크기가 큰 마이크로 발광 다이오드에 비해 크기가 작은 마이크로 발광 다이오드에 대해보다 효율적으로 패시베이션이 필요함을 나타낼 수 있다.
특히, 10μm 크기의 마이크로 발광 다이오드는 두 가지 특징이 있는데, 첫째로 패시베이션 조건에 관계없이 10μm 크기의 마이크로 발광 다이오드는 100μm 크기에 비해 효율 감소가 적다. 이는 비 방사성 재조합으로 인해 낮은 전류 밀도에서 초기 낮은 EQE와 관련이 있을 수 있다.
또한, 10μm 크기의 마이크로 발광 다이오드는 균일 한 전류 및 열 확산에 기인할 수 있고, EQE 피크(peak)는 단일 패시베이션층을 갖는 것보다 낮은 전류 밀도를 가질 수 있다.
따라서, 본 발명은 이중 패시베이션(double passivation)층에 기반하여 측벽(side wall) 손상 유도 전류를 억제하는 마이크로 발광 다이오드를 제공할 수 있다.
또한, 본 발명은 ALD(atomic layer deposition) 방법의 층 두께 정밀 제어의 장점과 PECVD(plasma-enhanced chemical vapor deposition) 방법의 ALD(atomic layer deposition) 방법에 대비하여 증착 속도가 빠르다는 장점을 결합하여 SRH 비방 사형 재조합(Shockley Read-Hall non-radiative recombination)을 효과적으로 방지할 수 있는 이중 패시베이션(double passivation)층을 포함하는 마이크로 발광 다이오드를 제공할 수 있다.
도 14는 본 발명의 일실시예에 따른 플립 칩(Flip-Chip) 구조의 마이크로 발광 다이오드를 설명하는 도면이다.
도 14를 참고하면, 본 발명의 일실시예에 따른 마이크로 발광 다이오드(1400)는 기판(1410), 제1 반도체층(1420), 중간층(1430), 활성층(1440), 제2 반도체층(1450), 제1 패시베이션층(1460), 제2 패시베이션층(1462), 제1 전극(1470) 및 제2 전극(1480)을 포함하고, 서브 마운트(submount)에 뒤집혀(flip) 본딩된 구조의 플립 칩(Flip-Chip) 구조의 마이크로 발광 다이오드일 수 있다.
본 발명의 일실시예에 따르면, 제1 반도체층(1420), 중간층(1430), 활성층(1440), 제2 반도체층(1450), 제1 패시베이션층(1460), 제2 패시베이션층(1462), 제1 전극(1470) 및 제2 전극(1480)은 도 1에서 설명된 기판(110), 제1 반도체층(120), 중간층(130), 활성층(140), 제2 반도체층(160), 제1 패시베이션(passivation)층(170), 제2 패시베이션(passivation)층(172), 제1 전극(180) 및 제2 전극(190)과 동일한 역할을 수행할 수 있다.
예를 들어, 마이크로 발광 다이오드(1400)와 마이크로 발광 다이오드(100)는 구조 상의 차이가 존재할 뿐이고, 제1 패시베이션층과 제2 패시베이션층이 측벽(side wall)을 패시베이션하는 역할은 동일하게 수행될 수 있다.
예를 들어, 마이크로 발광 다이오드(1400)는 래터럴(lateral) 칩을 뒤집어서 PCB 기판 등에 본딩 공정을 통해서 제작되고, 제1 패시베이션층(1460)과 제2 패시베이션층(1462)의 역할은 누설(leakage) 억제 및 제1 전극(1470) 및 제2 전극(1480)과의 절연이라고 할 수 있다.
또한, 플립 칩의 경우 본딩 과정이 필요함에 따라 패시베이션층의 기계적 특성이 우수해야 한다.
도 15는 본 발명의 일실시예에 따른 버티컬(Vertical) 구조의 마이크로 발광 다이오드를 설명하는 도면이다.
도 15를 참고하면, 본 발명의 일실시예에 따른 마이크로 발광 다이오드(1500)는 기판(1510), 제1 반도체층(1520), 중간층(1530), 활성층(1540), 제2 반도체층(1550), 제1 패시베이션(passivation)층(1560), 제2 패시베이션(passivation)층(1562) 및 전극(1570)을 포함한다.
예를 들어 기판(1510)은 금속으로 제1 전극(180)의 역할을 수행하고, 전극(1570)은 제2 전극(190)의 역할을 수행할 수 있다.
일례로, 제1 반도체층(1520), 중간층(1530), 활성층(1540), 제2 반도체층(1550), 제1 패시베이션(passivation)층(1560), 제2 패시베이션(passivation)층(1562) 및 전극(1570)은 도 1에서 설명된 제1 반도체층(120), 중간층(130), 활성층(140), 제2 반도체층(160), 제1 패시베이션(passivation)층(170), 제2 패시베이션(passivation)층(172) 및 제2 전극(190)과 동일한 역할을 수행할 수 있다.
예를 들어, 버티컬(Vertical) 칩의 가장 큰 특징은 상(top) 면과 하(bottom) 면이 모두 전도도를 가지는 것으로, 예를 들어 많은 방법이 있지만 레이저 리프트 오프(laser lift-off) 방법으로 사파이어(sapphire) 기판을 분리할 수 있다.
또한, 플립 칩(Flip-chip) 과 버티컬(Vertical) 구조의 경우, 본딩 공정에서 열과 압력이 가해지는데 이때 패시베이션(passivation) 층이 파괴되면 발광 다이오드가 작동하지 않을 수 있을 가능성이 존재한다, 따라서, 최소 300 nm의 두께 이상이 되어야 하며, 다층절연막의 경우 기계적 특성을 향상시킬 수 있다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
100: 마이크로 발광 다이오드 110: 기판
120: 제1 반도체층 130: 중간층
140: 활성층 150: 전자 차단층
160: 제2 반도체층 170: 제1 패시베이션층
172: 제2 패시베이션층 180: 제1 전극
190: 제2 전극

Claims (13)

  1. 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층, 제1 패시베이션(passivation)층, 제2 패시베이션(passivation)층, 제1 전극 및 제2 전극을 포함하고,
    상기 제1 패시베이션(passivation)층은 ALD(atomic layer deposition) 방법을 이용하여 상기 중간층, 상기 활성층, 상기 전자차단(electron blocking)층 및 상기 제2 반도체층을 포함하는 발광 다이오드칩의 측벽(side wall)에 형성되고,
    상기 제2 패시베이션(passivation)층은 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 형성되며,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽(side wall)을 패시베이션하고,
    상기 발광 다이오드칩은 SiO2 마스크를 이용하고, 가스의 종류 및 양 그리고 파워가 조절되는 ICP-RIE 에칭 방법을 이용하여 형성 각도가 79.7˚ 내지 81.4˚로 조절됨에 따라 상기 측벽의 면적 대 상기 발광 다이오드 칩의 표면적 비가 조절되면서 분리되고,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 조절된 형성 각도에 기반한 상기 측벽의 면적 대 표면적 비에 기반하여 상기 측벽에서의 누설 전류 차단과 관련된 누설 특성이 변경되어 누설 전류를 감소시키는
    마이크로 발광 다이오드.
  2. 제1항에 있어서,
    상기 제1 패시베이션(passivation)층의 두께는 상기 ALD(atomic layer deposition) 방법을 이용하여 20nm 내지 50nm로 형성되는
    마이크로 발광 다이오드.
  3. 제1항에 있어서,
    상기 제2 패시베이션(passivation)층의 두께는 상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 250nm 내지 280nm로 형성되는
    마이크로 발광 다이오드.
  4. 제1항에 있어서,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 Al2O3, SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 적어도 하나의 유전체(dielectric) 물질로 형성되는
    마이크로 발광 다이오드.
  5. 제4항에 있어서,
    상기 제2 패시베이션(passivation)층은 상기 제1 패시베이션(passivation)층이 상기 Al2O3로 형성될 경우, 상기 SiO2, SiNx, SiONe, ZrO2 및 HfO2 중 선택되는 어느 하나의 유전체(dielectric) 물질로 형성되는
    마이크로 발광 다이오드.
  6. 제1항에 있어서,
    기판을 더 포함하고,
    상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층은 상기 기판상에 순차적으로 적층되어, 에피층으로 형성되는
    마이크로 발광 다이오드.
  7. 제6항에 있어서,
    상기 에피층은 상기 제1 반도체층 및 상기 제2 반도체층에서 공급되는 전자와 정공을 상기 활성층에서 재결합시켜 여분의 에너지를 광으로 변환시켜 출력하는
    마이크로 발광 다이오드.
  8. 제1항에 있어서,
    상기 제1 반도체층은 n형 불순물이 도핑된 질화갈륨(GaN) 반도체층(n-GaN)으로서, 전자를 공급하고,
    상기 제2 반도체층은 p형 불순물이 도핑된 질화갈륨(GaN) 반도체층(p-GaN)으로서, 정공을 공급하며,
    상기 활성층은, 상기 제1 반도체층과 상기 제2 반도체층으로부터 공급받은 전자와 정공을 재결합하여 여분의 에너지를 광으로 변환하여 출력하는
    마이크로 발광 다이오드.
  9. 제8항에 있어서,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽(side wall)으로부터 상기 p형 불순물에 해당하는 원자가 상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층이 이루는 유전(dielectric) 층으로 확산(diffusion)되는 것을 억제하는
    마이크로 발광 다이오드.
  10. 제1항에 있어서,
    래터럴(Lateral) 구조, 플립 칩(Flip-Chip) 구조 및 버티컬(Vertical) 구조 중 어느 하나의 구조로 형성되는
    마이크로 발광 다이오드.
  11. 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층, 제1 패시베이션(passivation)층, 제2 패시베이션(passivation)층, 제1 전극 및 제2 전극을 포함하는 마이크로 발광 다이오드의 제조 방법에 있어서,
    상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 순차적으로 적층 형성한 후, 상기 제1 반도체층, 중간층, 활성층, 전자차단(electron blocking)층, 제2 반도체층을 포함하는 발광 다이오드 칩을 ICP-RIE 에칭하여 분리하는 단계;
    상기 발광 다이오드 칩의 측벽(side wall)에 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층을 형성하는 단계; 및
    PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 상기 제2 패시베이션(passivation)층을 형성하는 단계를 포함하고,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 측벽(side wall)을 패시베이션하고,
    상기 발광 다이오드 칩을 ICP-RIE 에칭하여 분리하는 단계는, SiO2 마스크를 이용하고, 가스의 종류 및 양 그리고 파워가 조절되는 ICP-RIE 에칭 방법을 이용하여 상기 발광 다이오드 칩의 형성 각도를 79.7˚ 내지 81.4˚로 조절함에 따라 상기 측벽의 면적 대 상기 발광 다이오드 칩의 표면적 비를 조절하면서 상기 발광 다이오드 칩을 분리하는 단계를 포함하고,
    상기 제1 패시베이션(passivation)층 및 상기 제2 패시베이션(passivation)층은 상기 조절된 형성 각도에 기반한 상기 측벽의 면적 대 표면적 비에 기반하여 상기 측벽에서의 누설 전류 차단과 관련된 누설 특성이 변경되어 누설 전류를 감소시키는
    마이크로 발광 다이오드의 제조 방법.
  12. 제11항에 있어서,
    상기 발광 다이오드 칩의 측벽에 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층을 형성하는 단계는
    상기 ALD(atomic layer deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층의 두께를 20nm 내지 50nm로 형성하는 단계를 포함하는
    마이크로 발광 다이오드의 제조 방법.
  13. 제11항에 있어서,
    상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제1 패시베이션(passivation)층 상에 상기 제2 패시베이션(passivation)층을 형성하는 단계는,
    상기 PECVD(plasma-enhanced chemical vapor deposition) 방법을 이용하여 상기 제2 패시베이션(passivation)층의 두께를 250nm 내지 280nm로 형성하는 단계를 포함하는
    마이크로 발광 다이오드의 제조 방법.
KR1020200072237A 2020-06-15 2020-06-15 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법 KR102416148B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200072237A KR102416148B1 (ko) 2020-06-15 2020-06-15 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법
US17/106,508 US20210391501A1 (en) 2020-06-15 2020-11-30 Micro light-emitting diode including optimized passivation layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072237A KR102416148B1 (ko) 2020-06-15 2020-06-15 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20210155127A KR20210155127A (ko) 2021-12-22
KR102416148B1 true KR102416148B1 (ko) 2022-07-04

Family

ID=78825894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072237A KR102416148B1 (ko) 2020-06-15 2020-06-15 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20210391501A1 (ko)
KR (1) KR102416148B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988194B1 (ko) * 2010-07-26 2010-10-18 (주)더리즈 반도체 발광 소자 및 그 제조 방법
JP2015188039A (ja) 2014-03-27 2015-10-29 株式会社東芝 半導体発光装置およびその製造方法
JP5943339B2 (ja) * 2009-12-01 2016-07-05 国立大学法人北海道大学 発光素子およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006485A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US20200243685A1 (en) 2017-03-09 2020-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102536305B1 (ko) 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
CN111293200A (zh) * 2018-12-07 2020-06-16 大连德豪光电科技有限公司 Led高压芯片及其制备方法、隔离槽的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943339B2 (ja) * 2009-12-01 2016-07-05 国立大学法人北海道大学 発光素子およびその製造方法
KR100988194B1 (ko) * 2010-07-26 2010-10-18 (주)더리즈 반도체 발광 소자 및 그 제조 방법
JP2015188039A (ja) 2014-03-27 2015-10-29 株式会社東芝 半導体発光装置およびその製造方法

Also Published As

Publication number Publication date
KR20210155127A (ko) 2021-12-22
US20210391501A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US7795610B2 (en) Semiconductor light emitting device
US7429756B2 (en) Nitride semiconductor light emitting device
US8058082B2 (en) Light-emitting diode with textured substrate
US20100102353A1 (en) III-Nitride Semiconductor Light Emitting Device
US20030197169A1 (en) Gallium nitride-based semiconductor light emitting device
JP2012256918A (ja) 窒化物系半導体発光素子及びその製造方法
US20100123119A1 (en) Light emitting diode having indium nitride
US8053794B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
Chang et al. Nitride-based LEDs with textured side walls
US20080087875A1 (en) Protection for the epitaxial structure of metal devices
TWI445204B (zh) 具有漸變含量之電洞穿隧層之發光元件
TWI493747B (zh) 發光二極體及其形成方法
KR101211657B1 (ko) 질화물계 반도체 발광소자
TW201312792A (zh) 發光二極體結構及其製造方法
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR20090084583A (ko) 질화물 반도체 발광소자
KR101928479B1 (ko) 3족 질화물 반도체 발광소자
KR20140102422A (ko) 질화물계 반도체 발광소자
CN113875030A (zh) 包括钝化层的发光二极管前体
KR102416148B1 (ko) 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
KR102444467B1 (ko) 발광 다이오드
US20140151630A1 (en) Protection for the epitaxial structure of metal devices

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant