JP5943339B2 - 発光素子およびその製造方法 - Google Patents

Description

本発明は、ＩＩＩ−Ｖ族化合物半導体からなるナノワイヤを有する発光素子およびその製造方法に関する。

発光ダイオードや半導体レーザーなどの半導体発光素子は、一般的に半導体基板上でｎ型半導体とｐ型半導体とを接合した構成を有する。このような発光素子は、ｐｎ接合で生じる電子−正孔対の発光性再結合を利用して発光している。発光素子の半導体材料としては、ＩＩＩ−Ｖ族化合物半導体が主に使用されている。これは、多くのＩＩＩ−Ｖ族化合物半導体のバンドギャップ（禁制帯幅）が光の可視領域にあるためである。また、近年の結晶成長技術の進展により、ＩＩＩ−Ｖ族化合物半導体のｐｎ接合を含む量子井戸構造を容易に作製できるようになったことも原因の一つである。

近年の半導体発光素子の解決すべき課題は二つある。一つ目の課題は、低消費電力化である。半導体発光素子は、フィラメントや蛍光管を用いた照明機器よりも発光寿命が比較的長いが、消費電力が大きいという問題を有している。二つ目の課題は、高輝度化である。これら二つの課題は相反するため、従来の平面型ｐｎ接合を有する発光素子では、これらの二つの課題を同時に解決することはできなかった。すなわち、従来の平面型ｐｎ接合を有する発光素子では、輝度を高めるためにｐｎ接合の面積を大きくすると、消費電力および自己吸収が増大してしまい、実効的な発光効率が減少してしまう。一方、電流の注入量を低減させると、輝度が低下してしまう。

これら二つの課題を同時に克服できる構造として、半導体ナノワイヤなどの半導体ナノ細線構造が注目されている。半導体ナノワイヤは、直径と高さのアスペクト比が大きいため、自己吸収が小さく、生成された光の多くが外部に放出されやすいという特徴を有する。したがって、半導体ナノワイヤを用いることで、発光効率を大幅に向上させることができる。また、半導体ナノワイヤは、その直径が非常に小さいため、少ない電流注入で電子−正孔対の発光再結合を実現することができる。現在までに、半導体ナノワイヤを利用した様々な発光素子が提案されている（例えば、特許文献１〜６参照）。

特許文献１には、半導体ナノワイヤの成長方向（長軸方向）にｐｎ接合を形成して、発光素子を製造する方法が記載されている。特許文献１の方法では、ＶＬＳ法でナノワイヤを作製している。

特許文献２および特許文献３には、ナノワイヤ内に量子井戸構造を有する発光素子の製造方法が記載されている。これらの方法では、ナノワイヤの成長方向にｐｎ接合を形成するとともに、ｐｎ接合の間にｐｎ接合よりもバンドギャップの小さな半導体からなるナノ層を挿入して、ナノワイヤの成長方向に量子井戸構造を形成している。また、特許文献３の方法では、動径方向の結晶成長を組み合わせて半導体表面のパッシベーション効果を利用することで発光強度を強めている。特許文献２，３の方法では、ＶＬＳ法でナノワイヤを作製している。

特許文献４および特許文献５には、ナノワイヤの成長方向にｐｉｎ接合を有する発光素子が記載されている。

特許文献６には、１の基板上に互いに組成およびバンドギャップの異なる複数の半導体ナノワイヤを同時に形成し、赤色発光素子、緑色発光素子および青色発光素子を有する発光素子アレーを製造する方法が記載されている。この方法では、結晶成長させる際の絶縁膜上における各原料の拡散長の違いを利用して、同一の基板上に互いに組成およびバンドギャップの異なる複数の半導体ナノワイヤを同時に形成している。

米国特許出願公開第２００５／００６６７３号 国際公開第２００４／０８８７５５号パンフレット 国際公開第２００８／０７９０７９号パンフレット 特開２００９−１２９９４１号公報 特開２００９−１４７１４０号公報 特開２００９−０４９２０９号公報

しかしながら、特許文献１〜６の発光素子には、ｐｎ接合（ｐｉｎ接合）の面積がナノワイヤの動径方向の断面積と同一であり、かつ抵抗が大きいため、高輝度化および低消費電力化を十分に実現できていないという問題があった。また、特許文献１〜４の発光素子には、多数のナノワイヤを高密度に配列することができないため、高輝度化および低消費電力化を十分に実現できていないという問題もあった。さらに、ナノワイヤをＶＬＳ法で形成する特許文献１〜３の発光素子には、ナノワイヤ内に金属触媒が混入して抵抗が大きくなるため、低消費電力化を十分に実現できていないという問題もあった。

本発明は、かかる点に鑑みてなされたものであり、低消費電力かつ高輝度に発光する発光素子およびその製造方法を提供することを目的とする。

本発明者は、１）ＩＶ族半導体基板の（１１１）面にＩＩＩ−Ｖ族化合物半導体からなるナノワイヤを作製し、２）ナノワイヤをコアマルチシェル構造とし、かつ３）ナノワイヤの側面を金属電極で被覆することで上記課題を解決しうることを見出し、さらに検討を加えて本発明を完成させた。

すなわち、本発明の第一は、以下の発光素子に関する。

（１１１）面を有し、第１の導電型にドープされたＩＶ族半導体基板と；前記ＩＶ族半導体基板の（１１１）面を被覆し、複数の開口部を有する絶縁膜と；前記絶縁膜上に配置され、ＩＩＩ−Ｖ族化合物半導体からなる複数のコアマルチシェルナノワイヤと；前記ＩＶ族半導体基板に接続された第１の電極と；前記コアマルチシェルナノワイヤの側面を被覆し、かつ前記コアマルチシェルナノワイヤの側面に接続された第２の電極と；を有する発光素子であって：前記コアマルチシェルナノワイヤは、前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記ＩＶ族半導体基板の（１１１）面から前記開口部を通って上方に延伸する、中心ナノロッドと；前記中心ナノロッドに含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きく、かつ前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記絶縁膜上において前記中心ナノロッドの側面を被覆する第１のバリア層と；前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが小さいＩＩＩ−Ｖ族化合物半導体からなり、第１のバリア層を被覆する量子井戸層と；前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体と同じ組成のＩＩＩ−Ｖ族化合物半導体であり、かつ前記第１の導電型と異なる第２の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記量子井戸層を被覆する第２のバリア層と；前記第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる層を含み、前記第２の電極とオーミック接続を形成できる、前記第２のバリア層を被覆するキャッピング層と；を有し、
前記複数のコアマルチシェルナノワイヤにおいて、互いに隣接する前記コアマルチシェルナノワイヤのそれぞれの側面の間の空隙には、隣接する前記コアマルチシェルナノワイヤのそれぞれの前記上方側の側面を被覆する前記第２の電極、前記コアマルチシェルナノワイヤにおいて、前記第２の電極と前記ＩＶ族半導体基板の間の前記側面を被覆する誘電体膜、及び前記それぞれの第２の電極の間の透明な絶縁体または絶縁体よりも熱伝導率が高い半絶縁性半導体で充填されている、発光素子。

前記中心ナノロッドの長軸は、前記ＩＶ族半導体基板の（１１１）面に対して垂直である、発光素子。

前記第１のバリア層および前記第２のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体は、３元化合物半導体または４元化合物半導体であり；前記中心ナノロッド側から前記量子井戸層側に向けてバンドギャップが徐々に小さくなるように、前記第１のバリア層におけるＩＩＩ族元素またはＶ族元素の組成は、前記中心ナノロッド側から前記量子井戸層側に向けて徐々に変化しており；かつ前記キャッピング層側から前記量子井戸層側に向けてバンドギャップが徐々に小さくなるように、前記第２のバリア層におけるＩＩＩ族元素またはＶ族元素の組成は、前記キャッピング層側から前記量子井戸層側に向けて徐々に変化している、発光素子。

前記第２の電極は、前記コアマルチシェルナノワイヤの周方向の全周を被覆し、前記コアマルチシェルナノワイヤの長軸の全長において、前記誘電体が被覆している部分以外の全面に前記第２の電極が被覆しており、前記長軸の全長において前記長軸に沿った長さの前記第２の電極が占める割合は１０％以上である、発光素子。

前記コアマルチシェルナノワイヤは、前記ＩＶ族半導体基板の表面１ｃｍ²あたり１０億本以上配置されている、発光素子。

前記第１のバリア層および前記第２のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体は、前記量子井戸層に含まれるＩＩＩ−Ｖ族化合物半導体よりも屈折率が小さく；前記絶縁膜は、透明絶縁膜を含み；前記コアマルチシェルナノワイヤの２つの端面のうち、前記絶縁膜に接触していない端面は、外部雰囲気に露出しているか、透明絶縁膜で被覆されており；前記量子井戸層の２つの端面のうち、前記絶縁膜に接触している端面は、前記絶縁膜に含まれる透明絶縁膜と界面を形成し；前記量子井戸層の２つの端面のうち、前記絶縁膜に接触していない端面は、外部雰囲気または前記コアマルチシェルナノワイヤの端面を被覆する透明絶縁膜と界面を形成する、発光素子。

前記絶縁膜は、２以上の領域に区分されており；前記絶縁膜の２以上の領域のそれぞれには、開口部が形成されており；前記開口部の中心間距離または前記開口部のサイズは、前記２以上の領域ごとに異なり；前記コアマルチシェルナノワイヤの組成は、前記２以上の領域ごとに異なる、発光素子。

また、本発明の第二は、以下の発光素子の製造方法に関する。

ＩＶ族半導体基板とＩＩＩ−Ｖ族化合物半導体からなる複数のコアマルチシェルナノワイヤとを有する発光素子の製造方法であって：（１１１）面を有するＩＶ族半導体基板と、前記（１１１）面を被覆し、複数の開口部を有する絶縁膜とを含む基板を準備するステップと；前記基板を低温熱処理して、前記（１１１）面を（１１１）１×１面とするステップと；前記基板に低温条件下でＩＩＩ族原料またはＶ族原料を供給して、前記（１１１）面を（１１１）Ａ面または（１１１）Ｂ面に変換するステップと；前記ＩＶ族半導体基板の（１１１）面から前記開口部を通して、第１導電型のＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッドを成長させるステップと；前記中心ナノロッドの側面に、前記中心ナノロッドに含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きく、かつ前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなる第１のバリア層を形成するステップと；前記第１のバリア層の上に、前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが小さいＩＩＩ−Ｖ族化合物半導体からなる量子井戸層を形成するステップと；前記量子井戸層の上に、前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体と同じ組成のＩＩＩ−Ｖ族化合物半導体であり、かつ前記第１の導電型と異なる第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる第２のバリア層を形成するステップと；前記第２のバリア層の上に、前記第２の導電型のＩＩＩ−Ｖ族化合物半導体からなるキャッピング層を形成して前記複数のコアマルチシェルナノワイヤを形成するステップと；前記複数のコアマルチシェルナノワイヤにおいて、前記コアマルチシェルナノワイヤのそれぞれについて表面を誘電体で覆ったのち互いに隣接する前記コアマルチシェルナノワイヤの側面の前記誘電体層の間を絶縁体または半絶縁性半導体で充填するステップと；前記複数のコアマルチシェルナノワイヤのそれぞれについて、前記絶縁体または半絶縁性半導体をそのままとして前記複数のコアマルチシェルナノワイヤのそれぞれの側面と上側の端面の前記誘電体層を選択的に除去して、前記コアマルチシェルナノワイヤの側面と前記絶縁体または半絶縁性半導体との間に空隙を形成するステップと；前記空隙に金属材料を充填して、前記複数のコアマルチシェルナノワイヤのそれぞれの側面に第２の電極を形成するステップと；前記ＩＶ族半導体基板上に第１の電極を形成するステップと；を含む、発光素子の製造方法。

前記基板を低温熱処理するステップの前に、前記基板を高温熱処理することにより、前記ＩＶ族半導体基板の表面に形成された自然酸化膜を除去するステップをさらに含む、発光素子の製造方法。

前記（１１１）Ａ面または前記（１１１）Ｂ面に変換された（１１１）１×１面に、Ｖ族原料とＩＩＩ族原料とを交互に供給することで、ＩＩＩ−Ｖ族化合物半導体の薄膜を形成するステップをさらに含む、発光素子の製造方法。

前記（１１１）面を（１１１）１×１面とするステップと、前記（１１１）面を前記（１１１）Ａ面または（１１１）Ｂ面に変換するステップとを、順に行なうか、または同時に行う、発光素子の製造方法。

前記ＩＩＩ族原料は、ホウ素、アルミニウム、ガリウム、インジウムまたはタリウムを含むガスである、発光素子の製造方法。

前記Ｖ族原料は、窒素、リン、ヒ素、アンチモンまたはビスマスを含むガスである、発光素子の製造方法。

前記（１１１）面を被覆する絶縁膜は、前記ＩＶ族半導体基板の表面の熱酸化膜である、発光素子の製造方法。

前記基板を準備するステップにおいて、前記絶縁膜は、２以上の領域に区分されており；前記絶縁膜の２以上の領域のそれぞれには、開口部が形成されており；前記開口部の中心間距離または前記開口部のサイズは、前記２以上の領域ごとに異なる、発光素子の製造方法。

本発明によれば、低消費電力かつ高輝度に発光する発光素子を提供することができる。たとえば、本発明の発光素子を画像表示装置など使用することで、省エネルギーおよび環境負荷の低減を実現することができる。

基板温度を上昇させたとき、および基板温度を高温から減少させたときに生じるシリコン表面の再構成構造（表面原子の配列周期が変化する現象）の分類図である。 図２Ａは（１１１）２×１面を示す模式図である。図２Ｂは（１１１）１×１面を示す模式図である。 実施の形態１の発光素子の構成を示す断面図である。 実施の形態１の発光素子のコアマルチシェルナノワイヤの断面図である。 コアマルチシェルナノワイヤの形成過程を示す模式図である。 コアマルチシェルナノワイヤを形成した後の基板の斜視図である。 第１の電極および第２の電極の形成過程を示す模式図である。 図８Ａは実施の形態２の発光素子の構成を示す断面図である。図８Ｂは実施の形態２の発光素子のコアマルチシェルナノワイヤの断面図である。 実施の形態３の発光素子の構成を示す断面図である。 実施の形態３の発光素子の製造過程を示す模式図である。 図１１Ａはコアマルチシェルナノワイヤが周期的に配列されたシリコン基板の走査電子顕微鏡写真である。図１１Ｂはコアマルチシェルナノワイヤの構成を示す断面模式図である。図１１Ｃはコアマルチシェルナノワイヤの断面を示す走査電子顕微鏡写真である。 図１２Ａはコアマルチシェルナノワイヤの先端を露出させた後の素子表面の走査電子顕微鏡写真である。図１２ＢはＣｒ／Ａｕ多層膜を形成した後の素子表面の走査電子顕微鏡写真である。図１２Ｃはコアマルチシェルナノワイヤの先端部分を研磨した後の素子表面の走査電子顕微鏡写真である。 実施例で作製した発光素子の構成を示す断面模式図である。 実施例で作製した発光素子の電流電圧曲線を示すグラフである。 実施例で作製した発光素子の電流注入発光スペクトルを示すグラフである。 実施例で作製した発光素子のレーザー発振スペクトルを示すグラフである。 ウェットエッチングで形成したコアマルチシェルナノワイヤの周囲の空隙の深さと発光素子の閾値電流との関係を示すグラフである。 コアマルチシェルナノワイヤの周囲に半絶縁性ＧａＡｓ層を形成した後の素子表面の走査電子顕微鏡写真である。

１．本発明の発光素子
本発明の発光素子は、ＩＶ族半導体基板、絶縁膜、ＩＩＩ−Ｖ族化合物半導体からなるコアマルチシェルナノワイヤ、第１の電極および第２の電極を有する。後述するように、本発明の発光素子は、１）ナノワイヤがＩＶ族半導体基板の（１１１）面上に配置されており、２）ナノワイヤがコアマルチシェル構造であり、かつ３）ナノワイヤの側面が金属電極（第２の電極）で被覆されていることを特徴とする。

ＩＶ族半導体基板は、シリコンやガリウムなどのＩＶ族半導体からなる、（１１１）面を有する基板である。ＩＶ族半導体基板は、第１の導電型（ｎ型またはｐ型）にドープされている。ＩＶ族半導体基板の例には、ｎ型シリコン（１１１）基板およびｐ型シリコン（１１１）基板が含まれる。

絶縁膜は、ＩＶ族半導体基板の（１１１）面を被覆しており、１または２以上の開口部を有している。絶縁膜は、中心ナノロッド（後述）をＩＶ族半導体基板の（１１１）面から成長させる際にマスクパタンとして機能する。絶縁膜の材料は、中心ナノロッドの成長を阻害することができ、かつ絶縁体であれば特に限定されない。絶縁膜の材料の例には、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ₂Ｏ₃）などが含まれる。絶縁膜は、１層であってもよいし、２層以上からなっていてもよい。絶縁膜の膜厚は、絶縁性能を発揮しうる限り特に限定されない。絶縁膜の膜厚は、例えば２０ｎｍである。

前述の通り、絶縁膜には、１または２以上の開口部が形成されている。開口部はＩＶ族半導体基板の（１１１）面まで貫通しており、開口部内ではＩＶ族半導体基板の（１１１）面が露出している。開口部は、本発明の発光素子を製造する際に、中心ナノロッドの成長位置、太さおよび形状を規定する。開口部の形状は、特に限定されず、任意に決定することができる。開口部の形状の例には、三角形、四角形、六角形および円形が含まれる。開口部の直径は、２〜５００ｎｍ程度であればよい。開口部の数が２以上の場合、開口部の中心間距離は、数十ｎｍ〜数μｍ程度であればよい。

コアマルチシェルナノワイヤは、ＩＩＩ−Ｖ族化合物半導体からなる、直径４０〜５２０ｎｍ、長さ１００ｎｍ〜１００μｍの構造体である。コアマルチシェルナノワイヤは、絶縁膜（および開口部内で露出しているＩＶ族半導体基板の（１１１）面）上に、その長軸が絶縁膜の表面（ＩＶ族半導体基板の（１１１）面）に垂直になるように配置されている。本明細書では、コアマルチシェルナノワイヤの２つの端面（長軸方向の中心線と交わる２つの面）のうち、基板（絶縁膜）側の端面を「下側の端面」といい、その反対側の端面を「上側の端面」という。後述するように、ＩＶ族半導体基板の（１１１）面上にナノワイヤを形成することで、ナノワイヤを（１１１）面に垂直になるように配置することができ、ナノワイヤを高密度に配置することができる。コアマルチシェルナノワイヤは、ＩＶ族半導体基板の表面１ｃｍ²あたり１０億本以上配置されうる。

前述の通り、本発明の発光素子は、ナノワイヤがコアマルチシェル構造であることを一つの特徴とする。すなわち、コアマルチシェルナノワイヤは、中心ナノロッドと、前記中心ナノロッドの側面（長軸方向の中心線と交わらない面）を被覆する第１のバリア層と、第１のバリア層を被覆する量子井戸層と、量子井戸層を被覆する第２のバリア層と、第２のバリア層を被覆するキャッピング層とを有する。すべての被覆層（第１のバリア層、量子井戸層、第２のバリア層、キャッピング層）は、中心ナノロッドの側面を被覆しているが、中心ナノロッドの２つの端面は被覆していない。中心ナノロッドおよびその側面を被覆するすべての被覆層は、コアマルチシェルナノワイヤの両端部において端面を形成している。被覆層全体の膜厚は、特に限定されないが、２０〜３００ｎｍ程度であればよい。

中心ナノロッドおよび第１のバリア層は、ＩＶ族半導体基板と同じ第１の導電型（ｎ型またはｐ型）のＩＩＩ−Ｖ族化合物半導体からなる。一方、第２のバリア層およびキャッピング層は、第１の導電型と異なる第２の導電型（ｐ型またはｎ型）のＩＩＩ−Ｖ族化合物半導体からなる。したがって、コアマルチシェルナノワイヤ内では、動径方向にｐｎ接合（またはｐｉｎ接合）が形成されており、中心ナノロッドの側面全面上においてｐｎ接合（ｐｉｎ接合）が形成されている。このような構成とすることで、従来の発光素子よりもｐｎ接合の面積（発光面積）を大幅に増大させることができ（平面型ｐｎ接合を有する発光素子の４〜１０倍）、高輝度化を実現することができる。次に、中心ナノロッドおよび各被覆層についてより詳細に説明する。

中心ナノロッドは、ＩＶ族半導体基板と同じ第１の導電型のＩＩＩ−Ｖ族化合物半導体からなり、ＩＶ族半導体基板の（１１１）面から絶縁膜の開口部を通って上方に延伸している。中心ナノロッドを構成するＩＩＩ−Ｖ族化合物半導体は、２元化合物半導体、３元化合物半導体、４元化合物半導体、それ以上の元素からなる半導体のいずれでもよい。２元化合物半導体の例には、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂが含まれる。３元化合物半導体の例には、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂおよびＡｌＩｎＳｂが含まれる。４元化合物半導体の例には、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂおよびＡｌＩｎＧａＰＳｂが含まれる。中心ナノロッドの直径は、２〜５００ｎｍ程度であればよい。また、中心ナノロッドの長さは、１００ｎｍ〜１００μｍ程度であればよい。

第１のバリア層は、中心ナノロッドの側面を被覆している。第１のバリア層は、絶縁膜に接触しているが、ＩＶ族半導体基板には接触していない。第１のバリア層は、中心ナノロッドを構成するＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きい、第１の導電型のＩＩＩ−Ｖ族化合物半導体からなる。第１のバリア層は、量子井戸構造のバリア層として機能する。したがって、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体は、量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きくなければならない。ただし、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体と量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体との界面にバンド不連続性が形成されると、発光素子の抵抗が増大してしまう。したがって、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップを中心ナノロッド側から量子井戸層側に向けて徐々に小さくして、量子井戸層との界面付近では、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップと量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップとを等しくすることが好ましい。このようにすることで、発光素子の抵抗を低減させることができる。

第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体は、中心ナノロッドを構成するＩＩＩ−Ｖ族化合物半導体および量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きければ特に限定されず、２元化合物半導体、３元化合物半導体、４元化合物半導体、それ以上の元素からなる半導体のいずれでもよい。前述のように、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップを中心ナノロッド側から量子井戸層側に向けて徐々に小さくする場合は、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体は、３元化合物半導体または４元化合物半導体のいずれかが好ましい。３元化合物半導体または４元化合物半導体におけるＩＩＩ族元素またはＶ族元素の組成を中心ナノロッド側から量子井戸層側に向けて徐々に変化させることで、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップを中心ナノロッド側から量子井戸層側に向けて徐々に小さくすることができるからである。たとえば、第１のバリア層がＡｌＧａＡｓからなる場合、中心ナノロッド側から量子井戸層側に向けてＧａ（ＩＩＩ族元素）の割合を徐々に大きくすることで（Ａｌ（ＩＩＩ族元素）の割合を徐々に小さくすることで）、ＡｌＧａＡｓのバンドギャップを中心ナノロッド側から量子井戸層側に向けて徐々に小さくすることができる。また、第１のバリア層がＩｎＡｓＰからなる場合、中心ナノロッド側から量子井戸層側に向けてＡｓ（Ｖ族元素）の割合を徐々に大きくすることで（Ｐ（Ｖ族元素）の割合を徐々に小さくすることで）、ＩｎＡｓＰのバンドギャップを中心ナノロッド側から量子井戸層側に向けて徐々に小さくすることができる。第１のバリア層の膜厚は、ｐｎ接合界面に形成される空乏層の厚さよりも厚ければ特に限定されず、例えば５ｎｍ以上であればよい。

量子井戸層は、第１のバリア層を被覆している。量子井戸層は、絶縁膜に接触しているが、ＩＶ族半導体基板には接触していない。量子井戸層は、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体および第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが小さいＩＩＩ−Ｖ族化合物半導体からなる。量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体は、第１の導電型または第２の導電型にドープされていてもよいし、真性半導体であってもよい。量子井戸層は、量子井戸構造の量子井戸層として機能する。量子井戸層の膜厚は、１〜５０ｎｍ程度であればよい。

第２のバリア層は、量子井戸層を被覆している。第２のバリア層は、絶縁膜に接触しているが、ＩＶ族半導体基板には接触していない。第２のバリア層は、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体と同じ組成のＩＩＩ−Ｖ族化合物半導体である。第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体は、第２の導電型にドープされている。第２のバリア層は、第１のバリア層と同様に、量子井戸構造のバリア層として機能する。第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体は、第１のバリア層を構成するＩＩＩ−Ｖ族化合物半導体と同様に、量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きい。第１のバリア層と同様に、第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体と量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体との界面にバンド不連続性が形成されると、発光素子の抵抗が増大してしまう。したがって、第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップをキャッピング層側から量子井戸層側に向けて徐々に小さくして、量子井戸層との界面付近では、第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップと量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップとを等しくすることが好ましい。このようにすることで、発光素子の抵抗を低減させることができる。第１のバリア層と同様に、３元化合物半導体または４元化合物半導体におけるＩＩＩ族元素またはＶ族元素の組成をキャッピング層側から量子井戸層側に向けて徐々に変化させることで、第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体のバンドギャップをキャッピング層側から量子井戸層側に向けて徐々に小さくすることができる。第２のバリア層の膜厚は、例えば５〜１００ｎｍ程度であればよい。

キャッピング層は、第２のバリア層を被覆している。キャッピング層は、絶縁膜に接触しているが、ＩＶ族半導体基板には接触していない。キャッピング層は、第２のバリア層と同じ第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる層を含み、第２の電極との間でオーミック接続を形成しやすくする。たとえば、キャッピング層は、第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる層か、または第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる層と第２の導電型で不純物濃度の高いＩＩＩ−Ｖ族化合物半導体からなる層との積層体である。キャッピング層の膜厚は、５〜１０ｎｍ程度であればよい。

第１の電極は、コアマルチシェルナノワイヤと接触しないように、ＩＶ族半導体基板に接続されている。たとえば、第１の電極は、ＩＶ族半導体基板の裏面に配置されている。第１の電極の材料は、ＩＶ族半導体基板とオーミック接続できる金属であれば特に限定されない。たとえば、基板がｎ型ＩＶ族半導体からなる場合、第１の電極は、Ｔｉ／Ａｕ多層膜、Ｔｉ／Ａｌ多層膜などであればよい。また、基板がｐ型ＩＶ族半導体からなる場合、第１の電極は、Ｃｒ／Ａｕ多層膜、ＡｕＺｎ合金膜などであればよい。第１の電極の膜厚は、特に限定されず、１〜１０００ｎｍ程度であればよい。

第２の電極は、コアマルチシェルナノワイヤの側面を被覆しており、コアマルチシェルナノワイヤのキャッピング層に接続されている。第２の電極は、コアマルチシェルナノワイヤの側面を被覆しているため、中心ナノロッドの側面に形成されたｐｎ接合に効率よく電流を注入することができる。これにより、低消費電力化が実現される。また、第２の電極は、コアマルチシェルナノワイヤの側面において光を反射するため、コアマルチシェルナノワイヤ内で生じた光をコアマルチシェルナノワイヤ内に閉じ込めることができる。コアマルチシェルナノワイヤ内に閉じ込められた光は、コアマルチシェルナノワイヤの上側の端面から外部に効率的に放出される。これにより、高輝度化が実現される。

コアマルチシェルナノワイヤの側面の総面積に占める第２の電極が被覆する面積の割合は、低消費電力化および高輝度化を両立する観点から、１０〜１００％の範囲内が好ましく、２０〜１００％の範囲内がより好ましく、５０〜１００％の範囲内が特に好ましい。コアマルチシェルナノワイヤの側面のうち第２の電極で被覆されていない領域は、誘電体膜で被覆されていることが好ましい。たとえば、コアマルチシェルナノワイヤの側面のうち上端側の８０％が第２の電極で被覆されている場合、下端側（基板側）の２０％は誘電体膜で被覆されていることが好ましい。このようにすることで、第２の電極とＩＶ族半導体基板との間にリーク電流が流れることをより確実に防ぐことができる。誘電体膜の例には、ＳｉＯ₂膜やＡｌ₂Ｏ₃膜などが含まれる。

第２の電極の材料は、キャッピング層とオーミック接続できる金属であれば特に限定されない。たとえば、キャッピング層がｎ型ＩＩＩ−Ｖ族化合物半導体からなる場合、第２の電極は、Ｔｉ／Ａｕ多層膜、Ｔｉ／Ａｌ多層膜などであればよい。また、キャッピング層がｐ型ＩＩＩ−Ｖ族化合物半導体からなる場合、第２の電極は、Ｃｒ／Ａｕ多層膜、ＡｕＺｎ合金膜などであればよい。第２の電極の膜厚は、特に限定されず、１〜１０００ｎｍ程度であればよい。

第２の電極で被覆されているコアマルチシェルナノワイヤ間の空隙は、絶縁体、半絶縁性半導体または金属で充填されていることが好ましい。これらの材料でコアマルチシェルナノワイヤ間の空隙を充填することで、発光素子全体の強度を向上させることができる。また、絶縁体または半絶縁性半導体でコアマルチシェルナノワイヤ間の空隙を充填することで、コアマルチシェルナノワイヤ間を電気的に確実に分離して発光素子の信頼性を向上させることができる。絶縁体の例には、ＢＣＢ樹脂などの絶縁樹脂が含まれる。これらの材料は、固体であれば特に限定されないが、コアマルチシェルナノワイヤ内で発生した光を効率よく取り出す観点からは透明な材料が好ましい。

また、ジュール熱による発光素子の劣化を抑制する観点からは、第２の電極で被覆されているコアマルチシェルナノワイヤ間の空隙は、絶縁樹脂よりも熱伝導率が高い半絶縁性半導体または金属で充填されていることが好ましい。たとえば、絶縁樹脂であるＢＣＢ樹脂の熱伝導率は０.２９Ｗ／ｍ・Ｋである。一方、半絶縁性半導体であるＳｉの熱伝導率は１６３.３Ｗ／ｍ・Ｋであり、ＧａＡｓの熱伝導率は５５Ｗ／ｍ・Ｋである。半絶縁性半導体および金属の種類は、特に限定されないが、熱伝導率が高いものが好ましい。熱伝導率が高い半絶縁性半導体の例には、Ｓｉ、Ｇｅのほかに、前述のＩＩＩ−Ｖ族化合物半導体などが含まれる。熱伝導率が高い金属の例には、銀、銅、金などが含まれる。このように熱伝導率が高い半絶縁性半導体または金属でコアマルチシェルナノワイヤ間の空隙を充填することで、コアマルチシェルナノワイヤ内で生じたジュール熱をコアマルチシェルナノワイヤ外に効率よく放出させることが可能となり、ジュール熱による発光特性の低下および発光素子の劣化を抑制することができる。また、ジュール熱による発光素子の劣化を抑制することができるため、高電流を注入することが可能となり、発光素子の出力をさらに向上させることもできる。

本発明の発光素子は、１）ナノワイヤがＩＶ族半導体基板の（１１１）面上に配置されており、２）ナノワイヤがコアマルチシェル構造であり、かつ３）ナノワイヤの側面が金属電極（第２の電極）で被覆されている。

１）本発明の発光素子では、ナノワイヤがＩＶ族半導体基板の（１１１）面上に配置されているため、ナノワイヤが基板の表面に対して垂直方向に配向している。したがって、本発明の発光素子では、発光単位となるナノワイヤを高密度（１０億本／ｃｍ²以上）に配置することができ、発光素子全体の輝度を向上させることができる。

２）本発明の発光素子では、ナノワイヤがコアマルチシェル構造であるため、ｐｎ接合の面積が大きい。したがって、本発明の発光素子では、基板の単位面積当たりの発光面積を増大させることができ、発光素子全体の輝度を向上させることができる。

３）本発明の発光素子では、ナノワイヤの側面が金属電極（第２の電極）で被覆されているため、ｐｎ接合全面に効率よく電流を注入することができる。したがって、本発明の発光素子では、低消費電力化を実現することができる。また、本発明の発光素子は、ナノワイヤの側面が金属電極（第２の電極）で被覆されているため、ナノワイヤ内で生じた光をナノワイヤ内に閉じ込めることができる。したがって、本発明の発光素子では、ナノワイヤ内で生じた光をナノワイヤの上側の端面から効率的に放出させることができ、発光素子全体の輝度を向上させることができる。

以上のように、本発明の発光素子は、従来の半導体発光素子では実現できなかった高輝度化および低消費電力化を両立することができる。

本発明の発光素子は、レーザー発振器としても動作することができる（実施例参照）。本発明の発光素子をレーザー発振器として動作させるには、量子井戸層内においてナノワイヤの長軸方向に光を繰り返し反射させる必要がある。そのためには、まず、第１のバリア層および第２のバリア層の屈折率が量子井戸層の屈折率よりも小さくなるように、各層を構成するＩＩＩ−Ｖ族化合物半導体を選択することが好ましい。このようにすることで、量子井戸層で生じた光を量子井戸層内に閉じ込めることができる。

また、量子井戸層の２つの端面（上側の端面および下側の端面）が共振器ミラーとして機能できるように、量子井戸層を構成するＩＩＩ−Ｖ族化合物半導体、基板を被覆する絶縁膜を選択することが好ましい。具体的には、量子井戸層の下側の端面と基板を被覆する絶縁膜との界面を「ＩＩＩ−Ｖ族化合物半導体／全反射絶縁膜」とすることが好ましい。すなわち、量子井戸層の下側の端面と接触する絶縁膜の最表層を全反射絶縁膜とすることが好ましい。また、量子井戸層の上側の端面を含む界面を「ＩＩＩ−Ｖ族化合物半導体／空気」または「ＩＩＩ−Ｖ族化合物半導体／部分反射絶縁膜」とすることが好ましい。すなわち、コアマルチシェルナノワイヤの上側の端面を外部雰囲気に直接露出させるか、部分反射絶縁膜で被覆することが好ましい。このようにすることで、量子井戸層内において上側の端面と下側の端面との間で光を往復させるとともに、増幅した光をコアマルチシェルナノワイヤの上側の端面から取り出すことができる。全反射絶縁膜および部分反射絶縁膜の材料は、光透過性を有し（透明または半透明）、かつ第２のバリア層を構成するＩＩＩ−Ｖ族化合物半導体よりも屈折率の小さい絶縁体が好ましい。全反射絶縁膜および部分反射絶縁膜の材料の例には、ＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃などが含まれる。

上記構成を採用することで、量子井戸層内で光を増幅させることが可能となり、本発明の発光素子をレーザー発振器として動作させることができるようになる。

以上のように、本発明の発光素子は、高輝度化および低消費電力化を両立することができるだけでなく、レーザー発振器としても動作することができる。

本発明の発光素子は、本発明の効果を損なわない限り任意の方法で製造されうる。たとえば、本発明の発光素子は、次に説明する本発明の製造方法で製造されうる。

２．本発明の発光素子の製造方法
本発明の発光素子の製造方法は、１）基板を準備する第１のステップと、２）コアマルチシェルナノワイヤを形成する第２のステップと、３）第１の電極および第２の電極を形成する第３のステップを含む。

１）基板の準備
第１のステップでは、（１１１）面を有するＩＶ族半導体基板と前記（１１１）面を被覆する絶縁膜とを含む基板を準備する。ＩＶ族半導体基板の種類は、（１１１）面を有するものであれば特に限定されず、例えばｎ型シリコン（１１１）基板やｐ型シリコン（１１１）基板である。

ＩＶ族半導体基板の（１１１）面は、開口部を有する絶縁膜で被覆されている。（１１１）面を被覆する絶縁膜の材料は、中心ナノロッドの成長を阻害することができ、かつ絶縁体であれば特に限定されない。絶縁膜の材料の例には、ＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃などなどが含まれる。（１１１）面を被覆する絶縁膜の厚さは、特に限定されないが、例えば２０ｎｍ程度であればよい。酸化シリコン膜は、例えばシリコン基板を熱酸化することで形成されうる。もちろん、絶縁膜は、スパッタ法などの通常の薄膜形成法により形成されてもよい。

ＩＶ族半導体基板の（１１１）面を被覆する絶縁膜には、１または２以上の開口部が形成される。開口部は、電子ビームリソグラフィーや、フォトリソグラフィー、ナノインプリントリソグラフィーなどの微細パターン加工技術を用いることで形成されうる。ＩＶ族半導体基板の（１１１）面は、開口部を通して外部に露出している。開口部の形状は、特に限定されず、任意に決定することができる。開口部の形状の例には、三角形、四角形、六角形および円形が含まれる。開口部の直径は、２〜５００ｎｍ程度であればよい。開口部の直径が大きすぎると、ＩＶ族半導体基板の（１１１）面と中心ナノロッドとの接合界面に多数の転位または欠陥が形成されるおそれがある。開口部の数が２以上の場合、開口部の中心間距離は、数十ｎｍ〜数μｍ程度であればよい。

通常、ＩＶ族半導体基板の表面には、自然酸化膜が形成されている。この自然酸化膜は、中心ナノロッドの成長を阻害するので、除去することが好ましい。そこで、ＩＶ族半導体基板の（１１１）面を覆う絶縁膜に開口部を設けた後、高温熱処理することにより、ＩＶ族半導体基板の表面に形成された自然酸化膜を除去することが好ましい。高温熱処理は、例えば水素ガスや窒素ガス、アルゴンガスなどの不活性ガス雰囲気中で約９００℃の条件で熱処理すればよい。このように高温熱処理を行うことにより、開口部を通して露出した（１１１）面を被覆する自然酸化膜が除去されるとともに、ＩＶ族半導体と自然酸化膜との界面における結晶構造から、酸素原子が除去される。この酸素原子が除去された箇所には、酸素原子の代わりにＩＩＩ族原子またはＶ族原子が吸着する（後述）。

高温熱処理後の（１１１）面は、１×１構造で構成される。ところが、そのまま基板の温度を下げると、図１に示される分類（化合物半導体成長温度範囲）のように不規則な原子配列が基板表面に形成される。しかしながら、さらに温度を４００℃程度にまで下げると、再び基板表面が１×１構造に回復する。そこで、本発明の製造方法では、高温熱処理後に、基板温度を一旦低温（約４００℃程度）に下げる。ここで「低温」とは、化合物半導体ナノワイヤを成長させるのに必要な温度よりも低い温度をいう。このように基板温度を低下させることにより、ＩＶ族半導体基板の（１１１）２×１面を（１１１）１×１面に変換することができる。「（１１１）２×１面」とは、図２Ａに示されるように、原子配列を構成する最小単位が２原子間隔×１原子間隔となっている面をいう。一方、「（１１１）１×１面」とは、図２Ｂに示されるように、原子配列を構成する最小単位が１原子間隔×１原子間隔となっている面をいう。

後述の通り、ＩＶ族半導体基板の（１１１）１×１面は、ＩＩＩ族元素またはＶ族元素により、（１１１）Ａ面または（１１１）Ｂ面に変換される。ここで、「（１１１）Ａ面」とは、表面にＩＩＩ族元素が配置されている面をいう。また、「（１１１）Ｂ面」とは、表面にＶ族元素が配置されている面をいう。

ＩＶ族半導体基板の（１１１）１×１面を（１１１）Ａ面または（１１１）Ｂ面にすることで、その面からＩＩＩ−Ｖ族化合物半導体を成長させやすくすることができる。ＩＩＩ−Ｖ族化合物半導体の（１１１）Ａ面または（１１１）Ｂ面は、（１１１）２×２面、つまり最小単位が２原子間隔×２原子間隔の周期で構成された構造である。よって、ＩＶ族半導体基板の表面に、２原子間隔×２原子間隔よりも小さい最小単位でＩＩＩ族元素またはＶ族元素が配置されていると、その表面にＩＩＩ−Ｖ族化合物半導体が成長しやすい。

一方、シリコン基板を熱処理することによって生じやすい（１１１）面の安定構造は、（１１１）７×７面であると報告されている（Surf. Sci. Vol.164, (1985), p.367-392）。（１１１）７×７面を、（１１１）Ａ面または（１１１）Ｂ面に変換しても、最小単位が７原子間隔×７原子間隔の配列周期となる。この最小単位は、ＩＩＩ−Ｖ族化合物半導体の結晶構造における配列周期の最小単位よりも大きい。よって、その表面にＩＩＩ−Ｖ族化合物半導体が成長しにくい。

ＩＶ族半導体基板の（１１１）２×１面を（１１１）１×１面にするための低温熱処理は、約３５０〜４５０℃（例えば、約４００℃）の温度で行えばよい。低温熱処理は、水素ガス、窒素ガス、アルゴンガス、ヘリウムガスなどの不活性ガス囲気下で行うことが好ましい。

ＩＶ族半導体基板の（１１１）２×１面を低温熱処理により（１１１）１×１面に変換するとともに、ＩＩＩ族原料またはＶ族原料をＩＶ族半導体基板の表面に供給して（１１１）Ａ面または（１１１）Ｂ面に変換する。ＩＩＩ族原料は、ホウ素、アルミニウム、ガリウム、インジウムまたはタリウム（有機金属化合物であってもよい）を含むガスであることが好ましい。ＩＩＩ族原料は、例えばトリメチルガリウムやトリメチルインジウムなどの有機アルキル金属化合物である。Ｖ族原料は、窒素、リン、ヒ素、アンチモンまたはビスマス（有機金属化合物であってもよい）を含むガスであることが好ましい。Ｖ族原料は、例えば水素化ヒ素（アルシン；ＡｓＨ３）である。ＩＩＩ族原料またはＶ族原料の供給は、４００〜５００℃にて行われることが好ましい。

ＩＶ族半導体基板の表面を（１１１）Ａ面または（１１１）Ｂ面に変換する工程は、ＩＶ族半導体基板の表面を（１１１）１×１面に変換する工程の後に行ってもよいが、（１１１）１×１面に変換する工程と同時に行ってもよい。すなわち、ＩＶ族半導体基板の（１１１）面を約４００℃での低温熱処理により（１１１）１×１面に変換しながら、ＩＩＩ族原料またはＶ族原料も供給して（１１１）Ａ面または（１１１）Ｂ面に変換してもよい。

前述の通り、ＩＶ族半導体基板を高温（例えば９００℃）で熱処理して自然酸化膜を除去するときに、（１１１）面から酸素原子が除去される。酸素原子が除去された状態で（１１１）１×１面とすると、ＩＶ元素同士の結合が切れている部分が形成される。図１に示されるように、高温熱処理した後の（１１１）面は１×１構造で構成され、そのまま温度を下げると、様々な不規則な周期の原子配列が表面に形成される。さらに温度を４００℃程度まで下げることで、（１１１）面は１×１構造に回復する。回復した１×１構造は、熱力学的に不安定であり、この状態にＩＩＩ族元素またはＶ族元素を供給すると、ＩＩＩ族元素またはＶ族元素は、最表面のＩＶ族原子（例えばシリコン原子）と置き換わるように表面吸着して、（１１１）Ａ面または（１１１）Ｂ面を形成する。したがって、比較的容易に（１１１）Ａ面または（１１１）Ｂ面を形成することができる。

２）コアマルチシェルナノワイヤの作製
第２のステップでは、絶縁膜上にコアマルチシェルナノワイヤを形成する。より具体的には、開口部を通して露出したＩＶ族半導体基板の（１１１）面から中心ナノロッドを成長させ、次いで前記中心ナノロッドの側面に複数の被覆層を形成する。このとき、中心ナノロッドを成長させる前に、交互原料供給変調法によりＩＶ族半導体基板の（１１１）面にＩＩＩ−Ｖ族化合物半導体の薄膜を形成することが好ましい。

［交互原料供給変調法］
ＩＶ族半導体基板にＩＩＩ族元素を含む原料ガスとＶ族元素を含む原料ガスとを交互に提供して（以下「交互原料供給変調法」という）、絶縁膜の開口部を通して露出した（１１１）Ａ面または（１１１）Ｂ面にＩＩＩ−Ｖ族化合物半導体の薄膜を形成する。この交互原料供給変調法による薄膜形成は、中心ナノロッドを成長させるために必要な温度よりも低い温度にて行われることが好ましい。たとえば、交互原料供給変調法による薄膜形成は、約４００℃で行うか、または４００℃から昇温しながら行えばよい。

具体的には、ＩＶ族半導体基板に（１１１）Ａ面が形成されている場合は、まずＩＩＩ族元素を含む原料ガスを供給し、その後Ｖ族元素を含む原料ガスを供給する。さらに、ＩＩＩ族元素を含む原料ガスとＶ族元素を含む原料ガスとを交互に繰り返し供給する。一方、ＩＶ族半導体基板に（１１１）Ｂ面が形成されている場合は、まずＶ族元素を含む原料ガスを供給し、その後ＩＩＩ族元素を含む原料ガスを供給する。さらに、Ｖ族元素を含む原料ガスとＩＩＩ族元素を含む原料ガスとを交互に繰り返し供給する。

Ｖ族元素を含む原料ガスの供給時間およびＩＩＩ族元素を含む原料ガスの供給時間は、それぞれ数秒程度であればよい。また、Ｖ族元素を含む原料ガスの供給とＩＩＩ族元素を含む原料ガスの供給との間に、数秒のインターバルを設けることが好ましい。ＩＩＩ−Ｖ族化合物半導体の薄膜が所望の厚さになるまで、Ｖ族元素を含む原料ガスとＩＩＩ族元素を含む原料ガスとを交互に供給すればよい。何回か繰り返してガスを供給することにより、ＩＩＩ−Ｖ化合物半導体の薄膜が形成される。

この交互原料供給変調法は、ＩＶ族半導体基板の（１１１）１×１面を（１１１）Ａ面または（１１１）Ｂ面に変換したときに変換できなかった部位があったとしても、（１１１）Ａ面または（１１１）Ｂ面を再形成することができるという補償効果もある。交互原料供給変調法により、ＩＶ族元素とＩＩＩ族元素またはＶ族元素とが結合するからである。

この後、半導体ナノワイヤを成長させるために基板温度を上げるが、交互原料供給変調法により形成されたＩＩＩ−Ｖ化合物半導体の薄膜は、基板に吸着したＩＩＩ族元素やＩＶ族元素が熱で乖離することを防ぐ。

［中心ナノロッドの形成］
ＩＩＩ−Ｖ化合物半導体の薄膜を形成した後に、ＩＶ族半導体基板の表面から絶縁膜の開口部を通してＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッドを成長させる。中心ナノロッドの成長は、例えば有機金属化学気相エピタキシ法（以下「ＭＯＶＰＥ法」ともいう）や、分子線エピタキシ法（以下「ＭＢＥ法」ともいう）などにより行われる。好ましくは、中心ナノロッドの成長は、ＭＯＶＰＥ法により行われる。なお、開口部以外の領域では、絶縁膜により中心ナノロッドの成長は阻害される。

ＭＯＶＰＥ法による半導体ナノワイヤの形成は、通常のＭＯＶＰＥ装置を用いて行うことができる。つまり、所定の温度かつ減圧条件下で、ＩＩＩ族元素を含む原料ガスおよびＶ族元素を含む原料ガスを提供すればよい。たとえば、ＩｎＡｓナノワイヤを形成するときは、約５４０℃でトリメチルインジウムおよび水素化ヒ素を含むガスを提供すればよい。また、ＧａＡｓナノワイヤを形成するときは、約７５０℃でトリメチルガリウムおよび水素化ヒ素を含むガスを提供すればよい。

以上の手順によりＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッドを、その長軸が（１１１）面に対して垂直になるようにＩＶ族半導体基板の（１１１）面上に形成することができる。このようにして形成された中心ナノロッドとＩＶ族半導体基板の（１１１）面との接合界面は、基本的に無転位かつ無欠陥である。

中心ナノロッドは、第１の導電型（ｎ型またはｐ型）にドープされる。たとえば、ＭＯＶＰＥ法で中心ナノロッドを形成している間にドーピングガスまたはドーピング有機金属を供給することで、中心ナノロッドにｎ型ドーパントまたはｐ型ドーパントをドープすることができる。具体的には、ＭＯＶＰＥ法でＩＶ族原子を含むガスまたは有機金属材料と中心ナノロッドの材料とを同時に供給することで、ｎ型の中心ナノロッドを形成することができる。同様に、ＶＩ族原子を含むガスまたは有機金属材料と中心ナノロッドの材料とを同時に供給することで、ｐ型の中心ナノロッドを形成することができる。ドーピングガスおよびドーピング有機金属の種類は、ｎ型にドープする場合はＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｏ、Ｓ、ＳｅまたはＴｅを含むものであれば特に限定されず；ｐ型にドープする場合はＣ、ＺｎまたはＴｅを含むものであれば特に限定されない。この他にも、中心ナノロッドに対してＩＶ族原子からなるイオンをイオン注入法で打ち込むことで、ｎ型の中心ナノロッドを形成することができる。同様に、中心ナノロッドに対してＶＩ族原子からなるイオンを打ち込むことで、ｐ型の中心ナノロッドを形成することができる。キャリアの濃度は、特に限定されず、１×１０¹⁶〜５×１０²⁰ｃｍ^-3程度であればよい。

［被覆層の形成］
第２のステップでは、中心ナノロッドの側面に被覆層を形成する。より具体的には、中心ナノロッドの側面に第１のバリア層を形成し、次いで第１のバリア層の上に量子井戸層、第２のバリア層およびキャッピング層をこの順番で積層させる。被覆層の形成は、例えば有機金属化学気相エピタキシ法（以下「ＭＯＶＰＥ法」ともいう）や、分子線エピタキシ法（以下「ＭＢＥ法」ともいう）などにより行われる。作業工程を減らす観点からは、被覆層の形成方法は、中心ナノロッドの製造方法と同じであることが好ましい。

中心ナノロッドの側面に被覆層を形成するためには、中心ナノロッドの長さ方向よりも動径方向の成長を促進させることが好ましい。動径方向の成長を促進させるには、基板温度を中心ナノロッドを成長させた際の温度から５０〜２００℃程度低下させればよい。これにより、ナノロッドの側面における成長速度がナノロッドの長さ方向の成長速度よりも大きくなり、中心ナノロッドの側面に被覆層を形成する横方向成長を実現できる。縦方向の成長は完全に阻害されていなければならないわけではなく、中心ナノロッドの上側の端面を被覆するように被覆層が形成された場合は、機械研磨などにより中心ナノロッドおよび各被覆層の端面を露出させればよい。

第１のバリア層、量子井戸層、第２のバリア層およびキャッピング層を順に形成するには、被覆層の形成過程において供給する原料ガスの種類を切り替えればよい。たとえば、中心ナノロッド側から動径方向にＡｌＧａＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓの順で積層した構造の被覆層を形成するには、トリメチルアルミニウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して７５０℃でＡｌＧａＡｓを成長させ；次いでトリメチルガリウムガスおよび水素化ヒ素ガスを供給して７００℃でＧａＡｓを成長させ；次いでトリメチルアルミニウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して７５０℃でＡｌＧａＡｓを成長させ；次いでトリメチルガリウムガスおよび水素化ヒ素ガスを供給して７５０℃でＧａＡｓを成長させればよい。また、第１のバリア層および第２のバリア層において、３元化合物半導体または４元化合物半導体におけるＩＩＩ族元素またはＶ族元素の組成を徐々に変化させるには、ＩＩＩ族元素またはＶ族元素の原料ガスの組成を経時的に変化させればよい。

第１のバリア層、第２のバリア層およびキャッピング層は、第１の導電型（ｎ型またはｐ型）または第２の導電型（ｐ型またはｎ型）にドープされる。量子井戸層は、第１の導電型（ｎ型またはｐ型）または第２の導電型（ｐ型またはｎ型）にドープされることもあれば、ドープされないこともある。ＭＯＶＰＥ法でＩＶ族原子を含むガスまたは有機金属材料と被覆層の材料とを同時に供給することで、ｎ型の被覆層を形成することができる。同様に、ＶＩ族原子を含むガスまたは有機金属材料と被覆層の材料とを同時に供給することで、ｐ型の被覆層を形成することができる。ドーピングガスおよびドーピング有機金属の種類は、ｎ型にドープする場合はＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｏ、Ｓ、ＳｅまたはＴｅを含むものであれば特に限定されず；ｐ型にドープする場合はＣ、ＺｎまたはＴｅを含むものであれば特に限定されない。キャリアの濃度は、特に限定されず、１×１０¹⁶〜５×１０²⁰ｃｍ^-3程度であればよい。

３）第１の電極および第２の電極の形成
第３のステップでは、第１の電極および第２の電極を形成する。

第１の電極は、コアマルチシェルナノワイヤと接触しないようにＩＶ族半導体基板上に形成すればよい。第１の電極をＩＶ族半導体基板上に形成する方法は特に限定されない。たとえば、フォトリソグラフィー法を用いて、電極形成予定部位以外の領域をレジスト膜でマスクし、金や白金、チタン、クロム、アルミニウム、パラジウム、モリブデンなどの金属を蒸着させ、レジスト膜を除去（リフトオフ）すればよい。また、クロムやチタンなどを蒸着した後、さらに金を蒸着して二層構造の電極としてもよい。

第２の電極は、ＩＶ族半導体基板と接触しないようにコアマルチシェルナノワイヤの側面（キャッピング層）上に形成すればよい。第２の電極をコアマルチシェルナノワイヤの側面に形成する方法は特に限定されない。

たとえば、コアマルチシェルナノワイヤを絶縁体または半絶縁性半導体中に包埋する場合は、１）コアマルチシェルナノワイヤの表面を所定の膜厚の誘電体膜で被覆し、２）誘電体膜で被覆されたコアマルチシェルナノワイヤを絶縁体または半絶縁性半導体中に包埋し、３）絶縁体または半絶縁性半導体の一部を除去して誘電体膜で被覆されたコアマルチシェルナノワイヤの先端部分を露出させ、４）コアマルチシェルナノワイヤを被覆する誘電体膜を除去してコアマルチシェルナノワイヤと絶縁体または半絶縁性半導体との間に空隙を形成し、５）４）で形成された空隙に金属を堆積させて第２の電極を形成すればよい（実施の形態１、３参照）。

また、コアマルチシェルナノワイヤを金属中に包埋する場合は、１）コアマルチシェルナノワイヤの側面をオーミック電極を形成しうる金属で被覆し、２）オーミック電極を形成しうる金属で被覆されたコアマルチシェルナノワイヤを、前記オーミック電極を形成しうる金属と同一または異なる金属中に包埋すればよい。この場合は、コアマルチシェルナノワイヤの側面を被覆するオーミック電極を形成しうる金属が、第２の電極として機能する。

前述の通り、コアマルチシェルナノワイヤ間の空隙に絶縁体、半絶縁性半導体または金属を充填することで、発光素子全体の強度を向上させることができる。特に、コアマルチシェルナノワイヤ間の空隙に半絶縁性半導体または金属を充填することで、ジュール熱による発光特性の低下および発光素子の劣化を抑制することもできる。

コアマルチシェルナノワイヤを絶縁体、半絶縁性半導体または金属中に包埋する方法は、特に限定されない。たとえば、コアマルチシェルナノワイヤを絶縁樹脂中に包埋する場合は、コアマルチシェルナノワイヤの表面を誘電体膜で被覆した後に、ＩＶ族半導体基板上に樹脂組成物を塗布すればよい。また、コアマルチシェルナノワイヤを半絶縁性半導体中に包埋する場合は、中心ナノロッドの側面に被覆層を形成した方法と同様に、コアマルチシェルナノワイヤの側面に半絶縁性半導体からなる層をコアマルチシェルナノワイヤの動径方向に成長させればよい。前述の通り、動径方向の成長を促進させるには、基板温度を中心ナノロッドを成長させた際の温度から５０〜２００℃程度低下させればよい。たとえば、コアマルチシェルナノワイヤをＳｉまたはＧｅ中に包埋する場合は、コアマルチシェルナノワイヤの表面を誘電体膜で被覆した後に、例えばシランガスまたは水素化ゲルマニウムガスを供給して３００〜５００℃でＳｉまたはＧｅを動径方向に成長させればよい。また、コアマルチシェルナノワイヤをＩＩＩ−Ｖ族化合物半導体中に包埋する場合は、中心ナノロッドの側面に被覆層を形成する場合と同じ条件でＩＩＩ−Ｖ族化合物半導体を動径方向に成長させればよい。また、コアマルチシェルナノワイヤを金属中に包埋する場合は、コアマルチシェルナノワイヤ間の空隙に金属を堆積させればよい。

また、コアマルチシェルナノワイヤを絶縁体または半絶縁性半導体中に包埋する場合は、誘電体膜を除去する程度（面積）を調整することで、第２の電極がコアマルチシェルナノワイヤを被覆する面積を調整することができる。たとえば、コアマルチシェルナノワイヤを被覆する誘電体膜のうち、コアマルチシェルナノワイヤの上側８０％の部分を被覆する誘電体膜を除去した場合、第２の電極はコアマルチシェルナノワイヤの上側８０％の部分を被覆することになる。この場合、コアマルチシェルナノワイヤの下側２０％の部分は、誘電体膜で被覆されたままとなる。

本発明の発光素子では、コアマルチシェルナノワイヤの上側の端面（特に量子井戸層の上側の端面）が金属膜（遮光物）で被覆されておらず、かつ第２の電極がコアマルチシェルナノワイヤの側面（第４の被覆膜）にのみ接続されていることを要する。したがって、第２の電極を形成する際にコアマルチシェルナノワイヤの上側の端面が金属膜で被覆されてしまった場合は、機械研磨などによりコアマルチシェルナノワイヤの端面を露出させることが好ましい。

以上の手順により、本発明の発光素子を製造することができる。

本発明の発光素子の製造方法は、コアマルチシェルナノワイヤを基板の表面に対して垂直方向に配向させることができるため、コアマルチシェルナノワイヤを高密度（１０億本／ｃｍ²以上）で配置することができる。また、本発明の発光素子の製造方法は、金属触媒を用いずに中心ナノロッドを形成するため、金属汚染の影響を受けることなく高品位の結晶構造でコアマルチシェルナノワイヤを形成することができる。

３．複数の発光素子の製造方法
本発明の発光素子（レーザー発振器を含む）の製造方法では、互いに発光波長が異なる複数の発光素子を１つの基板上に同時に製造することができる。

前述の通り、本発明の発光素子の製造方法は、１）基板を準備する第１のステップと、２）コアマルチシェルナノワイヤを形成する第２のステップと、３）第１の電極および第２の電極を形成する第３のステップを含む。ここで、第１のステップにおいて、絶縁膜の開口部の中心間距離および／または開口部のサイズを変化させると、第２のステップにおいて、中心ナノロッドおよび各被覆層の組成ならびに各被覆層の膜厚が変わる（理由は後述）。第１のバリア層、量子井戸層および第２のバリア層の組成（バンドギャップ）および膜厚が変わると、発光素子の発光波長が変わる。したがって、１つの基板において絶縁膜を２以上の領域に区分し、その領域ごとに開口部の中心間距離および／または開口部のサイズを変えることで、発光素子の発光波長を領域ごとに変えることができる。

以下、互いに発光波長が異なる複数の発光素子を１つの基板上に同時に製造する方法について、より詳細に説明する。「２．本発明の発光素子の製造方法」で説明した事項と重複する事項については、説明を省略する。

第１のステップでは、（１１１）面を有するＩＶ族半導体基板と前記（１１１）面を被覆する絶縁膜とを含む基板を準備する。前述の通り、絶縁膜は２以上の領域に区分されている。後述するように、絶縁膜の領域ごとにコアマルチシェルナノワイヤ（中心ナノロッドおよび各被覆層）の組成および各被覆層の膜厚を変えるために、絶縁膜の領域ごとに開口部の中心間距離および／または開口部のサイズ（直径）を変える。

第２のステップでは、絶縁膜上にコアマルチシェルナノワイヤを形成する。より具体的には、開口部を通して露出したＩＶ族半導体基板の（１１１）面から中心ナノロッドを成長させ、次いで前記中心ナノロッドの側面に各被覆層を形成する。中心ナノロッドおよび各被覆層の形成は、例えばＭＯＶＰＥ法や、ＭＢＥ法などにより行われる。好ましくは、中心ナノロッドおよび各被覆層の形成は、ＭＯＶＰＥ法により行われる。ＭＯＶＰＥ法による半導体ナノワイヤの形成は、所定の温度かつ減圧条件下で、ＩＩＩ族元素を含む原料ガスおよびＶ族元素を含む原料ガスを提供すればよい。たとえば、ＩｎＧａＡｓ層を形成するときは、トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を含むガスを提供すればよい。

トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を含むガスを供給すると、これらのガスは基板表面付近で熱分解反応を起こし、分解した元素（Ｉｎ、ＧａおよびＡｓ）は絶縁膜の開口部に絶縁膜の表面を移動して集まる。絶縁膜で被覆された領域では結晶成長が起こらず、開口部内で半導体結晶が露出している部分で結晶成長が起こる。絶縁膜の表面では基板が加熱されているため、表面に付着した元素や原料ガスは、一定時間経過した後に、基板表面から気相中へと離散する。絶縁膜の表面におけるＩｎの表面移動距離はＧａの表面移動距離よりも長いため、開口部から離れた位置に付着した元素のうち、Ｉｎの方がＧａよりも多く開口部に到達する。このように開口部の中心間距離が大きい場合には、Ｉｎの割合が大きく、膜厚が薄いＩｎＧａＡｓ層となる。一方、開口部の中心間距離が小さい場合、Ｉｎの表面移動距離およびＧａの表面移動距離が開口部の中心間距離よりも長くなり、Ｇａの割合が大きく、膜厚が厚いＩｎＧａＡｓ層となる。この原理は、他のＩＩＩ−Ｖ族化合物半導体を成長させる場合も成り立つ。

このように、第１のステップで領域ごとに開口部の中心間距離および／または開口部のサイズを変化させることで、第２のステップで領域ごとに中心ナノロッドおよび各被覆層の組成ならびに各被覆層の膜厚を変えることができる。

第３のステップでは、第１の電極および第２の電極を形成する。

以上の手順により、基板上の絶縁膜が２以上の領域に区分されており、絶縁膜に形成された開口部の中心間距離および／またはサイズが領域ごとに異なり、コアマルチシェルナノワイヤの組成も領域ごとに異なる発光素子（レーザー発振器を含む）を製造することができる。

たとえば、本発明の製造方法によれば、互いに発光波長の異なる複数のレーザー発振器を同一基板上に同時に製造することができる。

以下、図面を参照して本発明の発光素子をより詳細に説明する。

（実施の形態１）
実施の形態１では、ｎ型シリコン（１１１）基板を有する本発明の発光素子の例を示す。

図３は、実施の形態１の発光素子の構成を示す断面図である。図４は、実施の形態１の発光素子のコアマルチシェルナノワイヤの断面図（基板面と平行な断面の図）である。

図３に示されるように、実施の形態１の発光素子１００は、ｎ型シリコン基板１１０、絶縁膜１２０、コアマルチシェルナノワイヤ１３０、絶縁樹脂１４０、第１の電極１５０、第２の電極１６０、誘電体膜１７０を有する。図３および図４に示されるように、コアマルチシェルナノワイヤ１３０は、ｎ型ＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッド１３１、ｎ型ＩＩＩ−Ｖ族化合物半導体からなる第１のバリア層１３２、ｉ型ＩＩＩ−Ｖ族化合物半導体からなる量子井戸層１３３、ｐ型ＩＩＩ−Ｖ族化合物半導体からなる第２のバリア層１３４およびｐ型ＩＩＩ−Ｖ族化合物半導体からなるキャッピング層１３５を含む。この発光素子１００は、コアマルチシェルナノワイヤ１３０の下端側から上端側（図３において白矢印の方向）に向けて光を放出する。

ｎ型シリコン基板１１０は、ｎ型にドープされたシリコン（１１１）基板である。

絶縁膜１２０は、ｎ型シリコン基板１１０のコアマルチシェルナノワイヤ１３０が配置されている面（（１１１）面）を被覆する絶縁性の膜である。絶縁膜１２０は、例えば膜厚２０ｎｍのＳｉＯ₂膜である。ｎ型シリコン基板１１０と中心ナノロッド１３１とは直接接触しているので、その界面に絶縁膜１２０は存在しない。

コアマルチシェルナノワイヤ１３０は、ＩＩＩ−Ｖ族化合物半導体からなるコアマルチシェル構造のナノワイヤである。中心ナノロッド１３１は、ｎ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｎ型ＧａＡｓ）からなり、ｎ型シリコン基板１１０の（１１１）面上に、その長軸が前記（１１１）面に対して略垂直になるように配置されている。第１のバリア層１３２は、ｎ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｎ型ＡｌＧａＡｓ）からなり、中心ナノロッド１３１の側面を被覆する。量子井戸層１３３は、ｉ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｉ型ＧａＡｓ）からなり、第１のバリア層１３２を被覆する。第２のバリア層１３４は、ｐ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｐ型ＡｌＧａＡｓ）からなり、量子井戸層１３３を被覆する。キャッピング層１３５は、ｐ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｐ型ＧａＡｓ）からなり、第２のバリア層１３４を被覆する。第１のバリア層１３２、量子井戸層１３３、第２のバリア層１３４およびキャッピング層１３５は、中心ナノロッド１３１の側面のみを被覆し、中心ナノロッド１３１の端面は被覆しない。したがって、中心ナノロッド１３１、第１のバリア層１３２、量子井戸層１３３、第２のバリア層１３４およびキャッピング層１３５の上側の端面は、いずれも外界雰囲気に露出している。

絶縁樹脂１４０は、ｎ型シリコン基板１１０（絶縁膜１２０）上においてコアマルチシェルナノワイヤ１３０間の空隙を埋めるように配置されており、各コアマルチシェルナノワイヤ１３０を電気的に分離している。絶縁樹脂１４０は、コアマルチシェルナノワイヤ１３０と直接接触しておらず、絶縁樹脂１４０とコアマルチシェルナノワイヤ１３０との間には、第２の電極１６０または誘電体膜１７０が配置されている。絶縁樹脂１４０の材料は、絶縁性を有する樹脂であれば特に限定されないが、透明絶縁樹脂が好ましい。コアマルチシェルナノワイヤ１３０内で発生した光を効率よく取り出すためである。

第１の電極１５０は、ｎ型シリコン基板１１０上に配置されており、ｎ型シリコン基板１１０に接続されている。第１の電極１５０は、ｎ型シリコン基板１１０にオーミック接続されていることが好ましい。第１の電極１５０は、例えばＴｉ／Ａｕ多層膜やＴｉ／Ａｌ多層膜などである。

第２の電極１６０は、絶縁樹脂１４０とコアマルチシェルナノワイヤ１３０との間および絶縁樹脂１４０上に配置されている。第２の電極１６０は、コアマルチシェルナノワイヤ１３０の側面の一部（上側の部分）を被覆するとともに、コアマルチシェルナノワイヤ１３０の側面（キャッピング層１３５）に接続されている。第２の電極１６０は、コアマルチシェルナノワイヤ１３０の側面（キャッピング層１３５）にオーミック接続されていることが好ましい。第２の電極１６０は、例えばＣｒ／Ａｕ多層膜やＡｕＺｎ合金膜などである。

誘電体膜１７０は、コアマルチシェルナノワイヤ１３０の側面の一部（第２の電極で被覆されていない下側の部分）および絶縁膜１２０の一部（コアマルチシェルナノワイヤ１３０が配置されていない部分）を被覆する絶縁性の膜である。誘電体膜１７０は、例えば膜厚１５ｎｍのＡｌ₂Ｏ₃膜および膜厚５０ｎｍのＳｉＯ₂膜の積層膜、または膜厚５０ｎｍのＳｉＯ₂膜である。

実施の形態１の発光素子１００では、中心ナノロッド１３１の側面全面に形成されたｐｎ接合において光が発生する。発生した光は、第２の電極１６０で反射されるため、コアマルチシェルナノワイヤ１３０の側面ではなく上側の端面から外部に放出される（図３中の白矢印）。

実施の形態１の発光素子１００は、レーザー発振器としても動作することができる。そのためには、１）第１のバリア層１３２および第２のバリア層１３４の屈折率が量子井戸層１３３の屈折率よりも小さくなるように、各層を構成するＩＩＩ−Ｖ族化合物半導体を選択し、かつ２）量子井戸層１３３の上側の端面（図３中のＡ）および下側の端面（図３中のＢ）が共振器ミラーとして機能できるように、量子井戸層１３３を構成するＩＩＩ−Ｖ族化合物半導体、絶縁膜１２０の材料を選択することが好ましい。このようにすることで、量子井戸層１３３の上側の端面（図３中のＡ）と下側の端面（図３中のＢ）との間で光を繰り返し反射させて、光を増幅させることができる。

以下、図５〜７を参照して実施の形態の１の発光素子１００の製造方法について説明する。図５は、コアマルチシェルナノワイヤ１３０の形成過程を示す模式図である。図６は、コアマルチシェルナノワイヤ１３０を形成した後の基板の斜視図である。図７は、第１の電極１５０および第２の電極１６０の形成過程を示す模式図である。図７では、コアマルチシェルナノワイヤ１３０の被覆層１３２〜１３５を省略している。

まず、図５Ａに示されるように、ｎ型シリコン基板１１０を準備する。このｎ型シリコン基板１１０上には、ＳｉＯ₂からなる膜厚２０ｎｍの絶縁膜１２０が熱酸化法により形成されている。次いで、図５Ｂに示されるように、ｎ型シリコン基板１１０上の絶縁膜１２０に、フォトリソグラフィー法などを用いて開口部を形成する。次いで、図５Ｃに示されるように、ＭＯＶＰＥ法により、開口部を通して露出したｎ型シリコン基板１１０の（１１１）面から中心ナノロッド１３１を成長させる。このとき、中心ナノロッド１３１を成長させる前に、交互原料供給変調法によりｎ型シリコン基板１１０の（１１１）面にＩＩＩ−Ｖ族化合物半導体の薄膜を形成することが好ましい。次に、図５Ｄに示されるように、中心ナノロッド１３１の側面に第１のバリア層１３２、量子井戸層１３３、第２のバリア層１３４およびキャッピング層１３５を形成する。以上の手順により、図６に示されるように、ｎ型シリコン基板１１０上にコアマルチシェルナノワイヤ１３０を形成することができる。

次に、図７Ａ（図５Ｄと同じ状態）および図７Ｂに示されるように、コアマルチシェルナノワイヤ１３０の周囲を誘電体膜１７０で被覆する。たとえば、ＡＬＤ法で膜厚１５ｎｍのＡｌ₂Ｏ₃膜を形成した後、スパッタリング法で膜厚５０ｎｍのＳｉＯ₂膜を形成すればよい。ＡＬＤ法でＡｌ₂Ｏ₃膜を形成するのは、ＳｉＯ₂膜を形成する際にコアマルチシェルナノワイヤ１３０が損傷を受けないようにするためである。したがって、コアマルチシェルナノワイヤ１３０の損傷を防止できれば、Ａｌ₂Ｏ₃膜を形成せずに、プラズマＣＶＤ法などでＳｉＯ₂膜のみを形成してもよい。誘電体膜１７０は、ガスエッチングの際にコアマルチシェルナノワイヤ１３０を保護するとともに（図７Ｄ参照）、コアマルチシェルナノワイヤ１３０と絶縁樹脂１４０との間に第２の電極１６０を形成するための空隙を確保する役割を担っている（図７Ｅ参照）。

次に、図７Ｃに示されるように、誘電体膜１７０で被覆されたコアマルチシェルナノワイヤ１３０を絶縁樹脂１４０中に包埋する。次いで、図７Ｄに示されるように、ガスエッチングなどにより絶縁樹脂１４０を部分除去して、コアマルチシェルナノワイヤ１３０の先端部分を露出させる。次いで、図７Ｅに示されるように、ウェットエッチングなどによりコアマルチシェルナノワイヤ１３０の周囲の誘電体膜１７０を選択的に除去して、コアマルチシェルナノワイヤ１３０の上側の端面および側面を露出させる。エッチング時間を調整することにより、コアマルチシェルナノワイヤ１３０の側面の露出面積を任意に調整することができる。

次に、図７Ｆに示されるように、コアマルチシェルナノワイヤ１３０と絶縁樹脂１４０との間の空隙に金属を堆積して第２の電極１６０を形成する。オーミック接続とするため、第２の電極１６０を形成した後アニーリングすることが好ましい。次いで、図７Ｇに示されるように、コアマルチシェルナノワイヤ１３０の上部に堆積した金属をコアマルチシェルナノワイヤ１３０ごと機械研磨して、コアマルチシェルナノワイヤ１３０の上側の端面を露出させる。これにより、第２の電極１６０は、コアマルチシェルナノワイヤ１３０の側面のみを被覆するようになる。最後に、図７Ｈに示されるように、ｎ型シリコン基板１１０の裏面に金属を堆積して第１の電極１５０を形成する。

以上の手順により、実施の形態１の発光素子１００を製造することができる。

実施の形態１の発光素子は、１）ナノワイヤがＩＶ族半導体基板の（１１１）面上に配置されており、２）ナノワイヤがコアマルチシェル構造であり、かつ３）ナノワイヤの側面が金属電極（第２の電極）で被覆されているため、従来の半導体発光素子では実現できなかった高輝度化および低消費電力化を両立することができる。

（実施の形態２）
実施の形態２では、ｐ型シリコン（１１１）基板を有する本発明の発光素子の例を示す。

図８Ａは、実施の形態２の発光素子の構成を示す断面図である。図８Ｂは、実施の形態２の発光素子のコアマルチシェルナノワイヤの断面図（基板面と平行な断面の図）である。実施の形態１の発光素子と同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。

図８Ａに示されるように、実施の形態２の発光素子２００は、ｐ型シリコン基板２１０、絶縁膜１２０、コアマルチシェルナノワイヤ２２０、絶縁樹脂１４０、第１の電極２３０、第２の電極２４０、誘電体膜１７０を有する。図８Ａおよび図８Ｂに示されるように、コアマルチシェルナノワイヤ２２０は、ｐ型ＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッド２２１、ｐ型ＩＩＩ−Ｖ族化合物半導体からなる第１のバリア層２２２、ｉ型ＩＩＩ−Ｖ族化合物半導体からなる量子井戸層２２３、ｎ型ＩＩＩ−Ｖ族化合物半導体からなる第２のバリア層２２４およびｎ型ＩＩＩ−Ｖ族化合物半導体からなるキャッピング層２２５を含む。

ｐ型シリコン基板２１０は、ｐ型にドープされたシリコン（１１１）基板である。

コアマルチシェルナノワイヤ２２０は、ＩＩＩ−Ｖ族化合物半導体からなるコアマルチシェル構造のナノワイヤである。実施の形態２の発光素子２００のコアマルチシェルナノワイヤ２２０は、各構成要素の導電型が反対である点を除いては実施の形態１の発光素子のコアマルチシェルナノワイヤと同じである。すなわち、中心ナノロッド２２１は、ｐ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｐ型ＧａＡｓ）からなる。第１のバリア層２２２は、ｐ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｐ型ＡｌＧａＡｓ）からなる。量子井戸層２２３は、ｉ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｉ型ＧａＡｓ）からなる。第２のバリア層２２４は、ｎ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｎ型ＡｌＧａＡｓ）からなる。キャッピング層２２５は、ｎ型ＩＩＩ−Ｖ族化合物半導体（例えば、ｎ型ＧａＡｓ）からなる。

第１の電極２３０は、ｐ型シリコン基板２１０上に配置されており、ｐ型シリコン基板２１０に接続されている。第１の電極２３０は、ｐ型シリコン基板２１０にオーミック接続されていることが好ましい。第１の電極２３０は、例えばＣｒ／Ａｕ多層膜やＡｕＺｎ合金膜などである。

第２の電極２４０は、絶縁樹脂１４０とコアマルチシェルナノワイヤ２２０との間および絶縁樹脂１４０上に配置されている。第２の電極２４０は、コアマルチシェルナノワイヤ２２０の側面の一部を被覆するとともに、コアマルチシェルナノワイヤ２２０の側面（キャッピング層２２５）に接続されている。第２の電極２４０は、コアマルチシェルナノワイヤ２２０の側面（キャッピング層２２５）にオーミック接続されていることが好ましい。第２の電極２４０は、例えばＴｉ／Ａｕ多層膜やＴｉ／Ａｌ多層膜などである。

実施の形態２の発光素子２００は、実施の形態１の発光素子１００と同様の手順で作製することができる。

実施の形態２の発光素子は、実施の形態１の発光素子と同様に、高輝度化および低消費電力化を両立することができる。

（実施の形態３）
実施の形態３では、コアマルチシェルナノワイヤ間の空隙が半絶縁性半導体で充填されている本発明の発光素子の例を示す。

図９は、実施の形態３の発光素子の構成を示す断面図である。実施の形態１の発光素子と同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。

図９に示されるように、実施の形態３の発光素子３００は、ｎ型シリコン基板１１０、絶縁膜１２０、コアマルチシェルナノワイヤ１３０、半絶縁性半導体３１０、第１の電極１５０、第２の電極１６０、誘電体膜１７０を有する。図９に示されるように、コアマルチシェルナノワイヤ１３０は、ｎ型ＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッド１３１、ｎ型ＩＩＩ−Ｖ族化合物半導体からなる第１のバリア層１３２、ｉ型ＩＩＩ−Ｖ族化合物半導体からなる量子井戸層１３３、ｐ型ＩＩＩ−Ｖ族化合物半導体からなる第２のバリア層１３４およびｐ型ＩＩＩ−Ｖ族化合物半導体からなるキャッピング層１３５を含む。

半絶縁性半導体３１０は、ｎ型シリコン基板１１０（絶縁膜１２０）上においてコアマルチシェルナノワイヤ１３０間の空隙を埋めるように配置されており、各コアマルチシェルナノワイヤ１３０を電気的に分離している。半絶縁性半導体３１０は、コアマルチシェルナノワイヤ１３０と直接接触しておらず、半絶縁性半導体３１０とコアマルチシェルナノワイヤ１３０との間には、第２の電極１６０または誘電体膜１７０が配置されている。半絶縁性半導体３１０の例には、ドープされていないＳｉまたはＧｅ、ドープされていないＩＩＩ−Ｖ族化合物半導体などが含まれる。

以下、図１０を参照して実施の形態の３の発光素子３００の製造方法について説明する。コアマルチシェルナノワイヤ１３０を形成するまでの手順は、実施例１と同様であるため（図５〜図７Ｂ参照）、説明を省略する。

図１０Ａに示されるように、コアマルチシェルナノワイヤ１３０の表面を誘電体膜１７０で被覆した後に、図１０Ｂ、図１０Ｃに示されるように、半絶縁性半導体３１０を動径方向に成長させる。これにより、コアマルチシェルナノワイヤ１３０間の空隙が、半絶縁性半導体３１０で充填される。次いで、図１０Ｄに示されるように、ガスエッチングなどにより半絶縁性半導体３１０を部分除去して、コアマルチシェルナノワイヤ１３０の先端部分を露出させる。次いで、図１０Ｅに示されるように、ウェットエッチングなどによりコアマルチシェルナノワイヤ１３０の周囲の誘電体膜１７０を選択的に除去して、コアマルチシェルナノワイヤ１３０の上側の端面および側面を露出させる。エッチング時間を調整することにより、コアマルチシェルナノワイヤ１３０の側面の露出面積を任意に調整することができる。

次に、図１０Ｆに示されるように、コアマルチシェルナノワイヤ１３０と半絶縁性半導体３１０との間の空隙に金属を堆積して第２の電極１６０を形成する。オーミック接続とするため、第２の電極１６０を形成した後アニーリングすることが好ましい。次いで、図１０Ｇに示されるように、コアマルチシェルナノワイヤ１３０の上部に堆積した金属をコアマルチシェルナノワイヤ１３０ごと機械研磨して、コアマルチシェルナノワイヤ１３０の上側の端面を露出させる。これにより、第２の電極１６０は、コアマルチシェルナノワイヤ１３０の側面のみを被覆するようになる。最後に、図１０Ｈに示されるように、ｎ型シリコン基板１１０の裏面に金属を堆積して第１の電極１５０を形成する。

以上の手順により、実施の形態３の発光素子３００を製造することができる。

実施の形態３の発光素子は、実施の形態１の発光素子と同様に、高輝度化および低消費電力化を両立することができる。また、実施の形態３の発光素子は、放熱性に優れているため、ジュール熱による発光特性の低下および発光素子の劣化を抑制することもできる。

以下、本発明について実施例を参照して詳細に説明するが、本発明はこれらの実施例により限定されない。

［実施例１］
１．発光素子の作製
（１）基板の準備
ｎ型シリコン（１１１）基板を、熱酸化処理して、表面に膜厚２０ｎｍのＳｉＯ₂膜（絶縁膜）を形成した（図５Ａ参照）。電子線ビームリソグラフィーおよびウェットケミカルエッチングによりＳｉＯ₂膜に周期的に開口部を形成して、シリコン基板の（１１１）面を露出させた（図５Ｂ参照）。開口部の形状は六角形とし、開口部の直径は１００ｎｍとした。開口部の中心間距離は、４００ｎｍとした。

（２）コアマルチシェルナノワイヤの作製
絶縁膜を形成したシリコン基板を減圧横型ＭＯＶＰＥ装置（ＨＲ２３３９；大陽日酸株式会社）にセットした。シリコン基板の温度を９２５℃に上昇させて５分間維持することで、開口部内のシリコン基板表面に形成された自然酸化膜を除去した。次いで、シリコン基板の温度を９２５℃から４００℃に低下させた。水素化ヒ素ガスを水素ガス（キャリアガス）とともに供給した。水素化ヒ素の分圧は１.３×１０^-4ａｔｍとした。

次に、交互原料供給変調法により開口部内のシリコン基板表面にＧａＡｓの薄膜を形成した。この工程では、トリメチルガリウムガスと水素化ヒ素ガスとを交互に供給した。具体的には、シリコン基板の温度を４００℃から７５０℃に上昇させながら、トリメチルガリウムガスの供給を２秒間、水素ガスによるインターバルを１秒間、水素化ヒ素ガスの供給を２秒間、水素ガスによるインターバルを１秒間の組合せを１サイクルとして、３分間かけて３０回繰り返した。トリメチルガリウムの分圧は１.０×１０^-6ａｔｍとし、水素化ヒ素の分圧は２.５×１０^-4ａｔｍとした。

次に、シリコン基板表面から開口部を通してｎ型ＧａＡｓナノワイヤ（中心ナノロッド）を成長させた（図５Ｃ参照）。具体的には、シリコン基板の温度を７５０℃としてトリメチルガリウムガス、水素化ヒ素ガスおよびモノシランガスを水素ガスとともに供給して、シリコン基板表面から開口部を通して直径１００ｎｍのＧａＡｓナノワイヤを成長させた。トリメチルガリウムの分圧は２.５×１０^-6ａｔｍとし、水素化ヒ素の分圧は１.０×１０^-4ａｔｍとした。ｎ型ＧａＡｓナノワイヤのキャリア濃度は、７×１０¹⁷〜２.０×１０¹⁸ｃｍ^-3とした。

次に、ｎ型ＧａＡｓナノワイヤ（中心ナノロッド）の周囲（主として側面）に、ｎ型ＡｌＧａＡｓ層（第１のバリア層）、ｐ型ＧａＡｓ層（量子井戸層）、ｐ型ＡｌＧａＡｓ層（第２のバリア層）およびｐ型ＧａＡｓ層（キャッピング層）をこの順番で形成した（図５Ｄ参照）。具体的には、シリコン基板の温度を７００℃としてトリメチルアルミニウムガス、トリメチルガリウムガス、水素化ヒ素ガスおよびモノシランガスを水素ガスとともに供給して、ｎ型ＧａＡｓナノワイヤ（中心ナノロッド）の側面に膜厚２２ｎｍのｎ型ＡｌＧａＡｓ層（第１のバリア層）を形成した。次いで、トリメチルガリウムガス、水素化ヒ素ガスおよびジメチル亜鉛を水素ガスとともに供給して、ｎ型ＡｌＧａＡｓ層（第１のバリア層）の上に膜厚３ｎｍのｐ型ＧａＡｓ層（量子井戸層）を形成した。次いで、トリメチルアルミニウムガス、トリメチルガリウムガス、水素化ヒ素ガスおよびジメチル亜鉛を水素ガスとともに供給して、ｐ型ＧａＡｓ層（量子井戸層）の上に膜厚２２ｎｍのｐ型ＡｌＧａＡｓ層（第２のバリア層）を形成した。次いで、トリメチルガリウムガス、水素化ヒ素ガスおよびジメチル亜鉛を水素ガスとともに供給して、ｐ型ＡｌＧａＡｓ層（第２のバリア層）の上に膜厚１０ｎｍのｐ型ＧａＡｓ層（キャッピング層）を形成した。トリメチルアルミニウムの分圧は７.５×１０^-7ａｔｍとし、トリメチルガリウムの分圧は８.２×１０^-7ａｔｍとし、水素化ヒ素の分圧は１.３×１０^-4ａｔｍとした。ｎ型ＡｌＧａＡｓ層（第１のバリア層）のキャリア濃度は、７×１０¹⁷〜２.０×１０¹⁸ｃｍ^-3とし、ｐ型ＧａＡｓ層（量子井戸層）のキャリア濃度は、４.８×１０¹⁸ｃｍ^-3とし、ｐ型ＡｌＧａＡｓ層（第２のバリア層）のキャリア濃度は、４.８×１０¹⁸ｃｍ^-3とし、ｐ型ＧａＡｓ層（キャッピング層）のキャリア濃度は、４.８×１０¹⁸ｃｍ^-3とした。

この工程により、長さ３μｍのコアマルチシェルナノワイヤがシリコン基板表面に形成された。シリコン基板上のコアマルチシェルナノワイヤの密度は、１０億本／ｃｍ²以上である。コアマルチシェルナノワイヤの長軸は、シリコン基板の表面に対して垂直であった。

図１１Ａは、コアマルチシェルナノワイヤが周期的に配列されたシリコン基板の走査電子顕微鏡写真（斜視像）である。図１１Ｂは、コアマルチシェルナノワイヤの構成を示す断面模式図である。図１１Ｂに示されるように、ｎ型ＧａＡｓナノワイヤ（中心ナノロッド）４３１は、ｎ型シリコン基板４１０の（１１１）面からＳｉＯ₂膜（絶縁膜）４２０の開口部を通して成長している。このｎ型ＧａＡｓナノワイヤ（中心ナノロッド）４３１の側面に、ｎ型ＡｌＧａＡｓ層（第１のバリア層）４３２、ｐ型ＧａＡｓ層（量子井戸層）４３３、ｐ型ＡｌＧａＡｓ層（第２のバリア層）４３４およびｐ型ＧａＡｓ層（キャッピング層）４３５が積層されている。図１１Ｃは、コアマルチシェルナノワイヤの断面（図１１ＢのＡ−Ａ’線）を示す走査電子顕微鏡写真である。図１１Ｃの写真から、図１１Ｂに示されるコアマルチシェル構造が形成されていることがわかる。

（３）発光素子の作製
コアマルチシェルナノワイヤを形成したシリコン基板上に誘電体膜を形成した（図７Ｂ参照）。具体的には、ＡＬＤ法により、膜厚１５ｎｍのＡｌ₂Ｏ₃膜を形成した後、スパッタリング法により、膜厚５０ｎｍのＳｉＯ₂膜を形成した。

次に、誘電体膜を形成したシリコン基板上に絶縁樹脂（ＢＣＢ樹脂）膜を形成して、シリコン基板上のコアマルチシェルナノワイヤを絶縁樹脂中に包埋した（図７Ｃ参照）。次いで、反応性イオンエッチングにより絶縁樹脂の上側の一部を除去して、コアマルチシェルナノワイヤの先端を露出させた（図７Ｄ参照）。図１２Ａは、コアマルチシェルナノワイヤの先端を露出させた後の素子表面の走査電子顕微鏡写真（斜視像）である。

次に、ウェットエッチングにより、コアマルチシェルナノワイヤの上部および側面の一部（上側部分）の誘電体膜を選択的に除去した（図７Ｅ参照）。具体的には、シリコン基板をアンモニウム：過酸化水素：超純水混合水溶液に２秒間浸漬してエッチングを行った。

次に、コアマルチシェルナノワイヤが露出した面に第２の電極として膜厚１５０ｎｍのＣｒ／Ａｕ多層膜を形成した（図７Ｆ参照）。第２の電極を形成する際には、コアマルチシェルナノワイヤと絶縁樹脂との空隙に金属が効率的に入り込むように、試料回転機構を有する金属蒸着器を用いた。また、オーミック電極を形成するために、４００℃で５分間、窒素雰囲気中でアニールした。図１２Ｂは、Ｃｒ／Ａｕ多層膜を形成した後の素子表面の走査電子顕微鏡写真（斜視像）である。

次に、コアマルチシェルナノワイヤの先端部分をＣｒ／Ａｕ多層膜とともに機械的に研磨して、コアマルチシェルナノワイヤの上側の端面を露出させた。図１２Ｃは、コアマルチシェルナノワイヤの先端部分を研磨した後の素子表面の走査電子顕微鏡写真（斜視像）である。

最後に、シリコン基板の裏面（コアマルチシェルナノワイヤが形成されていない面）に第１の電極として膜厚１００ｎｍのＴｉ／Ａｕ多層膜またはＴｉ／Ａｌ多層膜を形成した（図７Ｈ参照）。

図１３は、作製した発光素子の構成を示す断面模式図である。図１３に示されるように、ｐ型ＧａＡｓ層（量子井戸層）４３３は、下端側の端面においてＳｉＯ₂膜４２０と界面を形成し、上側の端面において外部雰囲気（空気）と界面を形成している。ＳｉＯ₂膜４２０の上には、誘電体膜４７０、絶縁樹脂４４０およびＣｒ／Ａｕ多層膜（第２の電極）４６０が形成されている。Ｃｒ／Ａｕ多層膜（第２の電極）４６０は、コアマルチシェルナノワイヤ４３０の側面（ｐ型ＧａＡｓ層（キャッピング層）４３５）に接続されている。また、Ｔｉ／Ａｕ多層膜またはＴｉ／Ａｌ多層膜（第１の電極）４５０は、ｎ型シリコン基板４１０に接続されている。

２．作製した発光素子の特性
図１４は、作製した発光素子の電流電圧曲線を示すグラフである。内装図は、片対数グラフに変換したものである。この実験では、コアマルチシェルナノワイヤの長さは３μｍであり、そのうち上部２μｍの部分の側面が第２の電極で被覆されている発光素子を使用した。これらのグラフから、作製した発光素子は、立ち上がり電圧が１.４Ｖのｐｎ接合ダイオードとして機能していることがわかる。

図１５は、作製した発光素子の電流注入発光スペクトルを示すグラフである（室温；直流電流駆動）。この実験では、コアマルチシェルナノワイヤの長さは３μｍであり、そのうち上部２μｍの部分の側面が第２の電極で被覆されている発光素子を使用した。ａは、注入電流が０.５０ｍＡのときの発光スペクトルを示す（×３０）。ｂは、注入電流が０.６５ｍＡのときの発光スペクトルを示す（×２０）。ｃは、注入電流が１.３０ｍＡのときの発光スペクトルを示す（×３.０）。ｄは、注入電流が１.８４ｍＡのときの発光スペクトルを示す（×１.５）。ｅは、注入電流が４.００ｍＡのときの発光スペクトルを示す。ｆは、この構造の室温におけるフォトルミネセンススペクトルを示す。このグラフから、発光の閾値は、０.５ｍＡ（電流密度３.２Ａ／ｃｍ²）であり、作製した発光素子は、市販のＧａＡｓ−ＬＥＤよりも小さな電流で発光することがわかる。

図１６は、作製した発光素子のレーザー発振スペクトルを示すグラフである（室温；直流電流駆動）。この実験では、ＩＩＩ−Ｖ族化合物半導体ナノワイヤの長さは５μｍであり、そのうち上部３μｍの部分の側面が第２の電極で被覆されている発光素子を使用した。このときの発光の閾値は、０.３ｍＡ（電流密度５Ａ／ｃｍ²）であった。また、レーザー発振時の注入電流は、４６ｍＡ（電流密度７５０Ａ／ｃｍ²）であった。この結果から、作製した発光素子は、レーザー発振器としても機能できることがわかる。

図１７は、ウェットエッチングで形成したコアマルチシェルナノワイヤの周囲の空隙の深さ（第２の電極で被覆されている部分の長さ）と発光素子の閾値電流との関係を示すグラフである（室温；直流電流駆動）。この実験では、コアマルチシェルナノワイヤの長さは５μｍの発光素子を使用した。このグラフから、空隙の深さが深く、第２の電極の接触面積が大きいほど、低電流で発光できることがわかる。

［実施例２］
実施例１では、コアマルチシェルナノワイヤ間の空隙を絶縁樹脂（ＢＣＢ樹脂）で充填した発光素子を作製した例を示した。実施例２では、コアマルチシェルナノワイヤ間の空隙を半絶縁性半導体（ＧａＡｓ）で充填した発光素子を作製した例を示す。
（１）基板の準備およびコアマルチシェルナノワイヤの作製
実施例１と同様の手順で、ｎ型シリコン（１１１）基板の上にコアマルチシェルナノワイヤを作製した（図１１参照）。

（２）発光素子の作製
コアマルチシェルナノワイヤを形成したシリコン基板上に誘電体膜を形成した（図１０Ａ参照）。具体的には、ＡＬＤ法により、膜厚１５ｎｍのＡｌ₂Ｏ₃膜を形成した後、スパッタリング法により、膜厚５０ｎｍのＳｉＯ₂膜を形成した。

次に、誘電体膜で被覆されたコアマルチシェルナノワイヤの周囲（主として側面）に半絶縁性ＧａＡｓ層を形成して、コアマルチシェルナノワイヤを半絶縁性ＧａＡｓ中に包埋した（図１０Ｂ〜１０Ｃ参照）。具体的には、シリコン基板の温度を７００℃として、トリメチルガリウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、コアマルチシェルナノワイヤ側面のＳｉＯ₂膜（誘電体膜）の上にＧａＡｓ層を形成した。トリメチルガリウムの分圧は８.２×１０^-7ａｔｍとし、水素化ヒ素の分圧は１.３×１０^-4ａｔｍとした。図１８は、コアマルチシェルナノワイヤの周囲（主として側面）に半絶縁性ＧａＡｓ層を形成した後の素子表面の走査電子顕微鏡写真である。

次に、反応性イオンエッチングにより半絶縁性ＧａＡｓの上側の一部を除去して、コアマルチシェルナノワイヤの先端を露出させた（図１０Ｄ参照）。

次に、ウェットエッチングにより、コアマルチシェルナノワイヤの上部および側面の一部（上側部分）の誘電体膜を選択的に除去した（図１０Ｅ参照）。具体的には、シリコン基板をアンモニウム：過酸化水素：超純水混合水溶液に２秒間浸漬してエッチングを行った。

次に、コアマルチシェルナノワイヤが露出した面に第２の電極として膜厚１５０ｎｍのＣｒ／Ａｕ多層膜を形成した（図１０Ｆ参照）。第２の電極を形成する際には、コアマルチシェルナノワイヤと半絶縁性ＧａＡｓとの空隙に金属が効率的に入り込むように、試料回転機構を有する金属蒸着器を用いた。また、オーミック電極を形成するために、４００℃で５分間、窒素雰囲気中でアニールした。

次に、コアマルチシェルナノワイヤの先端部分をＣｒ／Ａｕ多層膜とともに機械的に研磨して、コアマルチシェルナノワイヤの上側の端面を露出させた。

最後に、シリコン基板の裏面（コアマルチシェルナノワイヤが形成されていない面）に第１の電極として膜厚１００ｎｍのＴｉ／Ａｕ多層膜またはＴｉ／Ａｌ多層膜を形成した（図１０Ｈ参照）。

前述の通り、図１８は、コアマルチシェルナノワイヤの周囲（主として側面）に半絶縁性ＧａＡｓ層を形成した後の素子表面の走査電子顕微鏡写真である。この写真から、実施例２の発光素子では、コアマルチシェルナノワイヤ間の空隙が半絶縁性半導体（ＧａＡｓ）で充填されていることがわかる。

本出願は、２００９年１２月１日出願の特願２００９−２７３５６１に基づく優先権を主張する。当該出願明細書および図面に記載された内容は、すべて本願明細書に援用される。

本発明の発光素子は、例えば画像表示機器や照明機器などに利用される半導体発光素子として有用である。また、本発明の発光素子を用いれば、ＬＳＩチップ間の信号伝達を光配線に置き換えることもできる。

１００，２００ 発光素子、１１０，４１０ ｎ型シリコン基板、１２０ 絶縁膜、１３０，２２０，４３０ コアマルチシェルナノワイヤ、１３１、２２１ 中心ナノロッド、１３２，２２２ 第１のバリア層、１３３，２２３ 量子井戸層、１３４，２２４ 第２のバリア層、１３５，２２５ キャッピング層、１４０，４４０ 絶縁樹脂、１５０，２３０ 第１の電極、１６０，２４０ 第２の電極、１７０，４７０ 誘電体膜、２１０，４１０ ｎ型シリコン基板、３１０ 半絶縁性半導体、４２０ ＳｉＯ₂膜、４３１ ｎ型ＧａＡｓナノワイヤ、４３２ ｎ型ＡｌＧａＡｓ層、４３３ ｐ型ＧａＡｓ層、４３４ ｐ型ＡｌＧａＡｓ層、４３５ ｐ型ＧａＡｓ層、４５０ Ｔｉ／Ａｕ多層膜またはＴｉ／Ａｌ多層膜、４６０ Ｃｒ／Ａｕ多層膜。

Claims (15)

1. （１１１）面を有し、第１の導電型にドープされたＩＶ族半導体基板と、
   前記ＩＶ族半導体基板の（１１１）面を被覆し、複数の開口部を有する絶縁膜と、
   前記絶縁膜上に配置され、ＩＩＩ−Ｖ族化合物半導体からなる複数のコアマルチシェルナノワイヤと、
   前記ＩＶ族半導体基板に接続された第１の電極と、
   前記コアマルチシェルナノワイヤの側面を被覆し、かつ前記コアマルチシェルナノワイヤの側面に接続された第２の電極と、
   を有する発光素子であって、
   前記コアマルチシェルナノワイヤは、
   前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記ＩＶ族半導体基板の（１１１）面から前記開口部を通って上方に延伸する、中心ナノロッドと、
   前記中心ナノロッドに含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きく、かつ前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記絶縁膜上において前記中心ナノロッドの側面を被覆する第１のバリア層と、
   前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが小さいＩＩＩ−Ｖ族化合物半導体からなり、第１のバリア層を被覆する量子井戸層と、
   前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体と同じ組成のＩＩＩ−Ｖ族化合物半導体であり、かつ前記第１の導電型と異なる第２の導電型のＩＩＩ−Ｖ族化合物半導体からなり、前記量子井戸層を被覆する第２のバリア層と、
   前記第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる層を含み、前記第２の電極とオーミック接続を形成できる、前記第２のバリア層を被覆するキャッピング層と、を有し、
   前記複数のコアマルチシェルナノワイヤにおいて、互いに隣接する前記コアマルチシェルナノワイヤのそれぞれの側面の間の空隙には、
   隣接する前記コアマルチシェルナノワイヤのそれぞれの前記上方側の側面を被覆する第２の電極、
   前記コアマルチシェルナノワイヤにおいて、前記第２の電極と前記ＩＶ族半導体基板の間の前記側面を被覆する誘電体膜、
   及び、前記それぞれの第２の電極の間の透明な絶縁体または絶縁体よりも熱伝導率が高い半絶縁性半導体が充填されている、発光素子。
2. 前記中心ナノロッドの長軸は、前記ＩＶ族半導体基板の（１１１）面に対して垂直である、請求項１に記載の発光素子。
3. 前記第１のバリア層および前記第２のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体は、３元化合物半導体または４元化合物半導体であり、
   前記中心ナノロッド側から前記量子井戸層側に向けてバンドギャップが徐々に小さくなるように、前記第１のバリア層におけるＩＩＩ族元素またはＶ族元素の組成は、前記中心ナノロッド側から前記量子井戸層側に向けて徐々に変化しており、かつ
   前記キャッピング層側から前記量子井戸層側に向けてバンドギャップが徐々に小さくなるように、前記第２のバリア層におけるＩＩＩ族元素またはＶ族元素の組成は、前記キャッピング層側から前記量子井戸層側に向けて徐々に変化している、
   請求項１に記載の発光素子。
4. 前記第２の電極は、前記コアマルチシェルナノワイヤの周方向の全周を被覆し、
   前記コアマルチシェルナノワイヤの長軸の全長において、前記誘電体が被覆している部分以外の全面に前記第２の電極が被覆しており、前記長軸の全長において前記長軸に沿った長さの前記第２の電極が占める割合は１０％以上である、請求項１に記載の発光素子。
5. 前記コアマルチシェルナノワイヤは、前記ＩＶ族半導体基板の表面１ｃｍ²あたり１０億本以上配置されている、請求項１に記載の発光素子。
6. 前記第１のバリア層および前記第２のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体は、前記量子井戸層に含まれるＩＩＩ−Ｖ族化合物半導体よりも屈折率が小さく、
   前記絶縁膜は、全反射絶縁膜を含み、
   前記コアマルチシェルナノワイヤの長軸の両端の２つの端面のうち、前記絶縁膜に接触していない端面は、外部雰囲気に露出しているか、部分反射絶縁膜で被覆されており、
   前記量子井戸層の２つの端面のうち、前記絶縁膜に接触している端面は、前記絶縁膜に含まれる全反射絶縁膜と界面を形成し、
   前記量子井戸層の２つの端面のうち、前記絶縁膜に接触していない端面は、外部雰囲気または前記部分反射絶縁膜と界面を形成する、
   請求項１に記載の発光素子。
7. 前記絶縁膜は、２以上の領域に区分されており、
   前記絶縁膜の２以上の領域のそれぞれには、開口部が形成されており、
   前記開口部の中心間距離または前記開口部のサイズは、前記２以上の領域ごとに異なり、
   前記コアマルチシェルナノワイヤの組成は、前記２以上の領域ごとに異なる、
   請求項６に記載の発光素子。
8. ＩＶ族半導体基板とＩＩＩ−Ｖ族化合物半導体からなる複数のコアマルチシェルナノワイヤとを有する発光素子の製造方法であって、
   （１１１）面を有するＩＶ族半導体基板と、前記（１１１）面を被覆し、複数の開口部を有する絶縁膜とを含む基板を準備するステップと、
   前記基板を低温熱処理して、前記（１１１）面を（１１１）１×１面とするステップと、
   前記基板に低温条件下でＩＩＩ族原料またはＶ族原料を供給して、前記（１１１）面を（１１１）Ａ面または（１１１）Ｂ面に変換するステップと、
   前記ＩＶ族半導体基板の（１１１）面から前記開口部を通して、第１の導電型のＩＩＩ−Ｖ族化合物半導体からなる中心ナノロッドを成長させるステップと、
   前記中心ナノロッドの側面に、前記中心ナノロッドに含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが大きく、かつ前記第１の導電型のＩＩＩ−Ｖ族化合物半導体からなる第１のバリア層を形成するステップと、
   前記第１のバリア層の上に、前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体よりもバンドギャップが小さいＩＩＩ−Ｖ族化合物半導体からなる量子井戸層を形成するステップと、
   前記量子井戸層の上に、前記第１のバリア層に含まれるＩＩＩ−Ｖ族化合物半導体と同じ組成のＩＩＩ−Ｖ族化合物半導体であり、かつ前記第１の導電型と異なる第２の導電型のＩＩＩ−Ｖ族化合物半導体からなる第２のバリア層を形成するステップと、
   前記第２のバリア層の上に、前記第２の導電型のＩＩＩ−Ｖ族化合物半導体からなるキャッピング層を形成して前記複数のコアマルチシェルナノワイヤを形成するステップと、
   前記複数のコアマルチシェルナノワイヤにおいて、前記コアマルチシェルナノワイヤのそれぞれについて表面を誘電体で覆ったのち互いに隣接する前記コアマルチシェルナノワイヤの側面の前記誘電体層の間を絶縁体または半絶縁性半導体で充填するステップと、
   前記複数のコアマルチシェルナノワイヤのそれぞれについて、前記絶縁体または半絶縁性半導体をそのままとして前記複数のコアマルチシェルナノワイヤのそれぞれの側面と上側の端面の前記誘電体層を選択的に除去して、前記コアマルチシェルナノワイヤの側面と前記絶縁体または半絶縁性半導体との間に空隙を形成するステップと、
   前記空隙に金属材料を充填して、前記複数のコアマルチシェルナノワイヤのそれぞれの側面に第２の電極を形成するステップと、
   前記ＩＶ族半導体基板上に第１の電極を形成するステップと、
   を含む、発光素子の製造方法。
9. 前記基板を低温熱処理するステップの前に、前記基板を高温熱処理することにより、前記ＩＶ族半導体基板の表面に形成された自然酸化膜を除去するステップをさらに含む、請求項８に記載の製造方法。
10. 前記（１１１）Ａ面または前記（１１１）Ｂ面に変換された（１１１）１×１面に、Ｖ族原料とＩＩＩ族原料とを交互に供給することで、ＩＩＩ−Ｖ族化合物半導体の薄膜を形成するステップをさらに含む、請求項８に記載の製造方法。
11. 前記（１１１）面を（１１１）１×１面とするステップと、前記（１１１）面を前記（１１１）Ａ面または（１１１）Ｂ面に変換するステップとを、順に行なうか、または同時に行う、請求項８に記載の製造方法。
12. 前記ＩＩＩ族原料は、ホウ素、アルミニウム、ガリウム、インジウムまたはタリウムを含むガスである、請求項８に記載の製造方法。
13. 前記Ｖ族原料は、窒素、リン、ヒ素、アンチモンまたはビスマスを含むガスである、請求項８に記載の製造方法。
14. 前記（１１１）面を被覆する絶縁膜は、前記ＩＶ族半導体基板の表面の熱酸化膜である、請求項８に記載の製造方法。
15. 前記基板を準備するステップにおいて、
    前記絶縁膜は、２以上の領域に区分されており、
    前記絶縁膜の２以上の領域のそれぞれには、開口部が形成されており、
    前記開口部の中心間距離または前記開口部のサイズは、前記２以上の領域ごとに異なる、請求項８に記載の製造方法。