KR101061150B1 - 발광 디바이스와 이의 제조 방법 - Google Patents

발광 디바이스와 이의 제조 방법 Download PDF

Info

Publication number
KR101061150B1
KR101061150B1 KR1020090045165A KR20090045165A KR101061150B1 KR 101061150 B1 KR101061150 B1 KR 101061150B1 KR 1020090045165 A KR1020090045165 A KR 1020090045165A KR 20090045165 A KR20090045165 A KR 20090045165A KR 101061150 B1 KR101061150 B1 KR 101061150B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
oxide
magnesium
Prior art date
Application number
KR1020090045165A
Other languages
English (en)
Other versions
KR20100126103A (ko
Inventor
이규철
이철호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090045165A priority Critical patent/KR101061150B1/ko
Priority to EP10777934.0A priority patent/EP2442373B1/en
Priority to PCT/KR2010/003143 priority patent/WO2010134747A2/ko
Priority to US13/321,572 priority patent/US8878231B2/en
Publication of KR20100126103A publication Critical patent/KR20100126103A/ko
Application granted granted Critical
Publication of KR101061150B1 publication Critical patent/KR101061150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

발광 디바이스와 이의 제조 방법을 제공한다. 발광 디바이스는, ⅰ) 기판, ⅱ) 기판 위에 위치하며, 하나 이상의 개구부를 가지는 마스크층, ⅲ) 개구부를 둘러싸며 마스크층 위에 형성되고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 발광 구조체, ⅳ) 발광 구조체의 외면과 면접촉을 하며 마스크층 위에 형성된 제1 전극, 및 ⅴ) 발광 구조체의 내부에 위치하여 발광 구조체의 내면과 면접촉을 하는 제2 전극을 포함한다.
기판, 마스크층, 발광, 나노, 튜브, 전극, 씨드층, 절연층

Description

발광 디바이스와 이의 제조 방법 {LIGHT EMISSION DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 발광 디바이스에 관한 것으로서, 보다 상세하게는 기판에 수직하게 형성된 나노 구조체를 이용한 고효율 발광 디바이스 및 이의 제조 방법에 관한 것이다.
쌓아가기(bottom-up) 방법을 이용한 나노 구조체의 제조 방법이 주목을 받고 있다. 쌓아가기 방법에 의해 제조된 나노 구조체는 기판과의 물질 상수(격자 상수, 열팽창 계수 등) 차이에도 불구하고 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장한다. 따라서 박막 증착과 식각 공정에 기반한 깎아내기(top-down) 방법으로 제조된 나노 구조체보다 우수한 결정성을 가지므로, 전기적 성질 및 광학적 성질이 우수하다.
이러한 나노 구조체의 특성을 이용한 발광 디바이스의 개발이 진행되고 있다. 나노 구조체를 이용한 발광 디바이스는 나노 구조체의 양단에 전극을 배치하고, 전극에 전압을 인가하여 나노 구조체로부터 광을 얻는다. 이러한 발광 디바이스에서 광 추출 효율은 전극과 나노 구조체의 접촉 면적 및 나노 구조체의 발광 면 적 등에 의해 크게 좌우된다.
전극과 나노 구조체의 접촉 면적 및 나노 구조체의 발광 면적을 확대시켜 효율과 출력을 높일 수 있는 발광 디바이스를 제공하고자 한다.
또한, 전술한 발광 디바이스의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 발광 디바이스는, ⅰ) 기판, ⅱ) 기판 위에 위치하며, 하나 이상의 개구부를 가지는 마스크층, ⅲ) 개구부를 둘러싸며 마스크층 위에 형성되고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 발광 구조체, ⅳ) 발광 구조체의 외면과 면접촉을 하며 마스크층 위에 형성된 제1 전극, 및 ⅴ) 발광 구조체의 내부에 위치하여 발광 구조체의 내면과 면접촉을 하는 제2 전극을 포함한다.
발광 구조체는 n형 반도체층 및 n형 반도체층에 접하는 p형 반도체층을 포함할 수 있다. 발광 구조체는 n형 반도체층과 p형 반도체층 사이에 위치하는 양자 활성층을 더 포함할 수 있다. 양자 활성층은 복수의 양자 장벽층 및 복수의 양자 장벽층 사이에 적층된 복수의 양자 우물층을 포함할 수 있다.
n형 반도체층은 실리콘, 게르마늄, 셀레늄, 텔루르, 및 탄소로부터 선택된 하나 이상의 n형 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함할 수 있다. p형 반도체층은 마그네슘, 아연, 및 베릴륨으 로부터 선택된 하나 이상의 p형 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함할 수 있다.
다른 한편으로, n형 반도체층은 알루미늄, 갈륨, 인듐, 불소, 염소, 및 수소로부터 선택된 하나 이상의 n형 불순물이 도핑된 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간을 포함할 수 있다. p형 반도체층은 리튬, 나트륨, 칼륨, 질소, 인, 비소, 및 안티몬으로부터 선택된 하나 이상의 p형 불순물이 도핑된 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간을 포함할 수 있다.
다른 한편으로, n형 반도체층은 n형 전도성 고분자를 포함할 수 있고, p형 반도체층은 p형 전도성 고분자를 포함할 수 있다.
양자 장벽층은 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화마그네슘아연, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 및 산화아연마그네슘망간으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 양자 우물층은 질화갈륨, 질화인듐갈륨, 질화갈륨알루미늄, 산화아연, 및 산화카디뮴아연으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
발광 디바이스는, 제1 전극의 외면을 둘러싸면서 발광 구조체 및 제1 전극의 상면을 덮는 절연층을 더 포함할 수 있다. 제2 전극의 일부는 절연층 위로 연장될 수 있다. 제2 전극은 발광 구조체의 내부 전체를 채울 수 있다.
기판은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈 륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄, 단결정 사파이어, 쿼츠, 및 파이렉스로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
발광 디바이스는, 기판과 마스크층 사이 및 기판과 개구부 사이에 위치하는 씨드층을 더 포함할 수 있다. 씨드층은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 발광 디바이스는, ⅰ) 기판, ⅱ) 기판 위에 위치하며, 하나 이상의 개구부를 가지는 마스크층, ⅲ) 개구부를 관통하여 기판 위에 형성되며, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 벽부를 포함하는 나노 구조체, ⅳ) 벽부의 외면과 접하며 벽부와 같은 방향으로 뻗은 발광 구조체, ⅴ) 발광 구조체의 외면과 면접촉을 하며 마스크층 위에 형성되는 제1 전극, 및 ⅵ) 나노 구조체와 면접촉을 하도록 기판 위에 제공되는 제2 전극을 포함한다.
제2 전극은 벽부의 내부에 위치하여 벽부의 내면과 면접촉을 할 수 있다. 제2 전극은 벽부의 내부를 채울 수 있다. 발광 디바이스는, 제1 전극의 외면 및 발광 구조체와 제1 전극의 상면을 덮는 절연층을 더 포함할 수 있다. 제2 전극의 일부는 절연층 위로 연장될 수 있다.
발광 디바이스는, 기판과 마스크층 사이 및 기판과 개구부 사이에 위치하는 씨드층을 더 포함할 수 있다. 씨드층은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
나노 구조체는 벽부와 접하는 바닥부를 더 포함할 수 있다. 이때, 제2 전극은 기판과 마스크층 사이 및 기판과 바닥부 사이에 위치하여 바닥부와 면접촉을 할 수 있다. 제2 전극은 전도성 씨드층으로 형성될 수 있다. 제2 전극은 전도성 씨드층과 마스크층 사이에 위치하는 금속층을 더 포함할 수 있다.
발광 구조체는, ⅰ) 벽부의 내면 및 외면과 접하며 벽부와 같은 방향으로 뻗은 제1 발광부, ⅱ) 벽부의 상면과 접하는 제2 발광부, 및 ⅲ) 바닥부의 상면과 접하는 제3 발광부를 포함할 수 있다.
발광 디바이스는, 마스크층과 제1 전극 사이, 및 제3 발광부의 상면에 형성되는 절연층을 더 포함할 수 있다. 절연층의 두께는 벽부의 높이보다 작을 수 있다. 제1 전극은 발광부 및 제2 발광부의 외면과 접하며 절연층 위에 형성될 수 있다. 발광 디바이스는, 제1 발광부의 내부를 채우면서 제1 전극을 덮는 도전층을 더 포함할 수 있다.
나노 구조체는 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 디바이스의 제조 방법은, ⅰ) 기판을 제공 하는 단계, ⅱ) 기판 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계, ⅲ) 개구부의 가장자리를 따라 개구부를 관통하여 기판 위에 나노 구조체를 성장시키는 단계, ⅳ) 나노 구조체의 외면에 n형 반도체층과 양자 활성층 및 p형 반도체층을 순차적으로 성장시켜 발광 구조체를 형성하는 단계, ⅴ) 발광 구조체의 외면 및 마스크층 위에 제1 전극을 형성하는 단계, 및 ⅵ) 나노 구조체의 내면과 접하도록 나노 구조체의 내부에 제2 전극을 형성하는 단계를 포함한다.
발광 디바이스의 제조 방법은, 발광 구조체를 형성하는 단계 이후에 나노 구조체를 제거하는 단계를 더 포함할 수 있다. 제2 전극을 형성하는 단계에서, 제2 전극을 발광 구조체의 내면과 접하도록 발광 구조체의 내부에 형성할 수 있다.
본 발명의 다른 일 실시예에 따른 발광 디바이스의 제조 방법은, ⅰ) 기판을 제공하는 단계, ⅱ) 기판 위에 전도성 씨드층 물질로 제2 전극을 형성하는 단계, ⅲ) 제2 전극 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계, ⅳ) 개구부를 관통하여 기판 위에 바닥부와 벽부를 포함하는 나노 구조체를 성장시키는 단계, ⅴ) 벽부의 내면과 외면 및 바닥부의 상면에 n형 반도체층과 양자 활성층 및 p형 반도체층을 순서대로 성장시켜 발광 구조체를 형성하는 단계, 및 ⅵ) 발광 구조체의 외면과 접하도록 발광 구조체 위에 제1 전극을 형성하는 단계를 포함한다.
발광 디바이스의 제조 방법은, 제1 전극을 형성하는 단계 이후 제1 전극을 덮는 도전층을 형성하는 단계를 더 포함할 수 있다.
발광 구조체의 발광 면적을 확대시킨 발광 디바이스를 제공할 수 있다. 또 한, 제1 전극과 발광 구조체의 접촉 저항 및 제2 전극과 발광 구조체의 접촉 저항을 최소화한 발광 디바이스를 제공할 수 있다. 따라서 발광 효율과 출력 효율을 높이고, 저항에 따른 성능 저하를 최소화한 발광 디바이스를 제공할 수 있다. 발광 디바이스를 이용하여 발광 다이오드와 레이저 등의 응용 제품을 용이하게 제조할 수 있다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또 는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
사시도와 단면도를 참조하여 설명된 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형, 예를 들면 제조 방법 및/또는 사양의 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다. 예를 들면, 편평하다고 도시되거나 설명된 영역은 일반적으로 거칠거나 거칠고 비선형인 특성을 가질 수 있다. 또한, 날카로운 각도를 가지는 것으로 도시된 부분은 라운드질 수 있다. 따라서 도면에 도시된 영역은 원래 대략적인 것에 불과하며, 이들의 형태는 영역의 정확한 형태를 도시하도록 의도된 것이 아니고, 본 발명의 범위를 좁히려고 의도된 것이 아니다.
명세서에 기재된 "나노"라는 용어는 나노 스케일을 의미한다. 또한, 명세서에 기재된 "튜브"라는 용어는 그 중심이 비어 있는 구조체를 의미한다.
이하에서는 도 1 내지 도 24를 참고하여 본 발명의 실시예를 설명한다. 이러한 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 발광 디바이스(100)를 개략적으로 나타낸 부분 절개 사시도이다. 도 1의 발광 디바이스(100)는 나노 크기를 가져서 실제로는 매우 작으므로 이를 확대하여 나타낸다.
도 1을 참고하면, 발광 디바이스(100)는 기판(10), 마스크층(12), 나노 구조체(14), 발광 구조체(16), 제1 전극(18), 및 제2 전극(20)을 포함한다.
기판(10)의 소재로는 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄, 단결정 사파이어, 쿼츠, 또는 파이렉스를 사용할 수 있다. 단결정 실리콘, 쿼츠, 또는 파이렉스로 된 기판(10)을 사용하는 경우, 대면적의 기판(10)을 사용할 수 있어 발광 디바이스(100)의 제조 비용을 낮출 수 있다.
마스크층(12)은 기판(10) 위에 위치한다. 마스크층(12)에는 식각 등의 방법에 의해 개구부(121)가 형성된다. 마스크층(12)은 비정질 산화실리콘 또는 질화실리콘으로 제조할 수 있다.
이때 기판(10)이 단결정 사파이어, 쿼츠, 또는 파이렉스로 제조되는 경우, 기판(10)과 마스크층(12) 사이 및 기판(10)과 개구부(121) 사이에 씨드층(도시하지 않음)이 위치할 수 있다. 씨드층은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄 중 하나 이상의 원소를 포함할 수 있다.
나노 구조체(14)는 개구부(121)를 관통하여 기판(10) 위에 형성된다. 나노 구조체(14)는 개구부(121)의 가장자리를 따라 형성되며, 기판(10)의 판면에 실질적으로 수직인 방향, 즉 z축 방향으로 뻗은 튜브 형상의 벽부(141)를 포함한다. 벽부(141)는 기판(10)과 개구부(121)의 경계를 따라 성장한다. 이 과정에서 기판(10) 위에도 얇은 두께의 막이 형성될 수 있다. 따라서 나노 구조체(14)는 기판(10) 위에 형성되면서 벽부(141)로 둘러싸인 바닥부(142)를 포함할 수 있다. 나노 구조체(14)의 직경과 형상은 개구부(12)의 형상에 따라 제어된다.
나노 구조체(14)는 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨으로 제조할 수 있다.
기판(10)을 질화갈륨으로 제조하는 경우, 나노 구조체(14)는 산화아연으로 제조할 수 있다. 또한, 기판(10)과 나노 구조체(14)를 모두 산화아연으로 제조하거나 질화갈륨으로 제조할 수도 있다. 나노 구조체(14)가 기판(10) 위에서 에피텍시로 잘 성장할 수 있는 경우, 기판(10) 위에 씨드층을 별도로 형성하지 않아도 된다. 나노 구조체(14)는 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD)을 이용하여 기판(10) 위에 증착할 수 있다.
발광 구조체(16)는 벽부(141)의 외면과 접하며 벽부(141)와 같은 방향으로 뻗어 있다. 발광 구조체(16)는 다층 박막 구조로 형성된다. 발광 구조체(16)는 n형 반도체층(22)과, n형 반도체층(22)과 접하는 p형 반도체층(26)을 포함한다. 발광 효율을 더 높이기 위하여 n형 반도체층(22)과 p형 반도체층(26) 사이에 양자 활성층(24)이 위치할 수 있다. 양자 활성층(24)은 복수의 양자 장벽층(241)과 복수의 양자 우물층(242)이 교대로 적층된 구조로 형성된다.
n형 반도체층(22)은 n형 불순물이 도핑된 반도체 물질로 제조된다. p형 반도체층(26)은 p형 불순물이 도핑된 반도체 물질로 제조된다.
n형 불순물로 실리콘, 게르마늄, 셀레늄, 텔루르, 또는 탄소가 사용될 수 있고, p형 불순물로 마그네슘, 아연, 또는 베릴륨이 사용될 수 있다. 반도체 물질은 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함할 수 있다.
다른 한편으로, n형 불순물로 알루미늄, 갈륨, 인듐, 불소, 염소, 또는 수소가 사용될 수 있고, p형 불순물로 리튬, 나트륨, 칼륨, 질소, 인, 비소, 또는 안티몬이 사용될 수 있다. 반도체 물질은 산화아연, 산화아연마그네슘, 산화아연마그 네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간을 포함할 수 있다.
다른 한편으로, n형 반도체층(22)은 n형 전도성 고분자를 포함할 수 있고, p형 반도체층은 p형 전도성 고분자를 포함할 수 있다.
양자 활성층(24)은 양자 장벽층(241)과 양자 우물층(242)의 적층 구조로 인해 전자와 정공이 재결합하여 발광하는 특성을 나타낸다. 양자 장벽층(241)은 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화마그네슘아연, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간으로 제조할 수 있다. 양자 우물층(242)은 질화갈륨, 질화인듐갈륨, 질화갈륨알루미늄, 산화아연, 또는 산화카디뮴아연으로 제조할 수 있다. 양자 활성층(24)은 3층의 양자 장벽층(241)과 3층의 양자 우물층(242)을 포함할 수 있다. 양자 활성층(24)은 인가 전류에 의해 녹색광, 청자색광 및 자외선광을 방출할 수 있다.
n형 반도체층(22)은 나노 구조체(14) 위로 에피텍셜 성장된다. n형 반도체층(22) 위로 양자 장벽층(241)과 양자 우물층(242)이 교대로 성장하여 양자 활성층(24)을 형성한다. p형 반도체층(26)은 양자 활성층(24) 위로 에픽텍셜 성장된다. n형 반도체층(22)과 p형 반도체층(26)은 질화물 유기금속 화학기상증착법(MOCVD)을 이용하여 증착할 수 있다.
발광 구조체(16)는 나노 구조체(14)와 마찬가지로 z축 방향으로 뻗은 튜브 형상으로 형성된다. 따라서 발광 구조체(16)는 넓은 발광 면적을 가지므로 발광 효율을 높일 수 있다.
제1 전극(18)은 발광 구조체(16)의 외면과 면접촉을 하며 마스크층(12) 위에 형성된다. 제1 전극(18)은 전기 전도성이 우수한 금속으로 형성되며, 예를 들어 티타늄과 금의 적층막으로 형성될 수 있다. 제1 전극(18) 또한 발광 구조체(16)와 마찬가지로 z축 방향으로 뻗은 튜브 형상으로 형성되므로, 발광 구조체(16)와의 접촉 면적을 확대시켜 발광 구조체(16)와의 접촉 저항을 최소화한다.
제2 전극(20)은 벽부(141)의 내부에 위치하며, 벽부(141)의 내면과 면접촉을 한다. 제2 전극(20)은 금속, 투명 전도체, 전도성 폴리머, 및 이들의 혼합 물질 중 어느 하나로 제조될 수 있다. 금속의 경우, 제2 전극(20)은 니켈과 금의 적층막으로 형성될 수 있다. 제2 전극(20)은 z축 방향으로 뻗은 원기둥 형상으로 형성되므로, 나노 구조체(14)와의 접촉 면적을 확대시켜 나노 구조체(14)와의 접촉 저항을 최소화한다. 특히 제2 전극(20)은 벽부(141)의 내부를 채우도록 형성되어 제2 전극(20)의 전기 전도성과 열 전도성을 극대화할 수 있다.
제1 전극(18)과 제2 전극(20)은 전기적으로 절연되어야 한다. 이를 위해, 절연층(28)이 제1 전극(18)의 외면을 둘러싸면서 발광 구조체(16)와 제1 전극(18)의 상면을 덮도록 형성될 수 있다. 이때 절연층(28)은 나노 구조체(14)의 바닥부(142) 위에도 일정 두께로 남을 수 있다. 절연층(28)은 실리콘산화물, 실리콘질화물, 산화마그네슘, 질화알루미늄 중 하나 이상의 원소를 포함하는 유전체, 또는 탄소, 수소, 산소 중 하나 이상의 원소를 포함하는 유기물로 제조할 수 있다. 제2 전극(20)의 일부는 절연층(28) 위로 연장되어 배선 구조를 형성할 수 있다.
전술한 발광 디바이스(100)에서 제1 전극(18)과 제2 전극(20)에 전원을 연결 하고, 전압을 인가하면 발광 구조체(16)로부터 광이 방출된다. 이 과정에서 전자는 z축 방향으로 길게 뻗은 나노 구조체(14)를 통해 이송되므로, 이송 효율이 우수하다. 그리고 발광 구조체(16)는 표면적이 매우 넓으므로 발광 효율이 높아진다. 또한, 제1 전극(18)과 발광 구조체(16)는 면접촉을 하므로 접촉 저항이 매우 작아지고, 제2 전극(20)과 나노 구조체(14) 또한 면접촉을 하므로 접촉 저항이 매우 작아진다. 따라서 발광 디바이스(100)의 발광 효율과 출력 효율이 매우 높아진다.
전술한 발광 디바이스(100)를 복수개로 배치하여 발광 다이오드(light emitting diode; LED)와 레이저 등의 응용 제품을 제조할 수 있다.
도 2는 도 1에 도시한 발광 디바이스의 제조 방법을 개략적으로 나타낸 순서도이다. 도 3 내지 도 11은 도 2에 도시한 제조 방법의 각 단계별 공정을 개략적으로 나타낸 단면도이다. 이하에서는 도 2의 각 단계를 도 3 내지 도 11을 참조하여 함께 설명한다.
도 2의 단계(S10)에서는 기판(10)을 준비한다. 기판(10)에 씨드층을 형성할 수도 있다. 도 3을 참고하면, 기판(10)의 판면(101)은 z축 방향과 실질적으로 수직을 이룬다.
도 2의 단계(S20)에서는 기판(10) 위에 마스크층(12)을 형성한다. 그리고 도 2의 단계(S30)에서는 마스크층(12)에 개구부(121)를 형성한다. 도 4를 참고하면, 플라즈마 화학기상증착법을 이용하여 기판(10)의 판면(101) 위에 마스크층(12)을 형성할 수 있다. 마스크층(12)은 비정질 산화실리콘 또는 질화실리콘으로 제조할 수 있다. 마스크층(12)의 개구부(121)는 포토레지스트를 이용하여 식각법으로 형성할 수 있다. 이로써 기판(10)이 마스크층(12)의 개구부(121)를 통하여 외부로 노출된다.
도 2의 단계(S40)에서는 개구부(121)를 통하여 노출된 기판(110) 위에 나노 구조체(14)를 형성한다. 도 5를 참고하면, 나노 구조체(14)는 비촉매 유기금속 화학증착법으로 형성할 수 있다. 기판(10)은 산화알루미늄으로 제조할 수 있고, 나노 구조체(14)는 산화아연으로 제조할 수 있다. 나노 구조체(14)는 마스크층(12)으로 인해 개구부(121)로 노출된 기판(10) 위에서만 성장한다. 나노 구조체(14)는 바닥부(142)와 벽부(141)를 포함할 수 있다. 벽부(141)는 대략 500±50nm의 직경과 대략 6.0±0.2㎛의 길이를 가질 수 있다. 벽부(141)의 성장률은 2.0±0.1㎛/hr일 수 있다.
도 2의 단계(S50)에서는 나노 구조체(14)의 벽부(141) 외면에 발광 구조체(16)를 형성한다. 도 6을 참고하면, 벽부(141) 외면에 n형 반도체층(22)을 에피텍셜 성장시키고, n형 반도체층(22)의 외면에 양자 장벽층(241)과 양자 우물층(242)을 교대로 성장시켜 양자 활성층(24)을 형성한다. 이어서 양자 활성층(24)의 외면에 p형 반도체층(26)을 에피텍셜 성장시킨다.
벽부(141)의 직경이 매우 작은 경우에는 벽부(141)의 내면에 발광 구조체(16)가 성장하지 않는다. 한편, 벽부(141)의 내면에도 발광 구조체(16)가 성장한 경우에는, 기판(10)의 상부 전체에 식각 마스크(도시하지 않음)를 형성하고, 식각 마스크를 패터닝하여 벽부(141) 내부를 노출시킨 다음, 식각 공정으로 벽부(141) 내면에 형성된 발광 구조체를 선택적으로 제거하는 공정을 거칠 수 있다.
n형 반도체층(22)은 실리콘이 도핑된 질화갈륨으로 제조할 수 있고, p형 반도체층(26)은 마그네슘이 도핑된 질화갈륨으로 제조할 수 있다. 양자 장벽층(241)은 질화갈륨으로 제조할 수 있으며, 양자 우물층(242)은 질화인듐갈륨으로 제조할 수 있다. 양자 장벽층(241)과 양자 우물층(242)의 성장 온도는 각각 720℃와 820℃일 수 있다. 양자 장벽층(241)과 양자 우물층(242)의 두께는 각각 13nm와 3nm일 수 있다. 발광 구조체(16)는 나노 구조체(14)와 마찬가지로 z축 방향으로 뻗은 튜브 형상으로 형성된다.
도 2의 단계(S60)에서는 발광 구조체(16)의 외면과 마스크층(12) 위에 제1 전극(18)을 형성한다. 도 7을 참고하면, 기판(10)의 상부 전체에 제1 전극 물질을 균일하게 증착한 다음 포토리소그래피 공정을 이용하여 발광 구조체(16)의 외면과 마스크층(12) 위에 제1 전극(18)이 남도록 패터닝할 수 있다. 제1 전극(18)은 티타늄과 금의 적층막으로 형성될 수 있다.
도 2의 단계(S70)에서 제1 전극(18)을 둘러싸는 절연층(28)을 형성한다. 도 8과 도 9를 참고하면, 절연 물질을 스핀 코팅으로 도포하고 경화시킨 다음 평탄화 공정을 거쳐 절연층(28)을 형성한다. 이때 절연층(28)은 나노 구조체(14) 및 발광 구조체(16)보다 큰 높이로 형성한다. 그리고 절연층(28) 위에 패턴 마스크층(30)을 형성하고, 패턴 마스크층(30)을 패터닝하여 개구부(301)를 형성한다.
그리고 개구부(301)에 의해 노출된 절연층(28) 부위를 절연층(28)에 대해 선택적 식각 특성을 가지는 식각 가스 또는 식각액을 이용하여 건식 또는 습식 식각으로 제거한 다음 패턴 마스크층(30)을 제거한다. 이로써 제1 전극(18)의 외면을 둘러싸면서 제1 전극(18)과 발광 구조체(16)의 상면을 덮는 절연층(28)을 형성한다. 이때 나노 구조체(14)의 바닥부(142) 위에 일정 두께의 절연층(28)이 남을 수 있다.
도 2의 단계(S80)에서 나노 구조체(14)의 내부에 제2 전극(20)을 형성한다. 도 10을 참고하면, 나노 구조체(14)의 벽부(141) 내부에 금속, 투명 전도체, 전도성 폴리머, 및 이들의 혼합 물질 중 어느 하나를 증착하여 제2 전극(20)을 형성한다. 제2 전극(20)은 벽부(141)의 내면을 따라 일정 두께로 형성되거나, 벽부(141)의 내부 전체를 채우도록 형성될 수 있다. 후자의 경우, 제2 전극(20)의 전기 전도성과 열 전도성을 극대화할 수 있다. 제2 전극(20)의 일부는 절연층(28) 위로 연장되어 배선 구조를 형성할 수 있다.
도 11은 본 발명의 제2 실시예에 따른 발광 디바이스(110)를 개략적으로 나타낸 단면도이다. 도 11의 발광 디바이스(110)의 구조는 도 1에 도시한 발광 디바이스의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 11을 참고하면, 발광 디바이스(110)는 기판(10), 마스크층(12), 발광 구조체(16), 제1 전극(18), 및 제2 전극(20)을 포함한다.
제2 실시예의 발광 디바이스(110)는 제1 실시예의 발광 디바이스(100)와 비교할 때, 나노 구조체(14)(도 1에 도시)가 생략되고, 제2 전극(20)이 발광 구조체(16)의 내면과 면접촉을 하는 구성에 차이가 있다. 제1 실시예에 따른 발광 디바이스(100)(도 1에 도시)의 제조 방법에서, 절연층(28)을 형성하기 전, 나노 구조 체(14)를 식각으로 제거하고, 절연층(28) 형성 후 발광 구조체(16)의 내부에 제2 전극(20)을 형성함으로써 제2 실시예의 발광 디바이스(110)를 제조할 수 있다. 이때, 식각으로 제거될 나노 구조체는 튜브 형상이거나 막대 형상일 수 있다.
제2 실시예의 발광 디바이스(110)에서는 그 작용시 z축 방향으로 길게 뻗은 발광 구조체(16)를 통해 전자가 이송되므로, 나노 구조체를 통해 전자가 이송되는 경우보다 효과적인 전류 주입이 가능해진다. 따라서 발광 디바이스(110)의 발광 효율과 출력 효율을 더욱 높일 수 있다.
도 12는 본 발명의 제3 실시예에 따른 발광 디바이스(120)를 개략적으로 나타낸 단면도이다. 도 12의 발광 디바이스(120)의 구조는 도 1에 도시한 발광 디바이스(100)(도 1에 도시)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 12를 참고하면, 발광 디바이스(120)는 기판(10), 제2 전극(200), 마스크층(12), 나노 구조체(14), 발광 구조체(160), 제1 전극(180)을 포함한다.
제2 전극(200)은 기판(10)과 마스크층(12) 사이 및 기판(10)과 개구부(121) 사이에 위치하며, 마스크층(12)의 개구부(121)를 통하여 외부로 노출된다. 나노 구조체(14)는 개구부(121)를 관통하여 제2 전극(200) 위에 형성된다. 나노 구조체(14)는 제2 전극(200)과 면접촉을 하는 바닥부(142)와, 바닥부(142)의 가장자리를 따라 형성되며 z축 방향으로 뻗은 벽부(141)를 포함한다.
제2 전극(200)은 전도성 씨드층일 수 있다. 전도성 씨드층은 강하게 도핑된(heavily-doped) n형 반도체층으로 형성될 수 있다. 예를 들어, 전도성 씨드층 은 n형 불순물이 강하게 도핑된 질화갈륨으로 제조할 수 있다. 제2 전극(200)은 전도성 씨드층과 마스크층(12) 사이에 위치하는 금속층(도시하지 않음)을 포함할 수 있다. 금속층은 마스크층(12)과 동일한 개구부를 가지며, 제2 전극(2000)의 전기 전도성을 높이는 기능을 한다.
발광 구조체(160)는 벽부(141)의 내면 및 외면과 접하며 벽부(141)와 같은 방향으로 뻗은 제1 발광부(161)와, 벽부(141)의 상면과 접하는 제2 발광부(162)와, 바닥부(142)의 상면과 접하는 제3 발광부(163)를 포함한다. 발광 구조체(160)는 n형 반도체층(22)과 p형 반도체층(26)을 포함하며, n형 반도체층(22)과 p형 반도체층(26) 사이에 양자 활성층(24)이 위치할 수 있다. 발광 구조체(160)가 벽부(141)의 내면과 외면, 벽부(141)의 상면, 및 바닥부(142)의 상면 모두와 접하도록 형성되므로, 발광 구조체(160)의 표면적과 발광 면적이 극대화된다. 따라서 발광 디바이스(120)의 발광 효율과 출력 효율을 향상시킬 수 있다.
절연층(28)은 마스크층(12) 위에 형성되며, 제3 발광부(163)의 상면에도 일정 두께로 형성될 수 있다. 이때, 절연층(28)의 두께는 벽부(141)의 높이보다 작아야 한다.
제1 전극(180)은 제1 발광부(161)의 외면 및 제2 발광부(162)의 외면과 면접촉을 하며 절연층(28) 위에 형성된다. 제1 전극(180)이 제1 발광부(161) 및 제2 발광부(162)의 형상을 따라 그 외면에 형성되므로, 발광 구조체(160)와 제1 전극(180)의 접촉 면적을 확대시켜 접촉 저항을 최소화한다.
제1 전극(180)은 도전층(32)으로 덮일 수 있다. 도전층(32)은 제1 발광 부(161)의 내부를 채우면서 제1 전극(180)을 모두 덮도록 형성된다. 도전층(32)은 금속, 투명 전도체(transparent conductive oxide, TCO), 전도성 폴리머, 및 이들의 혼합 물질 중 어느 하나로 제조할 수 있다. 도전층(32)은 제1 전극(180)과 전기적으로 연결되어 제1 전극(180)의 배선 구조를 형성함과 동시에 방열 효율을 높이는 히트 싱크(heat sink)로 기능한다.
도 13은 도 12에 도시한 발광 디바이스의 제조 방법을 개략적으로 나타낸 순서도이다. 도 14 내지 도 18은 도 13에 도시한 제조 방법의 각 단계별 공정을 개략적으로 나타낸 단면도이다. 이하에서는 도 13의 각 단계를 도 14 내지 도 18을 참조하여 함께 설명한다.
도 13의 단계(S100)에서는 기판(10)을 준비하고, 단계(S200)에서는 기판(10) 위에 제2 전극(200)을 형성한다. 단계(S300)에서는 제2 전극(200) 위에 마스크층(12)을 형성하고, 단계(S400)에서는 마스크층(12)에 개구부(121)를 형성한다. 도 14를 참고하면, 제2 전극(200)은 마스크층(12)의 개구부(121)를 통하여 외부로 노출된다. 제2 전극(200)은 n형 불순물이 강하게 도핑된 질화갈륨으로 제조할 수 있다.
도 13의 단계(S500)에서는 개구부(121)를 관통하여 제2 전극(200) 위에 바닥부(142)와 벽부(141)를 포함하는 나노 구조체(14)를 형성한다. 도 15를 참고하면, 나노 구조체(14)의 바닥부(142)는 제2 전극(200)과 면접촉을 하며, 벽부(141)는 바닥부(142)의 가장자리에서 기판(10)의 판면(101)과 실질적으로 수직한 방향을 따라 뻗어 있다.
도 13의 단계(S600)에서는 벽부(141)의 내면과 외면, 벽부(141)의 상면 및 바닥부(142)의 상면에 발광 구조체(160)를 형성한다. 도 16을 참고하면, 벽부(141)의 내면과 외면, 벽부(141)의 상면 및 바닥부(142)의 상면에 n형 반도체층(22)과 양자 활성층(24) 및 p형 반도체층(26)을 순서대로 성장시켜 발광 구조체(160)를 형성한다. 발광 구조체(160)는 벽부(141)의 내면 및 외면과 접하며 벽부(141)와 같은 방향으로 뻗은 제1 발광부(161)와, 벽부(141)의 상면과 접하는 제2 발광부(162)와, 바닥부(142)의 상면과 접하는 제3 발광부(163)를 포함한다.
도 14의 단계(S700)에서는 마스크층(12) 위와 제3 발광부(163)의 상면에 절연층(28)을 형성한다. 도 17을 참고하면, 절연층(28)은 벽부(141)의 높이보다 작은 두께를 가진다. 따라서 절연층(28) 형성 후 발광 구조체(16)의 제1 발광부(161)와 제2 발광부(162)가 외부로 노출된다.
도 14의 단계(S800)에서는 제1 발광부(161)와 제2 발광부(162) 및 절연층(28) 위로 제1 전극(180)을 형성한다. 도 18을 참고하면, 제1 전극 물질을 제1 발광부(161)와 제2 발광부(162) 및 절연층(28) 위에 증착하여 제1 전극(180)을 형성한다. 제1 전극(180)은 니켈과 금의 적층막으로 형성할 수 있다. 마지막으로 제1 전극(180)을 덮도록 도전 물질을 증착, 스핀 코팅 또는 스크린 인쇄하여 도전층(32)(도 12 참조)을 형성함으로써 발광 디바이스(120)를 완성한다.
전술한 발광 디바이스(100, 110, 120)에서, 나노 구조체(14)의 벽부(141) 및 발광 구조체(16, 160)는 원형, 삼각형, 사각형, 또는 다각형과 같은 다양한 형태의 튜브 형상으로 형성될 수 있다. 다른 한편으로, 나노 구조체(14)의 벽부(141) 및 발광 구조체(16, 160)는 십일자 형상을 가지는 한 쌍의 벽부로 형성되거나, 어느 한쪽이 개방된 튜브 형상으로 형성될 수 있다. 마스크층(12)의 개구부(121) 형상을 변화시켜 나노 구조체(14)의 벽부(141) 및 발광 구조체(16, 160)의 형상을 다양하게 조절할 수 있다.
도 19는 제3 실시예의 발광 디바이스에서 제2 전극 위에 형성된 발광 구조체를 나타낸 입체 주사 현미경 사진이다. 도 19를 참고하면, 제2 전극 위로 육각 기둥 형상의 발광 구조체가 형성된 것을 확인할 수 있다.
도 20은 제3 실시예의 발광 디바이스에서 절연층 및 발광 구조체 위에 형성된 제1 전극을 나타낸 입체 주사 현미경 사진이다. 도 20을 참고하면, 제1 전극이 절연층 상면과 발광 구조체의 상부를 덮고 있는 것을 확인할 수 있다.
도 21은 0mA 내지 100mA의 다양한 전류 레벨에서 발광 디바이스의 발광 특성을 나타낸 전자 현미경 사진이다.
도 21을 참고하면, 입력 전류가 0mA이면 발광이 일어나지 않는다. 그리고 도 21에 도시한 입력 전류가 각각 30mA, 60mA, 100mA로 높아짐에 따라 발광 구조체로부터 발광 정도가 점차 커지면서 100mA의 높은 전류 레벨에서 대부분의 발광 구조체로부터 광이 방출되는 것을 확인할 수 있다. 광은 대부분 녹색이며, 부분적으로 청색 광이 방출된다. 발광 구조체로부터 방출되는 광은 보통 실내 조명 분위기에서 맨눈으로 명확하게 관찰 가능하다.
도 22는 20mA 내지 100mA의 다양한 전류 레벨에서 발광 디바이스의 전장 발광(electroluminescence, EL) 스펙트럼을 측정하여 나타낸 그래프이다.
도 22를 참고하면, 20mA의 인가 전류에서 눈에 띄는 발광 피크는 관찰되지 않으나, 30mA 이상의 인가 전류에서 EL 스펙트럼은 2.45eV의 제1 EL 피크와 2.85eV의 제2 EL 피크를 나타낸다. 인가 전류를 높일수록 제1 EL 피크와 제2 EL 피크의 세기는 거의 동일한 상승 비율을 유지하며 전진적으로 높아진다.
도 23은 10K, 80K, 및 295K의 다양한 온도 조건에서 발광 디바이스의 광 루미네선스(photoluminescence, PL) 스펙트럼을 측정하여 나타낸 그래프이다.
도 23을 참고하면, 2.44eV 및 2.92eV의 실온 PL 피크는 도 23에서 2.45eV의 제1 EL 피크 및 2.85eV의 제2 EL 피크와 거의 매칭된다. 한편, 10K의 PL 스펙트럼에서 관찰되는 3.10eV 및 3.48eV의 PL 피크는 각각 p형 불순물로 사용된 마그네슘 도판트에 의한 발광과, 질화갈륨으로부터의 여기자(exciton)에 의한 것으로 보인다. 이 두 PL 피크의 세기는 실온에서 급격하게 낮아진다. 또한, 2.46eV 및 2.94eV의 PL 피크는 양자 활성층의 발광에 의한 것으로 보이며, 이 두 PL 피크의 세기는 실온에서 3.10eV 및 3.48eV의 PL 피크보다 더 천천히 낮아진다.
도 24는 발광 디바이스의 전압-전류 곡선 특성을 측정하여 나타낸 그래프이다.
도 24를 참고하면, I(전류)-V(전압) 곡선은 약 3V의 턴-온 전압에서 정류 특성을 나타내며, -4V에서 약 5×10-4A의 누설 전류를 나타낸다. 3V의 턴-온 전압 이상의 범위에서, 전류는 전압에 비례하여 급격하게 상승하여 발광 세기를 높인다. 그러나 발광 세기는 전류가 100mA를 넘어서면서 수렴되기 시작함을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 본 발명의 제1 실시예에 따른 발광 디바이스를 개략적으로 나타낸 부분 절개 사시도이다.
도 2는 도 1에 도시한 발광 디바이스의 제조 방법을 개략적으로 나타낸 순서도이다.
도 3 내지 도 11은 도 2에 도시한 제조 방법의 각 단계별 공정을 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 제3 실시예에 따른 발광 디바이스를 개략적으로 나타낸 단면도이다.
도 13은 도 12에 도시한 발광 디바이스의 제조 방법을 개략적으로 나타낸 순서도이다.
도 14 내지 도 18은 도 13에 도시한 제조 방법의 각 단계별 공정을 개략적으로 나타낸 단면도이다.
도 19는 제3 실시예의 발광 디바이스에서 제2 전극 위에 형성된 발광 구조체를 나타낸 입체 주사 현미경 사진이다.
도 20은 제3 실시예의 발광 디바이스에서 절연층 및 발광 구조체 위에 형성된 제1 전극을 나타낸 입체 주사 현미경 사진이다.
도 21은 0 내지 100mA의 다양한 전류 레벨에서 발광 디바이스의 발광 특성을 나타낸 전자 현미경 사진이다.
도 22는 20mA 내지 100mA의 다양한 전류 레벨에서 발광 디바이스의 전장 발 광(electroluminescence, EL) 스펙트럼을 측정하여 나타낸 그래프이다.
도 23은 10K, 80K, 및 295K의 다양한 온도 조건에서 발광 디바이스의 광 루미네선스(photoluminescence, PL) 스펙트럼을 측정하여 나타낸 그래프이다.
도 24는 발광 디바이스의 전압-전류 곡선 특성을 측정하여 나타낸 그래프이다.

Claims (30)

  1. 기판,
    상기 기판 위에 위치하며, 하나 이상의 개구부를 가지는 마스크층,
    상기 개구부를 둘러싸며 상기 마스크층 위에 형성되고, 상기 기판의 판면에 수직인 방향으로 뻗은 발광 구조체,
    상기 발광 구조체의 외면과 면접촉을 하며 상기 마스크층 위에 형성된 제1 전극, 및
    상기 발광 구조체의 내부에 위치하여 상기 발광 구조체의 내면과 면접촉을 하는 제2 전극
    을 포함하는 발광 디바이스.
  2. 제1항에 있어서,
    상기 발광 구조체는 n형 반도체층 및 상기 n형 반도체층에 접하는 p형 반도체층을 포함하는 발광 디바이스.
  3. 제2항에 있어서,
    상기 발광 구조체는 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 양자 활성층을 더 포함하며,
    상기 양자 활성층은 복수의 양자 장벽층 및 복수의 양자 장벽층 사이에 적층 된 복수의 양자 우물층을 포함하는 발광 디바이스.
  4. 제2항에 있어서,
    상기 n형 반도체층은 실리콘, 게르마늄, 셀레늄, 텔루르, 및 탄소로부터 선택된 하나 이상의 n형 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하고,
    상기 p형 반도체층은 마그네슘, 아연, 및 베릴륨으로부터 선택된 하나 이상의 p형 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하는 발광 디바이스.
  5. 제2항에 있어서,
    상기 n형 반도체층은 알루미늄, 갈륨, 인듐, 불소, 염소 및 수소로부터 선택된 하나 이상의 n형 불순물이 도핑된 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간을 포함하고,
    상기 p형 반도체층은 리튬, 나트륨, 칼륨, 질소, 인, 비소, 및 안티몬으로부터 선택된 하나 이상의 p형 불순물이 도핑된 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간을 포함하는 발광 디바이스.
  6. 제2항에 있어서,
    상기 n형 반도체층은 n형 전도성 고분자를 포함하고, 상기 p형 반도체층은 p형 전도성 고분자를 포함하는 발광 디바이스.
  7. 제3항에 있어서,
    상기 양자 장벽층은 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화마그네슘아연, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 및 산화아연마그네슘망간으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하고,
    상기 양자 우물층은 질화갈륨, 질화인듐갈륨, 질화갈륨알루미늄, 산화아연, 및 산화카디뮴아연으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광 디바이스.
  8. 제1항에 있어서,
    상기 발광 디바이스는, 상기 제1 전극의 외면을 둘러싸면서 상기 발광 구조체 및 상기 제1 전극의 상면을 덮는 절연층을 더 포함하며,
    상기 제2 전극의 일부가 상기 절연층 위로 연장되는 발광 디바이스.
  9. 제8항에 있어서,
    상기 제2 전극은 상기 발광 구조체의 내부 전체를 채우는 발광 디바이스.
  10. 제1항에 있어서,
    상기 기판은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄, 단결정 사파이어, 쿼츠, 및 파이렉스로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광 디바이스.
  11. 제1항에 있어서,
    상기 발광 디바이스는, 상기 기판과 상기 마스크층 사이 및 상기 기판과 상기 개구부 사이에 위치하는 씨드층을 더 포함하는 발광 디바이스.
  12. 제11항에 있어서,
    상기 씨드층은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광 디바이스.
  13. 기판,
    상기 기판 위에 위치하며, 하나 이상의 개구부를 가지는 마스크층,
    상기 개구부를 관통하여 상기 기판 위에 형성되며, 상기 기판의 판면에 수직인 방향으로 뻗은 벽부를 포함하는 튜브 형상의 나노 구조체,
    상기 벽부의 외면과 접하며 상기 벽부와 같은 방향으로 뻗은 발광 구조체,
    상기 발광 구조체의 외면과 면접촉을 하며 상기 마스크층 위에 형성되는 제1 전극, 및
    상기 나노 구조체와 면접촉을 하도록 상기 기판 위에 제공되는 제2 전극
    을 포함하는 발광 디바이스.
  14. 제13항에 있어서,
    상기 제2 전극은 상기 벽부의 내부에 위치하여 상기 벽부의 내면과 면접촉을 하는 발광 디바이스.
  15. 제14항에 있어서,
    상기 제2 전극은 상기 벽부의 내부를 채우는 발광 디바이스.
  16. 제14항에 있어서,
    상기 발광 디바이스는, 상기 제1 전극의 외면 및 상기 발광 구조체와 상기 제1 전극의 상면을 덮는 절연층을 더 포함하며,
    상기 제2 전극의 일부가 상기 절연층 위로 연장되는 발광 디바이스.
  17. 제14항에 있어서,
    상기 발광 디바이스는, 상기 기판과 상기 마스크층 사이 및 상기 기판과 상 기 개구부 사이에 위치하는 씨드층을 더 포함하는 발광 디바이스.
  18. 제17항에 있어서,
    상기 씨드층은 카본, 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광 디바이스.
  19. 제13항에 있어서,
    상기 나노 구조체는 상기 벽부와 접하는 바닥부를 더 포함하고,
    상기 제2 전극은 상기 기판과 상기 마스크층 사이 및 상기 기판과 상기 바닥부 사이에 위치하여 상기 바닥부와 면접촉을 하는 발광 디바이스.
  20. 제19항에 있어서,
    상기 제2 전극은 전도성 씨드층으로 형성되는 발광 디바이스.
  21. 제20항에 있어서,
    상기 제2 전극은 상기 전도성 씨드층과 상기 마스크층 사이에 위치하는 금속층을 더 포함하는 발광 디바이스.
  22. 제19항에 있어서,
    상기 발광 구조체는,
    상기 벽부의 내면 및 외면과 접하며 상기 벽부와 같은 방향으로 뻗은 제1 발광부,
    상기 벽부의 상면과 접하는 제2 발광부, 및
    상기 바닥부의 상면과 접하는 제3 발광부
    를 포함하는 발광 디바이스.
  23. 제22항에 있어서,
    상기 발광 디바이스는, 상기 마스크층과 상기 제1 전극 사이, 및 상기 제3 발광부의 상면에 형성되는 절연층을 더 포함하며,
    상기 절연층의 두께는 상기 벽부의 높이보다 작은 발광 디바이스.
  24. 제23항에 있어서,
    상기 제1 전극은 상기 발광부 및 상기 제2 발광부의 외면과 접하며 상기 절연층 위에 형성되는 발광 디바이스.
  25. 제24항에 있어서,
    상기 발광 디바이스는, 상기 제1 발광부의 내부를 채우면서 상기 제1 전극을 덮는 도전층을 더 포함하는 발광 디바이스.
  26. 제13항에 있어서,
    상기 나노 구조체는 산화아연, 산화아연마그네슘, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광 디바이스.
  27. 기판을 제공하는 단계,
    상기 기판 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계,
    상기 개구부의 가장자리를 따라 상기 개구부를 관통하여 상기 기판 위에 튜브 형상으로 나노 구조체를 성장시키는 단계,
    상기 나노 구조체의 외면에 n형 반도체층과 양자 활성층 및 p형 반도체층을 순차적으로 성장시켜 발광 구조체를 형성하는 단계,
    상기 발광 구조체의 외면 및 상기 마스크층 위에 제1 전극을 형성하는 단계, 및
    상기 나노 구조체의 내면과 접하도록 상기 나노 구조체의 내부에 제2 전극을 형성하는 단계
    를 포함하는 발광 디바이스의 제조 방법.
  28. 제27항에 있어서,
    상기 발광 구조체를 형성하는 단계 이후에, 상기 나노 구조체를 제거하는 단계를 더 포함하며,
    상기 제2 전극을 형성하는 단계에서, 상기 제2 전극을 상기 발광 구조체의 내면과 접하도록 상기 발광 구조체의 내부에 형성하는 발광 디바이스의 제조 방법.
  29. 기판을 제공하는 단계,
    상기 기판 위에 전도성 씨드층 물질로 제2 전극을 형성하는 단계,
    상기 제2 전극 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계,
    상기 개구부를 관통하여 상기 기판 위에 바닥부와 튜브 형상의 벽부를 포함하는 나노 구조체를 성장시키는 단계,
    상기 벽부의 내면과 외면 및 상기 바닥부의 상면에 n형 반도체층과 양자 활성층 및 p형 반도체층을 순서대로 성장시켜 발광 구조체를 형성하는 단계, 및
    상기 발광 구조체의 외면과 접하도록 상기 발광 구조체 위에 제1 전극을 형성하는 단계
    를 포함하는 발광 디바이스의 제조 방법.
  30. 제29항에 있어서,
    상기 제1 전극을 형성하는 단계 이후, 상기 제1 전극을 덮는 도전층을 형성하는 단계를 더 포함하는 발광 디바이스의 제조 방법.
KR1020090045165A 2009-05-22 2009-05-22 발광 디바이스와 이의 제조 방법 KR101061150B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090045165A KR101061150B1 (ko) 2009-05-22 2009-05-22 발광 디바이스와 이의 제조 방법
EP10777934.0A EP2442373B1 (en) 2009-05-22 2010-05-18 Light-emitting devices
PCT/KR2010/003143 WO2010134747A2 (ko) 2009-05-22 2010-05-18 발광 디바이스와 이의 제조 방법
US13/321,572 US8878231B2 (en) 2009-05-22 2010-05-18 Light emission device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090045165A KR101061150B1 (ko) 2009-05-22 2009-05-22 발광 디바이스와 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100126103A KR20100126103A (ko) 2010-12-01
KR101061150B1 true KR101061150B1 (ko) 2011-08-31

Family

ID=43126644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090045165A KR101061150B1 (ko) 2009-05-22 2009-05-22 발광 디바이스와 이의 제조 방법

Country Status (4)

Country Link
US (1) US8878231B2 (ko)
EP (1) EP2442373B1 (ko)
KR (1) KR101061150B1 (ko)
WO (1) WO2010134747A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013162337A1 (en) * 2012-04-27 2013-10-31 Lg Innotek Co., Ltd. Light emitting device and light emitting device package

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056140A1 (de) 2011-12-07 2013-06-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102012101718A1 (de) * 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
FR3005784B1 (fr) * 2013-05-14 2016-10-07 Aledia Dispositif optoelectronique et son procede de fabrication
DE102013211707B4 (de) 2013-06-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger, Array mit mehreren Anordnungen und Verfahren zum Herstellen einer Anordnung
FR3011381B1 (fr) 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3011380B1 (fr) * 2013-09-30 2017-01-13 Aledia Dispositif optoelectronique a diodes electroluminescentes
US9190563B2 (en) 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
JP6704699B2 (ja) * 2015-09-11 2020-06-03 アルパッド株式会社 半導体発光素子及びその製造方法
DE102015120778B4 (de) * 2015-11-30 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US10186676B2 (en) 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays
US10431717B1 (en) * 2018-03-29 2019-10-01 Intel Corporation Light-emitting diode (LED) and micro LED substrates and methods for making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
KR100746784B1 (ko) 2006-03-02 2007-08-06 엘지전자 주식회사 나노선을 갖는 발광 소자 및 그의 제조 방법
US20100276664A1 (en) 2006-03-10 2010-11-04 Hersee Stephen D Thin-walled structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
KR100644166B1 (ko) * 2004-02-12 2006-11-10 학교법인 포항공과대학교 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이
KR101129094B1 (ko) 2005-05-26 2012-03-23 엘지이노텍 주식회사 로드형 발광 소자 및 그의 제조방법
KR20080097462A (ko) * 2006-02-16 2008-11-05 솔렉슨트 코포레이션 나노입자 감응형 나노구조형 태양 전지
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
EP2064745A1 (en) * 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
KR100809248B1 (ko) 2007-03-14 2008-02-29 삼성전기주식회사 반도체 이종구조 나노선을 이용한 광기전력 소자 및 그제조방법
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7863625B2 (en) * 2008-07-24 2011-01-04 Hewlett-Packard Development Company, L.P. Nanowire-based light-emitting diodes and light-detection devices with nanocrystalline outer surface
US8895958B2 (en) * 2009-12-01 2014-11-25 National University Corporation Hokkaido University Light emitting element and method for manufacturing same
US7906354B1 (en) * 2010-03-30 2011-03-15 Eastman Kodak Company Light emitting nanowire device
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
KR100746784B1 (ko) 2006-03-02 2007-08-06 엘지전자 주식회사 나노선을 갖는 발광 소자 및 그의 제조 방법
US20100276664A1 (en) 2006-03-10 2010-11-04 Hersee Stephen D Thin-walled structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013162337A1 (en) * 2012-04-27 2013-10-31 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9496457B2 (en) 2012-04-27 2016-11-15 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101908546B1 (ko) * 2012-04-27 2018-10-17 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
EP2442373A2 (en) 2012-04-18
EP2442373B1 (en) 2019-04-03
KR20100126103A (ko) 2010-12-01
WO2010134747A3 (ko) 2011-02-24
US20120061646A1 (en) 2012-03-15
US8878231B2 (en) 2014-11-04
WO2010134747A2 (ko) 2010-11-25
EP2442373A4 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
KR101061150B1 (ko) 발광 디바이스와 이의 제조 방법
JP4205075B2 (ja) ナノワイヤー発光素子及びその製造方法
JP5128572B2 (ja) 互いに異なる大きさの発光セルを有する発光ダイオード及びこれを採用した発光素子
KR100663745B1 (ko) 인듐갈륨나이트라이드 양자 웰을 가지는 나노막대 어레이구조의 고휘도 발광 다이오드 및 그 제조방법
US8835903B2 (en) Light-emitting diode display and method of producing the same
KR101473288B1 (ko) 발광 다이오드 디스플레이 및 그 제조 방법
TWI282616B (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
US8097879B2 (en) Light emitting diode and method for manufacturing the same
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US9184343B2 (en) Nano structure semiconductor light emitting device, and system having the same
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
KR101217210B1 (ko) 발광소자 및 그 제조방법
US20100090230A1 (en) Crystal silicon element and method for fabricating same
KR101394565B1 (ko) 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
WO2005022656A1 (en) Led and fabrication method thereof
KR101136521B1 (ko) 발광 다이오드 및 그 제조방법
KR100683446B1 (ko) 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR20040056441A (ko) ｐｎ 접합 ＧａＮ 나노막대 ＬＥＤ 제조방법
US20080237650A1 (en) Electrode structure for fringe field charge injection
KR100801618B1 (ko) 발광 소자 및 그 제조방법
JP2007103350A (ja) シリコン基板上のＺｎＯナノチップ電極電界発光素子、およびその製造方法
KR101171325B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법
TW202243232A (zh) 軸向式三維ｌｅｄ光電裝置
KR100599013B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법
US20140045288A1 (en) Method of manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 7