JP5409707B2 - 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置 - Google Patents

半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置 Download PDF

Info

Publication number
JP5409707B2
JP5409707B2 JP2011133148A JP2011133148A JP5409707B2 JP 5409707 B2 JP5409707 B2 JP 5409707B2 JP 2011133148 A JP2011133148 A JP 2011133148A JP 2011133148 A JP2011133148 A JP 2011133148A JP 5409707 B2 JP5409707 B2 JP 5409707B2
Authority
JP
Japan
Prior art keywords
core
conductivity type
type semiconductor
shell
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011133148A
Other languages
English (en)
Other versions
JP2013004661A (ja
Inventor
晃秀 柴田
哲 根岸
健治 小宮
善史 矢追
竹史 塩見
浩 岩田
明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011133148A priority Critical patent/JP5409707B2/ja
Priority to PCT/JP2012/064088 priority patent/WO2012172986A1/ja
Priority to TW101120785A priority patent/TW201308654A/zh
Publication of JP2013004661A publication Critical patent/JP2013004661A/ja
Application granted granted Critical
Publication of JP5409707B2 publication Critical patent/JP5409707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、棒状の半導体素子およびその製造方法、並びにそのような半導体素子を用いた発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置に関する。
従来、第１導電型の半導体コアと、該第１導電型のコアを覆うように形成された第２導電型の半導体シェルからなる半導体素子を用いた装置の一例として、ナノワイヤ光起電力装置が、特許文献１（特開２００８−５３７３０号）に開示されている。
図４５は、そのナノワイヤ光起電力装置９００の基本構成を説明する図である。
図４５に示すように、このナノワイヤ光起電力装置９００は、基板９０８上に下部接点９０６が形成され、下部接点９０６上に形成された多孔質ナノテンプレート９０２から第１導電型の半導体材料からなる細長いナノ構造体９０１（第１導電型の半導体コア）が直立している。ナノ構造体９０１の周囲には、第２導電型の半導体材料からなるコンフォーマル層９０３（第２導電型の半導体シェル）が形成され、更にコンフォーマル層９０３上に導電性透明材料９０４および上部接点９０５が形成されている。
上記細長いナノ構造体９０１は、触媒となる金属ナノ粒子を用いてＣＶＤ（Chemical Vapor Deposition）法等で成長させられて形成されている。引用文献１の発明では、このように、第１導電型の半導体コアと、該第１導電型のコアを覆うように形成された第２導電型の半導体シェルとで半導体素子を構成して、ＰＮ接合の面積を大きくして、高い発電効率を得るようにしている。
特開２００８−５３７３０号公報
しかしながら、上記従来技術では、金属触媒を用いて第１導電型の半導体コア（細長いナノ構造体）を成長させているため、触媒となる金属原子による汚染で結晶欠陥が生じることが避けがたい。そして、このような結晶欠陥は、第１導電型の半導体コアと第２導電型の半導体シェル（コンフォーマル層９０３）とで構成されるＰＮ接合において、深い準位を形成して、キャリアの再結合による太陽電池の効率低下をもたらす。
また、細長いナノ構造体９０１は、触媒となる金属ナノ粒子が成長点となって基板上で徐々に成長していく。このため、細長いナノ構造体９０１の下部（基板側）は成長の初期段階で形成され、上部は後期段階で形成される。すなわち、細長いナノ構造体９０１の下部と上部では形成される時期が異なっている。それゆえ、第１導電型の半導体コア（細長いナノ構造体９０１）の結晶性が不均一になりやすく、結果として第１導電型の半導体コアの側面に形成されたＰＮ接合の品質が不均一になり易いという問題があった。
ここで、この問題は、第１導電型の半導体コア側面上の広い範囲にわたってＰＮ接合を形成する場合に、特に顕著になる。
そこで、本発明の課題は、良好なＰＮ接合を側面に有して、良好な電気的特性を有する半導体素子を提供することにある。
また、本発明の課題は、そのような半導体素子の製造方法、そのような半導体素子を用いた発光ダイオード、その発光ダイオードの製造方法、そのような半導体素子を用いた光電変換素子、太陽電池、照明装置、バックライトおよび表示装置を提供することにある。
上記課題を解決するため、この発明の半導体素子は、
棒状のコアと、
上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
を備え、
上記コアは、第１導電型の半導体コアであり、
上記半導体コアに導電性を与える不純物の濃度は、上記第１導電型の半導体シェルに導電性を与える不純物の濃度よりも大きくなっており、
上記半導体コアの抵抗率は、上記第１導電型の半導体シェルの抵抗率よりも小さいことを特徴としている。
本発明において、上記棒状のコアが、第１導電側の半導体コアである場合、半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ第１導電型の半導体コアと、第１導電型の半導体シェルとが分担して、果たすことができる。それゆえ、第１導電型の半導体シェルと、第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができ、また、製造のコストも低減することが可能となる。また、ＰＮ接合の特性が向上することにより、例えば、半導体素子を光電変換素子として用いた場合は、変換効率を向上させることができ、発光ダイオードとして用いた場合は、発光効率を向上させることができる。
また、上記棒状のコアが、半導体コアでない場合も、半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ棒状のコアと、第１導電型の半導体シェルとが分担して、果たすことができる。それゆえ、第１導電型の半導体シェルと、第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができ、また、製造のコストも低減することが可能となる。また、ＰＮ接合の特性が向上することにより、例えば、半導体素子を光電変換素子として用いた場合は、変換効率が向上させることができ、発光ダイオードとして用いた場合は、発光効率が向上させることができる。
また、本発明によれば、第１導電型の半導体シェルと第２導電型の半導体シェルで構成されるＰＮ接合の特性を向上することができるとともに、第１導電型の半導体コアの抵抗を十分に小さくすることが可能となる。本発明の半導体素子は、棒状の半導体素子であって、第１導電型の半導体コアの形状も細長いものであるから、第１導電型の半導体コアの抵抗を十分低く保つことは特に重要である。
第１導電型の半導体コアの抵抗が十分に低くない場合、第１導電型の半導体コア内で電圧降下を起こして半導体素子の特性悪化の原因となるからである。例えば、半導体素子が太陽電池である場合は、発電効率が悪化し、発光ダイオードである場合は、発光効率が悪化する原因となる。
一般的には、半導体中の不純物濃度が高くなるにつれて半導体の結晶性が悪化する傾向があるから、上記実施形態によれば、ＰＮ接合の良好な特性と、第１導電型の半導体コアの良好な導電性の両立を獲得できる。
また、本発明によれば、第１導電型の半導体コアの抵抗が小さいから、第１導電型の半導体シェルと第２導電型の半導体シェルで構成されるＰＮ接合の特性を更に向上させることができる。
また、本発明の半導体素子は、
棒状のコアと、
上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
を備え、
上記第１導電型の半導体シェルは、上記コアと異なる材質からなり、
上記第１導電型の半導体シェルの結晶欠陥密度が、上記コアの結晶欠陥密度よりも小さいことを特徴としている。
本発明によれば、半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ棒状のコアと第１導電型の半導体シェルとが分担して、果たすことができる機能を向上させることができる。
また、本発明の半導体素子は、
棒状のコアと、
上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
を備え、
上記第１導電型の半導体シェルは、上記コアと異なる材質からなり、
上記第１導電型の半導シェルを構成する材料と、上記コアを構成する材料とには、共通の元素が存在しておらず、
かつ、上記棒状のコアが、ＧａＮであり、上記第１導電型の半導体シェルが、ｎ型のシリコンであり、上記第２導電型の半導体シェルが、ｐ型のシリコンであるか、
または、上記棒状のコアが、サファイアであり、上記第１導電型の半導体シェルが、ｎ型のガリウムナイトライドであり、上記第２導電型の半導体シェルが、ｐ型のガリウムナイトライであることを特徴としている。
また、本発明の発光ダイオードは、
本発明の半導体素子を備えることを特徴としている。
本発明によれば、発光ダイオードの発光効率を向上させることができる。
また、一実施形態では、
上記第１導電型の半導体シェルと、上記第２導電型の半導体シェルとの間に発光層を備える。
上記実施形態によれば、発光ダイオードの発光効率を更に向上させることができる。
また、一実施形態では、
上記コアを構成する物質のバンドギャップは、上記発光層を構成する物質のバンドギャップよりも大きくなっている。
上記実施形態によれば、発光層で発生した光が棒状のコアまたは第１導電型の半導体コアで殆ど吸収されることがないため、発光ダイオードの発光効率を高くすることができる。
また、一実施形態では、
基板と、
上記基板上に配置された複数の上記半導体素子と、
上記半導体素子を電気的に接続する配線と
を備えている。
上記実施形態によれば、上記基板上において、発光ダイオードの機能を有する半導体素子の配置間隔を自由に設定することができる。したがって、上記発光ダイオードの機能を有する半導体素子を効率よく基板に逃がして、発光ダイオードの温度上昇を抑制することにより、発光ダイオードの効率と信頼性を共に向上することが可能となる。
また、本発明の光電変換素子は、
本発明の半導体素子を備えることを特徴としている。
本発明によれば、光電変換素子の変換効率を向上させることができる。
また、本発明の半導体素子の製造方法は、
基板上に棒状のコアを形成するコア形成工程と、
上記棒状のコアの外周面の少なくとも一部を第１導電型の半導体シェルで覆う第１のシェル形成工程と、
上記第１導電型のシェルの外周面の少なくとも一部を第２導電型の半導体シェルで覆う第２のシェル形成工程と
を備え、
上記コア形成工程は、基板上に形成されたコアを構成する物質の一部をエッチングすることを含むことを特徴としている。
本発明によれば、棒状のコアの断面形状を自由に変えることが可能となる。したがって、例えば、棒状のコアの側面の結晶方位を好ましいものとして、半導体素子の特性を向上させることが可能となる。
また、一実施形態では、
上記コア工程の後、かつ、上記第１のシェル形成工程の前に、アニール処理を行なう。
上記実施形態によれば、棒状のコアの結晶欠陥を回復して、結晶性を改善することができる。そのため、この後に行う第１のシェル形成工程で成膜する第１導電型の半導体シェルの結晶性を更に向上させることができる。
また、一実施形態では、
上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コア形成工程で形成されたコアの一部をウェットエッチングにより除去する。
上記実施形態によれば、棒状のコアの結晶欠陥を回復して、結晶性を改善することができる。そのため、この後に行う第１のシェル形成工程で成膜する第１導電型の半導体シェルの結晶性を更に向上することができる。
また、一実施形態では、
上記コア形成工程は、基板上に棒状のコアを成長させる。
上記実施形態によれば、基板と棒状のコアは、棒状のコアの断面積と同じ面積で接することとなる。ここで、棒状のコアの直径は、ナノスケールからマイクロスケールであるから、断面積は小さい。更には、棒状のコアは、基板上に離散的に形成されている。したがって、基板を構成する物質と棒状のコアを構成する物質の格子定数のミスマッチによる基板の反りを抑制することができる。したがって、半導体素子を形成するプロセスにおけるフォトリソグラフィ工程の精度を向上して半導体素子の歩留まりを向上することができる。
また、一実施形態では、
上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コアを形成する温度よりも高温のアニール処理を行なう。
上記実施形態によれば、棒状の結晶欠陥を回復して結晶性を良好なものにすることができるので、その後に形成される第２導電型の半導体シェルや発光層の結晶性を良好なものにすることができる。
また、本発明の発光ダイオードを製造可能な製造方法は、
第１の基板上に複数の棒状のコアを形成するコア形成工程と、
上記複数の棒状のコアの外周面の少なくとも一部を、第１導電型の半導体シェルで覆う第１のシェル形成工程と、
上記第１導電型の半導体シェルの外周面の少なくとも一部を、第２導電型の半導体シェルで覆う第２のシェル形成工程と、
上記各棒状のコアと、その各コアを覆っている上記第１導電型の半導体シェルと、その各コアを覆っている上記第１導電型の半導体シェルを覆っている上記第２導電型の半導体シェルとの一体構造を、上記棒状のコア毎に上記第１の基板から切り離して、複数の半導体素子を取り出す半導体素子切り離し工程と、
複数の上記半導体素子を第２の基板上に配置する半導体素子配列工程と
を備えることを特徴としている。
上記製造方法によれば、構成要素である半導体素子が、第１の基板上で、棒状のコアが形成された後、第１導電型の半導体シェルおよび第２導電型のシェルで覆われるようになっているから、単位基板面積当りのＰＮ接合面積、すなわち、発光面積を非常に大きくすることができて、製造コストを低減することができる。
更には、第１導電型の半導体シェルと、第２導電型の半導体シェルとで良好な特性を持つＰＮ接合を得ることができるのみならず、上記棒状のコアは第１導電型の半導体シェルの形成に先立って別途形成されているので、棒状の半導体素子のコアとしての機能を果たすのにふさわしい性質を持たせることができる。したがって、第１導電型の半導体シェルと、第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができる。
更には、上記第１の基板とは別の上記第２の基板上に複数の上記半導体素子を配列するので、発光ダイオードの機能を有する半導体素子の配置間隔を自由に設定することができる。したがって、上記発光ダイオードの機能を有する半導体素子を効率よく基板に逃がして、発光ダイオードの温度上昇を抑制することにより、発光ダイオードの効率と信頼性を共に向上することができる。
したがって、高効率で高信頼性の発光ダイオードを低コストで製造することができる。
また、本発明の太陽電池は、本発明の光電変換素子を備えることを特徴としている。
本発明によれば、太陽電池の発電効率を高くすることができる。
また、本発明の照明装置は、本発明の発光ダイオードを備えることを特徴としている。
本発明によれば、照明装置の低消費電力化を実現することができる。
また、本発明のバックライトは、本発明の発光ダイオードを備えることを特徴としている。
本発明によれば、バックライトの低消費電力化を実現することができる。
また、本発明の表示装置は、本発明の発光ダイオードを備えることを特徴としている。
本発明によれば、表示装置の低消費電力化を実現することができる。
本発明の半導体素子によれば、半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ棒状のコアと、第１導電型の半導体シェルとが分担して、果たすことができる。それゆえ、第１導電型の半導体シェルと、第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができ、また、製造のコストも低減することが可能となる。また、ＰＮ接合の特性が向上することにより、例えば、半導体素子を光電変換素子として用いた場合は、変換効率が向上させることができ、発光ダイオードとして用いた場合は、発光効率が向上させることができる。
本発明の第１実施形態の半導体素子の中心軸を含む長手方向の断面図である。 上記半導体素子の径方向の断面図である。 本発明の第２実施形態の半導体素子の長手方向の断面図である。 本発明の第３実施形態の半導体素子の長手方向の断面図である。 本発明の第４実施形態の半導体素子の長手方向の断面図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子の製造方法の一例を説明するための図である。 第４実施形態の半導体素子を製造することができる他の手順を説明する図である。 第４実施形態の半導体素子を製造することができる他の手順を説明する図である。 第４実施形態の半導体素子を製造することができる他の手順を説明する図である。 本発明の第５実施形態の半導体素子の長手方向の断面図である。 第５実施形態の半導体素子の製造方法の一例を説明するための図である。 第５実施形態の半導体素子の製造方法の一例を説明するための図である。 第５実施形態の半導体素子の製造方法の一例を説明するための図である。 第５実施形態の半導体素子の製造方法の一例を説明するための図である。 第５実施形態の半導体素子の製造方法の一例を説明するための図である。 本発明の第６実施形態の太陽電池の断面図である。 第６実施形態の太陽電池の製造方法の一例を説明するための図である。 第６実施形態の太陽電池の製造方法の一例を説明するための図である。 第６実施形態の太陽電池の製造方法の一例を説明するための図である。 第６実施形態の太陽電池の製造方法の一例を説明するための図である。 本発明の第７実施形態の発光ダイオードの断面図である。 本発明の第８実施形態の発光ダイオードの模式断面図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 第８実施形態の発光ダイオードの製造方法の一例を説明するための図である。 本発明の第９実施形態の照明装置の側面図である。 上記照明装置に内蔵される発光装置を横から見た図である。 上記発光装置を上から見た図である。 本発明の第１０実施形態のバックライトの平面図である。 本発明の第１１実施形態の表示装置の１画素の回路図である。 従来のナノワイヤ光起電力装置の基本構成を説明する図である。
以下、本発明の半導体素子、発光素子の製造方法、発光ダイオード、光電変換素子、照明装置、バックライト、表示装置および太陽電池を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態の細長い棒状の形状を有する半導体素子１０の中心軸を含む長手方向の断面図であり、図２は、その半導体素子１０の径方向の断面図である。
図１および図２に示すように、この半導体素子１０は、棒状の第１導電型の半導体コア１１と、第１導電型の半導体シェル１２と、第２導電型の半導体シェル１３とを備える。上記第１導電型の半導体シェル１２は、棒状の第１導電型の半導体コア１１の側面の全面（棒状の半導体コア１１の外周面の全面）および一端を覆っており、第２導電型の半導体シェル１３は、第１導電型の半導体シェル１２の表面を覆っている。
上記第２導電型の半導体シェル１３は、第１導電型の半導体シェル１２の表面全てを覆っておらず、第２導電型の半導体シェル１３は、棒状の第１導電型の半導体コア１１の他端部１９を覆わない構成になっている。上記第２導電型の半導体シェル１３は、第１導電型の半導体シェル１２の外周面の一部のみを覆っている。尚、図２は、第１導電型の半導体シェル１２の表面を、第２導電型の半導体シェル１３が覆っている領域における直径方向の断面図を示している。
上記第１導電型の半導体シェル１２と第２導電型の半導体シェル１３の界面はＰＮ接合を構成している。第１導電型の半導体コア１１の他端部を除く側面において、第２導電型の半導体シェル１３が第１導電型の半導体シェル１２を覆っているから、棒状の半導体素子１０の側面部の少なくとも一部にはＰＮ接合が形成されることになるのである。
上記第１導電型の半導体コア１１は、例えばＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＧａＰ、ＩｎＰを用いることができるが、この限りではない。また、第１導電型としてｎ型を選択してもｐ型を選択してもよい。なお、第１導電型の半導体コア１１の直径方向の断面形状は、円に限らず、三角形、四角形、六角形や楕円などでもよい。
また、第１導電型の半導体シェル１２は、例えばＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＧａＰ、ＩｎＰを用いることができるが、この限りではない。また、必ずしも第１導電型の半導体コア１１と同じ物質を用いる必要はない。
また、第２導電型の半導体シェル１３は、例えばＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＧａＰ、ＩｎＰを用いることができるが、この限りではない。第２導電型の半導体シェル１３は、第１導電型の半導体シェル１２と同じ物質を選択することが好ましい。第２導電型は、第１導電型がｎ型の場合はｐ型、第１導電型がｐ型の場合はｎ型となる。
また、棒状の半導体素子１０の大きさは、ナノメーターサイズまたはマイクロメーターサイズとすることが好ましい。例えば、棒状の半導体素子１０の長さは、１０ｎｍ〜１００μｍとすることができる。また、例えば、第１導電型の半導体コア１１の直径は、２ｎｍ〜２０μｍ、第１導電型の半導体シェル１２の厚さは、１ｎｍ〜１μｍ、第２導電型の半導体シェル１３の厚さは、１ｎｍ〜１μｍとすることができる。より好ましくは、棒状の半導体素子１０の長さは、５００ｎｍ〜５０μｍ、第１導電型の半導体コア１１の直径は、１００ｎｍ〜５μｍ、第１導電型の半導体シェル１２の厚さは、１０ｎｍ〜５００ｎｍ、第２導電型の半導体シェル１３の厚さは、１０ｎｍ〜５００ｎｍである。
また、上記実施形態では、第１導電型の半導体シェル１２は、棒状の第１導電型の半導体コア１１の外周面の全面を覆っていたが、この発明では、第１導電型の半導体シェルは、棒状のコアの外周面の一部のみを覆うような構成であっても良く、例えば、第１導電型の半導体シェルは、図１を参照して、半導体コア１１の外周面において第２導電型の半導体シェル１３が覆わない外周面部、すなわち、半導体コア１１の他端部１９に対応する外周面を覆わない構成であっても良い。
棒状の半導体素子１０は、光電変換素子として機能させることができる。例えば、第１導電型の半導体コア１１および第１導電型の半導体シェル１２を、ｎ型シリコン、第２導電型の半導体シェル１３を、ｐ型シリコンとすればよい。このような素子を形成すれば、この素子に光を照射することにより起電力が生じることになるからである。また、光電変換素子である棒状の半導体素子１０は、光センサや太陽電池として用いることができる。
棒状の半導体素子１０は、また、発光ダイオードとして機能させることができる。例えば、第１導電型の半導体コア１１および第１導電型の半導体シェル１２を、ｎ型ガリウムナイトライド、第２導電型の半導体シェル１３を、ｐ型ガリウムナイトライドとすればよい。あるいは、第１導電型の半導体コア１１および第１導電型の半導体シェル１２を、ｎ型ガリウム砒素、第２導電型の半導体シェル１３を、ｐ型ガリウム砒素としてもよい。このような素子を形成すると、その素子の第１導電型の半導体コア１１と、第２導電型の半導体シェル１３との間に順方向電圧を印加することにより、光を取り出すことができる。したがって、棒状の半導体素子１０を、発光ダイオードとして機能させることができる。発光ダイオードである棒状の半導体素子１０は、照明装置、バックライト、表示装置として用いることができる。
本実施形態の半導体素子１０は、棒状の半導体素子であって、第１導電型の半導体コア１１と、上記第１導電型の半導体コアを覆うように形成された第１導電型の半導体シェル１２と、上記第１導電型の半導体シェルを覆うように形成された第２導電型の半導体シェル１３とを備えたことを特徴とする。
このような構成により、棒状の半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、第１導電型の半導体コアと、第１導電型の半導体シェルとに分担させて実現することができる。したがって、第１導電型の半導体シェルと第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができて、製造コストも低減することができる。
また、ＰＮ接合の特性が向上することにより、例えば、半導体素子を光電変換素子として用いた場合は、変換効率を向上させることができ、発光ダイオードとして用いた場合は、発光効率を向上させることができる。ＰＮ接合の特性とともに向上可能な特性の例および製造コストが低減できる理由は後述する。
上記第１導電型の半導体コア１１において導電型を与える不純物濃度は、第１導電型の半導体シェル１２において導電型を与える不純物濃度より大きいことが好ましい。ここで、半導体に導電型を与える不純物としては、例えば、半導体がシリコンの場合は、ｎ型の導電型を与えるリンや砒素、ｐ型の導電型を与えるボロンなどがあり、半導体がガリウムナイトライドの場合は、ｎ型の導電型を与えるシリコン、ｐ型の導電型を与えるマグネシウムなどがある。
これにより、第１導電型の半導体シェルと第２導電型の半導体シェルで構成されるＰＮ接合の特性を向上することができるとともに、第１導電型の半導体コア１１の抵抗を十分に小さくすることできる。
本実施の形態の半導体素子１０は、棒状の半導体素子であって、第１導電型の半導体コア１１の形状も細長いものであるから、第１導電型の半導体コア１１の抵抗を十分低く保つことが特に重要になる。
仮に、第１導電型の半導体コアの抵抗が十分に低くない場合、第１導電型の半導体コア内で電圧降下を起こして半導体素子の特性悪化の原因となるからであり、例えば、半導体素子が太陽電池である場合は発電効率を悪化させ、発光ダイオードである場合は発光効率を悪化させる原因となるからである。
ここで、一般には、半導体中の不純物濃度が高くなるにつれて半導体の結晶性が悪化する傾向がある。上記実施形態によれば、第１導電型の半導体コアと、第１導電型の半導体シェルとを有しているから、棒状の半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能をそれらの層で分担させることができて、第１導電型の半導体コア１１の抵抗を十分に低くすることができる。したがって、ＰＮ接合の特性と第１導電型の半導体コア１１の導電性を両立できるのである。
詳しくは、第１導電型の半導体コア１１の抵抗率は、第１導電型の半導体シェル１２の抵抗率より小さいことが好ましく、この構成は、第１導電型の半導体コア１１において導電型を与える不純物濃度は、第１導電型の半導体シェル１２において導電型を与える不純物濃度より大きいことと同意である。したがって、第１導電型の半導体シェルと第２導電型の半導体シェルで構成されるＰＮ接合の特性を向上することができるとともに、第１導電型の半導体コア１１の抵抗を十分に小さくすることが可能となるのである。
尚、上記ＰＮ接合の特性と第１導電型の半導体コア１１の導電性が両立できるという効果は、第１導電型の半導体シェル１２の直径と長さの比が１：１０を超える場合に顕著となる。
第１導電型の半導体シェル１２の結晶欠陥密度は、第１導電型の半導体コア１１の結晶欠陥密度より小さくすることが好ましい。これにより、第１導電型の半導体シェルと第２導電型の半導体シェルで構成されるＰＮ接合の特性を向上することができるとともに、多様な製造方法が可能となり、または必要となる装置や環境のグレードを低く抑え、製造コストを低減することが可能となる。なぜならば、第１導電型の半導体コア１１の結晶性を必要以上に高くする必要がなくなるためである。第１導電型の半導体コア１１を含めた、半導体素子１０の具体的な製造方法は後述する。
尚、上記第１実施形態の半導体素子と、以下の実施形態で説明する半導体素子は、いずれも以下の共通した特徴を有している。すなわち、棒状の半導体素子であって、コアと、上記コアを覆うように形成された第１導電型の半導体シェルと、上記第１導電型の半導体シェルを覆うように形成された第２導電型の半導体シェルを備えている。上記コアは第１導電型の半導体からなっていてもよい。
ここで、上記特徴は、上記第１導電型の半導体シェルもコアの一部とみなすと、次のように言い換えることもできる。すなわち、棒状の半導体素子であって、インナーコアと、そのインナーコアを覆うように形成された第１導電型の半導体アウターコアとからなる２層構造のコアと、その２層構造のコアを覆うように形成された第２導電型の半導体シェルとを備えている。上記インナーコアは第１導電型の半導体からなっていてもよい。以上、本実施形態の半導体素子が共通して有する特徴を、２つの異なる言い方で述べたが、実質は同じことを述べているに過ぎない。尚、上記第１実施形態およびこれ以降の実施形態では、前者の用語で統一して説明を行っている。
（第２実施形態）
図３は、本発明の第２実施形態の半導体素子２０の長手方向の断面図である。
図３に示すように、この半導体素子２０では、第１導電型の半導体シェル２２は、棒状の第１導電型の半導体コア２１の側面の全面（棒状の第１導電型の半導体コア２１の外周面の全面）および一端を覆っている。
また、第２導電型の半導体シェル２３は、第１導電型の半導体シェル２２の側面の全面（第１導電型の半導体シェル２２の外周面の全面）および一端を覆っている。
上記半導体素子２０が、図１および図２に示第１実施形態の半導体素子１０と異なる点は、第２導電型の半導体シェル２３が、第１導電型の半導体シェル２２の表面の他端以外の部分の全てを覆っていることである。そのため、第１導電型の半導体コア２１に電極を接続しようとする場合は、半導体素子２０の他端（図３における半導体素子２０の左側）で第１導電型の半導体コア２１が露出した部分に電極を接続するか、第２導電型の半導体シェル２３の一部を除去して第１導電型の半導体シェル２２を露出させ、この露出した部分に電極を接続する必要がある。半導体素子２０を構成する具体的な材料、大きさ、用途、得られる効果等は、第１実施形態の半導体素子１０と同様である。
（第３実施形態）
図４は、本発明の第３実施形態の半導体素子３０の長手方向の断面図である。
図４に示すように、この半導体素子３０は、棒状のコア３１の側面および一端を、第１導電型の半導体シェル３２が覆っている。更に、第１導電型の半導体シェル３２の表面を、第２導電型の半導体シェル３３が覆っている。半導体素子３０が、図１および図２に示す第１実施形態の半導体素子１０と異なる点は、棒状のコア３１と第１導電型の半導体シェル３２の材質が異なる点である。
第１導電型の半導体シェル３２の結晶欠陥密度は、棒状のコア３１の結晶欠陥密度より小さなことが好ましい。これにより、棒状の半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ棒状のコアと第１導電型の半導体シェルとが分担して、果たすことができる。それゆえ、第１導電型の半導体シェルと、第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上し、または、製造のコストを低減することが可能となる。ＰＮ接合の特性が向上することにより、例えば半導体素子を光電変換素子として用いた場合は変換効率が向上し、発光ダイオードとして用いた場合は発光効率が向上する。ＰＮ接合の特性とともに向上可能な特性の例、および、製造コストが低減できる理由は後述する。
棒状のコア３１と第１導電型の半導体シェル３２の材質の組み合わせとしては、例えば、棒状のコア３１の材料としてＧａＮを、第１導電型の半導体シェル３２の材料としてｎ型のシリコンを選ぶことができる。第２導電型の半導体シェル３３には、ｐ型のシリコンを用いればよい。この場合、棒状のコア３１のヤング率は、第１導電型の半導体シェルよりも大きいので、半導体素子３０の剛性を向上しつつ、良好なＰＮ特性を得ることができるからである。
後述するように、半導体素子を成長した基板から切り離し、他の基板へ配列する場合は、液体に浸された半導体素子を乾燥する際に、液体の表面張力により半導体素子が曲がる場合がある。上記構成はこのような場合に効果を発揮する。
棒状のコア３１の材質と、第１導電型の半導体シェル３２の材質との他の組合せとしては、例えば、棒状のコア３１の材料としてサファイアを、第１導電型の半導体シェル３２の材料としてｎ型のガリウムナイトライドを選ぶことができる。第２導電型の半導体シェル３３には、ｐ型のガリウムナイトライドを用いればよい。この場合は、棒状のコアを高価なガリウムナイトライドからより安価なサファイアとすることができるので、良好なＰＮ特性を保ちつつ、製造コストを低減することができる。
棒状のコア３１の材質と、第１導電型の半導体シェル３２の材質との他の組合せとしては、棒状のコア３１の材料としてＨＶＰＥ（Hydride Vapor Phase Epitaxy）法で成長した無ドープのガリウムナイトライドを、第１導電型の半導体シェル３２の材料として低結晶欠陥のｎ型のガリウムナイトライドを選ぶことができる。また、第２導電型の半導体シェル３３には、ｐ型のガリウムナイトライドを用いることができる。この場合は、結晶欠陥が多いものの比較的高速に成長できるＨＶＰＥ法により棒状のコア３１を形成し、第１導電型の半導体シェル３２は低結晶欠陥のｎ型のガリウムナイトライドとするため、良好なＰＮ特性を保ちつつ、製造コストを低減することができるからである。尚、この実施形態では、棒状のコア３１が、第１導電型の半導体コアではなかったが、この発明では、棒状のコアを、第１導電型の半導体コアで構成して、かつ、第１導電型の半導体シェルを、上記第１導電型の半導体コアと異なる材質で構成し、かつ、第１導電型の半導体シェルの結晶欠陥密度が、上記第１導電型の半導体コアの結晶欠陥密度よりも小さくなるように構成しても良い。
（第４実施形態）
図５は、本発明の第４実施形態の半導体素子４０の長手方向の断面図である。
図５に示すように、この半導体素子４０は、棒状の第１導電型の半導体コア４１の側面および一端を、第１導電型の半導体シェル４２が覆っている。そして、第１導電型の半導体シェル４２の表面を、発光層４４が覆っている。更に、発光層４４の表面を、第２導電型の半導体シェル４３が覆っている。
第１導電型の半導体シェル４２、発光層４４および第２導電型の半導体シェル４３は、第１導電型の半導体シェル４２の表面全てを覆っておらず、第１導電型の半導体シェル４２、発光層４４および第２導電型の半導体シェル４３は、棒状の第１導電型の半導体コア４１の他端部４９を覆わない構成になっている。この半導体素子４０は、発光ダイオードとして機能するようになっている。
この半導体素子４０が、図１および図２に示す第１実施形態の半導体素子１０と異なる点は、第１導電型の半導体シェル４２が棒状の第１導電型の半導体コア４１の全側面を覆っていない点と、第１導電型の半導体シェル４２と、第２導電型の半導体シェル４３との間に発光層４４が形成されている点である。このように第１導電型の半導体シェル４２と、第２導電型の半導体シェル４３との間に発光層４４を設けることにより、発光ダイオードである半導体素子４０の発光効率を向上させることができる。
棒状の第１導電型の半導体コア４１において導電型を与える不純物濃度は、第１導電型の半導体シェル４２において導電型を与える不純物濃度より大きいことが好ましい。もしくは、棒状の第１導電型の半導体コア４１の抵抗率は、第１導電型の半導体シェル４２の抵抗率より小さいことが好ましい。そのようにすると、棒状の第１導電型の半導体コア４１上に形成される発光層４４の結晶性を向上させて発光効率を向上させることができるとともに、棒状の第１導電型の半導体コア４１の抵抗を十分に小さくして発光層４４の全面において均一に発光させることができるからである。
棒状の第１導電型の半導体コア４１を構成する物質のバンドギャップは、発光層４４を構成する物質のバンドギャップよりも大きいことが好ましい。具体的には、例えば、棒状の第１導電型の半導体コア４１をｎ型ＧａＮとし、発光層４４をＩｎＧａＮとすることができる。また、第１導電型の半導体シェル４２および第２導電型の半導体シェル４３は、それぞれｎ型ＧａＮおよびｐ型ＧａＮとすることができる。なお、棒状の第１導電型の半導体コア４１の代わりに、サファイアなどからなる棒状のコアを用いてもよい。この場合でも、ＩｎＧａＮからなる発光層のバンドギャップよりも、サファイアのバンドギャップの方が大きくなっている。
このような構成とすることにより、発光層４４で発生した光が、棒状のコア４１または第１導電型の半導体シェル４２で吸収されることがないため、発光ダイオードの発光効率を高くすることができる。
なお、第２導電型の半導体シェル４３の表面に、更にＩＴＯ（Indium Tin Oxide）などの透明電極を形成することが好ましい。これにより、第２導電型の半導体シェル４３の全面に同じ電位を印加することができるので、発光ムラを低減して発光効率を向上することができると共に、発光した光が当面電極を通過するため、効率よく光を取り出すことができるからである。
図６〜図１４は、上記第４実施形態の半導体素子の製造方法の一例を説明するための図であり、その半導体素子を形成する手順の一例を示す図である。
尚、上記第１実施形態の半導体素子（図１および図２参照）および第２実施形態の半導体素子（図３参照）は、以下に示す手順において、コアの材料またはシェルの形成回数を変えることにより、同様に形成することが可能である。
また、ここでは、例としてガリウムナイトライドからなる半導体素子を形成する手順を示すが、他の材料からなる半導体素子を形成する手順も同様である。
まず、図６に示すように、サファイア基板６１を準備する。
次に、図７に示すように、開口部が設けられたシリコン酸化膜６２を、サファイア基板６１上に形成する。具体的には、ＣＶＤ（Chemical Vapor Deposition）法により、サファイア基板６１上に、例えば１μｍの厚さでシリコン酸化膜６２を成膜し、その後、フォトリソグラフィ工程によりシリコン酸化膜６２に、例えば１μｍの大きさの開口部をパターニングして、サファイア基板６１表面の一部を露出させるようにする。
次に、図８に示すように、ニッケルからなる金属触媒粒６３を、シリコン酸化膜６２の開口部であって、サファイア基板６１が露出した部分に形成する。具体的には、パターニングされたシリコン酸化膜６２が形成されたサファイア基板６１上の全面に、例えば、３ｎｍの膜厚を有するニッケルをスパッタにより成膜し、９００℃程度の温度でアニールすることにより、ニッケルを凝集させるようにする。
次に、図９に示すように、シリコン酸化膜６２の開口部に対応する露出したサファイア基板６１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を用いて、例えば、１０μｍの長さを有するｎ型ＧａＮを結晶成長させて棒状の第１導電型の半導体コア６４を形成する（コア形成工程）。
成長温度を８５０℃程度の温度に設定し、成長ガスとしてトリメチルガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）を使用し、ｎ型不純物供給用にシラン(ＳｉＨ４)を、さらに、キャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コアを、成長させることができる。ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４を形成した後は、ウェットエッチングによりニッケルからなる金属触媒粒６３を除去することが好ましい。
ここで、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４を成長したサファイア基板６１を、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４を成長した温度より高い温度でアニール処理することが好ましい。アニール温度としては、例えば、８５０℃より高く、かつ、１２００℃以下である温度を採用することができる。
このようにアニール処理を行うことにより、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４の結晶欠陥を回復して、結晶性を改善することができる。そのため、この後に行う第１のシェル形成工程で成膜するｎ型ＧａＮ膜からなる第１導電型の半導体シェルの結晶性を更に向上することができる。
次に、図１０に示すように、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４の側面および上面に、例えば２００ｎｍの厚さでｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５を形成する（第１のシェル形成工程）。このｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５は、ＭＯＣＶＤ装置を用いて、例えば、９００℃で形成することができる。このｎ型ＧａＮ膜はシリコン酸化膜６２上に成膜されてもよく、後に、必要に応じて非等方性のドライエッチングによりシリコン酸化膜６２上のｎ型ＧａＮ膜を除去するようにしても良い。
このように、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４の側面および上面に、改めてｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５を形成することにより、均一で結晶性のよいｎ型ＧａＮ結晶を表面に露出させることができる。
次に、図１１に示すように、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５の側面および上面に、例えば５ｎｍの厚さでＩｎＧａＮ膜からなる発光層６６を形成する。このＩｎＧａＮ膜からなる発光層６６は、ＭＯＣＶＤ装置を用いて、例えば、成長温度を７５０℃程度に設定し、成長ガスとしてＴＭＧ、ＮＨ３およびトリメチルインジウム（ＴＭＩ）を使用し、キャリアガスとしてＨ２を供給することによって成長させることができる。
このＩｎＧａＮ膜からなる発光層６６は、ＧａＮ膜またはＡｌＧａＮ膜をブロック層として複数層積層し、多重量子井戸構造（ＭＱＷ）としてもよい。このＩｎＧａＮ膜は、シリコン酸化膜６２上に成膜されてもよく、後に必要に応じて非等方性のドライエッチングによりシリコン酸化膜６２上のＩｎＧａＮ膜を除去するようにしても良い。
次に、図１２に示すように、ＩｎＧａＮ膜からなる発光層６６の側面および上面に、例えば１００ｎｍの厚さでｐ型ＧａＮ膜からなる第２導電型の半導体シェル６７を形成する（第２のシェル形成工程）。このｐ型ＧａＮ膜からなる第２導電型の半導体シェル６７は、ＭＯＣＶＤ装置を用いて、成長温度を例えば８００℃程度に設定し、成長ガスとしてＴＭＧ、ＮＨ３を使用し、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を、さらにキャリアガスとしてＨ２を供給することによって、上記側面および上面に成長させることができる。
次に、図１３に示すように、シリコン酸化膜６２をフッ化水素酸（ＨＦ）によるウェットエッチングで除去する。これにより、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５の一部が露出する。
次に、図１４に示すように、サファイア基板６１と、その表面上に形成した棒状の構造物とを水などの液体中に浸し、超音波を照射することにより、棒状の構造物を基板から切り離す（半導体素子切り離し工程）。このようにして、切り離された個々の棒状の構造物、すなわち、発光ダイオードの機能を有する半導体素子６０を製造する。
尚、棒状の第１導電型の半導体コアおよび第１導電型の半導体シェルとしてｎ型のシリコンを成長し、発光層を形成せず、第２導電型の半導体シェルとしてｐ型シリコンを成長させれば、光電変換素子の機能を有する半導体素子を形成することができる。
以上のように、上記棒状の半導体素子の製造方法によれば、基板６１上に棒状のコア６４を形成するコア形成工程と、上記棒状のコア６４を形成した後、第１導電型の半導体シェル６５で覆う第１のシェル形成工程と、上記第１導電型のシェル６５を形成した後、第２導電型の半導体シェル６７で覆う第２のシェル形成工程とを備えている。
このような手順により半導体素子を形成することにより、棒状の半導体コア６４を形成した後に、第１導電型の半導体シェル６５を形成するので、第１導電型の半導体シェル６５の表面には均一で結晶性のよい第１導電型の半導体が露出する。したがって、第１導電型の半導体シェル６７上に形成される発光層６６の結晶性を向上することができる。
尚、発光層を形成しない場合には、第１導電型の半導体シェルの表面には均一で結晶性のよい第１導電型の半導体が露出するから、その後に、第１導電型の半導体シェルを覆うように形成される第２導電型の半導体シェルと、その第１導電型の半導体シェルとで良好な特性を持つＰＮ接合を得ることができる。
また、上記棒状のコア６４は、第１導電型の半導体シェル６５の形成に先立って第１導電型の半導体シェル６５と独立して別途形成されているので、第１導電型の半導体シェル６５と無関係に形成されることができて、棒状の半導体素子のコア６４としての機能を果たすのにふさわしい性質を持たせることができる。
したがって、棒状の半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ第１導電型の半導体コア６４と、第１導電型の半導体シェル６５とで分担して、実現することができる。それゆえ、第１導電型の半導体シェル６５と第２導電型の半導体シェル６７とで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上させることができて、さらに、製造コストを低減することが可能となる。ＰＮ接合の特性が向上することにより、例えば半導体素子を光電変換素子として用いた場合は変換効率が向上し、発光ダイオードとして用いた場合は発光効率が向上する。
また、この方法（手順）によれば、上記コア形成工程は、基板６１上に棒状のコア６４を成長させることによりなされる。この手順では、基板６１と棒状のコア６４は、棒状のコア６４の断面積と同じ面積で接することとなる。棒状のコア６４の直径はナノスケールからマイクロスケールであるから、断面積は小さい。
また、この方法によれば、棒状のコア６４は基板６１上に離散的に形成されている。それゆえ、基板６１を構成する物質と、棒状のコア６４を構成する物質の格子定数のミスマッチによる基板６１の反りを抑制することができる。それゆえ、半導体素子を形成するプロセスにおけるフォトリソグラフィ工程の精度を向上することができて、半導体素子の歩留まりを向上するのが容易となる。
また、この方法によれば、上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コア６４を形成する温度よりも高温のアニール処理を行っているから、棒状の結晶欠陥を回復して結晶性を改善できて、その後に形成される第２導電型の半導体シェル６７や、発光層６６の結晶性を更に改善することができる。尚、この発明では、上記第１のシェル形成工程の前に、上記コアを形成する温度よりも高温のアニール処理を行わなくても良い。
ところで、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４において導電型を与える不純物濃度は、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５において導電型を与える不純物濃度より大きいことが好ましい。もしくは、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４の抵抗率は、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５の抵抗率より小さいことが好ましい。
このようにすれば、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル６５上に形成されるＩｎＧａＮ膜からなる発光層６６の結晶性を向上させることができて、発光効率が向上させることができると共に、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア６４の抵抗を十分に小さくすることができるからである。
また、棒状の第１導電型の半導体コア６４を構成する物質のバンドギャップは、発光層６６を構成する物質のバンドギャップよりも大きいことが好ましい。このような条件を満たすことにより、発光層６６で発生した光が棒状のコア６４または第１導電型の半導体シェル６５で吸収されることがないため、発光ダイオードの発光効率を高くすることができるからである。上記の例では、棒状の第１導電型の半導体コア６４はｎ型ＧａＮからなり、発光層６６はＩｎＧａＮからなるため、上記条件を満たしている。
図１５〜図１７は、第４実施形態の半導体素子を製造することができる他の手順を説明する図である。
本変形例が、図６〜図１４に示した手順と異なるのは、棒状の第１導電型の半導体コアを成長させる際に触媒となる金属触媒粒を用いない点のみである。本変形例の説明では、上記方法と同様の手続きは、原則説明を省略する。
まず、図１５に示すように、開口部が設けられたシリコン酸化膜７２を、サファイア基板７１上に形成する。これは、図７で説明した手続きと全く同様である。
次に、図１６に示すように、シリコン酸化膜７２の開口部に対応する露出したサファイア基板７１上に、ＭＯＣＶＤ装置を用いて、例えば、１０μｍの長さのｎ型ＧａＮを結晶成長させて、棒状の第１導電型の半導体コア７４を形成する（コア形成工程）。この際に、金属触媒粒を用いないので、結晶成長は、１０５０℃程度の比較的に高い温度で行う必要がある。
次に、図１７に示すように、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア７４の側面および上面に、例えば、２００ｎｍの厚さでｎ型ＧａＮ膜からなる第１導電型の半導体シェル７５を形成する（第１のシェル形成工程）。
以下の工程は、図１１〜図１４に示した手順と全く同様である。
この変形例では、棒状の第１導電型の半導体コア７４を成長させる際に触媒となる金属触媒粒を用いないので、金属による汚染がなく、棒状の第１導電型の半導体コア７４を改善することができる。したがって、棒状の第１導電型の半導体コア７４上に形成される第１導電型の半導体シェル７５や第２導電型の半導体シェルの結晶性をさらに向上させることが可能となる。
（第５実施形態）
図１８は、本発明の第５実施形態の半導体素子５０の長手方向の断面図である。
図１８に示すように、この半導体素子５０は、棒状の第１導電型の半導体コア５１の側面および一端を、第１導電型の半導体シェル５２が覆っている。そして、第１導電型の半導体シェル５２の表面を、発光層５４が覆っている。更に、発光層５４の表面を、第２導電型の半導体シェル５３が覆っている。半導体素子５０が、図５に示す半導体素子４０と異なる点は、第１導電型の半導体シェル５２、発光層５４および第２導電型の半導体シェル５３が、第１導電型の半導体シェル５２の表面全てを覆っていることである。そのため、第１導電型の半導体コア５１に電極を接続しようとする場合は、半導体素子５０の他端（図１８では半導体素子５０の左側）で第１導電型の半導体コア５１が露出した部分に電極を接続するか、第２導電型の半導体シェル５３および発光層５４の一部を除去して第１導電型の半導体シェル５２を露出させ、この露出した部分に電極を接続する必要がある。この半導体素子５０を構成する具体的な材料、大きさ、用途、得られる効果等は、第４実施形態の半導体素子４０と同様である。
図１９〜図２３は、上記第５実施形態の半導体素子（図１８参照）の製造方法の一例を説明するための図であり、その半導体素子を形成する手順の一例を示す図である。
尚、第２実施形態の半導体素子（図３参照）は、以下に説明する方法においてシェルの形成回数を変えることにより、以下に説明する方法と同様の方法により形成されることができる。
ここでは、例としてガリウムナイトライドからなる半導体素子を形成する手順を示すが、他の材料からなる半導体素子も、以下に説明する手順と同様の手順により形成されることができる。
まず、図１９に示すように、サファイア基板８１の表面上にｎ型ＧａＮ膜８２を形成する。ここで、ｎ型ＧａＮ膜８２は、例えば、ＭＯＣＶＤ装置で形成されることができ、例えば１０μｍの厚さに成膜されることができる。
次に、図２０に示すように、ｎ型ＧａＮ膜８２にシリコン酸化膜を堆積し、フォトリソグラフィ工程によりパターニングしてシリコン酸化膜からなるハードマスク８３を形成する。シリコン酸化膜は、例えばＣＶＤ法により、１μｍの厚さで堆積されることができ、また、シリコン酸化膜からなるハードマスク８３は、例えば、直径１μｍの円形、三角形、四角形、六角形などで構成されることができる。
次に、図２１に示すように、シリコン酸化膜からなるハードマスク８３をマスクとして、非等方的なドライエッチングによって、ｎ型ＧａＮ膜をエッチングし、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４を形成する（コア形成工程）。シリコン酸化膜からなるハードマスク８３の形状を変えることにより、棒状の第１導電型の半導体コア８４の断面形状を自由に変えることができる。したがって、例えば、ｎ型ＧａＮ膜８２の表面が、ｃ面となるように成長させておけば、シリコン酸化膜からなるハードマスク８３を三角形とすることにより、棒状の第１導電型の半導体コア８４の全ての側面を非極性面（ａ面やｍ面）とすることができる。
ここで、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４を形成したサファイア基板８１をアニール処理することが好ましい。アニール温度は、例えば、７００℃〜１２００℃以下とすることができる。これにより、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の結晶欠陥を回復して、結晶性を改善することができる。したがって、この後に行う第１のシェル形成工程で成膜するｎ型ＧａＮ膜からなる第１導電型の半導体シェルの結晶性を更に向上することができる。
あるいは、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４を形成したサファイア基板８１を、例えば、１５０℃の熱リン酸に浸して、上記コア形成工程のエッチングにより生じた結晶欠陥層を選択的に除去することができる。この場合も、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の結晶欠陥を回復して、結晶性を改善することができる。したがって、この後に行う第１のシェル形成工程で成膜するｎ型ＧａＮ膜からなる第１導電型の半導体シェルの結晶性を更に向上することができる。
次に、図２２に示すように、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の側面および上面に、例えば２００ｎｍの厚さでｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５を形成する（第１のシェル形成工程）。このように、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の側面および上面に、改めてｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５を形成することにより、均一で結晶性のよいｎ型ＧａＮ結晶を表面に露出させることができる。特に、本方法（手順）では、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４が、エッチングにより形成されているため、エッチングダメージを受けている。したがって、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５を形成することにより、第１導電型の半導体表面の結晶欠陥を減らす効果が大きくなる。
その後、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５の側面および上面に、例えば５ｎｍの厚さでＩｎＧａＮ膜からなる発光層８６を形成する。更に、ＩｎＧａＮ膜からなる発光層８６の側面および上面に、例えば１００ｎｍの厚さでｐ型ＧａＮ膜からなる第２導電型の半導体シェル８７を形成する（第２のシェル形成工程）。棒状の第１導電型の半導体コア８４、ＩｎＧａＮ膜からなる発光層８６およびｐ型ＧａＮ膜からなる第２導電型の半導体シェル８７の形成条件は、第４実施形態の半導体素子を形成する手順におけるものと同様でよい。
次に、図２３に示すように、サファイア基板８１とその表面上に形成した棒状の構造物を水などの液体中に浸し、超音波を照射することにより、棒状の構造物を基板から切り離す（半導体素子切り離し工程）。このようにして、個々の棒状の構造物、すなわち、発光ダイオードの機能を有する半導体素子８０を形成する。
尚、棒状の第１導電型の半導体コアおよび第１導電型の半導体シェルとしてｎ型のシリコンを成長し、発光層を形成せずに、第２導電型の半導体シェルとしてｐ型シリコンを成長させれば、光電変換素子の機能を有する半導体素子を形成することができる。
上記棒状の半導体素子を形成する方法（手順）によれば、基板８１上に棒状のコア８４を形成するコア形成工程と、上記棒状のコア８４を形成した後、第１導電型の半導体シェル８５で覆う第１のシェル形成工程と、第１導電型のシェル８５を形成した後、第１導電型のシェル８５を直接または間接的に第２導電型の半導体シェル８７で覆う第２のシェル形成工程とを備えている。
ここで、このような方法により、棒状の半導体コア８４を形成した後に、第１導電型の半導体シェル８５を形成すれば、第１導電型の半導体シェル８５の表面に、均一で結晶性のよい第１導電型の半導体を露出させることができる。したがって、第１導電型の半導体シェル８５上に形成される発光層８６の結晶性を向上することができる。
尚、棒状の半導体コアを形成した後に、第１導電型の半導体シェルを形成すれば、第１導電型の半導体シェルの表面に、均一で結晶性のよい第１導電型の半導体を露出させることができる。したがって、第１導電型の半導体シェル上に発光層を形成しない場合には、第１導電型の半導体シェルと、第１導電型の半導体シェルを覆うように形成される第２導電型の半導体シェルとで、良好な特性を持つＰＮ接合を得ることができる。
また、上記棒状のコアは、第１導電型の半導体シェルの形成に先立って別途形成されているので、棒状の半導体素子のコアとしての機能を果たすのにふさわしい性質を持たせることができる。したがって、棒状の半導体素子のコアとしての機能と、ＰＮ接合の片側としての機能を、それぞれ第１導電型の半導体コアと第１導電型の半導体シェルとが分担して、果たすことができる。それゆえ、第１導電型の半導体シェルと第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上し、または製造のコストを低減することが可能となる。ＰＮ接合の特性が向上することにより、例えば半導体素子を光電変換素子として用いた場合は変換効率が向上し、発光ダイオードとして用いた場合は発光効率が向上する。
また、この手順によれば、上記コア形成工程は、コアを構成する物質からなる基板表面の一部をエッチングすることによりなされる。この手順では、フォトリソグラフィにより棒状のコアの断面形状を自由に変えることが可能となる。したがって、例えば、棒状のコアの側面の結晶方位を好ましいものとして、半導体素子の特性を向上させることが可能となる。
また、上記コア形成工程の後であって、上記第１のシェル形成工程の前に、アニール処理を行なうことが好ましい。これにより、棒状のコアの結晶欠陥を回復して、結晶性を改善することができる。そのため、この後に行う第１のシェル形成工程で成膜する第１導電型の半導体シェルの結晶性を更に向上することができる。
あるいは、上記コア形成工程の後であって、上記第１のシェル形成工程の前に、コア形成工程で形成されたコアの一部をウェットエッチングにより除去することが好ましい。これによってもまた、棒状のコアの結晶欠陥を回復して、結晶性を改善することができる。そのため、この後に行う第１のシェル形成工程で成膜する第１導電型の半導体シェルの結晶性を更に向上することができる。
ところで、上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コアを形成する温度よりも高温のアニール処理を行なうことが好ましい。それにより、棒状の結晶欠陥を回復して結晶性を改善できるので、その後に形成される第２導電型の半導体シェルや発光層の結晶性を更に改善することができる。
ところで、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４において導電型を与える不純物濃度は、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５において導電型を与える不純物濃度より大きいことが好ましい。もしくは、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の抵抗率は、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５の抵抗率より小さいことが好ましい。これにより、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル８５上に形成されるＩｎＧａＮ膜からなる発光層８６の結晶性が向上し、発光効率が向上するとともに、ｎ型ＧａＮからなる棒状の第１導電型の半導体コア８４の抵抗を十分に小さくすることができる。
また、棒状の第１導電型の半導体コア８４を構成する物質のバンドギャップは、発光層８６を構成する物質のバンドギャップよりも大きいことが好ましい。このような条件を満たすことにより、発光層８６で発生した光が棒状のコアまたは第１導電型の半導体コアで吸収されることがないため、発光ダイオードの発光効率を高くすることができる。上記の例では、棒状の第１導電型の半導体コア８４はｎ型ＧａＮからなり、発光層８６はＩｎＧａＮからなるため、上記条件を満たしている。
（第６実施形態）
図２４は、本発明の第６実施形態の太陽電池の断面図である。
この太陽電池は、本発明の一実施形態の半導体素子１５０を複数備えている。詳しくは、この太陽電池１００は、サファイア基板１０１上に、下部電極となるｎ型シリコン層１０２が形成されている。ｎ型シリコン層１０２上には、開口部が設けられたシリコン酸化膜１０３が形成されており、開口部から棒状のｎ型シリコンからなる第１導電型の半導体コア１０４が直立し、下部電極となるｎ型シリコン層１０２と電気的に接続されている。ｎ型シリコンからなる第１導電型の半導体コア１０４の側面および上面には、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５と、ｐ型シリコン膜からなる第２導電型の半導体シェル１０６が、この順で積層されている。上記半導体シェル１０５および半導体シェル１０６は、半導体コア１０４の側面および上面を覆っている。
棒状のｎ型シリコンからなる第１導電型の半導体コア１０４、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５およびｐ型シリコン膜からなる第２導電型の半導体シェル１０６とで、光電変換素子の機能を有する半導体素子１５０を構成している。
複数の半導体素子１５０は、サファイア基板１０１上に離散的に形成されており、複数の半導体素子１５０の隙間および上方には、ＩＴＯからなる透明電極１０７が充填されている。また、上記透明電極１０７上の一部には、上部電極となる金属電極１０９が形成されている。
棒状のｎ型シリコンからなる第１導電型の半導体コア１０４の直径は、例えば、５００ｎｍとすることができる。また、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５の厚さは、例えば、２００ｎｍとすることができる。また、ｐ型シリコン膜からなる第２導電型の半導体シェル１０６の厚さは、例えば、２００ｎｍとすることができる。
棒状のｎ型シリコンからなる第１導電型の半導体コア１０４は、例えば、ｎ型を与えるリン原子の濃度を１×１０１９個ｃｍ−３とすることができる。また、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５は、例えば、ｎ型を与えるリン原子の濃度を１×１０１７個ｃｍ−３とすることができる。尚、このとき、棒状のｎ型シリコンからなる第１導電型の半導体コア１０４の抵抗率は、６×１０−３Ωｃｍとなり、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５の抵抗率は、９×１０−２Ωｃｍとなる。
上記ｎ型シリコン膜からなる第１導電型の半導体シェル１０５の結晶欠陥密度は、棒状のｎ型シリコンからなる第１導電型の半導体コア１０４の結晶欠陥よりも小さくなっている。したがって、この太陽電池は、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５と、ｐ型シリコン膜からなる第２導電型の半導体シェル１０６とで構成されるＰＮ接合の電気特性を良好に保つことができるから、棒状のｎ型シリコンからなる第１導電型の半導体コア１０４の電気抵抗を小さくすることできて、太陽電池の変換効率を向上させることができる。
図２５〜図２８は、上記第６実施形態の太陽電池の製造方法の一例を説明するための図であり、その太陽電池を形成する手順の一例を示す図である。
まず、図２５を参照して、サファイア基板１０１を準備する。
次に、図２６に示すように、サファイア基板１０１上に、ｎ型のシリコン層（膜）１０２をＣＶＤ法により、例えば２００ｎｍの厚さでエピタキシャル成長する。
次に、図２７に示すように、ｎ型のシリコン層１０２上に、開口部を設けたシリコン酸化膜１０３を形成し、開口部からｎ型シリコンからなる棒状の第１導電型の半導体コア１０４をＣＶＤ法により成長する（コア成長工程）。ｎ型シリコンからなる棒状の第１導電型の半導体コア１０４を成長させる際、成長を促進させるため金からなる触媒金属粒を開口部に形成しておいてもよい。
その後、ｎ型シリコンからなる棒状の第１導電型の半導体コア１０４の側面および上面に、ｎ型シリコンからなる第１導電型の半導体シェル１０５を形成する（第１のシェル形成工程）。そして、ｎ型シリコンからなる第１導電型の半導体シェル１０５の側面および上面に、ｐ型シリコンからなる第２導電型の半導体シェル１０６を形成する（第２のシェル形成工程）。
ここで、棒状のｎ型シリコンからなる第１導電型の半導体コア１０４、ｎ型シリコン膜からなる第１導電型の半導体シェル１０５およびｐ型シリコン膜からなる第２導電型の半導体シェル１０６とで、光電変換素子の機能を有する半導体素子１５０を構成している。
次に、図２８に示すように、複数の半導体素子１５０の間および上方を埋めるように、スパッタ法またはＣＶＤ法でＩＴＯ層からなる透明電極１０７を形成する。そして、透明電極１０７の上に金属層をパターニングして上部電極となる金属電極１０９を形成して、太陽電池１００が完成する。本実施形態の太陽電池は、光電変換素子の機能を有する本発明の一実施形態の半導体素子１５０を備えている。それゆえ、太陽電池の変換効率を向上させることができるのである。
（第７実施形態）
図２９は、本発明の第７実施形態の発光ダイオードの断面図である。
この発光ダイオードは、本発明の一実施形態の半導体素子２５０を複数備えている。詳しくは、この発光ダイオード２００は、サファイア基板２０１上に、下部電極となるｎ型ＧａＮ層２０２が形成されている。ｎ型ＧａＮ層２０２上には、開口部が設けられたシリコン酸化膜２０３が形成されており、開口部から棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４が直立し、下部電極となるｎ型ＧａＮ層２０２と電気的に接続されている。棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４の側面および上面には、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５と、ＩｎＧａＮ膜からなる発光層２１０と、ｐ型ＧａＮ膜からなる第２導電型の半導体シェル２０６が、この順で積層されている。上記半導体シェル２０５、発光層２１０および半導体シェル２０６は、半導体コア２０４の側面および上面を覆っている。
棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５、ＩｎＧａＮ膜からなる発光層２１０およびｐ型ＧａＮ膜からなる第２導電型の半導体シェル２０６とで、光電変換素子の機能を有する半導体素子２５０を構成している。
複数の半導体素子２５０は、サファイア基板２０１上に離散的に形成されており、複数の半導体素子２５０の隙間および上方には、ＩＴＯからなる透明電極２０７が充填されている。また、上記透明電極２０７上の一部には、上部電極となる金属電極２０９が形成されている。
ここで、棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４の直径は、例えば、１μｍとすることができる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５の厚さは、例えば、４００ｎｍとすることができる。また、ＩｎＧａＮ膜からなる発光層２１０の厚さは、例えば、５ｎｍとすることができる。また、ｐ型ＧａＮ膜からなる第２導電型の半導体シェル２０６の厚さは、例えば、２００ｎｍとすることができる。
また、棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４は、例えば、ｎ型を与えるシリコン原子の濃度を１×１０１９個ｃｍ−３とすることができる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５は、例えば、ｎ型を与えるシリコン原子の濃度を１×１０１７個ｃｍ−３とすることができる。
このとき、棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４の抵抗率は、約２×１０−３Ωｃｍとなり、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５の抵抗率は、約３×１０−１Ωｃｍとなる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５の結晶欠陥密度は、棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４の結晶欠陥よりも小さくなる。したがって、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル２０５と、ｐ型ＧａＮ膜からなる第２導電型の半導体シェル２０６とで構成されるＰＮ接合の電気特性を良好に保つことができるから、棒状のｎ型ＧａＮからなる第１導電型の半導体コア２０４の電気抵抗を小さくすることができて、発光ダイオードの発光効率を向上させることができる。本実施形態の発光ダイオードは、発光ダイオードの機能を有する本発明の一実施形態の半導体素子２５０を備えている。それゆえ、発光ダイオードの発光効率を向上させることができるのである。
（第８実施形態）
図３０は、本発明の第８実施形態の発光ダイオードの模式断面図である。
この発光ダイオードは、本発明の一実施形態の半導体素子３５０Ａ,Ｂを複数備えている。詳しくは、この発光ダイオード３００は、ガラス基板３１１上に、複数の発光ダイオード素子３５０Ａ、３５０Ｂが配置されている。発光ダイオード素子３５０Ａ、３５０Ｂは、その端部における形状が僅かに異なるが、これはガラス基板３１１上に発光ダイオード素子を配置するときに２通りの向きが許されることによる。しかしながら、この違いは本実施形態の発光ダイオードの動作に影響を与えるものではない。
発光ダイオード素子３５０Ａ、３５０Ｂは、それぞれ棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５、ＩｎＧａＮ膜からなる発光層３１０およびｐ型ＧａＮ膜からなる第２導電型の半導体シェル３０６で構成されている。
棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４の直径は、例えば、１μｍとすることができる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５の厚さは、例えば、４００ｎｍとすることができる。また、ＩｎＧａＮ膜からなる発光層３１０の厚さは、例えば、５ｎｍとすることができる。また、ｐ型ＧａＮ膜からなる第２導電型の半導体シェル３０６の厚さは、例えば、２００ｎｍとすることができる。
また、棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４は、例えば、ｎ型を与えるシリコン原子の濃度を１×１０１９個ｃｍ−３とすることができる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５は、例えば、ｎ型を与えるシリコン原子の濃度を１×１０１７個ｃｍ−３とすることができる。
このとき、棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４の抵抗率は、約２×１０−２Ωｃｍとなり、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５の抵抗率は、約３×１０−１Ωｃｍとなる。また、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５の結晶欠陥密度は、棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４の結晶欠陥よりも小さくなる。したがって、ｎ型ＧａＮ膜からなる第１導電型の半導体シェル３０５と、ｐ型ＧａＮ膜からなる第２導電型の半導体シェル３０６とで構成されるＰＮ接合の電気特性を良好に保つことができるから、棒状のｎ型ＧａＮからなる第１導電型の半導体コア３０４の電気抵抗を小さくすることができて、発光ダイオード素子の発光効率を向上させることができる。
尚、発光ダイオード素子３５０Ａ、３５０Ｂの数は、必要とされる光量に応じて変えることができる。発光ダイオード素子の大きさとして上記記載の大きさを採用すれば、例えば、１，０００個〜１００，０００個の発光ダイオード素子を１つのガラス基板上に配置すれば好ましい光量を獲得できる。
ガラス基板３１１上には、第１の電極３１２および第２の電極３１３が形成されているが、これは後述のように、発光ダイオード素子３５０Ａ、３５０Ｂをガラス基板３１１上の所定の位置に配置するために形成されたものである。上記ガラス基板３１１および発光ダイオード素子３５０Ａ、３５０Ｂ上には、シリコン酸化膜からなる層間絶縁膜３１４が形成されており、層間絶縁膜３１４に開口したコンタクト孔を介して、金属配線３１５、３１６が、発光ダイオード素子３５０Ａ、３５０Ｂと電気的に接続されている。金属配線３１５、３１６間に電圧を与えることにより、発光ダイオード素子３５０Ａ、３５０Ｂを発光させるようになっている。
図３１〜図３９は、上記第８実施形態の発光ダイオードの製造方法の一例を説明するための図であり、その発光ダイオードを形成する手順の一例を示す図である。
発光ダイオードの製造にあたって、先ず、上記第５実施形態の発光ダイオード素子を、図１９〜図２３で説明した手順に従って作成する。詳しくは、この発光ダイオード素子を、上述のように、第１の基板上に複数の棒状のコアを形成するコア形成工程と、上記複数の棒状のコアを形成した後、第１導電型の半導体シェルで覆う第１のシェル形成工程と、上記第１導電型のシェルを形成した後、第２導電型の半導体シェルで覆う第２のシェル形成工程と、上記棒状のコア、第１導電型の半導体シェルおよび第２導電型の半導体シェルを備えた複数の棒状半導体素子を上記基板から切り離す半導体素子切り離し工程とを経て形成する。
次に、図３１に示すように、上記第１の基板とは別の第２の基板となるガラス基板３１１の表面に、第１、第２の電極３１２、３１３を形成する。第１、第２の電極３１２、３１３は、フォトリソグラフィまたは印刷技術を利用して形成することができる。なお、図３１では省略されているが、金属電極３１２、３１３には、外部から電位が与えられるように、パッドが形成されている。
次に、金属電極３１２、３１３が、対向する部分に、上記予め作製した発光ダイオード素子を配列する（半導体素子配列工程）。図３１では、図を見やすくするため、発光ダイオード素子を配列する配列領域を８×３個としているが、実際は任意の個数の配列領域とすることができる。
図３２は、図３１のＸＩＸ−ＸＩＸ線から見た断面模式図である。
まず、図３２に示すように、ガラス基板３１１上に、発光ダイオード素子３５０を含んだイソプロピルアルコール（ＩＰＡ）３２１を薄く塗布する。塗布する材料は、ＩＰＡ３２１の他に、エチレングリコール、プロピレングリコール、メタノール、エタノール、または、アセトンであっても良く、または、それらの二以上の材質の混合物で合っても良く、または、ＩＰＡとそれらのうちの材質の一以上の材質の混合物であっても良い。また、ＩＰＡ３２１の替わりに、他の有機物からなる液体、水などを用いることができる。なお、上述のように、発光ダイオード素子３５０は、上記第５実施形態の半導体素子（図６参照）である。
ここで、液体を通じて金属電極３１２、３１３間に大きな電流が流れてしまうと、金属電極３１２、３１３間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極３１２、３１３を覆うように、ガラス基板３１１表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜をコーティングすればよい。
発光ダイオード素子３５０を含むＩＰＡ３２１を塗布する厚さは、次に発光ダイオード素子３５０を配列する工程で、発光ダイオード素子３５０が配列できるよう、液体中で発光ダイオード素子３５０が移動できる厚さである。したがって、ＩＰＡ３２１を塗布する厚さは、発光ダイオード素子３５０の太さ以上であり、例えば、数μｍ〜数ｍｍとすることができる。塗布する厚さは、薄すぎると、発光ダイオード素子３５０が移動し難くなり、逆に、厚すぎると、液体を乾燥する時間が長くなる。尚、ＩＰＡの量に対して、発光ダイオード素子３５０の量は、１×１０４本ｃｍ−３〜１×１０７本ｃｍ−３が好ましい。
発光ダイオード素子３５０を含むＩＰＡ３２１を塗布するために、発光ダイオード素子３５０を配列させる金属電極の外周囲に枠を形成し、その枠内に発光ダイオード素子３５０を含むＩＰＡ３２１を所望の厚さになるように充填してもよい。しかしながら、発光ダイオード素子３５０を含むＩＰＡ３２１が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
図３２を参照して、次に、金属電極３１２、３１３間に、例えば、１Ｖの電位差を与える。金属電極３１２、３１３の電位差は、０．１〜１０Ｖを印加することができるが、０．１Ｖ以下では、棒発光ダイオード素子３５０の配列が悪くなり、１０Ｖ以上では、金属電極間の絶縁が問題になり始める。したがって、１〜５Ｖが好ましく、更には、１Ｖ程度とするのが好ましい。
図３３は、上記発光ダイオード素子３５０が金属電極３１２、３１３上に配列する原理を示している。図３３に示すように、金属電極３１２に電位ＶLを印加し、金属電極３１３に電位ＶR(ＶL＜ＶR)を印加すると、金属電極３１２には負電荷が誘起され、金属電極３１３には正電荷が誘起される。そこに発光ダイオード素子３５０が接近すると、棒状の発光ダイオード素子３５０において、金属電極３１２に近い側に正電荷が誘起され、金属電極３１３に近い側に負電荷が誘起される。この発光ダイオード素子３５０に電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた発光ダイオード素子３５０は、内部の電界が０となるまで表面に電荷が誘起されることによる。その結果、各電極３１２,３１３と、発光ダイオード素子３５０との間に静電力により引力が働き、発光ダイオード素子３５０は、金属電極３１２、３１３間に生じる電気力線に沿うように向きを揃え、電極３１２、３１３を架橋するように配列する。
金属電極３１２、３１３が絶縁膜で覆われる場合は、絶縁膜上に電荷が誘起されることにより次第に液体中の電界が弱まるため、安定して発光ダイオード素子３５０を電極３１２、３１３上の位置に留めることができない。そのような場合は、図３４に示すように、金属電極３１２、３１３間に、ＡＣ電圧を印加することが好ましい。
詳しくは、図３４に示す例においては、金属電極３１３に、基準電位を、金属電極３１２には、振幅ＶＰＰＬ／２のＡＣ電圧を印加している。こうすることにより、発光ダイオード素子３５０を安定して電極３１２、３１３上に配列することができる。なお、この場合の金属電極３１２に与える交流電圧の周波数は、１０Ｈｚ〜１ＭＨｚとするのが好ましく、５０Ｈｚ〜１ｋＨｚとするのが最も配列が安定し、より好ましい。さらに、金属電極３１２、３１３間に印加するＡＣ電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、ＶＰＰＬは１Ｖ程度とするのが好ましかった。
次に、金属電極３１２、３１３上に、発光ダイオード素子３５０を配列させた後、ガラス基板３１１を加熱することにより、液体を蒸発させて乾燥させ、発光ダイオード素子３５０を、金属電極３１２、３１３を架橋するように配列させて固着させる。
図３５は、発光ダイオード素子３５０を配列したガラス基板３１１の平面図を示している。また、図３６は、発光ダイオード素子３５０を配列したガラス基板３１１の断面図を示している。図３６において、発光ダイオード素子３５０Ａは、棒状のｎ型ＧａＮからなる第１導電型のコアが露出した側が左側を向いた状態で配列しており、発光ダイオード素子３５０Ｂは、露出した側が右側を向いた状態で配列している。これは、これは金属電極３１２、３１３上に発光ダイオード素子を配置するときに２通りの向きが許されることによる。
次に、ガラス基板３１１上の所定の位置に配列した発光ダイオード素子３５０Ａ、３５０Ｂの配線を行う。図３７に示すように、ガラス基板３１１上に、発光ダイオード素子３５０Ａ、３５０Ｂの一部が露出するようにフォトレジスト３１７をパターニングする。そして、フォトレジスト３１７の開口部において、ＩｎＧａＮ膜からなる発光層３１０およびｐ型ＧａＮ膜からなる第２導電型の半導体シェル３０６をエッチングにより除去する。このエッチングは、等方性の強いドライエッチが適当である。その後、フォトレジスト３１７を除去する。
次に、図３８に示すように、ガラス基板３１１上に層間絶縁膜３１４を塗布する。層間絶縁膜３１４は、例えば、シリコン酸化膜を２μｍ塗布することによって形成できる。
次に、図３９に示すように、層間絶縁膜３１４に開口部を設ける。その後、スパッタ法等により金属を堆積することにより、層間絶縁膜３１４の開口部を埋めるとともに、層間絶縁膜３１４上に金属膜を形成する。この金属膜をフォトリソグラフィによりパターニングして金属配線３１５、３１６を形成し、発光ダイオード素子３５０Ａ、３５０Ｂを配線して、発光ダイオード３００が完成する。
以上のように、本実施の形態の発光ダイオードは、発光ダイオードの機能を有する本発明の一実施形態の発光ダイオード素子３５０Ａ、３５０Ｂを備えている。それゆえ、発光ダイオードの発光効率を向上させることができる。
上記実施形態の発光ダイオードは、発光ダイオード素子３５０Ａ、３５０Ｂの基板とは異なる基板３１１と、その基板３１１上に配置された本発明の一実施形態の半導体素子である発光ダイオード素子３５０Ａ、３５０Ｂと、その発光ダイオード素子３５０Ａ、３５０Ｂを電気的に接続する配線３１５、３１６とを備えている。それゆえ、上記基板３１１上において、発光ダイオード素子（発光ダイオードの機能を有する半導体素子）３５０Ａ、３５０Ｂの配置間隔を自由に設定することができる。
したがって、発光ダイオードの機能を有する半導体素子である発光ダイオード素子３５０Ａ、３５０Ｂを、所定の位置に正確に配置することができるから、発光ダイオード素子３５０Ａ、３５０Ｂを効率よく基板に逃がすことができると共に、発光ダイオードの温度上昇を抑制することができる。したがって、発光ダイオードの効率と信頼性を共に向上することができる。
また、上記発光ダイオードを形成する上記手順は、第１の基板上に複数の棒状のコアを形成するコア形成工程と、上記複数の棒状のコアを形成した後、第１導電型の半導体シェルで覆う第１のシェル形成工程と、上記第１導電型のシェルを形成した後、第２導電型の半導体シェルで覆う第２のシェル形成工程と、上記棒状のコア、第１導電型の半導体シェルおよび第２導電型の半導体シェルを備えた複数の半導体素子を上記基板から切り離す半導体素子切り離し工程と、上記複数の半導体素子を第２の基板上に配置する半導体素子配列工程を備えている。
上記手順によれば、半導体素子は、上記第１の基板上で、棒状のコアが形成された後、第１導電型の半導体シェルおよび第２導電型のシェルで覆われる。したがって、単位基板面積当りのＰＮ接合面積、すなわち、発光面積を非常に大きくして製造コストを低減することができる。
更には、第１導電型の半導体シェルと第２導電型の半導体シェルとで良好な特性を持つＰＮ接合を得ることができるのみならず、上記棒状のコアは第１導電型の半導体シェルの形成に先立って別途形成されているので、棒状の半導体素子のコアとしての機能を果たすのにふさわしい性質を持たせることができる。それゆえ、第１導電型の半導体シェルと第２導電型の半導体シェルとで構成されるＰＮ接合の特性を良好に保ったまま、棒状の半導体素子の他の特性も同時に向上することができる。
更に、また、上記第１の基板とは別の上記第２の基板上に複数の上記半導体素子を配列するので、発光ダイオードの機能を有する半導体素子の配置間隔を自由に設定することができる。したがって、上記発光ダイオードの機能を有する半導体素子を効率よく基板に逃がして、発光ダイオードの温度上昇を抑制することにより、発光ダイオードの効率と信頼性を共に向上することが可能となる。したがって、高効率で高信頼性の発光ダイオード３００を低コストで製造することができる。
（第９実施形態）
図４０は、本発明の第９実施形態の照明装置の側面図である。また、図４１は、上記照明装置に内蔵される発光装置を横から見た図であり、図４２は、上記発光装置を上から見た図である。
図４１および図４２を参照して、正方形状の放熱板４０５上に、第８実施形態の発光ダイオード４０６（図３０参照）が実装されて発光装置４０４を構成している。図４０を参照して、この照明装置４００は、上記発光装置４０４を内蔵したＬＥＤ電球である。照明装置４００は、外部のソケットに嵌めて商用電源に接続するための電源接続部としての口金４０１と、その口金４０１に一端が接続され、他端が徐々に拡径する円錐形状の放熱部４０２と、放熱部４０２の他端側を覆う透光部４０３とを備えている。第９実施形態の照明装置は、第８実施形態の発光ダイオードを備えているため、低消費電力化が実現されることができる。
（第１０実施形態）
図４３は、本発明の第１０実施形態のバックライトの平面図である。
図４３に示すように、このバックライト５００は、放熱板の一例としての長方形状の支持基板５０１上に、複数の発光ダイオード５０２が互いに所定の間隔をあけて格子状に実装されている。ここで、発光ダイオード５０２としては、第８実施形態の発光ダイオード（図３０参照）を用いている。第１０実施形態のバックライトは、第８実施形態の発光ダイオードを備えているため、低消費電力化が実現されることができる。
（第１１実施形態）
図４４は、本発明の第１１実施形態の表示装置（ＬＥＤディスプレイ）の１画素の回路図である。
この表示装置は、本発明の発光ダイオードとしての機能を有する本発明の一実施形態の半導体素子（第１〜第５実施形態の半導体素子）を画素の自発光素子として用いている。
この表示装置は、アクティブマトリックスアドレス方式であり、選択電圧パルスが、行アドレス線Ｘ１に供給され、データ信号が、列アドレス線Ｙ１に送られるようになっている。上記選択電圧パルスがトランジスタＴ１のゲートに入力されて、トランジスタＴ１がオンすると、上記データ信号がトランジスタＴ１のソースからドレインに伝達され、データ信号がキャパシタＣに電圧として記憶されるようになっている。
トランジスタＴ２は、発光ダイオードとしての機能を有する半導体素子６４０の駆動用であり、この発光ダイオードとしての機能を有する半導体素子６４０としては、上記第１実施形態〜第５実施形態（図１、図３、図４、図５、図６参照）の半導体素子を用いることができる。
上記発光ダイオードとしての機能を有する半導体素子６４０は、上記トランジスタＴ２を経て電源Ｖｓに接続されている。よって、トランジスタＴ１からのデータ信号でトランジスタＴ２がオンすることにより、発光ダイオードとしての機能を有する半導体素子６４０が、上記電源Ｖｓによって駆動されることができる。
この実施形態のＬＥＤディスプレイは、図４３に示す１画素がマトリックス状に配列されている。このマトリックス状に配列された各画素の発光ダイオードとしての機能を有する半導体素子６４０と、トランジスタＴ１、Ｔ２とが基板上に形成されている。尚、本発明の発光ダイオードを、上記実施形態とは異なるＬＥＤディスプレイや、ＬＥＤディスプレイ以外の表示装置に使用しても良いことは勿論である。
この実施形態の表示装置を作製するためには、例えば、以下のような工程を行えば良い。
まず、上述の第４実施形態の半導体素子を形成する手順（図６〜１４）、第４実施形態の半導体素子を形成する別の手順（図１５〜図１７）、または、第５実施形態の半導体素子を形成する手順（図１９〜図２３）にしたがって、発光ダイオードの機能を有する半導体素子を形成する。
発光ダイオードの機能を有する半導体素子（発光ダイオード素子）６４０は、簡易に述べると、第１の基板上に複数の棒状のコアを形成するコア形成工程と、上記複数の棒状のコアを形成した後、第１導電型の半導体シェルで覆う第１のシェル形成工程と、上記第１導電型のシェルを形成した後、第２導電型の半導体シェルで覆う第２のシェル形成工程と、上記棒状のコア、第１導電型の半導体シェルおよび第２導電型の半導体シェルを備えた複数の棒状半導体素子を上記基板から切り離す半導体素子切り離し工程とを経て形成する。
次に、トランジスタＴ１、Ｔ２をガラス等の基板上に、通常のＴＦＴ製造方法を用いて形成する。次に、ＴＦＴを形成した基板上に、発光ダイオードとしての機能を有する半導体素子６４０を配置するための、第１の電極および第２の電極を形成する。次に、第８実施形態において、図３１〜図３５で説明した方法を用いて、上記基板上の所定の位置に発光ダイオードとしての機能を有する半導体素子６４０を配置する。その後、上部配線工程を行ない、上記発光ダイオードとしての機能を有する半導体素子６４０をトランジスタＴ２のドレインとアース線とに接続する。
本実施の形態のバックライトは、発光ダイオードとしての機能を有する上記第１〜第５実施形態の半導体素子を、各画素の自発光デバイスとして備えているため、発光効率を高くすることができて、低消費電力化を実現することができる。
尚、上記実施形態の発光ダイオードでは、発光層が、第１導電型の半導体シェルと、第２導電型の半導体シェルとの間に存在していたが、この発明の発光ダイオードでは、発光層は、第２導電型の半導体シェルの径方向（棒状のコアの径方向のこと）の外方に設けられる等、第１導電型の半導体シェルと、第２導電型の半導体シェルとの間に存在していなくても良い。
また、例えば、上記説明した互いに異なる二以上の実施形態の一部または全部を組み合わせた発明が、本発明の新たな実施形態を構成することは、勿論であり、上記説明したある実施形態の発明と、上記説明したある変形例の発明とを組み合わせて作成される発明が、本発明の新たな実施形態を構成することも勿論である。正確にいうと、上記明細書の説明で行った、全ての実施形態および全ての変形例で構成される内容から二以上の発明特定事項を組み合わせて作成される発明が、本発明の新たな実施形態に含まれることは、勿論である。
１０,２０,３０,４０,５０,６０,８０,１５０,２５０,６４０ 半導体素子
１１,２１,４１,５１,６４,７４,８４,１０４,２０４,３０４ 第１導電型の半導体コア
１２,２２,３２,４２,５２,６５,７５,８５,１０５,２０５,３０５ 第１導電型の半導体シェル
１３,２３,３３,４３,５３,６７,８７,１０６,２０６,３０６ 第２導電型の半導体シェル
３１ 棒状のコア
４４,５４,６６,８６,２１０,３１０ 発光層
６１,７１,８１,１０１,２０１ サファイア基板
７２ シリコン酸化膜
８２,２０２ ｎ型ＧａＮ層
１００ 太陽電池
１０２ ｎ型シリコン層
１０３,２０３ シリコン酸化膜
１０７,２０７ 透明電極
１０９ 金属電極
１７０ ＩＴＯ層
２００,３００,４０６,５０２ 発光ダイオード
２０９ 金属電極
３１１ ガラス基板
３１２ 第１の電極
３１３ 第２の電極
３１４ 層間絶縁膜
３１５,３１６ 金属配線
３１７ フォトレジスト
３５０ 発光ダイオード素子
３５０Ａ,３５０Ｂ 発光ダイオード素子
４００ 照明装置
４０４ 発光装置
５００ バックライト

Claims (17)

  1. 棒状のコアと、
    上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
    上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
    を備え、
    上記コアは、第１導電型の半導体コアであり、
    上記半導体コアに導電性を与える不純物の濃度は、上記第１導電型の半導体シェルに導電性を与える不純物の濃度よりも大きくなっており、
    上記半導体コアの抵抗率は、上記第１導電型の半導体シェルの抵抗率よりも小さいことを特徴とする半導体素子。
  2. 棒状のコアと、
    上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
    上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
    を備え、
    上記第１導電型の半導体シェルは、上記コアと異なる材質からなり、
    上記第１導電型の半導体シェルの結晶欠陥密度が、上記コアの結晶欠陥密度よりも小さいことを特徴とする半導体素子。
  3. 棒状のコアと、
    上記コアの外周面の少なくとも一部を覆うように配置された第１導電型の半導体シェルと、
    上記第１導電型の半導体シェルの外周面の少なくとも一部を覆うように配置された第２導電型の半導体シェルと
    を備え、
    上記第１導電型の半導体シェルは、上記コアと異なる材質からなり、
    上記第１導電型の半導シェルを構成する材料と、上記コアを構成する材料とには、共通の元素が存在しておらず、
    かつ、上記棒状のコアが、ＧａＮであり、上記第１導電型の半導体シェルが、ｎ型のシリコンであり、上記第２導電型の半導体シェルが、ｐ型のシリコンであるか、
    または、上記棒状のコアが、サファイアであり、上記第１導電型の半導体シェルが、ｎ型のガリウムナイトライドであり、上記第２導電型の半導体シェルが、ｐ型のガリウムナイトライであることを特徴とする半導体素子。
  4. 請求項１から３までのいずれか一項に記載の半導体素子を備えることを特徴とする発光ダイオード。
  5. 請求項４に記載の発光ダイオードにおいて、
    上記第１導電型の半導体シェルと、上記第２導電型の半導体シェルとの間に発光層を備えることを特徴とする発光ダイオード。
  6. 請求項５に記載の発光ダイオードにおいて、
    上記コアを構成する物質のバンドギャップは、上記発光層を構成する物質のバンドギャップよりも大きいことを特徴とする発光ダイオード。
  7. 請求項４から６までのいずれか一項に記載の発光ダイオードにおいて、
    基板と、
    上記基板上に配置された複数の上記半導体素子と、
    上記半導体素子を電気的に接続する配線と
    を備えることを特徴とする発光ダイオード。
  8. 請求項１から３までのいずれか一項に記載の半導体素子を備えることを特徴とする光電変換素子。
  9. 基板上に棒状のコアを形成するコア形成工程と、
    上記棒状のコアの外周面の少なくとも一部を第１導電型の半導体シェルで覆う第１のシェル形成工程と、
    上記第１導電型のシェルの外周面の少なくとも一部を第２導電型の半導体シェルで覆う第２のシェル形成工程と
    を備え、
    上記コア形成工程は、基板上に形成されたコアを構成する物質の一部をエッチングすることを含むことを特徴とする半導体素子の製造方法。
  10. 請求項９に記載の半導体素子の製造方法において、
    上記コア形成工程の後、かつ、上記第１のシェル形成工程の前に、アニール処理を行なうことを特徴とする半導体素子の製造方法。
  11. 請求項９または１０に記載の半導体素子の製造方法において、
    上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コア形成工程で形成されたコアの一部をウェットエッチングにより除去することを特徴とする半導体素子の製造方法。
  12. 請求項９から１１までのいずれか一項に記載の半導体素子の製造方法において、
    上記コア形成工程は、基板上に棒状のコアを成長させることを特徴とする半導体素子の製造方法。
  13. 請求項９から１２までのいずれか一項に記載の半導体素子の製造方法において、
    上記コア形成工程の後であって、上記第１のシェル形成工程の前に、上記コアを形成する温度よりも高温のアニール処理を行なうことを特徴とする半導体素子の製造方法。
  14. 請求項８に記載の光電変換素子を備えることを特徴とする太陽電池。
  15. 請求項４から７までのいずれか一項に記載の発光ダイオードを備えることを特徴とする照明装置。
  16. 請求項４から７までのいずれか一項に記載の発光ダイオードを備えることを特徴とするバックライト。
  17. 請求項４から７までのいずれか一項に記載の発光ダイオードを備えることを特徴とする表示装置。
JP2011133148A 2011-06-15 2011-06-15 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置 Expired - Fee Related JP5409707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011133148A JP5409707B2 (ja) 2011-06-15 2011-06-15 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
PCT/JP2012/064088 WO2012172986A1 (ja) 2011-06-15 2012-05-31 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
TW101120785A TW201308654A (zh) 2011-06-15 2012-06-08 半導體元件、半導體元件之製造方法、發光二極體、發光二極體之製造方法、光電轉換元件、太陽能電池、照明裝置、背光及顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011133148A JP5409707B2 (ja) 2011-06-15 2011-06-15 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置

Publications (2)

Publication Number Publication Date
JP2013004661A JP2013004661A (ja) 2013-01-07
JP5409707B2 true JP5409707B2 (ja) 2014-02-05

Family

ID=47356977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011133148A Expired - Fee Related JP5409707B2 (ja) 2011-06-15 2011-06-15 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置

Country Status (3)

Country Link
JP (1) JP5409707B2 (ja)
TW (1) TW201308654A (ja)
WO (1) WO2012172986A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901468B2 (en) 2021-11-12 2024-02-13 Softpv Inc. Semiconductor packaging including photovoltaic particles having a core-shell structure

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3004000B1 (fr) * 2013-03-28 2016-07-15 Aledia Dispositif electroluminescent avec capteur integre et procede de controle de l'emission du dispositif
GB2517186A (en) * 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
US9281442B2 (en) 2013-12-17 2016-03-08 Glo Ab III-nitride nanowire LED with strain modified surface active region and method of making thereof
JP6404567B2 (ja) * 2013-12-26 2018-10-10 シャープ株式会社 発光素子、発光素子の製造方法、複数の発光素子を備える発光装置、及び、発光装置の製造方法
WO2018062252A1 (ja) 2016-09-29 2018-04-05 日亜化学工業株式会社 発光素子
KR102707509B1 (ko) 2016-12-19 2024-09-23 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US20180308601A1 (en) * 2017-04-21 2018-10-25 Nimbus Engineering Inc. Systems and methods for energy storage
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102748974B1 (ko) 2019-06-21 2025-01-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102746085B1 (ko) 2019-06-24 2024-12-26 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
KR102772257B1 (ko) * 2019-09-11 2025-02-24 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102871497B1 (ko) * 2020-01-22 2025-10-15 삼성전자주식회사 반도체 발광 다이오드 및 그 제조 방법
EP3855513A3 (en) * 2020-01-22 2021-11-03 Samsung Electronics Co., Ltd. Semiconductor led and method of manufacturing the same
FR3109470B1 (fr) * 2020-04-15 2022-04-01 Commissariat Energie Atomique Diode electroluminescente comprenant une structure hybride formee de couches et de nanofils
KR102779726B1 (ko) * 2020-06-02 2025-03-12 삼성디스플레이 주식회사 발광 소자의 제조 장치 및 제조 방법
DE102023113828A1 (de) * 2023-05-25 2024-11-28 Ams-Osram International Gmbh PHOTONISCHE INTEGRIERTE SCHALTUNG MIT INTEGRIERTEM µ-ROD

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137879A (ja) * 1985-12-11 1987-06-20 Fumio Inaba 接合型半導体発光素子
JPH04270200A (ja) * 1990-12-27 1992-09-25 Nagoya Kogyo Univ 化合物半導体の欠陥低減法
JP5019664B2 (ja) * 1998-07-28 2012-09-05 アイメック 高効率で光を発するデバイスおよびそのようなデバイスの製造方法
JP2002134838A (ja) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP4324387B2 (ja) * 2003-01-31 2009-09-02 シャープ株式会社 酸化物半導体発光素子
CA2572798A1 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
JP2007250858A (ja) * 2006-03-16 2007-09-27 Seiko Epson Corp 光電変換素子、光電変換装置及び光電変換モジュール
JP5112761B2 (ja) * 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009289947A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 発光素子及び照明装置
JP5655228B2 (ja) * 2008-09-01 2015-01-21 国立大学法人北海道大学 半導体構造物の製造方法
JP5014477B2 (ja) * 2009-10-19 2012-08-29 シャープ株式会社 棒状構造発光素子の製造方法および表示装置の製造方法
EP2509119B1 (en) * 2009-12-01 2017-03-08 National University Corporation Hokkaido University Light emitting element and method for manufacturing same
US8816324B2 (en) * 2010-02-25 2014-08-26 National University Corporation Hokkaido University Semiconductor device and method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901468B2 (en) 2021-11-12 2024-02-13 Softpv Inc. Semiconductor packaging including photovoltaic particles having a core-shell structure

Also Published As

Publication number Publication date
JP2013004661A (ja) 2013-01-07
WO2012172986A1 (ja) 2012-12-20
TW201308654A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
JP5409707B2 (ja) 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
US8816324B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9117990B2 (en) Nanowire LED structure and method for manufacturing the same
KR100809248B1 (ko) 반도체 이종구조 나노선을 이용한 광기전력 소자 및 그제조방법
JP4965294B2 (ja) 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
US8946675B2 (en) Light emitting diode and method for manufacturing the same
JP6219506B2 (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
JP5059130B2 (ja) ヘテロ結晶半導体デバイス及びその製造方法
JP5112761B2 (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20160020364A1 (en) Two step transparent conductive film deposition method and gan nanowire devices made by the method
KR20130075520A (ko) 그래핀층 상에 ＧａＮ 층을 성장시키는 방법 및 상기 그래핀층 상의 ＧａＮ을 이용한 발광소자
JP4887414B2 (ja) 発光装置、バックライト、照明装置および表示装置
JP6174931B2 (ja) 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置
JP2011119612A (ja) 半導体素子の製造方法および半導体素子
KR20160016586A (ko) 반도체 광전자 소자 및 그 제조방법
JP5422712B2 (ja) 棒状構造発光素子、バックライト、照明装置および表示装置
JP2011119618A (ja) 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
JP2013138128A (ja) 半導体装置およびその製造方法
KR101695922B1 (ko) 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법
US8653501B2 (en) Emitting device and manufacturing method therefor
CN111816729B (zh) LED/ZnO纳米线阵列集成的光电晶体管芯片及制备方法
US20140283901A1 (en) Nanostructure, nanostructure fabrication method, and photovoltaic cell incorporating a nanostructure
JP2012094885A (ja) 発光装置、バックライト、照明装置および表示装置
Guan et al. Flexible Light‐Emitting Diodes Based on Inorganic Semiconductor Nanostructures: From Thin Films to Nanowires
CN104377284A (zh) 发光二极管及发光二极管制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees