JP6219506B2 - ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層 - Google Patents

ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層 Download PDF

Info

Publication number
JP6219506B2
JP6219506B2 JP2016521498A JP2016521498A JP6219506B2 JP 6219506 B2 JP6219506 B2 JP 6219506B2 JP 2016521498 A JP2016521498 A JP 2016521498A JP 2016521498 A JP2016521498 A JP 2016521498A JP 6219506 B2 JP6219506 B2 JP 6219506B2
Authority
JP
Japan
Prior art keywords
layer
insulating material
nanowire
nanowires
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016521498A
Other languages
English (en)
Other versions
JP2016526789A5 (ja
JP2016526789A (ja
Inventor
スコット ブラッド ヘルナル，
スコット ブラッド ヘルナル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of JP2016526789A publication Critical patent/JP2016526789A/ja
Publication of JP2016526789A5 publication Critical patent/JP2016526789A5/ja
Application granted granted Critical
Publication of JP6219506B2 publication Critical patent/JP6219506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)

Description

本発明は、ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層に関する。
背景
ナノワイヤ発光ダイオード（ＬＥＤ）は、プレーナ型ＬＥＤに代わる手段として、ますます多くの関心を集めている。ナノワイヤＬＥＤは、従来型のプレーナ技術で製造されたＬＥＤと比べると、ナノワイヤの３次元性に起因する独特の特性であって、より大きい基板上での処理のための格子整合の制限および機会を低減する材料の組み合わせの柔軟性を向上させる特性を示す。
概要
実施形態は、半導体デバイスの製造方法を含み、該製造方法は、複数のナノワイヤであって各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤを基台上に形成する工程と、絶縁材料の層を、前記絶縁材料の層の少なくとも一部が実質的に平らな上面を与えるように、前記複数のナノワイヤの少なくとも一部の上に形成する工程と、ナノワイヤの活性領域を規定するように前記絶縁材料の層の一部を除去する工程と、前記絶縁材料の層の前記実質的に平らな上面の上に電気接触を形成する工程と、を有する。
実施形態は、更に、半導体デバイスを含み、該デバイスは、基台上の複数のナノワイヤであって、各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤと、実質的に平らな上面を有し、前記複数のナノワイヤの周囲の境界をナノワイヤの活性領域を規定するように形成する絶縁材料の層と、前記絶縁材料の層の前記実質的に平らな上面の上の電気接触と、を備える。
以下に組み込まれ且つ本明細書の一部を構成する添付図面は、上述の概要および以下の詳細と共に本発明の実施形態の例を示し、本発明の特徴を説明する。
図１は、本発明の実施形態にしたがうナノワイヤＬＥＤデバイスの基礎（basis）を側面から描いた概略図である。 図２は、本発明の実施形態にしたがうバッファ層上のナノワイヤＬＥＤデバイスの基礎を側面から描いた概略図である。 図３Ａ〜３Ｊ（Figs. 3A-3J）は、或る態様に従う活性領域の平坦化および規定のための絶縁層を有するナノワイヤＬＥＤアレイを製造するための第１プロセスを側面から描いた概略図である。 図４Ａ〜４Ｄ（Figs. 4A-4D）は、図３Ａ〜３Ｊの製造プロセスを概略的に描いたナノワイヤＬＥＤデバイスの上面図である。 図５Ａ〜５Ｃ（Figs. 5A-5C）は、パターニングされた絶縁層であって或る態様に従う活性領域の平坦化および規定のための絶縁層を伴うナノワイヤアレイのＳＥＭ写真である。 図６Ａ〜６Ｊ（Figs. 6A-6J）は、更なる他の態様に従う活性領域の平坦化および規定のための絶縁層を有するナノワイヤＬＥＤアレイを製造するための第２プロセスを側面から描いた概略図である。 図７Ａ〜７Ｅ（Figs. 7A-7E）は、図６Ａ〜６Ｊの製造プロセスを概略的に描いたナノワイヤＬＥＤデバイスの上面図である。 図８Ａ〜８Ｃ（Figs. 8A-8C）は、パターニングされた絶縁層であって更なる他の態様に従う活性領域の平坦化および規定のための絶縁層を伴うナノワイヤアレイのＳＥＭ写真である。
多様な実施形態は、添付図面を参照しながら詳細に説明されうる。図面を通して、可能な限り、同一または類似の部位を参照するのに同一の参照番号が用いられる。特定例および実施についての言及は、説明を目的とするためのものであり、本発明または請求項の趣旨を限定することを意図するものではない。
本発明の実施形態は、一般に、ナノワイヤＬＥＤデバイス等のナノワイヤ半導体デバイスの製造方法であって、アレイを平らにする（平坦化する）ようにナノワイヤアレイの上に絶縁層を形成する工程と、ナノワイヤデバイスの活性領域を規定（define）するように該絶縁層の一部を除去する工程とを有する製造方法に方向付けられる。更なる実施形態は、実施形態の方法に従って製造されたナノワイヤデバイスに方向付けられる。多様な実施形態は、より少ないプロセスステップで平坦化されたボンドパッド領域と、従来のドライエッチングを用いて規定が達成されうる活性領域よりも大きい活性領域とを伴うナノワイヤデバイスを提供しうる。
ナノテクノロジ分野において、ナノワイヤは、その縦方向の大きさに制限されずに、通常、ナノスケールまたはナノメートルサイズの横方向の大きさ（例えば、円筒形のナノワイヤにおける径、又は、ピラミッド型若しくは六角形のナノワイヤにおける幅）を有するナノ構造として解釈される。このようなナノ構造は、共通に、ナノウィスカ、１次元ナノ素子、ナノロッド、ナノチューブ等と称される。ナノワイヤは、約２ミクロンの径または幅を有しうる。ナノワイヤの小さいサイズは、物理、光学および電子のユニークな特性をもたらす。これらの特性は、例えば、量子力学的効果を利用するデバイス（例えば量子細線を使用する等）を形成するのに、又は、組成的に異なる材料であって大きな格子ミスマッチによって一般に結合され得ない材料のヘテロ構造を形成するのに用いられうる。ナノワイヤという用語が示唆するように、１次元性が細長い形状に関連付けられうる。ナノワイヤは、多様な断面形状を有しうるため、径には、実効的な径が参照されるとよい。実効的な径により、断面構造の長径および短径の平均が示される。
上方、上、下方、下等の参照の全ては、底部に位置する基板および該基板から上方向に向かって延在するナノワイヤを参照するのに用いられる。垂直方向は、基板により形成された平面に対して垂直な方向を示し、水平方向は、基板により形成された平面に平行な方向を示す。この命名は、理解を容易にするために為され、特定の組み立ての方向性等に限定されるべきではない。
よく知られている如何なる適切なナノワイヤＬＥＤ構造も本発明の方法において用いられうる。ナノワイヤＬＥＤは、典型的には、１以上のｐｎ接合またはｐｉｎ接合に基づく。ｐｎ接合とｐｉｎ接合との違いは、後者の方が広い活性領域を有することである。該広い活性領域は、ｉ領域（i-region）での再結合の可能性を高くする。各ナノワイヤは、第１導電型（例えばｎ型）のナノワイヤコアと、それを覆う第２導電型（例えばｐ型）のシェルであって動作時に光を発生するための活性領域を提供するｐｎ接合またはｐｉｎ接合を形成するシェルとを有する。第１導電型のコアは、ここではｎ型半導体コアとして描かれ、第２導電型のシェルは、ここではｐ型半導体シェルとして描かれているが、これらの導電型は逆でもよい。
図１は、本発明のいくつかの実施形態に従って改良されたナノワイヤＬＥＤ構造のための基礎の概略図である。原則として、ナノワイヤＬＥＤを形成するのに単一のナノワイヤは十分であるが、その小サイズ故、ナノワイヤは、ＬＥＤ構造が並んで形成されるように、数百、数千、数万又はそれ以上に配列されることが望ましい。図を見やすくするため、ここでは、個々のナノワイヤＬＥＤデバイスは、ｎ型ナノワイヤコア２と、ナノワイヤコア２および中間活性層４を少なくとも部分的に覆うｐ型シェル３とを有する複数のナノワイヤ１から成るように描かれ得、ここで、中間活性層４は、単一の真性または低ドープ（例えば、１０１６ｃｍ−３以下のドーピングレベル）の半導体層、または、異なるバッドギャップの複数の半導体層を有する３〜１０の量子ウェル等の１以上の量子ウェルを含みうる。しかしながら、本発明の実施形態の目的において、ナノワイヤＬＥＤはこれに限られない。例えば、ナノワイヤコア２、活性層４およびｐ型シェル３は、複数の層またはセグメントから成りうる。他の実施形態では、コア２だけが２ミクロン以下の幅または径を有するナノ構造またはナノワイヤを有し得、一方、シェル３は１ミクロン以上の幅または径を有しうる。
III〜Ｖ族の半導体は、レーザーやＬＥＤのような高速かつ低電力の電子機器および光電気デバイスをもたらすそれらの特性により、特に興味深い。ナノワイヤは、いかなる半導体材料をも含み、ナノワイヤに好適な材料は、ＧａＡｓ（ｐ）、ＩｎＡｓ、Ｇｅ、ＺｎＯ、ＩｎＮ、ＧａＩｎＮ、ＧａＮ、ＡｌＧａＩｎＮ、ＢＮ、ＩｎＰ、ＩｎＡｓＰ、ＧａＩｎＰ、ＩｎＧａＰ：Ｓｉ、ＩｎＧａＰ：Ｚｎ、ＧａＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｌＩｎＰ、ＧａＡｌＩｎＡｓＰ、ＧａＩｎＳｂ、ＩｎＳｂ、Ｓｉを含むが、これらに限られない。例えばＧａＰについて可能なドナードーパントは、Ｓｉ、Ｓｎ、Ｔｅ、Ｓｅ、Ｓ等であり、また、同材料についてのアクセプタドーパントは、Ｚｎ、Ｆｅ、Ｍｇ、Ｂｅ、Ｃｄ等である。ナノワイヤ技術は、ＧａＮ、ＩｎＮ、ＡｌＮのような窒化物を用いることを可能にし、このことが、従来技術では容易に実現できなかった波長領域のＬＥＤ発光光の製造をもたらしたことに留意されたい。特定の商業的関心の他の組み合わせは、ＧａＡｓ、ＧａＩｎＰ、ＧａＡｌＩｎＰ、ＧａＰ系を含むが、これらに限られない。典型的なドーピングレベルの範囲は、１０１８〜１０２０ｃｍ−３である。当業者は、これら及び他の材料を知っており、他の材料および材料の組み合わせが可能であることが分かる。
ナノワイヤＬＥＤに好適な材料は、III族の窒化物半導体（例えば、ＧａＮ、ＡｌＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等）、他の半導体（例えば、ＩｎＰ、ＧａＡｓ等）のようなIII〜Ｖ族の半導体である。ＬＥＤとして機能させるため、各ナノワイヤ１のｎ側およびｐ側は接触しており、本発明は、ＬＥＤ構造におけるナノワイヤのｎ側およびｐ側の接触に関連する方法および組成を提供する。
ナノワイヤの製造方法を示すものとして援用される米国特許第７，８２９，４４３号（Seifert et al.）に例示されているように、以下に好適に例示される製造方法は、ナノワイヤコアを、コア−シェルナノワイヤを形成するように該コアの上に半導体シェル層を成長させるために活用するが、本発明はこれに限られるものではないことに留意されたい。例えば、他の実施形態では、コアだけがナノ構造（例えばナノワイヤ）を構成し、シェルは、付随的に、典型的なナノワイヤシェルよりも大きい径を有しうる。さらに、デバイスは、多数のファセットを含む形状をとり得、異なるタイプのファセット間の領域比率は制御されうる。このことは、“ピラミッド”ファセットおよび垂直な側壁のファセットにより例示される。ＬＥＤは、発光層が、主要なピラミッドファセットまたは側壁ファセットを伴うテンプレートの上に形成されるように、製造されうる。発光層の形状と独立した接触層についても同様である。
図２は、ナノワイヤの基台を提供する構造の例を示している。成長基板５上にナノワイヤを成長させ、ナノワイヤの位置を規定しナノワイヤの底部の境界領域を決定するために付随的に成長マスクまたは誘電性マスク層６（例えば、窒化シリコンの誘電性マスク層等の窒化層）を使用することにより、基板５は、少なくともプロセスの間においては、基板５から突き出たナノワイヤのためのキャリアとして機能する。ナノワイヤの底部の境界領域は、誘電性マスク層６における各開口の内側にコア２の領域を有する。ここで援用されるスウェーデン特許出願第ＳＥ１０５０７００−２号（グロアーベーに譲渡）において論じられているように、基板５は、III〜Ｖ族またはII〜ＶI族の半導体、Ｓｉ、Ｇｅ、Ａｌ２Ｏ３、ＳｉＣ、クオーツ、ガラス等、異なる材料を備えうる。基板についての他の好適な材料は、ＧａＡｓ、ＧａＰ、ＧａＰ：Ｚｎ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＧａＮ、ＧａＳｂ、ＺｎＯ、ＩｎＳｂ、ＳＯＩ（silicon-on-insulator）、ＣｄＳ、ＺｎＳｅ、ＣｄＴｅを含むが、これらに限られない。ある実施形態では、ナノワイヤコア２は、成長基板５の上に直接的に成長される。
好適には、基板５は、各ナノワイヤＬＥＤ１のｎ側に接続する電流輸送層（current transport layer）として機能するようにも適応される。このことは、図２に示されるように、ナノワイヤＬＥＤ１と向かい合う基板５の表面上に配された半導体バッファ層７であって、Ｓｉ基板５上のＧａＮ及び／又はＡｌＧａＮバッファ層７等、III族の窒化層を例とするバッファ層７を備える基板５を有することによって、達成されうる。バッファ層７は、一般に、所望のナノワイヤ材料にマッチし、よって、製造プロセスにおいて成長テンプレートとして機能する。ｎ型コア２について、好適にはバッファ層７もｎ型にドープされる。バッファ層７は、単層（例えばＧａＮ）、複数のサブ層（例えば、ＧａＮ及びＡｌＧａＮ）、又は、高Ａｌ含有のＡｌＧａＮから低Ａｌ含有のＡｌＧａＮ若しくはＧａＮまで段階付けられた段階層（graded layer）を含みうる。ここで援用される米国特許第７，３９６，６９６号、第７，３３５，９０８号、第７，８２９，４４３号、並びに、ＷＯ２０１０１４０３２、ＷＯ２００８０４８７０４、及び、ＷＯ２００７１０２７８１に記載された方法を利用することにより、ナノワイヤの成長は達成されうる。
ナノワイヤＬＥＤ１は、いくつかの異なる材料（例えば、ＧａＮコア、ＧａＮ／ＩｎＧａＮマルチ量子ウェル活性領域、及び、ＡｌとＧａとの比率が該活性領域とは異なるＡｌＧａＮシェル）を備えうることに留意されたい。ここで一般に、基板５及び／又はバッファ層７は、ナノワイヤのための基台または支持層として参照される。ある実施形態では、基板５及び／又はバッファ層７の代わりに又はそれに加えて、導電層（例えば、ミラー又は透明なコンタクト）が基台として用いられうる。よって、「支持層」または「基台」という用語は、これらの要素の１以上のいずれをも含みうる。
シーケンシャルな（例えばシェル）層の使用は、最終的な単一のデバイス（例えばｐｎまたはｐｉｎデバイス）が、ピラミッドまたはテーパー形状（即ち、頂部または先端では細く、底部では広い）と柱形状（例えば、先端およびベース（base）での幅が略等しい）との間のいずれの形状であって、その長軸と垂直な方向で円形または六角形もしくは多角形の断面を伴う形状を有しうることをもたらす。よって、完成されたシェルを伴う該単一のデバイスは、多様なサイズを有しうる。例えば、該サイズは、例えば２ミクロン以下の１００ｎｍ等、１００ｎｍから数（例えば５）μｍの範囲内のベース幅、及び、数百ｎｍから数（例えば１０）μｍの範囲内の高さで変わりうる。
上述のＬＥＤ構造の実施形態の例の記載は、本発明の方法および構成の記載のための基礎（basis）を提供するだろう；しかしながら、いかなる好適なナノワイヤＬＥＤ構造または他の好適なナノワイヤ構造もが、当業者にとって自明であろう必要な修正と共に本発明を逸脱しない範囲で、該方法および構成において用いられうることが好まれる。
Ｇａ−ＮベースのナノワイヤＬＥＤ等のナノワイヤＬＥＤは、プレーナ型ＬＥＤに比べて効率および波長安定性を向上させるのに有望である。しかしながら、ナノワイヤの３次元性は、製造面での課題、とりわけ、ＬＥＤデバイス（例えばチップ）が外部の電流／電圧源に接続されるワイヤボンド工程での課題をもたらしうる。ワイヤボンド工程は、ワイヤからデバイスへの機械的圧力および振動の適用（application）に影響を与える。ワイヤボンド工程のこの圧力および振動は、ナノワイヤの微弱な核形成ベース（weak small nucleation base）に対するワイヤの頂部における圧力点からの力（leverage）に起因して、ナノワイヤを破壊しうる。したがって、ワイヤがデバイスにボンディングされうる領域において、ナノワイヤを破壊しうるレバー（lever arm）の発達を回避するため該領域を平坦化することが望ましい。
ナノワイヤＬＥＤの製造プロセスは、典型的には、デバイスの活性領域を規定することにも影響を与える。このことは、通常、ほぼ完成されたデバイスのドライエッチングにより達成され、このことは、ｎ型またはｐ型の側の導電層の連続性の破壊をもたらし、デバイスを絶縁させる。或いは、ナノワイヤは、導電性の膜の堆積（例えば、頂部の電極またはコンタクトの堆積）に先立って、活性領域を規定するようにエッチングされうる。しかしながら、仮にナノワイヤが導電性の膜の堆積に先立ってエッチングされると、典型的にはいくつかのナノワイヤは部分的にエッチングされ、露出されたｐｎ接合の短絡を回避するため、導電性の膜の堆積に先立ってパッシベート（不動態化）する膜の堆積が必要である。このパッシベーション膜は、独立してマスクされ、エッチングされなければならず、このことは、それから、遷移領域（transition region）が導電性の膜の堆積から効果的に分離されるように、活性領域のいくらかを消費（consume）する。
多様な実施形態は、ナノワイヤＬＥＤデバイス等のナノワイヤ半導体デバイスの製造方法を含み、該製造方法は、低温酸化物（ＬＴＯ）層等の絶縁層をナノワイヤアレイの上に該アレイを平坦化するように形成する工程と、例えばパターニングされたマスクを介してウェットエッチングすることにより、絶縁層の一部を除去してナノワイヤデバイスの活性領域を規定する工程と、を有する。更なる実施形態は、実施形態の方法に従って製造されたナノワイヤデバイスに方向付けられる。多様な実施形態は、より少ないプロセスステップで平坦化されたボンドパッド領域と、従来のドライエッチングを用いて活性領域を規定するよりも大きい活性領域とを伴うナノワイヤデバイスを提供しうる。
図３Ａ〜３Ｊ及び４Ａ〜４Ｄには、ナノワイヤデバイスを製造するための第１の実施形態の方法が概略的に描かれている。図３Ａは、複数のナノワイヤ３０１を含むナノワイヤＬＥＤデバイス３００であって図１及び図２に示されたナノワイヤに似うるナノワイヤＬＥＤデバイス３００を概略的に描いている。ナノワイヤ３０１は、第１導電型（例えばｎ型）のバッファ層３０７と誘電性のマスク層３０６（例えばＳｉＮ層）とを含む支持基板の上に位置しうる。ナノワイヤ３０１は、それぞれ、上述のとおり図１及び図２に関連して、第１導電型（例えばｎ型）のナノワイヤコアと、第２導電型（例えばｐ型）のシェルと、中間にある発光用の活性領域とを含みうる。ナノワイヤコアは、バッファ層３０７と電気的に接触し得、ナノワイヤシェルは、誘電性のマスク層３０６によりバッファ層から絶縁されうる。
いくつかの実施形態では、２０１２年１０月２６日に出願され且つここで援用される米国仮出願第６１／７１９，１３３号に記載されているように、ナノワイヤ３０１の形成の間または後の状態は、ナノワイヤの先端部の伝導率が、該状態を制御しない場合の該先端部の伝導率に比べて少なくとも１桁ほど下がるように制御されうる。このことは、ナノワイヤの外側のシェルを通る電流漏れを抑制し、特にナノワイヤの先端部であって、該外側のシェルがナノワイヤの側壁に沿って比較すると薄いであろう先端部での電流漏れを抑制する。先端の伝導率は、該先端にＡｌ２Ｏ３等の絶縁材料を堆積することにより下げられうる。或いは、又は、付随的に、先端の伝導率は、Ｈ２ ＋及び／又はＡｒ＋イオン等の材料であって該先端を非導電にし又は伝導率を下げる材料を該先端に向ける（direct）ことにより下げられうる。ナノワイヤ構造の先端部に材料を選択的に向けるための角度がついた堆積技術は、２０１２年１０月２６日に出願され且つここで援用される米国仮出願第６１／７１８，８８４号に開示されている。
図３Ｂでは、誘電性（例えば絶縁性）の層３０９は、複数のナノワイヤ３０１の上に形成される。誘電性の層３０９は、ＳｉＯ２層であり得、また、低温酸化物（ＬＴＯ）堆積により形成されうる。ＬＴＯ堆積は、低温（例えば、４００〜５００℃又は約４５０℃を含む３００〜６００℃等、７５０℃以下）、及び、１０Ｔｏｒｒ又はそれ以下（例えば、約４５０ｍＴｏｒｒを含む１００〜５００ｍＴｏｒｒ等、１０−６Ｔｏｒｒから１Ｔｏｒｒ）のサブ大気圧での、ＳｉＨ４及びＯ２のフローを伴う化学気相成長（ＣＶＤ）により達成されうる。Ｏ２フローは、平方センチメートル毎秒（ｓｃｃｍ）においてＳｉＨ４フローを上回りうる。典型的なフローレートは、例えば、８５ｓｃｃｍのＳｉＨ４及び１２０ｓｃｃｍのＯ２でありうる。ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の他の絶縁材料もまた用いられてもよい。
誘電性の層３０９は、ナノワイヤアレイの上に、平均０．５〜５μｍ（例えば、１．５μｍ等、１〜２μｍ）の厚さで堆積されうる。誘電性の層３０９は、（例えば、非プレーナ、三次元形状のナノワイヤアレイと比べて）デバイス３００の概して平らな上面を与えるようにナノワイヤ３０１を覆いうる。第１のマスク層３１２は、フォトレジストの層であり得、誘電性の層３０９の概して平らな上面の上に形成される。第１のマスク層３１２は、標準的なリソグラフィ技術を用いてパターニングされ得、該第１のマスク層３１２における開口を規定する。
第１のマスク層３１２は、デバイス３００の露出された活性領域３１３、及び、（マスク３１２のパターンによって覆われた）デバイスの少なくとも１つのボンド領域３１５を規定するようにパターニングされる。デバイス３００は、それから、第１のマスク層３１２のパターンを誘電性の層３０９に転写（transfer）するようにエッチングされうる。実施形態において、誘電性の層３０９は、ＳｉＯ２であり得、希釈されたフッ化水素酸（ＨＦ）のウェットエッチングを用いてエッチングされ得、誘電性の層３０９の選択部分を除去する。ウェットエッチング液のための典型的な濃度は、例えば、１パートのＨＦに対して３パートのＨ２Ｏ（1 part HF to 3 parts H2O）でありうる。ＨＦエッチングは、影響を受けないナノワイヤ３０１を残存させながら誘電性の層３０９の選択部分を除去しうる。
エッチングの後、マスク層３１２は、図３Ｃに示されたデバイス３００を与えるように除去されうる。図４Ａは、エッチングおよび第１のマスク層３１２の除去の後のデバイス３００を描いた、デバイス３００の上面図である。デバイス３００は一定の縮尺で示される必要はないが、図４ＡのラインＡ−Ａ’は、図３ＣのラインＡ−Ａ’に対応する。誘電性の層３０９が除去されたデバイス３００の領域は、デバイス３００の活性領域３１３を規定する。誘電性の層３０９は、図４Ａに示されるように、活性領域３１３の境界を規定するように活性領域３１３の周辺の周りに延在しうる。誘電性の層３０９の概して平らな部分は、デバイス３００のボンド領域３１５を規定しうる。図４Ａに示されるように、例えば、ボンド領域３１５はデバイスの右上隅に位置する。
図３Ｄに示されるように、付随的な誘電性の膜３１７は、デバイスの活性領域３１３の上に形成されうる。誘電性の膜３１７は、スピンオン法、化学気相成長または物理気相成長により堆積されうる。好適な方法は、スピンオングラスまたはＳＯＧとも称されるガラス（ＳｉＯ２）のスピンオン堆積であり、続いて、ナノワイヤ３０１側壁からＳＯＧを除去するため等方性エッチング（例えばＨＦエッチング）が為される。或る好適な実施形態では、ナノワイヤは、約２．５μｍの高さであり、また、誘電性の層３１７は、約１０００から約６０００Åの厚さであり、最も好適には底部の平らな表面から計測して約３０００Å程度の厚さである。誘電性の層３１７は、同日付けで出願され（代理人整理番号９３０８−０１９Ｐ）且つここで援用される米国仮出願第＿号に記載のとおり、漏れ電流を抑制するようにナノワイヤのベースにおいて“フット”領域を電気的に分離する。層３７１の一部は、エッチング後、層３０９の上において残存しうる（図３Ｄにおいて不図示）。必要に応じて、層３１７は除外されうる。
図３Ｅに示されるように、インジウムスズ酸化物（ＩＴＯ）等の透明な導電性酸化物（ＴＣＯ）の層３１９は、デバイス３００の上に堆積される。ＴＣＯの層３１９は、ｐ型の電極の層を形成するように、ナノワイヤ３０１のｐ型シェルと接触しうる。アルミニウム添加酸化亜鉛等の他のＴＣＯ材料も用いられうる。ＴＣＯの層３１９は、蒸着法やスパッタリング等の物理的な方法、ＣＶＤ、又は、組み合わせた方法により、堆積されうる。いくつかの実施形態において、層３１９は、好ましくはｐ型ナノワイヤシェルを損傷させないスパッタリング法により堆積されうる。ＩＴＯの層３１９は、約１００Åから約１００００Åであり得、最も好適には約８０００Åでありうる。いくつかの実施形態において、ＴＣＯの層３１９は、２０１３年３月１５日に出願され（代理人整理番号９３０８−０２１Ｐ）且つここで援用される米国仮出願第６１／７８７，２９９号に開示のとおり、蒸着法であってその後にスパッタリング法が続く蒸着法を含む２ステップ法を用いて堆積されうる。
第２のマスク層３２０は、フォトレジストの層であり得、図３Ｅに示されるように、ＴＣＯの層３１９の上に形成され得、また、第２のマスク層３２０において開口３２１を規定するように、標準的なリソグラフィ技術を用いてパターニングされうる。第２のマスク層３２０は、デバイス３００のｎ側コンタクト領域３２１を規定するようにパターニングされる（即ち、ｎ側コンタクト領域３２１は、マスク層３２０により露出され、該デバイスの残りはマスク層３２０により覆われる。）。デバイス３００は、それから、デバイス３００に第２のマスク層３２０のパターンを転写するようにエッチングされうる。デバイス３００のバッファ層３０７で又はその中でエッチングは中止し得、そしてｎ側コンタクト領域３２１におけるｎ型バッファ層の材料を露出する。エッチングは、ドライエッチングまたはウェットエッチングでありうる。ある実施形態において、塩素ガスプラズマを利用しうる誘導結合プラズマ（ＩＣＰ）エッチング等のドライエッチングが用いられる。塩素は、ＳｉＯ２、ＩＴＯ及びＧａＮをエッチングしうる。エッチングに続いて、図３Ｆに示されるように、第２のマスク層３２０は除去され、デバイス３００を与える。図４Ｂは、エッチングおよびパターニングされた第２のマスク層３２０の除去の後におけるデバイス３００の上面図である。デバイス３００は一定の縮尺で示される必要はないが、図４ＢのラインＢ−Ｂ’は、図３ＦのラインＢ−Ｂ’に対応する。図４Ｂに示されるように、例えば、ｎ側コンタクト領域３２１は、デバイス３００の左下隅に位置し得、ｐ型ボンド領域３１５の対角線上で反対側である。
第３のマスク層３２２は、フォトレジストの層であり得、図３Ｇに示されるように、デバイス３００の上に形成され、また、ｎ側コンタクト領域３２１の上の第１の開口３２３と、ｐ側コンタクト領域３１５の上の第２の開口３２５とを与えるように、標準的なリソグラフィ技術を用いてパターニングされうる。第３のマスク層３２２における開口３２５及び３２５は、それぞれ、ｎ側およびｐ側の金属コンタクト（金属接触）の位置を規定する。ｎ側の金属コンタクトのための開口３２３は、露出されたＴＣＯの層３１９および部分的にエッチングされたナノワイヤ３０１からｎ側の金属コンタクトを分離するため、ｎ側コンタクト領域３２１よりも小さくてもよい。金属コンタクトのスタック（stack）は、Ａｌ、Ｔｉ及びＡｕを含み得、それから、第３のマスク層３２２の上並びに開口３２３及び３２５に蒸着法により堆積されうる。金属のスタックは、１〜１０μｍ（例えば、約３．３μｍ等、２〜４μｍ）の厚さで、堆積されうる。金属コンタクトのスタックは、アルミニウムが最初で金が最後になる順番で堆積され得、金は、好適なオーミックコンタクトを形成するための熱処理を金が必要としない表面の上の膜である。堆積された金属を伴う第３のフォトレジストマスク３２２は、図３Ｈに示されるように、それから、ｎ側及びｐ側の金属コンタクト３２７及び３２９をデバイス３００上に残すように、除去されうる（デバイスのリフトオフ）。ｐ側のコンタクト３２９は、層３０９の上で３１５においてＴＣＯの層３１９と接触する。図４Ｃは、ｎ側及びｐ側の金属コンタクト３２７及び３２９の堆積、並びに、パターニングされた第３のマスク層３２２の除去（例えばリフトオフ）の後におけるデバイス３００の上面図である。デバイス３００は一定の縮尺で示される必要はないが、図４ＣのラインＣ−Ｃ’は、図３ＨのラインＣ−Ｃ’に対応する。
図３Ｉに示されるように、第４のマスク層３３０は、それから、デバイス３００の上に形成されうる。第４のマスク層３３０は、ＳＵ−８エポキシ等の感光性の材料であり得、デバイス３００を保護するのに用いられうる。第４のマスク層３３０は、平均５〜２５μｍ（例えば、約１５μｍ等、１０〜２０μｍ）の厚さを有しうる。第４のマスク層３３０は、図３Ｊに示されるように、それぞれｎ側金属およびｐ側金属コンタクト（即ち電極）３２７及び３２９にアクセスするための開口３３１及び３３３を与えるように、標準的なリソグラフィ技術を用いて処理され得、成長させられうる。図４Ｄは、第４のマスク層３３０並びに開口３３１及び３３３を描くデバイス３００の上面図である。デバイス３００は一定の縮尺で示される必要はないが、図４ＤのラインＤ−Ｄ’は、図３ＪのラインＤ−Ｄ’に対応する。
上述の処理の正味の結果は、デバイス３００であって、より少ないプロセスステップで平坦化されたボンドパッド領域と、実質的に完成されたデバイスをドライエッチングすることにより活性領域を規定する方法等の従来の製造技術によって達成されたものよりも大きい活性領域とを伴うデバイス３００である。ボンディングワイヤは、それから、対応するｎ側金属およいｐ側金属コンタクト３２７及び３２９に開口３３１及び３３３を介して付着され（attached）うる。
図５Ａ〜Ｃは、アレイ５０１上に形成され且つパターニングされた誘電性の層５０９を有するナノワイヤアレイ５０１の走査型電子顕微鏡（ＳＥＭ）写真であり、該層５０９は、アレイ５０１上に形成された低温酸化物（ＬＴＯ）でありうる。誘電性の層５０９は、図５Ａに示されるように、アレイ５０１の部分を個別の活性領域５１３に分離しうる。活性領域５１３は、図５Ｂに示されるように、実質的に誘電性の材料がなくてもよい。誘電性の層５０９は、さらに、ナノワイヤデバイスのためのコンタクトパッド（接触パッド）を形成するのに用いられうるボンド領域５１５であって、図５Ｃに示されるようにアレイ５０１から分離され、平坦化されたボンド領域５１５を提供しうる。
ナノワイヤデバイスを製造するための第２の実施形態の方法は、図６Ａ〜６Ｊ及び７Ａ〜７Ｅに概略的に描かれている。図６Ａは、図３Ａに関連して上に記載されたように、複数のナノワイヤ６０１と、バッファ層６０７と、誘電性のマスク層６０６（例えばＳｉＮ層）とを備えるナノワイヤＬＥＤデバイス６００の概略図である。ナノワイヤ６０１は、図１及び２に関連して上に記載されたように、それぞれ、第１導電型（例えばｎ型）のナノワイヤコアと、第２導電型（例えばｐ型）のシェルと、中間にある発光用活性領域とを備えうる。上述のとおり、ナノワイヤコアは、バッファ層６０７に電気的に接触し得、ナノワイヤシェルは、誘電性のマスク層６０６によりバッファ層から絶縁されうる。
図６Ｂにおいて、第１のマスク層６１２は、フォトレジストの層であり得、ナノワイヤ３０１の上に形成される。第１のマスク層６１２は、標準的なリソグラフィ技術を用いてパターニングされ得、デバイス６００の活性領域６１３におけるナノワイヤ６０１を覆い、露出された領域６２１及び６１５を規定する。デバイス６００は、第１のマスク層６１２のパターンをデバイス６００に転写するようにエッチングされうる。エッチングは、塩素ガスプラズマを利用しうるドライエッチング（例えば、誘導結合プラズマ（ＩＣＰ）エッチング）でありうる。露出されたナノワイヤ６０１は、図６Ｃに示されるように、領域６１５及び６２１におけるデバイスを“平たく（flatten）”するように除去され、このことは、同日付けで出願され（代理人整理番号９３０８−０２５Ｐ）且つここで援用される米国仮出願第＿号に記載のとおりである。これら“平たく”された領域は、後述するように、後に電気接触を形成するのに用いられうる。エッチングに続いて、図６Ｃに示されるように、第１のマスク層６１２は除去され、デバイス６００を与える。図７Ａは、エッチングおよびパターニングされた第１のマスク層６１２の除去の後におけるデバイス６００の上面図である。デバイス６００は一定の縮尺で示される必要はないが、図７ＡのラインＥ−Ｅ’は、図６ＣのラインＥ−Ｅ’に対応する。
図６Ｄにおいて、誘電性の層６０９は、デバイスの上であって、活性領域６１３におけるナノワイヤ６０１の上およびナノワイヤが除去されて“平たく”された領域６１５及び６２１の上を含むデバイスの上に形成される。誘電性の層６０９は、ＳｉＯ２層であり得、低温酸化物（ＬＴＯ）堆積によって形成されうる。ＬＴＯ堆積は、低温（例えば、４００〜５００℃又は約４５０℃を含む３００〜６００℃等、７５０℃以下）、及び、１０Ｔｏｒｒ又はそれ以下（例えば、約４５０ｍＴｏｒｒを含む１００〜５００ｍＴｏｒｒ等、１０−６Ｔｏｒｒから１Ｔｏｒｒ）のサブ大気圧での、ＳｉＨ４及びＯ２のフローを伴う化学気相成長（ＣＶＤ）により達成されうる。Ｏ２フローは、平方センチメートル毎秒（ｓｃｃｍ）においてＳｉＨ４フローを上回りうる。典型的なフローレートは、例えば、８５ｓｃｃｍのＳｉＨ４及び１２０ｓｃｃｍのＯ２でありうる。
誘電性の層６０９は、デバイス６００の上に、平均０．０１〜１０μｍ（例えば、０．４μｍ等、０．１〜１μｍ）の厚さで堆積されうる。第２のマスク層６１４は、フォトレジストの層であり得、誘電性の層６０９の上に形成される。第２のマスク層６１４は、デバイス３００の活性領域６１３に対応する第２のマスク層６１４における開口を規定するように、標準的なリソグラフィ技術を用いてパターニングされうる。デバイス３００は、それから、第２のマスク層６１４のパターンを誘電性の層６０９に転写するようにエッチングされうる。実施形態において、誘電性の層６０９は、ＳｉＯ２であり得、希釈されたフッ化水素酸（ＨＦ）のウェットエッチングを用いてエッチングされ得、デバイスの活性領域６１３から誘電性の層６０９を除去する。ウェットエッチング液のための典型的な濃度は、例えば、１パートのＨＦに対して３パートのＨ２Ｏ（1 part HF to 3 parts H2O）でありうる。ＨＦエッチングは、影響を受けない活性領域６１３におけるナノワイヤ６０１を残存させながら誘電性の層６０９の選択部分を除去しうる。
エッチングの後、図６Ｅに示されるように、第２のマスク層６１４は除去され得、デバイス６００を与える。図７Ｂは、エッチングおよびパターニングされた第２のマスク層６１４の除去の後におけるデバイス６００の上面図である。デバイス６００は一定の縮尺で示される必要はないが、図７ＢのラインＦ−Ｆ’は、図６ＥのラインＦ−Ｆ’に対応する。誘電性の層６０９は、デバイス６００の活性領域６１３から除去される。誘電性の層６０９は、図７Ｂに示されるように、活性領域６１３の境界を規定するように活性領域６１３の周辺の周りに延在しうる。誘電性の層６０９は、デバイス６００の“平たく”された部分６１５及び６２１の上に概して平らな上面を与え得、“平たく”された部分６１５及び６２１の該上面をデバイスの残りから電気的に分離しうる。（図７Ｂにおけるサークル６２２は、後述するが、ｎ側コンタクト６２９の将来的な位置を示す。）
酸洗浄は、デバイス６００に対して為され得、図６Ｆに示されるように、例えばインジウムスズ酸化物（ＩＴＯ）の層のような透明な導電性酸化物（ＴＣＯ）等の透明な導電性の層６１９は、デバイス６００の上であって、活性領域６１３におけるナノワイヤ６０１の上および“平たく”された領域６１５及び６２１における誘電性の層６０９０の上を含むデバイスの上に堆積されうる。ＴＣＯの層６１９は、ｐ型の電極ないしコンタクト層を形成するようにナノワイヤ３０１のｐ型シェルに接触しうる。アルミニウム添加酸化亜鉛（ＡＺＯ）等の他のＴＣＯ材料も用いられうる。ＴＣＯの層６１９は、蒸着法やスパッタリング等の物理的な方法、ＣＶＤ、又は、組み合わせた方法により、堆積されうる。いくつかの実施形態において、層６１９は、好ましくはｐ型ナノワイヤシェルを損傷させないスパッタリング法により堆積されうる。ＩＴＯの層６１９は、約１００Åから約１００００Åであり得、最も好適には約８０００Åでありうる。いくつかの実施形態において、ＴＣＯの層６１９は、２０１３年３月１５日に出願され（代理人整理番号９３０８−０２１Ｐ）且つここで援用される米国仮出願第６１／７８７，２９９号に開示のとおり、蒸着法であってその後にスパッタリング法が続く蒸着法を含む２ステップ法を用いて堆積されうる。
第３のマスク層６１６は、フォトレジストの層であり得、図６Ｆに示されるように、ＴＣＯの層６１９の上に形成され得、また、第３のマスク層６１６において開口６２３を規定するように、標準的なリソグラフィ技術を用いてパターニングされうる。第３のマスク層６１６における開口６２３は、デバイス６００の“平たく”された部分６２１にｎ側コンタクト領域６２３を規定する。デバイス６００は、それから、第３のマスク層６１６のパターンをデバイス６００に転写するようにエッチングされうる。デバイス６００のバッファ層６０７で又はその中でエッチングは中止し得、そしてｎ側コンタクト領域６２３におけるｎ型バッファ層の材料を露出する（例えば、“メサ”構造を形成する。）。エッチングは、ドライエッチングまたはウェットエッチングでありうる。ある実施形態において、塩素ガスプラズマを利用しうる誘導結合プラズマ（ＩＣＰ）エッチング等のドライエッチングが用いられる。塩素は、ＳｉＯ２、ＩＴＯ及びＧａＮをエッチングしうる。エッチングに続いて、図６Ｇに示されるように、第３のマスク層６１６は除去され、デバイス６００を与える。図７Ｃは、エッチングおよびパターニングされた第３のマスク層６１６の除去の後におけるデバイス６００の上面図である。デバイス６００は一定の縮尺で示される必要はないが、図７ＣのラインＧ−Ｇ’は、図６ＧのラインＧ−Ｇ’に対応する。図７Ｃに示されるように、例えば、ｎ側コンタクト領域６２３は、デバイス６００の左下隅における“平たく”された領域に位置しうる。
第４のマスク層６１８は、フォトレジストの層であり得、図６Ｈに示されるように、デバイス６００の上に形成され、また、ｎ側コンタクト領域６２１の上の第１の開口６２５と、“平たく”された領域６１５の上の第２の開口６２７とを与えるように、標準的なリソグラフィ技術を用いてパターニングされうる。第４のマスク層６１８における開口６２５及び６２７は、それぞれ、ｎ側およびｐ側の金属コンタクトの位置を規定する。ｎ側の金属コンタクトのための開口６２５は、露出されたＴＣＯの層６１９および部分的にエッチングされたナノワイヤ６０１からｎ側の金属コンタクトを分離するため、ｎ側コンタクト領域６２３よりも小さくてもよい。金属コンタクトのスタックは、Ａｌ、Ｔｉ及びＡｕを含み得、それから、第４のマスク層６１８の上並びに開口６２５及び６２７に蒸着法により堆積されうる。金属のスタックは、１〜１０μｍ（例えば、約３．３μｍ等、２〜４μｍ）の厚さで、堆積されうる。金属コンタクトのスタックは、アルミニウムが最初で金が最後になる順番で堆積され得、金は、好適なオーミックコンタクトを形成するための熱処理を金が必要としない表面の上の膜である。堆積された金属を伴う第４のマスク層６１８は、図６Ｉに示されるように、それから、ｎ側及びｐ側の金属コンタクト６２９及び６３１をデバイス６００上に残すように、除去されうる（デバイスのリフトオフ）。図７Ｃは、金属堆積およびパターニングされた第４のマスク層６１８の除去（例えばリフトオフ）の後におけるデバイス６００の上面図である。デバイス６００は一定の縮尺で示される必要はないが、図７ＤのラインＨ−Ｈ’は、図６ＩのラインＨ−Ｈ’に対応する。
図６Ｊに示されるように、第５のマスク層６２０は、それから、デバイス６００の上に形成されうる。第５のマスク層６２０は、ＳＵ−８エポキシベースのフォトレジスト等の感光性のエポキシ材料であり得、デバイス６００を保護するのに用いられうる。第５のマスク層６２０は、平均５〜２５μｍ（例えば、約１５μｍ等、１０〜２０μｍ）の厚さを有しうる。第５のマスク層６２０は、図６Ｊに示されるように、ｎ側金属およびｐ側金属電極６２９及び６３１の周りの領域から第５のマスク層６２０を除去するように、標準的なリソグラフィ技術を用いて処理され得、成長させられうる。第５のマスク層６２０は、デバイス６００の活性領域の上に残存しうる。図７Ｅは、第５のマスク層６２０並びにｎ側金属およびｐ側金属電極６２９及び６３１を描くデバイス３００の上面図である。デバイス３００は一定の縮尺で示される必要はないが、図７ＥのラインＩ−Ｉ’は、図６ＪのラインＩ−Ｉ’に対応する。ワイヤ６３３及び６３５は、図６Ｊに示されるように、ｎ側金属およびｐ側金属電極６２９及び６３１にボンディングされうる。
図８Ａ〜Ｃは、ＧａＮベースのナノワイヤアレイ８０１の走査型電子顕微鏡（ＳＥＭ）写真であり、アレイ８０１は、図６Ａ〜７Ｅに関連して上に記載された実施形態に従ってアレイ８０１上に形成され且つパターニングされた誘電性の層８０９を有し、該層８０９は、例えばＳｉＯ２等の低温酸化物（ＬＴＯ）でありうる。図８Ａは、誘電性の層８０９（例えばＬＴＯ）の堆積後におけるアレイ８０１の断面ＳＥＭ写真である。図８Ｂは、或る角度から見たときのｐ側コンタクト領域のＳＥＭ写真であって、フォトレジスト剥離を伴う金属コンタクトパッド８３１の堆積後におけるｐ側コンタクト領域のＳＥＭ写真である。図８Ｃは、金属コンタクトパッドの外側のｐ側コンタクト領域の断面ＳＥＭ写真である。図８Ｃに示されるように、ｐ側コンタクト領域は、ナノワイヤ８０１と相対的に“平たく”され、誘電性の層８０９（ＳｉＯ２等のＬＴＯ）は、下地のｎ−ＧａＮ層８０７を上のｐ側電極層８１９（ＩＴＯ）から絶縁し、また、ｐ側電極層は、ナノワイヤ８０１のｐ−ＧａＮシェルを伴う金属コンタクト８３１と接触する。
本発明はナノワイヤＬＥＤの観点で記載されたが、電界効果トランジスタ、ダイオード、及び、特に、光検出器、太陽電池、レーザー等、光吸収または光発生に関連するデバイス等の半導体デバイスに基づく他のナノワイヤが、いかなるナノワイヤ構造においても実施されうることを理解されたい。
更に、いくつかの実施形態の例は、光がナノワイヤのベースから先端への方向に抽出される頂部発光ナノワイヤＬＥＤとして記載され及び描かれたにも関わらず、実施形態は、底部発光ナノワイヤＬＥＤをも含みうると解釈されうる。一般に、底部発光ナノワイヤの構成は、発光がデバイスのバッファ層を通って後方に向かうように、発光するナノ要素の個々の頂部又はその近く即ち隣において、ミラー等の反射構造を必要する。底部発光の電極は、２０１１年６月１７日出願の米国特許出願公報第２０１１／０３０９３８２号、及び、２０１１年６月１７日出願のＰＣＴ出願第ＰＣＴ／ＵＳ１１／４０９３２にさらに記載され、これらのいずれもここで援用される。
本明細書で引用された全ての文献及び特許は、あたかも個々の文献または特許が具体的に且つ単独に援用されたかのようにここで援用され、関連して文献が引用された方法及び／又は材料を開示し記載するようにここで援用される。いずれの文献の引用も、出願日に先立つその開示を目的とするものであり、先行発明によって本発明がこのような文献に先行する権利がないとの容認と解釈されるべきではない。更に、記載された公開日は、個別に確認される必要がありうる実際の公開日と異なりうる。
前述の方法の記載は、単に説明に役立つ実例として与えられ、多様な実施形態の工程が、記載された順番で行われなければならないことを要求し又は示唆するものではない。当業者によって分かるように、前述の方法の工程の順序はいかなる順番によっても為されうる。「その後（thereafter）」「それから（then）」「次に（next）」等の用語は、必ずしも、工程の順序を制限することを意図するものではない；これらの用語は、方法の記載を通して読み手を導くために用いられうる。更に、請求項の構成要素への単数の如何なる言及も、例えば「１つの／単一の（a, an）」又は「前記／該（the）」の使用も、該構成要素が単数であると解釈されるべきものではない。
開示された側面の先行する記載は、いかなる当業者もが本発明を生産し又は使用することを可能にするために与えられたものである。これらの側面の多様な変更は、当業者には容易に自明であり得、ここで規定された包括的な原理は、本発明の趣旨を逸脱しない範囲で、他の側面に適用されうる。よって、本発明は、ここで示された側面に限られるものではないが、ここで開示された原理および新しい特徴と一致する広範な趣旨に従うべきである。

Claims (14)

  1. 複数のナノワイヤであって各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤを基台上に形成する工程と、
    絶縁材料の層を、前記絶縁材料の層の少なくとも一部が実質的に平らな上面を与えるように、前記複数のナノワイヤの少なくとも一部の上に形成する工程と、
    ナノワイヤの活性領域を規定するように前記絶縁材料の層の一部を除去する工程と、
    前記絶縁材料の層の前記実質的に平らな上面の上に電気接触を形成する工程と、
    前記絶縁材料の層の少なくとも一部および前記活性領域の前記複数のナノワイヤの上に導電材料の層を形成する工程と、を有し、
    前記電気接触は、前記導電材料の層に電気的に接続され、
    前記導電材料の層は、前記活性領域の前記ナノワイヤと接触し、前記実質的に平らな上面の上で前記絶縁材料の層と接触し、前記電気接触は、前記導電材料の上に形成される
    ことを特徴とする半導体デバイスの製造方法。
  2. 前記デバイスはナノワイヤＬＥＤを含む
    ことを特徴とする請求項１記載の半導体デバイスの製造方法。
  3. ナノワイヤの前記活性領域の周辺の境界を与えるように前記絶縁材料の一部を維持する工程をさらに有する
    ことを特徴とする請求項１記載の半導体デバイスの製造方法。
  4. 前記絶縁材料の層の一部を除去する工程は、ナノワイヤの前記活性領域を規定するように第１のマスクを介して前記絶縁材料の層をエッチングする工程を含み、
    前記製造方法は、
    第２のマスクを介してエッチングして、前記基台の一部が露出するようにナノワイヤおよび前記導電材料の層の一部を除去する工程と、
    前記デバイスの上に、前記導電材料の層の上および前記絶縁材料の層の前記平らな上面の上の第１の開口と、前記基台の前記露出された一部の上の第２の開口とを有する第３のマスクを形成する工程と、
    前記導電材料の層に電気的に接続された前記電気接触を形成するように前記第１の開口に金属材料を堆積する工程と、
    前記基台の前記露出された一部の上に第２の電気接触を形成するように前記第２の開口に金属材料を堆積する工程と、
    前記第３のマスクを除去する工程と、をさらに有する
    ことを特徴とする請求項１記載の半導体デバイスの製造方法。
  5. 複数のナノワイヤであって各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤを基台上に形成する工程と、
    絶縁材料の層を、前記絶縁材料の層の少なくとも一部が実質的に平らな上面を与えるように、前記複数のナノワイヤの少なくとも一部の上に形成する工程と、
    ナノワイヤの活性領域を規定するように前記絶縁材料の層の一部を除去する工程と、
    前記絶縁材料の層の前記実質的に平らな上面の上に電気接触を形成する工程と、
    前記絶縁材料の層の少なくとも一部および前記活性領域の前記複数のナノワイヤの上に導電材料の層を形成する工程と、
    ここで、前記電気接触は、前記導電材料の層に電気的に接続され、
    前記基台の一部が露出するようにナノワイヤおよび前記導電材料の層の一部を除去する工程と、
    前記基台の前記露出された一部の上に第２の電気接触を形成する工程と、を有する
    ことを特徴とする半導体デバイスの製造方法。
  6. 複数のナノワイヤであって各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤを基台上に形成する工程と、
    絶縁材料の層を、前記絶縁材料の層の少なくとも一部が実質的に平らな上面を与えるように、前記複数のナノワイヤの少なくとも一部の上に形成する工程と、
    ナノワイヤの活性領域を規定するように前記絶縁材料の層の一部を除去する工程と、
    前記絶縁材料の層の前記実質的に平らな上面の上に電気接触を形成する工程と、
    前記絶縁材料の層の少なくとも一部および前記活性領域の前記複数のナノワイヤの上に導電材料の層を形成する工程と、を有し、
    前記電気接触は、前記導電材料の層に電気的に接続され、
    前記デバイスはナノワイヤＬＥＤを含み、
    前記導電材料の層は、透明な導電性酸化物（ＴＣＯ）を含む
    ことを特徴とする半導体デバイスの製造方法。
  7. 前記ＴＣＯは、インジウムスズ酸化物（ＩＴＯ）を含む
    ことを特徴とする請求項６記載の半導体デバイスの製造方法。
  8. 複数のナノワイヤであって各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤを基台上に形成する工程と、
    絶縁材料の層を、前記絶縁材料の層の少なくとも一部が実質的に平らな上面を与えるように、前記複数のナノワイヤの少なくとも一部の上に形成する工程と、
    ナノワイヤの活性領域を規定するように前記絶縁材料の層の一部を除去する工程と、
    前記絶縁材料の層の少なくとも一部および前記活性領域の前記複数のナノワイヤの上に導電材料の層を形成する工程と、
    前記絶縁材料の層の前記実質的に平らな上面の上に電気接触を形成する工程と、を有し、
    前記電気接触は、前記導電材料の層に電気的に接続され、
    前記導電材料の層は、前記活性領域における前記ナノワイヤの前記第２導電型の半導体シェルと接触するｐ型の電極を備える
    ことを特徴とする半導体デバイスの製造方法。
  9. 前記活性領域を規定するように前記絶縁材料の層の一部を除去する工程の後に、該活性領域の上に誘電性の層を形成する工程を更に有する
    ことを特徴とする請求項８記載の半導体デバイスの製造方法。
  10. 前記基台上に位置するｎ型のバッファ層と接触する導電性のｎ型のコンタクトを形成する工程を更に有する
    ことを特徴とする請求項８記載の半導体デバイスの製造方法。
  11. 前記導電材料の層は、前記絶縁材料の層の前記実質的に平らな上面の少なくとも一部の上に位置し、
    前記電気接触は、前記絶縁材料の層の前記実質的に平らな上面の或る領域において前記導電材料の層の上に位置する
    ことを特徴とする請求項８記載の半導体デバイスの製造方法。
  12. 基台上の複数のナノワイヤであって、各ナノワイヤが第１導電型の半導体コアと該コアの上の第２導電型の半導体シェルとを含む複数のナノワイヤと、
    実質的に平らな上面を有し、ナノワイヤの活性領域を規定するように前記複数のナノワイヤの周囲の境界を形成する絶縁材料の層と、
    前記絶縁材料の層の前記実質的に平らな上面の少なくとも一部の上に位置し且つ前記活性領域において前記複数のナノワイヤの前記第２導電型の半導体シェルと接触するｐ型の電極を含む導電材料の層と、
    前記絶縁材料の層の前記実質的に平らな上面の或る領域において前記導電材料の層の上に位置する電気接触と、を備える
    ことを特徴とする半導体デバイス。
  13. 前記活性領域の上に位置する誘電性の層を更に備える
    ことを特徴とする請求項１２記載の半導体デバイス。
  14. 前記基台上に位置するｎ型のバッファ層と接触する導電性のｎ型のコンタクトを更に備える
    ことを特徴とする請求項１２記載の半導体デバイス。
JP2016521498A 2013-06-18 2014-06-17 ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層 Expired - Fee Related JP6219506B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361836280P 2013-06-18 2013-06-18
US61/836,280 2013-06-18
PCT/US2014/042649 WO2014204906A1 (en) 2013-06-18 2014-06-17 Insulating layer for planarization and definition of the active region of a nanowire device

Publications (3)

Publication Number Publication Date
JP2016526789A JP2016526789A (ja) 2016-09-05
JP2016526789A5 JP2016526789A5 (ja) 2017-07-27
JP6219506B2 true JP6219506B2 (ja) 2017-10-25

Family

ID=52018440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016521498A Expired - Fee Related JP6219506B2 (ja) 2013-06-18 2014-06-17 ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層

Country Status (5)

Country Link
US (2) US9224914B2 (ja)
EP (1) EP3011607A1 (ja)
JP (1) JP6219506B2 (ja)
TW (1) TW201515269A (ja)
WO (1) WO2014204906A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014066357A1 (en) * 2012-10-26 2014-05-01 Glo Ab Nanowire led structure and method for manufacturing the same
WO2014204906A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device
US9972750B2 (en) 2013-12-13 2018-05-15 Glo Ab Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
KR20160027610A (ko) * 2014-09-01 2016-03-10 삼성전자주식회사 나노구조 반도체 발광소자
KR102337405B1 (ko) * 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
WO2019139862A1 (en) * 2018-01-09 2019-07-18 University Of Louisville Research Foundation, Inc. Semiconducting materials with surrounding radial p-n diodes
JP7137066B2 (ja) * 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4058937B2 (ja) 2001-11-07 2008-03-12 松下電器産業株式会社 半導体発光装置及びその製造方法
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7132677B2 (en) 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US20070158661A1 (en) 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
KR101375435B1 (ko) 2006-03-08 2014-03-17 큐나노 에이비 Ｓｉ 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
MY149865A (en) 2006-03-10 2013-10-31 Stc Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US8426224B2 (en) * 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
CN101681813B (zh) 2007-01-12 2012-07-11 昆南诺股份有限公司 氮化物纳米线及其制造方法
KR101524319B1 (ko) 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
KR101356694B1 (ko) 2007-05-10 2014-01-29 삼성전자주식회사 실리콘 나노와이어를 이용한 발광 다이오드 및 그 제조방법
WO2010014032A1 (en) 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
KR20100051970A (ko) 2008-11-10 2010-05-19 강형석 변기용 병원균 살균조성물 및 그 제조방법
CA2802539A1 (en) * 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
US9947829B2 (en) 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR101864195B1 (ko) * 2010-11-15 2018-06-01 엘지이노텍 주식회사 발광 소자
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
US8350249B1 (en) 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101891777B1 (ko) * 2012-06-25 2018-08-24 삼성전자주식회사 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
WO2014204906A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device

Also Published As

Publication number Publication date
WO2014204906A1 (en) 2014-12-24
US9640723B2 (en) 2017-05-02
TW201515269A (zh) 2015-04-16
US9224914B2 (en) 2015-12-29
EP3011607A1 (en) 2016-04-27
US20140367638A1 (en) 2014-12-18
US20160172538A1 (en) 2016-06-16
JP2016526789A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
JP6219506B2 (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
US9231161B2 (en) Nanowire LED structure and method for manufacturing the same
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US9419183B2 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
US10079331B2 (en) High index dielectric film to increase extraction efficiency of nanowire LEDs
US20160020364A1 (en) Two step transparent conductive film deposition method and gan nanowire devices made by the method
US9196787B2 (en) Nanowire LED structure with decreased leakage and method of making same
US9972750B2 (en) Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170612

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170612

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees