KR20160027610A - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR20160027610A
KR20160027610A KR1020140115701A KR20140115701A KR20160027610A KR 20160027610 A KR20160027610 A KR 20160027610A KR 1020140115701 A KR1020140115701 A KR 1020140115701A KR 20140115701 A KR20140115701 A KR 20140115701A KR 20160027610 A KR20160027610 A KR 20160027610A
Authority
KR
South Korea
Prior art keywords
layer
nanocore
type semiconductor
conductivity type
nano
Prior art date
Application number
KR1020140115701A
Other languages
English (en)
Inventor
유건욱
심성현
이동국
노혜석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140115701A priority Critical patent/KR20160027610A/ko
Priority to US14/698,717 priority patent/US20160064607A1/en
Publication of KR20160027610A publication Critical patent/KR20160027610A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상에 배치되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막; 상기 베이스층의 노출된 영역 각각에 위치하며, 제1 도전형 반도체로 이루어지고, 측면의 결정면과 다른 결정면을 갖는 상단부를 갖는 복수의 나노 코어; 상기 나노 코어의 상단부 상에 배치되며, 상기 나노 코어의 구성원소 중 적어도 하나와 동일한 원소를 함유한 산화물로 이루어진 제1 고저항층; 상기 제1 고저항층 및 상기 나노 코어의 측면 상에 배치되는 활성층; 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 나노구조 반도체 발광소자를 제공한다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 발광구조물을 이용한 반도체 발광소자의 개발되고 있다. 이러한 나노 발광구조물을 이용한 반도체 발광소자는, 결정성 향상뿐만 아니라, 나노 발광구조물에 의해 실질적인 발광 면적이 증가되어 발광 효율이 크게 개선될 수 있다. 또한, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있으며, 드루프(droop)특성도 개선할 수 있다.
다만, 나노 발광구조물은, 상단(tip)이 다른 측면과 다른 결정면을 가지게 될 수 있으며, 이 경우에, 동일한 조건으로 활성층을 성장시키더라도 그 상단에 위치한 활성층 영역이 다른 조성을 가질 수 있다. 이로 인해 다른 영역과 상이한 파장의 광을 발광하는 문제가 있다. 또한, 그 상단에 형성되는 반도체층은 상대적으로 얇은 두께를 가지므로 누설전류가 발생될 가능성이 높다는 문제가 있다.
당 기술분야에서는 나노 발광구조물에서 야기될 수 있는 누설전류 문제를 해결하고 방출광의 파장변화 문제를 완화시킬 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상에 배치되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막; 상기 베이스층의 노출된 영역 각각에 위치하며, 제1 도전형 반도체로 이루어지고, 측면의 결정면과 다른 결정면을 갖는 상단부를 갖는 복수의 나노 코어; 상기 나노 코어의 상단부 상에 배치되며, 상기 나노 코어의 구성원소 중 적어도 하나와 동일한 원소를 함유한 산화물로 이루어진 제1 고저항층; 상기 제1 고저항층 및 상기 나노 코어의 측면 상에 배치되는 활성층; 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 나노구조 반도체 발광소자를 제공한다.
상기 제2 도전형 반도체층의 표면에 배치된 제2 고저항층을 더 포함할 수 있다.
상기 제2 고저항층은 상기 제2 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유하는 산화물로 이루어질 수 있다.
상기 제2 도전형 반도체층 상에 위치한 오믹 콘택 전극을 더 포함하며, 상기 제2 도전형 반도체층은 상단부의 적어도 일부가 상기 오믹 콘택 전극 사이로 노출될 수 있다.
상기 제2 고저항층은 상기 오믹 콘택 전극 사이로 노출되는 상기 제2 도전형 반도체층 상에 배치될 수 있다.
상기 나노 코어는 상기 복수의 개구 중 일부에만 배치되며, 상기 나노 코어가 배치되지 않은 다른 일부의 개구의 상기 베이스층 상에 배치된 제3 고저항층을 더 포함할 수 있다.
상기 제3 고저항층은 상기 제1 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유한 산화물로 이루어질 수 있다.
상기 제3 고저항층을 덮는 제2 전극을 더 포함할 수 있다.
상기 제1 고저항층은 상기 나노 코어를 이루는 제1 도전형 반도체의 에너지 밴드갭 값보다 큰 에너지 밴드갭 값을 가지는 물질을 포함할 수 있다.
본 발명의 다른 실시예는 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상에 서로 이격되도록 배치되며, 각각 제1 도전형 반도체로 이루어진 나노 코어, 상기 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 및 상기 복수의 나노 코어의 상단부 상에 배치되며, 상기 제2 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유하는 산화물로 이루어진 고저항층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.
나노 발광구조물에 의해 발생되는 누설전류 문제를 완화시킬 수 있다. 특히, 나노 발광구조물의 상단부에 위치한 영역에서 누설전류의 패스를 효과적으로 차단하여 고효율 반도체 발광소자를 제공할 수 있다. 특정 실시예에서는 절연막과 반도체층 사이에서 발생되는 누설전류 문제도 개선할 수 있다. 또한, 나노 발광구조물에서 단일한 결정면 상에 형성된 활성층 영역만이 발광에 가담할 수 있으므로, 균일한 광특성을 도모할 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시예를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 측단면도이다.
도 2a 및 도 2b는 본 발명에 채용되는 나노 코어의 예를 나타내는 개략 사시도이다.
도 3a 내지 도 3g는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 4a 내지 도 4e는 도 3g에서 얻어진 나노구조 반도체 발광소자에 적용될 수 있는 고저항 중간층 형성 공정의 예를 나타내는 주요 공정별 단면도이다.
도 5a 내지 도 5c는 도 4e에 도시된 결과물에 대한 전극 형성 공정의 예를 설명하기 위한 주요 공정별 단면도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 8은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도 9는 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 측단면도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 형성된 다수의 나노 발광구조물(15)을 포함한다.
상기 베이스층(12)은 기판(11) 상에 형성되어, 나노 발광구조물(15)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(15)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다.
상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노 코어) 성장을 위한 개구(H)를 갖는 절연막(13)이 형성될 수 있다. 상기 개구(H)를 통해서 상기 베이스층(12)이 노출되며, 그 노출된 영역에 나노 코어(15a')가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a')를 성장하기 위한 마스크로서 사용된다. 상기 절연막(13)은 반도체 공정에 사용될 수 있는 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 제1 도전형 반도체로 이루어진 나노 코어(15a')와, 상기 나노 코어(15a')의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 갖는다.
상기 나노 코어(15a')는 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(15a')는 n형 GaN일 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 오믹컨택을 이루는 콘택 전극(16)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 광을 방출하기 위해서 투명한 전극 물질로 이루어질 수 있다. 예를 들어, 상기 콘택 전극(16)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다.
상기 콘택 전극(16)은 이에 한정되지 않으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 필요에 따라, 반사성 전극구조를 채용하여 플립칩 구조로 구현될 수 있다.
상기 콘택 전극(16)은 나노 발광구조물(15)의 측면에만 형성될 수 있으며, 나노 발광구조물(15)의 상단부(T)에는 형성되지 않을 수 있다. 이때, 나노 발광구조물(15)의 측면에 배치된 콘택 전극(16)은, 제조공정 상의 오차를 감안하여 나노 발광구조물(15)의 상면과 소정간격(h4) 이격되어 배치될 수 있다.
상기 나노 발광구조물(15)의 둘레에는 절연성 보호층(17)이 충진될 수 있다. 이러한 절연성 보호층(17)은 페시베이션으로서 상기 나노 발광구조물(15)을 보호할 수 있다. 본 실시예와 같이, 콘택 전극(16)을 형성한 후에도, 복수의 나노 발광구조물(15) 사이에는 소정의 공간이 존재하므로, 상기 절연성 보호층(17)은 그 공간이 충전되도록 형성될 수 있다. 이러한 절연성 보호층(17)으로는 SiO2 또는 SiNx과 같은 절연물질이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(17)으로서, 나노 발광구조물(15) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
상기 절연성 보호층(17)은 필요에 따라 제1 페시베이션층(17a)과 제2 페시베이션층(17b)으로 분리되어 형성될 수 있다.
상기 제1 페시베이션(17a)과 제2 페시베이션층(17b)는 서로 다른 물질로 형성될 수 있으며, 서로 동일한 물질을 별개의 층으로 나누어 형성할 수도 있다.
이때, 상기 제1 페시베이션층(17a)은 상기 복수의 나노 발광구조물(15) 사이의 공간에 충진되어, 상기 나오 발광구조물(15)을 보호할 수 있다. 또한, 상기 제2 페시베이션층(17b)은 노출된 반도체 영역을 커버하여 보호할 뿐만 아니라, 상기 제1 및 제2 전극(19a, 19b)을 견고히 지지시킬 수 있다. 상기 제2 페시베이션층(17b)은 상기 제1 페시베이션층(17a)의 물질과 동일하거나 유사한 물질로 형성될 수 있다.
물론, 이러한 절연성 보호층(17)에 의한 충전에 의해 본 발명이 한정되는 것은 아니다. 예를 들어, 다른 형태에서는, 콘택 전극(16)과 관련된 전극요소가 나노 발광구조물(15) 사이의 공간 전부 또는 일부를 충전하는 형태로 구현될 수 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a, 19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
도 1에 도시된 바와 같이, 상기 나노 코어(15a')는 다른 영역의 표면과 다른 결정면을 갖는 상단부(T)를 포함한다. 상기 나노 코어(15a')의 상단부(T)는 도 1에 도시된 바와 같이, 상기 나노 코어(15)의 측면과 다른 경사진 결정면을 가질 수 있다. 예를 들어, 상기 나노 코어(15)의 상단부(T)는 육각 피라미드형상을 가질 수 있다.
상기 나노 코어(15a')의 상단부(T) 표면에는 제1 고저항 중간층(14a)이 형성될 수 있다. 상기 제1 고저항 중간층(14a)은 상기 활성층(15b)과 상기 나노 코어(15a')의 사이에 위치할 수 있다.
상기 제1 고저항 중간층(14a)은 상기 나노 코어(15a')의 상단부(T)에서 야기될 수 있는 누설전류를 차단하도록 전기적 저항이 높은 물질로 이루어질 수 있다. 상기 제1 고저항 중간층(14a)은 상기 나노 코어(15a')와 동일한 원소를 포함하는 산화물로 이루어질 수 있다. 예를 들어, 제1 고저항 중간층(14a)은 상기 나노 코어(15a')의 상단부를 산화시킨 Ga2O3 또는 Ga3O3N과 같은 물질로 이루어질 수 있다.
상기 제1 고저항 중간층(14a)은 상기 나노 코어(15a')를 산화처리하여 형성할 수 있으며, 예를 들어, O2 플라즈마(O2 Plasma) 처리, 수소이온이나 산소이온을 임플란테이션(Implantation)하거나, H2O2와 같은 에천트를 이용하여 산화시켜 형성할 수도 있다. 상기 제1 고저항 중간층(14a)은 충분한 전기적 저항을 위해서 약 100㎚ 이상의 두께(t0)를 가질 수 있다.
본 실시예에 채용된 제1 고저항 중간층(14a)은 상기 나노 코어(15a')의 상단부(T)에 한하여 배치된다. 이러한 제1 고저항 중간층(14a)의 선택적인 배치로 인해, 상기 나노 코어(15a')의 상단부(T) 표면에 위치한 활성층 영역은 실질적으로 발광에 기여하지 않을 수 있다. 즉, 상기 나노 코어(15a')의 측면에 형성된 활성층 영역을 통한 전류의 흐름(C1)은 정상적으로 보장하면서, 상기 나노 코어(15a')의 상단부(T)에 형성된 활성층 영역을 통한 전류의 흐름(C2)은 상기 제1 고저항 중간층(14a)에 의해 차단될 수 있다. 또한 나노 코어(15a')에 제1 고저항 중간층(14a)을 형성하는 대신 제2 도전형 반도체층(15c)의 상단부에 제2 고저항 중간층(14c)을 형성할 수도 있다. 이와 같이, 상기 제1 및 제2 고저항 중간층(14a, 14c)은 선택적으로 형성할 수 있다.
이와 같이, 동일한 결정면(측면)에 형성된 활성층 영역만이 실질적인 발광에 기여하므로, 그와 다른 결정면(상단부)에 위치한 활성층 영역이 다른 성분비를 갖더라도 발광 파장의 광에 미치는 영향(예, 반치폭 증가)을 최소화할 수 있으며, 결과적으로 원하는 발광파장을 정확히 설계할 수 있다.
아울러, 이러한 고저항 중간층은 나노 발광구조물(15)이 부러진 영역(W1)에도 형성될 수 있다. 일반적으로, 나노 발광구조물(15)은 높은 종횡비를 갖도록 형성되므로 제조 공정 중에 발생될 수 있는 충격에 매우 약하다. 따라서, 제조 공정 중 나노 발광구조물(15)이 부러져, 나노 코어(15a')가 노출되거나, 베이스층(12)이 노출될 수 있다. 이러한 나노 코어(15a')와 베이스층(12)은 제1 도전형 반도체층으로 이루어져 있으므로, 그 상부에 전극(특히 제2 전극)이 형성될 경우, 낮은 저항으로 인해 누설 전류가 발생할 수 있다. 본 실시예는 이러한 누설 전류를 차단하기 위해, 나노 발광구조물(15)이 부러진 영역(W1)에 제3 고저항 중간층(14b)을 형성하여 누설 전류를 근본적으로 차단하였다. 따라서, 나노 발광구조물(15)부러진 영역(W1)에 제2 전극을 형성하여도, 이로 인한 누설 전류가 차단될 수 있다.
본 실시예에 채용될 수 있는 나노 코어의 결정면에 따른 영향에 대해서, 도 2a 및 도 2b를 참조하여 보다 상세히 설명한다.
도 2a에 도시된 나노 코어(15a')는 성장방향을 따라, 제1 결정면을 갖는 측면을 제공하는 메인부(M)와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단부(T)로 구분될 수 있다.
상기 나노 코어(15a')가 질화물 단결정과 같은 육방정계 결정구조일 경우, 상기 제1 결정면은 비극성면(m면)이고, 상기 제2 결정면은 복수의 반극성면(r면)일 수 있다. 상기 나노 코어(15a')는 상단부(T)가 육각 피라미드인 로드구조로 이해할 수 있다.
상기 나노 코어(15a')의 표면에 동일한 공정을 이용하여 활성층을 성장하더라도, 각 결정면의 특성 차이로 인하여 활성층의 조성(특히, InGaN층 성장시에 인듐함량)의 차이가 발생되며, 나노 코어(15a')의 상단부(r면)에 성장된 활성층 부분에서 생성되는 광의 파장과 나노 코어(15a')의 측면(m면)에서 생성되는 광의 파장이 상이해질 수 있다. 그 결과, 발광파장의 반치폭이 증가되고, 원하는 파장의 광을 정확히 설계하는 어려움이 될 수 있다. 또한, 반극성면인 상단부에서 반도체층(활성층, 제2 도전형 반도체층)이 상대적으로 얇게 성장되므로, 누설전류가 집중되는 문제가 있을 수 있다.
이러한 문제를 해결하기 위해서, 도 1에 도시된 바와 같이, 나노 코어(15a')의 상단부에 제1 고저항 중간층(14a)을 형성하여 누설전류를 저감시킴으로써 발광효율을 향상시키고, 그 상단부에 위치한 활성층 부분이 발광에 가담하지 않게 함으로써 광의 발광파장을 정확히 설계할 수 있다. 이와 같은 고저항 중간층은 나노 코어의 상단부뿐만 아니라, 제2 도전형 반도체층(15c)의 상단부에 형성하여 누설 전류를 좀더 확실히 차단할 수 있으며(제2 고저항 중간층(14c)), 제조공정 중 나노 발광구조물(15)이 부러진 영역에 형성하여 누설 전류가 발생하는 것을 근본적으로 차단할 수도 있다(제3 고저항 중간층(14b)).
이러한 고저항 중간층은 높은 전기 저항을 가지는데, p-GaN의 표면을 3분간 O2 플라즈마 처리하여 고저항 중간층을 형성한 경우, O2 플라즈마 처리를 하지 않은 경우에 비해, 금속에 대한 접촉저항(ohm×㎠)이 6.27에서 2320으로 약 400배 증가하는 것으로 측정되었다. 이 경우, 누설 전류는 1mA에서 0.27mA로 감소하여, 기존에 비해 1/3 수준으로 감소하는 것으로 측정되었다. 아울러, 발광 파장의 산포(FWHM)가 60㎚ 에서 35㎚로 약 40%감소하는 것을 확인할 수 있었다.
상술된 제1 고저항 중간층(14a)은, 특정 영역이 다른 결정면을 갖는 나노 코어를 갖는 형태라면, 도 2a에 도시된 나노 코어 외에도 다양한 결정구조와 형상을 갖는 나노 코어에도 유익하게 적용될 수 있다. 예를 들어, 도 2b에 도시된 바와 같이, 나노 코어(15d)의 상단부가 비극성면이 아닌 형태에도 유사하게 적용될 수 있다.
도 2b에 도시된 바와 같이, 상기 나노 코어(15d)는 도 2a와 유사하게, 제1 결정면(r)을 갖는 측면을 제공하는 메인부(M)를 갖지만, 상단부(T)가 상기 제1 결정면과는 다른 결정면이지만, 완전한 반극성면은 아닌 면(c')으로 예시되어 있다.
이러한 형태에서도, 각 결정면의 특성 차이로 인하여 활성층의 조성 또는 성장되는 반도체층의 두께가 달라지고, 발광파장의 차이와 누설전류 발생의 원인이 될 수 있다. 도 1에서 설명된 제1 고저항 중간층(14a)을, 활성층을 성장하기 전에, 상기 나노 코어(15d)의 상단부(T)에 적용함으로써, 상기 나노 코어(15d)의 상단부(T)에 활성층과의 전류흐름을 억제할 수 있다. 그 결과, 누설전류 발생과 발광 파장의 차이로 인한 문제를 해결하여 고효율 나노구조 반도체 발광소자를 제공할 수 있다.
본 실시예에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도 3a 내지 도 3g는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도로서, 마스크를 몰드구조로 이용하여 나노 코어를 충진시키는 방식으로 성장시키는 공정을 나타낸다.
도 3a에 도시된 바와 같이, 상기 기판(11) 상에 제1 도전형 반도체를 성장시켜 베이스층(12)을 제공할 수 있다.
상기 베이스층(12)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 상기 베이스층(12)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 이러한 베이스층(12)을 직접 성장시키는 경우에, 상기 기판(11)은 결정성장용 기판일 수 있다.
이어, 도 3b에 도시된 바와 같이, 상기 베이스층(12) 상에 복수의 개구(H)를 가지며 식각정지층을 갖는 마스크(13)를 형성한다.
본 예에 채용된 마스크(13)는 상기 베이스층(12) 상에 형성된 제1 물질층(13a)과, 상기 제1 물질층(13a) 상에 형성되며 상기 제1 물질층(13a)의 식각률보다 큰 식각률을 갖는 제2 물질층(13b)을 포함할 수 있다.
상기 제1 물질층(13a)은 상기 식각정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(13a)은 동일한 식각조건에서 상기 제2 물질층(13b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(13a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(13b)도 절연 물질일 수 있다.
상기 제1 및 제2 물질층(13a, 13b)은 원하는 식각률 차이를 위해서 서로 다른 물질일 수 있다. 예를 들어, 상기 제1 물질층(13a)은 SiN이며, 상기 제2 물질층(13b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 이 경우에는 제1 및 제2 물질층(13a, 13b)을 공극밀도가 상이한 동일한 물질로 형성될 수 있다.
상기 제1 및 제2 물질층(13a, 13b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(13a)에 의한 식각 정지 레벨은 상기 베이스층(12) 표면으로부터 상기 마스크(13)의 전체 높이를 고려하여 설계될 수 있다. 상기 제1 및 제2 물질층(13a, 13b)을 순차적으로 베이스층(12) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(12) 영역을 노출시킬 수 있다. 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 개구(H)는 폭의 500㎚이하, 나아가 200㎚이하일 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상일 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 도 3b에 도시된 개구(H)는 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 예를 들어, 마스크(13)는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(H)를 가질 수도 있다.
다음으로, 도 3c에 도시된 바와 같이, 상기 복수의 개구(H)가 충진되도록 상기 베이스층(12)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(15a)를 형성한다. 상기 복수의 나노 코어(15a)의 높이(h2)는 개구(h)의 높이(h1)를 초과하지 않도록 하되, 후속 공정을 고려하여 개구(h)의 높이(h1)의 90% 이하가 되도록 형성할 수 있다.
상기 나노 코어(15a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 상기 베이스층(12)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(12)과 상기 나노 코어(15a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(15a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(13)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(H)의 형상에 대응되는 나노 코어(15a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(13)에 의해 상기 개구(H)에 노출된 베이스층(12) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충진하게 되고, 충진되는 질화물 단결정은 그 개구의 형상에 대응되는 형상을 가질 수 있다.
이어, 상기 마스크(13)를 그대로 둔 채로 상기 나노 코어(15a)의 상단부(T) 표면에 제1 고저항 중간층(14a)을 형성한다. 상기 제1 고저항 중간층(14a)은 상기 나노 코어(15a)의 상단부(T) 표면을 O2 플라즈마(O2 Plasma) 처리하거나, 수소이온이나 산소이온을 임플란테이션(Implantation)하거나, H2O2와 같은 에천트를 이용하여 산화시킴으로써 형성할 수 있다.
따라서, 별도의 마스크를 형성하는 공정 없이도 나노 코어(15a)의 상단부에 제1 고저항 중간층(14a)을 용이하게 형성할 수 있다.
이와 같이, 본 실시예의 제조공정은 몰드 공정과 결합하여 공정을 간소화할 수 있는 장점을 제공할 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 상기 제1 고저항 중간층(14a)을 덮도록 상기 마스크(13)의 표면을 포토레지스트(Photoresist, PR)로 코팅하고, 포토레지스트(PR)의 표면을 평탄화한다. 이러한 평탄화는 후속 공정에서 마스크(13)의 상부를 제거할 때, 균일한 상부면을 제공하기 위함이다.
다음으로, 도 3e에 도시된 바와 같이, 제1 고저항 중간층(14a)이 노출되지 않는 높이(h3)까지 마스크(13)와 포토레지스트(PR)을 건식 식각하여 제거한다. h3는 고저항 중간층(14)이 노출되지 않는 최소한의 높이가 되도록 하는 것이 바람직하다. 이러한 식각 공정은 CF4와 같은 건식식각을 통하여 수행될 수 있다.
이어, 도 3f와 같이, 상기 복수의 나노 코어(15a)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(13a)까지 상기 마스크(13)를 제거한다.
상기 마스크(13)의 제거는 화학적 식각 공정을 통하여 수행될 수 있다. 구체적으로 상기 제2 물질층(13b)은 BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 제거될 수 있다. 이러한 공정을 통해, 마스크(13)는 제거되나 나노 코어(15a)의 상에 잔류한 포토레지스트(PR)은 식각되지 않으므로, 나노 코어(15a)의 상단에 형성된 제1 고저항 중간층(14a)이 손상되지 않고 잔존할 수 있다.
본 실시예에서는, 상기 제2 물질층(13b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(13b)만을 제거하고 상기 제1 물질층(13a)을 잔류시킬 수 있다. 상기 잔류한 제1 물질층(13a)은 후속 성장공정에서는 활성층(15b) 및 제2 도전형 반도체층(15c)이 상기 베이스층(12)과 접속되는 것을 방지하는 역할을 한다.
다음으로, 제1 고저항 중간층(14a) 상에 잔류한 포토레지스트(PR)을 식각하여 제거한다. 이와 같은 공정을 거치면, 상단부에 고저항 중간층(14)이 형성된 나노 코어(15a)가 준비된다.
본 예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 상층인 제2 물질층(13b)을 제거한 후에, 나노 코어(15a)의 표면을 일정한 조건에서 열처리하여 나노 코어(15a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다.
상기 나노 코어(15a)는 개구(H)의 형상에 따라 정해지는 결정면을 갖는다. 개구의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(15a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥의 로드형상일 경우에, 나노 코어(15a)의 측면은 특정 결정면이 아닌 곡면을 가질 수도 있다. 이러한 나노 코어(15a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 적어도 800℃에서 실행하며 수분 내지 수십분 간 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면을 이용하여 나노 코어(15a)를 성장시킨 경우에, 800℃이상에서 열처리함으로써 곡면 또는 불완전한 결정면을 비극성면(m면)으로 전환시킬 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 구현될 수 있다. 이러한 원리는 고온에서의 표면에 위치한 결정의 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장의 경우에, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 이와 같이, 상기 열처리 단계는 마스크를 제거한 후 MOCVD 안에서 코어 형성 조건과 유사한 조건에서 이루어지며 나노 발광구조물의 표면 품질을 향상시킬 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 제작된 코어의 표면 비균일성(예, 결함(defect) 등)을 제거할 수 있으며 안정한 구조(예, 6각형 기둥)으로 형상 제어를 할 수 있다. 이러한 열처리 공정의 온도는 코어를 성장시키는 조건과 유사한 온도조건, 예를 들어 800∼1200℃ 사이에서 이루어질 수 있다. 이러한 재성장으로 인해, 열처리된 나노 코어(15a')의 사이즈가 다소 증가될 수 있다.
이어, 도 3g에 도시된 바와 같이, 상기 복수의 나노 코어(15a')의 표면에 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(15)은 제1 도전형 반도체가 나노 코어(15a')와, 나노 코어(15a')를 감싸는 활성층(15b) 및 제2 도전형 반도체층(15b)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 나노 코어(15a')는 그 측면과 다른 결정면을 갖는 상단부를 포함하며, 앞서 설명한 바와 같이, 상단부에 형성된 활성층과 제2 도전형 반도체층의 부분(Ⅱ)은, 측면에 형성된 활성층 및 제2 도전형 반도체층의 부분(Ⅰ)과 다른 조성 및/또는 두께를 가질 수 있다. 이로 인해 발생되는 누설전류 및 발광파장의 문제를 해결하기 위해서, 상기 제1 고저항 중간층(14a)이 상기 나노 코어(15a')의 상단부에 배치된다. 이러한 제1 고저항 중간층(14a)의 선택적인 배치로 인해, 상기 나노 코어(15a')의 측면에 형성된 활성층 영역을 통한 전류의 흐름은 정상적으로 보장하면서, 상기 나노 코어(15a')의 상단부에 형성된 활성층 영역을 통한 전류의 흐름은 상기 제1 고저항 중간층(14a)에 의해 차단될 수 있다.
이로써, 상기 나노 코어(15a')의 상단부에 집중되는 누설전류를 억제하여 효율을 향상시키는 동시에, 원하는 발광파장을 정확히 설계할 수 있다.
도 3g에 도시된 나노구조 반도체 발광소자는 다양한 구조로 고저항 중간층이 더 형성될 수 있다. 도 4a 내지 도 4e는 도 3g에서 얻어진 나노구조 반도체 발광소자에 적용될 수 있는 고저항 중간층 형성 공정의 예를 나타내는 주요 공정별 단면도이다.
우선, 도 4a에 도시된 바와 같이, 도 3g에서 얻어진 나노 발광구조물(15) 상에 콘택 전극(16)을 형성한다.
상기 콘택 전극(16)은 상기 나노 발광구조물(15)의 표면에 상기 제2 도전형 반도체층(15c)과 오믹콘택을 실현할 수 있는 적절한 물질을 포함할 수 있다. 오믹콘택을 위한 물질로는 GaN, InGaN, ZnO 또는 그래핀층으로 구성될 수 있다. Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 특정 예에서, 상기한 오믹 콘택을 위한 물질을 시드층으로 이용하여 전기도금 공정을 적용하여 콘택 전극(16)을 형성할 수 있다. 예를 들어, Ag/Ni/Cr층을 시드층으로서 형성한 후에, Cu/Ni을 전기 도금하여 원하는 콘택 전극(16)을 형성할 수 있다.
본 실시예에서 사용된 콘택 전극(16)은 반사성 금속층을 도입한 형태이며, 광을 기판 방향으로 추출되는 것으로 이해할 수 있으나, 이에 한정되지 아니하며, 상기 콘택 전극(16)은 ITO와 같은 투명 전극물질을 채용하여 광을 나노 발광구조물(15) 방향으로 추출시킬 수 있다.
W1영역은 나노 발광구조물(15)이 제조 공정 중 부러진 부분을 도시한 것이다. 나노 발광구조물(15)은 높은 종횡비를 갖도록 형성되므로 제조 공정 중에 발생될 수 있는 충격에 매우 약하다. 따라서, 제조 공정 중 나노 발광구조물(15)이 부러져, 나노 코어(15a')가 노출되거나, 베이스층(12)이 노출될 수 있다. 이러한 나노 코어(15a')와 베이스층(12)은 제1 도전형 반도체층으로 이루어져 있으므로, 그 상부에 전극이 형성될 경우, 낮은 저항으로 인해 누설 전류가 발생할 수 있다. 본 실시예는 이러한 누설 전류를 차단하기 위해, 나노 발광구조물(15)이 부러진 영역(W1)에 고저항 중간층을 형성하여 누설 전류를 근본적으로 차단하였다. 본 실시예는 제조 공정 중 나노 발광구조물(15)이 부러져, 나노 코어(15a)의 잔존물(15a'')이 노출된 경우를 예를 들어 설명한다.
다음으로, 도 4b에 도시된 바와 같이, W1영역에 노출된 나노 코어(15a)의 잔존물(15a'')에 제3 고저항 중간층(14b)을 형성한다. 상기 나노 발광구조물(15)의 표면을 산화시킬 경우, 콘택 전극(16) 이 형성된 영역은 산화되지 않으므로, W1영역에 노출된 나노 코어(15a')의 잔존물(15a'')의 표면만 선택적으로 산화막이 형성된다. 따라서, 나노 코어(15a)가 부러진 부분에만 선택적으로 제3 고저항 중간층(14b)이 형성될 수 있다. 이러한 산화 공정은, 앞서 설명한 바와 같이, O2 플라즈마 처리하거나, 수소이온이나 산소이온을 임플란테이션하거나, H2O2와 같은 에천트를 이용하여 산화시킴으로 수행될 수 있다.
다음으로 나노 발광구조물(15)를 덮도록 포토레지스트(PR)를 도포하고, 도 4c에 도시된 바와 같이, 상기 콘택 전극(16)의 상단부(A)가 노출되는 영역까지 포토레지스트(PR)를 식각한다. 이러한 식각공정은 CF4 플라즈마 처리와 같은 건식식각을 통하여 수행될 수 있다.
다음으로, 도 4d에 도시된 바와 같이, 콘택 전극(16)의 상단부(A)를 제거한다.상기 콘택 전극(16)을 ITO로 형성한 경우에는 LCE-12K와 같은 ITO-에천트를 이용하여 콘택 전극(16)을 선택적으로 제거할 수 있다. 이러한 선택적 식각 공정에 의해 나노 발광구조물(15)의 상단에 배치된 콘택 전극이 제거되어 나노 발광구조물(15)이 상단이 노출될 수 있다. 따라서, 콘택 전극(16)은 나노 발광구조물(15)의 측면에만 형성될 수 있다. 이와 같이, 콘택 전극이 제거된 영역은 제2 도전형 반도체층(15c)이 노출되므로 접촉저항이 증가하여 전류의 흐름이 제한되는 효과가 있다. 따라서, 나노 발광구조물(15)의 상단을 통하여 누설전류가 집중되는 현상을 방지할 수 있다.
이후, 노출된 제2 도전형 반도체층(15c)의 표면을 산화시켜 제2 고저항 중간층(14c)을 형성한다. 이러한 산화 공정은, 앞서 설명한 바와 같이, O2 플라즈마 처리하거나, 수소이온이나 산소이온을 임플란테이션하거나, H2O2와 같은 에천트를 이용하여 산화시킴으로 수행될 수 있다. 제2 도전형 반도체층(15c)의 노출된 표면을 제외한 영역은 포토레지스트(PR)에 의해 마스킹되어 산화되지 않으므로, 제2 도전형 반도체층(15c)의 노출된 상부만 산화되어 제2 고저항 중간층(14c)이 형성될 수 있다. 이러한 제2 고저항 중간층(14c)은 제1 고저항 중간층(14a)이 형성된 경우 생략할 수도 있다.
다음으로, 도 4e에 도시된 바와 같이, 상기 나노 발광구조물(15)의 상단을 덮도록 제1 페시베이션층(17a)을 형성한다. 상기 제1 페시베이션층(17a)은 다양한 전기적 절연물질이 사용될 수 있다. 이러한 제1 페시베이션층(17a)으로는 SiO2 또는 SiNx과 같은 절연성 보호층이 사용될 수 있다. 구체적으로, 상기 제1 페시베이션층(17a)으로서, 나노 발광구조물(140) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
도 4e에 도시된 나노구조 반도체 발광소자는 다양한 구조로 전극이 형성될 수 있다. 도 5a 내지 도 5c는 도 4e에 도시된 결과물에 대한 전극 형성 공정의 예를 설명하기 위한 주요 공정별 단면도이다.
도 5a에 도시된 바와 같이, 제1 페시베이션(17a)을 선택적으로 제거하여 베이스층(12)과 콘택 전극(16)의 일부 영역을 노출시켜 전극형성 영역을 제공한다(e1). 추가적으로 제2 전극을 형성할 영역(e2)을 추가적으로 제공할 수 있다. 제1 페시베이션층(17a)에 대한 선택적 식각공정은 건식식각 또는 습식식각을 이용할 수 있다. 예를 들어, 상기 제1 페시베이션층(17a)이 산화막 또는 그와 유사한 계열일 경우에, 건식식각은 CF계열의 플라즈마를 활용할 수 있으며, 습식식각일 경우에는, BOE와 같은 HF 함유 에천트를 사용할 수 있다.
다음으로, 도 5a에 도시된 바와 같이, 제1 전극이 형성될 영역(e1)을 정의할 수 있다. 본 공정에서, 상기 제1 전극이 형성될 영역(e1)은 베이스층(120)의 일부를 노출시킬 수 있다.
상기 노출된 영역(e1)은 제1 전극을 형성할 영역으로 제공될 수 있다. 이러한 제거공정은 포토 리소그래피 공정을 이용하여 구현될 수 있다. 본 공정에서, 원하는 노출영역(e1)에 위치한 나노 발광구조물(140)의 일부가 제거될 수 있으나, 전극이 형성될 영역에 나노 코어(140)를 성장시키지 않음으로써 본 공정에서 나노 발광구조물(140)을 함께 제거하지 않을 수도 있다.
다음으로, 도 5b와 같이, 제1 및 제2 전극의 콘택 영역(e1, e2)이 정의되도록 포토레지스트(PR)를 형성한다. 이어, 도 5c에 도시된 바와 같이, e1영역 및 e2영역에 각각 제1 전극(19a)및 제2 전극(19b)을 형성할 수 있다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(19a, 19b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(19a, 19b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, Sn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
이어, 도 1와 같이, 필요에 따라 추가적인 제2 페시베이션층(17b)을 형성할 수 있다. 상기 제2 페시베이션층(17b)은 상기 제1 페시베이션층(17a)과 함께 절연성 보호층(17)을 제공한다. 상기 제2 페시베이션층(17b)은 노출된 반도체 영역을 커버하여 보호할 뿐만 아니라, 상기 제1 및 제2 전극(19a, 19b)을 견고히 지지시킬 수 있다.
상기 제2 페시베이션층(17b)은 상기 제1 페시베이션층(17a)의 물질과 동일하거나 유사한 물질로 형성될 수 있다.
도 6 및 도 7은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 6을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자가 채용된 패키지를 이용할 수 있다.
도 6의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도 7에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 발광소자 또는 그 반도체 발광소자가 채용된 패키지가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도 8에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술한 반도체 발광소자 패키지 구조 또는 이와 유사한 구조를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 9는 본 발명의 실시예에 따른 반도체 발광소자 또는 그 반도체 발광소자가 채용된 패키지를 헤드 램프에 적용한 예를 나타낸다.
도 9를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 나노구조 반도체 발광소자
11: 기판
12: 베이스층
13: 절연막
14: 고저항 중간층
15: 나노 발광구조물
16: 콘택 전극
17: 절연성 보호층
19a: 제1 전극
19b: 제2 전극

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 배치되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막;
    상기 베이스층의 노출된 영역 각각에 위치하며, 제1 도전형 반도체로 이루어지고, 측면의 결정면과 다른 결정면을 갖는 상단부를 갖는 복수의 나노 코어;
    상기 나노 코어의 상단부 상에 배치되며, 상기 나노 코어의 구성원소 중 적어도 하나와 동일한 원소를 함유한 산화물로 이루어진 제1 고저항층;
    상기 제1 고저항층 및 상기 나노 코어의 측면 상에 배치되는 활성층; 및
    상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제2 도전형 반도체층의 표면에 배치된 제2 고저항층을 더 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제2 고저항층은 상기 제2 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유하는 산화물로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제2항에 있어서,
    상기 제2 도전형 반도체층 상에 위치한 오믹 콘택 전극을 더 포함하며,
    상기 제2 도전형 반도체층은 상단부의 적어도 일부가 상기 오믹 콘택 전극 사이로 노출되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제4항에 있어서,
    상기 제2 고저항층은 상기 오믹 콘택 전극 사이로 노출되는 상기 제2 도전형 반도체층 상에 배치된 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제1항에 있어서,
    상기 나노 코어는 상기 복수의 개구 중 일부에만 배치되며, 상기 나노 코어가 배치되지 않은 다른 일부의 개구의 상기 베이스층 상에 배치된 제3 고저항층을 더 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제6항에 있어서,
    상기 제3 고저항층은 상기 제1 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유한 산화물로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제6항에 있어서,
    상기 제3 고저항층을 덮는 제2 전극을 더 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제1항에 있어서,
    상기 제1 고저항층은 상기 나노 코어를 이루는 제1 도전형 반도체의 에너지 밴드갭 값보다 큰 에너지 밴드갭 값을 가지는 물질을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 서로 이격되도록 배치되며, 각각 제1 도전형 반도체로 이루어진 나노 코어, 상기 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 및
    상기 복수의 나노 코어의 상단부 상에 배치되며, 상기 제2 도전형 반도체층의 구성원소 중 적어도 하나와 동일한 원소를 함유하는 산화물로 이루어진 고저항층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
KR1020140115701A 2014-09-01 2014-09-01 나노구조 반도체 발광소자 KR20160027610A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140115701A KR20160027610A (ko) 2014-09-01 2014-09-01 나노구조 반도체 발광소자
US14/698,717 US20160064607A1 (en) 2014-09-01 2015-04-28 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140115701A KR20160027610A (ko) 2014-09-01 2014-09-01 나노구조 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20160027610A true KR20160027610A (ko) 2016-03-10

Family

ID=55403509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140115701A KR20160027610A (ko) 2014-09-01 2014-09-01 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US20160064607A1 (ko)
KR (1) KR20160027610A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
FR3054292B1 (fr) 2016-07-22 2019-04-05 Valeo Vision Module lumineux de vehicule terrestre
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
GB201816455D0 (en) * 2018-10-09 2018-11-28 Univ Sheffield LED Arrays

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286210B1 (ko) * 2012-03-12 2013-07-15 고려대학교 산학협력단 발광 소자 및 그 제조 방법
KR101901320B1 (ko) * 2012-05-22 2018-09-21 삼성전자주식회사 발광소자 및 그 제조방법
TWI617045B (zh) * 2012-07-06 2018-03-01 晶元光電股份有限公司 具有奈米柱之發光元件及其製造方法
TWI476953B (zh) * 2012-08-10 2015-03-11 Univ Nat Taiwan 半導體發光元件及其製作方法
JP6353845B2 (ja) * 2012-10-26 2018-07-04 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄ構造の製造方法
KR101898680B1 (ko) * 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
US9224914B2 (en) * 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
US9099573B2 (en) * 2013-10-31 2015-08-04 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
US9190563B2 (en) * 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자

Also Published As

Publication number Publication date
US20160064607A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
US9842966B2 (en) Nano-structured semiconductor light-emitting element
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9257605B2 (en) Nano-structure semiconductor light emitting device
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102227770B1 (ko) 나노구조 반도체 발광소자
US9537049B2 (en) Nanostructure semiconductor light emitting device
US9601665B2 (en) Nanostructure semiconductor light emitting device
TW201519466A (zh) 半導體發光裝置
KR20150097322A (ko) 나노구조 반도체 발광소자
KR20160027610A (ko) 나노구조 반도체 발광소자
KR20150061544A (ko) 나노구조 반도체 발광소자
KR102038384B1 (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid