KR20150061544A - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR20150061544A
KR20150061544A KR1020140035168A KR20140035168A KR20150061544A KR 20150061544 A KR20150061544 A KR 20150061544A KR 1020140035168 A KR1020140035168 A KR 1020140035168A KR 20140035168 A KR20140035168 A KR 20140035168A KR 20150061544 A KR20150061544 A KR 20150061544A
Authority
KR
South Korea
Prior art keywords
refractive index
nano
light
layer
index layer
Prior art date
Application number
KR1020140035168A
Other languages
English (en)
Other versions
KR102188496B1 (ko
Inventor
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/551,978 priority Critical patent/US9190563B2/en
Publication of KR20150061544A publication Critical patent/KR20150061544A/ko
Application granted granted Critical
Publication of KR102188496B1 publication Critical patent/KR102188496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Abstract

본 발명의 일 실시예는, 각각, 제1 도전형 반도체로 이루어진 나노코어와 상기 나노 코어의 표면에 순차적으로 위치한 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물과, 상기 복수의 나노 발광구조물의 제2 도전형 반도체층의 표면에 배치되며, 투명 전도성 물질로 이루어진 콘택 전극과, 상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 제1 굴절률을 갖는 저굴절률층과, 상기 복수의 나노 발광구조물을 덮도록 상기 저굴절률층 상에 배치되며, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층을 포함하는 나노구조 반도체 발광소자를 제공할 수 있다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 3차원 나노구조 반도체 발광소자에 관한 것이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 구조물을 이용한 반도체 발광소자의 개발되고 있다. 나노 구조물을 이용한 반도체 발광소자(이하, '나노 구조 반도체 발광소자'라 함)는, 결정성이 크게 개선될 뿐만 아니라, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광효율을 크게 향상시킬 수 있다. 이러한 향상된 광효율을 유효하게 유지하기 위해서, 나노구조 반도체 발광소자는 외부 양자효율, 즉 광추출효율을 더욱 향상시킬 필요가 있다.
당 기술분야에서는, 복수의 나노 발광구조물을 배열된 고유한 형태에 적합하게 구성된 광추출 구조가 갖추어진 3차원 나노구조 반도체 발광소자가 요구되고 있다.
본 발명의 일 실시예는, 각각, 제1 도전형 반도체로 이루어진 나노코어와 상기 나노 코어의 표면에 순차적으로 위치한 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물과, 상기 복수의 나노 발광구조물의 제2 도전형 반도체층의 표면에 배치되며, 투명 전도성 물질로 이루어진 콘택 전극과, 상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 제1 굴절률을 갖는 저굴절률층과, 상기 복수의 나노 발광구조물을 덮도록 상기 저굴절률층 상에 배치되며, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층을 포함하는 나노구조 반도체 발광소자를 제공할 수 있다.
상기 저굴절률층은 상기 나노 발광구조물의 높이보다 낮은 레벨을 가질 수 있다. 이 경우에, 상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 접촉하는 계면을 가질 수 있다.
상기 콘택 전극은 상기 저굴절률층의 상면과 상기 나노 발광구조물 중 상기 저굴절률층의 상면보다 높은 영역의 표면에 배치될 수 있다. 이 경우에, 상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 콘택 전극과 접촉하는 계면을 가질 수 있다.
특정 예에서, 상기 나노 발광구조물은 제1 결정면인 측면을 갖는 메인부와 상기 제1 결정면과 다른 제2 결정면인 표면을 갖는 상단부를 포함할 수 있다.
상기 제1 결정면은 m면이며, 상기 제2 결정면은 r면일 수 있다. 이와 달리, 상기 제1 결정면은 m면이며, 상기 제2 결정면은 c면일 수 있다.
상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 계면을 가지며, 상기 계면은 상기 나노 발광구조물의 측면 상에 위치할 수 있다.
상기 계면이 상기 나노 발광구조물의 메인부의 높이에서 50% 이상의 범위에 위치할 수 있다.
상기 콘택 전극은 상기 나노 발광구조물의 상단부가 노출되도록 상기 나노 발광구조물의 측면에 배치될 수 있다. 이 경우에, 상기 콘택 전극은 상기 저굴절률층의 레벨과 실질적으로 동일한 높이를 갖도록 형성될 수 있다.
상기 제1 굴절률은 1.5 이하이며, 상기 제2 굴절률은 1.7 이상일 수 있다.
상기 제1 굴절률은 상기 나노 발광구조물의 굴절률보다 작으며, 상기 제1 굴절률과 상기 제2 굴절률의 차이는 0.2 이상일 수 있다.
상기 저굴절률층과 상기 고굴절률층 사이에 배치되며, 제1 및 제2 굴절률 사이의 굴절률을 갖는 적어도 하나의 중간 굴절률층을 더 포함할 수 있다.
상기 고굴절률층의 상면에는 광추출용 패턴이 배치될 수 있다. 이 경우에, 상기 광추출용 패턴은 상기 고굴절률층과 일체화된 요철구조일 수 있다.
본 발명의 일 실시예는, 복수의 나노 발광구조물과, 상기 복수의 나노 발광구조물의 표면에 배치되며, 투명 전도성 물질로 이루어진 콘택 전극과, 투명한 물질로 이루어진 광투과성 보호부를 포함하는 나노구조 반도체 발광소자를 제공할 수 있다. 상기 광투과성 보호부는 상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 제1 굴절률을 갖는 저굴절률과 상기 복수의 나노 발광구조물의 상부에 배치되며, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층을 구비할 수 있다.
상기 저굴절률층은 상기 나노 발광구조물의 높이보다 낮은 레벨을 가지며, 상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 계면을 가질 수 있다.
상기 제1 굴절률은 상기 나노 발광구조물의 굴절률보다 작을 수 있다.
본 발명의 일 실시예는, 상술된 나노구조 반도체 발광소자를 구비한 발광모듈과, 상기 발광 모듈을 구동하도록 구성된 구동부와, 상기 구동부에 외부 전압을 공급하도록 구성된 외부접속부를 포함하는 조명장치를 제공할 수 있다.
서로 다른 굴절률을 갖는 층을 다른 영역에 배치함으로써 원하는 방향으로의 광추출효율을 향상시킬 수 있다. 예를 들어, 나노 발광구조물 사이에 상대적으로 낮은 굴절율을 갖는 물질을 충진하거나 비움(에어 충진)으로써 측면 방향으로 진행하는 광을 억제시켜 광추출 효율을 높일 수 있게 된다. 또한, 상부 방향으로는 상대적으로 높은 굴절률을 갖는 물질을 적용함으로써 원하는 상부 방향으로의 큰 광추출 효율을 향상시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도2는 도1에 채용가능한 나노코어의 일 예를 나타내는 개략 사시도이다.
도3은 나노 코어의 다른 예를 나타내는 개략 사시도이다.
도4a 및 도4b는 도1에 도시된 실시형태에서 광추출효율이 향상되는 원리를 설명하기 위한 나노 발광구조물의 단면도이다.
도5a 내지 도5e는 도1에 도시된 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 공정 단면도이다.
도6은 저굴절률층과 고굴절률층의 굴절률 조건에 따른 광추출효율의 변화를 나타내는 그래프이다.
도7은 저굴절률층과 고굴절률층의 계면 위치에 따른 광추출효율의 변화를 나타내는 그래프이다.
도8a 내지 도8e는 나노구조 반도체 발광소자 제조방법의 다른 예를 설명하기 위한 주요 공정별 단면도이다.
도9a 및 도9b는 개구의 형상의 다양한 예를 나타내는 마스크의 평면도이다.
도10a 및 도10b는 개구의 형상의 다양한 예를 나타내는 마스크의 측단면도이다.
도11a 및 도11b는 도8d에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다.
도12a 내지 도12d는 도10a에 도시된 마스크를 이용하여 나노 코어를 얻기 위한 과정을 설명하기 위한 공정별 단면도이다.
도13은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도14는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도15는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도16은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도17은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도18은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도19 및 도20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 반도체 발광소자 패키지의 다양한 예를 나타낸다.
도21 및 도22는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도23은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도24는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도1에 도시된 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 배치된 다수의 나노 발광구조물(15)을 포함할 수 있다. 또한, 상기 나노구조 반도체 발광소자(10)는 상기 베이스층(12)이 배치된 상면을 갖는 기판(11)을 포함할 수 있다.
상기 기판(11)의 상면에는 볼록한 패턴(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 베이스층(12)은 상기 나노 발광구조물(15)의 성장면을 제공할 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(12)은 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노 코어) 성장을 위한 개구를 갖는 절연막(13)가 형성될 수 있다. 상기 개구에 의해 노출된 상기 베이스층(12) 영역에 나노 코어(15a)가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a)를 성장하기 위한 마스크로서 사용될 수 있다. 예를 들어, 상기 절연막(13)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 제1 도전형 반도체로 이루어진 나노 코어(15a)와, 상기 나노 코어(15a)의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 가질 수 있다. 상기 나노 코어(15a)는 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(15a)는 n형 GaN일 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체일 경우, GaN/InGaN인 다중양자우물구조일 수 있다. 필요에 따라, 상기 활성층(15b)은 단일 양자우물(SQW) 구조를 가질 수도 있다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다.
도2에 도시된 바와 같이, 본 실시예에 채용된 나노 발광구조물(15)은 육각기둥 구조를 갖는 메인부(M)와 상기 메인부(M) 상에 위치한 상단부(T)를 포함할 수 있다. 상기 나노 발광구조물(15)의 메인부(M)는 동일한 결정면인 측면들을 가지며, 상기 나노 발광구조물(15)의 상단부(T)는 상기 나노 발광구조물(15)의 측면들의 결정면과 다른 결정면을 가질 수 있다. 상기 나노 발광구조물(15)의 상단부(T)는 육각 피라미드형상을 가질 수 있다.
이러한 나노 발광구조물(15)의 형상 및 각 결정면은 상기 나노 코어(15a)의 형상 및 각 결정면에 의해 결정될 수 있으며, 본 실시예에 채용가능한 나노 발광구조물(15)도 다양한 형태로 변경될 수 있다. 즉, 성장된 나노 코어 또는 후속 공정에 따라, 나노 발광구조물(15)은 다른 형태와 다른 결정면을 가질 수 있다.
예를 들어, 도3에 도시된 바와 같이, 상기 나노 발광구조물(25)은 도2와 유사하게, 제1 결정면(r)을 갖는 측면을 제공하는 메인부(M)를 갖지만, 상단부(T)가 상기 제1 결정면과 다른 결정면이지만, 완전한 반극성면이 아닌 면(c')을 가질 수 있다. 또한, 특정 예(도17 참조)에서는, 평탄화 공정 등을 이용하여 나노 발광구조물의 상면이 평탄한 면을 가질 수도 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 접속된 콘택 전극(16)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 이에 한정되지 않으나, 상기 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 광을 방출하기 위해서 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide),In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다.
상기 나노구조 반도체 발광소자(10)는 상기 나노 발광구조물(15)의 상면에 형성된 광투과성 보호층(17)을 포함할 수 있다. 이러한 광투과성 보호층(17)은 상기 나노 발광구조물(15)을 보호할 수 있는 페시베이션 역할을 할 수 있다.
본 실시예에 채용된 광투과성 보호층(17)은 나노 발광구조물(15)에 적합하게 광추출효율을 향상시키도록 제공될 수 있다. 상기 광투과성 보호층(17)은 제1 굴절률을 갖는 저굴절률층(17a)과 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층(17b)을 포함할 수 있다. 상기 저굴절률층(17a)은 상기 복수의 나노 발광구조물(15) 사이의 공간에 충전되며, 상기 고굴절률층(17b)은 상기 복수의 나노 발광구조물(15)의 상부에 위치할 수 있다.
도1에 도시된 바와 같이, 상기 고굴절률층(17b)은 상기 복수의 나노 발광구조물(15)을 덮도록 상기 저굴절률층(17a) 상에 배치될 수 있다. 이러한 광투과성 보호층(17)에 의해서 상부 방향으로 광추출효율을 크게 향상시킬 수 있다.
구체적으로 설명하면, 스넬 법칙(snell's law)에 의해, 상대적으로 낮은 굴절률을 갖는 영역으로 진행되는 빛은 전반사되는 입사각 범위가 커지므로, 진행되는 광량이 억제될 수 있다. 이와 반대로, 상대적으로 높은 굴절률을 갖는 영역으로 진행되는 빛에 비해 전반사되는 입사각 범위가 작아지므로, 진행되는 광량이 증대될 수 있다.
따라서, 단일한 굴절률층을 갖는 형태(도4a 참조)와 비교하여 볼 때에, 본 실시예(도4b 참조)에 채용된 광투과성 보호층(17)에서, 고굴절률층(17b)을 나노 발광구조물(15) 상부에 배치하여 상부로 진행되는 광량을 증가시키고, 반면에 저굴절률층(17a)을 나노 발광구조물(15) 사이의 공간에 배치하여 나노 발광구조물(15)의 측방향으로 진행되는 광을 감소시킬 수 있다. 이와 같이, 나노 발광구조물(15)의 측방향으로의 광 진행을 억제하고 상부 방향으로 광을 효과적으로 추출시킴으로써, 원하는 상부방향에서의 유효 발광효율을 크게 향상시킬 수 있다.
도4a에서 단일한 굴절률층을 저굴절률층(17a)으로 예시하여 대비하였으나, 고굴절률층(17b)으로 변경하는 경우에도 마찬가지이다. 즉, 도4a에서 단일 굴절률층으로 고굴절률층(17b)을 도입하는 경우에도, 나노 발광구조물(15)의 측방향으로 진행되는 광이 많아지므로, 도4b의 구조에 비해서 나노 발광구조물(15)의 상부방향으로 진행되는 광이 감소될 수 밖에 없다.
앞서 설명한 바와 같이, 상기 나노 발광구조물(15)은 GaN(굴절률: 약 2.4)을 포함할 수 있다. 이 경우에, 상부에 배치되는 고굴절률층(17b)의 제2 굴절률(약 1.7∼ 약 3의 범위)은 나노 발광구조물(15)의 굴절률과 유사한 범위를 갖는 물질로 형성하고, 그 측면에 배치되는 저굴절률층(17a)은 상기 제2 굴절률보다 낮은 제1 굴절률(약 1.5 이하)을 갖는 물질로 형성할 수 있다. 달리 표현하면, 상기 제1 굴절률은 상기 나노 발광구조물의 굴절률보다 작고, 상기 제1 굴절률과 상기 제2 굴절률의 차이는 0.2 이상일 수 있다. 특정예에서, 저굴절률층(17a)은 다른 물질층이 충전되지 않은 에어(air)일 수 있다.
이와 같이, 나노 발광구조물(15)의 굴절률을 고려하여, 저굴절률층(17a)과 고굴절률층(17b)의 굴절률도 설계하고, 적절한 물질을 선택하여 원하는 광투과성 흡수층을 형성할 수 있다. 저굴절률층(17a)과 고굴절률층(17b)의 굴절률 조건에 대해서는, 도8 및 도9에서 보다 상세히 설명하기로 한다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
도5a 내지 도5e는 도1에 도시된 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 공정 단면도이다.
도5a에 도시된 바와 같이, 제1 도전형 반도체로 이루어진 베이스층(12) 상에 복수의 나노 코어(15a)를 형성할 수 있다.
상기 기판(11)은 요부(R)가 형성된 상면을 가질 수 있다. 상기 베이스층(12)은 상기 기판(11) 상면에 형성될 수 있다. 상기 베이스층(12) 상에는 개구부를 갖는 절연막(13)이 형성된다. 상기 절연막(13)을 마스크로 이용하여 상기 베이스층(12)의 노출된 영역에 원하는 나노 코어(15a)를 성장시킬 수 있다.
본 실시예에서는 선택적인 성장을 이용하여 형성된 나노 코어(15)를 설명하였으나, 이와 달리 원하는 나노 코어에 대응되는 개구영역을 갖는 몰드를 이용하여 나노코어를 성장하고 몰드를 제거하는 방법으로 원하는 나노 코어를 얻을 수 있다.
도5b에 도시된 바와 같이, 상기 복수의 나노 코어(15a)의 표면에 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 형성할 수 있다.
이러한 공정을 통해서, 원하는 복수의 나노 발광구조물(15)을 형성할 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체일 경우, GaN/InGaN인 다중양자우물구조일 수 있다. 필요에 따라, 상기 활성층(15b)은 단일 양자우물(SQW) 구조를 가질 수도 있다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(15c)은 AlGaN 전자차단층과 GaN 콘택층을 포함할 수 있다.
다음으로, 도5c에 도시된 바와 같이, 상기 나노 발광구조물(15)에 콘택 전극(16)을 형성할 수 있다.
상기 콘택 전극(16)은 상기 제2 도전형 반도체층(15c)의 표면에 형성될 수 있다. 이에 한정되지 않으나, 본 실시예에서 채용되는 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 상기 콘택 전극(16)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide),In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다. 상기 나노 발광구조물(15) 사이에는 공간(S)이 존재할 수 있다.
이어, 도5d에 도시된 바와 같이, 상기 나노 발광구조물(15) 사이의 공간(S)이 충전되도록 저굴절률층(17a)을 형성할 수 있다.
상기 저굴절률층(17a)은 SiO2(1.46)과 같은 낮은 굴절률을 갖는 물질이 사용될 수 있다. 상기 저굴절률층(17a)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정에 의해 형성될 수 있다. 이와 달리, 상기 나노 발광구조물(15) 사이의 공간에 용이하게 충전될 수 있는 물질과 다른 공정을 이용할 수 있다. 예를 들어, 상기 저굴절률층(17a)은 TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric) 물질을 사용할 수 있다. 이 경우에, 각 물질의 유동성을 이용하므로, 스핀 코팅 또는 리플로우 공정으로 충전공정을 용이하게 수행할 수 있다.
한편, 상기 저굴절률층(17a)으로 상대적으로 낮은 굴절률(1.4∼1.7)을 갖고 작업성이 우수한 광투과성 수지도 사용될 수 있다. 예를 들어, 상기 광투과성 수지로는 에폭시 수지, 실리콘 수지, 폴리에틸렌 및 폴리카보네이트로부터 선택된 적어도 하나의 수지가 사용될 수 있다. 상기 저굴절률층(17a)은 보다 낮은 굴절률을 구현하기 위해서 다공성 구조를 채용할 수 있다. 예를 들어, 다공성 실리콘을 사용할 경우에는 약 1.2 수준의 굴절률을 구현할 수 있다.
상기 저굴절률층(17a)은 상기 나노 발광구조물의 높이보다 낮은 레벨(L1)을 갖도록 형성될 수 있다. 이로써, 상기 나노 발광구조물(15) 상부에 고굴절률층(도9의 17b)이 위치할 수 있는 공간을 제공할 수 있다. 상기 저굴절률층(17a)의 레벨(L1)은 상기 나노 발광구조물(15)의 메인부로 정의되는 높이(H)의 50% 이상이 되는 지점에 위치할 수 있다. .
이어, 도5e에 도시된 바와 같이, 저굴절률층(17a) 상에 고굴절률층(17b)을 형성할 수 있다.
상기 고굴절률층(17b)은 상기 나노 발광구조물(15)을 덮도록 형성될 수 있다. 즉, 상기 고굴절률층(17b)의 레벨(L2)을 상기 나노 발광구조물(15)의 전체 높이보다 높게 형성할 수 있다. 본 실시예에서, 상기 고굴절률층(17b)은 상기 저굴절률층(17a)과 직접 접촉하여 계면을 가질 수 있다. 또한, 상기 고굴절률층(17b)의 일부는 상기 나노 발광구조물(15) 사이의 공간을 충전하도록 형성될 수 있다. 이로써, 상기 나노 발광구조물(15)의 메인부의 일부 영역에 위치할 수 있다. 이러한 고굴절률층(17b)의 배치를 통해서 상기 나노 발광구조물(15)로부터 상기 고굴절률층(17b)을 통해서 상부로 더 많은 광을 추출시킬 수 있다. 도9에 도시된 바와 같이, 상기 고굴절률층(17b) 중 상기 나노 발광구조물(15)의 메인부에 위치한 부분의 두께(t)를 갖도록 형성할 수 있다. 이러한 두께(t)는 상기 나노 발광구조물(15)의 메인부로 정의되는 높이(H)의 50% 이하일 수 있다. .
상기 고굴절률층(17b)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정에 의해 형성될 수 있다. 상기 고굴절률층(17b)은 상기 저굴절률층(17a)보다 큰 굴절률을 갖는다. 상기 고굴절률층(17b)의 굴절률은 상기 저굴절률층(17a)의 굴절률에 따라 결정되나, 상기 저굴절률층(17a)의 굴절률층이 약 1.5 이하인 경우에, 상기 고굴절률층(17b)의 굴절률은 약 1.7 이상일 수 있다.
상부 방향으로 광추출효율을 향상시키기 위해서, 상기 고굴절률층(17b)은 상기 나노 발광구조물(15)의 굴절률과 유사하거나 그보다도 높은 굴절률을 가질 수 있다. 예를 들어, 나노 발광구조물(15)이 GaN(약 2.4)인 경우에, 1.9 이상, 바람직하게는 2.0 이상일 수 있다.
예를 들어, 상기 고굴절률층(17b)은 TiO2(2.8), SiC(2.69), ZnO(2.1), ZrO2(2.23), ZnS(2.66), SiN(2.05), HfO2(1.95) 및 다이아몬드(2.44) 중 적어도 하나일 수 있다(괄호안은 굴절률(@450㎚)).
도6은 저굴절률층과 고굴절률층의 굴절률 조건에 따른 광추출효율의 변화를 나타내는 그래프이다.
x축은 고굴절률층의 굴절률인 제2 굴절률이며, y축은 광추출효율을 나타낸다. 기준값(Ref)은 광투과성 보호층을 적용하지 않았을 때에 광추출효율을 나타낸다.
저굴절률층의 굴절률인 제1 굴절률이 1(Air), 1.5, 2, 2.5일 때에, 제2 굴절률을 변화시키면서 나노 발광구조물의 상부 방향에서의 광추출효율을 측정하였다. 저굴절률층에 해당하는 제1 굴절률(n1)이 제2 굴절률(n2)보다 높을 때는, 대체로 광추출효율이 기준값 이하로 나타났다. 제1 및 제2 굴절률이 동일한 경우에는 동일한 굴절률 값이 나노 발광구조물의 굴절률(2.4)보다 높을 때(2.5)에 한하여 광추출효율이 다소 증가하는 것으로 나타났다.
반면에, 본 발명의 조건에 따라, 제2 굴절률이 제1 굴절률보다 클 때에는 광추출효율이 높은 굴절률의 단일층(n2/n1=2.5/2.5)을 채용한 형태보다 크게 개선된 것을 확인할 수 있다. 예를 들어, 굴절률 조건(n2/n1)이, 2.5/2.0, 2.4/1, 2.0/1.5, 2.5/1.5, 3.0/1.5일 때에, 5∼7% 정도 광추출효율이 개선된 것으로 나타났다. 특히, 저굴절률층(제1 굴절률)이 2.0일 때보다 1.5 이하일 때에, 광추출효율의 개선효과가 크다는 것을 확인할 수 있었다.
도5d 및 도5e에서 설명된 바와 같이, 나노 발광구조물의 상단부를 덮는 고굴절률층은 상기 나노 발광구조물의 메인부까지 연장되어 그 측면을 덮을 수 있다. 이와 같이, 고굴절률층이 메인부까지 연장된 부분을 통해서 상부로 더 많은 광을 추출시킬 수 있다.
도7은 저굴절률층과 고굴절률층의 계면 위치에 따른 광추출효율의 변화를 나타내는 그래프이다. 나노 발광구조물의 메인부 높이(H)에 대한 고굴절률층의 메인부를 덮는 부분의 두께(t)의 비율로 도포율(%)을 정의할 때에, 약 50%까지 증가시킬 때에 기준값(REF)보다 증가된 것을 알 수 있다. 여기서, 기준값(REF)은 고굴절률층을 채용하되, 나노 발광구조물의 상단부만에만 위치하고, 메인부까지 연장되지 않을 때에 얻어진 광추출효율을 말한다.
이와 같이, 상기 고굴절률층을 적정한 수준으로 상기 나노 발광구조물의 메인부까지 연장시킴으로써 광추출효율을 크게 개선시킬 수 있다.
본 실시형태에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도8a 내지 도8e는 나노구조 반도체 발광소자의 제조방법의 일 예로서, 마스크를 몰드구조로 이용하여 나노 코어를 충전시키는 방식으로 성장시키는 공정을 나타낸다. 본 공정은 도5a 및 도5b에 도시된 나노 발광구조물을 형성하는 공정을 대체하는 공정으로 이해될 수 있다.
도8a에 도시된 바와 같이, 상기 기판(31) 상에 제1 도전형 반도체를 성장시켜 베이스층(32)을 제공할 수 있다.
상기 베이스층(32)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 상기 베이스층(32)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있다. 이러한 베이스층(32)은 직접 성장하는 경우에, 상기 기판(31)은 결정성장용 기판일 수 있다. 상기 베이스층(32) 성장 전에 상기 기판(31) 상에 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함해 다층막 구조가 추가로 형성될 수 있다. 상기 다층막 구조에는 상기 베이스층(32)으로부터 상기 버퍼층쪽으로의 전류 누설을 막고, 상기 베이스층(32)의 결정 품질 향상을 위한 언도핑 GaN층 및 AlGaN층 또는 이들 층의 조합으로 구성된 중간층들이 포함된다.
이어, 도8b에 도시된 바와 같이, 상기 베이스층(32) 상에 복수의 개구(H)를 가지며 식각정지층을 포함하는 마스크(33)를 형성한다.
본 예에 채용된 마스크(33)는 상기 베이스층(32) 상에 형성된 제1 물질층(33a)과, 상기 제1 물질층(33a) 상에 형성되며 상기 제1 물질층(33a)의 식각률보다 큰 식각률을 갖는 제2 물질층(33b)을 포함할 수 있다.
상기 제1 물질층(33a)은 상기 식각 정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(33a)은 상기 제2 물질층의 식각조건에서 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(33a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(33b)도 절연 물질일 수 있다.
상기 제1 및 제2 물질층(33a,33b)은 원하는 식각률 차이를 얻기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 상기 제1 물질층(33a)은 SiN계 물질이며, 상기 제2 물질층(33b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 상기 제2 물질층(33b)을 또는 제1 및 제2 물질층(33a,33b) 모두를 다공성 구조의 물질로 채용하여 그 공극률의 차이를 조절하여 제1 및 제2 물질층(33a,33b)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 물질층(33a,33b)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 물질층(33a)은 제1 공극률을 갖는 SiO2이며, 제2 물질층(33b)은 제1 물질층(33a)과 동일한 SiO2로 이루어지되 상기 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 상기 제2 물질층(33a)이 식각되는 조건에서 상기 제1 물질층(33a)은 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 가질 수 있다.
상기 제1 및 제2 물질층(33a,33b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(33a)에 의한 식각 정지 레벨은 상기 베이스층(32) 표면으로부터 상기 마스크(33)의 전체 높이를 고려하여 설계될 수 있다. 상기 제1 및 제2 물질층(33a,33b)을 순차적으로 베이스층(32) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(32) 영역을 노출시킬 수 있다. 상기 개구(H)의 형성은 상기 마스크층(33) 상부에 포토레지스트를 형성하고, 이를 이용한 리소그래피 및 습식/건식 에칭 공정으로 수행될 수 있다. 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 베이스층(32)의 표면을 노출하는 개구(H)는 폭(직경)의 600㎚이하, 나아가 50∼500㎚이하일 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상일 수 있다.
식각 조건에 따라 달라질 수 있으나, 일반적으로 상기 제1 및 제2 물질층(33a,33b)에서의 상기 개구(H)는 베이스층(32) 방향으로 갈수록 작아지는 폭을 가질 수 있다.
일반적으로, 딥 에칭 공정은 건식식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 이러한 건식 식각은 습식 식각과 비교하여 미세구조를 기하학적 제한 없이 정밀한 가공을 진행할 수 있다. 상기 마스크(33)의 산화막 에칭에는 CF 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 에천트가 이용될 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 도8b에 도시된 마스크(33)는 도9a에 도시된 바와 같이, 단면이 원형인 개구(H)의 어레이를 가질 수 있으나, 필요에 따라 다른 형상 및 다른 배열을 가질 수 있다. 예를 들어, 도9b에 도시된 마스크(33')와 같이, 단면이 정육각형인 개구의 어레이를 가질 수 있다.
도8b에 도시된 개구(H)는 직경(또는 폭)이 일정한 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 이러한 예로서, 도10a 및 도10b에 다른 형상의 개구를 갖는 마스크가 도시되어 있다. 도10a의 경우에, 제1 및 제2 물질층(43a,43b)로 이루어진 마스크(43)는 상부로 갈수록 단면적이 증가하는 형상의 기둥구조의 개구(H)를 가지며, 도10b의 경우에는, 제1 및 제2 물질층(43a',43b')으로 이루어진 마스크(43')는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(H)를 가질 수 있다.
다음으로, 도8c에 도시된 바와 같이, 상기 복수의 개구(H)가 충전되도록 상기 베이스층(32)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(35a)를 형성하고, 이어 상기 나노 코어(35a)의 상단부(T)에 전류차단 중간층(34)을 형성한다.
상기 나노 코어(35a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 상기 베이스층(32)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(32)과 상기 나노 코어(35a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(35a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(33)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(H)의 형상에 대응되는 나노 코어(35a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(33)에 의해 상기 개구(H)에 노출된 베이스층(32) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충전하게 되고, 충전되는 질화물 단결정은 그 개구(H)의 형상에 대응되는 형상을 가질 수 있다.
상기 마스크(33)를 그대로 둔 채로 상기 나노 코어(35a)의 상단부(T) 표면에 전류차단 중간층(34)을 형성한다. 따라서, 별도의 마스크를 형성하는 공정 없이도 원하는 상단부에 전류차단 중간층(34)을 용이하게 형성할 수 있다.
상기 전류차단 중간층(34)은 고의적으로 도프되지 않거나 상기 나노 코어(35a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(35a)가 n형 GaN일 경우에, 상기 전류차단 중간층(34)은 언도프 GaN 또는 Mg와 같은 p형 불순물이 도프된 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(35a)와 전류차단 중간층(34)을 연속적으로 형성할 수 있다. 이와 같이, 전류차단 중간층(34)의 형성 공정과 몰드 공정을 결합하여 전체 공정을 더욱 간소화할 수 있다.
이어, 도8d에 도시된 바와 같이, 상기 복수의 나노 코어(35a)의 측면이 부분적으로 노출되도록 상기 식각정지층인 제1 물질층(33a)까지 상기 마스크(33)를 제거한다.
본 실시예에서는, 상기 제2 물질층(33b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(33b)만을 제거하고 상기 제1 물질층(33a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(33a)은 후속 성장공정에서는 활성층(35b) 및 제2 도전형 반도체층(35c)이 상기 베이스층(32)과 접속되는 것을 방지할 수 있다.
본 예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
먼저, 상기 전류차단 중간층(34)을 형성하기 전인 나노 코어(35a)의 성장 중간에 나노 코어의 결정 품질을 향상시키기 위해서, 나노 코어(35a)의 안정화 공정(열처리공정)을 추가로 실시할 수 있다. 즉, 원하는 나노 코어(35a)의 성장 중간지점(베이스 층으로 약 0.2 ~ 1.8㎛ 높이)으로 성장될 때에, GaN의 III족 원소 공급원인 TMGa 소스 공급을 중단하고, NH3 분위기에서 약 5 초 ∼ 약 5분 동안을 성장 중 기판의 온도와 유사한 온도(약 1000 ~ 1200℃)에서 열처리를 실시할 수 있다.
또한, 상기 나노 코어(35a)의 성장을 완료하고, 상기 마스크의 상층(33b)을 제거한 후에, 나노 코어(35a)의 표면을 일정한 조건에서 열처리하여 나노 코어(35a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다. 이러한 공정은 도11a 및 도11b를 참조하여 설명할 수 있다.
도11a 및 도11b는 도8d의 공정에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다.
도11a는 도8d에서 얻어진 나노 코어(35a)로 이해할 수 있다. 상기 나노 코어(35a)는 개구의 형상에 따라 정해지는 결정면을 갖는다. 개구의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(35a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥인 로드형상일 경우에, 도11a에 도시된 바와 같이, 나노 코어(35a)의 측면은 특정한 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(35a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 도11b에 도시된 바와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 600℃이상, 특정 예에서는 800∼1200℃에서 수초 내지 수십분(1초∼60분) 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
본 열처리 공정은 기판 온도가 600℃보다 낮으면 나노 코어의 결정 성장 및 재배열이 어려워 열처리 효과를 기대하기 힘들며, 1200℃보다 높으면 GaN 결정면으로부터 질소(N)가 증발하여 결정 품질이 저하될 수 있다. 또한, 1초보다 짧은 시간에서는 충분한 열처리 효과를 기대하기 어려우며, 수십분, 예를 들어 60분보다 긴 시간 동안의 열처리는 제조 공정의 효율을 저하시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면(실리콘기판일 경우에 (111)면)상에 성장시킨 경우에, 도6a에 도시된 원기둥 형상인 나노 코어(35a)를 상술된 적정한 온도 범위에서 열처리함으로써 불안정한 결정면인 곡면(측면)은 안정적인 결정면인 비극성면(m면)을 갖는 육각형 결정 기둥(도11b의 35a')으로 전환될 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 실현될 수 있다.
이러한 원리는 명확히 설명되기 어려우나, 고온에서 표면에 위치한 결정이 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장 관점에서 설명하면, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 예를 들어, 도11a에 도시된 바와 같이, MOCVD 챔버의 경우에, TMGa과 NH3가 잔류하고, 이러한 잔류 분위기에서 열처리함으로써 나노 코어의 표면에 소스가스가 반응하여 안정적인 결정면을 갖도록 부분적인 재성장이 이루어질 수 있다. 이러한 재성장으로 인하여, 열처리된 나노 코어(35a')의 폭이 열처리 전의 나노 코어(35a)의 폭보다 다소 커질 수 있다(도11a 및 도11b 참조).
이와 같이, 추가적인 열처리 공정을 도입함으로써, 나노 코어의 결정성을 향상시키는데 기여할 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 나노 코어의 표면에 존재하는 비균일성(예, 결함(defect) 등)을 제거할 뿐만 아니라 내부 결정의 재배열을 통해서 결정의 안정성을 크게 향상시킬 수 있다. 이러한 열처리 공정은 마스크를 제거한 후 챔버 안에서 나노 코어의 성장공정과 유사한 조건으로 실행될 수 있다. 예를 들어, 열처리 온도(예, 기판 온도)는 800∼1200℃ 사이에서 수행될 수 있으나, 600℃ 이상의 열처리공정에서도 유사한 효과를 기대할 수 있다.
이어, 도8e에 도시된 바와 같이, 상기 복수의 나노 코어(35a')의 표면에 활성층(35b) 및 제2 도전형 반도체층(35c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(35)은 제1 도전형 반도체가 나노 코어(35a')와, 나노 코어(35a')를 감싸는 활성층(35b) 및 제2 도전형 반도체층(35b)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 나노 코어(35a')는 그 측면과 다른 결정면을 갖는 상단부를 포함하며, 앞서 설명한 바와 같이, 상단부에 형성된 활성층과 제2 도전형 반도체층의 부분(Ⅱ)은, 측면에 형성된 활성층 및 제2 도전형 반도체층의 부분(Ⅰ)과 다른 조성 및/또는 두께를 가질 수 있다. 이로 인해 발생되는 누설전류 및 발광파장의 문제를 해결하기 위해서, 상기 전류차단 중간층(34)이 상기 나노 코어(35a')의 상단부에 배치된다. 이러한 전류차단 중간층(34)의 선택적인 배치로 인해, 상기 나노 코어(35a')의 측면에 형성된 활성층 영역을 통한 전류의 흐름은 정상적으로 보장하면서, 상기 나노 코어(35a')의 상단부에 형성된 활성층 영역을 통한 전류의 흐름은 상기 전류차단 중간층(34)에 의해 차단될 수 있다.
이로써, 상기 나노 코어(35a')의 상단부에 집중되는 누설전류를 억제하여 효율을 향상시키는 동시에, 원하는 발광파장을 정확히 설계할 수 있다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
예를 들어, 베이스층으로부터 순차적으로 형성된 제1 내지 제3 물질층을 갖는 마스크의 경우에는, 상기 제2 물질층은 식각 정지층으로서, 상기 제1 및 제3 물질층과 다른 물질로 이루어진다. 필요에 따라, 상기 제1 및 제3 물질층은 동일한 물질로 이루어질 수 있다.
상기 제3 물질층의 식각조건에서 적어도 상기 제2 물질층은 제3 물질층의 식각률보다 낮은 식각률을 가지므로, 식각정지층으로 작용할 수 있다. 적어도 상기 제1 물질층은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 또는 제3 물질층도 절연 물질일 수 있다.
도12a 내지 도12d는 도10a에 도시된 마스크(43)를 이용하여 나노 발광구조물을 형성하는 공정을 설명하는 주요공정별 단면도이다.
도12a에 도시된 바와 같이, 마스크(43)를 이용하여 베이스층(42) 상에 나노 코어(45a)를 성장시킬 수 있다. 상기 베이스층(42)은 기판(41) 상에 형성될 수 있다. 상기 마스크(43)는 아래로 갈수록 좁아지는 폭의 개구를 갖는다. 상기 나노 코어(45a)는 상기 개구의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(45a)의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(45a)의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이러한 열처리 공정은 앞서 설명된 온도 조건에서 수행될 수 있다. 예를 들어, 공정 편의를 위해서 나노 코어(45a)의 성장온도와 동일하거나 유사한 온도 조건에서 수행될 수 있다. 또한, NH3 분위기에서 상기 나노 코어(45a)의 성장 압력과 온도와 동일하거나 유사한 수준의 압력/온도를 유지하면서 TMGa와 같은 금속 소스를 중단하는 방식으로 수행될 수 있다. 이러한 열처리공정은 수 초 내지 수십 분(예, 5초∼30분)동안에 지속될 수 있으나, 약 10초 ∼ 약 60초의 지속시간으로도 충분한 효과를 얻을 수 있다.
이와 같이, 나노 코어(45a)의 성장과정에서 도입되는 열처리공정은 나노 코어(45a)를 빠른 속도로 성장될 때에 야기되는 결정성의 퇴보를 방지할 수 있으므로, 빠른 결정 성장과 함께 우수한 결정품질을 함께 도모할 수 있다.
이러한 안정화를 위한 열처리 공정 구간의 시간과 횟수는 최종 나노 코어의 높이와 직경에 따라 다양하게 변경될 수 있다. 예를 들어, 개구의 폭이 300∼400㎚이고, 개구의 높이(마스크 두께)가 약 2.0㎛인 경우에, 중간지점인 약 1.0㎛에서 약 10 초 ∼ 약 60 초의 안정화 시간을 삽입하여 원하는 고품질의 코어를 성장시킬 수 있다. 물론, 이러한 안정화 공정은 코어 성장 조건에 따라 생략할 수도 있다.
이어, 도12b에 도시된 바와 같이, 상기 나노 코어(45a)의 상단에 전류차단 중간층(44)을 형성할 수 있다.
상기 나노 코어(45a)를 원하는 높이로 형성한 후에, 상기 마스크(43)를 그대로 둔 채로 상기 나노 코어(45a)의 상단 표면에 전류차단 중간층(44)을 형성할 수 있다. 이와 같이, 마스크(43)를 그대로 이용함으로써 별도의 마스크를 형성하는 공정 없이, 나노 코어(45a)의 원하는 영역(상단의 표면)에 전류차단 중간층(44)을 용이하게 형성할 수 있다.
상기 전류차단 중간층(44)은 고의적으로 도프되지 않거나 상기 나노 코어(45a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(45a)가 n형 GaN일 경우에, 상기 전류차단 중간층(44)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(45a)와 전류차단 중간층(44)을 연속적으로 형성할 수 있다. 예를 들어, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우 약 200㎚ ∼ 약 300㎚의 두께를 가지는 전류차단 중간층(44)을 형성할 수 있으며, 이러한 전류차단 중간층(44)은 수 ㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류차단 중간층(44)의 도입공정이 간소화하게 구현될 수 있다.
이어, 도12c에 도시된 바와 같이, 상기 복수의 나노 코어(45a)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(43a)까지 상기 마스크(43)를 제거한다.
본 실시예에서는, 상기 제2 물질층(43b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(43b)만을 제거하고 상기 제1 물질층(43a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(43a)은 후속 성장공정에서는 활성층 및 제2 도전형 반도체층이 상기 베이스층(42)과 접속되는 것을 방지할 수 있다.
본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 제2 물질층(43b)을 제거한 후에, 나노 코어(45a)의 표면을 일정한 조건에서 열처리하여 나노 코어(45a)의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다(도11a 및 도11b 참조). 특히, 본 실시예와 같이, 나노 코어(45a)가 경사진 측벽을 갖는 개구에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 도12d에 도시된 바와 같이, 열처리 공정 후의 나노 코어(45a')는 결정의 재배열과 함께 재성장이 일어나서 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(45a)의 상단도 불완전한 육각 피리미드 형상을 가질 수 있으나, 열처리 공정 후의 나노 코어(45a')는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크 제거 후에 불균일한 폭을 갖던 나노 코어는 열처리 공정을 통해서 균일한 폭을 갖는 육각 피라미드 기둥 구조로 재성장(및 재배열)될 수 있다.
앞서 설명한 바와 같이, 본 공정에 의해 얻어진 나노 발광구조물은 도5c 내지 도5e에 광투과성 보호층 형성공정을 통해서 원하는 나노구조 반도체 발광소자를 제공할 수 있으며, 이에 한정되지 않고, 다른 실시예에 개시된 바와 같이, 저굴절률층/고굴절률층이 결합된 다양한 광투과성 보호층을 구비할 수 있다. 특히, 도13, 도14 및 도18에 도시된 실시예는 본 공정에서 얻어진 구조와 유사하게 고저항 요소인 전류차단 중간층(54)을 포함하는 것으로 예시되어 있다.
도13은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도13에 도시된 나노구조 반도체 발광소자(50)는, 볼록 패턴(R)을 갖는 기판(51)과 상기 기판(51) 상에 형성되며 제1 도전형 반도체 물질로 이루어진 베이스층(52)과 그 위에 배치된 다수의 나노 발광구조물(55)을 포함할 수 있다.
상기 기판(51)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(51)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(52)은 상기 나노 발광구조물(55)의 성장면을 제공할 수 있다. 상기 베이스층(52)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 n형 질화물 반도체일 수 있다.
절연막(53)의 개구(H)에 의해 노출된 상기 베이스층(52) 영역에 나노 코어(55a)가 형성될 수 있다. 예를 들어, 상기 절연막(53)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다. 상기 나노 발광구조물(55)은 제1 도전형 반도체로 이루어진 나노 코어(55a)와, 상기 나노 코어(55a)의 표면에 순차적으로 형성된 활성층(55b) 및 제2 도전형 반도체층(55c)을 가질 수 있다.
상기 나노구조 반도체 발광소자(50)는 상기 제2 도전형 반도체층(55c)과 접속하는 콘택 전극(56)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(56)은 투명한 전도성 물질로 이루어질 수 있다.
상기 광투과성 보호층(57)은 제1 굴절률을 갖는 저굴절률층(57a)과 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층(57b)을 포함할 수 있다. 상기 저굴절률층(57a)은 상기 복수의 나노 발광구조물(55) 사이의 공간에 충전되며, 상기 고굴절률층(57b)은 상기 복수의 나노 발광구조물(55)의 상부에 위치할 수 있다.
본 실시예에서는, 상기 콘택전극(56)은 상기 나노 발광구조물(55)의 상단부(T)가 노출되도록 상기 나노 발광구조물(55)의 측면에 배치될 수 있다. 이러한 구조에서는 콘택전극(56) 없이 상기 고굴절률층(57b)이 상기 나노 발광구조물(55)의 상단부(T)에 직접 접촉할 수 있다. 이러한 공정은 콘택전극(56)을 형성한 후에 선택적인 제거를 위한 에치백 공정을 적용하여 수행될 수 있다.
필요한 경우에, 저굴절률층(57a)을 형성한 후에 저굴절률층(57b)의 레벨을 콘택 전극(56)의 선택적인 제거 공정과 함께 조절할 수 있다. 이 경우에, 상기 콘택 전극(56)은 상기 저굴절률층(57a)의 레벨과 실질적으로 동일한 높이를 갖도록 형성될 수 있다.
상술된 저굴절률층(57a)과 고굴절률층(57b)의 배치에 의해서, 나노 발광구조물(55)의 측방향으로의 광 진행을 억제하고 상부 방향으로 광을 효과적으로 추출시킬 수 있으며, 그 결과 원하는 상부방향에서의 유효 발광효율을 크게 향상시킬 수 있다.
본 실시예에서는. 상기 나노 코어(55a)는 다른 영역의 표면과 다른 결정면을 갖는 상단부(T)를 포함한다. 상기 나노 코어(55a)의 상단부(T)는 상기 나노 코어(55a)의 측면과 달리, 경사진 결정면을 가질 수 있다.
도13에 도시된 바와 같이, 상기 나노 코어(55a)의 상단부(T) 표면에는 전류차단 중간층(54)이 형성될 수 있다. 상기 전류차단 중간층(54)은 상기 활성층(55b)과 상기 나노 코어(55a)의 사이에 위치할 수 있다.
상기 전류차단 중간층(54)은 상기 나노 코어(55a)의 상단부(T)에서 야기될 수 있는 누설전류를 차단하도록 전기적 저항이 높은 물질로 이루어질 수 있다. 예를 들어, 상기 전류차단 중간층(54)은 고의적으로 도프되지 않거나 상기 나노 코어(55a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(55a)가 n형 GaN일 경우에, 상기 전류차단 중간층(54)은 언도프 GaN 또는 Mg와 같은 p형 불순물이 도프된 GaN일 수 있다. 이러한 전류차단 중간층(54)은 주위에 다른 층과 특별히 구별되지 않으며, 동일한 물질(예, GaN)로 이루어지면서도 도핑 농도 또는 도핑 물질의 차이로 구현되는 고저항 영역일 수 있다. 예를 들어, n형 불순물을 공급하면서 GaN을 성장시켜 나노 코어(55a)를 형성하고 GaN의 성장은 중단 없이 연속적으로 진행하면서 n형 불순물의 공급을 차단하거나 Mg와 같은 p형 불순물을 공급하여 원하는 전류차단 중간층(54)을 형성할 수 있다. 물론, 나노 코어인 GaN을 성장하다가 Al 및/또는 In의 소스를 추가 공급하여 다른 조성인 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 이루어진 전류차단 중간층을 형성할 수도 있다.
반도체층으로 형성될 경우에, 상기 전류차단 중간층(54)은 충분한 전기적 저항을 위해서 약 50㎚ 이상의 두께를 가질 수 있다. 상기 전류차단 중간층(54)의 제2 도전형 불순물은 약 1.0×1016/㎤이상일 수 있다. 상기 제2 도전형 불순물로 도프된 전류차단 중간층(54)의 경우에, 그 두께와 농도가 적절하게 상보적으로 구현될 수 있다. 예를 들어, 두께가 얇은 경우에 도핑농도를 높여 저항성을 확보할 수 있으며, 반대의 경우에도 마찬가지다.
본 실시예에서는, 상기 나노 코어(55a)의 상단부(T)에 형성된 활성층 영역을 통한 전류의 흐름은 상기 전류차단 중간층(54)에 의해 차단될 수 있다. 따라서, 나노 코어(55a)의 상단에서 발생되는 누설전류 발생을 효과적으로 차단시킬 수 있다.
도14에 도시된 나노구조 반도체 발광소자(50')는 도13에 도시된 나노구조 반도체 발광소자와 유사한 구조를 가지며, 동일한 도면 부호로 표시된 요소는 도13의 설명을 참조하여 이해될 수 있다. 다만, 상기 나노구조 반도체 발광소자(50')는 도13에 도시된 형태와 상이한 콘택전극(56')의 형성영역을 구비한다.
도14에 도시된 바와 같이, 상기 콘택 전극(56')은 상기 나노 발광구조물(55)의 측면 중 상부영역에도 위치하지 않을 수 있다. 상기 나노 발광구조물(55)의 측면 중 상기 콘택전극(56')이 위치하지 않는 상부영역은 광투과성 보호층(57')과 접촉할 수 있다.
또한, 본 실시예와 같이, 상기 저굴절률층(57')이 상기 콘택전극(56')의 높이와 유사한 레벨로 형성될 수 있다. 상기 나노 발광구조물(55) 측면 중 상기 콘택전극(56')이 형성되지 않은 영역(T')에는 상기 고굴절률층(57b')이 위치할 수 있다. 이러한 영역(T')에서, 고굴절률층(57b')으로 진행되는 광의 대부분은 상기 콘택전극(56')의 간섭 없이 진행될 수 있으므로, 광추출효율을 더욱 향상시킬 수 있다.
도15는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다. 반대되는 설명이 없는 한, 앞선 실시예들에 관련된 설명이 본 실시예에 대한 설명에 결합될 수 있다.
도15에 도시된 나노구조 반도체 발광소자(60)는, 볼록 패턴(R)을 갖는 기판(61)과 상기 기판(61) 상에 형성되며 제1 도전형 반도체 물질로 이루어진 베이스층(62)과 그 위에 배치된 다수의 나노 발광구조물(65)을 포함할 수 있다.
상기 기판(61)은 절연성, 도전성 또는 반도체 기판일 수 있다. 상기 베이스층(62)은 상기 나노 발광구조물(65)의 성장면을 제공할 수 있다. 상기 베이스층(62)은 n형 질화물 반도체일 수 있다. 절연막(63)의 개구에 의해 노출된 상기 베이스층(62) 영역에 나노 코어(65a)가 형성될 수 있다.
상기 나노 발광구조물(65)은 제1 도전형 반도체로 이루어진 나노 코어(65a)와, 상기 나노 코어(65a)의 표면에 순차적으로 형성된 활성층(65b) 및 제2 도전형 반도체층(65c)을 가질 수 있다.
상기 광투과성 보호층(67)은 제1 굴절률을 갖는 저굴절률층(67a)과 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층(67c)을 포함할 수 있다. 본 실시예에서는, 상기 광투과성 보호층(67)은 저굴절률층(67a) 및 고굴절률층(67c) 사이에 중간 굴절률층(67b)을 더 포함할 수 있다. 상기 중간 굴절률층(67b)은 제1 굴절률보다 높고 제2 굴절률보다 작은 굴절률을 가질 수 있다. 상기 저굴절률층(67a)은 상기 복수의 나노 발광구조물(65) 사이의 공간에 충전될 수 있다. 본 실시예에 채용된 저굴절률층(67a)은 앞선 실시예보다 낮은 레벨을 가질 수 있다. 본 실시예에 채용된 중간 굴절률층(67b)은 단일 층 구조로 예시되어 있으나, 복수의 중간 굴절률층으로 구성될 수 있으며, 각 중간 굴절률층은 서로 다른 굴절률을 가질 수 있다. 예를 들어, 상기 복수의 중간 굴절률층은 아래로부터 상부로 갈수록 굴절률이 높아지도록 배치될 수 있다.
콘택 전극(66)은 상기 저굴절률층(67a)의 상면과 상기 나노 발광구조물(65) 중 상기 저굴절률층(67a)의 상면보다 높은 영역의 표면에 배치될 수 있다. 이 경우에, 상기 중간 굴절률층(67b)의 일부는 상기 나노 발광구조물(65) 사이에 충전되어 상기 콘택 전극(66)과 접촉하는 계면을 가질 수 있다. 본 실시예와 달리, 중간 굴절률층(67b)을 채용하지 않은 경우에는, 상기 고굴절률층(67c)의 일부는 상기 나노 발광구조물(65) 사이에 충전되어 상기 콘택 전극(66)과 접촉하는 계면을 가질 수 있다.
상기 고굴절률층(67c)은 상기 중간 굴절률층(67b) 상에 형성되며 상기 복수의 나노 발광구조물(65)를 덮을 수 있다.
도16은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다. 반대되는 설명이 없는 한, 앞선 실시예들에 관련된 설명이 본 실시예에 대한 설명에 결합될 수 있다.
도16에 도시된 나노구조 반도체 발광소자(60')는 콘택전극(66')이 나노 발광구조물(65)의 상단부(T)가 노출되도록 형성된 점을 제외하고, 도15에 도시된 발광소자(60)와 유사한 구조를 갖는다.
즉, 본 실시예에서는, 상기 콘택전극(66')은 상기 나노 발광구조물(65)의 상단부(T)가 노출되도록 상기 나노 발광구조물(65)의 측면에 배치될 수 있다. 이러한 구조에서는 콘택전극(66) 없이 상기 고굴절률층(67c)이 상기 나노 발광구조물(65)의 상단부(T)에 직접 접촉할 수 있다. 이러한 공정에 대한 설명은 도12에서 설명된 해당 부분을 참고하여 이해할 수 있다.
도17은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다. 반대되는 설명이 없는 한, 앞선 실시예들에 관련된 설명이 본 실시예에 대한 설명에 결합될 수 있다
도17에 도시된 나노구조 반도체 발광소자(70)는 나노 발광구조물(75)의 상단부(T)가 평탄한 구조를 갖는다. .
즉, 상기 나노 발광구조물(75)의 상단부(T)는 평탄한 상면을 갖는다. 이러한 구조는 나노 코어(75a)의 성장 후에 나노 코어(75a) 상단부(T)에 평탄화 공정을 적용한 후에, 활성층(75b) 및 제2 도전형 반도체층(75c)을 순차적으로 형성함으로써 얻어질 수 있다. 이와 같이, 나노 발광구조물(75)의 형상과 결정면은 다양한 다른 형상과 결정면을 가질 수 있다.
도18은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다. 반대되는 설명이 없는 한, 앞선 실시예들에 관련된 설명이 본 실시예에 대한 설명에 결합될 수 있다.
도18에 도시된 나노구조 반도체 발광소자(50")는 고굴절률층(57b")의 상면에 광추출패턴으로서 요철구조(P)을 갖는 점을 제외하고, 도13에 도시된 발광소자(50)와 유사한 구조를 갖는다.
상기 고굴절률층(57b")은, 외부로 광추출 효율을 향상시키기 위해서 비평탄한 표면으로 이루어진 광추출용 패턴을 가질 수 있다. 이러한 광추출용 패턴은 규칙적이거나 불규칙적인 요철구조(P)로 이루어질 수 있다. 이러한 요철구조(P)는 별도의 층(다른 굴절률을 가질 수 있음)으로 형성될 수 있다. 본 실시예와 같이, 상기 고굴절률층(57b")의 표면을 가공하여 형성될 수 있다. 이 경우에, 상기 요철구조(P)는 고굴절률층(57b")과 일체화된 구조를 갖는 것으로 이해될 수 있다.
도19 및 도20은 상술된 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다.
도19에 도시된 반도체 발광소자 패키지(500)는 도1에 도시된 나노구조 반도체 발광소자(10), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)일 수 있다.
상기 나노구조 반도체 발광소자(10)는 리드 프레임(503)에 실장되어, 각 전극이 리드 프레임(503)에 전기적으로 연결될 수 있다. 필요에 따라, 나노구조 반도체 발광소자(10)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 나노구조 반도체 발광소자(10)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
도20에 도시된 반도체 발광소자 패키지(600)는 도1에 도시된 나노구조 반도체 발광소자(10), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다.
상기 나노구조 반도체 발광소자(10)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(603) 또는 상기 나노구조 반도체 발광소자(10) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지는 다양한 응용제품에 유익하게 적용될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 응용제품의 광원으로 채용될 수 있다. 도21 내지 도24에는 나노구조 반도체 발광소자가 채용될 수 있는 다양한 응용제품이 예시되어 있다.
도21 및 도22는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도21을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 상기 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 이용할 수 있다.
도21에 도시된 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도22에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도23은 본 발명의 실시형태에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도23에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형 구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술된 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지일 수 있는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 상기 나노구조 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도24는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도24를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있다. 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 각각, 제1 도전형 반도체로 이루어진 나노코어와 상기 나노 코어의 표면에 순차적으로 위치한 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물;
    상기 복수의 나노 발광구조물의 제2 도전형 반도체층의 표면에 배치되며, 투명 전도성 물질로 이루어진 콘택 전극;
    상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 제1 굴절률을 갖는 저굴절률층; 및
    상기 복수의 나노 발광구조물을 덮도록 상기 저굴절률층 상에 배치되며, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층을 포함하는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 저굴절률층은 상기 나노 발광구조물의 높이보다 낮은 레벨을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제2항에 있어서,
    상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 접촉하는 계면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제2항에 있어서,
    상기 콘택 전극은 상기 저굴절률층의 상면과 상기 나노 발광구조물 중 상기 저굴절률층의 상면보다 높은 영역의 표면에 배치되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제4항에 있어서,
    상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 콘택 전극과 접촉하는 계면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제1항에 있어서,
    상기 나노 발광구조물은 제1 결정면인 측면을 갖는 메인부와 상기 제1 결정면과 다른 제2 결정면인 표면을 갖는 상단부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 계면이 상기 나노 발광구조물의 메인부의 높이에서 50% 이상의 지점에 위치하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제6항에 있어서,
    상기 제1 결정면은 m면이며, 상기 제2 결정면은 r면인 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제6항에 있어서,
    상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 계면을 가지며,
    상기 계면은 상기 나노 발광구조물의 측면 상에 위치하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제9항에 있어서,
    상기 콘택 전극은 상기 나노 발광구조물의 상단부가 노출되도록 상기 나노 발광구조물의 측면에 배치되는 것으로 하는 나노구조 반도체 발광소자.
  11. 제10항에 있어서,
    상기 콘택 전극은 상기 저굴절률층의 레벨과 실질적으로 동일한 높이를 갖도록 형성된 것을 특징으로 하는 나노구조 반도체 발광소자.
  12. 제1항에 있어서,
    상기 제1 굴절률은 1.5 이하이며, 상기 제2 굴절률은 1.7 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  13. 제1항에 있어서,
    상기 제1 굴절률은 상기 나노 발광구조물의 굴절률보다 작으며,
    상기 제1 굴절률과 상기 제2 굴절률의 차이는 0.2 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  14. 제1항에 있어서,
    상기 저굴절률층과 상기 고굴절률층 사이에 배치되며, 제1 및 제2 굴절률 사이의 굴절률을 갖는 적어도 하나의 중간 굴절률층을 더 포함하는 나노구조 반도체 발광소자.
  15. 제1항에 있어서,
    상기 고굴절률층의 상면에는 광추출용 패턴이 배치되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  16. 제15항에 있어서,
    상기 광추출용 패턴은 상기 고굴절률층과 일체화된 요철구조인 것을 특징으로 하는 나노구조 반도체 발광소자.
  17. 복수의 나노 발광구조물;
    상기 복수의 나노 발광구조물의 표면에 배치되며, 투명 전도성 물질로 이루어진 콘택 전극; 및
    상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 제1 굴절률을 갖는 저굴절률과, 상기 복수의 나노 발광구조물의 상부에 배치되며, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 고굴절률층을 구비한 광투과성 보호부를 포함하는 나노구조 반도체 발광소자.
  18. 제17항에 있어서,
    상기 저굴절률층은 상기 나노 발광구조물의 높이보다 낮은 레벨을 가지며,
    상기 고굴절률층의 일부는 상기 나노 발광구조물 사이에 충전되어 상기 저굴절률층과 계면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  19. 제17항에 있어서,
    상기 제1 굴절률은 상기 나노 발광구조물의 굴절률보다 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  20. 제1항 내지 제19항 중 어느 한 항에 기재된 나노구조 반도체 발광소자를 구비한 발광모듈;
    상기 발광 모듈을 구동하도록 구성된 구동부; 및
    상기 구동부에 외부 전압을 공급하도록 구성된 외부접속부를 포함하는 조명장치.
KR1020140035168A 2013-11-25 2014-03-26 나노구조 반도체 발광소자 KR102188496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/551,978 US9190563B2 (en) 2013-11-25 2014-11-24 Nanostructure semiconductor light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130143624 2013-11-25
KR20130143624 2013-11-25

Publications (2)

Publication Number Publication Date
KR20150061544A true KR20150061544A (ko) 2015-06-04
KR102188496B1 KR102188496B1 (ko) 2020-12-09

Family

ID=53499498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140035168A KR102188496B1 (ko) 2013-11-25 2014-03-26 나노구조 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR102188496B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014574A1 (ko) * 2015-07-21 2017-01-26 엘지이노텍 주식회사 일체형 발광 패키지
WO2017025445A1 (fr) * 2015-08-07 2017-02-16 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
US9601665B2 (en) 2014-08-18 2017-03-21 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
WO2017050756A1 (fr) * 2015-09-25 2017-03-30 Valeo Vision Dispositif lumineux comprenant une source lumineuse a bâtonnets avec des zones de couleurs differentes
WO2017050727A1 (fr) * 2015-09-25 2017-03-30 Valeo Vision Dispositif et procede permettant de conferer differentes couleurs blanches a un faisceau lumineux
FR3058499A1 (fr) * 2016-11-09 2018-05-11 Valeo Vision Module d'eclairage par transmission dans une fibre optique et procede d'assemblage correspondant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080094A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080094A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601665B2 (en) 2014-08-18 2017-03-21 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
WO2017014574A1 (ko) * 2015-07-21 2017-01-26 엘지이노텍 주식회사 일체형 발광 패키지
US10333041B2 (en) 2015-07-21 2019-06-25 Lg Innotek Co., Ltd. Integrated light-emitting package
WO2017025445A1 (fr) * 2015-08-07 2017-02-16 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
WO2017050756A1 (fr) * 2015-09-25 2017-03-30 Valeo Vision Dispositif lumineux comprenant une source lumineuse a bâtonnets avec des zones de couleurs differentes
WO2017050727A1 (fr) * 2015-09-25 2017-03-30 Valeo Vision Dispositif et procede permettant de conferer differentes couleurs blanches a un faisceau lumineux
FR3041575A1 (fr) * 2015-09-25 2017-03-31 Valeo Vision Dispositif lumineux comprenant une source lumineuse a batonnets avec des zones de couleurs differentes
FR3041576A1 (fr) * 2015-09-25 2017-03-31 Valeo Vision Dispositif et procede permettant de conferer differentes couleurs blanches a un faisceau lumineux
FR3058499A1 (fr) * 2016-11-09 2018-05-11 Valeo Vision Module d'eclairage par transmission dans une fibre optique et procede d'assemblage correspondant

Also Published As

Publication number Publication date
KR102188496B1 (ko) 2020-12-09

Similar Documents

Publication Publication Date Title
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9190563B2 (en) Nanostructure semiconductor light emitting device
KR101554032B1 (ko) 나노구조 반도체 발광소자
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
US9537049B2 (en) Nanostructure semiconductor light emitting device
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR20160029982A (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR20150097322A (ko) 나노구조 반도체 발광소자
KR20160027610A (ko) 나노구조 반도체 발광소자
KR102252991B1 (ko) 나노구조 반도체 발광소자
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102038384B1 (ko) 나노구조 반도체 발광소자
KR20160050113A (ko) 나노 구조 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant