JP5204059B2 - 光検出器の製造方法 - Google Patents
光検出器の製造方法 Download PDFInfo
- Publication number
- JP5204059B2 JP5204059B2 JP2009204525A JP2009204525A JP5204059B2 JP 5204059 B2 JP5204059 B2 JP 5204059B2 JP 2009204525 A JP2009204525 A JP 2009204525A JP 2009204525 A JP2009204525 A JP 2009204525A JP 5204059 B2 JP5204059 B2 JP 5204059B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- germanium
- forming
- photodetector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、シリコン細線導波路とゲルマニウム受光器とがモノリシックに形成された光検出器の製造方法に関するものである。
シリコン基板の上に形成された光導波路を基本とする平面導波型光回路は、作製プロセスに半導体装置の製造技術を利用できるため、まず、作製が容易であり、また、集積化および大規模化にも有利であるなどの特徴を有している。このため、この平面導波型光回路は、光分岐,光スイッチ,波長フィルターなどの光通信のキー部品に広く利用されている。現在の光通信システムに導入されている一般的な平面導波路型光回路は、導波路のコアおよびクラッドが、主に石英系材料で構成されている（非特許文献１参照）。
一方、光デバイスの大幅な小型化、高集積化、さらにはシリコン電子素子との融合を目的に、近年、導波路のコアを石英からシリコンに置き換えて比屈折率差を非常に高くしたシリコン細線導波路の研究が活発になっている（非特許文献２参照）。シリコン細線導波路は光の閉じ込めが強いため、曲げ半径を数ミクロンと小さくでき、非常に微小な光デバイスを実現することが可能となる。また、シリコンは電子回路で広く使われている材料であり、シリコン細線導波路はＣＭＯＳプロセスで形成できることから、シリコン細線導波路を使うことで光回路と電子回路と同一シリコン基板上に作製することも可能となる。さらにシリコン細線導波路はＣＭＯＳプロセスと親和性を持つゲルマニウム受光器とのモノリシック集積も可能である。シリコン細線導波路を用いることでオンチップ光−電子融合高機能デバイスの実現が期待されている。
光回路と電子回路を融合させるためには受光器の集積が不可欠であり、通信波長帯に感度を持つゲルマニウム受光器をシリコン細線導波路と集積させる試みが始まっている。一般的な、シリコン細線導波路とゲルマニウム受光器とを同一基板上にモノリシック集積する作製方法を図８Ａ〜図８Ｅ用いて説明する。
まず、図８Ａに示すように、シリコン基板８０１と、酸化シリコンからなる埋め込み絶縁層８０２と、単結晶シリコン層８０３とを備えるＳＯＩ（Silicon on Insulator）基板を用意する。次に、公知のリソグラフィ技術とエッチング技術により単結晶シリコン層８０３を選択的にエッチングし、図８Ｂに示すように、埋め込み絶縁層８０２よりなる下部クラッド層の上に、シリコンコア８３１およびシリコンコア８３２を形成する。ここで、シリコンコア８３２は、上部に光吸収層としてのゲルマニウム層が形成されて検出器となる部分である。
次に、シリコンコア８３２にイオン注入技術によりｐ型不純物を導入する。次に、図８Ｃに示すように、埋め込み絶縁層８０２の上に酸化シリコン膜８０６を形成し、形成した酸化シリコン膜８０６でシリコンコア８３１およびシリコンコア８３２が埋め込まれるようにする。この酸化シリコン膜８０６の形成は、例えば、プラズマＣＶＤ法が用いられる。
次に、図８Ｄに示すように、光検出部としたいシリコンコア８３２の上部領域の上部クラッド層となる酸化シリコン膜８０６に、公知のフォトリソグラフィ技術とエッチング技術により、開口部８６１を形成する。次に、開口部８６１の底部に露出したシリコンコア８３２の上面に、選択的にゲルマニウムを堆積することで、図８Ｅに示すように、シリコンコア８３２の上にゲルマニウム層８０７を形成する。例えば、ＧｅＨ4をソースガスとした熱ＣＶＤ法により、シリコンコア８３２の露出している上面に、選択的にゲルマニウムを堆積することができる。ゲルマニウム層８０７は、一部のシリコンコア８３２の上に形成する。
次に、ゲルマニウム層８０７の上層に、イオン注入によりｎ型不純物を導入し、ゲルマニウム層８０７を、シリコンコア８３２に接しているｉ型の層と、このｉ型の上のｎ型の層との２層構造とする。この後、酸化シリコン層を基板全体に堆積させ、また、ゲルマニウム層８０７の下層のｐ型とされているシリコンコア８３２とゲルマニウム層８０７の上層のｎ型の層との間に通電できるように電極を形成する。これらのことにより、ｎ−ｉ−ｐフォトダイオード構造からなるゲルマニウム受光器が、シリコン細線導波路と結合された状態で作製できる。
川内 正夫、「プレーナ光波回路デバイス」、電子情報通信学会論文誌、Ｃ−ＩＩ、Ｖｏｌ．Ｊ８１−Ｃ−ＩＩ、Ｎｏ．６、ｐｐ．５１３−５２３、１９９８年。
T.Tsuchizawa, et al. ,"Microphotonics Devices Based on Silicon Microfabrication Technology", IEEE Journal of Selected Topics in Quantum Electronics, vol.11, no.1, pp.232-240, 2005.
植松 真司、他、「新しい物理モデルに基づいたシリコン熱酸化のシミュレーション」、表面科学、ｖｏｌ．２３、ｎｏ．２、ｐｐ．１０４−１１０、２００２年。
しかしながら、上述した作製方法で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成する場合、次に示すような問題が生じる。まず、シリコンコアを形成した後で高温下での熱ＣＶＤによるゲルマニウム膜成長工程を行うと、ゲルマニウムの成長で用いるガスに還元性があるため、ゲルマニウム膜成長工程中に導波路の上部クラッドである酸化シリコン膜８０６が損傷しやすい状態となる。また、酸化シリコン膜８０６に一部でも弱いところがあると、当該箇所にゲルマニウム成長プロセスガスが侵入してシリコンコアにゲルマニウムが付着するなど、シリコン細線導波路が損傷を受けることがある。このように損傷を受けると、導波路の伝搬損失が増加し、また、導波路デバイスの特性が低下するなどの問題が発生する。
本発明は、以上のような問題点を解消するためになされたものであり、シリコン導波路に対する損傷が抑制された状態で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成できるようにすることを目的とする。
本発明に係る光検出器の製造方法は、酸化シリコンからなる下部クラッド層の上にシリコン層を備える基板のシリコン層の一部に第１導電型の不純物が導入された第１導電型シリコン層を形成する工程と、第１導電型シリコン層の上にゲルマニウムからなるゲルマニウム層を形成する工程と、ゲルマニウム層の上に第２導電型の半導体層を形成し、第１導電型シリコン層，ゲルマニウム層，および第２導電型の半導体層より構成されたゲルマニウム受光器を形成する工程と、シリコン層をパターニングして一端が第１導電型シリコン層に接続するコアを形成する工程と、コアを覆う上部クラッド層を形成する工程とを少なくとも備え、コアの形成は、ゲルマニウム層を形成した後に行う。
上記光検出器の製造方法において、シリコン層の上に第１導電型シリコン層の上部に開口部を有するマスクパターンを形成し、マスクパターンをマスクとして第１導電型シリコン層の上に選択的にゲルマニウムを堆積してゲルマニウム層を形成する。または、シリコン層の上にゲルマニウムを堆積してゲルマニウム膜を形成し、ゲルマニウム膜をパターニングして第１導電型シリコン層の上にゲルマニウムからなるゲルマニウム層を形成する。
上記光検出器の製造方法において、酸化シリコンもしくは酸窒化シリコンをコアにおける熱酸化が抑制される温度条件の範囲で堆積することで上部クラッド層を形成するとよい。また、酸化シリコンもしくは酸窒化シリコンの堆積は、ＥＣＲプラズマＣＶＤ法で行うとよい。
上記光検出器の製造方法において、第２導電型の半導体層は、シリコンもしくはゲルマニウム層の上層から構成すればよい。第２導電型の半導体層は、シリコンから構成する場合、ゲルマニウム層を形成した直後にゲルマニウム層の上に、第２導電型の半導体層を形成すればよい。また、第２導電型の半導体層は、ゲルマニウム層の上層から構成する場合、ゲルマニウム層を形成した直後にゲルマニウム層の上に、絶縁材料もしくはシリコンからなる保護層を形成すればよい。
以上説明したように、本発明によれば、ゲルマニウム層を形成した後で、コアおよびコアを覆う上部クラッド層を形成するので、シリコン導波路に対する損傷が抑制された状態で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１Ａ〜図１Ｊは、本発明の実施の形態１における光検出器の製造方法を説明するための工程図である。
はじめに、本発明の実施の形態１について説明する。図１Ａ〜図１Ｊは、本発明の実施の形態１における光検出器の製造方法を説明するための工程図である。
まず、図１Ａに示すように、シリコン基板１０１上に酸化シリコン層１０２とシリコン層（表面シリコン層：ＳＯＩ層）１０３とが積層された基板（ＳＯＩ基板）を用意する。例えば、酸化シリコン層１０２は、層厚１〜３μｍ程度とされ、シリコン層１０３は、層厚１５０−３００ｎｍ程度とされている。
次に、よく知られたリソグラフィ技術により酸化シリコン層１０３の上にレジストパターン１２１を形成する。レジストパターン１２１は、開口部１２２を備える。このレジストパターン１２１をマスクとし、イオン注入技術によりシリコン層１０３に選択的にｐ型不純物を導入し、図１Ｂに示すように、シリコン層１０３の一部にｐ型シリコン層１３２を形成する。
次に、レジストパターン１２１を除去した後、図１Ｃに示すように、シリコン層１０３の上に酸化シリコン層１０４を形成し、酸化シリコン層１０４の上にレジスト層１０５を形成する。次に、よく知られたフォトリソグラフィ技術によりレジスト層１０５をパターニングし、図１Ｄに示すように、酸化シリコン層１０４の上にレジストパターン１５１を形成する。レジストパターン１５１は、ｐ型シリコン層１３２の一部領域に対応する開口部１５２を備える。
次いで、レジストパターン１５１をマスクとして酸化シリコン層１０４を選択的に除去（エッチング）し、図１Ｄに示すように、開口部１８１を形成し、この領域でシリコン層１３２の表面を露出させる。酸化シリコン層１０４の選択的な除去は例えば、フッ化炭素系のエッチングガスを用いた反応性イオンエッチング（ドライエッチング）、バッファードフッ酸を用いたウエットエッチング、ドライとウエットの組み合わせたエッチングなどを用いることができる。だたし、このエッチング処理で、シリコン層１０３が傷まないように注意する必要がある。開口部１８１の平面形状は、縦５〜２０μｍ程度、横５〜１００μｍ程度の矩形である。
次に、レジストパターン１５１を除去した後、図１Ｅに示すように、開口部１８１の底部に露出したｐ型シリコン層１３２の上に、選択的にゲルマニウム層１０７を層厚０．３〜１μｍ程度に形成する。言い換えると、開口部１８１を備える酸化シリコン層１０４をマスクパターンとして選択的にゲルマニウムを堆積する。例えば、基板温度を６００℃程度に加熱してＧｅＨ4をソースガスとした熱ＣＶＤ法に基づくエピタキシャル成長によってゲルマニウムを堆積すればよい。この結晶成長により、露出したｐ型シリコン層１３２の上に選択的にゲルマニウムを堆積することができる。形成するゲルマニウム層１０７としては、欠陥の少ない単結晶ゲルマニウムを用いた方が、ゲルマニウム受光器を構成するときの暗電流を小さくできるので望ましいが、多結晶ゲルマニウムでも構わない。
次に、図１Ｆに示すように、ゲルマニウム層１０７を保護するための保護層１１０を形成する。例えば、熱ＣＶＤ法により膜厚２０〜５０ｎｍ程度にアモルファスシリコンを堆積することで、保護層１１０を形成すればよい。
次に、よく知られたリソグラフィ技術により、ゲルマニウム層１０７に対応する領域の保護層１１０の上にレジストパターン１６１を形成する。レジストパターン１６１は、ゲルマニウム層１０７の領域より広い面積に形成する。次いで、レジストパターン１６１をマスクにして、保護層１１０および酸化シリコン層１０４を選択的にエッチングすることで、図１Ｇに示すように、ゲルマニウム層１０７の上に保護層１１１が配置され、ゲルマニウム層１０７の側部が、残った酸化シリコン層１０４で覆われた状態とする。保護層１１１は、ゲルマニウム層１０７が形成された後で行われる基板洗浄工程で用いられる薬品から、ゲルマニウム層１０７を保護する機能を担う。従って、保護層１１１（保護層１１０）は、ゲルマニウム層１０７が形成された直後に配置（形成）されていることが重要となる。本実施の形態では、保護層１１１（保護層１１０）は、シリコン層である。また、ｐ型シリコン層１３２に対応する領域以外のシリコン層１０３の表面が露出した状態とする。
例えば、フッ化炭素系のエッチングガスを用いたドライエッチングを途中まで行うことで、保護層１１０および酸化シリコン層１０４の一部までを選択的にエッチング除去し、次いで、バッファードフッ酸を用いたウエットエッチングにより、残っている酸化シリコン層１０４を選択的に除去すればよい。これらの処理によれば、シリコン層１０３にはドライエッチングにおけるプラズマが照射されることがなく、シリコン層１０３を傷めることがない。
この後、よく知られたアッシングや洗浄などの処理でレジストパターン１６１を除去する。この段階で、図２Ａの平面図に示すように、シリコン層１０３上の一部のｐ型シリコン層１３２の上にゲルマニウム層１０７が形成された状態が得られる。なお、図１Ａ〜図１Ｊは、図２Ａおよび図２ＢのＹＹ’線の断面を模式的に示している。ここで、図２Ａでは、保護層１１１を示していないが、ゲルマニウム層１０７の上には、保護層１１１が形成されている。
次に、よく知られたリソグラフィ技術とエッチング技術を利用した従来と同様な作製方法を用いてシリコン層１０３をパターニングすることで、図１Ｈに示すように、シリコンコア１３１を形成する。なお、ｐ型シリコン層１３２は、このまま残るようにする。ここで、シリコンコア１３１は、一部がゲルマニウム層１０７の下のｐ型シリコン層１３２に接触するように形成する（図２Ｂ参照）。また、接触していなくても、微小な間隙を持って配置してもよい。これにより、シリコンコア１３１よりなる導波路を伝搬する光を、ゲルマニウム層１０７の下のｐ型シリコン層１３２を通じてゲルマニウム層１０７に吸収させることができる。なお、シリコンコア１３１の断面サイズは、幅３００〜６００ｎｍ、高さ１００〜３００ｎｍ程度であればよい。
次に、図１Ｉに示すように、酸化シリコン層１０２の上に酸化シリコン層１０６を形成し、酸化シリコン層１０６により、シリコンコア１３１およびｐ型シリコン層１３２，ゲルマニウム層１０７，保護層１１１などを備えるゲルマニウム受光器の部分が埋め込まれるようにする。酸化シリコン層１０６は、シリコンコア１３１の上部クラッドとなり、これにより、シリコン導波路が形成された状態が得られる。
酸化シリコン層１０６の形成では、既に形成されているシリコンコア１３１が、酸化されることで形状が崩れ、また、屈折率が変化しないような条件で行うことが重要である。例えば、酸化シリコン層１０６をＣＶＤ法で形成する場合、よく知られた熱酸化がシリコンコア１３１に生じない範囲の温度で行う。一般に、シリコンの酸化プロセスは、８００〜１２００℃で行われている（非特許文献３参照）。従って、酸化性の雰囲気で行われるＣＶＤ法で酸化シリコン層１０６を形成する場合、少なくとも８００℃よりも低い温度を条件とすることが重要となる。また、酸化をより抑制するという観点では、安全を見て、６００℃以下の温度条件とすることが望ましいものと考えられる。
ここで、低温での酸化シリコン層１０６形成には、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法を用いることができる。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスとＯ2ガスとを２：１程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコン層１０６を堆積すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎで酸化シリコン層１０６を形成することができる。従って、シリコンコア１３１の酸化を抑制することができる。形成される酸化シリコン層１０６は、屈折率が１．４６程度となる。なお、ＥＣＲプラズマに限るものではなく、前述したように、シリコンコア１３１の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコン層１０６を形成してもよい。
次に、リソグラフィ技術とエッチング技術により、保護層１１１に到達する貫通孔を形成する。次いで、よく知られたイオンインプラ技術により、上記貫通孔の形成に用いたマスクパターンを用い、貫通孔に露出した部分より保護層１１１にｎ型不純物を導入する。この処理により、保護層１１１をｎ型の半導体層とすることができ、ｐ型シリコン層１３２−ゲルマニウム層１０７−保護層１１１よりなるｐ−ｉ−ｎフォトダイオード構造のゲルマニウム受光器が形成されたことになる。この場合、不純物を導入していないゲルマニウム層１０７が、ｉ型のゲルマニウム層となる。
なお、ｐ型シリコン層１３２の代わりに、イオン注入技術により選択的にｎ型不純物を導入したｎ型シリコン層とし、この上に、上述同様にゲルマニウム層１０７および保護層１１１を形成してもよい。この場合、保護層１１１にｐ型不純物を導入すれば、ｎ型シリコン層−ゲルマニウム層１０７−保護層１１１よりなるｎ−ｉ−ｐフォトダイオード構造が得られる。この場合も、ゲルマニウム層１０７が、ｉ型のゲルマニウム層となる。
また、保護層１１１は、必要なものではなく、保護層１１１を形成しない構成としてもよい。後述するように、ゲルマニウム層１０７を用いたＰｉｎフォトダイオード構造のゲルマニウム受光器が得られればよい。言い換えると、ゲルマニウム層１０７もしくはゲルマニウム層の一部を中心とし、この層が、シリコン層１０３で構成された第１導電型シリコン層と、第２導電型の半導体層とで挟まれていればよい。上述した保護層１１１は、第２導電型の半導体層に相当する。
また、保護層１１１を用いずに、ゲルマニウム層１０７の上層に不純物を導入して第２導電型の半導体層としてもよい。この場合、不純物が導入されないゲルマニウム層１０７の下層が、ｉ型のゲルマニウム層となる。例えば、ゲルマニウム層１０７の下のシリコン層にｐ型もしくはｎ型の不純物を導入しておき、ゲルマニウム層１０７の上部にｎ型もしくはｐ形の不純物を導入すればよい。このようにすることで、「ｐ型もしくはｎ型のシリコン層−ゲルマニウム層１０７の下層のｉ型領域−ゲルマニウム層１０７の上層のｎ型もしくはｐ型領域」による、いわゆるＰｉｎフォトダイオード構造が得られる。この構成は、第１導電型シリコン層の上にｉ型のゲルマニウム層および第２導電型のゲルマニウム層（半導体層）が形成されていることになる。
上述したように、保護層１１１に到達する貫通孔を形成して不純物を導入し、また、マスクパターンを除去した後、公知のリソグラフィー技術およびエッチング技術により、ｐ型シリコン層１３２に到達する貫通孔を酸化シリコン層１０６に形成する。次いで、用いたマスクパターンを除去した後、形成した各貫通孔に充填するように金属層を形成し、この金属層をパターニングすることで、図１Ｊに示すように、保護層１１１（ゲルマニウム層１０７）に接続する電極１４１およびｐ型シリコン層１３２に接続する電極１４２を形成する。これにより、シリコンコア１３１よりなるシリコン細線導波路と連結された縦型のｎ−ｉ−ｐフォトダイオード構造を持つゲルマニウム受光器を備える光検出器が完成する。
なお、上述したように、保護層１１１を用いずに「ｐ型もしくはｎ型のシリコン層−ゲルマニウム層１０７の下層のｉ型領域−ゲルマニウム層１０７の上層のｎ型もしくはｐ型領域」によるＰｉｎ型フォトダイオード構造とした場合、まず、ゲルマニウム層１０７の上層のｎ型もしくはｐ型領域に到達する貫通孔を酸化シリコン層１０６に形成する。この後、ゲルマニウム層１０７の上層に接続するように電極１４１を形成すればよい。
以上に説明した作製方法では、図２Ｂの平面図に示すように、酸化シリコン層１０２（シリコン基板１０１：図示せず）の上のゲルマニウム受光器となる領域に、先にゲルマニウム層１０７を形成し、この後でシリコンコア１３１よりなるシリコン導波路、シリコン導波路機能デバイス２１１および２分岐素子２１２などを形成するようにした。従って、ゲルマニウム層１０７の形成工程では、シリコン導波路のシリコンコア１３１やクラッドとなる酸化シリコン層１０６は形成されていない。このため、シリコン導波路に損傷を与えることがない。このように、本実施の形態によれば、シリコン導波路デバイスの優れた特性を維持したまま、ゲルマニウム受光器と集積させることが可能になる。
上述した実施の形態では、シリコンコアを、図３Ａに示すようなチャネル型の導波路を例に作製方法を説明した。図３Ａに示すように、チャネル型の導波路では、まず、基板３０１の上に下部クラッド層３０２を形成し、下部クラッド層３０３の上に、断面矩形のコア３０３を形成し、コア３０３を埋め込むように上部クラッド層３０５を形成している。なお、下部クラッド層に溝を形成し、この溝にコアを形成してもよい。
これに対し、リブ型の導波路では、図３Ｂに示すように、まず、基板３０１の上に下部クラッド層３０２を形成し、この上に，スラブ層３１４を備えるリブ型のコア３１３を形成し、この上に上部クラッド層３１５を形成している。本発明は、上述したチャネル型の導波路に限らず、図３Ｂに示すようなリブ型の導波路にも適用可能である。
また、上述した実施の形態では、断面サイズとして数１００ｎｍ角のシリコン細線コアを用いる場合について説明したがこれに限るものではない。例えば、数μｍ角のサイズが大きい従来型のシリコンコアを用いた導波路でも、上述した実施の形態による製造方法により、特性のよい導波路デバイスとゲルマニウム受光器とが集積した光検出器が実現できる。
図４は、本発明の方法で作製した集積デバイスの例として、電流注入型のシリコン可変光減衰器、２分岐素子、ゲルマニウム受光器が集積されたデバイス（光検出器）の光顕微鏡写真を示す。この集積デバイスのサイズは、１．２×０．３ｍｍ程度であり、導波路を構成しているコアは、断面寸法が６００×２００ｎｍである。また、このデバイスは、導波路をリブ型のコアから構成しており、スラブ層の層厚は１００ｎｍとしている。可変光減衰器とゲルマニウム受光器の特性を評価できるように、可変光減衰器とゲルマニウム受光器との間に多モード干渉型（ＭＭＩ）の２分岐素子を配置し、可変光減衰器からの光を分けてチップ外の光ファイバーにも取り出せる構成としている。
図５は、上述した集積デバイスに波長１５６０ｎｍの光を入射し、可変光減衰器への注入電流を変えることで変化させた光強度を、チップ内部のゲルマニウム受光器とチップ外のパワーメータとで検出し、比較した結果ある。黒四角がチップ外のパワーメータで検出した光パワーの変化を示している。また、黒丸が、ゲルマニウム受光器で検出した光電流の変化を示している。ゲルマニウム受光器で検出した光電流と、外部のパワーメータで検出した光パワーの変化がよく一致していることがわかる。これは、可変光減衰器でのキャリア注入による光強度減衰をゲルマニウム受光器が正しくモニターしていることを示しており、本発明の方法でモノリシックに作製したシリコン可変光減衰器とゲルマニウム受光器が、同時に良好に動作していることが確認された。
［実施の形態２］
次に、本発明における実施の形態２における光検出器の製造方法について説明する。まず、図６Ａに示すように、シリコン基板１０１上に酸化シリコン層１０２とシリコン層１０３とが積層された基板を用意する。例えば、酸化シリコン層１０２は、層厚１−３μｍ程度とされ、シリコン層１０３は、層厚１５０−３００ｎｍ程度とされている。
次に、本発明における実施の形態２における光検出器の製造方法について説明する。まず、図６Ａに示すように、シリコン基板１０１上に酸化シリコン層１０２とシリコン層１０３とが積層された基板を用意する。例えば、酸化シリコン層１０２は、層厚１−３μｍ程度とされ、シリコン層１０３は、層厚１５０−３００ｎｍ程度とされている。
次に、よく知られたリソグラフィ技術により酸化シリコン層１０３の上にレジストパターン１２１を形成する。レジストパターン１２１は、開口部１２２を備える。このレジストパターン１２１をマスクとし、イオン注入技術によりシリコン層１０３に選択的にｐ型不純物を導入し、図６Ｂに示すように、シリコン層１０３の一部にｐ型シリコン層１３２を形成する。
次に、レジストパターン１２１を除去した後、図６Ｃに示すように、ｐ型シリコン層１３２を含むシリコン層１０３の上に、ゲルマニウム層６０５を形成する。形成するゲルマニウム層６０５としては、欠陥の少ない単結晶ゲルマニウムが光検出器としたときの暗電流を小さくできるので望ましいが、多結晶ゲルマニウムでも構わない。
次に、図６Ｄに示すように、ゲルマニウム層６０５の上に保護層６１０を形成する。例えば、熱ＣＶＤ法により膜厚２０〜５０ｎｍ程度にアモルファスシリコンを堆積することで、保護層６１０を形成すればよい。次に、図６Ｅに示すように、公知のフォトリソグラフィ技術により、保護層６１０の上にマスクパターン６１２を形成する。マスクパターン６１２は、酸化シリコンから構成すればよい。また、マスクパターン６１２は、感光性レジスト材料から構成してもよい。
次に、マスクパターン６１２をマスクとして保護層６１０およびゲルマニウム層６０５を選択的に除去し、図６Ｆに示すように、ｐ型シリコン層１３２の上に、ゲルマニウム層１０７および保護層１１１を形成する。例えば、フッ化炭素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態で、保護層６１０およびゲルマニウム層６０５をエッチングし、これらにマスクパターン６１２の形状を転写することで、ゲルマニウム層１０７および保護層１１１を形成すればよい。ここで、本実施の形態においても、保護層１１１は、ゲルマニウム層１０７が形成された後で行われる基板洗浄工程で用いられる薬品から、ゲルマニウム層１０７を保護する機能を担う。従って、保護層１１１（保護層１１０）は、ゲルマニウム層１０７が形成された直後に配置されていることが重要となる。本実施の形態では、保護層１１１（保護層１１０）は、シリコン層である。
なお、図６Ｆでは、レジストパターン６２１を除去した後の状態を示している。この段階で、図２Ａの平面図に示すように、シリコン層１０３上の一部にｐ型シリコン層１３２およびゲルマニウム層１０７が形成された状態が得られる。なお、図６Ａ〜図６Ｉは、図２Ａおよび図２ＢのＹＹ’線の断面を模式的に示している。
次に、よく知られたリソグラフィ技術とエッチング技術を利用した従来と同様な作製方法を用いてシリコン層１０３をパターニングすることで、図６Ｇに示すように、シリコンコア１３１を形成する。なお、ｐ型シリコン層１３２は、このまま残るようにする。ここで、シリコンコア１３１は、一部がゲルマニウム層１０７の下のｐ型シリコン層１３２に接触するように形成する（図２Ｂ参照）。また、接触していなくても、微小な間隙を持って配置してもよい。これにより、シリコンコア１３１よりなる導波路を伝搬する光が、ゲルマニウム層１０７の下のｐ型シリコン層１３２を通じてゲルマニウム層１０７に吸収させることができる。なお、シリコンコア１３１の断面サイズは、幅３００〜６００ｎｍ、高さ１００〜３００ｎｍ程度であればよい。
次に、図６Ｈに示すように、酸化シリコン層１０２の上に酸化シリコン層１０６を形成し、酸化シリコン層１０６により、シリコンコア１３１およびｐ型シリコン層１３２，ゲルマニウム層１０７，保護層１１１などを備える光検出器の部分が埋め込まれるようにする。酸化シリコン層１０６は、シリコンコア１３１の上部クラッドとなり、これにより、シリコン導波路が形成された状態が得られる。
酸化シリコン層１０６の形成では、既に形成されているシリコンコア１３１が、酸化されることで形状が崩れ、また、屈折率が変化しないような条件で行うことが重要である。例えば、酸化シリコン層１０６をＣＶＤ法で形成する場合、よく知られた熱酸化がシリコンコア１３１に生じない範囲の温度で行う。一般に、シリコンの酸化プロセスは、８００〜１２００℃で行われている（非特許文献３参照）。従って、酸化性の雰囲気で行われるＣＶＤ法で酸化シリコン層１０６を形成する場合、少なくとも８００℃よりも低い温度を条件とすることが重要となる。また、酸化をより抑制するという観点では、安全を見て、６００℃以下の温度条件とすることが望ましいものと考えられる。
ここで、低温での酸化シリコン層１０６形成には、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法を用いることができる。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスとＯ2ガスとを２：１程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコン層１０６を堆積すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎで酸化シリコン層１０６を形成することができる。従って、シリコンコア１３１の酸化を抑制することができる。形成される酸化シリコン層１０６は、屈折率が１．４６程度となる。なお、ＥＣＲプラズマに限るものではなく、前述したように、シリコンコア１３１の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコン層１０６を形成してもよい。
次に、リソグラフィ技術とエッチング技術により、保護層１１１に到達する貫通孔を形成する。次いで、よく知られたイオンインプラ技術により、上記貫通孔の形成に用いたマスクパターンを用い、貫通孔に露出した部分より保護層１１１にｎ型不純物を導入する。この処理により、保護層１１１をｎ型の半導体層とすることができ、ｐ型シリコン層１３２−ゲルマニウム層１０７−保護層１１１よりなるｐ−ｉ−ｎフォトダイオード構造のゲルマニウム受光器が形成されたことになる。この場合、不純物を導入していないゲルマニウム層１０７が、ｉ型のゲルマニウム層となる。
なお、本実施の形態においても、前述した実施の形態と同様であり、ｐ型シリコン層１３２の代わりに、イオン注入技術により選択的にｎ型不純物を導入したｎ型シリコン層とし、この上に、上述同様にゲルマニウム層１０７および保護層１１１を形成してもよい。この場合、保護層１１１にｐ型不純物を導入すれば、ｎ型シリコン層−ゲルマニウム層１０７−保護層１１１よりなるｎ−ｉ−ｐフォトダイオード構造が得られる。
また、本実施の形態においても，保護層１１１は、必要なものではなく、保護層１１１を形成しない構成としてもよい。この場合、ゲルマニウム層１０７の下のシリコン層にｐ型もしくはｎ型の不純物を導入しておき、ゲルマニウム層１０７の上部にｎ型もしくはｐ形の不純物を導入すればよい。このようにすることで、「ｐ型もしくはｎ型のシリコン層−ゲルマニウム層１０７の下層のｉ型領域−ゲルマニウム層１０７の上層のｎ型もしくはｐ型領域」による、いわゆるＰｉｎフォトダイオード構造が得られる。
上述したように、保護層１１１に到達する貫通孔を形成して不純物を導入し、また、マスクパターンを除去した後、公知のリソグラフィー技術およびエッチング技術により、ｐ型シリコン層１３２に到達する貫通孔を酸化シリコン層１０６に形成する。次いで、用いたマスクパターンを除去した後、形成した各貫通孔に充填するように金属層を形成し、この金属層をパターニングすることで、図６Ｉに示すように、保護層１１１（ゲルマニウム層１０７）に接続する電極１４１およびｐ型シリコン層１３２に接続する電極１４２を形成する。これにより、シリコンコア１３１よりなるシリコン細線導波路と連結された縦型のｎ−ｉ−ｐフォトダイオード構造を持つゲルマニウム受光器を備える光検出器が完成する。
以上に説明した作製方法では、図２Ｂの平面図に示すように、酸化シリコン層１０２（シリコン基板１０１：図示せず）の上のゲルマニウム受光器となる領域に、先にゲルマニウム層１０７（ｐ型シリコン層１３２）を形成し、この後でシリコンコア１３１よりなるシリコン導波路、シリコン導波路機能デバイス２１１および２分岐素子２１２などを形成するようにした。従って、ゲルマニウム層１０７の形成工程では、シリコン導波路のシリコンコア１３１やクラッドとなる酸化シリコン層１０６は形成されていない。このため、シリコン導波路に損傷を与えることがない。このように、本実施の形態によれば、シリコン導波路デバイスの優れた特性を維持したまま、ゲルマニウム受光器と集積させることが可能になる。
また、本実施の形態においても、図３Ａに示すようなチャネル型の導波路に限らず、図３Ｂに示すようなリブ型の導波路にも適用可能である。
［実施の形態３］
次に、本発明の実施の形態３について説明する。まず、前述した実施の形態１と同様にし、図１Ｅに示すように、開口部１８１の底部に露出したｐ型シリコン層１３２の上に、選択的にゲルマニウム層１０７を形成する。
次に、本発明の実施の形態３について説明する。まず、前述した実施の形態１と同様にし、図１Ｅに示すように、開口部１８１の底部に露出したｐ型シリコン層１３２の上に、選択的にゲルマニウム層１０７を形成する。
次に、図７Ａに示すように、ゲルマニウム層１０７を保護するための保護層７１０を形成する。例えば、ＣＶＤ法により膜厚２０〜５０ｎｍ程度に酸化シリコンを堆積することで、保護層７１０を形成すればよい。
次に、よく知られたリソグラフィ技術により、ゲルマニウム層１０７に対応する領域の保護層７１０の上にレジストパターン１６１を形成する。レジストパターン１６１は、ゲルマニウム層１０７の領域より広い面積に形成する。次いで、レジストパターン１６１をマスクにして、保護層７１０および酸化シリコン層１０４を選択的にエッチングすることで、図７Ｂに示すように、ゲルマニウム層１０７の上に保護層７１１が配置され、ゲルマニウム層１０７の側部が、残った酸化シリコン層１０４で覆われた状態とする。また、ｐ型シリコン層１３２に対応する領域以外のシリコン層１０３の表面が露出した状態とする。
例えば、フッ化炭素系のエッチングガスを用いたドライエッチングを途中まで行うことで、保護層７１０および酸化シリコン層１０４の一部までを選択的にエッチング除去し、次いで、バッファードフッ酸を用いたウエットエッチングにより、残っている酸化シリコン層１０４を選択的に除去すればよい。これらの処理によれば、シリコン層１０３にはドライエッチングにおけるプラズマが照射されることがなく、シリコン層１０３を傷めることがない。この後、よく知られたアッシングや洗浄などの処理でレジストパターン１６１を除去する。
次いで、よく知られたリソグラフィ技術で、ゲルマニウム層１０７の領域以外の部分にマスクを形成し、よく知られたイオンインプラ技術を用いて入射するエネルギーの分布を制御することで、保護層７１１が形成されている状態で、選択的にゲルマニウム層１０７にｎ型不純物を導入する。この処理により、ゲルマニウム層１０７の上部の層をｎ型の半導体層とすることができ、ｐ型シリコン層１３２−ゲルマニウム層１０７の中層−ゲルマニウム層１０７の上層よりなるｐ−ｉ−ｎフォトダイオード構造を形成することができる。また、不純物導入の処理の伴う洗浄などの処理においても、ゲルマニウム層１０７は、保護層７１１により保護された状態が維持できる。
保護層７１１は、上述したように、ゲルマニウム層１０７が形成された後で行われる基板洗浄工程で用いられる薬品から、ゲルマニウム層１０７を保護する機能を担う。従って、保護層７１１（保護層７１０）は、ゲルマニウム層１０７が形成された直後に配置されていることが重要となる。また、保護層７１１は、シリコンをベースとする本実施の形態における製造方法において、他のプロセスとの適合性の高い材料を用いればよい。例えば、本実施の形態では、保護層７１１（保護層７１０）は、酸化シリコンや窒化シリコンなどの絶縁材料から構成されていればよい。また、保護層７１１（保護層７１０）は、ポリシリコンやアモルファスシリコンなどのシリコンから構成されていればよい。
次に、よく知られたリソグラフィ技術とエッチング技術を利用した従来と同様な作製方法を用いてシリコン層１０３をパターニングすることで、図７Ｃに示すように、シリコンコア１３１を形成する。なお、ｐ型シリコン層１３２は、このまま残るようにする。ここで、シリコンコア１３１は、一部がゲルマニウム層１０７の下のｐ型シリコン層１３２に接触するように形成する（図２Ｂ参照）。また、接触していなくても、微小な間隙を持って配置してもよい。これにより、シリコンコア１３１よりなる導波路を伝搬する光を、ゲルマニウム層１０７の下のｐ型シリコン層１３２を通じてゲルマニウム層１０７に吸収させることができる。なお、シリコンコア１３１の断面サイズは、幅３００〜６００ｎｍ、高さ１００〜３００ｎｍ程度であればよい。
次に、図７Ｄに示すように、酸化シリコン層１０２の上に酸化シリコン層１０６を形成し、酸化シリコン層１０６により、シリコンコア１３１およびｐ型シリコン層１３２，ゲルマニウム層１０７，保護層７１１などを備える光検出器の部分が埋め込まれるようにする。酸化シリコン層１０６は、シリコンコア１３１の上部クラッドとなり、これにより、シリコン導波路が形成された状態が得られる。
酸化シリコン層１０６の形成では、既に形成されているシリコンコア１３１が、酸化されることで形状が崩れ、また、屈折率が変化しないような条件で行うことが重要である。例えば、酸化シリコン層１０６をＣＶＤ法で形成する場合、よく知られた熱酸化がシリコンコア１３１に生じない範囲の温度で行う。一般に、シリコンの酸化プロセスは、８００〜１２００℃で行われている（非特許文献３参照）。従って、酸化性の雰囲気で行われるＣＶＤ法で酸化シリコン層１０６を形成する場合、少なくとも８００℃よりも低い温度を条件とすることが重要となる。また、酸化をより抑制するという観点では、安全を見て、６００℃以下の温度条件とすることが望ましいものと考えられる。
ここで、低温での酸化シリコン層１０６形成には、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法を用いることができる。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスとＯ2ガスとを２：１程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコン層１０６を堆積すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎで酸化シリコン層１０６を形成することができる。従って、シリコンコア１３１の酸化を抑制することができる。形成される酸化シリコン層１０６は、屈折率が１．４６程度となる。なお、ＥＣＲプラズマに限るものではなく、前述したように、シリコンコア１３１の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコン層１０６を形成してもよい。
次に、リソグラフィ技術とエッチング技術により、保護層７１１を貫通してゲルマニウム層１０７に到達する貫通孔を形成する。このように、保護層７１１に到達する貫通孔を形成し、また、マスクパターンを除去した後、公知のリソグラフィー技術およびエッチング技術により、ｐ型シリコン層１３２に到達する貫通孔を酸化シリコン層１０６に形成する。次いで、用いたマスクパターンを除去した後、形成した各貫通孔に充填するように金属層を形成し、この金属層をパターニングすることで、図７Ｅに示すように、ｎ型とされているゲルマニウム層１０７の上層に接続する電極１４１およびｐ型シリコン層１３２に接続する電極１４２を形成する。これにより、シリコンコア１３１よりなるシリコン細線導波路と連結された縦型のｎ−ｉ−ｐフォトダイオード構造を持つゲルマニウム受光器を備える光検出器が完成する。
なお、上述した実施の形態では、ＣＶＤ法で酸化シリコン膜を堆積して上部クラッド層を形成する場合について説明したが、これに限るものではない。例えば、クラッド層として酸窒化シリコン膜を用いることもできる。ＳｉＨ4，Ｏ2ガスにＮ2ガスを追加したガスを用いたＥＣＲプラズマＣＶＤ法により、酸化シリコン膜の場合と同じ方法を使って低温で酸窒化シリコン膜を堆積できる。この場合においても、前述同様に、シリコンコア１３１などにおける熱酸化が抑制される温度条件の範囲で堆積することが重要となる。
また、ＣＶＤ法に限らず、スパッタ法で堆積することで、上部クラッド層を形成する場合についても、本発明が適用可能である。スパッタ法によっても、シリコンコアにおける熱酸化が抑制される温度条件の範囲で、酸化シリコン膜や酸窒化シリコン膜を形成することができる。また、コアは、単結晶シリコンに限るものではなく、多結晶シリコン、アモルファスシリコンであってもよいことはいうまでもない。
１０１…シリコン基板、１０２…酸化シリコン層、１０３…シリコン層、１０４…酸化シリコン層、１０５…レジスト層、１０６…酸化シリコン層、１０７…ゲルマニウム層、１１０…保護層、１１１…保護層、１２１…レジストパターン、１２２…開口部、１３１…シリコンコア、１３２…ｐ型シリコン層、１４１，１４２…電極、１５１…レジストパターン、１５２…開口部、１６１…レジストパターン、１８１…開口部。
Claims (7)
- 酸化シリコンからなる下部クラッド層の上にシリコン層を備える基板の前記シリコン層の一部に第１導電型の不純物が導入された第１導電型シリコン層を形成する工程と、
前記第１導電型シリコン層の上にゲルマニウムからなるゲルマニウム層を形成する工程と、
前記ゲルマニウム層の上に第２導電型の半導体層を形成し、前記第１導電型シリコン層，前記ゲルマニウム層，および前記第２導電型の半導体層より構成されたゲルマニウム光受光器を形成する工程と、
前記シリコン層をパターニングして一端が前記第１導電型シリコン層に接続するコアを形成する工程と、
前記コアを覆う上部クラッド層を形成する工程と
を少なくとも備え、
前記シリコン層の上に前記第１導電型シリコン層の上部に開口部を有するマスクパターンを形成し、
前記マスクパターンをマスクとして前記第１導電型シリコン層の上に選択的にゲルマニウムを堆積して前記ゲルマニウム層を形成し、
前記コアの形成は、前記ゲルマニウム層を形成した後に行うことを特徴とする光検出器の製造方法。 - 酸化シリコンからなる下部クラッド層の上にシリコン層を備える基板の前記シリコン層の一部に第１導電型の不純物が導入された第１導電型シリコン層を形成する工程と、
前記第１導電型シリコン層の上にゲルマニウムからなるゲルマニウム層を形成する工程と、
前記ゲルマニウム層の上に第２導電型の半導体層を形成し、前記第１導電型シリコン層，前記ゲルマニウム層，および前記第２導電型の半導体層より構成されたゲルマニウム光受光器を形成する工程と、
前記シリコン層をパターニングして一端が前記第１導電型シリコン層に接続するコアを形成する工程と、
前記コアを覆う上部クラッド層を形成する工程と
を少なくとも備え、
前記シリコン層の上にゲルマニウムを堆積してゲルマニウム膜を形成し、
前記ゲルマニウム膜をパターニングして前記第１導電型シリコン層の上にゲルマニウムからなる前記ゲルマニウム層を形成し、
前記コアの形成は、前記ゲルマニウム層を形成した後に行うことを特徴とする光検出器の製造方法。 - 請求項１または２記載の光検出器の製造方法において、
酸化シリコンもしくは酸窒化シリコンを前記コアにおける熱酸化が抑制される温度条件の範囲で堆積することで前記上部クラッド層を形成する
ことを特徴とする光検出器の製造方法。 - 請求項３記載の光検出器の製造方法において、
前記酸化シリコンもしくは酸窒化シリコンの堆積は、ＥＣＲプラズマＣＶＤ法で行う
ことを特徴とする光検出器の製造方法。 - 請求項１〜４のいずれか１項に記載の光検出器の製造方法において、
前記第２導電型の半導体層は、シリコンもしくは前記ゲルマニウム層の上層から構成することを特徴とする光検出器の製造方法。 - 請求項５記載の光検出器の製造方法において、
前記第２導電型の半導体層は、シリコンから構成し、
前記ゲルマニウム層を形成した直後に前記ゲルマニウム層の上に、前記第２導電型の半導体層を形成する工程を備える
ことを特徴とする光検出器の製造方法。 - 請求項５記載の光検出器の製造方法において、
前記第２導電型の半導体層は、前記ゲルマニウム層の上層から構成し、
前記ゲルマニウム層を形成した直後に前記ゲルマニウム層の上に、絶縁材料もしくはシリコンからなる保護層を形成する工程を備える
ことを特徴とする光検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204525A JP5204059B2 (ja) | 2009-09-04 | 2009-09-04 | 光検出器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204525A JP5204059B2 (ja) | 2009-09-04 | 2009-09-04 | 光検出器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011053593A JP2011053593A (ja) | 2011-03-17 |
| JP5204059B2 true JP5204059B2 (ja) | 2013-06-05 |
Family
ID=43942627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009204525A Expired - Fee Related JP5204059B2 (ja) | 2009-09-04 | 2009-09-04 | 光検出器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5204059B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5969811B2 (ja) * | 2011-05-09 | 2016-08-17 | アイメックＩｍｅｃ | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 |
| US8995805B2 (en) * | 2012-04-20 | 2015-03-31 | Micron Technology, Inc. | Method and apparatus providing a coupled photonic structure |
| US9684131B2 (en) * | 2014-04-04 | 2017-06-20 | Huawei Technologies., Ltd. | Apparatus and method for an optical switch having a 2×1 multi-mode interferometer and photodetector |
| JP7318434B2 (ja) * | 2019-09-09 | 2023-08-01 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4220421B2 (ja) * | 2004-03-23 | 2009-02-04 | 日本電信電話株式会社 | 導波路型光源 |
| JP2008014808A (ja) * | 2006-07-06 | 2008-01-24 | Konica Minolta Medical & Graphic Inc | シンチレータプレートの製造方法及びシンチレータプレート |
| JP2008140808A (ja) * | 2006-11-30 | 2008-06-19 | Kazumi Wada | 光検出器 |
| WO2009020432A1 (en) * | 2007-08-08 | 2009-02-12 | Agency For Science, Technology And Research | An electro-optic device and a method for manufacturing the same |
| US8895958B2 (en) * | 2009-12-01 | 2014-11-25 | National University Corporation Hokkaido University | Light emitting element and method for manufacturing same |
-
2009
- 2009-09-04 JP JP2009204525A patent/JP5204059B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011053593A (ja) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6048578B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP5773410B2 (ja) | シリコンベース電気光学装置 | |
| US8410566B2 (en) | Application of electrical field power to light-transmitting medium | |
| JP2748914B2 (ja) | 光検出用半導体装置 | |
| JP6184539B2 (ja) | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 | |
| JP5370857B2 (ja) | ゲルマニウム受光器およびその製造方法 | |
| JP5761754B2 (ja) | 光モジュールおよびその製造方法 | |
| WO2007061986A1 (en) | High speed and low loss gesi/si electro-absorption light modulator and method of fabrication using selective growth | |
| JP6118834B2 (ja) | モード変換素子及び光機能素子 | |
| CA2365499C (en) | High speed and high efficiency si-based photodetectors using waveguides formed with silicides for near ir applications | |
| JP6527611B1 (ja) | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 | |
| JP5152874B2 (ja) | 光検出器の製造方法 | |
| JP5204059B2 (ja) | 光検出器の製造方法 | |
| JP4914396B2 (ja) | 光導波路の作製方法 | |
| JP6560153B2 (ja) | 光モジュールおよびその製造方法 | |
| WO2008080428A1 (en) | Waveguide photodetector in germanium on silicon | |
| JP2004258119A (ja) | 可変光減衰器 | |
| JP5065333B2 (ja) | 可変光減衰器 | |
| JP2010212469A (ja) | 光検出器およびそれを備えた光集積回路装置 | |
| JP6726248B2 (ja) | 半導体受光素子、及び光電融合モジュール | |
| JP7201082B2 (ja) | 光モジュールおよびその製造方法 | |
| US11966078B2 (en) | Optoelectronic device and method of manufacture thereof | |
| CN108051972B (zh) | 一种波长无关高消光比的硅光子调制器 | |
| JP4091476B2 (ja) | 光検出器及び光検出器内蔵シリコン光導波路 | |
| US20090196546A1 (en) | Optical Integrated Circuit, Opto-Electronic Integrated Circuit and Manufacturing Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5204059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |