JP6184539B2 - 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 - Google Patents
半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 Download PDFInfo
- Publication number
- JP6184539B2 JP6184539B2 JP2016028500A JP2016028500A JP6184539B2 JP 6184539 B2 JP6184539 B2 JP 6184539B2 JP 2016028500 A JP2016028500 A JP 2016028500A JP 2016028500 A JP2016028500 A JP 2016028500A JP 6184539 B2 JP6184539 B2 JP 6184539B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- receiving element
- semiconductor light
- light receiving
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体受光素子、光電融合モジュール、半導体受光素子の製造方法に関し、例えば、光ファイバ通信で使用される半導体受光素子や、光回路及び電気回路を融合した光電融合モジュールに関する。
現在、導入が進展しているＦＴＴＨ（Fiber to the Home）システム、特にＰＯＮ（Passive Optical Network）システムは、１本の光ファイバで双方向通信を行う一芯双方向通信モジュールを使用することが多い。この一芯双方向通信モジュールは、従来、個別に実装していたＬＤ（Laser Diode）やＰＤ（Photo Diode）等の電子デバイスを、光回路の基板表面に実装することにより小型化を実現している。
光回路は、Ｓｉを材料として用いる光導波路を採用している。例えば、Ｓｉをコアとして用い、且つＳｉよりも極めて屈折率が小さいＳｉＯ２をクラッドとして用いたＳｉ細線導波路が知られている。
Ｓｉ細線導波路は、コアとクラッドとの屈折率差が極めて大きいために、光をコアに強く閉じ込めることが可能である。その結果、Ｓｉ細線導波路を用いた光学装置は、例えば、曲げ半径を１μｍ程度まで小さくした、小型の曲線導波路等、非常に微細なサブミクロンオーダの導波路を形成することが可能である。そのため、Ｓｉ細線導波路は、Ｓｉ電子デバイスと光デバイスとを同一のチップ上で融合することができる可能性を秘めた技術として注目されている。
Ｓｉ細線導波路は、コアとクラッドとの屈折率差が極めて大きいために、光をコアに強く閉じ込めることが可能である。その結果、Ｓｉ細線導波路を用いた光学装置は、例えば、曲げ半径を１μｍ程度まで小さくした、小型の曲線導波路等、非常に微細なサブミクロンオーダの導波路を形成することが可能である。そのため、Ｓｉ細線導波路は、Ｓｉ電子デバイスと光デバイスとを同一のチップ上で融合することができる可能性を秘めた技術として注目されている。
ところで、非特許文献１は、リブ型導波路に導波路型のＰＩＮ構造のフォトダイオード（以下、ＰＩＮ−ＰＤとも称する）を集積する技術を開示している。この集積技術は、ＳＯＩ（Silicon On Insulator）ウエハのトップＳｉ層を半導体プロセスにより成形したＳｉコアを光導波路とし、テーパ導波路を介した端部に対して不純物添加することでｐ型、又はｎ型の導電型を持たせた構造を採用している。そして、ＰＩＮ−ＰＤは、Ｓｉコアの導電型を持たせた部分の領域と、その領域に、例えば、Ｇｅを積層し、積層されたＧｅ表面に不純物を添加することでＳｉコアと逆の導電型（Ｓｉがｐ型ならｎ型、Ｓｉがｎ型ならｐ型）をＧｅに持たせた領域と、ｐ型領域とｎ型領域の中間に設けたｉ型領域とを備えた構造を採用している。
また、非特許文献２は、Ｓｉ導波路を集積した集積ＳＡＣＭ構造のアバランシェフォトダイオード（以下、ＡＰＤとも称する。）を開示している。ここで、集積ＳＡＣＭ構造は、吸収（Absorption）領域と、チャージ（Charge）領域と、増倍（Multiplication）領域とが分離（Separate）されたものをいう。
このように、Ｓｉ導波路にＳＡＣＭ構造のＡＰＤを集積する集積技術は、ＳＯＩ基板のトップＳｉ層によるＳｉスラブ導波路上にＳＡＣＭ構造を構築する必要があり、受光素子集積により生じるトップＳｉ層の表面と、その表面に形成される半導体層の表面との段差が問題になる。この段差は、非特許文献２では１．３μｍである。つまり、ｐ−Ｇｅ層の厚（０．１μｍ）と、ｉ−Ｇｅ層の厚み（０．５μｍ）と、ｐ＋Ｓｉ層の厚み（０．１μｍ）と、ｉ−Ｓｉ層の厚み（０．６μｍ）との和が１．３μｍである。
非特許文献３は、非特許文献２と同様に、ＳＡＣＭ構造のＡＰＤを開示している。非特許文献３に開示されているＡＰＤは、Ｓｉスラブ導波路にイオン注入を施し、これをチャージ領域とすることで、Ｓｉスラブ導波路上には吸収領域だけ形成してＳｉスラブ導波路上の段差を小さくしている。これにより、非特許文献３では、受光素子集積により生じるトップＳｉ層（ｉ−Ｓｉ層，ｐ−Ｓｉ層）上の段差は、ｉ−Ｇｅ層の厚み０．３８μｍとｐ＋―Ｇｅ層の厚み０．１２μｍとの和０．５μｍである。この段差は、ＳＯＩウエハのトップＳｉ層の厚み２２０ｎｍに近い。
Tao Yin，et.al,"31GHz Ge n-i-p waveguide photodetectors on Silicone-on-Insulator substrate",OPTICS EXPRESS,Vol.15,No.21，2007，pp.13965-13971
Zhihong et.al,"Ge/Si Waveguide Avalanche Photodiodes"IEEE Group Four Photonics，2010，FA2，p.320,321
Shiyang et.al,"Waveguided Ge/Si Avalanche Photodiode With Separete Vertical SEG-Ge Absorption,Lateral Si Charge,and Multiplication Configuration"IEEE ELECTRON DEVICE LETTERS,VOL.30，No.9，2009，pp.934-936
ところで、一般に、Ｓｉ電子デバイスと光デバイスとを集積する量産工場は、ＳＯＩ基板のトップＳｉ層をＳｉコアに加工するプロセスに最も高い加工精度を求めている。このため、その量産工場は、半導体プロセス全体をＳｉコア加工にチューニングすることが多い。したがって、Ｓｉスラブ導波路上に集積される受光素子の段差がＳＯＩ基板のトップＳｉ層の厚さ、例えば２２０ｎｍと同程度であれば、量産工場での集積が可能であるが、それを超える段差になると、量産工場で受光素子を集積することができない。つまり、非特許文献２が開示するＡＰＤは量産工場で集積することが不可能な受光素子であるといえる。
そこで、Ｓｉ電子デバイスと光導波路等の光デバイスとを集積する量産工場は、段差がＳＯＩウエハのトップＳｉ層の厚み２２０ｎｍに近い、非特許文献３に開示されている技術を使うことが考えられる。
しかしながら、チャージ層（ｐ−Ｓｉ層）の厚さは、非特許文献３の技術が２００ｎｍであるのに対して、非特許文献２の技術が１００ｎｍである。つまり、非特許文献３の技術は、チャージ層（チャージ領域）が非特許文献２の技術よりも厚いので、チャージ領域に流れる電流経路が長い。このため、非特許文献３の技術は、例えば、１)Ｇｅ吸収領域で発生したキャリア（電子）がチャージ層を拡散して通過するのに時間を要し、動作速度が遅くなる、２）チャージ層での電圧降下を考慮する必要があるので、増倍に必要な印加電圧が高くなる、３）キャリアがチャージ層をドリフトする間に再結合する確率が高くなるため、所望の受光感度が得られにくい、等の問題を有している。
しかしながら、チャージ層（ｐ−Ｓｉ層）の厚さは、非特許文献３の技術が２００ｎｍであるのに対して、非特許文献２の技術が１００ｎｍである。つまり、非特許文献３の技術は、チャージ層（チャージ領域）が非特許文献２の技術よりも厚いので、チャージ領域に流れる電流経路が長い。このため、非特許文献３の技術は、例えば、１)Ｇｅ吸収領域で発生したキャリア（電子）がチャージ層を拡散して通過するのに時間を要し、動作速度が遅くなる、２）チャージ層での電圧降下を考慮する必要があるので、増倍に必要な印加電圧が高くなる、３）キャリアがチャージ層をドリフトする間に再結合する確率が高くなるため、所望の受光感度が得られにくい、等の問題を有している。
このため、チャージ層の厚みをＳＯＩウエハのトップＳｉ層の厚みに維持したまま、非特許文献３の技術よりも、電流経路を短くする必要がある。ところで、特許文献３の技術は、ｐ−Ｓｉ層の中心部の方が両側よりも電流の経路長が長い。つまり、特許文献３の技術よりも短くすべき電流経路は、ｐ−Ｓｉ層（チャージ領域）の電流経路の平均長さ（実効長）である。
本発明は、このような問題点を解決するためになされたものであり、吸収領域の基板反対側表面と、増倍領域の基板反対側表面との段差を小さくしつつ、チャージ領域の電流経路の実効長を短くすることができる半導体受光素子、光電融合モジュール、半導体受光素子の製造方法を提供することを目的とする。
前記目的を達成するために、第１発明の半導体受光素子は、信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、前記信号光を吸収する吸収領域（１０８）とチャージ領域（１０５ａ）と増倍領域（１０６）とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接した領域を含み、前記吸収領域の下部に形成された真性半導体領域をさらに有し、前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、前記吸収領域は、前記リセス（１０７）に積層されていることを特徴とする。なお、（ ）内の文字や符号は、例示である（以下、同様）。
チャージ領域に形成されたリセスは、吸収領域の基板反対側表面と、増倍領域の基板反対側表面との段差を小さくする。また、リセスは、チャージ領域（１０５ａ）、及び介挿領域（１０５ｂ）を形成し、チャージ領域の方が介挿領域よりも電流経路が短いので、全体として実効的な電流経路を短くする。
本発明の第２発明は、信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、前記信号光を吸収する吸収領域（１０８）とチャージ領域（１０５ａ）と増倍領域（１０６）とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接して形成されており、前記吸収領域は、前記チャージ領域に隣接して形成されたリセスに積層されており、前記チャージ領域は、第１導電型の極性を有し、前記吸収領域に平行する一方の隣接領域に形成されたものであり、前記吸収領域に対して、前記チャージ領域の反対側に形成された第１導電型のコンタクト領域（１１７）と、前記吸収領域の下部に形成された真性半導体領域（１０３）とをさらに備え、前記リセスは、前記チャージ領域、前記真性半導体領域、及び前記第１導電型のコンタクト領域に対して形成されていることを特徴とする。
本発明の第４発明は、信号光を受光する導波路か形成されている導波路型の半導体受光素子と、前記信号光を前記導波路まで導光する光導波路との双方が支持基板上に一体形成された光電融合モジュールであって、前記半導体受光素子は、前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接した領域を含み、前記吸収領域の下部に形成された真性半導体領域をさらに有し、前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、前記吸収領域は、前記リセスに積層されており、前記光導波路は、コアが前記増倍領域と一体形成されていることを特徴とする。
本発明の第５発明は、信号光を受光する導波路がＳＯＩ基板に形成されている導波路型の半導体受光素子の製造方法であって、前記半導体受光素子は、前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、前記吸収領域の下部に形成された真性半導体領域をさらに有し、前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、前記吸収領域は、前記リセスに積層されており、前記光導波路と、前記チャージ領域と、前記チャージ領域の隣接領域に配設された増倍領域とを、前記ＳＯＩ基板のＳｉ層に形成するＳｉ層形成過程と、前記チャージ領域に隣接してリセスを形成するリセス形成過程と、前記リセスにＧｅの吸収領域を成長する吸収領域成長過程と、を備えることを特徴とする。
本発明によれば、吸収領域の基板反対側表面と、増倍領域の基板反対側表面との段差を小さくしつつ、チャージ領域に流れる電流の実効長を短くすることができる。
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
（第１実施形態）
（構成の説明）
図１は、本発明の第１実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図であり、図２は、その平面図である。つまり、図１は、ｚ軸を光の進行方向にしたときの（図２参照）、ｘ−ｙ断面図である。また、図２は、ｘ−ｚ平面図であるが、ｐ−Ｇｅコンタクト領域１０９から下を覗いた図である。
（構成の説明）
図１は、本発明の第１実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図であり、図２は、その平面図である。つまり、図１は、ｚ軸を光の進行方向にしたときの（図２参照）、ｘ−ｙ断面図である。また、図２は、ｘ−ｚ平面図であるが、ｐ−Ｇｅコンタクト領域１０９から下を覗いた図である。
半導体受光素子１００は、支持基板としてのＳｉ基板１０１と、該Ｓｉ基板１０１の表面に堆積された下部クラッド１０２と、該下部クラッド１０２の表面に形成されたＳｉスラブ導波路１０３、ｎ−Ｓｉコンタクト領域１０４、リセス１０７を形成しているｐ−Ｓｉ領域１０５（ｐ−Ｓｉチャージ領域１０５ａ，介挿領域１０５ｂ）、及びノンドープの増倍領域１０６と、リセス１０７に積層されたｉ−Ｇｅ吸収領域１０８と、ｉ−Ｇｅ吸収領域１０８の基板反対側上部に形成されたｐ−Ｇｅコンタクト領域１０９と、これらを覆う上部クラッド１１１と、ｎ−Ｓｉコンタクト領域１０４に接触する２箇所のＡｌ電極１１０ａと、ｐ−Ｇｅコンタクト領域１０９に接触するＡｌ電極１１０ｂとを備える。なお、ｐ−Ｓｉ領域１０５の介挿領域１０５ｂは、下部クラッド１０２とｉ−Ｇｅ吸収領域１０８との間を介挿する領域を意味する。
図２において、Ｓｉスラブ導波路１０３と増倍領域１０６とＳｉ細線導波路１１５とテーパ導波路１１６とは、コアが同一のＳｉ層により一体形成されている。このため、Ｓｉ細線導波路１１５とテーパ導波路１１６との境界と、テーパ導波路１１６とＳｉスラブ導波路１０３との境界、Ｓｉスラブ導波路１０３と増倍領域１０６との境界は、破線で示している。
Ｓｉスラブ導波路１０３は、平面視長方形状であり、光軸に対して平行に配列している２本の増倍領域１０６、ｐ−Ｓｉ領域１０５等と併せて、光軸方向に光が導波される導波路を構成している。つまり、半導体受光素子１００は、導波路型のアバランシェフォトダイオードとして機能する。
テーパ導波路１１６は、Ｓｉスラブ導波路１０３を介して、ｐ−Ｓｉ領域１０５（ｐ−Ｓｉチャージ領域１０５ａ）に結合しており、信号光をｐ−Ｓｉ領域１０５まで導光する光導波路である。ｉ−Ｇｅ吸収領域１０８は、光軸を通っており、ｎ−Ｓｉコンタクト領域１０４、ｐ−Ｓｉ領域１０５、ノンドープの増倍領域１０６、Ａｌ電極１１０ａ等は、ｉ−Ｇｅ吸収領域１０８の両側に、光軸に対して平行に配列している。
図１の説明に戻り、Ｓｉ基板１０１は、例えば、厚さｔ１＝５２５μｍの支持基板である。下部クラッド１０２は、例えば、厚さｔ２＝３μｍのＳｉＯ２であり、Ｓｉ基板１０１の全面に堆積された絶縁層である。Ｓｉスラブ導波路１０３は、例えば、厚さｔ３＝３００ｎｍのＳｉである。Ｓｉスラブ導波路１０３は、光軸方向（ｚ方向）に形成されており、図１の断面図では、光軸中心に左右の２箇所に形成されている。
ｎ−Ｓｉコンタクト領域１０４は、Ｓｉスラブ導波路１０３と同一深さｔ３＝３００ｎｍの領域であり、例えば、キャリア濃度１×１０２０ｃｍ−３でＰ（リン）がイオン注入されている。ｐ−Ｓｉ領域１０５は、例えば、キャリア濃度１×１０１７ｃｍ−３でＢ（ホウ素）がイオン注入されている。つまり、ｐ−Ｓｉ領域１０５は、ｎ−Ｓｉコンタクト領域１０４よりもキャリア濃度が低く導電性が低い。また、ｐ−Ｓｉ領域１０５は、例えば、深さ（ｔ３−ｔ６）＝２５０ｎｍでリセス１０７が形成されている。リセス１０７を側面１０７ａと底面１０７ｂとで区別したとき、ｐ−Ｓｉ領域１０５は、ｘ方向両側のｐ−Ｓｉチャージ領域１０５ａと、厚さｔ６＝５０ｎｍの介挿領域１０５ｂとに区別される。ここで、介挿領域１０５ｂは、ｉ−Ｇｅ吸収領域１０８をエピタキシャル成長させるために、必要性が高いＳｉ層である。
増倍領域１０６は、ノンドープＳｉ（ｉ−Ｓｉ）であり、ｎ−Ｓｉコンタクト領域１０４とｐ−Ｓｉチャージ領域１０５ａとの間に形成されている。ｉ−Ｇｅ吸収領域１０８は、リセス１０７上に、例えば、厚さｔ７＝０．５μｍで形成されている。ｐ−Ｇｅコンタクト領域１０９は、ｉ−Ｇｅ吸収領域１０８の上部に、例えば、深さｔ８＝０．１６μｍ、キャリア濃度１×１０２０ｃｍ−３で形成されている。
Ａｌ電極１１０ａは、ｎ−Ｓｉコンタクト領域１０４の上に、例えば、厚さｔ４＝１μｍで形成され、Ａｌ電極１１０ｂは、ｐ−Ｇｅコンタクト領域１０９の上に、例えば、厚さｔ４＝１μｍで形成されている。
上部クラッド１１１は、厚さｔ９＝１μｍのＳｉＯ２からなり、Ｓｉスラブ導波路１０３とｉ−Ｇｅ吸収領域１０８とを覆い、Ａｌ電極１１０ａ，１１１ｂが露出するよう形成されている。
（動作の説明）
図３は、本発明の第１実施形態である半導体受光素子の動作を説明するための断面図であり、特に、図３（ａ）は、光軸に平行なｙ−ｚ断面図であり、図３（ｂ）は、光軸に垂直なｘ−ｙ断面図である。
本実施形態の半導体受光素子１００は、ＳＡＣＭ構造を有する導波路型アバランシェフォトダイオードと動作原理がほぼ同じである。
図３は、本発明の第１実施形態である半導体受光素子の動作を説明するための断面図であり、特に、図３（ａ）は、光軸に平行なｙ−ｚ断面図であり、図３（ｂ）は、光軸に垂直なｘ−ｙ断面図である。
本実施形態の半導体受光素子１００は、ＳＡＣＭ構造を有する導波路型アバランシェフォトダイオードと動作原理がほぼ同じである。
先ず、図３（ａ）に示す通り、Ｓｉ細線導波路１１５、及びＳｉスラブ導波路１０３を伝搬してきた信号光は、ｐ−Ｓｉチャージ領域１０５ａで屈折しつつ、ｉ−Ｇｅ吸収領域１０８にバットカップリングし、ｉ−Ｇｅ吸収領域１０８を伝搬する。なお、ｐ−Ｓｉ領域１０５の介挿領域１０５ｂは、長さが長いので、ｐ−Ｓｉチャージ領域１０５ａよりも電流が流れにくい。つまり、電子が流れる電流経路は、ｐ−Ｓｉチャージ領域１０５ａに限定される。リセス１０７が形成されていない非特許文献３の技術は、ｐ−Ｓｉ層の両側のｉ−Ｓｉ層側に電流が集中し、中心部の電流密度が小さくなる。つまり、非特許文献３の技術は、ｐ−Ｓｉ層の中心部の方が両側よりも電流の経路長が長く、ｐ−Ｓｉ層（チャージ領域）の電流経路の平均長さ（実効長）が本実施形態のｐ−Ｓｉ領域１０５よりも長い。言い換えれば、本実施形態のｐ−Ｓｉ領域１０５（ｐ−Ｓｉチャージ領域１０５ａ）は、実質的な厚さが非特許文献３の技術よりも薄い。
次に、図３（ｂ）に示す通り、ｉ−Ｇｅ吸収領域１０８は、信号光を吸収し、吸収された信号光がキャリアである電子と正孔とを発生させる。このとき、同図に示す通り、直流電源Ｅが逆バイアス（ｎ−Ｓｉコンタクト領域１０４側が正、ｐ−Ｇｅコンタクト領域１０９側が負）を印加すると、電子はｎ−Ｓｉコンタクト領域１０４の方向にドリフトし、正孔はｐ−Ｇｅコンタクト領域１０９の方向に、ｉ−Ｇｅ吸収領域１０８内部の電界に従ってドリフトする。つまり、ｉ−Ｇｅ吸収領域１０８で発生した電子は、ｐ−Ｓｉチャージ領域１０５ａ、及び増倍領域１０６を介して、ｎ−Ｓｉコンタクト領域１０４に流れる。
図４は、光軸に対して垂直であって、基板に平行な方向に対する、光軸からの距離と電界強度との関係を示す図である。
本実施形態の半導体受光素子１００は、ＳＡＣＭ構造を有し、ｐ−Ｓｉチャージ領域１０５ａが存在するために、ｉ−Ｇｅ吸収領域１０８の内部電界が低く抑えられる。ここで、ｎ−Ｓｉコンタクト領域１０４は、導電性が高いので、電界強度がほぼゼロになるが、ｐ−Ｓｉチャージ領域１０５ａは、キャリア密度が低く、導電性が低いので、電界強度が、ｘ方向の距離に従って、徐々にゼロに変化する。
本実施形態の半導体受光素子１００は、ＳＡＣＭ構造を有し、ｐ−Ｓｉチャージ領域１０５ａが存在するために、ｉ−Ｇｅ吸収領域１０８の内部電界が低く抑えられる。ここで、ｎ−Ｓｉコンタクト領域１０４は、導電性が高いので、電界強度がほぼゼロになるが、ｐ−Ｓｉチャージ領域１０５ａは、キャリア密度が低く、導電性が低いので、電界強度が、ｘ方向の距離に従って、徐々にゼロに変化する。
半導体受光素子１００は、ｉ−Ｇｅ吸収領域１０８の内部電界が低いので、逆バイアスを大きくしても、電界が主にｉ−Ｓｉ増倍領域１０６に印加され、ｉ−Ｇｅ吸収領域１０８では増倍が発生しにくく、壊れにくい特徴がある。
そして、ｉ−Ｇｅ吸収領域１０８で発生した電子は、ｐ−Ｓｉチャージ領域１０５ａをドリフトして通り抜け、ｉ−Ｓｉ増倍領域１０６に到達する。ｉ−Ｓｉ増倍領域１０６に到達した電子は、ｉ−Ｓｉ増倍領域１０６の高い内部電界によりドリフトが加速し、これにより雪崩増倍が発生して多数の電子が発生する。
ｉ−Ｓｉ増倍領域１０６で増倍した電子は、そのままドリフトしてｎ−Ｓｉコンタクト領域１０４へ到達し、Ａｌ電極１１０ａを介して発生電流として外部回路へ出力される。一方、ｉ−Ｇｅ吸収領域１０８で発生した正孔は、ｉ−Ｇｅ吸収領域１０８の内部電界によりドリフトして、ｐ−Ｇｅコンタクト領域１０９へ到達し、Ａｌ電極１１０ｂを通じて発生電流として外部回路へ出力される。
Ｓｉは、真性キャリア濃度がＧｅよりも低く、抵抗率が高い。このため、アバランシェフォトダイオードは、Ｓｉを増倍領域に用い、Ｇｅを吸収領域に用いた方が、より高い電界を印加でき、効率的である。また、半導体材料によって、各キャリアの増倍率に固有の値が存在する。例えば、Ｓｉは電子増倍率が正孔よりも１０倍程度大きいので、ｉ−Ｓｉ増倍領域が電子を増倍できるように、アバランシェフォトダイオードは、Ｇｅ側をｐ型にし、Ｓｉ側をｎ型にするのが効率的である。
（ＰＩＮ−ＰＤとＡＰＤとの比較）
ここで、ＰＩＮ−ＰＤとＡＰＤ（特に、ＳＡＣＭ構造のＡＰＤ）とを比較する。
ＰＩＮ−ＰＤの受光感度Ｒ（ＰＤへの入力光パワーＰｉｎで発生電流Ｉｐｈを除した値［Ａ／Ｗ］）は、一般に、電子素量をｅ［Ｃ］、外部量子効率をη、プランク定数をｈ［ｍ２ｋｇ／ｓ］、光の振動数をν［／ｓ］とすると、次式で表される。
Ｒ＝ｅη／ｈν
上式から、波長１４９０ｎｍの光を受光する場合、外部量子効率を理想状態の１にまで高めることができたとしても、ＰＩＮ−ＰＤでは受光感度は約１．２［Ａ／Ｗ］が上限である。
ここで、ＰＩＮ−ＰＤとＡＰＤ（特に、ＳＡＣＭ構造のＡＰＤ）とを比較する。
ＰＩＮ−ＰＤの受光感度Ｒ（ＰＤへの入力光パワーＰｉｎで発生電流Ｉｐｈを除した値［Ａ／Ｗ］）は、一般に、電子素量をｅ［Ｃ］、外部量子効率をη、プランク定数をｈ［ｍ２ｋｇ／ｓ］、光の振動数をν［／ｓ］とすると、次式で表される。
Ｒ＝ｅη／ｈν
上式から、波長１４９０ｎｍの光を受光する場合、外部量子効率を理想状態の１にまで高めることができたとしても、ＰＩＮ−ＰＤでは受光感度は約１．２［Ａ／Ｗ］が上限である。
ＡＰＤは、ダイオードの雪崩降伏現象を利用し、ＰＩＮ−ＰＤよりも高い受光感度を得ることができる半導体受光素子である。ＰＩＮ−ＰＤであっても、バイアスを深くすることによって、光吸収領域において、雪崩増倍が生じる。したがって、Ｇｅ−ＰＤは、ｉ−Ｇｅ層に高い電界が印加され、ｉ−Ｇｅ層で雪崩増倍が生じていることになる。しかしながら、Ｇｅは、耐圧が低く、Ｓｉよりも低い電界で絶縁破壊を起こしてしまう。この絶縁破壊を抑制するために、開発されたのがＳＡＭ（Separeted Absorption and Multiplication Layer）構造である。このＳＡＭ構造は、光吸収領域と増倍領域とが分離された構造であり、増倍領域にＳｉを用いることで、Ｇｅに比べて高抵抗なＳｉに高い電界を印加することができ、Ｇｅの絶縁破壊を抑制することができる。
しかしながら、ＳＡＭ構造は、Ｓｉで高効率な雪崩増倍が得られるだけの電界を印加すると、Ｇｅにも相当高い電界が印加されることになり、Ｇｅが絶縁破壊されやすくなる問題点が残っている。この問題点を解決するために、開発されたのがＳＡＣＭ構造である。ＳＡＣＭ構造は、光吸収領域のコンタクト領域と同じ極性のチャージ領域（例えば、ｐ−Ｇｅならｐ−Ｓｉ）を光吸収領域と増倍領域との間に設けている。ＳＡＣＭ構造は、チャージ領域が光吸収領域に高い電界が印加されることを抑制し、Ｇｅの絶縁破壊を抑制しつつ、Ｓｉで高効率な雪崩増倍を得ることができる。
（製造方法の説明）
図５は、本発明の第１実施形態である半導体受光素子の製造方法を説明するためのフローチャートである。
製造者又は製造装置は、まず、ＳＯＩ基板を準備し（Ｓ１）、Ｓｉスラブ導波路を形成し（Ｓ３）、ｎ−Ｓｉコンタクト領域を形成し（Ｓ５）、ｎ−Ｓｉチャージ領域を形成する（Ｓ７）。次に、製造者又は製造装置は、形成されたＳＯＩ基板のトップＳｉ層に対して、リセスを形成し（Ｓ９）、ｉ−Ｇｅ吸収領域を選択成長する（Ｓ１１）。次に、製造者又は製造装置は、ｐ−Ｇｅコンタクト領域を形成し（Ｓ１３）、上部クラッド層を堆積し（Ｓ１５）、コンタクトホール形成後（Ｓ１７）、ｐ−Ｇｅコンタクト領域に接Ａｌ電極を合する（Ｓ１９）。
図５は、本発明の第１実施形態である半導体受光素子の製造方法を説明するためのフローチャートである。
製造者又は製造装置は、まず、ＳＯＩ基板を準備し（Ｓ１）、Ｓｉスラブ導波路を形成し（Ｓ３）、ｎ−Ｓｉコンタクト領域を形成し（Ｓ５）、ｎ−Ｓｉチャージ領域を形成する（Ｓ７）。次に、製造者又は製造装置は、形成されたＳＯＩ基板のトップＳｉ層に対して、リセスを形成し（Ｓ９）、ｉ−Ｇｅ吸収領域を選択成長する（Ｓ１１）。次に、製造者又は製造装置は、ｐ−Ｇｅコンタクト領域を形成し（Ｓ１３）、上部クラッド層を堆積し（Ｓ１５）、コンタクトホール形成後（Ｓ１７）、ｐ−Ｇｅコンタクト領域に接Ａｌ電極を合する（Ｓ１９）。
図６Ａ乃至図６Ｊは、第１実施形態の半導体受光素子の製造方法の一例を説明するための工程図である。半導体受光素子１００は、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１の表面にＳｉＯ２による下部クラッド１０２とトップＳｉ層１１２を積層したＳＯＩ基板１１３を準備する（図６Ａ、Ｓ１）。次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図６Ｂ、Ｓ３）。
まず、製造者又は製造装置は、Ｓｉ基板１０１の表面にＳｉＯ２による下部クラッド１０２とトップＳｉ層１１２を積層したＳＯＩ基板１１３を準備する（図６Ａ、Ｓ１）。次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図６Ｂ、Ｓ３）。
次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉコンタクト領域１０４を２箇所形成する（図６Ｃ、Ｓ５）。
次に、製造者又は製造装置は、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、２か所形成したｎ−Ｓｉコンタクト領域１０４の間で、増倍領域１０６が形成されるように間隔を開けて、例えば、Ｂ（ホウ素）をイオン注入し、ｐ−Ｓｉ領域１０５を形成する（図６Ｄ、Ｓ７）。
次に、製造者又は製造装置は、フォトリソグラフィ、及びドライエッチングによって、ｐ−Ｓｉ領域１０５をパターニングして、側面がテーパ形状のリセス１０７を形成する（図６Ｅ、Ｓ９）。このときのｐ−Ｓｉ領域１０５のドライエッチングは、次工程のＧｅ選択成長に鑑み、例えば、ＳｉＯ２膜をハードマスクとして用いる。
次に、製造者又は製造装置は、リセス１０７上にｉ−Ｇｅ吸収領域１０８を選択成長させる（図６Ｆ、Ｓ１１）。このとき、前工程のハードマスク（例えばＳｉＯ２膜）がＧｅ成長の選択マスクとして作用し、リセスのみにＧｅを成長させることができる。次に、製造者又は製造装置は、フォトリソグラフィによるレジストマスクを用いて、ｉ−Ｇｅ吸収領域１０８の上面に部分的に、例えば、Ｂ（ホウ素）をイオン注入して、厚さｔ８＝０．１６μｍのｐ−Ｇｅコンタクト領域１０９を形成する（図６Ｇ、Ｓ１３）。
次に、製造者又は製造装置は、化学気相成長法により、例えば、ＳｉＯ２膜を厚さｔ９＝１μｍに堆積させて上部クラッド１１１とする（図６Ｈ、Ｓ１５）。次に、製造者又は製造装置は、フォトリソグラフィ、及びドライエッチングにより、上部クラッド１１１をパターニングして、ｎ−Ｓｉコンタクト領域１０４とｐ−Ｇｅコンタクト領域１０９上にコンタクトホール１１４を形成する（図６Ｉ、Ｓ１７）。
最後に、製造者又は製造装置は、コンタクトホール１１４を覆うようにＡｌ膜をスパッタにて形成し、フォトリソグラフィ及びドライエッチングによるパターニングを行い、厚さｔ４＝１μｍのＡｌ電極１１０ａ，１１０ｂとすることで、本実施形態の半導体受光素子１００が製造される（図６Ｊ、Ｓ１９）。
（効果の説明）
以上説明したように、本実施形態の半導体受光素子１００（ＳＡＣＭ構造を有する導波路型のアバランシェフォトダイオード）は、ｐ−Ｓｉ領域１０５にリセス１０７を形成し、当該リセス１０７にｉ−Ｇｅ吸収領域１０８を形成している。この形成により、ＳＯＩ基板１１３のトップＳｉ層１１２（図６Ａ）を加工したＳｉスラブ導波路１０３の上面と、ｉ−Ｇｅ吸収領域１０８の上面との段差ｔ９（図１）は、（ｉ−Ｇｅ吸収領域１０８の厚さｔ７＝０．５μｍ）−｛リセス１０７の深さ（ｔ３−ｔ６）＝２５０ｎｍ｝＝２５０ｎｍである。この段差ｔ９は、ＳＯＩ基板１１３のトップＳｉ層１１２の厚さｔ３＝３００ｎｍよりも小さい。このため、量産設備は、半導体プロセス全体をＳｉコア加工にチューニングしていたとしても、Ｓｉ電子デバイスと導波路等の光デバイスとを容易に集積することができる。
以上説明したように、本実施形態の半導体受光素子１００（ＳＡＣＭ構造を有する導波路型のアバランシェフォトダイオード）は、ｐ−Ｓｉ領域１０５にリセス１０７を形成し、当該リセス１０７にｉ−Ｇｅ吸収領域１０８を形成している。この形成により、ＳＯＩ基板１１３のトップＳｉ層１１２（図６Ａ）を加工したＳｉスラブ導波路１０３の上面と、ｉ−Ｇｅ吸収領域１０８の上面との段差ｔ９（図１）は、（ｉ−Ｇｅ吸収領域１０８の厚さｔ７＝０．５μｍ）−｛リセス１０７の深さ（ｔ３−ｔ６）＝２５０ｎｍ｝＝２５０ｎｍである。この段差ｔ９は、ＳＯＩ基板１１３のトップＳｉ層１１２の厚さｔ３＝３００ｎｍよりも小さい。このため、量産設備は、半導体プロセス全体をＳｉコア加工にチューニングしていたとしても、Ｓｉ電子デバイスと導波路等の光デバイスとを容易に集積することができる。
また、半導体受光素子１００は、ｐ−Ｓｉ領域１０５にリセス１０７を形成することにより、ｐ−Ｓｉチャージ領域１０５ａに電子が流れるようになる。つまり、半導体受光素子１００は、ｐ−Ｓｉチャージ領域１０５ａの幅を実効的に薄くすることができるので、先に示した複数の課題を解決することができる。つまり、半導体受光素子１００は、
１．Ｇｅ吸収領域で発生したキャリアがｐ−Ｓｉチャージ領域１０５ａをドリフトして通過するので、通過に時間を要すことがなく、動作速度は速くなる。つまり、キャリア（電子）は、ｐ−Ｓｉチャージ領域１０５ａに流れるので、実効的な電流経路が短い。
２．ｐ−Ｓｉチャージ領域１０５ａでの電圧降下が小さいので、増倍に必要な印加電圧を低く抑えられる。
３．キャリア（電子）がｐ−Ｓｉチャージ領域１０５ａをドリフトする間の再結合確率が小さいため、所望の受光感度を得やすい。
１．Ｇｅ吸収領域で発生したキャリアがｐ−Ｓｉチャージ領域１０５ａをドリフトして通過するので、通過に時間を要すことがなく、動作速度は速くなる。つまり、キャリア（電子）は、ｐ−Ｓｉチャージ領域１０５ａに流れるので、実効的な電流経路が短い。
２．ｐ−Ｓｉチャージ領域１０５ａでの電圧降下が小さいので、増倍に必要な印加電圧を低く抑えられる。
３．キャリア（電子）がｐ−Ｓｉチャージ領域１０５ａをドリフトする間の再結合確率が小さいため、所望の受光感度を得やすい。
（第２実施形態）
第１実施形態の半導体受光素子１００は、Ｓｉ基板１０１に対して、縦方向に電流を流す縦型デバイスであったが、Ｓｉ基板１０１に対して平行な面内であって、光軸に対して垂直な方向に電流を流す横型デバイスとして構成することができる。
（構成の説明）
図７は、本発明の第２実施形態である半導体受光素子の光軸に対して垂直な断面図である。つまり、図７は、信号光の方向をｚ方向としたときのｘ−ｙ断面図である。
第１実施形態の半導体受光素子１００は、Ｓｉ基板１０１に対して、縦方向に電流を流す縦型デバイスであったが、Ｓｉ基板１０１に対して平行な面内であって、光軸に対して垂直な方向に電流を流す横型デバイスとして構成することができる。
（構成の説明）
図７は、本発明の第２実施形態である半導体受光素子の光軸に対して垂直な断面図である。つまり、図７は、信号光の方向をｚ方向としたときのｘ−ｙ断面図である。
本実施形態の半導体受光素子１５０は、第１実施形態の半導体受光素子１００の縦型構造ではなく、横型構造であり、２つのＡｌ電極１１０ａ，１１０ａに逆バイアスを印加している。
半導体受光素子１５０は、第１実施形態の半導体受光素子１００に比較して、ｉ−Ｇｅ吸収領域１０８の上部にコンタクト領域、及びＡｌ電極が存在していない。半導体受光素子１００は、ｎ−Ｓｉコンタクト領域１０４が両側に存在していたが、半導体受光素子１５０は、一方がｎ−Ｓｉコンタクト領域１０４であるが、他方がｐ−Ｓｉコンタクト領域１１７である点で相違する。このｐ−Ｓｉコンタクト領域１１７は、キャリア濃度が、例えば１×１０２０ｃｍ−３であり、ｎ−Ｓｉコンタクト領域１０４と共通する。つまり、ｎ−Ｓｉコンタクト領域１０４は、光軸に対して垂直な断面視で、ｉ−Ｇｅ吸収領域１０８の一方の側面側に増倍領域１０６を介して形成されており、ｐ−Ｓｉコンタクト領域１１７は、他方の側面に形成されている。
また、半導体受光素子１００のｐ−Ｓｉ領域１０５は、リセス１０７によって、ｐ−Ｓｉチャージ領域１０５ａ、及び介挿領域１０５ｂに区別されていたが、半導体受光素子１５０は、ｐ−Ｓｉ領域１０５の介挿領域１０５ｂの代わりに、Ｓｉスラブ導波路１０３が形成されている点で相違する。つまり、ｐ−Ｓｉチャージ領域１０５ａは、光軸に対して垂直な断面視でＬ字状に形成されており、ｉ−Ｇｅ吸収領域１０８の一方の側面側にのみ設けられている。
また、増倍領域１０６は、ｐ−Ｓｉチャージ領域１０５ａの隣接領域であって、吸収領域１０８や光軸に対して反対側の領域に形成されている。リセス１０７は、ｐ−Ｓｉチャージ領域１０５ａ、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉコンタクト領域１１７に対して形成されている。なお、Ｓｉスラブ導波路１０３は、テーパ導波路１１６と同一のｉ−Ｓｉ（真性半導体）で形成されている。
（動作の説明）
図８は、本発明の第２実施形態である半導体受光素子の動作を説明するための断面図であり、図８（ａ）は、光軸に平行な断面図であり、図８（ｂ）は、光軸に対して垂直な面を示す断面図である。
本実施形態の半導体受光素子１５０は、ＳＡＣＭ構造を有する導波路型アバランシェフォトダイオードと同一の動作原理である。図８（ａ）に示す通り、Ｓｉ細線導波路１１５、及び、Ｓｉスラブ導波路１０３を伝搬してきた信号光は、ｉ−Ｇｅ吸収領域１０８にバットカップリングし、ｉ−Ｇｅ吸収領域１０８を伝搬する。また、本実施形態の半導体受光素子１５０は、ｉ−Ｇｅ吸収領域１０８上にＡｌ電極１１０ｂが存在しないので、金属装荷による伝搬光の散乱や吸収が生じない。このため、半導体受光素子１５０は、低損失でｉ−Ｇｅ吸収領域１０８を伝搬することができる。
図８は、本発明の第２実施形態である半導体受光素子の動作を説明するための断面図であり、図８（ａ）は、光軸に平行な断面図であり、図８（ｂ）は、光軸に対して垂直な面を示す断面図である。
本実施形態の半導体受光素子１５０は、ＳＡＣＭ構造を有する導波路型アバランシェフォトダイオードと同一の動作原理である。図８（ａ）に示す通り、Ｓｉ細線導波路１１５、及び、Ｓｉスラブ導波路１０３を伝搬してきた信号光は、ｉ−Ｇｅ吸収領域１０８にバットカップリングし、ｉ−Ｇｅ吸収領域１０８を伝搬する。また、本実施形態の半導体受光素子１５０は、ｉ−Ｇｅ吸収領域１０８上にＡｌ電極１１０ｂが存在しないので、金属装荷による伝搬光の散乱や吸収が生じない。このため、半導体受光素子１５０は、低損失でｉ−Ｇｅ吸収領域１０８を伝搬することができる。
次に、図８（ｂ）に示す通り、ｉ−Ｇｅ吸収領域１０８は、信号光を吸収し、キャリアである電子と正孔とを発生させる。このとき、本実施形態の半導体受光素子１５０は、ｉ−Ｇｅ吸収領域１０８の基板反対側表面にｐ−Ｇｅコンタクト領域１０９が存在しないので、半導体受光素子１５０は、ｐ−Ｇｅコンタクト領域１０９によるキャリア不発生（光吸収）が生じないメリットがある。
また、同じ厚さだけＧｅを選択成長させた場合、本実施形態の半導体受光素子１５０は、第１実施形態の半導体受光素子１００よりもｉ−Ｇｅ吸収領域１０８が厚く形成されるので、効率的にキャリアを発生させることができる。言い換えれば、半導体受光素子１５０は、第１実施形態の半導体受光素子１００よりも薄くＧｅを選択成長させて受光素子集積による段差の影響を小さくすることができるメリットがある。
そして、図８（ｂ）に示す通り、直流電源Ｅが逆バイアス（ｎ−Ｓｉコンタクト領域１０４側が正、ｐ−Ｓｉコンタクト領域１１７側が負）を印加すると、電子はｎ−Ｓｉコンタクト領域１０４方向へ、正孔はｐ−Ｓｉコンタクト領域１１７方向へｉ−Ｇｅ吸収領域１０８内部の電界に沿ってドリフトする。つまり、電子は、ｐ−Ｓｉコンタクト領域１１７から、ｉ−Ｇｅ吸収領域１０８、ｐ−Ｓｉチャージ領域１０５ａ、及び増倍領域１０６を介して、ｎ−Ｓｉコンタクト領域１０４に流れる。
図９は、光軸に対して垂直であって、Ｓｉ基板に平行な方向に対する、光軸からの距離と電界強度との関係を示す図である。
半導体受光素子１５０は、ＳＡＣＭ構造を有し、ｐ−Ｓｉチャージ領域１０５ａが存在するために、ｉ−Ｇｅ吸収領域１０８の内部の電界が低く抑えられる。このため、半導体受光素子１５０は、バイアス電圧を高くしても、主に電界はｉ−Ｓｉ増倍領域１０６に印加されるので、ｉ−Ｇｅ吸収領域１０８では雪崩増倍が発生しにくく、壊れにくい特徴がある。
半導体受光素子１５０は、ＳＡＣＭ構造を有し、ｐ−Ｓｉチャージ領域１０５ａが存在するために、ｉ−Ｇｅ吸収領域１０８の内部の電界が低く抑えられる。このため、半導体受光素子１５０は、バイアス電圧を高くしても、主に電界はｉ−Ｓｉ増倍領域１０６に印加されるので、ｉ−Ｇｅ吸収領域１０８では雪崩増倍が発生しにくく、壊れにくい特徴がある。
そして、ｉ−Ｇｅ吸収領域１０８で発生した電子は、ｐ−Ｓｉチャージ領域１０５ａをドリフトして通り抜け、ｉ−Ｓｉ増倍領域１０６に到達する。ｉ−Ｓｉ増倍領域１０６に到達した電子は、ｉ−Ｓｉ増倍領域１０６内部の高い電界によりドリフトが加速し、これにより雪崩増倍が発生して多数の電子が発生する。ｉ−Ｓｉ増倍領域１０６で増倍した電子は、そのままドリフトしてｎ−Ｓｉコンタクト領域１０４まで到達し、Ａｌ電極１１０ａを介して発生電流として外部回路に出力される。一方、ｉ−Ｇｅ吸収領域１０８で発生した正孔は、ｉ−Ｇｅ吸収領域１０８内部の電界によりドリフトして、ｐ−Ｓｉコンタクト領域２０１まで到達し、Ａｌ電極１１０ａを通じて発生電流として外部回路に出力される。
（製造方法）
図１０Ａ乃至図１０Ｊは、本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（１）である。
本実施形態の半導体受光素子１５０は、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１の表面にＳｉＯ２による下部クラッド１０２とトップＳｉ層１１２を積層したＳＯＩ基板１１３を準備する（図１０Ａ）。
次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図１０Ｂ）。
次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉコンタクト領域１０４を１箇所形成する（図１０Ｃ）。
図１０Ａ乃至図１０Ｊは、本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（１）である。
本実施形態の半導体受光素子１５０は、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１の表面にＳｉＯ２による下部クラッド１０２とトップＳｉ層１１２を積層したＳＯＩ基板１１３を準備する（図１０Ａ）。
次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図１０Ｂ）。
次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉコンタクト領域１０４を１箇所形成する（図１０Ｃ）。
次に、製造者又は製造装置は、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、ｎ−Ｓｉコンタクト領域１０４との間に増倍領域１０６が形成されるように間隔を開けて、例えばＢ（ホウ素）をイオン注入してｐ−Ｓｉ領域１０５を形成する（図１０Ｄ）。このとき、製造者又は製造装置は、次工程でＳｉスラブ導波路１０３中に形成するリセスの一端側が重なるように、ｐ−Ｓｉ領域１０５を形成する。
次に、製造者又は製造装置は、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＢ（ホウ素）をイオン注入してｐ−Ｓｉコンタクト領域１１７を形成する（図１０Ｅ）。このとき、製造者又は製造装置は、リセスの他端側がｐ−Ｓｉコンタクト領域１１７に重なるように、ｐ−Ｓｉコンタクト領域１１７を形成する。
次に、製造者又は製造装置は、フォトリソグラフィ、及びドライエッチングによって、ｐ−Ｓｉチャージ領域１０５ａ、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉコンタクト領域１１７をパターニングして、リセス１０７を形成する（図１０Ｆ）。このときのｐ−Ｓｉチャージ領域１０５ａ、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉコンタクト領域１１７のドライエッチングは、次工程のＧｅ選択成長に鑑み、例えば、ＳｉＯ２膜をハードマスクとして用いる。次に、製造者又は製造装置は、リセス１０７の表面にｉ−Ｇｅ吸収領域１０８を選択成長させる（図１０Ｇ）。このとき、前工程のハードマスク（例えば、ＳｉＯ２膜）がＧｅ成長の選択マスクとして作用するので、製造者又は製造装置は、リセス１０７のみにＧｅを成長させることができる。
次に、製造者又は製造装置は、化学気相成長法により、例えば、ＳｉＯ２膜を堆積させて上部クラッド１１１を形成する（図１０Ｈ）。次に、製造者又は製造装置は、フォトリソグラフィとドライエッチングにより上部クラッド１１１をパターニングして、ｎ−Ｓｉコンタクト領域１０４とｐ−Ｓｉコンタクト領域２０１との表面上にコンタクトホール１１４を形成する（図１０Ｉ）。最後に、製造者又は製造装置は、コンタクトホール１１４を覆うようにＡｌ膜をスパッタにて形成し、フォトリソグラフィ、及びドライエッチングによるパターニングを行い、Ａｌ電極１１０ａを形成する（図１０Ｊ）。これらの工程により、半導体受光素子１５０が形成される。
（効果の説明）
以上説明したように本実施形態の半導体受光素子１５０は、第１実施形態の半導体受光素子１００と同様の効果が得られる上に、ｉ−Ｇｅ吸収領域１０８の上のＡｌ電極１１０ｂ（図１）に起因する金属装荷による伝搬光の散乱や吸収が生じない。このため、半導体受光素子１５０は、信号光が低損失でｉ−Ｇｅ吸収領域を伝搬することができ、より高効率な受光感度を得ることができる。
以上説明したように本実施形態の半導体受光素子１５０は、第１実施形態の半導体受光素子１００と同様の効果が得られる上に、ｉ−Ｇｅ吸収領域１０８の上のＡｌ電極１１０ｂ（図１）に起因する金属装荷による伝搬光の散乱や吸収が生じない。このため、半導体受光素子１５０は、信号光が低損失でｉ−Ｇｅ吸収領域を伝搬することができ、より高効率な受光感度を得ることができる。
さらに、半導体受光素子１５０は、ｉ−Ｇｅ吸収領域上面にｐ−Ｇｅコンタクト領域が存在しないので、ｐ−Ｇｅコンタクト領域によるキャリアを発生しない光吸収が生じない。また、同じ厚さだけＧｅを選択成長させた場合、半導体受光素子１５０は、ｉ−Ｇｅ吸収領域１０８が半導体受光素子１００よりも厚く形成されるため、効率的にキャリアを発生させることができる。また、半導体受光素子１５０は、半導体受光素子１００よりも薄く、Ｇｅを選択成長させることができるので、製造プロセス上、受光素子集積による段差の影響を小さくすることができる。
（光電融合モジュール）
図１１は、本発明の第１実施形態である半導体受光素子を適用した光電融合モジュールの構成図である。
光電融合モジュール２００は、例えば、ＰＯＮシステムに使用される一芯双方向通信モジュールであり、Ｓｉ基板１０１に積層された下部クラッド１０２の表面に光回路２１０、及び電気回路２２０とが形成されている。ここで、光回路２１０は、スポットサイズ変換器２１１と波長合分波器２１２とから構成されており、波長合分波器２１２は、光導波路としてのＳｉ細線導波路１１５から構成されている。また、電気回路２２０は、半導体受光素子１００と半導体発光素子としてのレーザダイオード２２２とトランスインピーダンスアンプ２２１とモニタ用フォトダイオード２２３とを備えている。つまり、光電融合モジュール２００は、前記したＳｉ細線導波路１１５と半導体受光素子１００とが結合された構成になっており、光回路２１０、及び電気回路２２０とが一体化されている。
図１１は、本発明の第１実施形態である半導体受光素子を適用した光電融合モジュールの構成図である。
光電融合モジュール２００は、例えば、ＰＯＮシステムに使用される一芯双方向通信モジュールであり、Ｓｉ基板１０１に積層された下部クラッド１０２の表面に光回路２１０、及び電気回路２２０とが形成されている。ここで、光回路２１０は、スポットサイズ変換器２１１と波長合分波器２１２とから構成されており、波長合分波器２１２は、光導波路としてのＳｉ細線導波路１１５から構成されている。また、電気回路２２０は、半導体受光素子１００と半導体発光素子としてのレーザダイオード２２２とトランスインピーダンスアンプ２２１とモニタ用フォトダイオード２２３とを備えている。つまり、光電融合モジュール２００は、前記したＳｉ細線導波路１１５と半導体受光素子１００とが結合された構成になっており、光回路２１０、及び電気回路２２０とが一体化されている。
波長合分波器２１２は、レーザダイオード２２２が発光した信号光をスポットサイズ変換器２１１に導き、スポットサイズ変換器２１１から導かれた信号光を半導体受光素子１００に入射させるものであり、テーパ導波路１１６（図２）を含む。また、１本の光ファイバで、双方向通信を行うため、フォトダイオード２２２が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長を遮断するようにしている。例えば、レーザダイオード２２２の送信波長を１．３１０ｎｍとし、半導体受光素子１００の受信波長を１．４９ｎｍとした場合、半導体受光素子１００が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長１．３１０ｎｍを遮断するようにしている。なお、Ｓｉ細線導波路１１５は、コア材をシリコンとし、クラッド材を石英とする光導波路であり、従来から用いられる石英光導波路に比べて光の経路を鋭く曲げることができる。
スポットサイズ変換器２１１は、図示しない光ファイバとシリコン細線導波路との間を結合するものであり、先細テーパ型を用いている。つまり、スポットサイズ変換器２１１は、光のビームスポットの大きさを変換する機能を持ち、光入出力における光パワー損失を低減するために設けられている。なお、レーザダイオード２２２と導波路との間は、テーパ型スポットサイズ変換を用い、半導体受光素子１００と導波路との間は、グレーティング型を採用している。
トランスインピーダンスアンプ２２１は、半導体受光素子１００の両端電圧を仮想接地させつつ、半導体受光素子１００が発生する電流を電圧に変換するものである。
モニタ用フォトダイオード２２３は、レーザダイオード２２２の光出力をモニタして帰還制御するためのものであり、レーザダイオード２２２と近接配置されている。
モニタ用フォトダイオード２２３は、レーザダイオード２２２の光出力をモニタして帰還制御するためのものであり、レーザダイオード２２２と近接配置されている。
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記第１実施形態の半導体受光素子１００は、ｐ−Ｇｅコンタクト領域１０９／ｉ−Ｇｅ吸収領域１０８／ｐ−Ｓｉチャージ領域１０５ａ／ｉ−Ｓｉ増倍領域１０６／ｎ−Ｓｉコンタクト領域１０４の構成である。この構成は、Ｓｉは、真性キャリア濃度がＧｅよりも低く、抵抗率が高いので、Ｓｉを増倍領域に用い、Ｇｅを吸収領域に用いた方が、より高い電界を印加できるから採用している。また、Ｓｉの増倍率は、電子の方が正孔よりも１０倍程度高いことが知られており、ｉ−Ｓｉ増倍領域が電子を増倍できるように、Ｇｅ側をｐ型にし、Ｓｉ側をｎ型にしているからである。言い換えれば、Ｓｉを吸収領域に用い、Ｇｅを増倍領域に用いることが可能である。また、ｐ型、ｎ型の導電型を入れ替えることも可能である。また、チャージ層をｎ型にすることも可能である。
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記第１実施形態の半導体受光素子１００は、ｐ−Ｇｅコンタクト領域１０９／ｉ−Ｇｅ吸収領域１０８／ｐ−Ｓｉチャージ領域１０５ａ／ｉ−Ｓｉ増倍領域１０６／ｎ−Ｓｉコンタクト領域１０４の構成である。この構成は、Ｓｉは、真性キャリア濃度がＧｅよりも低く、抵抗率が高いので、Ｓｉを増倍領域に用い、Ｇｅを吸収領域に用いた方が、より高い電界を印加できるから採用している。また、Ｓｉの増倍率は、電子の方が正孔よりも１０倍程度高いことが知られており、ｉ−Ｓｉ増倍領域が電子を増倍できるように、Ｇｅ側をｐ型にし、Ｓｉ側をｎ型にしているからである。言い換えれば、Ｓｉを吸収領域に用い、Ｇｅを増倍領域に用いることが可能である。また、ｐ型、ｎ型の導電型を入れ替えることも可能である。また、チャージ層をｎ型にすることも可能である。
（２）前記各実施形態の半導体受光素子１００，１５０は、Ａｌ電極を用いたが、ＳｉやＧｅとオーミック接触を形成できる金属材料であればこれに限らない。例えば、Ｃｕなども可能である。半導体受光素子１００，１５０は、上クラッド材料にＳｉＯ２を用いたが、使用波長範囲でＳｉ及びＧｅよりも屈折率の小さな透明材料であればこれに限らない。例えば、ＳｉＯＮなども可能である。
（３）前記各実施形態の半導体受光素子１００，１５０は、Ｓｉ層上に直接Ｇｅ層が存在する構成及び製造方法を示したが、Ｓｉ層とＧｅ層との間にはＳｉＧｅ層等のバッファ層を介在させても構わない。同様に、Ｇｅ層上にＳｉ層等の保護層を設けても構わない。
（４）前記各実施形態の半導体受光素子１００，１５０は、Ｓｉ層上へのＧｅ層選択成長について説明したが、材料の組み合わせはこれに限らない。例えば、Ｓｉ層上へのＳｉＧｅ混晶層選択成長等の他、下地材料上に選択成長できる材料を組み合わせることが可能である。
（５）前記各実施形態のリセス１０７は、側面１０７ａをテーパ形状にして、凹部を形成したが、底面に対して垂直にしても構わない。
（６）前記第１実施形態の半導体受光素子１００は、ｐ−Ｓｉ領域１０５にリセス１０７が形成されているが、図１２に示す通り、リセス１０７の両端面に隣接する２か所に、断面視Ｌ字状のｐ−Ｓｉチャージ領域１０５ａを設けてもよい。つまり、半導体受光素子１６０は、ｉ−Ｇｅ吸収領域１０８の下部にＳｉスラブ導波路１０３を薄く設け、両側のｐ−Ｓｉチャージ領域１０５ａ、及びＳｉスラブ導波路１０３が構成される領域に対して、リセス１０７が形成されている。
（７）前記各実施形態や、上記変形例（６）の半導体受光素子１００，１５０，１６０は、ｉ−Ｇｅ吸収領域１０８の下部に、ｐ−Ｓｉ領域１０５の介挿領域１０５ｂを設けたり、Ｓｉスラブ導波路１０３を薄く設けたりしていた。これらの介挿領域１０５ｂや、Ｓｉスラブ導波路１０３を設けることなく、下部クラッド１０２の基板反対側表面にｉ−Ｇｅ吸収領域１０８を成長させても構わない。言い換えれば、ｉ−Ｇｅ吸収領域１０８は、ｐ−Ｓｉチャージ領域１０５ａに隣接した領域に積層されていることになる。
１００，１５０，１６０ 半導体受光素子
１０１ Ｓｉ基板（支持基板）
１０２ 下部クラッド
１０３ Ｓｉスラブ導波路（真性半導体領域）
１０４ ｎ−Ｓｉコンタクト領域
１０５ ｐ−Ｓｉ領域
１０５ａ ｐ−Ｓｉチャージ領域
１０５ｂ 介挿領域
１０６ 増倍領域
１０７ リセス
１０７ａ 側面
１０７ｂ 底面
１０８ ｉ−Ｇｅ吸収領域
１０９ ｐ−Ｇｅコンタクト領域
１１０ａ，１１０ｂ Ａｌ電極
１１１ 上部クラッド
１１２ トップＳｉ層
１１３ ＳＯＩ基板
１１４ コンタクトホール
１１５ Ｓｉ細線導波路（光導波路）
１１６ テーパ導波路（光導波路）
１１７ ｐ−Ｓｉコンタクト領域
２００ 光電融合モジュール
２１０ 光回路
２１１ スポットサイズ変換器
２１２ 波長合分波器
２２０ 電気回路
２２１ トランスインピーダンスアンプ
２２２ レーザダイオード
２２３ モニタ用フォトダイオード
Ｅ 直流電源
１０１ Ｓｉ基板（支持基板）
１０２ 下部クラッド
１０３ Ｓｉスラブ導波路（真性半導体領域）
１０４ ｎ−Ｓｉコンタクト領域
１０５ ｐ−Ｓｉ領域
１０５ａ ｐ−Ｓｉチャージ領域
１０５ｂ 介挿領域
１０６ 増倍領域
１０７ リセス
１０７ａ 側面
１０７ｂ 底面
１０８ ｉ−Ｇｅ吸収領域
１０９ ｐ−Ｇｅコンタクト領域
１１０ａ，１１０ｂ Ａｌ電極
１１１ 上部クラッド
１１２ トップＳｉ層
１１３ ＳＯＩ基板
１１４ コンタクトホール
１１５ Ｓｉ細線導波路（光導波路）
１１６ テーパ導波路（光導波路）
１１７ ｐ−Ｓｉコンタクト領域
２００ 光電融合モジュール
２１０ 光回路
２１１ スポットサイズ変換器
２１２ 波長合分波器
２２０ 電気回路
２２１ トランスインピーダンスアンプ
２２２ レーザダイオード
２２３ モニタ用フォトダイオード
Ｅ 直流電源
Claims (9)
- 信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接した領域を含み、
前記吸収領域の下部に形成された真性半導体領域をさらに有し、
前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、
前記吸収領域は、前記リセスに積層されている
ことを特徴とする半導体受光素子。 - 請求項１に記載の半導体受光素子であって、
前記チャージ領域は、第１導電型の極性を有し、前記吸収領域に平行する一方の隣接領域に形成されたものであり、
前記吸収領域に対して、前記チャージ領域の反対側に形成された第１導電型のコンタクト領域をさらに備え、
前記リセスは、前記チャージ領域、前記真性半導体領域、及び前記第１導電型のコンタクト領域に対して形成されている
ことを特徴とする半導体受光素子。 - 請求項２に記載の半導体受光素子であって、
前記第１導電型は、ｐ型である
ことを特徴とする半導体受光素子。 - 請求項１乃至請求項３の何れか一項に記載の半導体受光素子であって、
前記吸収領域は、真性のＧｅで形成されており、
前記増倍領域は、真性のＳｉで形成されている
ことを特徴とする半導体受光素子。 - 請求項１又は請求項２に記載の半導体受光素子であって、
前記チャージ領域は、前記吸収領域の下部まで延在したものである
ことを特徴とする半導体受光素子。 - 請求項１乃至請求項５の何れか一項に記載の半導体受光素子であって、
前記信号光を導光する光導波路と前記導波路とが支持基板上に一体形成されており、
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする半導体受光素子。 - 信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接して形成されており、
前記吸収領域は、前記チャージ領域に隣接して形成されたリセスに積層されており、
前記チャージ領域は、第１導電型の極性を有し、前記吸収領域に平行する一方の隣接領域に形成されたものであり、
前記吸収領域に対して、前記チャージ領域の反対側に形成された第１導電型のコンタクト領域と、
前記吸収領域の下部に形成された真性半導体領域とをさらに備え、
前記リセスは、前記チャージ領域、前記真性半導体領域、及び前記第１導電型のコンタクト領域に対して形成されている
ことを特徴とする半導体受光素子。 - 信号光を受光する導波路が形成されている導波路型の半導体受光素子と、前記信号光を前記導波路まで導光する光導波路との双方が支持基板上に一体形成された光電融合モジュールであって、
前記半導体受光素子は、前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接した領域を含み、
前記吸収領域の下部に形成された真性半導体領域をさらに有し、
前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、
前記吸収領域は、前記リセスに積層されており、
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする光電融合モジュール。 - 光導波路を介して、信号光を受光する導波路がＳＯＩ基板に形成されている導波路型の半導体受光素子の製造方法であって、
前記半導体受光素子は、前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域の下部に形成された真性半導体領域をさらに有し、
前記チャージ領域、及び前記真性半導体領域から構成される領域に対して、リセスが形成されており、
前記吸収領域は、前記リセスに積層されており、
前記光導波路と、前記チャージ領域と、前記チャージ領域の隣接領域に配設された増倍領域とを、前記ＳＯＩ基板のＳｉ層に形成するＳｉ層形成過程と、
前記チャージ領域に隣接してリセスを形成するリセス形成過程と、
前記リセスにＧｅの吸収領域を成長する吸収領域成長過程と、
を備えることを特徴とする半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016028500A JP6184539B2 (ja) | 2016-02-18 | 2016-02-18 | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016028500A JP6184539B2 (ja) | 2016-02-18 | 2016-02-18 | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6184539B2 true JP6184539B2 (ja) | 2017-08-23 |
| JP2017147352A JP2017147352A (ja) | 2017-08-24 |
Family
ID=59678190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016028500A Active JP6184539B2 (ja) | 2016-02-18 | 2016-02-18 | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6184539B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638024A (zh) * | 2018-12-18 | 2019-04-16 | 暨南大学 | 一种可见光短波段硅基雪崩光电二极管阵列及其制备方法 |
| CN112993065A (zh) * | 2021-03-30 | 2021-06-18 | 华中科技大学 | 一种基于Bragg光栅和横向波导结构的雪崩光电探测器 |
| CN113540266A (zh) * | 2020-04-09 | 2021-10-22 | 格芯(美国)集成电路科技有限公司 | 雪崩光电二极管 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6527611B1 (ja) * | 2018-02-06 | 2019-06-05 | 沖電気工業株式会社 | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 |
| JP7090479B2 (ja) | 2018-06-06 | 2022-06-24 | 富士通株式会社 | 光半導体素子及び光伝送装置 |
| JP6726248B2 (ja) * | 2018-09-25 | 2020-07-22 | 沖電気工業株式会社 | 半導体受光素子、及び光電融合モジュール |
| FR3094572B1 (fr) | 2019-03-29 | 2021-02-19 | Commissariat Energie Atomique | procede de fabrication d’une puce photonique comportant une photodiode SACM-APD couplée optiquement a un guide d’onde intégré |
| JP7443672B2 (ja) | 2019-04-05 | 2024-03-06 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子及び光伝送装置 |
| WO2021038768A1 (ja) * | 2019-08-28 | 2021-03-04 | 日本電信電話株式会社 | 光検出器 |
| US11652184B2 (en) | 2019-08-28 | 2023-05-16 | Artilux, Inc. | Photo-detecting apparatus with low dark current |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013111173A1 (ja) * | 2012-01-23 | 2013-08-01 | 株式会社日立製作所 | 半導体受光素子および光受信器 |
| JP5917978B2 (ja) * | 2012-03-29 | 2016-05-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2014183194A (ja) * | 2013-03-19 | 2014-09-29 | Hitachi Ltd | 半導体装置の製造方法 |
| JP6091273B2 (ja) * | 2013-03-19 | 2017-03-08 | 株式会社日立製作所 | 半導体装置とその製造方法 |
| US9048371B2 (en) * | 2013-10-03 | 2015-06-02 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices including avalanche photodetector diodes integrated on waveguides and methods for fabricating the same |
-
2016
- 2016-02-18 JP JP2016028500A patent/JP6184539B2/ja active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638024A (zh) * | 2018-12-18 | 2019-04-16 | 暨南大学 | 一种可见光短波段硅基雪崩光电二极管阵列及其制备方法 |
| CN113540266A (zh) * | 2020-04-09 | 2021-10-22 | 格芯(美国)集成电路科技有限公司 | 雪崩光电二极管 |
| CN112993065A (zh) * | 2021-03-30 | 2021-06-18 | 华中科技大学 | 一种基于Bragg光栅和横向波导结构的雪崩光电探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017147352A (ja) | 2017-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6184539B2 (ja) | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 | |
| JP6527611B1 (ja) | 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法 | |
| JP5232981B2 (ja) | ＳｉＧｅフォトダイオード | |
| US7800193B2 (en) | Photodiode, method for manufacturing such photodiode, optical communication device and optical interconnection module | |
| US6856733B2 (en) | 1xN fanout waveguide photodetector | |
| JP6793786B1 (ja) | 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法 | |
| US8148794B2 (en) | Photodetector in germanium on silicon | |
| US9735296B2 (en) | Semiconductor light receiving device | |
| US20070104441A1 (en) | Laterally-integrated waveguide photodetector apparatus and related coupling methods | |
| JP2019212820A (ja) | 光半導体素子及び光伝送装置 | |
| WO2016190346A1 (ja) | 受光素子および光集積回路 | |
| US20190391006A1 (en) | Photodetector circuit with improved saturation current and integrated optical filtering | |
| JP6378928B2 (ja) | Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム | |
| US20190019903A1 (en) | SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR | |
| JP6538969B2 (ja) | 光導波路集積受光素子およびその製造方法 | |
| US20130113064A1 (en) | Photodetector, optical communication device equipped with the same, method for making of photodetector, and method for making of optical communication device | |
| US8639065B2 (en) | System having avalanche effect light sensor with enhanced sensitivity | |
| JP6726248B2 (ja) | 半導体受光素子、及び光電融合モジュール | |
| JP6115566B2 (ja) | 導波路結合ｍｓｍ型フォトダイオード | |
| JP5204059B2 (ja) | 光検出器の製造方法 | |
| JP7125822B2 (ja) | 光半導体素子及び光伝送装置 | |
| JP7443672B2 (ja) | 光半導体素子及び光伝送装置 | |
| JP4091476B2 (ja) | 光検出器及び光検出器内蔵シリコン光導波路 | |
| JP6977672B2 (ja) | 調芯用光回路および光調芯方法 | |
| WO2020136053A1 (en) | Wdm receiver and method of operation thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6184539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |