JP5065333B2 - 可変光減衰器 - Google Patents

可変光減衰器 Download PDF

Info

Publication number
JP5065333B2
JP5065333B2 JP2009118521A JP2009118521A JP5065333B2 JP 5065333 B2 JP5065333 B2 JP 5065333B2 JP 2009118521 A JP2009118521 A JP 2009118521A JP 2009118521 A JP2009118521 A JP 2009118521A JP 5065333 B2 JP5065333 B2 JP 5065333B2
Authority
JP
Japan
Prior art keywords
core
layer
supply unit
carrier supply
type carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009118521A
Other languages
English (en)
Other versions
JP2010266731A (ja
Inventor
泰 土澤
浩治 山田
聖一 板橋
俊文 渡辺
英隆 西
弘幸 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009118521A priority Critical patent/JP5065333B2/ja
Publication of JP2010266731A publication Critical patent/JP2010266731A/ja
Application granted granted Critical
Publication of JP5065333B2 publication Critical patent/JP5065333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、シリコンを光の導波路とする平面光波回路および素子に利用され、導波路光強度を電気的に制御可能とする可変光減衰器に関する。
大容量光通信を実現するDWDM(Dense Wavelength Division Multiplexing:狭帯域波長分割多重)システムでは、例えばEDFA(Er Doped Fiber Amplifier:Erドープ光ファイバアンプ)を利用して光ファイバ中を伝搬する光信号を増加させる光増幅器とともに、光ファイバ中を伝搬する信号光強度を任意の光強度に減衰させる変光減衰器も必要となる。可変光減衰器としては、石英導波路やポリマー導波路を用いたもの、MEMS構造を用いたものなどが開発されている。これらの可変光減衰器の動作速度は、ミリ秒,マイクロ秒であるが、近年の通信の高速、広帯域化に対応するため、さらなる高速な動作が求められている。
ここで、高速動作を可能にした従来型のシリコン細線リブ型導波路を用いた可変光減衰器について、図6,図7を用いて説明する(特許文献1参照)。図6は、可変光減衰器の断面を示す断面図であり、図7は、平面図である。図6は、図7のAA’線の断面を示している。この可変光減衰器は、シリコン基板601に下部クラッド602を備え、下部クラッド602の上にコア603およびスラブ層604,スラブ層605を備える。この構造では、コア603をスラブ層604,スラブ層605より厚く形成してコア603の有効屈折率を相対的に大きくし、上部クラッド606で覆って光が閉じ込められるようにしたシリコン細線リブ導波路としている。
また、コア603よりなる導波路の一部に、コア603(スラブ層604,スラブ層605)を挟むようにp型不純物が導入されたp型半導体領域604a、およびn型不純物が導入されたn型半導体領域605aを備える。
この可変光減衰器では、リブ導波路の一部にコア603を挟むように設けられたp型半導体領域604aとn型半導体領域605aとからPIN構造が作られ、これらの各々に金属電極641と金属電極651とを接続して設けている。金属電極641と金属電極651とを用いてp型半導体領域604aとn型半導体領域605aとに順方向電流を流すことで、導波路のコア603内に、キャリア(電子、正孔)を侵入させ、浸入したキャリアの吸収により、リブ導波路を導波する信号光を減衰させる。コア603に侵入するキャリアは、上記電圧の大きさに応じた量となり、印加する電圧を可変することにより、減衰量を可変することができる。
リブ型シリコン細線導波路による可変光減衰器では、コアの幅の寸法が0.5μm程度と非常に小さいシリコン細線導波路を用いることが可能であり、p型半導体領域604aとn型半導体領域605aとの間隔を近づけることができる。この結果、ナノ秒オーダーの非常に速い応答で光減衰できる。また、この可変光減衰器は、光の閉じこめが強くコア断面寸法の小さいシリコン細線導波路に基づくため、非常に小型に作ることができ、複数の可変光減衰器を並べた多チャンネル化や他のデバイスとの集積が容易であるという特徴もある。
特開2004−258119号公報
ところが、上述したリブ型シリコン細線導波路による可変光減衰器では、p型半導体領域604aとn型半導体領域605aとの間隔が数μmと近いため、コア603内を通ってpn間に流れるべき電流が、コア603と上部クラッド606との界面など、コア603内部でない他のルートでも流れてしまい易いという欠点があった。この結果、シリコン細線型可変光減衰器は、高速で動作できる反面、pn間に電圧をかけ流す電流の中に光減衰に関与しない電流が含まれ、光を減衰させるのに無駄に多くの電力を必要とするという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、リブ型シリコン細線導波路を利用した可変光減衰器において、無駄な電力を必要とせずに低消費電力で高速動作ができるようにすることを目的とする。
本発明に係る可変光減衰器は、シリコンよりも屈折率の小さい下部クラッド層と、この下部クラッド層の上に形成されたシリコン層からなるスラブ層と、このスラブ層の一部を厚くすることで形成されたコアと、このコアの側面からスラブ層の表面にかけての領域およびコアの上面の少なくとも一方に配置されて酸化することで形成された酸化シリコン層と、コアおよび酸化シリコン層を覆ってスラブ層の上に形成された上部クラッド層と、スラブ層のコアの近傍に設けられたn型キャリア供給部と、このn型キャリア供給部にコアを介して対向してスラブ層のコアの近傍に設けられたp型キャリア供給部と、n型キャリア供給部及びp型キャリア供給部に各々接続する電極とを少なくとも備える。
上記可変光減衰器において、酸化シリコン層は、熱酸化法もしくはプラズマ酸化法により形成されていればよい。また、スラブ層は、コアの半分以下の膜厚に形成されているとよい。また、n型キャリア供給部およびp型キャリア供給部は、コアを伝播する光が影響を受けない範囲で、コアの近傍に設けられているとよい。
以上説明したように、本発明によれば、コアの側面からスラブ層の表面にかけての領域およびコアの上面の少なくとも一方に酸化することで形成した酸化シリコン層を設けるようにしたので、リブ型シリコン細線導波路を利用した可変光減衰器において、無駄な電力を必要とせずに低消費電力で高速動作ができるようになるという優れた効果が得られる。
本発明の実施の形態1における可変光減衰器の構成を示す断面図である。 本発明の実施の形態1における可変光減衰器の構成を示す平面図である。 従来の構造の可変光減衰器と実施の形態1における可変光減衰器とで、光減衰量とPN間に流す電流量との関係を比較した結果を示す特性図である。 本発明の実施の形態2における可変光減衰器の構成を示す断面図である。 本発明の実施の形態2における可変光減衰器の構成を示す平面図である。 可変光減衰器の断面を示す断面図である。 可変光減衰器の構成を示す平面図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
始めに、本発明の実施の形態1について図1,図2を用いて説明する。図1は、本発明の実施の形態1における可変光減衰器の構成を示す断面図であり、図2は、実施の形態1における可変光減衰器の構成を示す平面図である。図1は、図2のAA’線の断面を示している。
この可変光減衰器は、まず、シリコン基部101の上に、酸化シリコン,酸窒化シリコン,窒化シリコンなどの絶縁材料からなる下部クラッド層102を備え、下部クラッド層102の上に、シリコンからなるスラブ層104,スラブ層105を備えている。下部クラッド層102は、例えば、層厚3μm程度に形成されている。また、スラブ層104およびスラブ層105に挟まれて所定の方向に延在するリッジ構造のコア103を備える。コア103の部分は、例えば、幅0.2〜0.6μm程度に形成され、コア103の下部クラッド層102界面からの高さは、0.2〜0.3μm程度に形成されている。また、スラブ層104,スラブ層105は、コア103の高さの半分より薄く形成されている。
この構造は、例えば、SOI基板の埋め込み絶縁層上のシリコン(SOI)層を、公知のフォトリソグラフィまたは電子線リソグラフィなどの一般的なリソグラフィ技術とエッチング技術とにより、コア以外の領域を薄く残すように微細加工することで形成できる。この場合、SOI基板の埋め込み絶縁層が、下部クラッド層102となる。また、SOI層を加工して形成したパターンが、コア103となり、残した領域がスラブ層104,スラブ層105となる。
このように形成したコア103は、これより屈折率が小さい材料からなる上部クラッド層106により覆われている。上部クラッド層106は、層厚2〜6μm程度である。従って、コア103は、コア103より屈折率の小さい下部クラッド層102と上部クラッド層106との挟まれて形成されている。また、コア103以外の領域では、下部クラッド層102と上部クラッド層106との間に、スラブ層104,スラブ層105が挟まれた状態となっている。これらにより、リブ型導波路が構成されている。
上部クラッド層106は、下部クラッド層102と同様に、酸化シリコン,酸窒化シリコン,窒化シリコンなどから構成すればよい。また、上部クラッド層106は、ポリイミド樹脂,エポキシ樹脂、シリコーン樹脂などの有機樹脂材料を用いるようにしても良い。材料に起因する損失が少なく、屈折率の設計が容易であり、シリコン細線を利用した光デバイスの作製プロセスとの整合性が良く、環境に対する変化が小さな材料であれば、どのような材料を上部クラッド層106に用いるようにしても良い。
また、コア103を中心とした導波路の導波方向の一部領域において、コア103の両脇近傍のスラブ層104およびスラブ層105に、n型キャリア供給部104aおよびp型キャリア供給部105aを備えている。n型キャリア供給部104aおよびp型キャリア供給部105aは、各々コア103の近傍にコア103を挟んで対向配置されている。また、n型キャリア供給部104aおよびp型キャリア供給部105aには、一部が上部クラッド層106の上に露出している電極141および電極151が各々接続している。
n型キャリア供給部104aおよびp型キャリア供給部105aは、電極141,151に電圧を印加しない状態において、コア103を中心とした導波路を導波する光の減衰に影響しない範囲で、コア103に可能な範囲で近い位置に形成されていればよい。また、n型キャリア供給部104aおよびp型キャリア供給部105aは、コア103に対してキャリアが注入できる範囲に形成されていればよい。n型キャリア供給部104aおよびp型キャリア供給部105aは、イオン注入法,拡散法,およびプラズマドーピング法など、公知の不純物導入技術を用いることで容易に形成できる。
この可変光減衰器では、n型キャリア供給部104a,p型キャリア供給部105aが形成されているスラブ層104,スラブ層105を、コア103の高さの半分より薄く形成している。この構造により、コア103を導波する光は、スラブ層104およびスラブ層105にしみ出すことがほとんど無く、コア103の部分に集中してシングルモードを形成する。このため、本実施の形態における可変光減衰器によれば、導波路の中の光強度の大きな領域に不純物が導入された領域が存在せず、信号光を減衰させずに伝搬させること可能となっている。
また、この可変光減衰器によれば、n型キャリア供給部104aおよびp型キャリア供給部105aを、よりコア103に近づけることができる。たとえば、コア103のエッジから0.5μmまで、n型キャリア供給部104aおよびp型キャリア供給部105aを近づけても、電圧を印加しないときには信号光を減衰させずに信号光を伝搬させることが可能である。コア103の幅を0,5μmとすれば、n型キャリア供給部104aとp型キャリア供給部105aとの間隔は、1.5μm程度することができる。
加えて、本実施の形態における可変光減衰器では、電極141および電極151に挟まれた領域のコア103の上面に、この領域のコア103を酸化することで形成した酸化シリコン層107を備える。例えば、よく知られた熱酸化法、もしくはプラズマ酸化法により、酸化シリコン層107が形成できる。酸化シリコン層107は、層厚5nm程度であればよい。酸化シリコン層107を備えることで、後述する電圧印加において、不要な電流の流れが防止でき、低消費電力化を図ることができるようになる。なお、酸化シリコン層107は、コア103(導波路)の全域に形成されていてもよい。
製造について簡単に説明すると、まず、SOI基板を用意し、次いで、表面シリコン層(SOI層)を5nm程度酸化処理する。この酸化処理で形成した酸化層が、コア103上部の酸化シリコン層107となる。このときシリコンの酸化処理は、熱酸化またはプラズマ酸化法を用いる。次に、公知のフォトリソグラフィまたは電子線リソグラフィなどの一般的なリソグラフィ技術とエッチング技術とにより、コア103以外の領域を薄く残すようにSOI層を微細加工する。次に、スラブ層104,スラブ層105の一部に公知の不純物導入技術でn型キャリア供給部104aおよびp型キャリア供給部105aを形成する。
次に、公知のプラズマCVD技術などにより、コア103より屈折率が小さい材料からなる上部クラッド層106を成膜することで、シリコンリブ導波路を形成する。この場合、SOI基板の埋め込み絶縁層が、下部クラッド層102となる。また、微細加工により形成したパターンが、コア103となり、残したSOI層領域がスラブ層104,スラブ層105となる。これらコア103とスラブ層104,スラブ層105の上に形成した膜が、上部クラッド層106になる。また、はじめに形成した酸化層がコア103上面の薄い酸化層シリコン107となる。上述した製造方法例の場合、コア103の全域にわたって、コア103の上面に酸化層シリコン107が形成されていることになる。
n型キャリア供給部104aおよびp型キャリア供給部105aは、上部クラッド層106を形成するまえに、イオン注入法,拡散法,およびプラズマドーピング法などの不純物導入技術を用いることで容易に形成できる。n型キャリア供給部104aおよびp型キャリア供給部105aに接続する電極141および電極151は、上部クラッド層106にコンタクトホールを開けて、電極金属を埋め込むこと形成できる。
ここで、本実施の形態における可変光減衰器の動作について説明する。この可変光減衰器では、電極141および電極151に電圧を印加することで、n型キャリア供給部104aおよびp型キャリア供給部105aからキャリアをコア103に注入し、コア103からなる導波路を導波(伝搬)する信号光の強度を減衰させる。また、電極141および電極151に印加する電圧の大きさを変化させることで、n型キャリア供給部104aおよびp型キャリア供給部105aからコア103に注入されるキャリアの量を変化させ、上述した光減衰を可変とする。
加えて、本実施の形態における可変光減衰器は、さらに、酸化することで形成した絶縁性の高い酸化シリコン層107を備えているので、電極141,151に電圧を印加したとき、コア103と上部クラッド層106との界面を伝わって流れるリーク電流が抑えられ、電流はほぼすべてコア103の内部を流れるようになる。このため、本実施の形態における可変光減衰器は、従来の構造に比較して、より低電力で動作させることができる。
従来の構造では、リブ型構造のコアは、上部クラッドに直接覆われていた。上部クラッド層は、シリコン酸化膜などをプラズマCVDによって形成されるのが一般的であるが、この場合、コアは反応などにより表面の組成が変わるわけではなく、コアの上に上部クラッド層となる膜が堆積されるだけである。このため、シリコンであるコアと堆積膜である上部クラッドとは、界面で融合するわけではなく、密着性はよくない。
また、堆積し始めの時の、コアとの界面付近の堆積膜は、たとえばシリコン酸化膜の場合、シリコンが過剰な酸化膜となるように、不安定な膜質なため、絶縁特性がよくない。この結果、シリコン酸化膜などの絶縁材料を堆積しただけで上部クラッドとしている従来構造では、電極を通じて電圧を印加した場合、コアと上部クラッドの界面を伝わって流れる光減衰に関与しない無駄な電流が存在する。
これらに対し、本実施の形態における可変光減衰器では、コア103上面に酸化反応で形成した酸化シリコン層107を備えている。酸化シリコン層107は、コア103の酸化反応で形成されているため、コア103を構成しているシリコンと融合しており、密着性も絶縁性も高い膜である。この結果、酸化シリコン層107によって、上部クラッド層106との界面リーク電流を防ぐことができる。
酸化シリコン層107は、酸化反応で形成する絶縁性の良い膜であるので、層厚は5nm程度であれば十分である。さらに厚くしてもよいが、コア103の酸化により形成するため、コア103の厚みにも影響を与える、光の導波特性にも影響がでてしまう。従って、可能な範囲で、酸化シリコン層107は薄い方がよい。
さらに、本実施の形態における可変光減衰器では、スラブ層104,スラブ層105を薄くすることで光の閉じ込めを高め、スラブ層104,スラブ層105に光が漏れ出るのを低減しているので、n型キャリア供給部104aおよびp型キャリア供給部105aを、コア103に近い位置に形成することができ、可変減衰動作の高速化、低エネルギー化に有利となる。
図3は、従来の構造の可変光減衰器と実施の形態1における可変光減衰器とで、光減衰量とPN間(n型キャリア供給部104aとp型キャリア供給部105aとの間)に流す電流量との関係を比較したものである。この測定において、n型キャリア供給部104aとp型キャリア供給部105aの不純物濃度は、各々1020個/cm3、PN間距離を3μmとして可変光減衰器を作製した。コア103の上面に薄い酸化シリコン層107を備えている本実施の形態における可変光減衰器(黒丸)では、大幅に低い電流で大きい光減衰が得られた。なお、図3において、白四角が、従来構造の可変光減衰器の結果である。本発明により、可変光減衰器動作の低消費電力化が実現できることが確認された。
[実施の形態2]
次に、本発明の実施の形態2について、図4,図5を用いて説明する。図4は、本発明の実施の形態2における可変光減衰器の構成を示す断面図であり、図5は、実施の形態2における可変光減衰器の構成を示す平面図である。図4は、図5のAA’線の断面を示している。
この可変光減衰器は、まず、シリコン基部101の上に、酸化シリコンや窒化シリコンなどの絶縁材料からなる下部クラッド層102を備え、下部クラッド層102の上に、シリコンからなるスラブ層104,スラブ層105を備えている。下部クラッド層102は、例えば、層厚3μm程度に形成されている。また、スラブ層104およびスラブ層105に挟まれて所定の方向に延在するリッジ構造のコア103を備える。コア103の部分は、例えば、幅0.2〜0.6μm程度に形成され、コア103の下部クラッド層102界面からの高さは、0.2〜0.3μm程度に形成されている。また、スラブ層104,スラブ層105は、コア103の高さの半分より薄く形成されている。
またコア103は、これより屈折率が小さい材料からなる上部クラッド層106により覆われている。上部クラッド層106は、層厚2〜6μm程度である。また、上部クラッド層106は、下部クラッド層102と同様に、酸化シリコン,酸窒化シリコン,窒化シリコンなどから構成すればよい。従って、コア103は、コア103より屈折率の小さい下部クラッド層102と上部クラッド層106との挟まれて形成されている。また、コア103以外の領域では、下部クラッド層102と上部クラッド層106との間に、スラブ層104,スラブ層105が挟まれた状態となっている。これらにより、リブ型導波路が構成されている。
また、コア103を中心とした導波路の導波方向の一部領域において、コア103の両脇近傍のスラブ層104およびスラブ層105に、n型キャリア供給部104aおよびp型キャリア供給部105aを備えている。n型キャリア供給部104aおよびp型キャリア供給部105aは、各々コア103の近傍にコア103を挟んで対向配置されている。また、n型キャリア供給部104aおよびp型キャリア供給部105aには、一部が上部クラッド層106の上に露出している電極141および電極151が各々接続している。これらの構成は、前述した実施の形態1と同様である。
また、本実施の形態における可変光減衰器では、コア103の側面およびスラブ層104,スラブ層105の表面に、酸化シリコン層108,酸化シリコン層109を備えるようにした。図5の平面図では、コア103(導波路)が延在する全域に、酸化シリコン層108および酸化シリコン層109を形成した場合を示している。酸化シリコン層108および酸化シリコン層109は、層厚5nm程度であればよい。
酸化シリコン層108および酸化シリコン層109を備えることで、前述した実施の形態と同様に、電極141,151に電圧を印加したとき、コア103と上部クラッド層106との界面を伝わって流れるリーク電流が抑えられ、電流はほぼすべてコア103の内部を流れるようになる。このため、本実施の形態における可変光減衰器においても、従来の構造に比較して、より低電力で動作させることができる。
なお、酸化シリコン層108,109は、コア103およびスラブ層104,105(n型キャリア供給部104a,p型キャリア供給部105aを含む)の全域に形成されている必要はない。例えば、電極141および電極151に挟まれた領域において、コア103側面およびスラブ層104,105の表面に、酸化シリコン層108,109が形成されていてもよい。
なお、コア103の上部には、コア103を形成するために用いたマスク層401を備える。このマスク層401については、後述する。
次に、製造について簡単に説明する。まず、SOI基板を用意し、公知のフォトリソグラフィまたは電子線リソグラフィなどの一般的なリソグラフィ技術とエッチング技術とにより、SOI層を薄く残すように微細加工し、コア103を形成する。このコア103のパターニングにおいて、例えば、CVD法などの堆積により形成した酸化シリコンからなるマスク層401を選択エッチングのマスクとして用いる。次に、スラブ層104,スラブ層105の一部に公知の不純物導入技術でn型キャリア供給部104aおよびp型キャリア供給部105aを形成する。例えば、イオン注入法,拡散法,およびプラズマドーピング法など、公知の不純物導入技術を用いればよい。
次に、熱酸化またはプラズマ酸化を行って、コア103の側面およびスラブ層104,スラブ層105の表面に5nm程度の酸化膜を形成する。このとき、コア103の形成マスクとして用いたマスク層401を残した状態で上記の酸化することで、コア103の側面およびスラブ層104,スラブ層105の表面が酸化される。コア103を形成するためのマスクとして用いたマスク層401を除去してから、酸化するようにしてもよいが、この場合、マスク層401を除去する工程が増えるという問題がある。エッチングマスクとして用いたマスク層401は、上部クラッド106と同じ酸化シリコンであるので、これを除去する必要はない。
ここで、プラズマ酸化する場合は、酸素ガスによりECRプラズマを発生させ、このECRプラズマをコア103の側面,スラブ層104およびスラブ層105の表面に照射し、これらのシリコン表面に酸化膜を形成させればよい。この場合、この可変光減衰器となる全域において、コア103の側面およびn型キャリア供給部104a,p型キャリア供給部105aを含むスラブ層104,スラブ層105の表面に、酸化シリコン層が形成されるようになる。
このようにして酸化シリコン層108および酸化シリコン層109を形成した後、公知のプラズマCVD技術などにより、酸化シリコン、酸窒化シリコン,窒化シリコンを堆積して上部クラッド層106を形成することで、シリコンリブ導波路を完成させる。
次に、上部クラッド層106にコンタクトホールを開けて金属を埋め込み、n型キャリア供給部104aおよびp型キャリア供給部105aに接続する電極141および電極151を形成する。上述した製造方法では、SOI基板の埋め込み絶縁層が、下部クラッド層102となり、加工により形成したパターンがコア103となり、加工により残した領域がスラブ層104,スラブ層105となる。
以上説明したように、本発明では、シリコンコアとこれを覆う上部クラッド層との間において、コアの側面からスラブ層の表面にかけての領域およびコアの上面の少なくとも一方に、これらを酸化することで形成した酸化シリコン層を備えるようにしたため、PIN構造に電圧を印加したときにコア内部以外を流れる無駄なリーク電流が防止できるようになる。ここで、酸化することで形成する酸化シリコン層は、コアの上面、およびコアの側面とスラブ層の上面とのいずれか一方に形成されていてもよく、また、両方に形成されていてもよい。
また、n型キャリア供給部およびp型キャリア供給部を、影響がない範囲でコアに可能な範囲に近い位置に配置した。さらに、スラブ層の厚さをコアの半分以下にすることでリブ導波路を伝搬する光がスラブ層に漏れないようにし、n型キャリア供給部およびp型キャリア供給部をコアに近づけられるようにした。
これらの結果、コアの内部に電流が効率よく流れるようになり、n型キャリア供給部とp型キャリア供給部の間隔を狭くしキャリアがコアにすばやく注入されるようになり、可変光減衰器を低い消費電力で光減衰動作させることができ、かつ速い応答で光減衰させることのできるという優れた効果が得られる。
101…シリコン基部、102…下部クラッド層、103…コア、104…スラブ層、104a…n型キャリア供給部、105…スラブ層、105a…p型キャリア供給部、106…上部クラッド層、107…酸化シリコン層、141,151…電極。

Claims (4)

  1. シリコンよりも屈折率の小さい下部クラッド層と、
    この下部クラッド層の上に形成されたシリコン層からなるスラブ層と、
    このスラブ層の一部を厚くすることで形成されたコアと、
    このコアの側面から前記スラブ層の表面にかけての領域および前記コアの上面の少なくとも一方に配置されて酸化することで形成された酸化シリコン層と、
    前記コアおよび前記酸化シリコン層を覆って前記スラブ層の上に形成された上部クラッド層と、
    前記スラブ層の前記コアの近傍に設けられたn型キャリア供給部と、
    このn型キャリア供給部に前記コアを介して対向して前記スラブ層の前記コアの近傍に設けられたp型キャリア供給部と、
    前記n型キャリア供給部及び前記p型キャリア供給部に各々接続する電極と
    を少なくとも備えることを特徴とする可変光減衰器。
  2. 請求項1記載の可変光減衰器において、
    前記酸化シリコン層は、熱酸化法もしくはプラズマ酸化法により形成されていることを特徴とする可変光減衰器。
  3. 請求項1または2記載の可変光減衰器において、
    前記スラブ層は、前記コアの半分以下の膜厚に形成されていることを特徴とする可変光減衰器。
  4. 請求項1〜3のいずれか1項に記載の可変光減衰器において、
    前記n型キャリア供給部および前記p型キャリア供給部は、前記コアを伝播する光が影響を受けない範囲で、前記コアの近傍に設けられていることを特徴とする可変光減衰器。
JP2009118521A 2009-05-15 2009-05-15 可変光減衰器 Active JP5065333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118521A JP5065333B2 (ja) 2009-05-15 2009-05-15 可変光減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009118521A JP5065333B2 (ja) 2009-05-15 2009-05-15 可変光減衰器

Publications (2)

Publication Number Publication Date
JP2010266731A JP2010266731A (ja) 2010-11-25
JP5065333B2 true JP5065333B2 (ja) 2012-10-31

Family

ID=43363741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118521A Active JP5065333B2 (ja) 2009-05-15 2009-05-15 可変光減衰器

Country Status (1)

Country Link
JP (1) JP5065333B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673060B2 (ja) * 2010-12-14 2015-02-18 富士通株式会社 光半導体装置及びその製造方法
JP5751088B2 (ja) * 2011-08-17 2015-07-22 富士通株式会社 光半導体装置とその製造方法
JP6600476B2 (ja) * 2015-03-30 2019-10-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6533118B2 (ja) 2015-08-05 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6649194B2 (ja) * 2016-07-01 2020-02-19 日本電信電話株式会社 光位相・強度シフタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237516A (ja) * 1998-02-20 1999-08-31 Hitachi Cable Ltd 石英系ガラス導波路およびその製造方法
JP3890046B2 (ja) * 2002-10-07 2007-03-07 日本電信電話株式会社 平面回路型光学素子の製造方法
JP2004258119A (ja) * 2003-02-24 2004-09-16 Nippon Telegr & Teleph Corp <Ntt> 可変光減衰器
JP4087745B2 (ja) * 2003-04-25 2008-05-21 日本電信電話株式会社 可変光減衰器

Also Published As

Publication number Publication date
JP2010266731A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5029369B2 (ja) 光導波路
JP5773410B2 (ja) シリコンベース電気光学装置
JP5565148B2 (ja) 半導体光素子
JP5065333B2 (ja) 可変光減衰器
JP5831165B2 (ja) 半導体光素子
JP3162424B2 (ja) 導波型光検出器及びその作製方法
JP5161152B2 (ja) 可変光減衰器の作製方法
JP4914396B2 (ja) 光導波路の作製方法
JP5494216B2 (ja) 導波路型光デバイス
JP5609672B2 (ja) リブ型光導波路デバイス及びその製造方法
US8270779B2 (en) Multithickness layered electronic-photonic devices
JP2004258119A (ja) 可変光減衰器
JP4087745B2 (ja) 可変光減衰器
JP5152874B2 (ja) 光検出器の製造方法
KR100326046B1 (ko) 열광학 스위치 및 그 제작방법
JP5824929B2 (ja) 光半導体素子の製造方法
JP5204059B2 (ja) 光検出器の製造方法
WO2007141956A1 (ja) 光増幅器
CN113196149A (zh) 光波导调谐元件
JP5282910B2 (ja) 光位相シフタ
JP2009204730A (ja) 熱光学位相シフタ
JP2013186131A (ja) 光スイッチ
JP3957190B2 (ja) 可変光減衰器
JP3957187B2 (ja) 可変光減衰器
CN108051972A (zh) 一种波长无关高消光比的硅光子调制器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R151 Written notification of patent or utility model registration

Ref document number: 5065333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350