JP2010212469A - 光検出器およびそれを備えた光集積回路装置 - Google Patents

光検出器およびそれを備えた光集積回路装置 Download PDF

Info

Publication number
JP2010212469A
JP2010212469A JP2009057428A JP2009057428A JP2010212469A JP 2010212469 A JP2010212469 A JP 2010212469A JP 2009057428 A JP2009057428 A JP 2009057428A JP 2009057428 A JP2009057428 A JP 2009057428A JP 2010212469 A JP2010212469 A JP 2010212469A
Authority
JP
Japan
Prior art keywords
optical
light
optical waveguide
photodetector
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009057428A
Other languages
English (en)
Other versions
JP5480512B2 (ja
Inventor
Arata Yokoyama
新 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Original Assignee
Hiroshima University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC filed Critical Hiroshima University NUC
Priority to JP2009057428A priority Critical patent/JP5480512B2/ja
Publication of JP2010212469A publication Critical patent/JP2010212469A/ja
Application granted granted Critical
Publication of JP5480512B2 publication Critical patent/JP5480512B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】暗電流を低減でき、かつ、高速応答が可能な光検出器を提供する。
【解決手段】n型c−Ge層2、i型c−Ge層3およびp型c−Ge層4が光導波路30に近接してシリコン基板1上に積層される。光導波路30は、クラッド20に接してクラッド20上に形成されている。n型c−Ge層2の膜厚(0.6μm)がクラッド20の厚み(1.4μm)よりも薄く、かつ、n型c−Ge層2の膜厚とi型c−Ge層3の膜厚との合計(2.0μm)がクラッド20の厚みと光導波路30の厚みとの合計(1.7μm)よりも大きい。その結果、光導波路30中を伝搬する光は、光検出器10のi型c−Ge層3へ入射され、n型c−Ge層2およびp型c−Ge層4へ入射されない。
【選択図】図2

Description

この発明は、光検出器およびそれを備えた光集積回路装置に関し、特に、導波路中を伝搬する光を基板の面内方向から検出する光検出器およびそれを備えた光集積回路装置に関するものである。
光配線LSI(Large Scale Integrated circuit)においては、自由空間からの光ではなく、導波路からの光をフォトディテクタに入射させて電気信号に変換する用途が多い。
最近のシリコンフォトニクスにおいては、SOI(Silicon On Insulator)基板を用いて、シリコン(Si)からなる導波路からの光をゲルマニウム(Ge)からなるフォトディテクタに入射させる方法が注目されている(非特許文献1)。
この場合、Geからなるフォトディテクタは、Siからなる導波路の直上に形成される。
Breck Hitz, Optics Express, Oct. 17, 2007, pp. 13965-13971. Yasuhiro Hara, Shin Yokoyama and Kazutaka Umeda, "Compact Branched Optical Waveguides Using High-Index-Contrast Stacked Structure", OPTICAL REVIEW Vol. 10, No. 5 (2003), 357-360.
しかし、従来のGeからなるフォトディテクタは、導波路を構成するSiの直上に形成されるため、SiとGeとのSi/Ge界面に多くの欠陥が発生する。そして、この多くの欠陥が原因となってフォトディテクタの暗電流が増加し、フォトディテクタの性能が低下するという問題がある。
また、暗電流を低下させるために、欠陥の多いGe層の不純物(ドーパント)濃度を上げp層またはn層にして低抵抗にするという方法があるが、この構造では、フォトディテクタは、p層またはn層を介して導波路からの光を吸収するため、p層またはn層内の低電界領域を光生成された電子または正孔がゆっくり走行するため応答速度が低下するという問題がある。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、暗電流を低減でき、かつ、高速応答が可能な光検出器を提供することである。
また、この発明の別の目的は、暗電流を低減でき、かつ、高速応答が可能な光検出器を備えた光集積回路装置を提供することである。
この発明によれば、光検出器は、半導体基板と、光検出素子とを備える。光検出素子は、半導体基板の面内方向において半導体基板上の光導波路に近接して光導波路に略平行に配置され、光導波路の材料と異なる半導体材料からなる。そして、光検出素子は、第1から第3の半導体層を含む。第1の半導体層は、第1の導電型を有し、キャリア濃度を制御するためのドーパントの濃度が欠陥による暗電流の増加を防止可能な第1のしきい値以上である。第2の半導体層は、第1の半導体層に接して形成されるとともに、第1の導電型と異なる第2の導電型を有し、ドーパントの濃度が第2のしきい値以下である。第3の半導体層は、第2の半導体層に接して形成されるとともに、第1および第2の導電型と異なる第3の導電型を有し、ドーパントの濃度が第1のしきい値以上である。そして、第2のしきい値は、第1および第3の半導体層によって第2の半導体層に印加される電界が第2の半導体層の全体に略均一に分布するドーパントの濃度の最大値である。第1および第3の半導体層の各々は、光導波路からの光を直接は受けない。第2の半導体層は、光導波路からの光を受け、その受けた光を電気に変換する。
好ましくは、第1の半導体層は、半導体基板に接して形成される。光導波路は、半導体基板に接して形成されたクラッドに接してクラッド上に形成される。第1の半導体層の厚みは、クラッドの厚みよりも薄く、第1の半導体層の厚みと第2の半導体層の厚みとの合計は、クラッドの厚みと光導波路の厚みとの合計よりも大きい。
好ましくは、光導波路と光検出素子との光結合効率は、光導波路の長さ方向における光検出素子の長さを用いて決定された光結合効率からなる。
好ましくは、第1から第3の半導体層は、半導体基板上に形成された結晶相からなる。
第1の半導体層は、結晶欠陥を含む。
好ましくは、光検出素子は、第1および第2の電極をさらに含む。第1の電極は、第3の半導体層に接して形成される。第2の電極は、半導体基板の面内方向において第1の半導体層に接して形成される。
好ましくは、第1の導電型は、n型であり、第2の導電型は、i型(真性半導体)であり、第3の導電型は、p型である。
好ましくは、第1から第3の半導体層の各々は、ゲルマニウムからなり、半導体基板は、シリコンからなる。
好ましくは、光検出器は、光導入部材をさらに備える。光導入部材は、光導波路および光検出素子に接して光導波路と光検出素子との間に配置され、光導波路を構成する材料の屈折率よりも小さく、かつ、第2の半導体層の屈折率よりも小さい屈折率を有する。
また、この発明によれば、光集積回路装置は、光伝送部材と、第1の光導波路と、複数の光送受信部とを備える。光伝送部材は、平板形状からなり、光を伝送する。第1の光導波路は、光源から出射された光を伝搬させる。複数の光送受信部は、光伝送部材を共用の光伝送路として用い、相互に信号を送受信する。そして、複数の光送受信部の各々は、第1の光共振部材と、光出射部材と、第2の光共振部材と、光入射部材と、第2の光導波路と、光検出器とを含む。第1の光共振部材は、リング形状からなるとともに光伝送部材に近接して光伝送部材に略平行に光伝送部材と第1の光導波路との間に配置され、電圧および磁場のいずれかが印加されると、第1の光導波路中を伝搬する光と共振する。光出射部材は、第1の光共振部材と同じ形状からなるとともに、光伝送部材と第1の光共振部材との間に第1の光共振部材に接して配置され、第1の光共振部材中を伝搬する共振光を光伝送部材へ導く。第2の光共振部材は、リング形状からなるとともに光伝送部材に近接して光伝送部材に略平行に配置され、電圧および磁場のいずれかが印加されると、光伝送部材中を伝搬する光と共振する。光入射部材は、光伝送部材と第2の光共振部材との間に第2の光共振部材に接して配置され、光伝送部材中を伝搬する光を第2の光共振部材へ導く。第2の光導波路は、光伝送部材と略平行に配置され、第2の光共振部材中を伝搬する共振光を受け、その受けた共振光を伝搬させる。光検出器は、第2の光導波路中を伝搬する共振光を検出する。そして、光検出器は、半導体基板と、光検出素子とを含む。光検出素子は、半導体基板の面内方向において第2の光導波路に近接して第2の光導波路に略平行に配置され、半導体基板の材料と異なる半導体材料からなる。そして、光検出素子は、キャリア濃度を制御するためのドーパントの濃度がしきい値よりも低い半導体層で第2の光導波路からの光を受け、その受けた光を電気に変換する。
さらに、この発明によれば、光集積回路装置は、光伝送部材と、半導体基板とを備える。光伝送部材は、平板形状からなり、光を伝送する。半導体基板は、光伝送部材に近接して光伝送部材に略平行に配置される。半導体基板は、i(iは正の整数)個の第1の光導波路と、i個の第1の光共振部材群と、i個の第2の光共振部材群と、i個の光導波路群と、i個の光検出器群と、i個の信号処理回路群とを含む。i個の第1の光導波路は、光伝送部材側の一主面に形成され、光源からの光を伝搬させる。i個の第1の光共振部材群は、i個の第1の光導波路に対応して設けられ、各々が1つの第1の光導波路に接して1つの第1の光導波路上に形成される。i個の第2の光共振部材群は、i個の第1の光導波路に対応して設けられる。i個の光導波路群は、i個の第2の光共振部材群に対応して設けられ、各々が対応する第2の光共振部材群からの光を伝搬させる。i個の光検出器群は、i個の光導波路群に対応して設けられ、各々が対応する光導波路群からの光を検出する。i個の信号処理回路群は、i個の第1の光導波路に対応して設けられる。i個の第1の光共振部材群の各々は、j(jは2以上の整数)個の第1の光共振部材と、j個の光出射部材とを含む。j個の第1の光共振部材は、各々がリング形状からなる。j個の光出射部材は、j個の第1の光共振部材に対応して設けられ、各々が第1の光共振部材と同じ形状からなるとともに光伝送部材と第1の光共振部材との間に第1の光共振部材に接して配置される。i個の光導波路群の各々は、j個の第2の光導波路を含む。i個の光検出器群の各々は、j個の光検出器を含む。i個の第2の光共振部材群の各々は、j個の第2の光共振部材と、j個の光入射部材とを含む。j個の第2の光共振部材は、各々がリング形状からなる。j個の光入射部材は、j個の第2の光共振部材に対応して設けられ、各々が光伝送部材と第2の光共振部材との間に第2の光共振部材に接して配置される。i個の信号処理回路群の各々は、j個の信号処理回路を含む。j個の第1の光共振部材の各々は、電圧および磁場のいずれかが印加されると、第1の光導波路中を伝搬する光のうち、光共振する波長の光を光出射部材を介して光伝送部材へ導く。j個の第2の光共振部材の各々は、電圧および磁場のいずれかが印加されると、光入射部材を介して光伝送部材から受けた光のうち、光共振する波長の光を第2の光導波路へ導く。j個の信号処理回路の各々は、第1の光共振部材への電圧および磁場のいずれかの印加と不印加とによって信号を送信し、第2の光共振部材への電圧および磁場のいずれかの印加と不印加とによって光検出器が検出した検出信号を処理する。j個の光検出器の各々は、半導体基板の面内方向において第2の光導波路に近接して第2の光導波路に略平行に配置され、半導体基板の材料と異なる半導体材料からなる光検出素子を含む。そして、光検出素子は、第1から第3の半導体層を含む。第1の半導体層は、第1の導電型を有し、キャリア濃度を制御するための不純物の濃度が欠陥による暗電流の増加を防止可能な第1のしきい値以上である。第2の半導体層は、第1の半導体層に接して形成されるとともに、第1の導電型と異なる第2の導電型を有し、ドーパントの濃度が第2のしきい値以下である。第3の半導体層は、第2の半導体層に接して形成されるとともに、第1および第2の導電型と異なる第3の導電型を有し、ドーパントの濃度が第1のしきい値以上である。そして、第2のしきい値は、第1および第3の半導体層によって第2の半導体層に印加される電界が第2の半導体層の全体に分布する不純物の濃度の最大値である。第1および第3の半導体層の各々は、光導波路からの光を受けない。第2の半導体層は、光導波路からの光を受け、その受けた光を電気に変換する。
この発明によれば、光検出器は、不純物(ドーパント)濃度が欠陥による暗電流の増加を防止可能な第1のしきい値以上であるドーパントを含む第1および第3の半導体層と、第1および第3の半導体層による電界が膜厚方向の全体に略均一に分布するドーパント濃度以下である第2の半導体層とを備え、光導波路からの光を第2の半導体層で受けて電気に変換する。その結果、光検出器においては、暗電流が低減され、光導波路からの光によって生成された電子および正孔は、第2の半導体層中の電界によって分離される。
したがって、この発明によれば、暗電流を低減でき、かつ、高速応答が可能である。
この発明の実施の形態による光検出器の平面図である。 図1に示す線II−II間における光検出器の断面図である。 図1および図2に示す光検出器の製造方法を説明するための第1の工程図である。 図1および図2に示す光検出器の製造方法を説明するための第2の工程図である。 図1および図2に示す光検出器の製造方法を説明するための第3の工程図である。 図1および図2に示す光検出器の製造方法を説明するための第4の工程図である。 図1および図2に示す光検出器の製造方法を説明するための第5の工程図である。 図1および図2に示す光検出器の製造方法を説明するための第6の工程図である。 図1および図2に示す光検出器の動作を説明するための斜視図である。 この発明の実施の形態による他の光検出器の平面図である。 図10に示す線XI−XI間における光検出器の断面図である。 図10および図11に示す光検出器の製造方法を説明するための第1の工程図である。 図10および図11に示す光検出器の製造方法を説明するための第2の工程図である。 図10および図11に示す光検出器の製造方法を説明するための第3の工程図である。 図10および図11に示す光検出器の製造方法を説明するための第4の工程図である。 図10および図11に示す光検出器の製造方法を説明するための第5の工程図である。 図10および図11に示す光検出器の製造方法を説明するための第6の工程図である。 図1および図2に示す光検出器を備えた光集積回路装置の斜視図である。 図18に示す半導体基板、光導波路および光送受信部の斜視図である。 図19に示す光送受信部の構成を示す斜視図である。 図20に示す2つの光共振部材の平面図である。 図18に示す線XXII−XXII間における光集積回路装置の断面図である。 光共振部材の出力と波長との関係を示す図である。 共振波長を選択する概念図である。 図18に示す光源の構成図である。 図18に示す光源の他の構成図である。 図18に示す光集積回路装置における信号のやり取りを説明するための図である。 図18に示す光集積回路装置における信号の他のやり取りを説明するための図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
図1は、この発明の実施の形態による光検出器の平面図である。また、図2は、図1に示す線II−II間における光検出器の断面図である。
図1および図2を参照して、この発明の実施の形態による光検出器10は、シリコン基板1と、n型結晶ゲルマニウム(c−Ge)層2と、i型c−Ge層3と、p型c−Ge層4と、電極5,6とを備える。
電極5は、電極51〜54からなり、電極6は、電極61〜64からなる。
シリコン基板1は、たとえば、p型c−Siからなる。n型c−Ge層2は、シリコン基板1上に形成される。そして、n型c−Ge層2は、1019cm−3〜1020cm−3の濃度からなるリン(P)をn型不純物として含み、0.6μmの膜厚を有する。
i型c−Ge層3は、n型c−Ge層2に接してn型c−Ge層2上に形成される。そして、i型c−Ge層3は、1.4μmの膜厚を有する。
型c−Ge層4は、i型c−Ge層3に接してi型c−Ge層3上に形成される。そして、p型c−Ge層4は、1019cm−3〜1020cm−3の濃度からなるガリウム(Ga)をp型不純物として含む。また、p型c−Ge層4は、0.1μmの膜厚を有する。
電極5(=電極51〜54)は、たとえば、アルミニウム(Al)からなり、層間絶縁膜7に形成したコンタクトホールを通してp型c−Ge層4に接してp型c−Ge層4上に形成される。そして、電極51〜54は、所定の間隔および大きさで形成される。
電極6(=電極61〜64)は、たとえば、Alからなり、シリコン基板1の面内方向DR1においてn型c−Ge層2、i型c−Ge層3、およびp型c−Ge層4に隣接して配置され、層間絶縁膜7に形成したコンタクトホールを通してn型c−Ge層2の一部に接してn型c−Ge層2の一部上に形成される。
なお、電極5を複数の電極51〜54から構成し、電極6を複数の電極61〜64から構成するのは、n型c−Ge層2およびp型c−Ge層4とのコンタクト抵抗を低減させるためである。
クラッド20は、たとえば、酸化シリコン(SiO)膜からなり、シリコン基板1に接して形成される。そして、クラッド20は、0.4μmの幅および1.4μmの厚みを有する。
光導波路30は、たとえば、アモルファスシリコン(a−Si)からなり、クラッド20に接してクラッド20上に形成される。そして、光導波路30は、0.4μmの幅および0.3μmの厚みを有する。
層間絶縁膜7は、たとえば、SiO膜からなる。そして、層間絶縁膜7は、金属配線を光導波路30および光検出器10の不要な部分と接触することなく配線するためにクラッド20、光導波路30、および光検出器10の全体を覆う絶縁膜であり、シリコン基板1上に形成される。
シリコン基板1の面内方向DR1における光検出器10と光導波路30との間隔GAPは、0.1〜0.3μmに設定される。また、光導波路30の長さ方向DR2における光検出器10の長さLは、1〜10μmに設定される。
そして、この長さLは、光検出器10と光導波路30との光結合長であり、光導波路30中を伝搬する光が光検出器10中へ放射される割合を決定する光結合効率を決定するために用いられる。
光結合効率は、間隔GAPおよび長さLによって決定される。そして、光結合効率は、間隔GAPを一定にした場合、ある長さLOPTに対してほぼ100%になり、長さLが長さLOPTからずれるに従って100%から0%まで低下する(非特許文献2)。
したがって、長さLを変えることによって、光結合効率を任意の値に設定できる。
光検出器10が光導波路30から0.1〜0.3μmの間隔GAPを隔てて配置され、n型c−Ge層2の膜厚(0.6μm)がクラッド20の厚み(1.4μm)よりも薄く、かつ、n型c−Ge層2の膜厚とi型c−Ge層3の膜厚との合計(2.0μm)がクラッド20の厚みと光導波路30の厚みとの合計(1.7μm)よりも大きいため、光導波路30中を伝搬する光は、光検出器10のi型c−Ge層3へ入射され、n型c−Ge層2およびp型c−Ge層4へ入射されない。
その結果、i型c−Ge層3で生成された電子および正孔は、再結合することなく、i型c−Ge層3中に存在する電界によってそれぞれn型c−Ge層2およびp型c−Ge層4の方向へ移動する。
したがって、電極5,6間に生じる電圧を検出することによって光導波路30中を伝搬する光を検出できる。
型c−Ge層2は、Geの結晶成長によってシリコン基板1上に形成されるため、通常、結晶欠陥を含む。そして、この結晶欠陥によって発生する暗電流を低減するためにn型不純物であるPを高濃度(=1019cm−3〜1020cm−3)にドーピングしている。
光検出器10を光導波路30の直上に形成した場合、光検出器10は、光導波路30中を伝搬する光をn型c−Ge層2を介して受けるので、n層内の低電界領域を光生成された電子または正孔がゆっくり走行するため、光検出器10の応答速度が低下するが、上述したように、光導波路30中を伝搬する光は、光検出器10のi型c−Ge層3にのみ入射するので、光検出器10は、高速応答が可能である。
すなわち、光検出器10は、光導波路30中を伝搬する光がi型c−Ge層3のみに入射する構造を有するため、暗電流を低減できるとともに、高速応答が可能である。
図3から図8は、それぞれ、図1および図2に示す光検出器10の製造方法を説明するための第1〜第6の工程図である。
図3を参照して、光検出器10の製造が開始されると、(100)面を有するp型c−Siからなるシリコン基板1が準備される。そして、ヘテロエピタキシャル成長法を用いて0.6μmの膜厚を有するn型c−Ge膜41および1.5μmの膜厚を有するi型c−Ge膜42をシリコン基板1上に順次積層する(工程(a)参照)。
この場合、n型c−Ge膜41は、ゲルマン(GeH)ガス(10%のGeHと90%のHとの混合ガス)、フォスフィン(PH)ガス(1%のPHと99%のHとの混合ガス)および水素(H)ガス(100%H)を原料ガスとして形成され、GeHガスの流量は、100sccmであり、PHガスの流量は、10sccmであり、Hガスの流量は、200sccmであり、反応圧力は、48Paである。成長したGe結晶中の転移密度を低減させるため、基板温度は、最初の10分間は300℃であり、それ以降の基板温度は、580℃である。
また、i型c−Ge膜42は、GeHガス(10%のGeHと90%のHとの混合ガス)および水素(H)ガス(100%H)を原料ガスとして形成され、GeHガスの流量は、100sccmであり、Hガスの流量は、200sccmであり、反応圧力は、48Paであり、基板温度は、580℃である。
工程(a)の後、イオン注入によってGaがi型c−Ge膜42中へ注入される(工程(b)参照)。この場合、Gaの注入深さは、0.1μmである。これによって、n型c−Ge膜41、i型c−Ge膜43およびp型c−Ge膜44がシリコン基板1上に形成される(工程(c)参照)。
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン45を形成する(工程(d)参照)。
図4を参照して、工程(d)の後、レジストパターン45をマスクとしてn型c−Ge膜41、i型c−Ge膜43およびp型c−Ge膜44をエッチングする。これによって、n型c−Ge膜46、i型c−Ge膜47およびp型c−Ge膜48がシリコン基板1上に形成される(工程(e)参照)。
そして、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン49を形成する(工程(f)参照)。この場合、位置合わせ精度のため、積層されたn型c−Ge膜46、i型c−Ge膜47およびp型c−Ge膜48よりも右側のレジストパターン49と、積層されたn型c−Ge膜46、i型c−Ge膜47およびp型c−Ge膜48との間には隙間が発生する。
その後、レジストパターン49をマスクとして試料をエッチングする。これによって、n型c−Ge層2、i型c−Ge層3およびp型c−Ge層4がシリコン基板1上に形成される(工程(g)参照)。
図5を参照して、工程(g)の後、Si酸化膜71が大気圧CVD(Atmospheric Chemical Vapor Deposition)によって試料の全面に形成される(工程(h)参照)。この場合、Si酸化膜71は、窒素ガスによって希釈された50%のシラン(SiH)ガスと、希釈窒素ガスとを用い、400℃の基板温度および大気圧の圧力で堆積された。そして、SiHガスの流量は、400sccmであり、希釈窒素ガスの流量は、32l/minである。また、Si酸化膜71の成長速度は、32nm/minであり、Si酸化膜71の膜厚は、2.2μmである。
工程(h)の後、化学機械研磨(CMP:Chemical Mechanical Polish)によってSi酸化膜71を研磨し、平坦なSi酸化膜72を形成する(工程(i)参照)。この場合、p型c−Ge層4とSi酸化膜72の表面との距離は、0.1μmである。
その後、レジストをスピンコートによってSi酸化膜72の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン73を形成する(工程(j)参照)。
図6を参照して、工程(j)の後、レジストパターン73をマスクとしてSi酸化膜72をエッチングする。これによって、クラッド20が形成される(工程(k)参照)。この場合、シリコン基板1の面内方向において、クラッド20と、n型c−Ge層2、i型c−Ge層3およびp型c−Ge層4との距離は、0.2μmであり、クラッド20の幅は、0.4μmである。
そして、プラズマCVD法によってa−Si膜75が試料の全面に形成される。この場合、a−Si膜75は、20cmの直径を有する平行平板型のプラズマCVD装置を用いて形成され、その形成条件は、RFパワーが100Wであり、ヘリウム(He)によって希釈された50%のSiHガスの流量が100sccmであり、基板温度が300℃であり、反応圧力が13.3Paである。また、a−Si膜75の成長速度は、10nm/minである。
a−Si膜75の形成後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン76を形成する(工程(l)参照)。
そして、レジストパターン76をマスクとしてa−Si膜75をエッチングし、a−Si膜77を形成する(工程(m)参照)。
図7を参照して、工程(m)の後、a−Si膜77をCMPによって研磨し、平坦なa−Si膜78を形成する(工程(n)参照)。
その後、a−Si膜78を選択エッチングし、光導波路30を形成する(工程(o)参照)。
そして、Si酸化膜79をSi酸化膜71の形成条件と同じ形成条件によって試料の全面に形成する(工程(p)参照)。
図8を参照して、工程(p)の後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン80を形成する(工程(q)参照)。
そして、レジストパターン80をマスクとしてSi酸化膜79,72をエッチングし、コンタクトホール81,82を形成する(工程(r)参照)。
その後、コンタクトホール81,82中にAlを形成し、電極5,6を形成する。これによって光検出器10が完成する(工程(s)参照)。なお、Si酸化膜72およびSi酸化膜79は、層間絶縁膜7を構成する。
図9は、図1および図2に示す光検出器10の動作を説明するための斜視図である。図9を参照して、光導波路30に入射した入射光は、光導波路30の長さ方向DR2へ光導波路30中を伝搬する。
そして、光導波路30中を伝搬する光は、光検出器10が近接して配置された光導波路30の領域に達すると、光検出器10と光導波路30との間の光結合効率に従って光導波路30から光検出器10のi型c−Ge層3中へ入射する。
そうすると、光検出器10は、光導波路30から放射された光をi型c−Ge層3によって吸収し、その吸収した光を電極5,6間に生じる電圧に変換する。これによって、光検出器10は、光導波路30から放射された光を検出する。
この発明の実施の形態においては、光検出器10は、シリコン基板1の面内方向DR1において光導波路30に近接して光導波路30の横側に配置されており、光検出器10と光導波路30との間の光結合効率は、光検出器10の長さLによって決定される。
光検出器10を光導波路30の横側に配置すると、光検出器10の製造工程が複雑になるが、光検出器10の長さLを自由に設定して光検出器10と光導波路30との間の光結合効率を自由に制御できるという利点がある。
つまり、光検出器10を光導波路30の横側に配置することによって、光検出器10と光導波路30との間の光結合効率の制御性を向上できる。
したがって、この発明においては、複雑な製造工程を用いて光検出器10を光導波路30の横側に配置することによって光検出器10と光導波路30との間の光結合効率の制御性を向上させることができる点に想到したことに、この発明の非容易性がある。
図10は、この発明の実施の形態による他の光検出器の平面図である。また、図11は、図10に示す線XI−XI間における光検出器の断面図である。
この発明の実施の形態による光検出器は、図10および図11に示す光検出器10Aであってもよい。図10および図11を参照して、光検出器10Aは、図1および図2に示す光検出器10に光導入部材8およびn型c−Si層9を追加したものであり、その他は、光検出器10と同じである。
なお、光検出器10Aにおいては、光導波路30は、結晶シリコン(c−Si)からなる。
光導入部材8は、n型c−Ge層2、i型c−Ge層3、p型c−Ge層4、クラッド20および光導波路30に接してn型c−Ge層2、i型c−Ge層3、およびp型c−Ge層4と、クラッド20および光導波路30との間に配置される。
そして、光導入部材8は、たとえば、シリコンナイトライド(Si)またはシリコンゲルマニウム(SiGe)からなる。すなわち、光導入部材8は、光導波路30を構成するSiの屈折率よりも小さく、i型c−Ge層3の屈折率よりも小さい屈折率を有する材料からなる。
光導入部材8を設けることによって、光導波路30中を伝搬する光は、光導入部材8を設けない場合に比べ、i型c−Ge層3中へ入射され易くなる。その結果、光検出器10Aは、光検出器10よりも感度良く光導波路30中を伝搬する光を検出できる。
型c−Si層9は、シリコン基板1中に形成され、n型c−Ge層2に接する。そして、n型c−Si層9は、1019cm−3〜1020cm−3のキャリア濃度を有する。
図12から図17は、それぞれ、図10および図11に示す光検出器10Aの製造方法を説明するための第1から第6の工程図である。
図12を参照して、光検出器10Aの製造が開始されると、SOI(Silicon On Insulator)基板90が準備される。SOI基板90は、シリコン基板91と、SiO膜92と、結晶シリコン層93とからなる。そして、SiO膜92の膜厚は、1.4μmである。また、結晶シリコン層93の膜厚は、0.3μmである(工程(a)参照)。
そして、レジストを結晶シリコン層93の全面にスピンコートによって塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン83を結晶シリコン層93上に形成する(工程(b)参照)。
この場合、レジストパターン83は、図12の紙面の横方向において0.4μmの幅を有し、図12の紙面において手前から奥の方向へ向かって光導波路30と同じ長さを有する。
そして、レジストパターン83をマスクとして結晶シリコン層93およびSiO膜92をエッチングし、その後、レジストパターン83を除去する。これによって、クラッド20および光導波路30がシリコン基板1上に形成される(工程(c)参照)。
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン84を形成する。そして、レジストパターン84をマスクとしてPをイオン注入によってシリコン基板1の一部に注入する。これによって、n型c−Si層9がシリコン基板1中に形成される(工程(d)参照)。
図13を参照して、工程(d)の後、レジストパターン84を除去し、Si酸化膜71(図5の工程(h)参照)の形成条件と同じ形成条件を用いてSi酸化膜85を試料の全面に形成する(工程(e)参照)。
そして、Si酸化膜85をCMPによって研磨し、平坦なSi酸化膜86を形成する(工程(f)参照)。
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン87を形成する(工程(g)参照)。
図14を参照して、工程(g)の後、レジストパターン87をマスクとしてSi酸化膜86をエッチングし、Si酸化膜88を形成する(工程(h)参照)。この場合、シリコン基板1の面内方向において、左側のSi酸化膜88の開口部89側の端面と、クラッド20および光導波路30の開口部89側の端面との距離は、0.2μmである。
そして、高真空(2Pa)におけるGeのエピタキシーによって、n型c−Si層9上にn型c−Ge層2、i型c−Ge層3およびp型c−Ge層4を順次選択成長させる(工程(i)参照)。
2Pa程度の高真空においてGeのエピタキシーを行なった場合、c−Geは、n型c−Si層9上にのみ選択的に成長する。また、n型c−Ge層2は、GeHガス(Ar希釈1%)およびPHガス(Ar希釈1%)を原料ガスとして形成され、GeHガスの流量は、10sccmであり、PHガスの流量は、1sccmであり、反応圧力は、2Paであり、基板温度は、最初の10分間は350℃であり、その後の基板温度は600℃である。
さらに、i型c−Ge膜3は、GeHガスを原料ガスとして形成され、GeHガスの流量は、10sccmであり、反応圧力は、2Paであり、基板温度は、600℃である。
さらに、p型c−Ge層4は、GeHガスおよびトリメチルガリウムガスを原料ガスとして形成され、GeHガスの流量は、10sccmであり、トリメチルガリウムガスの流量は、1sccmであり、反応圧力は、2Paであり、基板温度は、600℃である。
そして、n型c−Ge層2、i型c−Ge層3およびp型c−Ge層4は、(111)のファセット面を有して成長する。
工程(i)の後、SOG(Spin On Glass)膜94を試料の全面に塗布する(工程(j)参照)。
図15を参照して、工程(j)の後、SOG膜94をウェットエッチングし、SiO膜95,96を形成する(工程(k)参照)。この場合、ウェットエッチングは、希釈フッ酸(フッ酸20%、純水80%)溶液中で5分間のエッチングを行なうことによって実行される。
その後、SiHガスおよびNOガスを原料ガスとしてプラズマCVD法を用いてSi膜97を試料の全面に形成する(工程(l)参照)。この場合、SiHガスの流量は、20sccmであり、NOガスの流量は、200sccmであり、RFパワーは、100Wであり、基板温度は、300℃である。
そして、水素と窒素とによって希釈されたCFガス(21sccmのCF、8sccmのNおよび12sccmのH)を用いたプラズマによってSi膜97をドライエッチングし、光導入部材8およびSi膜98を形成する(工程(m)参照)。この場合、RFパワーは、150Wであり、圧力は、1.33Paであり、基板温度は、23℃である。
このドライエッチングにおいては、Siのエッチング速度は、SiOのエッチング速度よりも10倍程度速いので、Si膜97が主にエッチングされ、光導入部材8およびSi膜98が形成される。
図16を参照して、工程(m)の後、Si酸化膜71(図5の工程(h)参照)の形成条件と同じ形成条件を用いてSi酸化膜66を試料の全面に形成する(工程(n)参照)。
そして、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン67を形成する(工程(o)参照)。
その後、レジストパターン67をマスクとしてSi酸化膜66およびSi酸化膜88をエッチングし、スルーホール68,69を形成する(工程(p)参照)。
そして、スルーホール68,69中にAlを形成し、電極5,6を形成する。これによって光検出器10Aが完成する(工程(q)参照)。なお、Si酸化膜66およびSi酸化膜88は、層間絶縁膜7を構成する。
なお、上記においては、光検出器10,10Aは、c−Geを用いて作製されると説明したが、この発明の実施の形態においては、これに限らず、光検出器10,10Aは、光導波路30中を伝搬する光の波長に応じて、アモルファスゲルマニウム(a−Ge)を用いて作製されていてもよく、GaSb,InAs,InSb,PbS,PbSe,PbTe,SbTe,BiSe,BiTeのいずれかの結晶またはアモルファス材料を用いて作製されていてもよい。
また、上記においては、光導波路30は、Siからなると説明したが、この発明の実施の形態においては、これに限らず、光導波路30は、GaSb,InAs,InSb,PbS,PbSe, PbTe,SbTe,BiSe,BiTe,AlN,AlP,AlAs,AlSb,GaN,GaP,GaAs,InN,ZnO,ZnSe,ZnTe,CdS,CdSe,CdTe,HgTe,GaS,GaSe,GaTe,InSe,SnOのいずれかの結晶またはアモルファス材料からなっていてもよい。ただし、光導波路のバンドギャップは、用いる光のエネルギーよりも大きく、ディテクタ材料のバンドギャップは、用いる光のエネルギーよりも小さいものを用いる必要がある。
さらに、光検出器10,10Aにおいては、光検出器10,10Aおよび光導波路30以外の部分は、空気であってもよいし、光導波路30を構成するSiおよび光検出器10,10Aを構成するGeの屈折率よりも小さい屈折率を有する材料によって覆われていてもよい。
たとえば、光検出器10,10Aおよび光導波路30以外の部分は、SiO(屈折率=1.45)またはSi(屈折率=2.0)によって覆われていてもよい。
さらに、上記においては、光検出器10,10Aは、i型c−Ge層3を備えると説明したが、この発明の実施の形態においては、これに限らず、光検出器10,10Aは、1016cm−3以下の濃度のp型不純物またはn型不純物を含むp型c−Ge層またはn型c−Ge層を備えていてもよい。
p型不純物またはn型不純物が1016cm−3以下であれば、n型c−Ge層2およびp型c−Ge層4による電界が1016cm−3以下の濃度のp型不純物またはn型不純物を含むp型c−Ge層またはn型c−Ge層の全体に分布するので、光吸収によって、このp型c−Ge層またはn型c−Ge層において生成された電子および正孔は、電界によってそれぞれn型c−Ge層2およびp型c−Ge層4へ移動し、高速応答が可能であるからである。
そして、この発明の実施の形態においては、n型c−Ge層2のn型不純物の濃度である1019cm−3〜1020cm−3の1019cm−3は、欠陥による暗電流の増加を防止可能な「第1のしきい値」を構成し、p型c−Ge層4のp型不純物の濃度である1019cm−3〜1020cm−3の1019cm−3は、欠陥による暗電流の増加を防止可能な「第1のしきい値」を構成する。また、i型c−Ge層3の代わりに用いられるp型c−Ge層またはn型c−Ge層の不純物濃度の基準値である1016cm−3は、n型c−Ge層2およびp型c−Ge層4によってp型c−Ge層(不純物濃度≦1016cm−3)またはn型c−Ge層(不純物濃度≦1016cm−3)に印加される電界がp型c−Ge層(不純物濃度≦1016cm−3)またはn型c−Ge層(不純物濃度≦1016cm−3)の全体に分布する不純物の濃度の最大値である「第2のしきい値」を構成する。
さらに、光検出器10,10Aにおいては、p型c−Ge層4がシリコン基板1に接し、n型c−Ge層2がi型c−Ge層3上に形成されていてもよい。
さらに、光検出器10,10Aにおいては、電極6は、シリコン基板1の裏面に形成されていてもよい。この場合、シリコン基板1は、p型c−Siからなる。
図18は、図1および図2に示す光検出器10を備えた光集積回路装置の斜視図である。図18を参照して、光集積回路装置100は、光伝送部材110と、半導体基板120と、光源130と、光導波路101〜10i(iは正の整数)と、光送受信部111〜11j,121〜12j,・・・,1i1〜1ij(jは2以上の整数)とを備える。なお、光集積回路装置100は、1cm角〜2cm角のサイズを有する。
光伝送部材110は、平板形状を有し、シリコンナイトライド(SiN)、二酸化シリコン(SiO)、シリコンオキシナイトライド(SiON)、レジストおよびプラスチック等の空気よりも大きい屈折率を有する透明材料からなる。
半導体基板120は、たとえば、p型c−Siからなり、光伝送部材110の1つの平面に近接して配置される。
光源130は、半導体基板120の1つの端面に配置される。
光導波路101〜10iの各々は、光伝送部材110と同じ材料からなり、方向DR4において、半導体基板120の長さと同じ長さを有し、0.3mmから5mmの幅を有する。そして、光導波路101〜10iは、方向DR3において、半導体基板120の一主面上に所定の間隔で配置される。
光送受信部111〜11j,121〜12j,・・・,1i1〜1ijは、半導体基板120上に2次元的に配置される。
より具体的には、光送受信部111〜11jは、光導波路101に対応して設けられ、方向DR4において所定の間隔で配置される。また、光送受信部121〜12jは、光導波路102に対応して設けられ、方向DR4において所定の間隔で配置される。以下、同様にして光送受信部1i1〜1ijは、光導波路10iに対応して設けられ、方向DR4において所定の間隔で配置される。
光伝送部材110は、光送受信部111〜11j,121〜12j,・・・,1i1〜1ijから入射された光を伝送する。
光導波路101〜10iは、光源130から出射された光を方向DR4へ伝搬させる。
光送受信部111〜11j,121〜12j,・・・,1i1〜1ijの各々は、後述する方法によって、光導波路101〜10i中を伝搬する光の一部を光伝送部材110中へ導くとともに、光伝送部材110中を伝送する光を検出する。
光源130は、それぞれ、波長λ1,λ2,・・・,λm(mは正の整数)の離散的な波長を有する光Lg1〜Lgmまたは所定の波長範囲を有する連続光Lgcを発生し、その発生した光Lg1〜LgmまたはLgcを光導波路101〜10i中へ出射する。
図19は、図18に示す半導体基板120、光導波路101〜10iおよび光送受信部111〜11j,121〜12j,・・・,1i1〜1ijの斜視図である。
図19を参照して、光送受信部111は、光共振部材140,150,160と、光導波路170と、光検出器180と、信号処理回路210とを含む。
光共振部材140,150,160の各々は、(Ba,Sr)TiO、LiNbO、Pb(Zr,Ti)OおよびSi等の電気光学材料からなり、リング形状を有する。そして、光共振部材140,150,160の各々は、10μmの直径および0.4μmの幅を有する。
光共振部材140は、光送受信部111が対応する光導波路101上に配置される。光共振部材150,160は、光共振部材140から離れた位置に配置される。
光導波路170は、Siからなり、光共振部材150に近接して光共振部材150の横側に配置される。
光検出器180は、図1および図2に示す光検出器10からなり、半導体基板120の面内方向において光導波路170に近接して配置される。
なお、図19においては、図示されていないが、光共振部材160の横側にも、光導波路および光検出器が配置されている。
信号処理回路210は、光送受信部111が対応する光導波路101と光検出器180との間に配置される。
なお、光送受信部112〜11j,121〜12j,・・・,1i1〜1ijの各々は、光送受信部111と同じ構成からなる。
図20は、図19に示す光送受信部111の構成を示す斜視図である。図20を参照して、光送受信部111は、光共振部材140,150,160、光導波路170、光検出器180および信号処理回路210に加えて、光導波路190および光検出器200をさらに含む。
光導波路190は、Siからなり、半導体基板120の面内方向において、光共振部材160に近接して光共振部材160の横側に配置される。
光検出器200は、図1および図2に示す光検出器10からなり、半導体基板120の面内方向において光導波路190に近接して配置される。
光共振部材140は、光出射窓141を有する。光出射窓141は、リング形状からなり、光共振部材140と同じ直径および幅を有する。そして、光出射窓141は、光共振部材140に接して光共振部材140上に配置される。
光共振部材150は、光入射窓151を有し、光共振部材160は、光入射窓161を有する。光入射窓151,161は、略四角形からなり、それぞれ、光共振部材150,160に接して光共振部材150,160上に配置される。
なお、光送受信部112〜11j,121〜12j,・・・,1i1〜1ijの各々は、図20に示す光送受信部111と同じ構成からなる。
図21は、図20に示す2つの光共振部材150,160の平面図である。図21を参照して、光共振部材150,160は、光入射窓151と光入射窓161との配置位置が相互に90度ずれるように配置される。
その結果、光1は、光入射窓161によって光共振部材160中へ入射し、光共振部材160中を矢印ARW2の方向へ伝搬する。また、光2は、光入射窓151によって光共振部材150中へ入射し、光共振部材150中を矢印ARW1の方向に伝搬する。さらに、光3は、光入射窓151,161によってそれぞれ光共振部材150,160中へ入射し、光共振部材150,160中をそれぞれ矢印ARW1,ARW2の方向へ伝搬する。
このように、光共振部材150に設けられた光入射窓151と、光共振部材160に設けられた光入射窓161とを相互に90度ずらせて配置することによって、光伝送部材110中をあらゆる方向へ伝搬する光を光共振部材150および/または光共振部材160中へ入射させることができる。
図22は、図18に示す線XXII−XXII間における光集積回路装置100の断面図である。図22を参照して、光伝送部材110は、光吸収部材1101を周囲に有する。光吸収部材1101は、光伝送部材110中を周囲へ伝搬して来た光を吸収する。これによって、光伝送部材110の周囲による光の反射が防止される。その結果、光伝送部材110中における光の干渉を防止して光通信を正確に行なうことができる。
光導波路101〜10iは、半導体基板120の一主面に形成される。この場合、光導波路101〜10iの各々は、シリコン酸化膜1110によって囲まれており、1つの面が半導体基板120の一主面に略一致するように半導体基板120中に埋め込まれて半導体基板120の一主面に形成される。そして、シリコン酸化膜1110の膜厚は、1.5μmである。
このように、光導波路101〜10iの周囲をシリコン酸化膜1110によって囲むことにより、光損失を低減して光を光導波路101〜10i中で伝搬させることができる。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijは、光結合窓142をさらに含む。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光結合窓142は、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijが対応する光導波路101〜10i上に光導波路101〜10iに接して形成される。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光共振部材140は、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光出射窓141および光結合窓142に接して光出射窓141と光結合窓142との間に形成される。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光出射窓141は、光伝送部材110および光共振部材140に接して、光伝送部材110と光共振部材140との間に形成される。そして、光出射窓141は、光伝送部材110および光共振部材140,150,160の屈折率よりも小さく、周囲の屈折率よりも大きい屈折率を有する材料からなる。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光入射窓151は、光伝送部材110および光共振部材150に接して、光伝送部材110と光共振部材150との間に形成される。そして、光入射窓151は、光伝送部材110および光共振部材140,150,160の屈折率よりも小さく、周囲の屈折率よりも大きい屈折率を有する材料からなる。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光共振部材150は、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光入射窓151に接して形成される。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光導波路170は、半導体基板120の面内方向において光共振部材150に近接して配置される。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光検出器180は、半導体基板120の面内方向において光導波路170に近接して配置される。
そして、光送受信部111〜11j,121〜12j,・・・,1i1〜1ijにおいて、光共振部材150、光導波路170および光検出器180は、半導体基板120上に形成されたSiOによって覆われている。
なお、光共振部材160、光入射窓161、光導波路190および光検出器200は、図22に示す光共振部材150、光入射窓151、光導波路170および光検出器180と同じように配置される。
各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる信号処理回路210は、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijが対応する光導波路101〜10iと、光検出器180との間において、半導体基板120の一主面に形成される。
そして、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijに含まれる光出射窓141および光入射窓151,161と、光伝送部材110との間隔が0.2μmになるように、半導体基板120は、光伝送部材110に近接して配置される。
光共振部材140,150,160の直径をrとし、光共振部材140,150,160の屈折率をnとし、共振波長をλとすると、次式が成立する。
2πr=sλ/n(sは正の整数)・・・(1)
光共振部材140,150,160に電圧を印加すると、光共振部材140,150,160の屈折率が変化するので、式(1)を満たす屈折率を有するように光共振部材140,150,160に電圧を印加すると、波長λを有する光が共振光として光共振部材140,150,160中を伝搬するとともに、一部が光伝送部材110中へ出射され、または光導波路170,190へ出射される。
より具体的には、式(1)を満たす屈折率を有するように光共振部材140に電圧を印加すると、波長λを有する光が光結合窓142を介して共振光として光共振部材140中を伝搬するとともに、一部が光出射窓141を介して光伝送部材110中へ出射される。また、式(1)を満たす屈折率を有するように光共振部材150,160に電圧を印加すると、波長λを有する光が光入射窓151,161を介して光共振部材150,160中を伝搬するとともに、一部が光導波路170,190へ出射される。
光導波路101〜10iは、波長λ1〜λmの離散的な波長を有する光Lg1〜Lgmを伝搬させ、またはλ1〜λmの範囲の連続的な波長範囲の光を伝搬させるので、波長λ1〜λmのうちの1つの波長λk(k=1〜m)が共振波長λになるように光伝送部材140,150,160に印加する電圧Vkを決定する。
図23は、光共振部材140,150,160の出力と波長との関係を示す図である。また、図24は、共振波長を選択する概念図である。図23を参照して、光共振部材140,150,160は、電圧が印加されていない場合(V=0)、波長λ0をピーク波長とする光を出力する。
一方、光共振部材140,150,160は、電圧Vkが印加されると、波長λkの光と共振し、波長λkをピーク波長とする光を出力する。
したがって、光共振部材140は、電圧が印加されていない場合、光導波路101〜10i中を伝搬する波長λ1〜λmの離散的な波長を有する光Lg1〜Lgm、またはλ1〜λmの範囲の連続的な波長範囲の光と共振しない。その結果、光共振部材140は、光伝送部材110中へ光を出射しない。
一方、光共振部材140は、電圧Vkが印加されると、光導波路101〜10i中を伝搬する波長λ1〜λmの離散的な波長を有する光Lg1〜Lgmまたはλ1〜λmの範囲の連続的な波長範囲の光のうち、波長λkを有する光Lgkと共振し、光Lgkを光伝送部材110中へ出射する。
また、光共振部材150,160は、電圧が印加されていない場合、光伝送部材110中を伝送される光Lgkと共振しない。その結果、光共振部材150,160は、それぞれ、光導波路170,190へ光を出射しない。
一方、光共振部材150,160は、電圧Vkが印加されると、光伝送部材110中を伝送される光Lgkと共振し、光Lgkをそれぞれ光導波路170,190へ出射する。
このように、光共振部材140は、電圧Vkが印加されると、光導波路101〜10iを伝搬する光Lg1〜Lgmの一部の光Lgkまたはλ1〜λmの範囲の連続的な波長範囲の光のうち波長λkを有する光を光伝送部材110中へ出射し、電圧が印加されていないとき、光伝送部材110中へ光を出射しない。
また、光共振部材150,160は、電圧Vkが印加されると、光伝送部材110を伝搬する光Lgkをそれぞれ光導波路170,190へ出射し、電圧が印加されていないとき、光導波路170,190へ光を出射しない。
光検出器180は、光共振部材150から光導波路170へ出射された光の強度を検出し、その検出した強度を信号処理回路210へ出力する。
光検出器200は、光共振部材160から光導波路190へ出射された光の強度を検出し、その検出した強度を信号処理回路210へ出力する。
信号処理回路210は、他の光送受信部へ信号を送信する場合、電圧Vkの光共振部材140への印加と電圧Vkの光共振部材140への不印加とを繰り返し行う。より具体的には、信号処理回路210は、デジタル信号の“1”に応じて電圧Vkを光共振部材140に印加し、デジタル信号の“0”に応じて電圧Vkの光共振部材140への印加を停止する。
また、信号処理回路210は、他の光送受信部からの信号を受信する場合、電圧Vkを光共振部材150,160に印加する。
さらに、信号処理回路210は、光検出器180,200から受けた光強度に基づいて、信号を復調および処理する。より具体的には、信号処理回路210は、光検出器180,200から受けた2つの光強度の和を演算し、その演算した和に基づいて、信号を復調および処理する。
図25は、図18に示す光源130の構成図である。図25を参照して、光源130は、レーザLS1〜LSmと、導波路300とを含む。導波路300は、レーザLS1〜LSmに接続されるとともに、光導波路101〜10iに接続される。
レーザLS1〜LSmは、それぞれ、波長λ1〜λmを有する光Lg1〜Lgmを発振し、その発振した光Lg1〜Lgmを導波路300へ出射する。導波路300は、レーザLS1〜LSmから受けた光Lg1〜Lgmを伝搬させ、光導波路101〜10iへ導く。
このように、光源130は、波長λ1〜λmを有する光Lg1〜Lgmを発生するとともに、その発生した光Lg1〜Lgmを光導波路101〜10iへ導く。
図26は、図18に示す光源130の他の構成図である。図26を参照して、光源130は、発光素子LSと、導波路310と、フィルタ320とを含む。導波路310は、導波路101〜10iおよびフィルタ320に接続される。フィルタ320は、発光素子LSおよび導波路310に接続される。
発光素子LSは、たとえば、紫外線励起蛍光発光素子からなり、連続波長の光を出射する。フィルタ320は、発光素子LSから出射された連続波長の光のうち、所定の波長範囲の光だけを導波路310へ通過させる。導波路310は、フィルタ320から受けた連続波長の光を導波路101〜10iに導く。
この発明の実施の形態においては、光源130は、図25に示す構成および図26に示す構成のいずれかからなっていればよい。
光集積回路装置100は、光導波路101〜10i,170,190、光共振部材140,150,160、光検出器180,200および信号処理回路210を半導体プロセスを用いて半導体基板120の一主面に作製し、光導波路101〜10i,170,190、光共振部材140,150,160、光検出器180,200および信号処理回路210を一主面に含む半導体基板120を光共振部材140,150,160が接するように光伝送部材110と接触させることによって製造される。
図27は、図18に示す光集積回路装置100における信号のやり取りを説明するための図である。なお、光集積回路装置100における信号のやり取りにおいては、信号を送信する光送受信部の信号処理回路210は、一定期間、電圧Vkを光共振部材150,160に印加し、光検出器180,200が光伝送部材110中を伝搬する光を検出しない場合に信号を送信し、信号を送信する光送受信部以外の光送受信部は、定期的に、電圧Vkを光共振部材150,160に印加し、他の光送受信部から送信された光を受信する。
図27を参照して、光源130のレーザLS1〜LSmは、それぞれ、波長λ1〜λmを有する光Lg1〜Lgmを発振し、その発振した光Lg1〜Lgmを導波路300へ出射する。導波路300は、レーザLS1〜LSmからの光Lg1〜Lgmを伝搬させ、光導波路101〜10iに導く。そして、光導波路101〜10iは、光Lg1〜Lgmを伝搬させる。
光送受信部111が信号を送信する場合、光送受信部111の信号処理回路210は、送信信号の“1”に応じて、電圧Vkを光共振部材140に印加し、送信信号の“0”に応じて、光共振部材140に電圧を印加しない。
光送受信部111の光共振部材140は、信号処理回路210から電圧Vkが印加されると、光導波路101中を伝搬する光Lg1〜Lgmのうち、波長λkを有する光Lgkと共振し、光Lgkを光伝送部材110中へ出射する。また、光送受信部111の光共振部材140は、信号処理回路210から電圧が印加されないとき、光導波路101中を伝搬する光Lg1〜Lgmのいずれとも共振せず、光伝送部材110中へ光を出射しない。
その結果、送信信号のデジタル値“1”に対応する波長λkの光Lgkが光伝送部材110の全域へ伝搬する。より具体的には、デジタル値“1”が連続していれば、その連続しているデジタル値“1”の長さに相当する期間、光Lgkが光伝送部材110中を伝送し、デジタル値“1”とデジタル値“0”とが交互に配列されていれば、途切れ途切れの光Lgkが光伝送部材110中を伝送する。
そして、たとえば、光送受信部12jの信号処理回路210は、電圧Vkを光共振部材150,160に印加する。そうすると、光送受信部12jの光共振部材150,160は、光伝送部材110中を伝搬する光Lgkと共振し、光Lgkをそれぞれ光導波路170,190へ出射する。
光送受信部12jの光検出器180は、光共振部材150から光導波路170へ出射された光Lgk1を受け、その受けた光Lgk1を電圧Vout1に変換する。そして、光送受信部12jの光検出器180は、電圧Vout1を信号処理回路210へ出力する。また、光送受信部12jの光検出器200は、光共振部材160から光導波路190へ出射された光Lgk2を受け、その受けた光Lgk2を電圧Vout2に変換する。そして、光送受信部12jの光検出器200は、電圧Vout2を信号処理回路210へ出力する。
この場合、光送受信部12jの光検出器180,200は、それぞれ、光Lgk1,Lgk2を受ければ、光Lgk1,Lgk2を受けた期間に相当する時間だけ、VLg(>0V)からなる電圧Vout1,Vout2を信号処理回路210へ出力し、光Lgk1,Lgk2を光導波路170,190から受けなければ、0Vからなる電圧Vout1,Vout2を信号処理回路210へ出力する。
そして、光送受信部12jの信号処理回路210は、電圧VLgからなる電圧Vout1,Vout2を光検出器180,200から受ければ、その受けた電圧Vout1,Vout2の和Voutを演算し、その演算した和Voutをデジタル値“1”に変換する。また、光送受信部12jの信号処理回路210は、和Voutが0Vからなるとき、和Voutをデジタル値“0”に変換する。その後、光送受信部12jの信号処理回路210は、その変換したデジタル値を復調および処理して光送受信部111からの信号を受信する。
他の光送受信部112〜11j,121〜12j−1,・・・,1i1〜1ij間における信号のやり取りも、上述した方法によって行われる。
したがって、光送受信部111〜11j,121〜12j,・・・,1i1〜1ijは、光伝送部材110を共用の光伝送路として用いて信号を相互にやり取りする。
図28は、図18に示す光集積回路装置100における信号の他のやり取りを説明するための図である。
なお、図28においては、光導波路101〜10iの個数が光Lg1〜Lgmの個数以下である場合について説明する。
また、以下においては、信号を送信しない光送受信部の信号処理回路210は、一定期間、それぞれ、電圧V1〜Viを光共振部材150,160に順次印加し、信号を受信するものとする。
図28を参照して、光導波路101に対応して設けられた光送受信部111〜11jは、電圧V1を光共振部材140,150,160に印加して信号を送受信する。また、光導波路102に対応して設けられた光送受信部121〜12jは、電圧V2を光共振部材140,150,160に印加して信号を送受信する。以下、同様にして、光導波路10iに対応して設けられた光送受信部1i1〜1ijは、電圧Viを光共振部材140,150,160に印加して信号を送受信する。
光源130から出射された光Lg1〜Lgmが光導波路101〜10i中を伝搬している状態において、光送受信部111の信号処理回路210は、電圧V1を光共振部材150,160に印加して光検出器180,200が光Lg1を検出していないとき、送信信号の“1”に応じて、電圧V1を光共振部材140に印加し、送信信号の“0”に応じて、光共振部材140に電圧を印加しない。
光送受信部111の光共振部材140は、信号処理回路210から電圧V1が印加されると、光導波路101中を伝搬する光Lg1〜Lgmのうち、波長λ1を有する光Lg1と共振し、光Lg1を光伝送部材110中へ出射する。また、光送受信部111の光共振部材140は、信号処理回路210から電圧が印加されないとき、光導波路101中を伝搬する光Lg1〜Lgmのいずれとも共振せず、光伝送部材110中へ光を出射しない。
このようにして、光送受信部111は、波長λ1を有する光Lg1を用いて信号を送信する。
また、光送受信部12jの信号処理回路210は、電圧V2を光共振部材150,160に印加して光検出器180,200が光Lg2を検出していないとき、送信信号の“1”に応じて、電圧V2を光共振部材140に印加し、送信信号の“0”に応じて、光共振部材140に電圧を印加しない。
光送受信部12jの光共振部材140は、信号処理回路210から電圧V2が印加されると、光導波路102中を伝搬する光Lg1〜Lgmのうち、波長λ2を有する光Lg2と共振し、光Lg2を光伝送部材110中へ出射する。また、光送受信部12jの光共振部材140は、信号処理回路210から電圧が印加されないとき、光導波路102中を伝搬する光Lg1〜Lgmのいずれとも共振せず、光伝送部材110中へ光を出射しない。
このようにして、光送受信部12jは、波長λ2を有する光Lg2を用いて信号を送信する。
さらに、光送受信部1i1の信号処理回路210は、電圧Viを光共振部材150,160に印加して光検出器180,200が光Lgiを検出していないとき、送信信号の“1”に応じて、電圧Viを光共振部材140に印加し、送信信号の“0”に応じて、光共振部材140に電圧を印加しない。
光送受信部1i1の光共振部材140は、信号処理回路210から電圧Viが印加されると、光導波路10i中を伝搬する光Lg1〜Lgmのうち、波長λiを有する光Lgiと共振し、光Lgiを光伝送部材110中へ出射する。また、光送受信部1i1の光共振部材140は、信号処理回路210から電圧が印加されないとき、光導波路10i中を伝搬する光Lg1〜Lgmのいずれとも共振せず、光伝送部材110中へ光を出射しない。
このようにして、光送受信部1i1は、波長λiを有する光Lgiを用いて信号を送信する。
光送受信部111,12j,1i1からそれぞれ出射された光Lg1,Lg2,Lgiは、光伝送部材110中を全方向へ伝搬する。この場合、光Lg1,Lg2,Lgiは、相互に波長が異なるので、干渉しない。
そして、たとえば、光送受信部1i4の信号処理回路210は、一定期間、電圧V1を光共振部材150,160に印加すると、光送受信部1i4の光共振部材150,160は、光伝送部材110中を伝搬する光Lg1と共振し、光Lg1をそれぞれ光導波路170,190へ出射する。そして、光送受信部1i4の光検出器180,200は、それぞれ光導波路170,190を介して光Lg1を受けると、電圧VLgからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力し、光Lg1を受けないとき、0Vからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力する。
光送受信部1i4の信号処理回路210は、電圧VLgからなる電圧Vout1,Vout2をそれぞれ光検出器180,200から受けると、その受けた電圧Vout1,Vout2の和Voutを演算し、その演算した和Voutをデジタル値“1”に変換し、0Vからなる電圧Vout1,Vout2をそれぞれ光検出器180,200から受けると、和Voutをデジタル値“0”に変換する。そして、光送受信部1i4の信号処理回路210は、その変換したデジタル値を復調および処理して信号を受信する。
また、光送受信部115の信号処理回路210は、一定期間、電圧V2を光共振部材150,160に印加すると、光送受信部115の光共振部材150,160は、光伝送部材110中を伝搬する光Lg2と共振し、光Lg2をそれぞれ光導波路170,190へ出射する。そして、光送受信部115の光検出器180,200は、それぞれ光導波路170,190を介して光Lg2を受けると、電圧VLgからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力し、光Lg2を受けないとき、0Vからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力する。
光送受信部115の信号処理回路210は、電圧VLgからなる電圧Vout1,Vout2をそれぞれ光検出器180,200から受けると、その受けた電圧Vout1,Vout2の和Voutを演算し、その演算した和Voutをデジタル値“1”に変換し、0Vからなる電圧Vout1,Vout2を光検出器180,200から受けると、和Voutをデジタル値“0”に変換する。そして、光送受信部115の信号処理回路210は、その変換したデジタル値を復調および処理して信号を受信する。
さらに、光送受信部124の信号処理回路210は、一定期間、電圧Viを光共振部材150,160に印加すると、光送受信部124の光共振部材150,160は、光伝送部材110中を伝搬する光Lgiと共振し、光Lgiをそれぞれ光導波路170,190へ出射する。そして、光送受信部124の光検出器180,200は、それぞれ光導波路170,190を介して光Lgiを受けると、電圧VLgからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力し、光Lgiを受けないとき、0Vからなる電圧Vout1,Vout2をそれぞれ生成して信号処理回路210へ出力する。光送受信部124の信号処理回路210は、電圧VLgからなる電圧Vout1,Vout2をそれぞれ光検出器180,200から受けると、その受けた電圧Vout1,Vout2の和Voutを演算し、その演算した和Voutをデジタル値“1”に変換し、0Vからなる電圧Vout1,Vout2をそれぞれ光検出器180,200から受けると、和Voutをデジタル値“0”に変換する。そして、光送受信部124の信号処理回路210は、その変換したデジタル値を復調および処理して信号を受信する。
光送受信部111,12j,1i1,1i4,115,124以外の光送受信部も、上述した方法によって信号をやり取りする。
このように、この発明においては、複数の光Lg1,Lg2,Lgiを同時に光伝送部材110中に出射して信号をやり取りすることもできる。
光集積回路装置100においては、各光送受信部111〜11j,121〜12j,・・・,1i1〜1ijの光検出器180,200は、それぞれ、光共振部材150,160が光伝送部材110から受けた光を光導波路170,190を介して、暗電流を低減しながら高速に検出できる。
上記においては、光共振部材140,150,160は、電気光学材料からなると説明したが、この発明においては、これに限らず、光共振部材140,150,160は、磁気光学材料、熱光学材料、または電気・磁気または温度によって光学的屈折率が変化する材料からなっていてもよい。そして、光共振部材140,150,160は、好ましくは、(Ba,Sr)TiO、LiNbO、Pb(Zr,Ti)O、LiTaO、BaTiO、K(Ta,Nb)O、ZnO、ADP(NHPO)、KDP(KHPO)、YIG(YFe12)、BIG(Bi12)、GdPr12、MnBi、GaAs、GeおよびSiのいずれかからなる。
光共振部材140,150,160が磁気光学材料からなる場合、磁気が印加されていないときには、光共振波長は、光源の有するいずれの波長でもない波長に一致するように設計される。即ち、光共振波長は、光源波長が離散的な場合には、その離散的な波長のいずれでもない波長に設定され、また、ある一定範囲の連続的な波長を有する光を光源とする場合には、その波長範囲以外の波長に設定される。
また、光共振部材140,150,160が熱光学材料からなる場合、熱が印加されていないときには、光共振波長は、光源の有するいずれの波長でもない波長に一致するように設計される。即ち、光共振波長は、光源波長が離散的な場合には、その離散的な波長のいずれでもない波長に設定され、また、ある一定範囲の連続的な波長を有する光を光源とする場合には、その波長範囲以外の波長に設定される。
上述したように、光集積回路装置100においては、光送受信部111〜11j,121〜12j,・・・,1i1〜1ijは、光伝送部材110を共用の光伝送路として用いて信号の送受信を行う。
したがって、この発明によれば、任意の2つの光送受信部が通信を行うことができる。また、光送受信部111〜11j,121〜12j,・・・,1i1〜1ijを光伝送部材を介して任意に接続可能である。
この発明においては、n型c−Ge層2は、「第1の半導体層」を構成し、i型c−Ge層3は、「第2の半導体層」を構成し、p型c−Ge層4は、「第3の半導体層」を構成する。
また、この発明においては、電極5(=電極51〜54)は、「第1の電極」を構成し、電極6(=電極61〜64)は、「第2の電極」を構成する。
さらに、この発明においては、n型c−Ge層2、i型c−Ge層3、p型c−Ge層4および電極5,6は、「光検出素子」を構成する。
さらに、この発明においては、光共振部材140,150,160は、「光スイッチ部材」を構成する。
さらに、この発明においては、光導波路101〜10iは、「i個の第1の光導波路」を構成する。
さらに、この発明においては、光共振部材140は、「第1の光共振部材」を構成し、光共振部材150,160は、「第2の光共振部材」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の光共振部材140、光送受信部121〜12jに含まれるj個の光共振部材140、・・・、および光送受信部1i1〜1ijに含まれるj個の光共振部材140は、「i個の第1の光共振部材群」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の光共振部材150,160、光送受信部121〜12jに含まれるj個の光共振部材150,160、・・・、および光送受信部1i1〜1ijに含まれるj個の光共振部材150,160は、「i個の第2の光共振部材群」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の光導波路170,190、光送受信部121〜12jに含まれるj個の光導波路170,190、・・・、および光送受信部1i1〜1ijに含まれるj個の光導波路170,190は、「i個の光導波路群」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の光検出器180,200、光送受信部121〜12jに含まれるj個の光検出器180,200、・・・、および光送受信部1i1〜1ijに含まれるj個の光検出器180,200は、「i個の光検出器群」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の信号処理回路210、光送受信部121〜12jに含まれるj個の信号処理回路210、・・・、および光送受信部1i1〜1ijに含まれるj個の信号処理回路210は、「i個の信号処理回路群」を構成する。
さらに、この発明においては、光送受信部111〜11jに含まれるj個の光導波路170,190は、「j個の第2の光導波路」を構成し、光送受信部121〜12jに含まれるj個の光導波路170,190は、「j個の第2の光導波路」を構成し、以下、同様にして光送受信部1i1〜1ijに含まれるj個の光導波路170,190は、「j個の第2の光導波路」を構成する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、暗電流を低減でき、かつ、高速応答が可能な光検出器に適用される。また、この発明は、暗電流を低減でき、かつ、高速応答が可能な光検出器を備えた光集積回路装置に適用される。
1 シリコン基板、2 n型c−Ge層、3 i型c−Ge層、4 p型c−Ge層、10 光検出器、20 クラッド、30 光導波路。

Claims (11)

  1. 半導体基板と、
    前記半導体基板の面内方向において前記半導体基板上の光導波路に近接して前記光導波路に略平行に配置され、前記半導体基板の材料と異なる半導体材料からなる光検出素子とを備え、
    前記光検出素子は、
    第1の導電型を有し、キャリア濃度を制御するための不純物の濃度が欠陥による暗電流の増加を防止可能な第1のしきい値以上である第1の半導体層と、
    前記第1の半導体層に接して形成されるとともに、前記第1の導電型と異なる第2の導電型を有し、前記ドーパントの濃度が第2のしきい値以下である第2の半導体層と、
    前記第2の半導体層に接して形成されるとともに、前記第1および第2の導電型と異なる第3の導電型を有し、前記ドーパントの濃度が前記第1のしきい値以上である第3の半導体層とを含み、
    前記第2のしきい値は、第1および第3の半導体層によって前記第2の半導体層に印加される電界が前記第2の半導体層の全体に分布する前記不純物の濃度の最大値であり、
    前記第1および第3の半導体層の各々は、前記光導波路からの光を受けず、
    前記第2の半導体層は、前記光導波路からの光を受け、その受けた光を電気に変換する、光検出器。
  2. 前記第1の半導体層は、前記半導体基板に接して形成され、
    前記光導波路は、前記半導体基板に接して形成されたクラッドに接して前記クラッド上に形成され、
    前記第1の半導体層の厚みは、前記クラッドの厚みよりも薄く、
    前記第1の半導体層の厚みと前記第2の半導体層の厚みとの合計は、前記クラッドの厚みと前記光導波路の厚みとの合計よりも大きい、請求項1に記載の光検出器。
  3. 前記光導波路と前記光検出素子との光結合効率は、前記光導波路の長さ方向における前記光検出素子の長さを用いて決定された光結合効率からなる、請求項2に記載の光検出器。
  4. 前記第1から第3の半導体層は、前記半導体基板上に形成された結晶相からなる、請求項2に記載の光検出器。
  5. 前記第1の半導体層は、結晶欠陥を含む、請求項4に記載の光検出器。
  6. 前記光検出素子は、
    前記第3の半導体層に接して形成された第1の電極と、
    前記半導体基板の面内方向において前記第1の半導体層に接して形成された第2の電極とをさらに含む、請求項4に記載の光検出器。
  7. 前記第1の導電型は、n型であり、
    前記第2の導電型は、i型であり、
    前記第3の導電型は、p型である、請求項6に記載の光検出器。
  8. 前記第1から第3の半導体層の各々は、ゲルマニウムからなり、
    前記半導体基板は、シリコンからなる、請求項7に記載の光検出器。
  9. 前記光導波路および前記光検出素子に接して前記光導波路と前記光検出素子との間に配置され、前記光導波路を構成する材料の屈折率よりも小さく、かつ、第2の半導体層の屈折率よりも小さい屈折率を有する光導入部材をさらに備える、請求項1に記載の光検出器。
  10. 平板形状からなり、光を伝送する光伝送部材と、
    光源から出射された光を伝搬させる第1の光導波路と、
    前記光伝送部材を共用の光伝送路として用い、相互に信号を送受信する複数の光送受信部とを備え、
    前記複数の光送受信部の各々は、
    リング形状からなるとともに前記光伝送部材に近接して前記光伝送部材に略平行に前記光伝送部材と前記第1の光導波路との間に配置され、電圧および磁場のいずれかが印加されると、前記第1の光導波路中を伝搬する光と共振する第1の光共振部材と、
    前記第1の光共振部材と同じ形状からなるとともに、前記光伝送部材と前記第1の光共振部材との間に前記第1の光共振部材に接して配置され、前記第1の光共振部材中を伝搬する共振光を前記光伝送部材へ導く光出射部材と、
    リング形状からなるとともに前記光伝送部材に近接して前記光伝送部材に略平行に配置され、前記電圧および前記磁場のいずれかが印加されると、前記光伝送部材中を伝搬する光と共振する第2の光共振部材と、
    前記光伝送部材と前記第2の光共振部材との間に前記第2の光共振部材に接して配置され、前記光伝送部材中を伝搬する光を前記第2の光共振部材へ導く光入射部材と、
    前記光伝送部材と略平行に配置され、前記第2の光共振部材中を伝搬する共振光を受け、その受けた共振光を伝搬させる第2の光導波路と、
    前記第2の光導波路中を伝搬する共振光を検出する光検出器とを含み、
    前記光検出器は、
    半導体基板と、
    前記半導体基板の面内方向において前記第2の光導波路に近接して前記第2の光導波路に略平行に配置され、前記半導体基板の材料と異なる半導体材料からなる光検出素子とを含み、
    前記光検出素子は、キャリア濃度を制御するためのドーパントの濃度がしきい値よりも低い半導体層で前記第2の光導波路からの光を受け、その受けた光を電気に変換する、光集積回路装置。
  11. 平板形状からなり、光を伝送する光伝送部材と、
    前記光伝送部材に近接して前記光伝送部材に略平行に配置された半導体基板とを備え、
    前記半導体基板は、
    前記光伝送部材側の一主面に形成され、光源からの光を伝搬させるi(iは正の整数)個の第1の光導波路と、
    前記i個の第1の光導波路に対応して設けられ、各々が1つの第1の光導波路に接して前記1つの第1の光導波路上に形成されたi個の第1の光共振部材群と、
    前記i個の第1の光導波路に対応して設けられたi個の第2の光共振部材群と、
    前記i個の第2の光共振部材群に対応して設けられ、各々が対応する第2の光共振部材群からの光を伝搬させるi個の光導波路群と、
    前記i個の光導波路群に対応して設けられ、各々が対応する光導波路群からの光を検出するi個の光検出器群と、
    前記i個の第1の光導波路に対応して設けられたi個の信号処理回路群とを含み、
    前記i個の第1の光共振部材群の各々は、
    各々がリング形状からなるj(jは2以上の整数)個の第1の光共振部材と、
    前記j個の第1の光共振部材に対応して設けられ、各々が前記第1の光共振部材と同じ形状からなるとともに前記光伝送部材と前記第1の光共振部材との間に前記第1の光共振部材に接して配置されたj個の光出射部材とを含み、
    前記i個の光導波路群の各々は、j個の第2の光導波路を含み、
    前記i個の光検出器群の各々は、j個の光検出器を含み、
    前記i個の第2の光共振部材群の各々は、
    各々がリング形状からなるj個の第2の光共振部材と、
    前記j個の第2の光共振部材に対応して設けられ、各々が前記光伝送部材と前記第2の光共振部材との間に前記第2の光共振部材に接して配置されたj個の光入射部材とを含み、
    前記i個の信号処理回路群の各々は、j個の信号処理回路を含み、
    前記j個の第1の光共振部材の各々は、電圧および磁場のいずれかが印加されると、前記第1の光導波路中を伝搬する光のうち、光共振する波長の光を前記光出射部材を介して前記光伝送部材へ導き、
    前記j個の第2の光共振部材の各々は、電圧および磁場のいずれかが印加されると、前記光入射部材を介して前記光伝送部材から受けた光のうち、光共振する波長の光を前記第2の光導波路へ導き、
    前記j個の信号処理回路の各々は、前記第1の光共振部材への電圧および磁場のいずれかの印加と不印加とによって信号を送信し、前記第2の光共振部材への電圧および磁場のいずれかの印加と不印加とによって前記光検出器が検出した検出信号を処理し、
    前記j個の光検出器の各々は、
    前記半導体基板の面内方向において前記第2の光導波路に近接して前記第2の光導波路に略平行に配置され、前記半導体基板の材料と異なる半導体材料からなる光検出素子を含み、
    前記光検出素子は、
    第1の導電型を有し、キャリア濃度を制御するための不純物の濃度が欠陥による暗電流の増加を防止可能な第1のしきい値以上である第1の半導体層と、
    前記第1の半導体層に接して形成されるとともに、前記第1の導電型と異なる第2の導電型を有し、前記ドーパントの濃度が第2のしきい値以下である第2の半導体層と、
    前記第2の半導体層に接して形成されるとともに、前記第1および第2の導電型と異なる第3の導電型を有し、前記ドーパントの濃度が前記第1のしきい値以上である第3の半導体層とを含み、
    前記第2のしきい値は、第1および第3の半導体層によって前記第2の半導体層に印加される電界が前記第2の半導体層の全体に分布する前記不純物の濃度の最大値であり、
    前記第1および第3の半導体層の各々は、前記光導波路からの光を受けず、
    前記第2の半導体層は、前記光導波路からの光を受け、その受けた光を電気に変換する、光集積回路装置。
JP2009057428A 2009-03-11 2009-03-11 光検出器およびそれを備えた光集積回路装置 Expired - Fee Related JP5480512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009057428A JP5480512B2 (ja) 2009-03-11 2009-03-11 光検出器およびそれを備えた光集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009057428A JP5480512B2 (ja) 2009-03-11 2009-03-11 光検出器およびそれを備えた光集積回路装置

Publications (2)

Publication Number Publication Date
JP2010212469A true JP2010212469A (ja) 2010-09-24
JP5480512B2 JP5480512B2 (ja) 2014-04-23

Family

ID=42972340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009057428A Expired - Fee Related JP5480512B2 (ja) 2009-03-11 2009-03-11 光検出器およびそれを備えた光集積回路装置

Country Status (1)

Country Link
JP (1) JP5480512B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015087509A (ja) * 2013-10-30 2015-05-07 日本電信電話株式会社 光導波路の作製方法
WO2016085880A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
JP2017011020A (ja) * 2015-06-18 2017-01-12 富士通株式会社 Ge系光素子及びその製造方法
KR101796148B1 (ko) * 2010-11-23 2017-11-13 한국전자통신연구원 광 검출 소자 및 이를 제조하는 방법
US9864138B2 (en) 2015-01-05 2018-01-09 The Research Foundation For The State University Of New York Integrated photonics including germanium
JP2021044316A (ja) * 2019-09-09 2021-03-18 富士通株式会社 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779009A (ja) * 1993-09-08 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JP2000332286A (ja) * 1999-04-28 2000-11-30 Hughes Electronics Corp 高パワーで大きいバンド幅の進行波光検出噐
JP2006522465A (ja) * 2003-03-31 2006-09-28 シオプティカル インコーポレーテッド 薄膜シリコン・オン・インシュレータ(soi)プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器
WO2007055738A1 (en) * 2005-11-08 2007-05-18 Massachusetts Institute Of Technology Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods
JP4215812B1 (ja) * 2008-02-27 2009-01-28 国立大学法人広島大学 光集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779009A (ja) * 1993-09-08 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JP2000332286A (ja) * 1999-04-28 2000-11-30 Hughes Electronics Corp 高パワーで大きいバンド幅の進行波光検出噐
JP2006522465A (ja) * 2003-03-31 2006-09-28 シオプティカル インコーポレーテッド 薄膜シリコン・オン・インシュレータ(soi)プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器
WO2007055738A1 (en) * 2005-11-08 2007-05-18 Massachusetts Institute Of Technology Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods
JP4215812B1 (ja) * 2008-02-27 2009-01-28 国立大学法人広島大学 光集積回路装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796148B1 (ko) * 2010-11-23 2017-11-13 한국전자통신연구원 광 검출 소자 및 이를 제조하는 방법
JP2015087509A (ja) * 2013-10-30 2015-05-07 日本電信電話株式会社 光導波路の作製方法
US9954121B2 (en) 2014-11-24 2018-04-24 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US10734533B2 (en) 2014-11-24 2020-08-04 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US9640421B2 (en) 2014-11-24 2017-05-02 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
CN107112335A (zh) * 2014-11-24 2017-08-29 光澄科技股份有限公司 用于在相同衬底上制造光电检测器与晶体管的单片集成技术
US9524898B2 (en) 2014-11-24 2016-12-20 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
CN107112335B (zh) * 2014-11-24 2019-05-31 光澄科技股份有限公司 用于在相同衬底上制造光电检测器与晶体管的单片集成技术
US9882068B2 (en) 2014-11-24 2018-01-30 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
JP2018505544A (ja) * 2014-11-24 2018-02-22 アーティラックス インコーポレイテッドArtilux Inc. 同じ基板上でトランジスタと共に光検出器を製作するためのモノリシック集積技法
WO2016085880A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
JP2018074175A (ja) * 2014-11-24 2018-05-10 アーティラックス インコーポレイテッドArtilux Inc. 同じ基板上でトランジスタと共に光検出器を製作するためのモノリシック集積技法
US10295745B2 (en) 2015-01-05 2019-05-21 The Research Foundation For The State University Of New York Integrated photonics including germanium
US9864138B2 (en) 2015-01-05 2018-01-09 The Research Foundation For The State University Of New York Integrated photonics including germanium
US10571631B2 (en) 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
US10830952B2 (en) 2015-01-05 2020-11-10 The Research Foundation For The State University Of New York Integrated photonics including germanium
US11703643B2 (en) 2015-01-05 2023-07-18 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
JP2017011020A (ja) * 2015-06-18 2017-01-12 富士通株式会社 Ge系光素子及びその製造方法
JP2021044316A (ja) * 2019-09-09 2021-03-18 富士通株式会社 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法
JP7318434B2 (ja) 2019-09-09 2023-08-01 富士通オプティカルコンポーネンツ株式会社 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法

Also Published As

Publication number Publication date
JP5480512B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5232981B2 (ja) SiGeフォトダイオード
US9653639B2 (en) Laser using locally strained germanium on silicon for opto-electronic applications
US7800193B2 (en) Photodiode, method for manufacturing such photodiode, optical communication device and optical interconnection module
KR100745274B1 (ko) 박형 실리콘-온-절연기(soi) 플랫폼에 집적된 다결정질게르마늄계 도파관 검출기
US8148794B2 (en) Photodetector in germanium on silicon
KR100244046B1 (ko) 광검출용 반도체장치
US8723125B1 (en) Waveguide end-coupled infrared detector
JP6793786B1 (ja) 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法
JP5480512B2 (ja) 光検出器およびそれを備えた光集積回路装置
US6307242B1 (en) Semiconductor photo-detector with square-shaped optical wave-guide
JP2009258527A (ja) 光学素子
JP6378928B2 (ja) Ge系半導体装置、その製造方法及び光インターコネクトシステム
JP6527611B1 (ja) 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
US8542954B2 (en) Optical component having reduced dependency on etch depth
KR20150088627A (ko) 수광 소자
US8639065B2 (en) System having avalanche effect light sensor with enhanced sensitivity
US10942315B2 (en) Reducing back reflection in a photodiode
WO2008080428A1 (en) Waveguide photodetector in germanium on silicon
JP4427589B2 (ja) 光集積回路装置
JP4215812B1 (ja) 光集積回路装置
JP5204059B2 (ja) 光検出器の製造方法
CN114664959A (zh) 一种基于光子晶体的多通道探测器
Benedikovic et al. High-performance waveguide photodetectors based on lateral Si/Ge/Si heterojunction
WO2022018860A1 (ja) 受光器
CN114217460A (zh) 微盘调制器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140214

R150 Certificate of patent or registration of utility model

Ref document number: 5480512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees