JP2015087509A - 光導波路の作製方法 - Google Patents
光導波路の作製方法 Download PDFInfo
- Publication number
- JP2015087509A JP2015087509A JP2013225177A JP2013225177A JP2015087509A JP 2015087509 A JP2015087509 A JP 2015087509A JP 2013225177 A JP2013225177 A JP 2013225177A JP 2013225177 A JP2013225177 A JP 2013225177A JP 2015087509 A JP2015087509 A JP 2015087509A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- core
- oxide film
- optical waveguide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005253 cladding Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- -1 impurity B ions Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
【課題】シリコンコアの形状崩れなどが抑制できる低温条件で形成した上部クラッドに、この後の工程において損傷が発生しないようにする。
【解決手段】平坦化された上部クラッド層１０４の上に酸化膜１０５を形成する。酸化膜１０５は、平坦な面に形成されるので、例えば、段差による脆弱な部分が発生しないなど、高品質な状態で形成される。このとき、既に形成されているコア１３１の形状崩れが抑制される温度条件の範囲で、酸化膜１０５を形成する。また、不純物がコア１３１へ拡散することが抑制される温度条件の範囲で、酸化膜１０５を形成する。
【選択図】 図１Ｅ
【解決手段】平坦化された上部クラッド層１０４の上に酸化膜１０５を形成する。酸化膜１０５は、平坦な面に形成されるので、例えば、段差による脆弱な部分が発生しないなど、高品質な状態で形成される。このとき、既に形成されているコア１３１の形状崩れが抑制される温度条件の範囲で、酸化膜１０５を形成する。また、不純物がコア１３１へ拡散することが抑制される温度条件の範囲で、酸化膜１０５を形成する。
【選択図】 図１Ｅ
Description
本発明は、オプトエレクトロニクス分野、光通信分野において使用されている光導波路型フィルターなどの平面光回路において、ＳＯＩ基板上に構築されるシリコンをコアとした光導波路の作製方法に関するものである。
シリコン基板の上に形成する光導波路を基本とする平面導波型光回路は、作製プロセスに半導体装置の製造技術を利用できるため、作製が容易であり、集積化および大規模化にも有利である。このため、上記平面導波型光回路は、光分岐，光スイッチ，波長フィルターなどの光通信のキー部品に広く利用されている。現在の光通信システムに導入されている平面導波路型光回路は、光導波路のコアおよびクラッドが、主に石英系材料で構成されている。
石英導波路は、コアとクラッドの比屈折率差が０．７〜１．５％程度の光導波路のため、波長１．５ミクロン程度の通信波長帯では、光導波路の曲げ半径は、数ミリメータオーダとなる。このため、石英導波路は、素子集積度をあげようとすると、光デバイスサイズが大きくなるという問題がある。
この問題を解消するために、近年、光デバイスの大幅な小型化，高集積化を目的に、光導波路のコアを石英からシリコンに置き換え、比屈折率差を非常に高くしたシリコン光導波路に基づく平面光回路の研究開発が活発になっている。シリコン光導波路は、光閉じ込めが強いため、曲げ半径を数ミクロンに小さくでき、光デバイスの大幅な小型化、高集積化が可能となる。さらには、シリコン光導波路による光回路は、材料と製造工程が整合するためシリコン電子回路と集積しやすく、光デバイスの高機能化を低コストで実現できるという利点もある。
ここで、シリコン光導波路に基づく平面導波型光回路の作製方法について、図４Ａ〜図４Ｃを用いて簡単に説明する。まず、図４Ａに示すように、シリコン基板４０１と、酸化シリコンからなる埋め込み絶縁層４０２と、単結晶シリコン層４０３とを備えるＳＯＩ（Silicon on Insulator）基板を用意する。例えば、層厚１〜３μｍの埋めみ絶縁層４０２と、層厚２００〜３００ｎｍ程度の単結晶シリコン層４０３とを備えるＳＯＩ基板であればよい。
次に、紫外光や電子線を用いたリソグラフィ技術およびエッチング技術により、単結晶シリコン層４０３をパターニングし、図４Ｂに示すように、埋め込み絶縁層４０２よりなる下部クラッド層の上に、シリコンコア４３１を形成する。シリコンコア４３１は、例えば、断面矩形であり、この寸法が、幅４００ｎｍ，高さ２００ｎｍ程度となるように形成する。
次に、図４Ｃに示すように、埋め込み絶縁層４０２の上に、酸化シリコン膜４０４を形成し、形成した酸化シリコン膜４０４でシリコンコア４３１を埋め込む。このようにして形成した酸化シリコン膜４０４が上部クラッド層となり、シリコン光導波路が完成する。
ここで、酸化シリコン膜４０４の形成では、既に形成されているシリコンコア４３１が、酸化されることで形状が崩れることなく、また、成膜前にコア周辺に注入した不純物がシリコンコア４３１に拡散しない温度条件で行うことが重要となる。例えば、石英導波路作製で実績のある火炎堆積法などの熱ＣＶＤ法では、１０００℃程度の高温プロセスのため、シリコンコア上の成膜プロセスには適用できない。このため、酸化シリコン膜４０４の形成には、プラズマＣＶＤ法が用いられることが多い。
プラズマＣＶＤ法は、３００℃程度以下の低温で高品質な酸化膜が形成でき、ＬＳＩ（Large Scale Integration）などの電子回路作製にも応用されている。しかしながら、コアの上にプラズマＣＶＤ法で酸化膜または酸窒化膜を堆積した場合、堆積したままの状態で使用すると、これより後のデバイス集積作製プロセスにおいて実施される薬液洗浄などの工程において、コアを覆って堆積した酸化膜に、コアの形状に縁に沿って侵食されたように損傷が発生するという問題がある。
このプラズマＣＶＤ法による堆積膜の損傷は、シリコンコア４３１などの段差を有するパターンの上に、膜が粘性流動しない低温条件のＣＶＤ法で酸化シリコン膜４０４を形成する場合、図５に示すように、段差構造の影響でコア上面縁部を基点とし、膜質が脆弱な領域である脆弱部５０１が形成されることが原因となる。脆弱部５０１は、他の領域に比較して薬品やガス耐性が低く、洗浄薬液やプロセスガスにより選択的に速くエッチングされるので、損傷となりやすい。
上述した段差構造に起因する脆弱部５０１の膜質改善のためには、酸化シリコン膜を成膜した後に、酸化シリコンの粘性流動が起こり始める高温条件、例えば１０００℃で、酸化シリコン膜４０４（シリコン基板４０１）を加熱する処理を行うことが考えられる（特許文献１参照）。この処理により、酸化シリコン膜４０４を、後の洗浄工程等で膜の損傷が発生しない状態とし、この状態の酸化シリコン膜４０４を、シリコン光導波路の上部クラッドとしていた。この加熱処理は、シリコンコア４３１が酸化シリコン膜４０４で覆われた状他で実施されるため、シリコンコア４３１の形状が崩れるなどの問題は発生しない。
しかしながら、成膜後の１０００℃程度の高温加熱処理により膜質を改善する上述した方法は、光導波路のみで構成される構造では問題ないが、デバイスの高機能，高性能化のために様々な光素子あるいは電気素子が１チップ内に集積されている場合、次のような不具合が生じ、使用できないという問題がある。
まず、高機能光デバイスでは、フィルターなどのパッシブな光導波路デバイスだけでなく、ＰＩＮ構造を付加した光導波路からなる光強度変調デバイス、導波路結合型の受光用のＰＩＮフォトダイオードなど、アクティブデバイスが集積される。ＰＩＮダイオード構造素子を集積するためには、シリコン光導波路の上部クラッド形成前に、シリコンコアやこの周辺に不純物が注入される。
このため、酸化シリコン膜あるいは酸窒化シリコン膜をプラズマＣＶＤ法でコア上に形成し、この後に１０００℃程度の高温の加熱処理がなされると、加熱処理中に上記不純物が拡散し、ＰＩＮダイオードデバイスの特性が劣化し、機能しなくなるという問題が発生する。また、高機能光デバイスでは、電気デバイスが作られた基板の上に光導波路デバイスをモノリシックに集積する場合がある。この場合においても、上部クラッド家形成における高温処理により、電気デバイスが壊れるという問題が発生する。
本発明は、以上のような問題点を解消するためになされたものであり、ＰＩＮ構造付加光デバイスあるいは電気デバイスなどとモノリシックに集積されるシリコン導波路において、シリコンコアの形状崩れなどが抑制できる低温条件で形成した上部クラッドに、この後の工程において損傷が発生しないようにすることを目的とする。
本発明に係る光導波路の作製方法は、酸化シリコンよりなる下部クラッド層の上にシリコンよりなるコアを形成する第１工程と、下部クラッド層の上に、コアを覆う酸化シリコンもしくは酸窒化シリコンよりなる上部クラッド層を形成する第２工程と、上部クラッド層の表面を平坦化する第３工程と、上部クラッド層の上に酸化シリコンもしくは酸窒化シリコンよりなる酸化膜を形成する第４工程とを備え、第２工程では、コアの形状崩れもしくはコアへの不純物拡散が抑制される温度条件の範囲で上部クラッド層を形成し、第４工程では、コアへの不純物拡散が抑制される温度条件の範囲で酸化膜を形成する。
上記光導波路の作製方法において、上部クラッド層および酸化膜は、プラズマＣＶＤ法により形成すればよい。特に、上部クラッド層および酸化膜は、ＥＣＲプラズマＣＶＤ法により形成するとよい。なお、酸化膜は、コアの上側のクラッドとして機能する。
以上説明したことにより、本発明によれば、ＰＩＮ構造付加光デバイスあるいは電気デバイスなどとモノリシックに集積されるシリコン導波路において、シリコンコアの形状崩れなどが抑制できる低温条件で形成した上部クラッドに、この後の工程において損傷が発生しないようにすることができるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
はじめに、本発明の実施の形態１について、図１Ａ〜図１Ｅを用いて説明する。図１Ａ〜図１Ｅは、本発明の実施の形態１における光導波路の作製方法を説明する、各工程における状態を示す断面図である。
はじめに、本発明の実施の形態１について、図１Ａ〜図１Ｅを用いて説明する。図１Ａ〜図１Ｅは、本発明の実施の形態１における光導波路の作製方法を説明する、各工程における状態を示す断面図である。
まず、図１Ａに示すように、シリコン基板１０１上に、下部クラッド層１０２を介してシリコン層１０３が形成された状態とする。例えば、シリコン基部，酸化シリコンからなる埋め込み絶縁層，および単結晶シリコンからなる表面シリコン層を備えるＳＯＩ（Silicon on Insulator）基板を用いればよい。例えば、層厚１〜３μｍの埋めみ絶縁層と、層厚２００〜３００ｎｍ程度の表面シリコン層とを備えるＳＯＩ基板を用いればよい。埋め込み絶縁層が下部クラッド層１０２となる。
次に、公知のリソグラフィおよびエッチング技術によりシリコン層１０３をパターニングすることで、図１Ｂに示すように、下部クラッド層１０２の上に、シリコンよりなるコア１３１を形成する。例えば、コア１３１は、断面の形状が矩形であり、幅３００〜６００ｎｍ，高さ２００〜４００ｎｍ程度であればよい。
次に、例えば、よく知られたプラズマＣＶＤ法により酸化シリコンを堆積することで、図１Ｃに示すように、上部クラッド層１０４を形成する。例えば、層厚１〜１．５μｍ程度に上部クラッド層１０４を形成し、コア１３１が埋め込まれる状態とする。このとき、既に形成されているコア１３１の形状崩れが抑制される温度条件の範囲で、上部クラッド層１０４を形成する。また、このようなシリコンによるコア１３１を用いた光導波路では、不純物を導入している領域が形成されている場合がある。このような場合、上述した不純物がコア１３１へ拡散することが抑制される温度条件の範囲で、上部クラッド層１０４を形成する。
次に、例えば、よく知られた化学的機械的研磨（Chemical Mechanical Polishing；ＣＭＰ）法により、図１Ｄに示すように、上部クラッド層１０４の表面を平坦化する。前述したように、堆積して形成した上部クラッド層１０４の上面は、下部クラッド層１０２上に形成されているコア１３１の形状を反映し、段差が形成されている。この段差を解消するように、上部クラッド層１０４の表面を平坦化する。
次に、例えば、よく知られたプラズマＣＶＤ法により酸化シリコンを堆積することで、図１Ｅに示すように、平坦化された上部クラッド層１０４の上に酸化膜１０５を形成する。酸化膜１０５は、平坦な面に形成されるので、例えば、段差による脆弱な部分が発生しないなど、高品質な状態で形成される。
ここで、このようなシリコンによるコア１３１を用いた光導波路では、不純物を導入している領域が形成されている場合もあるので、このような不純物がコア１３１へ拡散することが抑制される温度条件の範囲で、酸化膜１０５を形成する。また、不純物がコア１３１へ拡散することが抑制される温度条件であれば、シリコン光導波路とモノリシックに集積される電気デバイスの破損も抑制できる。以上のことにより、コア１３１による光導波路が得られる。なお、この光導波路は、電気デバイスなどが作られた基板の上に、モノリシックに形成されるものである。
上述したように酸化膜１０５を形成することで、図２に示すように、上部クラッド層１０４に形成される脆弱部２０１が、高品質な酸化膜１０５で覆われることになる。脆弱部２０１は、下層の段差の影響を受けるなどにより発生した膜質が脆弱な領域である。この結果、後工程における様々な処理で用いられる薬品やガスに、脆弱部２０１が触れることがないため、損傷が発生することはない。
上部クラッド層１０４の上面を平坦にし、この後で酸化膜１０５を形成することで、粘性流動を起こさせるような高温の処理をせずに低温で成膜しただけの状態でも、薬品やガスに耐性が強い酸化膜１０５で、下層が保護できるようになる。このように、実施の形態１によれば、ＰＩＮ構造付加光デバイスあるいは電気デバイスなどとモノリシックに集積されるシリコン導波路において、コア１３１の形状崩れなど抑制できる低温条件で形成した上部クラッド層１０４に、この後の工程において損傷が発生しないようにすることができる。なお、酸化膜１０５は、コア１３１の上部側のクラッドの一部として機能させることができる。
［実施の形態２］
次に、本発明の実施の形態２について、図３Ａ〜図３Ｊを用いて説明する。図３Ａ〜図３Ｊは、本発明の実施の形態２における光導波路の作製方法を説明する、各工程における状態を示す断面図である。
次に、本発明の実施の形態２について、図３Ａ〜図３Ｊを用いて説明する。図３Ａ〜図３Ｊは、本発明の実施の形態２における光導波路の作製方法を説明する、各工程における状態を示す断面図である。
まず、図３Ａに示すように、シリコン基板３０１の上に、下部クラッド層３０２を介してシリコン層３０３が形成された状態とする。例えば、シリコン基部，酸化シリコンからなる埋め込み絶縁層，および単結晶シリコンからなる表面シリコン層を備えるＳＯＩ基板を用いればよい。例えば、層厚１〜３μｍの埋めみ絶縁層と、層厚２００〜３００ｎｍ程度の表面シリコン層とを備えるＳＯＩ基板であればよい。埋め込み絶縁層が下部クラッド層３０２となる。また、この場合、シリコン層３０３は、単結晶シリコンから構成されるものとなる。
次に、図３Ｂに示すように、シリコン層３０３の上に酸化シリコン層３０４を形成し、酸化シリコン層３０４の上にレジスト層３０５を形成する。酸化シリコン層３０４は、例えば、ＳｉＨ4およびＯ2をソースガスとしたよく知られたプラズマＣＶＤ法により形成できる。レジスト層３０５は、紫外線感光レジストや電子線感光レジストなどを、回転塗布法などにより塗布して形成すればよい。
次に、よく知られたフォトリソグラフィ技術もしくは電子線リソグラフィ技術によりレジスト層３０５をパターニングし、図３Ｃに示すように、酸化シリコン層３０４の上にレジストパターン３５１を形成する。レジストパターン３５１は、所定の方向に延在する短冊状に形成する。
例えば、レジスト層３０５が紫外線感光レジストである場合、紫外線露光装置を用いて所望の形状のパターンを露光してこの潜像を形成する。次いで、所定の現像液を用いて現像することで、潜像を出現させることでレジストパターン３５１が形成できる。また、レジスト層３０５が電子線感光レジストである場合、電子線露光装置を用いて所望の形状のパターンを露光してこの潜像を形成する。次いで、所定の現像液を用いて現像することで、潜像を出現させることでレジストパターン３５１が形成できる。なお、現像により形成したレジストパターン３５１は、例えば、３００℃程度の加熱処理（ポストベーク）を施しておく。
次に、レジストパターン３５１をマスクとしたエッチングにより酸化シリコン層３０４を選択的に除去してパターニングし、図３Ｄに示すように、マスクパターン３４１を形成する。例えば、フッ化炭素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態で酸化シリコン層３０４をエッチングし、レジストパターン３５１の形状を酸化シリコン層３０４に転写することで、マスクパターン３４１を形成すればよい。
次に、レジストパターン３５１を除去した後、マスクパターン３４１をマスクとしてシリコン層３０３を選択的に除去してパターニングすることで、図３Ｅに示すように、単結晶シリコンよりなるコア３３１を形成する。例えば、塩素系またはフッ素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態でシリコン層３０３をエッチングし、マスクパターン３４１の形状を酸化シリコン層３０４に転写することで、コア３３１を形成すればよい。
このエッチングにおいては、加工するシリコン層３０３を元の厚さの１／４〜１／２程度残るように途中止めエッチングし、スラブ層３３２が残る状態とする。これにより、図３Ｅに示すように、下部クラッド層３０２の上に、リブ型のコア３３１が形成された状態が得られる。コア３３１の断面形状の幅は、例えば、３００〜６００ｎｍ程度に形成されればよい。
次に、フォトリソグラフィによるレジストパターン形成技術、およびレジストパターンをマスクとしたイオン注入技術によって、図３Ｆに示すように、コア３３１の一方の側方のスラブ層３３２に不純物のＰイオンを注入して不純物領域３６１を形成し、コア３３１の他方の側方のスラブ層３３２に不純物のＢイオンを注入して不純物領域３６２を形成する。なお、レジストを除去した後、加熱処理して不純物の活性化とシリコン欠陥回復を行う。図３Ｆは、レジストを除去して加熱処理をした後の状態を示している。この結果、コア１３１を挟んでＰＩＮダイオード構造が得られる。
次に、コア１３１およびスラブ層３３２の上に、酸化シリコンを堆積することで、図３Ｇに示すように、層厚１．５μｍ程度の上部クラッド層３０７を形成し、コア３３１が埋め込まれる状態とする。このとき、既に形成されているコア３３１の形状崩れが抑制される温度条件の範囲で、上部クラッド層３０７を形成する。また、前述したように、不純物領域３６１，不純物領域３６２を形成しているので、これらより不純物がコア３３１へ拡散し、当初の濃度が変化することが抑制される温度条件の範囲で、上部クラッド層３０７を形成する。例えば、ＣＶＤ法で酸化シリコンを堆積する場合、熱酸化反応がコア３３１に生じず、かつ不純物拡散が無視できる４００℃程度以下の温度条件とすることが望ましい。
ここで、低温条件による酸化シリコンの堆積は、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法により形成するとよい。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスとＯ2ガスとを２：１程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコンを堆積し、上部クラッド層３０７を形成すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎで、酸化シリコンを堆積することができる。また、形成される上部クラッド層３０７は、屈折率が１．４６程度となる。なお、ＥＣＲプラズマに限るものではなく、前述したように、コア３３１の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコンを堆積して上部クラッド層３０７を形成してもよい。
ここで、上述したように上部クラッド層３０７を形成すると、コア３３１の段差構造に起因して上部クラッド層３０７の上面に段差構造３７１が形成される。この段差構造３７１を除去し、図３Ｈに示すように、上部クラッド層３０７の表面を平坦化する。例えば、ＣＭＰあるいはバイアススパッタ法によって上部クラッド層３０７を加工することで、平坦化すればよい。例えば、段差構造３７１の高さの３倍以上の厚みを加工することで上部クラッド層３０７を平坦にできる。例えば、コア３３１の高さが２００〜３００ｎｍであれば、上部クラッド層３０７を１μｍ程度加工すれば段差は解消される。
次に，図３Ｉに示すように、平坦化した上部クラッド層３０７の上に酸化シリコンからなる酸化膜３０８を形成する。このとき、酸化膜３０８の厚さは、平坦化した上部クラッド層３０７と合わせた全層厚が、シリコン光導波路の上部クラッドとして機能するように設定すればよい。例えば、酸化膜３０８は、厚さ１μｍ程度に形成すればよい。
酸化膜３０８の成膜では、成膜中に、不純物領域３６１および不純物領域３６２より不純物がコア３３１へ拡散するのが抑制される必要があり、上部クラッド層３０７の形成と同様に低温条件で行う。酸化膜３０８の成膜は、例えば、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法が適する。ＥＣＲプラズマＣＶＤ法は、適度のエネルギーを持ったイオンが成膜面に照射され、照射されるイオンのアシスト効果により、２００℃程度以下の低温で緻密な高品質の酸化シリコン膜が形成できる。特に、段差構造のない平坦な面上にＥＣＲプラズマＣＶＤ法で酸化シリコン膜形成した場合、イオンが均等に膜に照射されるため、熱酸化膜に近い高品質の酸化シリコン膜が形成できる。
このように酸化膜３０８を形成するので、段差を起因として発生している上部クラッド層３０７の脆弱部が、高品質な酸化膜３０８で覆われるようになる。酸化膜３０８で覆われているため、脆弱部は薬品やガスに触れることがないため損傷が発生することはない。上部クラッド層３０７を平坦にし、この後でＥＣＲプラズマＣＶＤ法などにより酸化膜３０８を形成することで、高温処理せずに低温で成膜しただけの状態でも、薬品やガスに耐性が強い酸化シリコン膜で、コア３３１が覆われた状態が得られる。
次に、図３Ｊに示すように、コンタクトホール３０９は、不純物領域３６１，不純物領域３６２に到達するコンタクトホール３０９を形成する。例えば、公知のリソグラフィ技術により形成したレジストマスクパターンを用い、例えば、希弗酸などのエッチング液を用いてエッチング処理することで、コンタクトホール３０９が形成できる。コア３３１より発生している上部クラッド層３０７の脆弱部は、酸化膜３０８で覆われているため、上述した処理に追いても、エッチング液が脆弱部に接触することがなく、損傷が発生することがない。
この後、コンタクトホール３０９内にアルミニウムのなどの電極材料を充填するなどにより、コンタクトプラグなどを含む配線構造（不図示）を形成すれば、ＰＩＮ構造付き光デバイスが完成する。なお、コア形状形成に用いたマスクパターン３４１は、除去せずに残しているが、これは、酸化シリコンから構成されたものであり、上部クラッドの一部として機能する。
以上に説明したように、実施の形態２によれば、低温条件のＣＶＤ法で形成した上部クラッド層３０７の段差構造を除去して平坦にし、この上に、ＥＣＲプラズマＣＶＤ法により低温でも緻密な酸化シリコンによる酸化膜３０８を形成した。この結果、コア３３１の不純物濃度や形状に変化を与えない酸化シリコン膜の低温形成と、他のデバイスとの集積プロセスにおいて必要となる洗浄工程や加工工程において損傷を受けない高品質シリコン酸化膜形成が両立でき、良好な高機能光集積デバイスが作製できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、上部クラッド層および酸化膜を酸化シリコンから構成する場合を例に説明したが、これに限るものではなく、例えば、酸窒化シリコンから構成してもよい。また、酸化シリコンは、ＳｉＯ2に限るものではなく、酸素の組成比が少ないＳｉＯxでもよい。また、コアは、単結晶シリコンに限るものではなく、多結晶シリコン、アモルファスシリコンであってもよいことはいうまでもない。また、プラズマＣＶＤ法に限らず、スパッタ法でシリコン酸化膜を堆積しても同じ効果が得られる。
１０１…シリコン基板、１０２…下部クラッド層、１０３…シリコン層、１０４…上部クラッド層、１０５…酸化膜、１３１…コア、２０１…脆弱部。
Claims (4)
- 酸化シリコンよりなる下部クラッド層の上にシリコンよりなるコアを形成する第１工程と、
前記下部クラッド層の上に、前記コアを覆う酸化シリコンもしくは酸窒化シリコンよりなる上部クラッド層を形成する第２工程と、
前記上部クラッド層の表面を平坦化する第３工程と、
前記上部クラッド層の上に酸化シリコンもしくは酸窒化シリコンよりなる酸化膜を形成する第４工程と
を備え、
前記第２工程では、前記コアの形状崩れもしくは前記コアへの不純物拡散が抑制される温度条件の範囲で前記上部クラッド層を形成し、
前記第４工程では、前記コアへの不純物拡散が抑制される温度条件の範囲で前記酸化膜を形成する
ことを特徴とする光導波路の作製方法。 - 請求項１記載の光導波路の作製方法において、
前記上部クラッド層および前記酸化膜は、プラズマＣＶＤ法により形成することを特徴とする光導波路の作製方法。 - 請求項２記載の光導波路の作製方法において、
前記上部クラッド層および前記酸化膜は、ＥＣＲプラズマＣＶＤ法により形成することを特徴とする光導波路の作製方法。 - 請求項１〜３のいずれか１項に記載の光導波路の作製方法において、
前記酸化膜は、前記コアの上側のクラッドとして機能することを特徴とする光導波路の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013225177A JP6130284B2 (ja) | 2013-10-30 | 2013-10-30 | 光導波路の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013225177A JP6130284B2 (ja) | 2013-10-30 | 2013-10-30 | 光導波路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015087509A true JP2015087509A (ja) | 2015-05-07 |
| JP6130284B2 JP6130284B2 (ja) | 2017-05-17 |
Family
ID=53050372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013225177A Active JP6130284B2 (ja) | 2013-10-30 | 2013-10-30 | 光導波路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6130284B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023100927A1 (ja) * | 2021-11-30 | 2023-06-08 | 京セラ株式会社 | 光導波路パッケージおよび光源モジュール |
| WO2023243018A1 (ja) * | 2022-06-15 | 2023-12-21 | 日本電信電話株式会社 | シリコンフォトニクス回路及びシリコンフォトニクス回路の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02221904A (ja) * | 1989-02-23 | 1990-09-04 | Nippon Telegr & Teleph Corp <Ntt> | ３次元光導波路クラッド膜の形成方法 |
| JPH03188632A (ja) * | 1989-12-18 | 1991-08-16 | Murata Mfg Co Ltd | 半導体装置 |
| JPH0684892A (ja) * | 1992-09-04 | 1994-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2010212469A (ja) * | 2009-03-11 | 2010-09-24 | Hiroshima Univ | 光検出器およびそれを備えた光集積回路装置 |
| JP2011180555A (ja) * | 2010-03-04 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 光検出器の製造方法 |
| JP2013083680A (ja) * | 2011-10-06 | 2013-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールおよびその製造方法 |
| WO2013090140A1 (en) * | 2011-12-15 | 2013-06-20 | Alcatel Lucent | Electronic/photonic integrated circuit architecture and method of manufacture thereof |
-
2013
- 2013-10-30 JP JP2013225177A patent/JP6130284B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02221904A (ja) * | 1989-02-23 | 1990-09-04 | Nippon Telegr & Teleph Corp <Ntt> | ３次元光導波路クラッド膜の形成方法 |
| JPH03188632A (ja) * | 1989-12-18 | 1991-08-16 | Murata Mfg Co Ltd | 半導体装置 |
| JPH0684892A (ja) * | 1992-09-04 | 1994-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2010212469A (ja) * | 2009-03-11 | 2010-09-24 | Hiroshima Univ | 光検出器およびそれを備えた光集積回路装置 |
| JP2011180555A (ja) * | 2010-03-04 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 光検出器の製造方法 |
| JP2013083680A (ja) * | 2011-10-06 | 2013-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールおよびその製造方法 |
| WO2013090140A1 (en) * | 2011-12-15 | 2013-06-20 | Alcatel Lucent | Electronic/photonic integrated circuit architecture and method of manufacture thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023100927A1 (ja) * | 2021-11-30 | 2023-06-08 | 京セラ株式会社 | 光導波路パッケージおよび光源モジュール |
| WO2023243018A1 (ja) * | 2022-06-15 | 2023-12-21 | 日本電信電話株式会社 | シリコンフォトニクス回路及びシリコンフォトニクス回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6130284B2 (ja) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP5370857B2 (ja) | ゲルマニウム受光器およびその製造方法 | |
| CN115685598A (zh) | 具有包芯电光材料层的波导结构、制备方法及应用 | |
| JP5152874B2 (ja) | 光検出器の製造方法 | |
| JP2012154980A (ja) | リブ型光導波路デバイス及びその製造方法 | |
| JP6130284B2 (ja) | 光導波路の作製方法 | |
| JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| KR20160117818A (ko) | 반도체 소자의 제조 방법 | |
| CN115185038B (zh) | 一种半导体器件及其制作方法 | |
| JP4681644B2 (ja) | 光導波路の作製方法 | |
| KR101070302B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| JP2011215404A (ja) | フォトマスクブランクとその製造方法 | |
| KR20100081514A (ko) | 반도체 소자의 제조 방법 | |
| JP6212006B2 (ja) | 光導波路の作製方法 | |
| JP2010117396A (ja) | スポットサイズ変換素子の作製方法 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980054746A (ko) | 반도체 장치의 패턴 분리방법 | |
| JP6048138B2 (ja) | 光導波路素子の製造方法 | |
| CN117233889A (zh) | 硅光器件的形成方法 | |
| KR100967023B1 (ko) | 반도체 소자의 형성 방법 | |
| CN100536077C (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6130284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |