JP6212006B2 - 光導波路の作製方法 - Google Patents

光導波路の作製方法 Download PDF

Info

Publication number
JP6212006B2
JP6212006B2 JP2014171221A JP2014171221A JP6212006B2 JP 6212006 B2 JP6212006 B2 JP 6212006B2 JP 2014171221 A JP2014171221 A JP 2014171221A JP 2014171221 A JP2014171221 A JP 2014171221A JP 6212006 B2 JP6212006 B2 JP 6212006B2
Authority
JP
Japan
Prior art keywords
layer
forming
core
sio
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014171221A
Other languages
English (en)
Other versions
JP2016045440A (ja
Inventor
土澤 泰
泰 土澤
英隆 西
英隆 西
功太 岡崎
功太 岡崎
山田 浩治
浩治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014171221A priority Critical patent/JP6212006B2/ja
Publication of JP2016045440A publication Critical patent/JP2016045440A/ja
Application granted granted Critical
Publication of JP6212006B2 publication Critical patent/JP6212006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

本発明は、SiN,SiON,SiOxのいずれかから構成されたコアを備える光導波路の作製方法に関する。
クラウド・モバイル環境の急速な普及により、情報流通量の増大が続いており、現在、光ネットワークの大容量化、高速化、低消費電力化が強く求められている。この実現に向けては、波長分割多重(Wavelength-division multiplexing;WDM)デバイスの小型・低コスト・低消費電力化が重要となる。
このような背景の中、近年、デバイスの小型化が可能であり、経済性,省エネルギー性に優れ、また電気デバイスとの融合性に優れるSiコアによる光導波路をベースとした光デバイス、光回路の研究開発が活発になされている。しかしながら,Siは屈折率が約3.48と高いため、光の閉じ込めが強く小型化に有利である反面、デバイス特性が加工誤差に敏感であるという問題がある。また、多波長化に伴い生じる高パワー伝送で誘起されるSiの光非線形性に根ざす問題もあり、偏波無依存化や高いダイナミックレンジが必要とされる通信ネットワーク応用においては、Siコアによる光導波路だけで要求性能を満たすのは容易ではないことが明らかになってきている。
一方、通信ネットワーク、特に高密度波長多重方式(DWDM)への適用を目指す集積化フォトニクスに関する研究は、コアとクラッドとの比屈折率差が低い光導波路である石英系光導波路が先行している。このため、現在も、石英系光導波路を、コアとクラッドとの比屈折率差がより高い光導波路とする方向での研究開発が行われている。しかし、石英系は、電気チップへ集積可能な小型光デバイスの製作は困難という課題がある。このため、Siと石英の中間の屈折率を持ち、屈折率自由度があり電気デバイスと集積可能な光導波路システムが求められている。このような光導波路の1つとして、SiN,SiON,SiOxよりコアを構成した光導波路に期待が集まっている。
SiN,SiON,SiOxよりコアを構成した光導波路は、石英系よりコアとクラッドとの屈折率の高い光導波路系として昔から知られており、通信ネットワーク応用向けにも研究されている。これら材料によるコアを用いた単体光導波路については、低損失な光導波路を実現できる作製方法が確立はされている。
このようなSiN,SiON,SiOxよりコアを構成した光導波路の作製では、コア膜、クラッド膜を1200℃以上の高温加熱化で処理をして膜特性を安定化させることで、光導波路特性を向上させるようにしている(特許文献1,2参照)。
以下、SiN,SiON,SiOxよりコアを構成した光導波路の作製について、図4A〜図4Fを用いて説明する。まず、図4Aに示すように、シリコン基板201の上に、SiO2からなる厚さ15μmの下部クラッド層202を形成する。例えば、火炎堆積法(FHD)法を用い、SiO2微粒子をシリコン基板201の上に堆積した後、1400℃の高温において焼結すればよい。これにより透明なSiO2膜である下部クラッド層202が形成される。
次に、図4Bに示すように、下部クラッド層202上に、SiONからなり所定の屈折率および厚さとしたSiON層203を、スパッタ法により形成する。引き続き、SiON層203を1200℃の高温で加熱処理することで、図4Cに示すように、膜特性が安定化したコア形成層204とする。次に、フォトリソグラフィーおよびドライエッチングなどのLSI加工技術を用いてコア形成層204を加工し、図4Dに示すように、下部クラッド層202の上に、断面が矩形のコア205を形成する。
次に、図4Eに示すように、下部クラッド層202の上にコア205を覆って上部クラッド層206を形成する。例えば、よく知られた熱CVD(Chemical Vapor Deposition)法によりSiO2を堆積することで、上部クラッド層206を形成すればよい。この後、上部クラッド層206に対して1000℃の高温加熱処理を実施し、図4Fに示すように、下部クラッド層202と同じ屈折率1.44の上部クラッド層206aとする。
上述した作製方法では、堆積した層を1000℃以上の高温で加熱処理することで、クラッド層、コア形成層(コア)の屈折率などの膜特性を安定化させ、コアとクラッド界面の荒れを低減して散乱を抑え、低損失の伝搬特性を示す光導波路を実現している。
特開2011−043576号公報 特開2011−203459号公報
しかしながら、高機能性、省エネルギー性、経済性が同時に求められる今日の通信ネットワークデバイスにおいては、異なる機能を持つ異種材料光デバイスや電気デバイスと光導波路をワンチップ上に融合集積することが不可欠になっている。高温での加熱処理を必要とする上述した導波路作製方法では、前工程で作られた異種材料光デバイスや電気デバイスが、高温の熱処理中に破壊してしまい、融合集積できないという問題がある。このため、他のデバイスを破壊することのない低い温度においても低損失で良好な特性を持つ光導波路の作製方法の開発が求められている。
本発明は、以上のような問題点を解消するためになされたものであり、SiN,SiON,SiOxをコアの材料として用い、伝搬損失が小さい良好な光学特性の光導波路を、融合集積されている他のデバイスを破壊することのない低温で作製できるようにすることを目的とする。
本発明に係る光導波路の作製方法は、200℃以下の温度条件で、シリコン基板の上にSiO2からなる下部クラッド層を形成する第1工程と、下部クラッド層上にECRプラズマCVD法によって、SiN,SiON,SiOxのいずれかからなるコア形成層を形成する第2工程と、コア形成層の上に有機樹脂からなるレジスト層を形成する第3工程と、200℃以下の温度条件でレジスト層の上に酸化シリコン層を形成する第4工程と、酸化シリコン層の上にマスクパターンを形成する第5工程と、フッ素を含む化合物からなるエッチングガスを用いた反応性イオンエッチングにより、マスクパターンをマスクとして酸化シリコン層をエッチングして酸化シリコンマスクパターンを形成する第6工程と、酸素ガスによる反応性イオンエッチングにより、酸化シリコンマスクパターンをマスクとしてレジスト層をエッチングしてレジストパターンを形成する第7工程と、レジストパターンをマスクとしてコア形成層をエッチングしてコアを形成する第8工程と、200℃以下の温度条件で、コアの上にSiO2からなる上部クラッド層を形成する第9工程とを備える。
上記光導波路の作製方法において、第2工程では、SiH4,SiD4,SiF4,SiCl4のいずかれ1つのガスと、N2,O2の少なくとも1つのガスとの混合ガスを用いたECRプラズマCVD法で、SiN,SiON,SiOxのいずれかを堆積してコア形成層を形成すればよい。
以上説明したことにより、本発明によれば、SiN,SiON,SiOxをコアの材料として用い、伝搬損失が小さい良好な光学特性の光導波路を、融合集積されている他のデバイスを破壊することのない低温で作製できるという優れた効果が得られる。
図1Aは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Bは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Cは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Dは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Eは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Fは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Gは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Hは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Iは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図1Jは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。 図2は、実施の形態におけるSiONからコア110を構成した光導波路の伝搬損失を測定した結果を示す特性図である。 図3は、SiH4ガス、O2ガス、N2ガスを用いてECRプラズマCVD法で堆積したSiOxy膜の屈折率変化を示した特性図である。 図4Aは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。 図4Bは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。 図4Cは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。 図4Dは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。 図4Eは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。 図4Fは、SiN,SiON,SiOxよりコアを構成した光導波路の作製方法の途中工程の状態を示す断面図である。
以下、本発明の実施の形態について図1A〜図1Jを参照して説明する。図1A〜図1Jは、本発明の実施の形態における光導波路の作製方法の途中工程の状態を示す断面図である。
まず、図1Aに示すように、シリコン基板101の上にSiO2からなる下部クラッド層102を形成する(第1工程)。下部クラッド層102は、層厚3μm以上に形成すればよい。例えば、電子サイクロトロン共鳴(Electron Cyclotron Resonance;ECR)プラズマCVD法により酸化シリコン(SiO2)を堆積すればよい。ECRプラズマCVD法に限るものではないが、下部クラッド層102は、200℃程度の低温で形成することが重要となる。例えば、下部クラッド層102は、スパッタ法により形成してもよい。また、SOI(Silicon on Insulator)基板を用いれば、この基板部をシリコン基板101とし、埋め込み酸化層を下部クラッド層102とすることができ、上述した堆積のプロセスは省略することができる。
次に、図1Bに示すように、下部クラッド層102上にECRプラズマCVD法によって、窒化シリコン(SiN),酸窒化シリコン(SiON),シリコン酸化物(SiOx)のいずれかからなるコア形成層103を形成する(第2工程)。ECRプラズマCVD法によれば、200℃以下の低温で上述したいずれかのコア材料が堆積できる。コア形成層103は、層厚1〜3μmに形成すればよい。ここで、コア形成層103は、所望とする屈折率のコアを形成するために、SiON,SiOxにおいては、屈折率が変更できることが重要となる。このため、広い範囲で屈折率を制御でき、低温で膜形成可能な、ECRプラズマCVD法を用いてコア形成層103を形成する。
次に、図1Cに示すように、コア形成層103の上に有機樹脂からなるレジスト層104を形成する(第3工程)。例えば、コア形成層103の上に、レジスト材料を塗布して層厚2〜4μmにレジスト層104を形成すればよい。また、塗布した後、200℃程度の温度条件で、レジスト層104を加熱処理し、レジスト層104を熱硬化する。
次に、図1Dに示すように、レジスト層104の上に酸化シリコン層105を形成する(第4工程)。例えば、層厚0.1〜0.2μmに酸化シリコン層105を形成すればよい。ここでは、レジスト層104が変質しない範囲の温度条件で酸化シリコン層105を形成することが重要である。この形成工程において、処理温度がレジスト層104形成時の温度(200℃)以上になると、レジスト層104が変質してしまう。このため、酸化シリコン層105の形成では、200℃以下の低温で酸化シリコンを堆積することが必要となる。このため、ECRプラズマCVD法,スパッタ法などの、200℃以下の温度で酸化シリコンが堆積できる成膜方法で酸化シリコン層105を形成すればよい。
次に、図1Eに示すように、酸化シリコン層105の上に、フォトレジスト層106を形成する。次いで、フォトレジスト層106を、公知路フォトリソグラフィー技術によりパターニングすることで、図1Fに示すように、酸化シリコン層105の上にマスクパターン107を形成する(第5工程)。
次に、フッ素を含む化合物からなるエッチングガスを用いた反応性イオンエッチングにより、マスクパターン107をマスクとして酸化シリコン層105をエッチングし、図1Gに示すように、酸化シリコンマスクパターン108を形成する(第6工程)。例えば、四フッ化炭素(CF4)や六フッ化硫黄(SF6)などのフッ素系ガスを用いた反応性イオンエッチング法により、酸化シリコン層105をエッチング加工する。
このようなフッ素を含む化合物からなるエッチングガスを用いれば、フッ素ガスの効果を強め、マスクパターン107に対する酸化シリコン層105のエッチング選択比を下げる条件選ぶことができる。このような条件によれば、マスクパターン107のエッジラフネスが、酸化シリコンマスクパターン108に転写されるのが抑制できる。この結果、酸化シリコンマスクパターン108における側壁荒れ発生を緩和することができる。
次に、マスクパターン107を除去した後、図1Hに示すように、レジストパターン109を形成する(第7工程)。ここでは、酸素ガスによる反応性イオンエッチングによりレジスト層104をエッチング加工し、レジストパターン109を形成する。このエッチング加工により、結果として、エッジラフネスの小さい状態にレジストパターン109が形成できる。
次に、レジストパターン109をマスクとしてコア形成層103をエッチングし、図1Iに示すように、コア110を形成する(第8工程)。このように、単層のマスクパターンによる加工ではなく、コア110の形成前に、酸化シリコンマスクパターン108の形成およびレジストパターン109の形成の、2回のエッチング工程を経ることで、フォトリソグラフィーで発生するマスクパターンのエッジラフネスを緩和し、側壁が滑らかなレジストパターン109が形成できる。このような側壁が滑らかなレジストパターン109を用いてコア形成層103をエッチング加工すれば、1000℃以上での高温処理を実施することなく、滑らかな側壁を持ったコア110が形成できる。なお、上述したコア形成層103のエッチング加工では、酸化シリコンがエッチングされるため、酸化シリコンマスクパターン108は除去される。
次に、レジストパターン109を溶剤などに溶解することで、レジストパターン109を除去した後、図1Jに示すように、コア110の上にSiO2からなる上部クラッド層111を形成する(第9工程)。下部クラッド層102の上にコア110を覆って上部クラッド層111を形成する。上部クラッド層111においても、下部クラッド層102の形成と同様に、200℃程度の低温で形成する。例えば、ECRプラズマCVD法やスパッタ法によりSiO2を堆積して上部クラッド層111とすればよい。
以上の方法で作製した、SiONからコア110を構成した光導波路の伝搬損失を測定した結果を図2に示す。図2に示すように、損失値0.8dB/cmという低い値が得られており、従来1000℃以上の高温で処理せず200℃程度以下の温度内の作製でも低損失な光導波路が実現できた。
ところで、SiONは、酸素と窒素の組成比を変化させることで、屈折率を変化させることができる。図3は、SiH4ガス、O2ガス、N2ガスを用いてECRプラズマCVD法で堆積したSiOxy膜の屈折率変化を示した特性図である。ECRプラズマCVD法によれば、O2ガスとN2ガスの供給割合を変えることで、SiOxyのx,yが変化し、1.47〜2.0の範囲で屈折率が制御できる。なお、シリコン原料ガスは、SiH4に限るものではなく、SiD4,SiCl4を用いても、ECRプラズマCVD法では同様に、屈折率を制御してSiOxy膜が形成できる。また、SiOx膜の場合は、シリコン原料ガスと酸素ガスを用いて膜を堆積するが、ガス供給比を制御してシリコンと酸素の組成比を変化させることで、屈折率を1.47〜1.70の範囲で制御できる。
以上に説明したように、本発明によれば、酸化シリコンマスクパターンの形成およびレジストパターンの形成の2回のエッチング工程を経て、レジストパターンを用いたエッチング加工によりコアを形成するようにした。この方法によれば、200℃程度以下の低温で、コアの側壁が滑らかな状態の光導波路構造が形成できるため、低温においても伝搬損失が小さい光導波路が作製できる。また、基板にSiやGeなど別の材料の光デバイスやSiの電子デバイスが作りこまれて状態であっても、200℃程度以下の温度条件で光導波路構造が作製できるので、基板上に融合集積されているデバイスを破壊することはない。このように、本発明によれば、損失の小さい光導波路とデバイスとの融合集積が可能になり、より高機能なデバイスが作製できる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…シリコン基板、102…下部クラッド層、103…コア形成層、104…レジスト層、105…酸化シリコン層、106…フォトレジスト層、107…マスクパターン、108…酸化シリコンマスクパターン、109…レジストパターン、110…コア、111…上部クラッド層。

Claims (2)

  1. 200℃以下の温度条件で、シリコン基板の上にSiO2からなる下部クラッド層を形成する第1工程と、
    前記下部クラッド層上にECRプラズマCVD法によって、SiN,SiON,SiOxのいずれかからなるコア形成層を形成する第2工程と、
    前記コア形成層の上に有機樹脂からなるレジスト層を形成する第3工程と、
    200℃以下の温度条件で前記レジスト層の上に酸化シリコン層を形成する第4工程と、
    前記酸化シリコン層の上にマスクパターンを形成する第5工程と、
    フッ素を含む化合物からなるエッチングガスを用いた反応性イオンエッチングにより、前記マスクパターンをマスクとして前記酸化シリコン層をエッチングして酸化シリコンマスクパターンを形成する第6工程と、
    酸素ガスによる反応性イオンエッチングにより、前記酸化シリコンマスクパターンをマスクとして前記レジスト層をエッチングしてレジストパターンを形成する第7工程と、
    前記レジストパターンをマスクとして前記コア形成層をエッチングしてコアを形成する第8工程と、
    200℃以下の温度条件で、前記コアの上にSiO2からなる上部クラッド層を形成する第9工程と
    を備えることを特徴とする光導波路の作製方法。
  2. 請求項1記載の光導波路の作製方法において、
    前記第2工程では、SiH4,SiD4,SiF4,SiCl4のいずかれ1つのガスと、N2,O2の少なくとも1つのガスとの混合ガスを用たECRプラズマCVD法で、SiN,SiON,SiOxのいずれかを堆積して前記コア形成層を形成する
    ことを特徴とする光導波路の作製方法。
JP2014171221A 2014-08-26 2014-08-26 光導波路の作製方法 Active JP6212006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014171221A JP6212006B2 (ja) 2014-08-26 2014-08-26 光導波路の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171221A JP6212006B2 (ja) 2014-08-26 2014-08-26 光導波路の作製方法

Publications (2)

Publication Number Publication Date
JP2016045440A JP2016045440A (ja) 2016-04-04
JP6212006B2 true JP6212006B2 (ja) 2017-10-11

Family

ID=55636031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171221A Active JP6212006B2 (ja) 2014-08-26 2014-08-26 光導波路の作製方法

Country Status (1)

Country Link
JP (1) JP6212006B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034131A1 (ja) * 2022-08-12 2024-02-15 日本電信電話株式会社 光導波回路および光導波回路の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001212960A1 (en) * 2000-02-29 2001-09-12 International Business Machines Corporation Material for sion-optical waveguides and method for fabricating such waveguides
US20030110808A1 (en) * 2001-12-14 2003-06-19 Applied Materials Inc., A Delaware Corporation Method of manufacturing an optical core
KR100418908B1 (ko) * 2001-12-21 2004-02-14 엘지전자 주식회사 광도파로용 실리카막 제조방법
JP4189361B2 (ja) * 2004-08-02 2008-12-03 日本電信電話株式会社 光素子及びその製造方法
JP4681644B2 (ja) * 2008-11-18 2011-05-11 日本電信電話株式会社 光導波路の作製方法

Also Published As

Publication number Publication date
JP2016045440A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
TWI768794B (zh) 光學裝置與其製造方法
CN110780381B (zh) 非对称三波导结构的偏振分束器及其制备方法
JP2015084019A (ja) スポットサイズ変換器及び光装置
US20140212104A1 (en) Athermal waveguide and method of manufacturing the same
CN115685598B (zh) 具有包芯电光材料层的波导结构、制备方法及应用
US11415747B2 (en) Optical integrated device and production method therefor
JP6212006B2 (ja) 光導波路の作製方法
CN104380158A (zh) 光耦合系统及其制造方法
JP3890046B2 (ja) 平面回路型光学素子の製造方法
JP5867016B2 (ja) 導波路型光デバイス及びその製造方法
Alayo et al. Fabrication of PECVD-silicon oxynitride-based optical waveguides
JP2019003029A (ja) 光導波路およびその製造方法
JP6130284B2 (ja) 光導波路の作製方法
JP5609240B2 (ja) 導波路型共振器デバイス
JP4681644B2 (ja) 光導波路の作製方法
WO2022180730A1 (ja) 光導波路
Okazaki et al. Optical coupling between SiO x N y waveguide and Ge mesa structures for bulk-Si photonics platform
JP2005275300A (ja) 光導波路デバイスを作製する方法、および光導波路デバイス
WO2022003765A1 (ja) 光導波路およびその作製方法
CN110908037B (zh) 光波导及其制造方法
Ou Trenches for building blocks of advanced planar components
US20240230997A9 (en) Optical waveguide
JP2006030734A (ja) 光導波路及びその製造方法
WO2020240675A1 (ja) 光導波路およびその製造方法
JP4259963B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170914

R150 Certificate of patent or registration of utility model

Ref document number: 6212006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150