JP6048138B2 - 光導波路素子の製造方法 - Google Patents
光導波路素子の製造方法 Download PDFInfo
- Publication number
- JP6048138B2 JP6048138B2 JP2012288439A JP2012288439A JP6048138B2 JP 6048138 B2 JP6048138 B2 JP 6048138B2 JP 2012288439 A JP2012288439 A JP 2012288439A JP 2012288439 A JP2012288439 A JP 2012288439A JP 6048138 B2 JP6048138 B2 JP 6048138B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- resist pattern
- optical waveguide
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000012535 impurity Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 122
- 229910052814 silicon oxide Inorganic materials 0.000 description 121
- 239000010410 layer Substances 0.000 description 49
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000011161 development Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 239000003960 organic solvent Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、光導波路素子の製造方法に関する。
近年、処理されるデータ量の増加及び高速通信化等に伴い、光信号を用いた通信がなされており、このような光通信において用いられる素子として、シリコン等により形成された光導波路に電圧を印加することにより位相変調させる光導波路素子がある。具体的には、このような光導波路素子は、シリコンにより形成された光導波路となるコア領域にＰＮ接合領域が形成されており、ＰＮ接合領域に電流等が流れるように電圧を印加することにより、光導波路を通過する光の位相を変調させることができる。
上述した光導波路素子におけるＰＮ接合領域の形成方法は、一般的には、フォトリソグラフィ等によりレジストパターンを形成した後、Ｐ型及びＮ型となる不純物元素をイオン注入することにより形成される。この際形成されるレジストパターンは、ステッパー等の露光装置による露光及び露光により形成されるが、微細な光導波路素子において、露光位置における位置合せを行うことは極めて困難であり、所望の位置に不純物元素が注入されない場合がある。このように所望の位置に不純物元素が注入されない場合、形成される光導波路素子は、所望とする特性が得られないため、歩留りの低下等を招いてしまう。
このことを図１に基づき説明する。図１に示されるように、光導波路素子は、シリコン基板９１０の上に、酸化シリコン層９２０が形成されており、酸化シリコン層９２０の上には、シリコンによりコア領域９３０とコア領域９３０の両側に一方及び他方のスラブ領域９４０ａ及び９４０ｂが形成されている。このような光導波路素子は、コア領域９３０が光導波路となるものであり、コア領域９３０とコア領域９３０に隣接する一方及び他方のスラブ領域９４０ａ及び９４０ｂの一部には、Ｐ−領域９３１ｐとＮ−領域９３１ｎが形成されている。
この光導波路素子を形成する際に用いられる基板は、酸化シリコン層９２０の上のコア領域９３０とスラブ領域９４０を形成するためのシリコン層に予めＰ型となる不純物元素が少量ドープされており、シリコン層がＰ−領域となっている。このように予めＰ−領域となっているシリコン層を加工することによりコア領域９３０とスラブ領域９４０を形成し、この後、レジストパターンを所望の位置に形成し、Ｎ型となる不純物元素をイオン注入することによりＮ−領域９３１ｎを形成する。これにより、コア領域９３０の上部にＮ−領域９３１ｎが形成され、上部に形成されたＮ−領域９３１ｎとＮ−領域９３１ｎの下の下部におけるＰ−領域９３１ｐとの間でＰＮ接合領域が形成される。
しかしながら、コア領域９３０の幅は５００ｎｍ程度と狭いため、イオン注入を行うために用いられるレジストパターン９５０を所望の位置に正確に形成することは困難である。このため、通常は、レジストパターン９５０は所望の位置よりもずれた位置に形成されるため、所望の領域とは異なる領域にもイオン注入等がなされる。これにより、作製された光導波路素子において、所望の特性を得ることができない場合がある。例えば、図１に示されるように、イオン注入を行う際に形成されるレジストパターン９５０がコア領域９３０の端部から離れた位置に形成されると、コア領域９３０とレジストパターン９５０との間の一方のスラブ領域９４０ａにもＮ−領域９３２ｎが形成されてしまう。一方のスラブ領域９４０ａは、本来はＰ−領域９３１ｐが形成される領域であるが、この領域にもＮ−領域９３２ｎが形成されてしまうと、光導波路素子において、所望とする特性を得ることができず、光導波路素子の歩留りが低下してしまう。尚、図１に示される光導波路素子には、他方のスラブ領域９４０ｂにおいては、Ｎ−領域９３１ｎに接して、Ｎ＋領域が形成されており、一方のスラブ領域９４０ａにおいては、Ｐ−領域９３１ｐに接して、Ｐ＋領域が形成されている。
また、図示はしないが、レジストパターン９５０がコア領域９３０の上の領域の一部を覆うように形成されている場合には、コア領域９３０におけるＰＮ接合領域の面積が狭くなってしまい、光導波路素子において、所望とする特性を得ることができない。従って、この場合にも、光導波路素子の歩留りが低下してしまう。
よって、所望とする特性が得られる均一の性の高い光導波路素子を高い歩留りで製造できる光導波路素子の製造方法が望まれている。
本実施の形態の一観点によれば、酸化層が形成されている基板の前記酸化層の上に、第１の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、前記コア領域の側壁の一方の側に、第１の酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、前記コア領域の上部を含む領域に、第２の導電型の不純物元素をイオン注入するイオン注入工程と、を有し、前記光導波路形成工程は、前記コア領域の上に第４の酸化膜を形成する工程を含み、前記一方の酸化膜側壁部形成工程は、前記コア領域及び前記スラブ領域の上に、第１の酸化膜を形成する第１の酸化膜形成工程と、前記第１の酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、前記第４の酸化膜を除去するとともに、前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、を含むものであることを特徴とする。
開示の光導波路素子の製造方法によれば、所望とする特性が得られる均一の性の高い光導波路素子を高い歩留りで製造することができる。
実施するための形態について、以下に説明する。
〔第１の実施の形態〕
第１の実施の形態における光導波路素子の製造方法について説明する。
第１の実施の形態における光導波路素子の製造方法について説明する。
最初に、図２（ａ）に示すように、ＳＯＩ（Silicon on Insulator）基板１１の上に、酸化シリコン（ＳｉＯ２）膜４１及び窒化シリコン（ＳｉＮ）膜４２を順次積層して形成する。ＳＯＩ基板１１は、シリコン基板１０の上に、厚さが約３μｍの酸化シリコン（ＳｉＯ２）層２０、厚さが約２５０ｎｍのシリコン（Ｓｉ）層３０が順次積層して形成されているものであり、光導波路素子においては、酸化シリコン層２０が下側のクラッド層となる。尚、シリコン層３０には、Ｐ型となる不純物元素としてＢ（ボロン）が１×１０１４〜１×１０１５ｃｍ−３の濃度でドープされており、Ｐ−領域となっている。
具体的には、ＳＯＩ基板１１におけるシリコン層３０の上に、ＣＶＤ（Chemical Vapor Deposition）により、８００℃の基板温度で、ＳｉＨ４（２０％）／Ｈｅ＋Ｎ２Ｏを原料ガスとして、厚さが約２０ｎｍの酸化シリコン膜４１を成膜する。この後、成膜された酸化シリコン膜４１の上に、ＣＶＤにより、７８０℃の基板温度で、ＳｉＨ２Ｃｌ２＋ＮＨ３を原料ガスとして、厚さが約６０ｎｍの窒化シリコン膜４２を形成する。
次に、図２（ｂ）に示すように、窒化シリコン膜４２の上に、レジストパターン５１を形成する。具体的には、窒化シリコン膜４２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、後述する光導波路となるコア領域が形成される領域上に、レジストパターン５１を形成する。
次に、図２（ｃ）に示すように、レジストパターン５１の形成されていない領域の窒化シリコン膜４２、酸化シリコン膜４１、シリコン層３０の一部をドライエッチングにより除去する。具体的には、ＣＦ４等をエッチングガスとして用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングによりレジストパターン５１が形成されていない領域の窒化シリコン膜４２及び酸化シリコン膜４１を除去する。このドライエッチングは、チャンバー内の圧力が１００ｍＴｏｒｒ、投入パワーが１５０Ｗの条件で行われる。この後、ＨＢｒ等をエッチングガスとして用いたＲＩＥ等のドライエッチングによりレジストパターン５１が形成されていない領域のシリコン層３０を厚さが約５０ｎｍとなるまで除去する。このドライエッチングは、チャンバー内の圧力が５０ｍＴｏｒｒ、投入パワーが２００Ｗの条件で行われる。これにより、シリコン層３０には、レジストパターン５１が形成されていた領域に、幅が約５００ｎｍ、厚さが約２５０ｎｍのコア領域３１が形成され、レジストパターン５１が形成されていない領域に、厚さが約５０ｎｍのスラブ領域３２ａ及び３２ｂが形成される。この後、レジストパターン５１は、有機溶剤等により除去する。
次に、図３（ａ）に示すように、露出しているシリコン層３０及び窒化シリコン膜４２の上に、酸化シリコン膜４３を形成する。具体的には、ＣＶＤにより８００℃の基板温度で、ＳｉＨ４（２０％）／Ｈｅ＋Ｎ２Ｏを原料ガスとして、厚さが約３００ｎｍの酸化シリコン膜４３を成膜する。このように形成される酸化シリコン膜４３は、比較的高い温度で成膜されるため、ＴＥＯＳ等により形成される酸化シリコン膜と比べて水素の含有量が少ない膜となる。よって、後の工程において約１０００℃の温度で活性化アニールを行った場合においても、酸化シリコン膜４３の膜剥がれ等が生じることはない。
次に、図３（ｂ）に示すように、ＲＩＥ等のドライエッチングにより酸化シリコン膜４３をスラブ領域３２ａ及び３２ｂにおけるシリコン層３０の一部が露出するまで除去する。これにより、コア領域３１の上においては、窒化シリコン膜４２が露出し、コア領域３１の両側のスラブ領域３２ａ及び３２ｂには、残存する酸化シリコン膜４３により、幅が約２５０ｎｍ、高さが約６０ｎｍの酸化シリコン側壁部４３ａ及び４３ｂが形成される。このドライエッチングは、チャンバー内の圧力が１．８Ｔｏｒｒ、投入パワーが１５０Ｗの条件で行われる。このように形成された酸化シリコン側壁部４３ａ及び４３ｂは、自己整合的にコア領域３１の側面部分に形成されるものであり、本実施の形態においては、酸化膜側壁部と記載する場合がある。
次に、図３（ｃ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５２を形成した後、他方のスラブ領域３２ｂにＮ型となる不純物元素をイオン注入することによりＮ＋領域を形成する。具体的には、シリコン層３０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、一方のスラブ領域３２ａを覆うレジストパターン５２を形成する。形成されるレジストパターン５２は、一方のスラブ領域３２ａの全体を覆うものであればよく、更に、コア領域３１の上の部分を一部、または、全部覆うものであってもよい。このように、レジストパターン５２は、コア領域３１の上の部分を一部、または、全部覆うものであってもよいため、レジストパターン５２を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｎ型となる不純物元素であるＰ（リン）を約１×１０１８ｃｍ−３の濃度となるようにイオン注入し、他方のスラブ領域３２ｂにＮ＋領域を形成する。この際、ドープされるＮ型となる不純物元素であるＰの濃度は、後述するコア領域３１の上部３１ａに形成されるＮ−領域における濃度よりも高い濃度である。尚、一方のスラブ領域３２ａ及びコア領域３１の上には、レジストパターン５２及び酸化シリコン膜４１及び窒化シリコン膜４２等が形成されているため、一方のスラブ領域３２ａ及びコア領域３１に、Ｎ型となる不純物元素がイオン注入されることはない。この後、レジストパターン５２は有機溶剤等により除去する。
次に、図４（ａ）に示すように、他方のスラブ領域３２ｂを覆うレジストパターン５３を形成した後、一方のスラブ領域３２ａにＰ型となる不純物元素をイオン注入することによりＰ＋領域を形成する。具体的には、シリコン層３０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、他方のスラブ領域３２ｂを覆うレジストパターン５３を形成する。形成されるレジストパターン５３は、他方のスラブ領域３２ｂの全体を覆うものであればよく、更に、コア領域３１の上の部分を一部、または、全部覆うものであってもよい。このように、レジストパターン５３は、コア領域３１の上の部分を一部、または、全部覆うものであってもよいため、レジストパターン５３を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｐ型となる不純物元素であるＢを約１×１０１８ｃｍ−３の濃度となるようにイオン注入し、一方のスラブ領域３２ａにＰ＋領域を形成する。この際、ドープされるＰ型となる不純物元素であるＢの濃度は、前述したシリコン層３０に形成されているＰ−領域における濃度よりも高い濃度である。尚、他方のスラブ領域３２ｂ及びコア領域３１の上には、レジストパターン５３及び酸化シリコン膜４１及び窒化シリコン膜４２等が形成されているため、他方のスラブ領域３２ｂ及びコア領域３１に、Ｐ型となる不純物元素がイオン注入されることはない。この後、レジストパターン５３は有機溶剤等により除去する。
次に、図４（ｂ）に示すように、コア領域３１の上に形成された窒化シリコン膜４２を除去する。具体的には、１５０℃に温めたリン酸に８０分間浸すことにより、コア領域３１の上に形成された窒化シリコン膜４２を選択的に除去する。このウェットエッチングは選択エッチングであるため、酸化シリコン膜４１、酸化シリコン側壁部４３ａ及び４３ｂは殆ど除去されることはない。
次に、図４（ｃ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５４を形成した後、レジストパターン５４の形成されていない領域における他方の酸化シリコン側壁部４３ｂ及び酸化シリコン膜４１の一部を希フッ酸（０．５％）により除去する。この際形成されるレジストパターン５４は、コア領域３１の幅の相当する分、形成される位置がずれていてもよい。例えば、コア領域３１の幅が５００ｎｍ程度である場合には、この範囲内であれば、レジストパターン５４が形成される位置がずれていてもよい。この後、レジストパターン５４は有機溶剤等により除去する。
次に、図５（ａ）に示すように、コア領域３１の上のレジストパターン５４が形成されていた領域に残存している酸化シリコン膜４１を０．５％の希フッ酸（ＨＦ）により除去する。この際、一方の酸化シリコン側壁部４３ａも一部除去されるが、酸化シリコン膜４１の厚さが２０ｎｍであるため、酸化シリコン膜４１をすべて除去したとしても、一方の酸化シリコン側壁部４３ａが除去されてしまうことなく一部残存している。本実施の形態においては、このように残存している一方の酸化シリコン側壁部４３ａの厚さは約４０ｎｍである。
次に、図５（ｂ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５５を形成した後、コア領域３１の上部及び他方のスラブ領域３２ｂにＮ型となる不純物元素をイオン注入しＮ−領域を形成する。具体的には、シリコン層３０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、一方のスラブ領域３２ａを覆うレジストパターン５５を形成する。形成されるレジストパターン５５は、一方のスラブ領域３２ａの全体を覆うものであればよく、更に、一方の酸化シリコン側壁部４３ａの一部、または、全部を覆うものであってもよい。このように、レジストパターン５５は、コア領域３１に接して形成されている一方の酸化シリコン側壁部４３ａの一部、または、全部を覆うものであってもよいため、レジストパターン５５を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｎ型となる不純物元素としてＰをイオン注入し、コア領域３１の上部３１ａ及び他方のスラブ領域３２ｂにおいてコア領域３１が設けられている側にＮ−領域を形成する。この際、コア領域３１の上部３１ａ等に形成されるＮ−領域における不純物の濃度は、約１×１０１７ｃｍ−３であり、他方のスラブ領域３２ｂに形成されているＮ＋領域よりも低い濃度である。これにより、コア領域３１においては、上部３１ａにＮ−領域が形成され、下部３１ｂにＰ−領域が形成される。尚、他方のスラブ領域３２ｂにおけるＮ＋領域にもＮ型となる不純物元素が注入されるが、注入される不純物元素はＮ型となる不純物元素であり、注入量も少ないため、Ｎ＋領域は維持される。また、一方のスラブ領域３２ａの上には、レジストパターン５５及び一方の酸化シリコン側壁部４３ａが形成されているため、一方のスラブ領域３２ａに、Ｎ型となる不純物元素がイオン注入されることはない。更に、光導波路となるコア領域３１が円形である場合には、多方面からイオンが注入されるため、意図しない領域にＰがイオン注入される場合がある。このため、一方の酸化シリコン側壁部４３ａはコア領域３１の高さよりも高くなるように形成されていることが好ましい。この後、レジストパターン５５は有機溶剤等により除去する。
次に、図５（ｃ）に示すように、イオン注入された不純物元素の活性化アニールを１０００℃の温度で１０秒間行った後、コア領域３１及びスラブ領域３２ａ及び３２ｂの上に、上側のクラッド層となる酸化シリコン膜６０を形成する。具体的には、ＴＥＯＳにより厚さが約１μｍの酸化シリコン膜６０を形成する。
次に、図６（ａ）に示すように、酸化シリコン膜６０にコンタクトホール６１、６２を形成する。具体的には、酸化シリコン膜６０の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール６１、６２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングによりレジストパターンの形成されていない領域の酸化シリコン膜６０を除去することにより、酸化シリコン膜６０にコンタクトホール６１、６２を形成する。コンタクトホール６１は、酸化シリコン膜６０を、一方のスラブ領域３２ａのＰ＋領域の表面が露出するまで除去することにより形成する。また、コンタクトホール６２は、酸化シリコン膜６０を、他方のスラブ領域３２ｂのＮ＋領域の表面が露出するまで除去することにより形成する。
次に、図６（ｂ）に示すように、酸化シリコン膜６０に形成されたコンタクトホール６１、６２に電極７１、７２を形成する。具体的には、コンタクトホール６１、６２が形成されている酸化シリコン膜６０の上に、Ａｌ等の金属膜を成膜することにより、コンタクトホール６１、６２を埋め込む。この後、成膜された金属膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、電極７１、７２が形成される領域に不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域の金属膜を除去することにより、コンタクトホール６１に埋め込まれた電極７１及びコンタクトホール６２に埋め込まれた電極７２を形成する。このようにして、一方のスラブ領域３２ａにおけるＰ＋領域と接続される電極７１及び、他方のスラブ領域３２ｂにおけるＮ＋領域と接続される電極７２を形成する。この後、レジストパターンは除去される。
以上の工程により、本実施の形態における光導波路素子を作製することができる。本実施の形態における光導波路素子においては、コア領域３１の上部３１ａの全面にＮ−領域が形成されるため、コア領域３１には、上部３１ａの下の下部３１ｂにおけるＰ−領域との間に、全面において幅が均一なＰＮ接合領域が形成される。従って、本実施の形態における製造方法により製造された光導波路素子は、均一性が高く、歩留りも高い。
尚、コア領域３１に接した酸化シリコン膜４１や酸化シリコン側壁部４３ａ及び４３ｂを除去する際に、ＲＩＥ等のドライエッチングにより除去するとコア領域３１にダメージを与え、伝播損失が増加する場合や良好なＰＮ接合が形成されない場合がある。このため、本実施の形態においては、コア領域３１に接した酸化シリコン膜４１及び酸化シリコン側壁部４３ａ及び４３ｂを除去する際には、希フッ酸等を用いたウェットエッチングを用いている。
また、上記においては、光導波路を形成しているコア領域３１は、シリコンにより形成されているものについて説明したが、ＳｉＧｅ、ＩｎＰ、ＧａＡｓ及びこれらの混晶等の半導体材料により形成したものであってもよい。これらの半導体材料は、通信波長帯における信号光に対して透明であれば、本実施の形態における効果を得ることができる。
また、上記においては、シリコン基板１０を用いた場合について説明したが、シリコン基板１０に代えて、石英基板、ＧａＡｓ基板、ＩｎＰ基板等を用いてもよい。尚、シリコン基板は、低コストであり、ドライバ等の電子回路を一緒に搭載させることができるため、基板として好ましい。
また、上記において説明に用いた数値は、一例であり、本実施の形態における効果を損なわない範囲で変化させてもよい。例えば、コア領域３１における幅及び厚さは、レーザ光のシングルモード性が保たれる範囲で変化させてもよい。また、スラブ領域３２ａ及び３２ｂにおける幅及び厚さは、スポットサイズが大きく変化しない範囲で変化させてもよい。
尚、本実施の形態においては、レジストパターン５５を第１のレジストパターンと、レジストパターン５４を第２のレジストパターンと、レジストパターン５２を第３のレジストパターンと、レジストパターン５３を第４のレジストパターンと記載する場合がある。また、レジストパターン５１を第５のレジストパターンと記載する場合がある。また、酸化シリコン膜４３を酸化膜または第１の酸化膜と、酸化シリコン膜６０を第２の酸化膜と、酸化シリコン膜４１を第４の酸化膜と記載する場合がある。
〔第２の実施の形態〕
次に、第２の実施の形態における光導波路素子の製造方法について説明する。
次に、第２の実施の形態における光導波路素子の製造方法について説明する。
最初に、図７（ａ）に示すように、ＳＯＩ基板１１の上に、酸化シリコン（ＳｉＯ２）膜４１及び窒化シリコン（ＳｉＮ）膜４２を順次積層して形成する。ＳＯＩ基板１１は、Ｓｉ基板１０の上に、厚さが約３μｍの酸化シリコン（ＳｉＯ２）層２０、厚さが約２５０ｎｍのシリコン（Ｓｉ）層３０が順次積層して形成されているものであって、光導波路素子においては、酸化シリコン層２０が下側のクラッド層となる。尚、シリコン層３０には、Ｐ型となる不純物元素としてＢ（ボロン）が１×１０１４〜１×１０１５ｃｍ−３の濃度でドープされており、Ｐ−領域となっている。
具体的には、ＳＯＩ基板１１におけるシリコン層３０の上に、ＣＶＤにより、８００℃の基板温度で、ＳｉＨ４（２０％）／Ｈｅ＋Ｎ２Ｏを原料ガスとして、厚さが約２０ｎｍの酸化シリコン膜４１を成膜する。この後、成膜された酸化シリコン膜４１の上に、ＣＶＤにより、７８０℃の基板温度で、ＳｉＨ２Ｃｌ２＋ＮＨ３を原料ガスとして、厚さが約６０ｎｍの窒化シリコン膜４２を形成する。
次に、図７（ｂ）に示すように、窒化シリコン膜４２の上に、レジストパターン５１を形成する。具体的には、窒化シリコン膜４２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、後述する光導波路となるコア領域が形成される領域上に、レジストパターン５１を形成する。
次に、図７（ｃ）に示すように、レジストパターン５１の形成されていない領域の窒化シリコン膜４２、酸化シリコン膜４１、シリコン層３０の一部をドライエッチングにより除去する。具体的には、ＣＦ４等をエッチングガスとして用いたＲＩＥ等のドライエッチングによりレジストパターン５１が形成されていない領域の窒化シリコン膜４２及び酸化シリコン膜４１を除去する。このドライエッチングは、チャンバー内の圧力が１００ｍＴｏｒｒ、投入パワーが１５０Ｗの条件で行われる。この後、ＨＢｒ等をエッチングガスとして用いたＲＩＥ等のドライエッチングによりレジストパターン５１が形成されていない領域のシリコン層３０を厚さが約５０ｎｍとなるまで除去する。このドライエッチングは、チャンバー内の圧力が５０ｍＴｏｒｒ、投入パワーが２００Ｗの条件で行われる。これにより、シリコン層３０には、レジストパターン５１が形成されていた領域に、幅が約５００ｎｍ、厚さが約２５０ｎｍのコア領域３１が形成され、レジストパターン５１が形成されていない領域に、厚さが約５０ｎｍのスラブ領域３２ａ及び３２ｂが形成される。この後、レジストパターン５１は、有機溶剤等により除去する。
次に、図８（ａ）に示すように、露出しているシリコン層３０及び窒化シリコン膜４２の上に、酸化シリコン膜４３を形成する。具体的には、ＣＶＤにより８００℃の基板温度で、ＳｉＨ４（２０％）／Ｈｅ＋Ｎ２Ｏを原料ガスとして、厚さが約３００ｎｍの酸化シリコン膜４３を成膜する。このように形成される酸化シリコン膜４３は、比較的高い温度で成膜されるため、ＴＥＯＳ等により形成される酸化シリコン膜と比べて水素の含有量が少ない膜となる。よって、後の工程において約１０００℃の温度で活性化アニールを行った場合においても、酸化シリコン膜４３の膜剥がれ等が生じることはない。
次に、図８（ｂ）に示すように、ＲＩＥ等のドライエッチングにより酸化シリコン膜４３をスラブ領域３２ａ及び３２ｂにおけるシリコン層３０の一部が露出するまで除去する。これにより、コア領域３１の上においては、窒化シリコン膜４２が露出し、コア領域３１の両側のスラブ領域３２ａ及び３２ｂには、残存する酸化シリコン膜４３により、幅が約２５０ｎｍ、高さが約６０ｎｍの酸化シリコン側壁部４３ａ及び４３ｂが形成される。このドライエッチングは、チャンバー内の圧力が１．８Ｔｏｒｒ、投入パワーが１５０Ｗの条件で行われる。このように形成された酸化シリコン側壁部４３ａ及び４３ｂは、自己整合的にコア領域３１の側面部分に形成される。
次に、図８（ｃ）に示すように、スラブ領域３２ａ及び３２ｂにおいて露出しているシリコン層３０を熱酸化することにより、スラブ領域３２ａ及び３２ｂにおけるシリコン層３０の表面に酸化シリコン膜１７０を形成する。具体的には、８００℃の温度で露出しているシリコン層３０の表面を熱酸化することにより、厚さが約５ｎｍの酸化シリコン膜１７０を形成する。この際、コア領域３１の上面には、窒化シリコン膜４２が形成されているため、窒化シリコン膜４２の上には、熱酸化による酸化シリコン膜は形成されることなく、スラブ領域３２ａ及び３２ｂの表面にのみ形成される。本実施の形態においては、スラブ領域３２ａ及び３２ｂの表面に、熱酸化による酸化シリコン膜１７０が形成されるため、スラブ領域３２ａ及び３２ｂにおいて、後述する窒化シリコン膜４２を除去する際に用いられるリン酸によるダメージを防ぐことができる。
次に、図９（ａ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５２を形成した後、他方のスラブ領域３２ｂにＮ型となる不純物元素をイオン注入することによりＮ＋領域を形成する。具体的には、酸化シリコン膜１７０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、一方のスラブ領域３２ａを覆うレジストパターン５２を形成する。形成されるレジストパターン５２は、一方のスラブ領域３２ａの全体を覆うものであればよく、更に、コア領域３１の上の部分を一部、または、全部覆うものであってもよい。このように、レジストパターン５２は、コア領域３１の上の部分を一部、または、全部覆うものであってもよいため、レジストパターン５２を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｎ型となる不純物元素であるＰ（リン）を約１×１０１８ｃｍ−３の濃度となるようにイオン注入し、他方のスラブ領域３２ｂにＮ＋領域を形成する。尚、一方のスラブ領域３２ａ及びコア領域３１の上には、レジストパターン５２及び酸化シリコン膜４１及び窒化シリコン膜４２等が形成されているため、一方のスラブ領域３２ａ及びコア領域３１に、Ｎ型となる不純物元素がイオン注入されることはない。また、他方のスラブ領域３２ｂの表面には、酸化シリコン膜１７０が形成されているが、酸化シリコン膜１７０は、約５ｎｍと極めて薄いため、他方のスラブ領域３２ｂに、Ｐをイオン注入することができる。この後、レジストパターン５２は有機溶剤等により除去する。
次に、図９（ｂ）に示すように、他方のスラブ領域３２ｂを覆うレジストパターン５３を形成した後、一方のスラブ領域３２ａにＰ型となる不純物元素をイオン注入することによりＰ＋領域を形成する。具体的には、酸化シリコン膜１７０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、他方のスラブ領域３２ｂを覆うレジストパターン５３を形成する。形成されるレジストパターン５３は、他方のスラブ領域３２ｂの全体を覆うものであればよく、更に、コア領域３１の上の部分を一部、または、全部覆うものであってもよい。このように、レジストパターン５３は、コア領域３１の上の部分を一部、または、全部覆うものであってもよいため、レジストパターン５３を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｐ型となる不純物元素であるＢを約１×１０１８ｃｍ−３の濃度となるようにイオン注入し、一方のスラブ領域３２ａにＰ＋領域を形成する。尚、他方のスラブ領域３２ｂ及びコア領域３１の上には、レジストパターン５３及び酸化シリコン膜４１及び窒化シリコン膜４２等が形成されているため、他方のスラブ領域３２ｂ及びコア領域３１に、Ｐ型となる不純物元素がイオン注入されることはない。また、一方のスラブ領域３２ａの表面には、酸化シリコン膜１７０が形成されているが、酸化シリコン膜１７０は、約５ｎｍと極めて薄いため、一方のスラブ領域３２ａに、Ｂをイオン注入することができる。この後、レジストパターン５３は有機溶剤等により除去する。
次に、図９（ｃ）に示すように、コア領域３１の上に形成された窒化シリコン膜４２を除去する。具体的には、１５０℃に温めたリン酸に８０分間浸すことにより、コア領域３１の上に形成された窒化シリコン膜４２を選択的に除去する。このウェットエッチングは選択エッチングであるため、酸化シリコン膜４１、１７０、酸化シリコン側壁部４３ａ及び４３ｂほとんど除去されることはない。また、スラブ領域３２ａ及び３２ｂの上には、酸化シリコン膜１７０が形成されているため、スラブ領域３２ａ及び３２ｂは、リン酸によるウェットエッチングによるダメージを受けることはない。
次に、図１０（ａ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５４を形成した後、レジストパターン５４の形成されていない領域における他方の酸化シリコン側壁部４３ｂ、酸化シリコン膜１７０及び酸化シリコン膜４１の一部を除去する。具体的に、他方の酸化シリコン側壁部４３ｂ、酸化シリコン膜１７０及び酸化シリコン膜４１の一部の除去は、希フッ酸（０．５％）を用いたウェットエッチングによりなされる。この際形成されるレジストパターン５４は、コア領域３１の幅の相当する分、形成される位置がずれていてもよい。例えば、コア領域３１の幅が５００ｎｍ程度である場合には、この範囲内であれば、レジストパターン５４が形成される位置がずれていてもよい。この後、レジストパターン５４は有機溶剤等により除去する。これにより、他方のスラブ領域３２ｂの表面に形成されていた酸化シリコン膜１７０は除去される。
次に、図１０（ｂ）に示すように、レジストパターン５４が形成されていた領域において、コア領域３１の上に残存している酸化シリコン膜４１及び一方のスラブ領域３２ａの表面の酸化シリコン膜１７０を０．５％の希フッ酸（ＨＦ）により除去する。この際、一方の酸化シリコン側壁部４３ａも一部除去されるが、酸化シリコン膜４１の厚さが２０ｎｍであるため、酸化シリコン膜４１をすべて除去したとしても、一方の酸化シリコン側壁部４３ａが除去されてしまうことなく一部残存している。本実施の形態においては、このように残存している一方の酸化シリコン側壁部４３ａの厚さは約４０ｎｍである。また、これにより、一方のスラブ領域３２ａの表面に形成されていた酸化シリコン膜１７０は除去される。
次に、図１０（ｃ）に示すように、一方のスラブ領域３２ａを覆うレジストパターン５５を形成した後、コア領域３１の上部及び他方のスラブ領域３２ｂにＮ型となる不純物元素をイオン注入しＮ−領域を形成する。具体的には、シリコン層３０が形成されている面にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、一方のスラブ領域３２ａを覆うレジストパターン５５を形成する。形成されるレジストパターン５５は、一方のスラブ領域３２ａの全体を覆うものであればよく、更に、一方の酸化シリコン側壁部４３ａの一部、または、全部を覆うものであってもよい。このように、レジストパターン５５は、コア領域３１に接して形成されている一方の酸化シリコン側壁部４３ａの一部、または、全部を覆うものであってもよいため、レジストパターン５５を形成する際の位置合せにおいては、厳密さはあまり要求されない。この後、Ｎ型となる不純物元素としてＰをイオン注入し、コア領域３１の上部３１ａ及び他方のスラブ領域３２ｂにおいてコア領域３１が設けられている側にＮ−領域を形成する。この際、コア領域３１の上部３１ａ等に形成されるＮ−領域における不純物の濃度は、約１×１０１７ｃｍ−３であり、他方のスラブ領域３２ｂに形成されているＮ＋領域よりも低い濃度である。これにより、コア領域３１においては、上部３１ａにＮ−領域が形成され、下部３１ｂにＰ−領域が形成される。尚、他方のスラブ領域３２ｂにおけるＮ＋領域にもＮ型となる不純物元素が注入されるが、注入される不純物元素はＮ型となる不純物元素であり、注入量も少ないため、Ｎ＋領域は維持される。また、一方のスラブ領域３２ａの上には、レジストパターン５５及び一方の酸化シリコン側壁部４３ａが形成されているため、一方のスラブ領域３２ａに、Ｎ型となる不純物元素がイオン注入されることはない。更に、光導波路となるコア領域３１が円形である場合には、多方面からイオンが注入されるため、意図しない領域にＰがイオン注入される場合がある。このため、一方の酸化シリコン側壁部４３ａはコア領域３１の高さよりも高くなるように形成されていることが好ましい。この後、レジストパターン５５は有機溶剤等により除去する。
次に、図１１（ａ）に示すように、イオン注入された不純物元素の活性化アニールを１０００℃の温度で１０秒間行った後、コア領域３１及びスラブ領域３２ａ及び３２ｂの上に、上側のクラッド層となる酸化シリコン膜６０を形成する。具体的には、ＴＥＯＳにより厚さが約１μｍの酸化シリコン膜６０を形成する。
次に、図１１（ｂ）に示すように、酸化シリコン膜６０にコンタクトホール６１、６２を形成する。具体的には、酸化シリコン膜６０の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール６１、６２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングによりレジストパターンの形成されていない領域の酸化シリコン膜６０を除去することにより、酸化シリコン膜６０にコンタクトホール６１、６２を形成する。コンタクトホール６１は、酸化シリコン膜６０を、一方のスラブ領域３２ａのＰ＋領域の表面が露出するまで除去することにより形成する。また、コンタクトホール６２は、酸化シリコン膜６０を他方のスラブ領域３２ｂのＮ＋領域の表面が露出するまで除去することにより形成する。
次に、図１１（ｃ）に示すように、酸化シリコン膜６０に形成されたコンタクトホール６１、６２に、電極７１、７２を形成する。具体的には、コンタクトホール６１、６２が形成されている酸化シリコン膜６０の上に、Ａｌ等の金属膜を成膜することにより、コンタクトホール６１、６２を埋め込む。この後、成膜された金属膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、電極７１、７２が形成される領域に不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域の金属膜を除去することにより、コンタクトホール６１に埋め込まれた電極７１及びコンタクトホール６２に埋め込まれた電極７２を形成する。このようにして、一方のスラブ領域３２ａにおけるＰ＋領域と接続される電極７１及び、他方のスラブ領域３２ｂにおけるＮ＋領域と接続される電極７２を形成する。この後、レジストパターンは除去される。
以上の工程により、本実施の形態における光導波路素子を作製することができる。本実施の形態における製造方法により製造される光導波路素子は、スラブ領域３２ａ及び３２ｂにおける厚さが若干薄くなるもののスラブ領域３２ａ及び３２ｂおいてウェットエッチングにより受けるダメージを防ぐことができる。
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態においては、酸化シリコン膜１７０を第３の酸化膜と記載する場合がある。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の付記を開示する。
（付記１）
酸化層が形成されている基板の前記酸化層の上に、第１の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、
前記コア領域の側壁の一方の側に、酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、
前記コア領域の上部を含む領域に、第２の導電型の不純物元素をイオン注入するイオン注入工程と、
を有することを特徴とする光導波路素子の製造方法。
（付記２）
前記一方の酸化膜側壁部形成工程は、
前記コア領域及び前記スラブ領域の上に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、
を含むものであることを特徴とする付記１に記載の光導波路素子の製造方法。
（付記３）
前記酸化膜形成工程における前記酸化膜は、ＣＶＤにより成膜されたものであることを特徴とする付記２に記載の光導波路素子の製造方法。
（付記４）
前記酸化膜側壁部形成工程におけるエッチングは、ドライエッチングであることを特徴とする付記２または３に記載の光導波路素子の製造方法。
（付記５）
前記レジストパターンは、第１のレジストパターンであって、
前記他方の酸化膜側壁部除去工程は、
前記一方のスラブ領域及び前記一方の酸化膜側壁部を覆う第２のレジストパターンを形成する工程と、
前記第２のレジストパターンの形成されていない領域における前記他方の酸化膜側壁部を除去する工程と、
を含むものであることを特徴とする付記２から４のいずれかに記載の光導波路素子の製造方法。
（付記６）
前記他方の酸化膜側壁部の除去は、ウェットエッチングにより行われるものであることを特徴とする付記５に記載の光導波路素子の製造方法。
（付記７）
前記ウェットエッチングに用いられるエッチング液は、フッ酸を含むものであることを特徴とする付記６に記載の光導波路素子の製造方法。
（付記８）
酸化膜側壁部形成工程と他方の酸化膜側壁部除去工程との間には、
前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程と、
前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記５から７のいずれかに記載の光導波路素子の製造方法。
（付記９）
前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程は、
前記一方のスラブ領域に、第３のレジストパターンを形成する工程と、
前記第３のレジストパターンの形成されていない前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記８に記載の光導波路素子の製造方法。
（付記１０）
前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程は、
前記他方のスラブ領域に、第４のレジストパターンを形成する工程と、
前記第４のレジストパターンの形成されていない前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記８または９に記載の光導波路素子の製造方法。
（付記１１）
前記酸化膜は、酸化シリコンを含むものであることを特徴とする１から１０のいずれかに記載の光導波路素子の製造方法。
（付記１２）
前記レジストパターンは、前記一方の酸化膜側壁部の一部または全部を覆うものであることを特徴とする付記１から１１のいずれかに記載の光導波路素子の製造方法。
（付記１３）
前記酸化膜は第１の酸化膜であって、
前記イオン注入工程の後に、前記コア領域及び前記スラブ領域の上に、第２の酸化膜を形成する工程を含むものであることを特徴とする付記１から１２のいずれかに記載の光導波路素子の製造方法。
（付記１４）
前記第２の酸化膜は、ＴＥＯＳにより形成されるものであることを特徴とする付記１３に記載の光導波路素子の製造方法。
（付記１５）
前記酸化膜は第１の酸化膜であって、
酸化膜側壁部形成工程と、他方の酸化膜側壁部除去工程との間に、前記スラブ領域の表面に第３の酸化膜を形成する工程を含むものであることを特徴とする付記１から１４のいずれかに記載の光導波路素子の製造方法。
（付記１６）
前記第３の酸化膜は、前記スラブ領域の表面のシリコンを熱酸化することにより形成されたものであることを特徴とする付記１５に記載の光導波路素子の製造方法。
（付記１７）
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型であることを特徴とする付記１から１６のいずれかに記載の光導波路素子の製造方法。
（付記１８）
前記第１の導電型の不純物元素はＢであり、前記第２の導電型の不純物元素はＰであることを特徴とする付記１７に記載の光導波路素子の製造方法。
（付記１９）
前記基板の上には、前記酸化層及びシリコン層が順次積層されており、
光導波路形成工程は、
前記シリコン層の上に、第４の酸化膜及び窒化膜を順次積層形成する工程と、
前記窒化膜の上の前記コア領域が形成される領域に、第５のレジストパターンを形成する工程と、
前記第５のレジストパターンの形成されていない領域の前記窒化膜、前記第４の酸化膜、前記シリコン層の一部をエッチングにより除去し、前記第５のレジストパターンの形成されていない領域の前記シリコン層にスラブ領域を形成し、前記第５のレジストパターンの形成されている領域にコア領域を形成する工程と、
を含むものであることを特徴とする付記１から１８のいずれかに記載の光導波路素子の製造方法。
（付記２０）
前記第４の酸化膜は、一方の酸化膜側壁部形成工程と、前記イオン注入工程との間において、除去されることを特徴とする付記１から１９のいずれかに記載の光導波路素子の製造方法。
（付記１）
酸化層が形成されている基板の前記酸化層の上に、第１の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、
前記コア領域の側壁の一方の側に、酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、
前記コア領域の上部を含む領域に、第２の導電型の不純物元素をイオン注入するイオン注入工程と、
を有することを特徴とする光導波路素子の製造方法。
（付記２）
前記一方の酸化膜側壁部形成工程は、
前記コア領域及び前記スラブ領域の上に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、
を含むものであることを特徴とする付記１に記載の光導波路素子の製造方法。
（付記３）
前記酸化膜形成工程における前記酸化膜は、ＣＶＤにより成膜されたものであることを特徴とする付記２に記載の光導波路素子の製造方法。
（付記４）
前記酸化膜側壁部形成工程におけるエッチングは、ドライエッチングであることを特徴とする付記２または３に記載の光導波路素子の製造方法。
（付記５）
前記レジストパターンは、第１のレジストパターンであって、
前記他方の酸化膜側壁部除去工程は、
前記一方のスラブ領域及び前記一方の酸化膜側壁部を覆う第２のレジストパターンを形成する工程と、
前記第２のレジストパターンの形成されていない領域における前記他方の酸化膜側壁部を除去する工程と、
を含むものであることを特徴とする付記２から４のいずれかに記載の光導波路素子の製造方法。
（付記６）
前記他方の酸化膜側壁部の除去は、ウェットエッチングにより行われるものであることを特徴とする付記５に記載の光導波路素子の製造方法。
（付記７）
前記ウェットエッチングに用いられるエッチング液は、フッ酸を含むものであることを特徴とする付記６に記載の光導波路素子の製造方法。
（付記８）
酸化膜側壁部形成工程と他方の酸化膜側壁部除去工程との間には、
前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程と、
前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記５から７のいずれかに記載の光導波路素子の製造方法。
（付記９）
前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程は、
前記一方のスラブ領域に、第３のレジストパターンを形成する工程と、
前記第３のレジストパターンの形成されていない前記他方のスラブ領域に、第２の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記８に記載の光導波路素子の製造方法。
（付記１０）
前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程は、
前記他方のスラブ領域に、第４のレジストパターンを形成する工程と、
前記第４のレジストパターンの形成されていない前記一方のスラブ領域に、第１の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記８または９に記載の光導波路素子の製造方法。
（付記１１）
前記酸化膜は、酸化シリコンを含むものであることを特徴とする１から１０のいずれかに記載の光導波路素子の製造方法。
（付記１２）
前記レジストパターンは、前記一方の酸化膜側壁部の一部または全部を覆うものであることを特徴とする付記１から１１のいずれかに記載の光導波路素子の製造方法。
（付記１３）
前記酸化膜は第１の酸化膜であって、
前記イオン注入工程の後に、前記コア領域及び前記スラブ領域の上に、第２の酸化膜を形成する工程を含むものであることを特徴とする付記１から１２のいずれかに記載の光導波路素子の製造方法。
（付記１４）
前記第２の酸化膜は、ＴＥＯＳにより形成されるものであることを特徴とする付記１３に記載の光導波路素子の製造方法。
（付記１５）
前記酸化膜は第１の酸化膜であって、
酸化膜側壁部形成工程と、他方の酸化膜側壁部除去工程との間に、前記スラブ領域の表面に第３の酸化膜を形成する工程を含むものであることを特徴とする付記１から１４のいずれかに記載の光導波路素子の製造方法。
（付記１６）
前記第３の酸化膜は、前記スラブ領域の表面のシリコンを熱酸化することにより形成されたものであることを特徴とする付記１５に記載の光導波路素子の製造方法。
（付記１７）
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型であることを特徴とする付記１から１６のいずれかに記載の光導波路素子の製造方法。
（付記１８）
前記第１の導電型の不純物元素はＢであり、前記第２の導電型の不純物元素はＰであることを特徴とする付記１７に記載の光導波路素子の製造方法。
（付記１９）
前記基板の上には、前記酸化層及びシリコン層が順次積層されており、
光導波路形成工程は、
前記シリコン層の上に、第４の酸化膜及び窒化膜を順次積層形成する工程と、
前記窒化膜の上の前記コア領域が形成される領域に、第５のレジストパターンを形成する工程と、
前記第５のレジストパターンの形成されていない領域の前記窒化膜、前記第４の酸化膜、前記シリコン層の一部をエッチングにより除去し、前記第５のレジストパターンの形成されていない領域の前記シリコン層にスラブ領域を形成し、前記第５のレジストパターンの形成されている領域にコア領域を形成する工程と、
を含むものであることを特徴とする付記１から１８のいずれかに記載の光導波路素子の製造方法。
（付記２０）
前記第４の酸化膜は、一方の酸化膜側壁部形成工程と、前記イオン注入工程との間において、除去されることを特徴とする付記１から１９のいずれかに記載の光導波路素子の製造方法。
１０ シリコン基板
１１ ＳＯＩ基板
２０ 酸化シリコン層
３０ シリコン層
３１ コア領域
３１ａ 上部（コア領域）
３１ｂ 下部（コア領域）
３２ａ スラブ領域（一方）
３２ｂ スラブ領域（他方）
４１ 酸化シリコン膜（第４の酸化膜）
４２ 窒化シリコン膜
４３ 酸化シリコン膜（第１の酸化膜、酸化膜）
４３ａ 酸化シリコン側壁部（一方）
４３ｂ 酸化シリコン側壁部（他方）
５１ レジストパターン（第５のレジストパターン）
５２ レジストパターン（第３のレジストパターン）
５３ レジストパターン（第４のレジストパターン）
５４ レジストパターン（第２のレジストパターン）
５５ レジストパターン（第１のレジストパターン）
６０ 酸化シリコン膜（第２の酸化膜）
６１ コンタクトホール
６２ コンタクトホール
７１ 電極
７２ 電極
１７０ 酸化シリコン膜（第３の酸化膜）
１１ ＳＯＩ基板
２０ 酸化シリコン層
３０ シリコン層
３１ コア領域
３１ａ 上部（コア領域）
３１ｂ 下部（コア領域）
３２ａ スラブ領域（一方）
３２ｂ スラブ領域（他方）
４１ 酸化シリコン膜（第４の酸化膜）
４２ 窒化シリコン膜
４３ 酸化シリコン膜（第１の酸化膜、酸化膜）
４３ａ 酸化シリコン側壁部（一方）
４３ｂ 酸化シリコン側壁部（他方）
５１ レジストパターン（第５のレジストパターン）
５２ レジストパターン（第３のレジストパターン）
５３ レジストパターン（第４のレジストパターン）
５４ レジストパターン（第２のレジストパターン）
５５ レジストパターン（第１のレジストパターン）
６０ 酸化シリコン膜（第２の酸化膜）
６１ コンタクトホール
６２ コンタクトホール
７１ 電極
７２ 電極
１７０ 酸化シリコン膜（第３の酸化膜）
Claims (6)
- 酸化層が形成されている基板の前記酸化層の上に、第１の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、
前記コア領域の側壁の一方の側に、第１の酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、
前記コア領域の上部を含む領域に、第２の導電型の不純物元素をイオン注入するイオン注入工程と、
を有し、
前記光導波路形成工程は、前記コア領域の上に第４の酸化膜を形成する工程を含み、
前記一方の酸化膜側壁部形成工程は、
前記コア領域及び前記スラブ領域の上に、第１の酸化膜を形成する第１の酸化膜形成工程と、
前記第１の酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、
前記第４の酸化膜を除去するとともに、前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、
を含むものであることを特徴とする光導波路素子の製造方法。 - 前記第１の酸化膜形成工程における前記第１の酸化膜は、ＣＶＤにより成膜されたものであることを特徴とする請求項１に記載の光導波路素子の製造方法。
- 前記酸化膜側壁部形成工程におけるエッチングは、ドライエッチングであることを特徴とする請求項１または２に記載の光導波路素子の製造方法。
- 前記レジストパターンは、第１のレジストパターンであって、
前記他方の酸化膜側壁部除去工程は、
前記一方のスラブ領域及び前記一方の酸化膜側壁部を覆う第２のレジストパターンを形成する工程と、
前記第２のレジストパターンの形成されていない領域における前記他方の酸化膜側壁部を除去する工程と、
を含むものであることを特徴とする請求項１から３のいずれかに記載の光導波路素子の製造方法。 - 前記イオン注入工程の後に、前記コア領域及び前記スラブ領域の上に、第２の酸化膜を形成する工程を含むものであることを特徴とする請求項１から４のいずれかに記載の光導波路素子の製造方法。
- 酸化膜側壁部形成工程と、他方の酸化膜側壁部除去工程との間に、前記スラブ領域の表面に第３の酸化膜を形成する工程を含むものであることを特徴とする請求項１から５のいずれかに記載の光導波路素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288439A JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288439A JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014130253A JP2014130253A (ja) | 2014-07-10 |
| JP6048138B2 true JP6048138B2 (ja) | 2016-12-21 |
Family
ID=51408691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012288439A Expired - Fee Related JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6048138B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7308160B2 (en) * | 2004-08-16 | 2007-12-11 | Lucent Technologies Inc. | High speed semiconductor waveguide phase-shifter |
| FR2937427B1 (fr) * | 2008-10-17 | 2011-03-04 | Commissariat Energie Atomique | Procede de fabrication d'un modulateur electro-optique lateral sur silicium a zones implantees auto-alignees |
| US20120201488A1 (en) * | 2009-06-22 | 2012-08-09 | Agency For Science, Technology And Research | Phase Shifting Device and a Method for Manufacturing the Same |
| JP5673060B2 (ja) * | 2010-12-14 | 2015-02-18 | 富士通株式会社 | 光半導体装置及びその製造方法 |
| JP5609672B2 (ja) * | 2011-01-24 | 2014-10-22 | 富士通株式会社 | リブ型光導波路デバイス及びその製造方法 |
-
2012
- 2012-12-28 JP JP2012288439A patent/JP6048138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014130253A (ja) | 2014-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013140999A (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| JP2007531061A (ja) | シリコン・オプトエレクトロニクス・デバイス | |
| US7338848B1 (en) | Method for opto-electronic integration on a SOI substrate and related structure | |
| US8796747B2 (en) | Photonics device and CMOS device having a common gate | |
| JP5751088B2 (ja) | 光半導体装置とその製造方法 | |
| KR101503535B1 (ko) | 반도체 장치의 제조 방법 | |
| JP6048138B2 (ja) | 光導波路素子の製造方法 | |
| US8936951B2 (en) | Method of manufacturing semiconductor lasers | |
| JP6130284B2 (ja) | 光導波路の作製方法 | |
| KR20090083654A (ko) | 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법. | |
| KR101264927B1 (ko) | 반도체 소자의 제조 방법 | |
| JP6019609B2 (ja) | 半導体素子の製造方法 | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| US8178418B1 (en) | Method for fabricating intra-device isolation structure | |
| JP6295115B2 (ja) | 光半導体装置及びその製造方法 | |
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| KR20010003046A (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| JP3844239B2 (ja) | 半導体装置の製造方法 | |
| JP2006134941A (ja) | 半導体装置の製造方法 | |
| KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
| JP2006147677A (ja) | 半導体素子の製造方法 | |
| KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR20030049604A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040020282A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6048138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |