JP6048138B2 - 光導波路素子の製造方法 - Google Patents
光導波路素子の製造方法 Download PDFInfo
- Publication number
- JP6048138B2 JP6048138B2 JP2012288439A JP2012288439A JP6048138B2 JP 6048138 B2 JP6048138 B2 JP 6048138B2 JP 2012288439 A JP2012288439 A JP 2012288439A JP 2012288439 A JP2012288439 A JP 2012288439A JP 6048138 B2 JP6048138 B2 JP 6048138B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- resist pattern
- optical waveguide
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
第1の実施の形態における光導波路素子の製造方法について説明する。
次に、第2の実施の形態における光導波路素子の製造方法について説明する。
(付記1)
酸化層が形成されている基板の前記酸化層の上に、第1の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、
前記コア領域の側壁の一方の側に、酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、
前記コア領域の上部を含む領域に、第2の導電型の不純物元素をイオン注入するイオン注入工程と、
を有することを特徴とする光導波路素子の製造方法。
(付記2)
前記一方の酸化膜側壁部形成工程は、
前記コア領域及び前記スラブ領域の上に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、
を含むものであることを特徴とする付記1に記載の光導波路素子の製造方法。
(付記3)
前記酸化膜形成工程における前記酸化膜は、CVDにより成膜されたものであることを特徴とする付記2に記載の光導波路素子の製造方法。
(付記4)
前記酸化膜側壁部形成工程におけるエッチングは、ドライエッチングであることを特徴とする付記2または3に記載の光導波路素子の製造方法。
(付記5)
前記レジストパターンは、第1のレジストパターンであって、
前記他方の酸化膜側壁部除去工程は、
前記一方のスラブ領域及び前記一方の酸化膜側壁部を覆う第2のレジストパターンを形成する工程と、
前記第2のレジストパターンの形成されていない領域における前記他方の酸化膜側壁部を除去する工程と、
を含むものであることを特徴とする付記2から4のいずれかに記載の光導波路素子の製造方法。
(付記6)
前記他方の酸化膜側壁部の除去は、ウェットエッチングにより行われるものであることを特徴とする付記5に記載の光導波路素子の製造方法。
(付記7)
前記ウェットエッチングに用いられるエッチング液は、フッ酸を含むものであることを特徴とする付記6に記載の光導波路素子の製造方法。
(付記8)
酸化膜側壁部形成工程と他方の酸化膜側壁部除去工程との間には、
前記他方のスラブ領域に、第2の導電型の不純物元素をイオン注入する工程と、
前記一方のスラブ領域に、第1の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記5から7のいずれかに記載の光導波路素子の製造方法。
(付記9)
前記他方のスラブ領域に、第2の導電型の不純物元素をイオン注入する工程は、
前記一方のスラブ領域に、第3のレジストパターンを形成する工程と、
前記第3のレジストパターンの形成されていない前記他方のスラブ領域に、第2の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記8に記載の光導波路素子の製造方法。
(付記10)
前記一方のスラブ領域に、第1の導電型の不純物元素をイオン注入する工程は、
前記他方のスラブ領域に、第4のレジストパターンを形成する工程と、
前記第4のレジストパターンの形成されていない前記一方のスラブ領域に、第1の導電型の不純物元素をイオン注入する工程と、
を含むものであることを特徴とする付記8または9に記載の光導波路素子の製造方法。
(付記11)
前記酸化膜は、酸化シリコンを含むものであることを特徴とする1から10のいずれかに記載の光導波路素子の製造方法。
(付記12)
前記レジストパターンは、前記一方の酸化膜側壁部の一部または全部を覆うものであることを特徴とする付記1から11のいずれかに記載の光導波路素子の製造方法。
(付記13)
前記酸化膜は第1の酸化膜であって、
前記イオン注入工程の後に、前記コア領域及び前記スラブ領域の上に、第2の酸化膜を形成する工程を含むものであることを特徴とする付記1から12のいずれかに記載の光導波路素子の製造方法。
(付記14)
前記第2の酸化膜は、TEOSにより形成されるものであることを特徴とする付記13に記載の光導波路素子の製造方法。
(付記15)
前記酸化膜は第1の酸化膜であって、
酸化膜側壁部形成工程と、他方の酸化膜側壁部除去工程との間に、前記スラブ領域の表面に第3の酸化膜を形成する工程を含むものであることを特徴とする付記1から14のいずれかに記載の光導波路素子の製造方法。
(付記16)
前記第3の酸化膜は、前記スラブ領域の表面のシリコンを熱酸化することにより形成されたものであることを特徴とする付記15に記載の光導波路素子の製造方法。
(付記17)
前記第1の導電型はP型であり、前記第2の導電型はN型であることを特徴とする付記1から16のいずれかに記載の光導波路素子の製造方法。
(付記18)
前記第1の導電型の不純物元素はBであり、前記第2の導電型の不純物元素はPであることを特徴とする付記17に記載の光導波路素子の製造方法。
(付記19)
前記基板の上には、前記酸化層及びシリコン層が順次積層されており、
光導波路形成工程は、
前記シリコン層の上に、第4の酸化膜及び窒化膜を順次積層形成する工程と、
前記窒化膜の上の前記コア領域が形成される領域に、第5のレジストパターンを形成する工程と、
前記第5のレジストパターンの形成されていない領域の前記窒化膜、前記第4の酸化膜、前記シリコン層の一部をエッチングにより除去し、前記第5のレジストパターンの形成されていない領域の前記シリコン層にスラブ領域を形成し、前記第5のレジストパターンの形成されている領域にコア領域を形成する工程と、
を含むものであることを特徴とする付記1から18のいずれかに記載の光導波路素子の製造方法。
(付記20)
前記第4の酸化膜は、一方の酸化膜側壁部形成工程と、前記イオン注入工程との間において、除去されることを特徴とする付記1から19のいずれかに記載の光導波路素子の製造方法。
11 SOI基板
20 酸化シリコン層
30 シリコン層
31 コア領域
31a 上部(コア領域)
31b 下部(コア領域)
32a スラブ領域(一方)
32b スラブ領域(他方)
41 酸化シリコン膜(第4の酸化膜)
42 窒化シリコン膜
43 酸化シリコン膜(第1の酸化膜、酸化膜)
43a 酸化シリコン側壁部(一方)
43b 酸化シリコン側壁部(他方)
51 レジストパターン(第5のレジストパターン)
52 レジストパターン(第3のレジストパターン)
53 レジストパターン(第4のレジストパターン)
54 レジストパターン(第2のレジストパターン)
55 レジストパターン(第1のレジストパターン)
60 酸化シリコン膜(第2の酸化膜)
61 コンタクトホール
62 コンタクトホール
71 電極
72 電極
170 酸化シリコン膜(第3の酸化膜)
Claims (6)
- 酸化層が形成されている基板の前記酸化層の上に、第1の導電型の不純物元素を含むシリコンにより、光導波路となるコア領域と、前記コア領域の両側に前記コア領域よりも薄いスラブ領域を形成する光導波路形成工程と、
前記コア領域の側壁の一方の側に、第1の酸化膜により一方の酸化膜側壁部を形成する一方の酸化膜側壁部形成工程と、
前記コア領域の両側に形成された前記スラブ領域のうち、一方のスラブ領域を覆うレジストパターンを形成するレジストパターン形成工程と、
前記コア領域の上部を含む領域に、第2の導電型の不純物元素をイオン注入するイオン注入工程と、
を有し、
前記光導波路形成工程は、前記コア領域の上に第4の酸化膜を形成する工程を含み、
前記一方の酸化膜側壁部形成工程は、
前記コア領域及び前記スラブ領域の上に、第1の酸化膜を形成する第1の酸化膜形成工程と、
前記第1の酸化膜をエッチングにより除去し、前記コア領域の両側に酸化膜側壁部を形成する酸化膜側壁部形成工程と、
前記第4の酸化膜を除去するとともに、前記コア領域の両側に形成された前記酸化膜側壁部のうち、一方の酸化膜側壁部を残し、他方の酸化膜側壁部を除去する他方の酸化膜側壁部除去工程と、
を含むものであることを特徴とする光導波路素子の製造方法。 - 前記第1の酸化膜形成工程における前記第1の酸化膜は、CVDにより成膜されたものであることを特徴とする請求項1に記載の光導波路素子の製造方法。
- 前記酸化膜側壁部形成工程におけるエッチングは、ドライエッチングであることを特徴とする請求項1または2に記載の光導波路素子の製造方法。
- 前記レジストパターンは、第1のレジストパターンであって、
前記他方の酸化膜側壁部除去工程は、
前記一方のスラブ領域及び前記一方の酸化膜側壁部を覆う第2のレジストパターンを形成する工程と、
前記第2のレジストパターンの形成されていない領域における前記他方の酸化膜側壁部を除去する工程と、
を含むものであることを特徴とする請求項1から3のいずれかに記載の光導波路素子の製造方法。 - 前記イオン注入工程の後に、前記コア領域及び前記スラブ領域の上に、第2の酸化膜を形成する工程を含むものであることを特徴とする請求項1から4のいずれかに記載の光導波路素子の製造方法。
- 酸化膜側壁部形成工程と、他方の酸化膜側壁部除去工程との間に、前記スラブ領域の表面に第3の酸化膜を形成する工程を含むものであることを特徴とする請求項1から5のいずれかに記載の光導波路素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012288439A JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012288439A JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014130253A JP2014130253A (ja) | 2014-07-10 |
JP6048138B2 true JP6048138B2 (ja) | 2016-12-21 |
Family
ID=51408691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012288439A Active JP6048138B2 (ja) | 2012-12-28 | 2012-12-28 | 光導波路素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6048138B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308160B2 (en) * | 2004-08-16 | 2007-12-11 | Lucent Technologies Inc. | High speed semiconductor waveguide phase-shifter |
FR2937427B1 (fr) * | 2008-10-17 | 2011-03-04 | Commissariat Energie Atomique | Procede de fabrication d'un modulateur electro-optique lateral sur silicium a zones implantees auto-alignees |
WO2010151224A1 (en) * | 2009-06-22 | 2010-12-29 | Agency For Science, Technology And Research | Thin-film solar cell interconnection |
JP5673060B2 (ja) * | 2010-12-14 | 2015-02-18 | 富士通株式会社 | 光半導体装置及びその製造方法 |
JP5609672B2 (ja) * | 2011-01-24 | 2014-10-22 | 富士通株式会社 | リブ型光導波路デバイス及びその製造方法 |
-
2012
- 2012-12-28 JP JP2012288439A patent/JP6048138B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014130253A (ja) | 2014-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013140999A (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
JP2007531061A (ja) | シリコン・オプトエレクトロニクス・デバイス | |
US7339254B1 (en) | SOI substrate for integration of opto-electronics with SiGe BiCMOS | |
US8796747B2 (en) | Photonics device and CMOS device having a common gate | |
JP5751088B2 (ja) | 光半導体装置とその製造方法 | |
KR101503535B1 (ko) | 반도체 장치의 제조 방법 | |
JP6048138B2 (ja) | 光導波路素子の製造方法 | |
US8936951B2 (en) | Method of manufacturing semiconductor lasers | |
JP6130284B2 (ja) | 光導波路の作製方法 | |
KR20090083654A (ko) | 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법. | |
KR101264927B1 (ko) | 반도체 소자의 제조 방법 | |
KR100605368B1 (ko) | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 | |
KR20010107707A (ko) | Sti 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
JP2006245433A (ja) | 半導体素子の製造方法 | |
JP2013172059A (ja) | 半導体素子の製造方法 | |
US8178418B1 (en) | Method for fabricating intra-device isolation structure | |
JP6295115B2 (ja) | 光半導体装置及びその製造方法 | |
KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
KR20010003046A (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
JP3844239B2 (ja) | 半導体装置の製造方法 | |
JP2006134941A (ja) | 半導体装置の製造方法 | |
KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
JP2006147677A (ja) | 半導体素子の製造方法 | |
KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6048138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |