JP6019609B2

JP6019609B2 - 半導体素子の製造方法

Info

Publication number: JP6019609B2
Application number: JP2012035967A
Authority: JP
Inventors: 一誠岸本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2016-11-02
Anticipated expiration: 2032-02-22
Also published as: JP2013172059A

Description

本発明は、例えばレーザ素子などの半導体素子の製造方法に関する。

特許文献１には、ＳｉＣｌ_４を含むガスにより、ＳｉＯ_２膜をマスクパターンとして、半導体層をエッチングすることが開示されている。当該エッチングにより生じたＳｉ系残渣は酸溶液により除去する。

特開２００２−０５７１４２号公報

エッチング工程の後に更なるエッチングや結晶成長などの所望の処理を行うためには、Ｓｉ残渣が除去されている必要がある。しかしながら、酸溶液ではＳｉ系残渣の除去が不十分となる問題があった。

ところで、エッチング工程で用いたマスクパターンをその後の工程でも用いる場合がある。この場合において、Ｆ系薬液を用いてＳｉ系残渣を除去しようとするとマスクパターンまで除去されてしまう問題があった。

本発明は、上述のような課題を解決するためになされたもので、マスクパターンを残しつつ、Ｓｉ系残渣を除去できる半導体素子の製造方法を提供することを目的とする。

本願の発明に係る半導体素子の製造方法は、半導体層の上に絶縁膜のマスクパターンを形成する工程と、該マスクパターンをマスクとして、ＳｉＣｌ４を含むガスを用いて該半導体層をエッチングし、該半導体層にリッジを形成する工程と、該エッチングにより露出した面に形成されたＳｉ系残渣を酸化してＳｉ酸化物にする酸化工程と、該マスクパターンを残しつつ、該Ｓｉ酸化物を希釈ＢＨＦにより除去する除去工程と、該除去工程の後に、該マスクパターンをマスクとして、該リッジの側面に電流ブロック層を成長する工程と、を備えたことを特徴とする。
本願の発明に係る他の半導体素子の製造方法は、半導体層の上に絶縁膜のマスクパターンを形成する工程と、該マスクパターンをマスクとして、ＳｉＣｌ _４を含むガスを用いて該半導体層をエッチングし、該半導体層にリッジを形成する工程と、該エッチングにより露出した面に形成されたＳｉ系残渣を酸化してＳｉ酸化物にする酸化工程と、該マスクパターンを残しつつ、該Ｓｉ酸化物を希釈ＢＨＦにより除去する除去工程と、該除去工程の後に、該マスクパターンをマスクとして、該エッチングにより形成されたダメージ層を除去する工程と、を備えたことを特徴とする。

本発明によれば、Ｓｉ系残渣をＳｉ酸化物にした後にこれを希釈ＢＨＦで除去するので、マスクパターンを残しつつＳｉ系残渣を除去できる。

半導体層の上にマスクパターンを形成したことを示す断面図である。半導体層をエッチングしたことを示す断面図である。Ｓｉ系残渣を酸化したことを示す断面図である。Ｓｉ酸化物を除去したことを示す断面図である。電流ブロック層を形成したことを示す断面図である。除去工程で、酸溶液を用いた場合と希釈ＢＨＦを用いた場合とを比較する断面図である。コンタクト層とマスクパターンを形成したことを示す断面図である。半導体層をエッチングしたことを示す断面図である。Ｓｉ系残渣を酸化したことを示す断面図である。Ｓｉ酸化物を除去したことを示す断面図である。ダメージ層を除去したことを示す断面図である。

実施の形態１．
本発明の実施の形態１に係る半導体素子の製造方法について図を参照しつつ説明する。実施の形態１で説明する半導体素子は埋め込み型半導体レーザ素子である。図１は、半導体層の上にマスクパターンを形成したことを示す断面図である。基板１０の上には、半導体層１２が形成されている。半導体層１２の上には、活性層１４、及び半導体層１６が形成されている。半導体層１６の上に絶縁膜でマスクパターン１８を形成する。マスクパターン１８は絶縁膜であれば特に限定されないが、例えばＳｉＯ_２で形成する。

次いで、半導体層（半導体層１６、活性層１４、及び半導体層１２）をエッチングする。図２は、半導体層をエッチングしたことを示す断面図である。このエッチングは、マスクパターン１８をマスクとして、ＳｉＣｌ_４を含むガスを用いて半導体層をエッチングするものである。具体的には、ＳｉＣｌ_４とＡｒの混合ガスを用いたＩＣＰエッチングを実施する。このエッチングにより、半導体層にリッジ２０を形成する。そして、エッチングにより露出した面にはＳｉ系残渣２２が形成される。

次いで、Ｓｉ系残渣２２を酸化する。図３は、Ｓｉ系残渣を酸化したことを示す断面図である。この工程では、Ｏ_２プラズマによりＳｉ系残渣を酸化してＳｉ酸化物２２ａとする。この工程を酸化工程と称する。

次いで、Ｓｉ酸化物を除去する。図４は、Ｓｉ酸化物を除去したことを示す断面図である。マスクパターン１８を残しつつＳｉ酸化物を除去するために、希釈ＢＨＦを用いる。このＳｉ酸化物を除去する工程を除去工程と称する。除去工程では、マスクパターン１８のサイドエッチング量を０．４μｍ未満に抑制する。

次いで、電流ブロック層を形成する。図５は、電流ブロック層を形成したことを示す断面図である。マスクパターン１８を選択エピ成長のマスクとして、リッジ２０の側面に電流ブロック層３０を形成する。電流ブロック層３０は、ｐ型半導体層３２、ｎ型半導体層３４、及びｐ型半導体層３６を備える。こうして、本発明の実施の形態１に係る半導体素子の製造方法では、埋め込み型半導体レーザ素子を形成する。

ところで、Ｓｉ系残渣を除去するためにＦ系の薬液を用いると、Ｓｉ系残渣だけでなくマスクパターンも除去されてしまう。他方、引用文献１に開示のようにＳｉ系残渣をＳｉ酸化膜にしてから酸溶液で除去しようとすると、Ｓｉ酸化膜を十分に除去できない。このように、Ｆ系薬液でＳｉ系残渣を確実に除去しようとするとマスクパターンまで除去されてしまい、マスクパターンを残そうとするとＳｉ系残渣（Ｓｉ酸化物）を十分に除去できない問題があった。

ところが、本発明の実施の形態１に係る半導体素子の製造方法によれば、マスクパターンを残しつつ、Ｓｉ系残渣を除去できる。まず、除去することが困難なＳｉ系残渣２２を除去が容易なＳｉ酸化物２２ａにしてからこれを希釈ＢＨＦで除去するので、容易にＳｉ系残渣２２を除去できる。しかもＳｉ酸化物２２ａの除去に希釈ＢＨＦを用いるので、マスクパターン１８のサイドエッチング量を抑制して確実にマスクパターン１８を残しつつ、Ｓｉ酸化物２２ａ（Ｓｉ系残渣２２）を除去できる。すなわち、Ｆ系薬液を用いた場合のようにマスクパターンが一気に除去される問題や、酸溶液を用いた場合のようにＳｉ酸化物を十分除去できない問題を解消できる。

図６は、除去工程で、酸溶液を用いた場合と希釈ＢＨＦを用いた場合とを比較する断面図である。図６Ａは、Ｏ_２プラズマ処理でＳｉ系残渣をＳｉ酸化物にした後に、塩酸とリン酸の混合液（酸溶液）で１分間エッチングした後の断面図である。酸溶液ではＳｉ酸化物（Ｓｉ系残渣）が除去されなかった。一方、図６Ｂは、Ｏ_２プラズマ処理でＳｉ系残渣をＳｉ酸化物にした後に希釈ＢＨＦ処理を施し、その後、塩酸とリン酸の混合液（酸溶液）で１分間エッチングした後の断面図である。希釈ＢＨＦの処理により、Ｓｉ酸化物が除去された。この比較実験から、希釈ＢＨＦによって確実にＳｉ系残渣（Ｓｉ酸化物）を除去できることが分かる。

本発明の実施の形態１では、除去工程におけるマスクパターン１８のサイドエッチング量は０．４μｍ未満としたが本発明はこれに限定されない。除去工程は、マスクパターンのサイドエッチング量を管理してマスクパターンを残すようにして実施すればよい。また、マスクパターン１８は絶縁膜で形成されれば特に限定されず、例えば、ＳｉＮで形成してもよい。

酸化工程はＯ_２プラズマ処理に限定されず、酸化剤を用いた薬液処理を実施してもよい。酸化剤を用いた薬液処理として、例えば、ウエハを過酸化水素水に１分間浸漬してもよい。また、本発明の実施の形態１に係る半導体素子の製造方法は、埋め込み型半導体レーザ素子以外にも、エッチング時に用いたマスクパターンをそのまま次の工程で利用する場合に応用できる。

半導体素子の各層の導電型は特に限定されない。また、電流ブロック層３０の一部に真性半導体の層を形成して半導体素子の容量を調整してもよい。その他、本発明の特徴を逸脱しない範囲において様々な変形が可能である。

実施の形態２．
本発明の実施の形態２に係る半導体素子の製造方法について図を参照しつつ説明する。なお、実施の形態１に係る半導体素子の製造方法と同一の部分については説明を省略する。

図７は、コンタクト層とマスクパターンを形成したことを示す断面図である。電流ブロック層３０の上にコンタクト層５０を形成する。コンタクト層５０は例えばＩｎＧａＡｓなどの半導体層で形成される。コンタクト層５０の上にマスクパターン５２を形成する。マスクパターン５２は絶縁膜で形成される。

次いで、半導体層（コンタクト層５０、電流ブロック層３０、及び半導体層１２）をエッチングする。図８は、半導体層をエッチングしたことを示す断面図である。このエッチングは、半導体素子の容量低減のために、実施の形態１と同様の方法で行う。そして、エッチングにより形成された開口６０の内壁には、ダメージ層６２が形成される。Ｓｉ系残渣６４は、エッチングにより露出した面に形成される。

次いで、Ｓｉ系残渣を酸化する。図９は、Ｓｉ系残渣を酸化したことを示す断面図である。Ｏ_２プラズマによりＳｉ系残渣を酸化してＳｉ酸化物６４ａとする。次いで、Ｓｉ酸化物６４ａを除去する。図１０は、Ｓｉ酸化物を除去したことを示す断面図である。除去工程では、実施の形態１と同様に、希釈ＢＨＦを用いる。

次いで、ダメージ層６２を除去する。図１１は、ダメージ層を除去したことを示す断面図である。ダメージ層６２は、マスクパターン５２をマスクとして、塩酸、ＨＢｒ、Ｂｒ_２、酒石酸、硫酸、硝酸、アンモニア、リン酸、酢酸のうち少なくとも一種類を含む薬液を用いて除去する。こうして、本発明の実施の形態２に係る半導体素子の製造方法では、容量を低減した半導体レーザ素子を形成する。

本発明の実施の形態２に係る半導体素子の製造方法によれば、実施の形態１と同様に、マスクパターン５２を残しつつＳｉ系残渣を除去できる。そして、マスクパターン５２を、ダメージ層６２の除去時のマスクとして用いることができる。ところで、実施の形態１では、マスクパターンを電流ブロック層の形成に使用し、実施の形態２ではマスクパターンをダメージ層の除去に用いた。このように、除去工程の後のマスクパターンは様々な使い方ができる。なお、本発明の実施の形態２に係る半導体素子の製造方法は、少なくとも実施の形態１と同程度の変形が可能である。

１０基板、１２半導体層、１４活性層、１６半導体層、１８マスクパターン、２０リッジ、２２Ｓｉ系残渣、２２ａＳｉ酸化物、３０電流ブロック層、３２ｐ型半導体層、３４ｎ型半導体層、３６ｐ型半導体層、５０コンタクト層、５２マスクパターン、６０開口、６２ダメージ層、６４Ｓｉ系残渣

Claims

半導体層の上に絶縁膜のマスクパターンを形成する工程と、
前記マスクパターンをマスクとして、ＳｉＣｌ_４を含むガスを用いて前記半導体層をエッチングし、前記半導体層にリッジを形成する工程と、
前記エッチングにより露出した面に形成されたＳｉ系残渣を酸化してＳｉ酸化物にする酸化工程と、
前記マスクパターンを残しつつ、前記Ｓｉ酸化物を希釈ＢＨＦにより除去する除去工程と、
前記除去工程の後に、前記マスクパターンをマスクとして、前記リッジの側面に電流ブロック層を成長する工程と、を備えたことを特徴とする半導体素子の製造方法。
半導体層の上に絶縁膜のマスクパターンを形成する工程と、
前記マスクパターンをマスクとして、ＳｉＣｌ _４を含むガスを用いて前記半導体層をエッチングし、前記半導体層にリッジを形成する工程と、
前記エッチングにより露出した面に形成されたＳｉ系残渣を酸化してＳｉ酸化物にする酸化工程と、
前記マスクパターンを残しつつ、前記Ｓｉ酸化物を希釈ＢＨＦにより除去する除去工程と、
前記除去工程の後に、前記マスクパターンをマスクとして、前記エッチングにより形成されたダメージ層を除去する工程と、を備えたことを特徴とする半導体素子の製造方法。
前記マスクパターンはＳｉＯ_２又はＳｉＮで形成され、
前記酸化工程では、前記Ｓｉ系残渣に対しＯ_２プラズマ処理又は酸化剤を用いた薬液処理を施すことを特徴とする請求項１又は２に記載の半導体素子の製造方法。