JP4589080B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP4589080B2
JP4589080B2 JP2004316610A JP2004316610A JP4589080B2 JP 4589080 B2 JP4589080 B2 JP 4589080B2 JP 2004316610 A JP2004316610 A JP 2004316610A JP 2004316610 A JP2004316610 A JP 2004316610A JP 4589080 B2 JP4589080 B2 JP 4589080B2
Authority
JP
Japan
Prior art keywords
layer
etching
conductivity type
resist
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004316610A
Other languages
English (en)
Other versions
JP2006128491A (ja
Inventor
篤勇 角田
章義 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004316610A priority Critical patent/JP4589080B2/ja
Priority to US11/262,548 priority patent/US7371595B2/en
Priority to CNB2005101187622A priority patent/CN100391068C/zh
Publication of JP2006128491A publication Critical patent/JP2006128491A/ja
Application granted granted Critical
Publication of JP4589080B2 publication Critical patent/JP4589080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/2086Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34326Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、リッジ部を備える半導体レーザ素子の製造工程におけるエッチング方法に関する。
本発明において、用語「略垂直」は、垂直を含む。
半導体レーザ素子、たとえば600nm帯で発振するAlGaInP系赤色半導体レーザ素子は、ポインター、バーコードリーダ、レーザビームプリンタ、および光ディスクなどの光情報処理用光源として用いられる。このような半導体レーザ素子は、たとえば光ディスクへの書き込み速度の高速化を実現するために、レーザ光の高出力化が求められ、レーザ光の高出力化に伴う高温環境下においても動作可能な高温動作性能が求められる。特に高出力のレーザの作製においては誘電体リッジ埋め込み型構造を有する実屈折率導波型が有効である。従来、誘電体リッジ埋め込み型構造の半導体レーザ素子の製造方法が実用に供されている(たとえば特許文献1参照)。
図5は、従来の誘電体リッジ埋め込み型構造のAlGaInP系赤色半導体レーザ素子1の製造方法(以下、単に「半導体レーザ素子の製造方法」ということがある)によって製造される半導体レーザ素子1を示す正面図である。図6は、従来の半導体レーザ素子1の製造方法においてリッジ部2を形成した状態を示す正面図である。図7は、従来の半導体レーザ素子1の製造方法においてリッジ部2の一部を除去した状態を示す正面図である。半導体レーザ素子1の製造方法では、先ず、n型GaAs基板3上にn型GaAsバッファー層4、n型GaInPバッファー層5、n型AlGaInPクラッド層6、GaInP/AlGaInP多重量子井戸活性層7、p型第1AlGaInPクラッド層8、GaInPエッチストップ層9、p型第2AlGaInPクラッド層10、p型GaInP中間層11およびp型GaAsキャップ層12を順次積層させる。次にp型GaAsキャップ層12、p型GaInP中間層11、およびp型第2AlGaInPクラッド層10の一部をドライエッチングし、エッチング後の結晶表面についた付着物を酸化させる目的でUV−Oアッシングする。
次に、硫酸・過酸化水素水系のエッチング液でp型GaAsキャップ層12をサイドエッチングする。そして次のエッチングを安定に進めるための表面処理として、バッファードフッ酸に浸漬しリンスを行う。次に、p型第2AlGaInPクラッド層10をGaInPエッチストップ層9でエッチングストップするまでウェットエッチングし、リッジ部2を形成する。リッジ部2には、図6に示すように、p型GaInP中間層11のひさし状の突起部13が形成される。
次に、レジスト14を塗布し瞬間露光して、図7に示すように、リッジ部2のp型GaInP中間層11から積層方向一方の部分のみを露出させ、そのレジスト14をマスクにし、エッチングして突起部13が除去される。そのためのエッチング液は、リン酸と塩酸と過酸化水素水との混合液が用いられる。
次に、リッジ部2の外周部に誘電体膜、たとえばSiO膜15を蒸着し、フォトリソグラフィーを用いたエッチングによってリッジ部2の積層方向一端部のSiOを除去する。最後に、積層方向両端面部に、それぞれ電極15,16を形成し、図5に示すような誘電体埋め込みリッジ構造のAlGaInP系赤色半導体レーザ素子1が得られる。
特開2002−198614号公報
図8は、半導体レーザ素子1の製造方法におけるリッジ部2の一部を除去した場合に異常が発生した状態を示す正面図であり、図8(a)は、p型GaAsキャップ層12が不所望に除去された状態を示す正面図、図8(b)は、p型第2AlGaInPクラッド層10が不所望にエッチングされた状態を示す正面図、図8(c)は、突起部13の根元が不所望に除去されない状態を示す正面図である。
従来の技術におけるp型GaInP中間層11のひさし状の突起部13を、リン酸と塩酸と過酸化水素水との混合液が用いたエッチングによって除去する方法では、次のような問題がある。図8(a)に示すように、p型GaAsキャップ層12が消失するおそれ、図8(b)に示すように、前記エッチング液がレジスト14を侵すことに起因してレジストの隙間からエッチング液がしみ込みp型第2AlGaInPクラッド層10がエッチングされるおそれがある。
また突起部13を除去する他の方法として超音波洗浄によって突起部13に超音波の振動を与え、突起部13を折るなどして物理的に除去する方法がある。このような方法は図8(c)に示すように突起部13が根元から除去されないおそれがあり、完全に突起部13を除去することができない。
このようにp型GaAsキャップ層12およびp型第2AlGaInPクラッド層10が不所望にエッチングされた場合、p型GaAsキャップ層12が部分的に消失すれば、電極はp型GaAsキャップ層12ではなくp型GaInP中間層11に接するように形成されるおそれがある。このように適切な電極形成ができなくなり、抵抗が増大して動作電圧が増大するという問題がある。
突起部13が完全に除去されない場合には、換言すると突起部13が除去されてスムースなリッジとなっていない場合には、突起部13の直下の部分は影になり誘電体膜15が未蒸着となる。したがって誘電体膜15によるリッジ部2の埋め込みが充分にできないので、未蒸着の部分から光が漏れ出し、外部微分効率が低下して動作電流の値が増大してしまうという問題がある。
したがって本発明の目的は、第2導電型キャップ層および第2導電型第2クラッド層の変形を抑制して、第2導電型中間バンドギャップ層の突起部を除去するエッチング方法を提供することである。
本発明は、基板第1導電型クラッド層、活性層、第2導電型第1クラッド層、エッチングストップ層、第2導電型第2クラッド層、第2導電型中間バンドギャップ層、および第2導電型キャップ層順次積層された積層構造体であって、該積層構造体の長手方向と積層方向とのいずれの方向にも略垂直な方向において前記第2導電型第2クラッド層および前記第2導電型キャップ層よりも前記第2導電型中間バンドギャップ層が突出した積層構造体から、前記第2導電型中間バンドギャップ層の突出した部分である突出部を、エッチングによって除去するエッチング方法であって、
前記第2導電型第2クラッド層および前記エッチングストップ層の、前記第2導電型中間バンドギャップ層に臨む外周部をレジストで覆うレジスト工程と、
前記レジスト工程の後に、前記突出部をエッチング液によってエッチングして除去するエッチング工程とを含み、
前記エッチング液は、前記第2導電型キャップ層に対するエッチングレートが0.2μm/分以下となるような混合比で、飽和臭素水とリン酸と水とが混合された混合液であることを特徴とするエッチング方法である。
また本発明は、前記第2導電型中間バンドギャップ層がGaInP結晶から成り、前記第2導電型キャップ層がGaAs結晶から成ることを特徴とする。
また本発明は、前記レジスト工程前記エッチング工程との間に、前記レジスト工程で発生する残渣を除去するための光励起アッシングを行う光励起アッシング工程をさらに有することを特徴とする。
本発明によれば、第2導電型第2クラッド層およびエッチングストップ層の第2導電型中間バンドギャップ層に臨む外周部をレジストで覆うレジスト工程と、少なくとも第2導電型第2クラッド層を不可避的に除き、第2導電型中間バンドギャップ層および第2導電型キャップ層をエッチングするエッチング工程とを有する。エッチング工程において用いるエッチング液は、第2導電型キャップ層に対するエッチングレートが0.2μm/分以下となるような混合比で、飽和臭素水とリン酸と水とが混合された混合液である。これにより、次の効果を奏する。第2導電型第2クラッド層および第2導電型キャップ層を不所望にエッチングすることなく、突出部だけエッチングして確実に除去することができる。つまり第2導電型キャップ層および第2導電型第2クラッド層の変形を抑制して、第2導電型中間バンドギャップ層の突起部を除去することが可能となる。それ故、積層方向に略垂直な方向に関して、凹凸のないリッジ部を備える積層構造体を製造することができる。この積層構造体を用いて半導体レーザ素子を製造することで、半導体レーザ素子における動作電圧の増大、および外部微分量子効率の低下を防止することができる。これによって安定した低動作電流で動作する半導体レーザ素子を製造することができる。特にレーザ光の高出力化に伴う高温環境下においても、安定した低動作電流で動作する半導体レーザ素子を得ることが可能となる。
また本発明によれば、第2導電型中間バンドギャップ層がGaInP結晶から成り、第2導電型キャップ層がGaAs結晶から成るので、第2導電型中間バンドギャップ層の突出部をエッチングして、残余の部分を不所望にエッチングしないエッチング方法を実現することができる。
また本発明によれば、光励起アッシングを行う光励起アッシング工程をさらに有する。光励起アッシングすることによって、レジスト工程において生じた不所望な異物を除去することができ、高精度にエッチングすることができる。これによって不所望に第2導電型キャップ層をエッチングすることを可及的に防ぐことができる。
図1は、本発明の実施の一形態である半導体レーザ素子20の製造方法によって製造される半導体レーザ素子20を示す正面図である。半導体レーザ素子20は、順方向に電流が流れると、レーザ光を発光可能に構成され、たとえば光ピックアップに用いられる。半導体レーザ素子20は、化合物半導体多層構造21、誘電体層22、n型電極23およびp型電極24を含んで構成される。
化合物半導体多層構造21は、基板25上に、第1バッファ層26、第2バッファ層27、第1クラッド層28、活性層29、第2クラッド層30およびエッチングストップ層31が積層方向X1に順次積層され、エッチングストップ層31にリッジ部32が設けられて構成される。半導体基板25である基板25は、複数の積層体を積層可能であって、n型電極23とオーミック接触を取ることができるように構成される。基板25は、たとえばn型のガリウム砒素(GaAs)によって構成される。
第1バッファ層26は、第2バッファ層27と協働して、格子間隔が異なる基板25と第1クラッド層28とを格子整合するために設けられる。第1バッファ層26は、たとえばn型のGaAsによって構成される。第2バッファ層27は、第1バッファ層26と協働して、格子間隔が異なる基板25と第1クラッド層28とを格子整合するために設けられる。第2バッファ層27は、たとえばn型のガリウムインジウムリン(GaInP)によって構成される。
第1クラッド層28および第2クラッド層30は、活性層29より大きい禁制帯の半導体で構成され、活性層29にキャリアを閉じ込めるために設けられる。第1クラッド層28は、第1導電型クラッド層であって、n型のクラッド層であり、たとえばn型のアルミニウムガリウムインジウムリン(AlGaInP)によって構成される。第2クラッド層30は、第2導電型第1クラッド層であって、p型のクラッド層であり、たとえばp型のAlGaInPによって構成される。
活性層29は、閉じ込められるキャリアである電子および正孔を発光再結合し、前記発光再結合によって発生するレーザ光を増幅して外方へ出力可能に構成される。活性層29は、たとえば多重量子井戸構造(Multi Quantum Well:略称MQW)によって構成される。活性層29は、たとえばGaInP/AlGaInPによって構成される。
エッチングストップ層31は、エッチングする際、第2クラッド層30がエッチングされることを防止するために設けられる。エッチングストップ層31は、たとえばp型のGaInPによって構成される。
リッジ部32は、第3クラッド層33、中間層34およびキャップ層35を順次積層することによって形成される。リッジ部32は、エッチングストップ層31の積層方向X1に臨む表面部36の幅方向中間部に設けられ、長手方向に伸びるストライプ状に形成される。リッジ部32は、幅方向長さがエッチングストップ層31の幅方向長さより短尺に形成され、積層方向X1に向かうにつれて段階的に狭まるように形成される。リッジ部32は、長手方向に垂直な仮想平面で切断して見た断面が、略台形状に形成される。リッジ部32は、キャリアを幅方向一部分に集中させて活性層29に注入するために設けられる。
第3クラッド層33は、第2導電型第2クラッド層であって、積層方向X1に向かうに従って連続的に狭まるように形成される。具体的には、第3クラッド層33は、その幅方向両側面部を積層方向X1に対して斜行させて、前記両側面部が積層方向X1に臨むように形成される。第3クラッド層33は、第2クラッド層30と同様に、活性層29に光を閉じ込めるために禁制帯が活性層29より大きい半導体で構成される。このようにして形成される第3クラッド層33は、たとえばp型のAlGaInPによって構成される。
中間層34は、第2導電型中間ハンドギャップ層であって、幅方向長さが一定になるように形成され、幅方向両側面部が積層方向X1に略平行に形成される。「略平行」には、平行を含む。中間層34は、禁制帯が異なる第3クラッド層33とキャップ層35との間に生じる障壁を緩和する、すなわち禁制帯の不連続性を緩衝するために設けられる。中間層34は、たとえばp型のGaInPによって構成される。
キャップ層35は、第2導電型キャップ層であって、積層方向X1に向かうに従って連続的に狭まるように形成される。キャップ層35は、その幅方向両側面部を積層方向X1に対して斜行させて、前記両表面部が積層方向X1に臨むように形成される。キャップ層35は、p型電極24とオーミック接触するために設けられる。このようにして形成されるキャップ層35は、たとえばp型のGaAsによって構成される。
第3クラッド層33およびキャップ層35は、中間層34に臨む表面部が、中間層34の積層方向X1に垂直な表面部とほぼ同一の形状に形成される。これによってリッジ部32は、第3クラッド層33、中間層34およびキャップ層35によって、幅方向両表面部37が連続的に形成され、幅方向両表面部37が積層方向X1に臨む、または積層方向X1に略平行となるように形成される、つまり段階的に狭まるように形成される。
化合物半導体多層構造21の積層方向X1に臨む表面部には、リッジ部32の積層方向X1に臨む表面部(以下「リッジ露出面部」と称する場合がある)38を除く残余部(以下「誘電体層被覆部」と称する場合がある)39を覆うように、化合物半導体多層構造21が対向する位置から離隔する方向に薄膜の誘電体層22が積層される。誘電体層22は、リッジ部32の幅方向両表面部との間に空隙が介在することなく、前記幅方向両表面部37に密接させて積層される。誘電体層22は、絶縁材料によって構成され、不所望な位置からリッジ部32およびエッチングストップ層31に電流が流れることを防止し、リッジ部32にキャリアを集中させるために設けられる。誘電体層22は、たとえば酸化珪素(SiO)によって形成される。
基板25には、基板25を覆うように、基板25に対向する位置から離隔する方向に薄膜のn型電極23が積層される。n型電極23は、基板25とオーミック接触が取れるように構成され、p型電極24と協働して化合物半導体多層構造21に電流を流すために設けられる。リッジ露出面部38および誘電体層22には、リッジ露出面部38および誘電体層22を覆うように、誘電体層22およびリッジ露出面部38に対向する位置から離間する方向に薄膜のp型電極24が積層される。p型電極24は、キャップ層35とオーミック接触が取れるように構成され、n型電極23と協働して化合物半導体多層構造21に電流を流すために設けられる。
このように構成される半導体レーザ素子20は、順方向にバイアスが印加されると、キャリアが活性層29に導かれ、活性層29で発光再結合が行われてレーザ光を発生する。レーザ光は、活性層29内で増幅され活性層29の長手方向である共振方向一方から出力される、すなわちレーザ光が発せられる。半導体レーザ素子20は、誘電体層22およびリッジ部32を備えるいわゆる実屈折率導波型の半導体レーザ素子20であるので、注入されるキャリアを活性層29の局所に集中させることができる。これによって半導体レーザ素子20は、高出力のレーザ光を発光することができる。このように高出力のレーザ光を発光すると、発光部である活性層29では、発光再結合および非発光再結合に伴って発熱する。このような半導体レーザ素子20の製造方法について以下で説明する。
図2は、半導体レーザ素子20の製造方法の手順について示すフローチャートである。図3A、BおよびCは、半導体レーザ素子20の製造方法の手順を段階的に示す正面図である。半導体レーザ素子20の製造方法の製造工程には、積層工程、マスク形成工程、サイドエッチング工程、リッジ部形成工程、レジスト形成工程、アッシング工程、除去工程、誘電体層形成工程、および電極形成工程が含まれる。半導体レーザ素子20の製造工程は、図示しない有機金属気相成長(Metal Organic Vapor Phase Epitaxy;略称MOVPE)装置に基板25を装着すると開始され、ステップa0からステップa1へ移行する。
ステップa1は、積層工程であって、図3A(a)に示すように、MOVPE装置に装着される基板25であって、(100)面から[011]方向に15°傾けた面を主面とする基板25上に、少なくとも第1バッファ層26、第2バッファ層27、第1クラッド層28、活性層29、第2クラッド層30、エッチングストップ層31、第3クラッド層33、中間層34およびキャップ層35を、順次積層方向X1にMOVPE法で結晶成長させることによって積層して、ステップa2に移る。ステップa1では、複数の積層体が積層して、多層積層体構造が形成され、ステップa2に移る。
ステップa2は、マスク形成工程であって、図3A(b)に示すように、積層方向X1に臨む表面部(以下「エッチング表面部」と称する場合がある)40にリソグラフィーを用いてエッチングマスク41を形成し、ステップa3に移る。エッチングマスク41は、ドライエッチングによってリッジ部32の前駆体42を形成するために設けられる。エッチングマスク41の具体的な形成方法は、エッチング表面部40にSiO膜41を蒸着して、フォトリソグラフィーの方法を用いてSiO膜上にストライプ状のレジストパターン加工し、レジストパターン47をマスクとしてSiO膜を反応性イオンエッチング(Reactive Ion Etching:略称RIE)法によってエッチングして、レジストパターン47を除去し、SiO膜41のパターンを形成する。
ステップa3は、エッチング工程であって、図3A(c)に示すように、第3クラッド層33、中間層34およびキャップ層35の一部をエッチングし、エッチング後に結晶表面についた付着物を酸化させる目的でUV−Oアッシングして、ステップa4に移る。第3クラッド層33、中間層34およびキャップ層35の一部をSiO膜のパターンをマスクとして、誘電結合型プラズマ(Inductively Coupled Plasma:略称ICP)ドライエッチング法によって、エッチング表面部40に対向する位置からエッチング表面部40に近接する方向に多層積層体構造をドライエッチングして、リッジ部32の前駆体42を形成する。ただしICPエッチング法に限定されるものではなく、ドライエッチングであればいずれの方法であってもよい。
リッジ部32の前駆体42は、大略的には、長手方向に伸びる略直方体形状に形成される。リッジ部32の前駆体42のエッチングストップ層31に対向する端部には、末広がりになり、すなわち幅方向両端部からリッジ部32の前駆体42の中間部に向かって厚みが増加し、エッチングストップ層31のリッジ部32に対向する表面部(以下では「リッジ部形成表面部」と称する場合がある)43を覆う被覆部44が形成される。
ステップa4は、サイドエッチング工程であって、図3B(d)に示すように、キャップ層35をサイドエッチングし、サイドエッチング後に紫外線(UV)−オゾン(O)アッシングによって酸化させた付着物をバッファードフッ酸で除去して、ステップa5に移る。リッジ部32の前駆体42は、硫酸過酸化水素水系のエッチャントの浴に浸され、キャップ層35が幅方向各両端から中央に向かってサイドエッチングされる。硫酸過酸化水素水系のエッチャントは、たとえば硫酸と過酸化水素水と水の混合溶液であり、キャップ層35をウェットエッチング可能であるけれども、中間層34、第3クラッド層33およびエッチングストップ層31をウェットエッチングすることは困難である。またエッチングを安定に進めるための表面処理として、サイドエッチング後にUV−Oアッシングによって酸化させた付着物をバッファードフッ酸で除去する。このときバッファードフッ酸液によってSiO膜41は除去される。
ステップa5は、リッジ部形成工程であって、図3B(e)に示すように、第3クラッド層33をエッチングして中間層34の突出部を有するリッジストライプ構造を形成する第1のエッチング工程を行い、ステップa6に移る。HFエッチング液で第3クラッド層33をエッチングストップ層31のリッジ部形成表面部43でエッチングストップするまでエッチングして、リッジストライプ構造、換言するとリッジ部32を形成する。
ステップa5において形成され得る突出部45であって、第3クラッド層33およびキャップ層35に対し、中間層34が積層方向に略垂直な方向に関して突出している突出部45が形成される。
ステップa6は、レジスト形成工程であって、図3B(f)に示すように、第2クラッド層30およびエッチングストップ層31の中間層34に臨む外周部46をレジスト48で覆い、ステップa7に移る。エッチングストップ層31に、エッチングストップ層31およびリッジ部32に対向する位置から離隔する方向にレジスト48をリソグラフィーを用いて形成する。レジスト48は、具体的には、第3クラッド層33および突出部45を埋め込んだ状態で、突出部45の積層方向に臨む表面部および幅方向の外周部だけが露出するようにエッチングストップ層31上に形成される。レジスト48をエッチングストップ層31の全面に塗布し、たとえば2.6秒、瞬間露光をして、中間層34から積層方向の一部分のみを露出させる。レジスト48は、たとえばポジレジストであって、具体的には、クレゾールノボラック樹脂、ジアゾ系感光剤、またはプロピレングリコールモノメチルエーテルアセテート(メトキシプロピルアセテート)が主成分として構成される。
ステップa7は、主に前記レジスト形成工程で発生する残渣を除去するためのアッシング工程であって、光励起アッシングして、リッジ部32の表面部のエッチング残渣を除去して、ステップa8に移る。光励起アッシング、たとえば紫外線(UV)−オゾン(O)アッシングによって、レジスト48を200Å程度除去する。
ステップa8は、除去工程であって、図3C(g)に示すように、少なくとも第3クラッド層33を不可避的に除き、中間層34およびキャップ層35をエッチングして、突出部45を除去して、その後レジスト48を除去して。ステップa9に移る。前述の工程で形成されたレジスト48をマスクにし、エッチングを行うことによって突出部45を除去する。エッチング液は、たとえば飽和臭素水(SBW)とリン酸と水との混合液を用いる。
SBWとリン酸と水との配合割合は特に制限されず、広い範囲から適宜選択できるけれども、エッチング液は中間層34の突出部45をエッチングし、かつキャップ層35もエッチングするという特性を有する。したがって中間層34の突出部45は余すところなく完全に除去することができるが、キャップ層35を不所望にエッチングしないようにキャップ層35に対するエッチングレートは調整される。エッチング液は、キャップ層35のエッチング量は精度よく制御され、目減りをコントロールされる。エッチング液は、キャップ層35に対するエッチングレートが0.2μm/分以下であることが好ましい。
またエッチング液の液温は、特に制限されず、適宜設定すればよいが、通常は室温近辺で扱いやすい20℃前後とすればよい。たとえば、エッチング液は、摂氏20度のSBW:リン酸:水=2:1:250に設定される。この配合比でのキャップ層35に対するエッチングレートは0.02μm/分である。
エッチングによって突出部45が除去された後、レジスト48は、たとえばリムーバーまたはアッシングによって除去される。ステップa6〜ステップa8は、第2のエッチング工程であって、前述したように突出部45がエッチングによって除去される。
ステップa9は、誘電体層形成工程であって、図3C(h)に示すように、誘電体層を形成し、ステップa10に移る。先ず、誘電体層22の前駆体を、誘電体層被覆部39およびリッジ露出面部38を覆うように、化合物半導体多層構造21が対向する位置から離隔する方向に積層する。次に、誘電体層22の前駆体のリッジ露出面部38の積層方向X1に形成される部分が、フォトリソグラフィーを用いたエッチングによって除去され、誘電体層22が形成される。
誘電体層22の前駆体は、たとえばプラズマ化学的気相成長(Plasma Chmical Vopour Depsition:略称PCVD)法によって形成される。誘電体層22の前駆体は、リッジ部32の幅方向両側面部が積層方向X1に臨むようにまたは積層方向X1に略平行に形成されるので、リッジ部32に層厚がばらつくことなく略均一に形成され、リッジ部32に密接に形成することができる。
ステップa10は、電極形成工程であって、図3C(i)に示すように、誘電体層22および基板25に、電極を形成して、ステップa11に移る。誘電体層22およびリッジ露出面部38に、誘電体層22およびリッジ露出面部38に対向する位置から離隔する方向にp型電極24を設ける。基板25には、基板25に対向する位置から離隔する方向にn型電極23が設けられる。このように電極23,24を設けることによって、図3C(i)に示すような半導体レーザ素子20を形成することができる。このようにして半導体レーザ素子20が形成されると、ステップa11に移り、半導体レーザ素子20の製造が終了する。
以上説明したように、本実施の形態の半導体レーザ素子20の製造方法は、積層する工程、エッチングする工程、サイドエッチングする工程、第1のエッチング工程および第2のエッチング工程を有する。これらの工程によって、リッジストライプ構造32を有する半導体レーザ素子20が製造される。第2のエッチング工程では、第1のエッチング工程において形成され得る突出部45であって、第3クラッド層33およびキャップ層35に対し、中間層34が積層方向に略垂直な方向に関して突出している突出部45をエッチングして除去する。
第2のエッチング工程は、ステップa6におけるレジスト48で覆う段階と、ステップa8におけるエッチングする段階とを有する。レジスト48で覆う段階では、第3クラッド層33およびエッチングストップ層31の中間層34に臨む外周部46をレジスト48で覆う。これによって第3クラッド層33およびエッチングストップ層31がエッチングされることを防いで、中間層34をエッチングすることができる。エッチングする段階では、少なくとも第3クラッド層33を不可避的に除き、中間層34およびキャップ層35をエッチングする。これによって中間層34の突出部45を除去することができ、かつキャップ層35を不所望にエッチングすることを防ぐことができる。
これによって第3クラッド層33およびキャップ層35を不所望にエッチングすることなく、第3クラッド層33およびキャップ層35の変形を可及的に抑制して、突出部45だけエッチングして確実に除去することができる。つまりキャップ層35および第3クラッド層33の変形を抑制して、中間層34の突起部45を除去することが可能となる。それ故、積層方向に略垂直な方向に関して、凹凸のないリッジ部を製造することができる。したがって動作電圧の増大、および外部微分量子効率の低下を防止することができる。これによって安定した低動作電流で動作する半導体レーザ素子20を製造することができる。特にレーザ光の高出力化に伴う高温環境下においても、安定した低動作電流で動作する半導体レーザ素子20を得ることが可能となる。また本実施の形態では、中間層34がGaInP結晶から成り、キャップ層35がGaAs結晶から成る。したがって中間層34の突出部45をエッチングして、残余の部分を不所望にエッチングしない製造方法を実現することができる。
また本実施の形態では、第2のエッチング工程において用いられるエッチング液は、飽和臭素水とリン酸と水との混合液である。中間層34の突出部45をエッチングして、残余の部分を不所望にエッチングしないエッチング液を実現することができる。
また第2のエッチング工程において、飽和臭素水とリン酸と水との混合液をエッチング液として用いることによって、既存の技術のエッチング液より、第3クラッド層33とレジスト48との隙間に、エッチング液がしみ込み難くすることができる。これによってエッチング液が、第3クラッド層33を不所望にエッチングすることを防ぐことができる。
また既存のエッチング液では本来のエッチングレートでは説明できない突発的なエッチング異常が発生して、キャップ層35の部分的に消失するおそれがあるが、飽和臭素水とリン酸と水との混合液ではそのようなエッチング異常が発生することを防ぐことができる。
また本実施の形態では、第2のエッチング工程にて、ステップa6に対応するレジスト48で覆う段階と、ステップa8に対応するエッチングする段階の間に、ステップa7に対応する光励起アッシングする段階をさらに有する。光励起アッシングすることによって、エッチングする際に障害となり得る不所望な異物を除去することができる。換言すれば、光励起アッシングをエッチング前段階で積極的に適用することで、該エッチングする際に障害となる異物の除去を効果的に行うことが可能となる。したがって高精度にエッチングすることができる。これによって不所望にキャップ層35をエッチングすることを可及的に防ぐことができる。しかもこの光励起アッシングを適用することで、たとえばプラズマアッシングのようなプラズマの荷電粒子によるダメージの発生が皆無となる。
図4は、ステップa7におけるアッシング工程をせずに、ステップa8の除去工程をした場合の半導体レーザ素子20の製造段階における状態を示す正面図である。図4に示すように、エッチング後にリッジ部32の表面部にエッチング残渣49が発生する。これはエッチング前のステップa6に対応するレジスト形成工程で表面に何らかの残渣が発生し、これがエッチング液によってエッチングされて顕在化するものと考えられる。このようなエッチング残渣49は発生してから除去することは非常に困難である。ステップa7のアッシング工程によって、レジスト形成工程で発生する何らかの残渣を確実に除去することができ、綺麗なリッジ部32を形成することができる。
また本実施の形態では、前記エッチング液は、キャップ層35をエッチングするエッチングレートが0.2μm/分以下となるように飽和臭素水とリン酸と水との混合比が設定される。このようにエッチングレートが設定されることによって、キャップ層35が不所望にエッチングされることを防いで、突出部45をエッチングして除去することができる。
前述の実施の形態は、本発明の例示に過ぎず、本発明の範囲内において構成を変更することができる。本実施形態のアッシング工程において、基板25を加熱してアッシング速度を高めてもよい。これによって、半導体レーザ素子を製造するタクトタイムの短縮を図ることができる。前述の「第3クラッド層33を不可避的に除き」とは、第3クラッド層33が、その性能を劣化させない程度において、僅かにエッチングされる場合もあり得ることと同義である。
前述の実施の形態では、第1導電型は、n型の半導体材料によって実現され、第2導電型は、p型の半導体材料によって実現されているが、これに限ることはなく、第1導電型は、p型の半導体材料によって実現され、第2導電型は、n型の半導体材料によって実現されてもよい。
本発明の実施の一形態である半導体レーザ素子20の製造方法によって製造される半導体レーザ素子20を示す正面図である。 半導体レーザ素子20の製造方法の手順について示すフローチャートである。 半導体レーザ素子20の製造方法の手順を段階的に示す正面図である。 半導体レーザ素子20の製造方法の手順を段階的に示す正面図である。 半導体レーザ素子20の製造方法の手順を段階的に示す正面図である。 ステップa7におけるアッシング工程をせずに、ステップa8の除去工程をした場合の半導体レーザ素子20の製造段階における状態を示す正面図である。 従来の誘電体リッジ埋め込み型構造のAlGaInP系赤色半導体レーザ素子1の製造方法によって製造される半導体レーザ素子1を示す正面図である。 従来の半導体レーザ素子1の製造方法におけるリッジ部2を形成した状態を示す正面図である。 従来の半導体レーザ素子1の製造方法におけるリッジ部2の一部を除去する状態を示す正面図である。 半導体レーザ素子1の製造方法におけるリッジ部2の一部を除去した場合に異常が発生した状態を示す正面図であり、図8(a)は、p型GaAsキャップ層12が不所望に除去された状態を示す正面図、図8(b)は、p型第2AlGaInPクラッド層10が不所望にエッチングされた状態を示す正面図、図8(c)は、突起部13の根元が不所望に除去されない状態を示す正面図である。
符号の説明
20 半導体レーザ素子
21 化合物半導体多層構造
22 誘電体層
25 基板
26 第1バッファ層
27 第2バッファ層
28 第1クラッド層
29 活性層
30 第2クラッド層
31 エッチングストップ層
32 リッジ部
33 第3クラッド層
34 中間層
35 キャップ層
45 突出部
48 レジスト

Claims (3)

  1. 基板第1導電型クラッド層、活性層、第2導電型第1クラッド層、エッチングストップ層、第2導電型第2クラッド層、第2導電型中間バンドギャップ層、および第2導電型キャップ層順次積層された積層構造体であって、該積層構造体の長手方向と積層方向とのいずれの方向にも略垂直な方向において前記第2導電型第2クラッド層および前記第2導電型キャップ層よりも前記第2導電型中間バンドギャップ層が突出した積層構造体から、前記第2導電型中間バンドギャップ層の突出した部分である突出部を、エッチングによって除去するエッチング方法であって、
    前記第2導電型第2クラッド層および前記エッチングストップ層の、前記第2導電型中間バンドギャップ層に臨む外周部をレジストで覆うレジスト工程と、
    前記レジスト工程の後に、前記突出部をエッチング液によってエッチングして除去するエッチング工程とを含み、
    前記エッチング液は、前記第2導電型キャップ層に対するエッチングレートが0.2μm/分以下となるような混合比で、飽和臭素水とリン酸と水とが混合された混合液であることを特徴とするエッチング方法。
  2. 前記第2導電型中間バンドギャップ層がGaInP結晶から成り、前記第2導電型キャップ層がGaAs結晶から成ることを特徴とする請求項1記載のエッチング方法。
  3. 前記レジスト工程前記エッチング工程との間に、前記レジスト工程で発生する残渣を除去するための光励起アッシングを行う光励起アッシング工程をさらに有することを特徴とする請求項1または2に記載のエッチング方法。
JP2004316610A 2004-10-29 2004-10-29 エッチング方法 Expired - Fee Related JP4589080B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004316610A JP4589080B2 (ja) 2004-10-29 2004-10-29 エッチング方法
US11/262,548 US7371595B2 (en) 2004-10-29 2005-10-28 Method for manufacturing semiconductor laser device
CNB2005101187622A CN100391068C (zh) 2004-10-29 2005-10-31 半导体激光元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316610A JP4589080B2 (ja) 2004-10-29 2004-10-29 エッチング方法

Publications (2)

Publication Number Publication Date
JP2006128491A JP2006128491A (ja) 2006-05-18
JP4589080B2 true JP4589080B2 (ja) 2010-12-01

Family

ID=36262526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316610A Expired - Fee Related JP4589080B2 (ja) 2004-10-29 2004-10-29 エッチング方法

Country Status (3)

Country Link
US (1) US7371595B2 (ja)
JP (1) JP4589080B2 (ja)
CN (1) CN100391068C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032623A (ja) * 2004-07-15 2006-02-02 Sharp Corp 半導体レーザ素子の製造方法
CN100476039C (zh) * 2006-05-25 2009-04-08 中国科学院半导体研究所 用于半导体激光器中光栅制作的腐蚀液及制作方法
JP4966591B2 (ja) * 2006-06-07 2012-07-04 日本オプネクスト株式会社 半導体発光素子の製造方法
CN102593709B (zh) * 2006-12-26 2015-04-01 宾奥普迪克斯股份有限公司 用于制造光子器件的工艺
JP2008251562A (ja) * 2007-03-29 2008-10-16 Sharp Corp 半導体レーザ素子およびその形成方法
EP2259346B1 (en) * 2008-03-27 2019-07-03 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
US20120126376A1 (en) * 2008-09-30 2012-05-24 Tokyo Electron Limited Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
US20130126467A1 (en) * 2011-11-18 2013-05-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing conductive lines with small line-to-line space
JP6019609B2 (ja) * 2012-02-22 2016-11-02 三菱電機株式会社 半導体素子の製造方法
JP6123561B2 (ja) * 2013-08-08 2017-05-10 ソニー株式会社 発光素子及びその製造方法、並びに、表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196812A (ja) * 1992-10-21 1994-07-15 Sanyo Electric Co Ltd 半導体レーザ素子
JPH10270786A (ja) * 1997-03-21 1998-10-09 Sanyo Electric Co Ltd 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ
JP2001196694A (ja) * 1999-10-28 2001-07-19 Sharp Corp 半導体レーザ素子及びその製造方法
JP2002134837A (ja) * 2000-10-23 2002-05-10 Sharp Corp 半導体レーザ素子およびその製造方法
JP2003174232A (ja) * 2001-12-07 2003-06-20 Sharp Corp 半導体レーザ素子およびその製造方法
JP2004055587A (ja) * 2002-07-16 2004-02-19 Sharp Corp 半導体レーザ素子および半導体レーザ素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223438A (ja) * 2000-02-09 2001-08-17 Sharp Corp 半導体レーザ素子の製造方法
JP2002198614A (ja) 2000-12-25 2002-07-12 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP3911140B2 (ja) * 2001-09-05 2007-05-09 シャープ株式会社 半導体レーザの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196812A (ja) * 1992-10-21 1994-07-15 Sanyo Electric Co Ltd 半導体レーザ素子
JPH10270786A (ja) * 1997-03-21 1998-10-09 Sanyo Electric Co Ltd 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ
JP2001196694A (ja) * 1999-10-28 2001-07-19 Sharp Corp 半導体レーザ素子及びその製造方法
JP2002134837A (ja) * 2000-10-23 2002-05-10 Sharp Corp 半導体レーザ素子およびその製造方法
JP2003174232A (ja) * 2001-12-07 2003-06-20 Sharp Corp 半導体レーザ素子およびその製造方法
JP2004055587A (ja) * 2002-07-16 2004-02-19 Sharp Corp 半導体レーザ素子および半導体レーザ素子の製造方法

Also Published As

Publication number Publication date
CN1767286A (zh) 2006-05-03
CN100391068C (zh) 2008-05-28
US20060094141A1 (en) 2006-05-04
US7371595B2 (en) 2008-05-13
JP2006128491A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
US7371595B2 (en) Method for manufacturing semiconductor laser device
JP2005086170A (ja) 面発光型半導体レーザおよびその製造方法
US7674391B2 (en) Manufacturing method of optical semiconductor device
JP2008042131A (ja) 半導体光素子およびその製造方法
JP2009212386A (ja) 半導体光素子の製造方法
JP5872790B2 (ja) 半導体レーザ装置
JP4782463B2 (ja) 半導体レーザの製造方法
JP2005005696A (ja) リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子
JP2005317572A (ja) 半導体装置およびその製造方法
JP5022603B2 (ja) 半導体装置の製造方法
JP2007013057A (ja) 成膜方法および半導体レーザ素子の電極形成方法
JP2004172199A (ja) 半導体レーザ素子およびその製造方法
JP2000232254A (ja) 半導体レーザおよび半導体レーザの製造方法
JP3043561B2 (ja) 半導体レーザの製造方法
JP2004158615A (ja) 半導体レーザ装置
JP2008098362A (ja) 半導体レーザ装置及びその製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
JP2007251064A (ja) 半導体レーザー装置
JP2006032623A (ja) 半導体レーザ素子の製造方法
JP2000114660A (ja) リッジ導波路型半導体レーザ素子
JP2008028093A (ja) 半導体レーザ装置およびその製造方法
JP4678208B2 (ja) リッジ導波路型半導体レーザ素子の製造方法
JP2003318490A (ja) 半導体レーザ素子およびその製造方法
JP2005166808A (ja) 半導体レーザ素子の製造法
JP2008060394A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees