JP2008060394A - 半導体レーザ素子及びその製造方法 - Google Patents

Abstract

【課題】共振器の両端面付近の１次モードの光の吸収を増加させ、キンクレベルを向上させることができる半導体レーザ素子を提供する。
【解決手段】共振器面を有する半導体レーザ素子において、第１導電型の半導体基板１と、この表面上に形成される第１導電型の第１クラッド層２と、第１クラッド層上に形成される活性層３と、活性層上に形成される第２導電型の第２クラッド層４と、第２クラッド層上に形成された細長形状の第２導電型のリッジ部２０と、リッジ部との段差を埋めるように形成される第１導電型の電流ブロック層２２とを有し、電流ブロック層は、共振器面を含む共振器面近傍領域では、活性層でレーザ光が発生された際に活性層から電流ブロック層に漏れ出たレーザ光を吸収する吸収膜１０からなり、共振器面近傍領域以外の領域では、吸収膜と、活性層から電流ブロック層に漏れ出たレーザ光を透過する透過膜９とを有する。
【選択図】図１

Description

本発明は、光情報処理や光計測等の光源に用いられる半導体レーザ素子に係り、特に、電流ブロック層の一部に透明なブロック膜を形成した半導体レーザ素子に関するものである。

一般に半導体レーザ素子は、高密度ディスク装置、レーザプリンタ用光源、バーコードリーダ及び光計測等の光源として期待されている（特許文献１、２等）。そして、半導体レーザ素子の動作電流低減のために、電流ブロック層を従来のＧａＡｓ系から、発振光に対して透明なＡｌＩｎＰ系またはＡｌＧａＩｎＰ系に変えることにより、吸収損失を低減するようにしたＡｌＧａＩｎＰ系の半導体レーザ素子が実用化されている。

電流ブロック層としてＡｌＩｎＰを用いたＡｌＧａＩｎＰ系半導体レーザ素子の従来例は、上記特許文献１などに記載されており、動作電流の低減が必要とされる高出力レーザ素子などに応用されている。
ここで従来の半導体レーザ素子の構造を図８を用いて説明する。図８は従来の半導体レーザ素子の製造方法を示す工程図であり、図８（Ｅ）はその完成図である。ここでは第１導電型をｎ型とし、第２導電型をｐ型として説明する。同図はレーザ光の光放出方向に対して垂直な方向に切断した断面構造を表す。その構成を製造手順に沿って説明する。

まず、この半導体レーザ素子は、例えば第１導電型であるｎ型のＧａＡｓ基板よりなる半導体基板１を有している。この基板１上に、Ｓｉをドープした厚さが１．５μｍのｎ−ＡｌＧａＩｎＰクラッド層２と、ｕｎ−ＡｌＧａＩｎＰガイド膜、ｕｎ−ＧａＩｎＰ量子井戸膜及びｕｎ−ＡｌＧａＩｎＰバリア膜から成る厚さが０．１μｍの活性層３と、Ｚｎがドープされた厚さが０．２μｍのｐ−ＡｌＧａＩｎＰよりなる第１のｐ型クラッド層４と、Ｚｎがドープされた厚さが０．０３μｍのｐ−ＡｌＧａＩｎＰよりなるｐ型エッチングストッパ層５と、Ｚｎがドープされた厚さが１．１μｍのｐ−ＡｌＧａＩｎＰよりなる第２のｐ型のクラッド層６と、Ｚｎがドープされた厚さが０．１μｍのｐ−ＧａＩｎＰよりなるｐ型キャップ層７とをＭＯＣＶＤで順次積層する（図８（Ａ））。

次にこのキャップ層７の上に、スパッタによりＳｉＯ_２ 膜を形成後、レジストを用いたフォトリソグラフィ及びドライエッチングで幅が２μｍのストライプマスク８を形成する（図８（Ｂ））。
次に、上記ストライプマスク８をエッチングマスクとして、ウエットエッチングにより、上記エッチングストッパ層５に達するまでエッチングして、電流経路となる断面台形状のリッジ部２０を形成する（図８（Ｃ））。このリッジ部２０はストライプ状に細長く延びている。

その後、ＭＯＣＶＤで２回目の成長を行い、上記エッチングストッパ層５の表面および上記リッジ部２０の両側面に、厚さが０．３μｍのｎ−ＡｌＩｎＰよりなる第１のｎ型ブロック膜９と厚さが０．１μｍのｎ−ＧａＡｓよりなる第２のｎ型ブロック膜１０とを積層する（図８（Ｄ））。この際、上記ＳｉＯ_２ 膜よりなるストライプマスク８上には、上記各ブロック膜９、１０は堆積されない。これにより、電流ブロック層２２が形成させることになる。

引き続き、上記ストライプマスク８をウエットエッチングまたはドライエッチングで除去し、ＭＯＣＶＤで３回目の成長を行い、厚さが３μｍのｐ−ＧａＡｓよりなるｐ型コンタクト層１１を積層する。そして、ｐ型のオーミック電極１２を上記コンタクト層１１の表面に形成し、またｎ型のオーミック電極１３を上記半導体基板１の裏面に形成して、半導体レーザ素子を完成する（図８（Ｅ））。

このように形成された半導体レーザ素子は、第１のブロック膜９の屈折率がリッジ部２０よりも低く、屈折率差で水平方向の光を閉じ込める実屈折率導波型の半導体レーザ素子となっている。また、第１のブロック膜９のバンドギャップが活性層３のそれよりも大きいため、リッジ部２０から染み出した発振光を吸収しない。そのため、この半導体レーザ素子は動作電流が低く、高温での動作に有利という特徴がある。このような特徴を持たせるためには、第２のブロック膜１０での光吸収を抑えるために、第１のブロック膜９の厚さを０．３μｍ以上と十分に厚くする必要がある。

特開平９−２０５２４９号公報 特開平５−２９９７６３号公報

しかしながら、上述した従来の半導体レーザ素子には、キンクレベルが低いという問題があった。すなわち、水平横モードが０次から１次に変化し易い。これは、透明な第１のブロック膜９での光の吸収が無いため、リッジ部２０の外で光密度の割合が高い１次モードの損失が小さいためと考えられる。この半導体レーザ素子のキンクレベルは温度に依存して周期的に変化し、ある温度で極端にキンクレベルが低下する。この理由は以下のように考えられる。温度変化により発振波長が変わることで半導体レーザ素子の内部での実効屈折率が変化する。すると、これにより０次と１次のそれぞれの縦モードも変化し、２つの縦モードが重なるポイントでは０次と１次が同時に発振し易くなり、キンクレベルが極端に低下する。この周期的な変化は、共振器長やリッジ幅（リッジ部の幅）の変化に対しても見られる。

この現象は透明なブロック膜９を持つ実屈折導波型の半導体レーザ素子に特有のものであり、回避が困難である。リッジ幅Ｈ１が３．５μｍ、ＡｌＩｎＰよりなる透明な第１のブロック膜９の厚さが０．３μｍの半導体レーザ素子では、キンクレベルの最低点は５ｍＷ以下まで下がる。その結果、高温動作に有利な構造であるにも関わらず、広い温度範囲で動作させることができない、といった問題がある。そこで、リッジ幅を２μｍ以下に細くして、１次モードをカットオフするという手段（特許文献２参照）があるが、この場合には、リッジ部の形成にドライエッチングが必須であり、専用のエッチング装置が必要となって装置コストが上昇し、好ましくない。

また、実屈折率導波型の半導体レーザ素子では横方向での光吸収が無いため、水平方向の光放射角が小さくなり、この半導体レーザ素子を光ピックアップ装置に用いた場合、光ピックアップ装置の動作上不利であった。
そこで、本発明は上記の問題点に着目してなされたものであり、本発明は共振器（リッジ部）の両端面付近の１次モードの光の吸収を増加させ、キンクレベルを向上させることができる半導体レーザ素子を提供することを目的とする。

請求項１に係る発明は、互いに平行な２つの共振器面を有する半導体レーザ素子において、前記共振器面と直交する表面を有する第１導電型の半導体基板と、前記半導体基板の前記表面上に形成される第１導電型の第１クラッド層と、前記第１クラッド層上に形成されてレーザ光が発生される活性層と、前記活性層上に形成される第２導電型の第２クラッド層と、前記第２クラッド層上に形成され、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部と、前記リッジ部との段差を埋めるように前記第２クラッド層上に形成される第１導電型の電流ブロック層とを有し、前記電流ブロック層は、前記共振器面を含む共振器面近傍領域では、前記活性層でレーザ光が発生された際に前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を吸収する吸収膜からなり、前記共振器面近傍領域以外の領域では、前記吸収膜と、前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を透過する透過膜とを有することを特徴とする半導体レーザ素子である。

請求項２に係る発明は、互いに平行な２つの共振器面を有する半導体レーザ素子において、前記共振器面と直交する表面を有する第１導電型の半導体基板と、前記半導体基板の前記表面上に形成される第１導電型の第１クラッド層と、前記第１クラッド層上に形成されてレーザ光が発生される活性層と、前記活性層上に形成される第２導電型の第２クラッド層と、前記第２クラッド層上に形成され、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部と、前記リッジ部との段差を埋めるように前記第２クラッド層上に形成される第１導電型の電流ブロック層とを有し、前記電流ブロック層は、前記活性層でレーザ光が発生された際に前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を吸収する吸収膜と前記レーザ光を透過する透過膜とを有し、前記透過膜は、前記共振器面を含む共振器面近傍領域における厚さが、前記共振器面近傍領域以外の厚さよりも薄いことを特徴とする半導体レーザ素子である。

請求項３に係る発明は、互いに平行な２つの共振器面を有する半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、第１導電型の半導体基板の一面側に、第１導電型の第１クラッド層と、レーザ光が発生される活性層と、第２導電型の第２クラッド層とを順次形成する積層工程と、前記積層工程後に、前記第２クラッド層上に、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部を形成するリッジ部形成工程と、前記リッジ部形成工程後に、前記共振器面を含む共振器面近傍領域以外の領域に、前記リッジ部との段差を埋めるように、前記活性層でレーザ光が発生された際に前記活性層から漏れ出た前記レーザ光を透過する透過膜を形成する透過膜形成工程と、前記透過膜形成工程後に、少なくとも前記共振器面近傍領域に、前記活性層から漏れ出た前記レーザ光を吸収する吸収膜を形成する吸収膜形成工程と、を有することを特徴とする半導体レーザ素子の製造方法である。

請求項４に係る発明は、互いに平行な２つの共振器面を有する半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、第１導電型の半導体基板の一面側に、第１導電型の第１クラッド層と、レーザ光が発生される活性層と、第２導電型の第２クラッド層とを順次形成する積層工程と、前記積層工程後に、前記第２クラッド層上に、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部を形成するリッジ部形成工程と、前記リッジ部形成工程後に、前記リッジ部との段差を埋めるように前記第２クラッド層上に、前記活性層でレーザ光が発生された際に前記活性層から漏れ出た前記レーザ光を透過する透過膜を形成する透明膜形成工程と、前記透明膜形成工程後に、前記共振器面を含む共振器面近傍領域における前記透過膜をエッチングして前記透過膜の厚さを薄くするエッチング工程と、を有することを特徴とする半導体レーザ素子の製造方法である。

本発明は、実屈折率導波型の半導体レーザ素子の両端面付近の透明ブロック膜を除去したり、或いは薄くしたりすることにより、キンク特性と高温特性を両立させるものである。このキンクは、発振光が水平横モードが０次から１次に変化することにより発生する。１次モードはリッジ部の外での光密度が高いため、電流ブロック層で光を吸収しない実屈折率導波型の半導体レーザ素子では１次モードの損失が少なく、キンクレベルが低い。よって、キンクレベルを向上させるためには、発振光の１次モードの損失を増加させる必要があるが、損失により動作電流値が上昇するため、キンク特性と高温特性はトレードオフの関係にある。

そこで、本発明では１次モードの発振光を吸収させる領域を、光密度が高い共振器（リッジ部）の両端面付近に限定して設けるようにし、これにより、キンクレベルを上げつつ、高温特性も維持することができる。具体的には、共振器の両端面近くの電流ブロック層における透明ブロック膜をエッチングで薄くしたり、或いはエッチングで除去し、その後全体に光吸収のあるブロック膜を成長する。

本発明の半導体レーザ素子は、共振器の両端面付近の電流ブロック層における透明ブロック膜をエッチングで除去するか、または端面以外の電流ブロック層における透明ブロック膜の厚みよりもエッチングで薄く形成することで、１次モード光の損失を増加してキンクレベルを上げ、高温特性を維持することができる。
また上記構成により、水平方向に広がる光を吸収するため、水平方向の光放射角を広くすることができ、アスペクト比を小さくできる。

また、光の吸収領域を光密度の高い端面付近に限定するようにしたので、動作電流の増加を抑制することができ、高温での動作を可能にできる。
また、端面付近の透明ブロック膜を除去する時に、透明ブロック膜が選択的に除去可能であるエッチング液を用いることにより、リッジ部の形状を損なうことなく透明ブロック膜の除去が可能となる。

以下に、本発明に係る半導体レーザ素子及びその製造方法の一実施例を添付図面に基づいて詳述する。
＜第１実施例＞
図１は本発明に係る半導体レーザ素子の第１実施例を示す斜視図、図２は図１においてレーザ光の放出方向に対して垂直な方向に切断した状態を示す断面図であり、図２（Ａ）は図１中のＡ−Ａ線矢視断面図、図２（Ｂ）は図１中のＢ−Ｂ線矢視断面図である。

図３及び図４は第１実施例の製造方法を説明するための工程図であり、図４中においては左側の列が図１中のＡ−Ａ線に沿った断面図を示し、右側の列が図１中のＢ−Ｂ線に沿った断面図を示す。尚、図８に示す構成部分と同一構成部分については同一符号を付して説明する。ここでは第１導電型をｎ型とし、第２導電型をｐ型として説明する。
図１及び図２に示すように、この第１実施例の半導体レーザ素子は、例えば第１導電型であるｎ型の基板１を有している。そして、この基板１の表面に、ｎ型のクラッド層（第１クラッド層）２、活性層３、第１のｐ型のクラッド層（第２クラッド層）４、ｐ型のエッチングストッパ層５とが順次形成されている。

このエッチングストッパ層５上には、部分的に、すなわち中央部にはその長手方向に沿って断面台形状のリッジ部２０が細長くストライプ状に形成されている。このリッジ部２０は、その下側より第２のｐ型のクラッド層６と、ｐ型のキャップ層７とを順次積層して形成されている。

そして、上記リッジ部２０の両側には、このリッジ部２０を挟持するように、或いは挟み込むようにして一対のｎ型の電流ブロック層２２が設けられている。具体的には、上記電流ブロック層２２は、上記リッジ部２０の両端面付近を除いた長手方向の中央部分では、図２（Ｂ）に示すように、その下側より透過膜である透明な第１のｎ型のブロック膜９と、発振光を吸収する吸収膜である不透明な第２のｎ型のブロック膜１０と、発振光を吸収する吸収膜である不透明な第３のｎ型のブロック膜２３とを順次積層した３層構造になっている。

これに対して、上記電流ブロック層２２は、上記リッジ部２０の両端面付近では、図２（Ａ）に示すように、上記吸収膜である不透明な第３のｎ型のブロック膜２３だけの一層構造となっており、上記透明な第１のｎ型のブロック膜９及び不透明な第２のｎ型のブロック膜１０とは取り除かれた状態となっている。この構造を採用することで、後述するように、この両端面付近において１次モードの発振光の吸収を増加させてキンクレベルを上げるようになっている。
この場合、上記透明な第１のｎ型のブロック膜９は、リッジ部２０の第２のｐ型クラッド層６よりもバンドギャップが大きく、且つ屈折率は小さくなされている。

そして、上記リッジ部２０及び一対の電流ブロック層２２の上面全体にｐ型のコンタクト層１１が形成され、更にこのコンタクト層１１の上面全体にｐ型のオーミック電極１２が形成され、また、最下層の基板１の下面にはｎ型のオーミック電極１３が形成され、全体で共振器２４が構成されることになり、この共振器の両端が共振器面となる。そして、この共振器２４自体が半導体レーザ素子となり、上記リッジ部２０の両端面（共振器面）で発振光が繰り返し反射されて共振し、しきい値以上になるとこの共振されたレーザ光が一方の端面より射出される。ここでは上記のように、リッジ部２０の両端面付近で電流ブロック層２２の層数を減じた分だけ、半導体レーザ素子の厚さが段部状に薄くなっている。

次に、上記半導体レーザ素子の製造方法について説明する。
まず、図３（Ａ）に示すように、例えば第１導電型であるｎ型のＧａＡｓ基板よりなる半導体基板１上に、Ｓｉをドープした厚さが１．５μｍのｎ−ＡｌＧａＩｎＰクラッド層２と、ｕｎ（アンドープ）−ＡｌＧａＩｎＰガイド膜、ｕｎ（アンドープ）−ＧａＩｎＰ量子井戸膜及びｕｎ（アンドープ）−ＡｌＧａＩｎＰバリア膜から成る厚さが０．１μｍの活性層３と、Ｚｎがドープされた厚さが０．２μｍのｐ−ＡｌＧａＩｎＰよりなる第１のｐ型クラッド層４と、Ｚｎがドープされた厚さが０．０３μｍのｐ−ＡｌＧａＩｎＰよりなるｐ型エッチングストッパ層５と、Ｚｎがドープされた厚さが１．１μｍのｐ−ＡｌＧａＩｎＰよりなる第２のｐ型のクラッド層６と、Ｚｎがドープされた厚さが０．１μｍのｐ−ＧａＩｎＰよりなるｐ型キャップ層７とをＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で順次積層する。

次にこのキャップ層７の上に、スパッタによりＳｉＯ_２ 膜を形成後、レジストを用いたフォトリソグラフィ及びドライエッチングで幅が２μｍのストライプマスク８を形成する（図３（Ｂ））。
次に、上記ストライプマスク８をエッチングマスクとして、ウエットエッチングにより、上記エッチングストッパ層５に達するまでエッチングして、電流経路となる断面台形状のリッジ部２０を形成する（図３（Ｃ））。このリッジ部２０はストライプ状に細長く延びている。

その後、ＭＯＣＶＤ で２回目の成長を行い、上記エッチングストッパ層５の 表面および上記リッジ部２０の両側面に、厚さが０．３μｍのｎ−ＡｌＩｎＰよりなる第１のｎ型ブロック膜９と厚さが０．２μｍのｎ−ＧａＡｓよりなる第２のｎ型ブロック膜１０とを積層する（図３（Ｄ））。この際、上記ＳｉＯ_２ 膜よりなるストライプマスク８上には、上記各ブロック膜９、１０は堆積しない。

次に、フォトリソグラフィでリッジ部２０の両端面付近以外となる部分に、すなわちリッジ部２０の長手方向の両端部付近を除いた中央部側にレジストマスク３０を形成する。引き続きウエットエッチングで、上記レジストマスク３０をマスクとして露出した両端面付近の第１及び第２のブロック膜９、１０を除去する（図４（Ａ））。このとき上記第１及び第２のブロック膜９、１０をリッジ部２０の第２のｐ型のクラッド層６及びｐ型のキャップ層７に対して選択的に除去することが必要であり、エッチング液としてリン酸、過酸化水素水、水の混合液を用いる。

次に、有機洗浄で上記レジストマスク３０を除去し、ＭＯＣＶＤで３回目の成長を行い、厚さが０．５μｍのｎ−ＧａＡｓよりなる第３のｎ型のブロック膜２３を形成する（図４（Ｂ））。この際、上記ＳｉＯ_２ 膜よりなるストライプマスク８上には、上記第３のブロック膜２３が堆積しない。これにより、電流ブロック層２２が形成されることになる。
引き続き、上記ストライプマスク８をウエットエッチングまたはドライエッチングで除去し、ＭＯＣＶＤで４回目の成長を行い、厚さが２μｍのｐ−ＧａＡｓよりなるｐ型コンタクト層１１を積層する。そして、ｐ型のオーミック電極１２を上記コンタクト層１１の表面に形成し、またｎ型のオーミック電極１３を上記半導体基板１の裏面に形成して、半導体レーザ素子を完成する（図４（Ｃ））。

このように製造した半導体レーザ素子は、共振器の両端面付近の電流ブロック層２２における透明な第１のブロック膜９をエッチングで除去することで、１次モード光の損失を増加してキンクレベルを上げ、高温特性を維持することができる。
また上記構成により、水平方向に広がる光を吸収するため、水平方向の光放射角を広くすることができ、アスペクト比を小さくできる。

また、光の吸収領域を光密度の高い端面付近に限定するようにしたので、動作電流の増加を抑制することができ、高温での動作を可能にできる。
また、端面付近の透明な第１のブロック膜９を除去する時に、透明な第１のブロック膜９が選択的に除去可能であるエッチング液を用いることにより、リッジ部２０の形状を損なうことなく透明な第１のブロック膜９の除去が可能となる。

＜第２実施例＞
次に、本発明の半導体レーザ素子の第２実施例について説明する。図５は本発明に係る半導体レーザ素子の第２実施例を示す断面図であり、図５（Ａ）は半導体レーザ素子の端部（図１中のＡ−Ａ線矢視断面図に対応）における断面図を示し、図５（Ｂ）は半導体レーザ素子の中央部（図１中のＢ−Ｂ線矢視断面図に対応）における断面図を示す。尚、図１及び図２に示す構成部分と同一構成部分については同一符号が付されている。

この第２実施例の場合には、図５（Ａ）に示す素子端部における断面図は、図２（Ａ）に示す素子端部の断面図と同じ構造であるが、素子中央部の断面図が異なっている。すなわち、図２（Ｂ）に示す第１実施例の場合には、電流ブロック層２２は第１、第２及び第３のｎ型のブロック膜９、１０、２３の３層で形成していたが、この図５（Ｂ）に示す第２実施例の場合には、電流ブロック層２２を、透明な第１のｎ型のブロック膜（ＡｌＩｎＰ）９と不透明な第２のｎ型のブロック膜（ＧａＡｓ）１０の２層で構成し、第３のｎ型のブロック膜（ＧａＡｓ）２３は用いていない。

このような第２実施例の半導体レーザ素子は次のようにして製造される。すなわち、図４（Ａ）における右列のＢ−Ｂ線矢視図において、レジストマスク３０の代わりに、同じパターンのＳｉＯ_２ マスクを、スパッタ、フォトリソグラフィ、ドライエッチングの工程により形成する。そして、このＳｉＯ_２ マスクをマスクとして両端面付近の第１及び第２のブロック膜９、１０をエッチングで除去する。両端面付近でこのブロック膜９、１０を除去した後、このＳｉＯ_２ マスクを除去せずに、引き続き３回目の成長をＭＯＣＶＤで行い、ｎ−ＧａＡｓよりなる第３のｎ型のブロック膜２３を端面付近にのみ形成する。この場合、ＳｉＯ_２ マスクで覆われているリッジ部２０の中央部側には第３のｎ型のブロック膜２３は堆積しない。以後は、このＳｉＯ_２ マスクを除去して、図４（Ｂ）及び図４（Ｃ）に示した工程と同様な工程を行うことにより、第２実施例の半導体レーザ素子を形成することができる。この場合にも、先の第１実施例の場合と同様な作用効果を発揮することができる。

＜第３実施例＞
次に、本発明の半導体レーザ素子の第３実施例について説明する。図６は本発明に係る半導体レーザ素子の第３実施例を示す断面図であり、図６（Ａ）は半導体レーザ素子の端部（図１中のＡ−Ａ線矢視断面図に対応）における断面図を示し、図６（Ｂ）は半導体レーザ素子の中央部（図１中のＢ−Ｂ線矢視断面図に対応）における断面図を示す。尚、図１〜図５に示す構成部分と同一構成部分については同一符号が付されている。

この第３実施例の場合には、図６（Ｂ）に示す素子中央部における断面図は、図５（Ｂ）に示す素子中央部の断面図と同じ構造であるが、素子端部の断面図が異なっている。すなわち図５（Ａ）に示す第２実施例の場合には、リッジ部２０の上面側には、第３のｎ型のブロック膜２３は設けられてはいないが、この第３実施例の場合には、図６（Ａ）に示すようにリッジ部２０の上面側にも第３のｎ型のブロック膜（ＧａＡｓ）２３が設けられている。

このような第３実施例の半導体レーザ素子は、次のようにして製造される。すなわち、この半導体レーザ素子の作製方法は図５に示した第２実施例の半導体レーザ素子の作製方法と殆ど同様であるが、両端面付近を露出させるパターンのＳｉＯ_２ マスクを形成する前に、ＳｉＯ_２ ストライプマスク８（図４（Ａ）等参照）をエッチングで除去し、その後は図５と同様の工程で作製することで、図６に示す第３実施例の半導体レーザ素子を形成することができる。

このように製造した第３実施例の半導体レーザ素子は、前述した第１及び第２実施例と同様の作用効果を発揮するのは勿論のこと、リッジ部２０の上部がｎ−ＧａＡｓよりなる第３のｎ型のブロック膜２３で覆われているために、両端面付近が電流非注入領域となり、キンクレベルの改善に更に効果的である。

＜第４実施例＞
次に、本発明の半導体レーザ素子の第４実施例について説明する。図７は本発明に係る半導体レーザ素子の第４実施例を示す断面図であり、図７（Ａ）は半導体レーザ素子の端部（図１中のＡ−Ａ線矢視断面図に対応）における断面図を示し、図７（Ｂ）は半導体レーザ素子の中央部（図１中のＢ−Ｂ線矢視断面図に対応）における断面図を示す。尚、図１〜図５に示す構成部分と同一構成部分については同一符号が付されている。

この第４実施例の場合には、図７（Ｂ）に示す素子中央部における断面図は、図５（Ｂ）に示す素子中央部の断面図と同じ構造であるが、素子端部の断面図が異なっている。すなわち、図２（Ａ）、図５（Ａ）及び図６（Ａ）に示すように、第１〜第３実施例の場合には、リッジ部２０の両端面付近では、第１及び第２のブロック膜９、１０は完全に除去されて第３のブロック膜２３単層で電流ブロック層２２を構成していたが、この第４実施例の場合には、透明な第１のｎ型のブロック膜（ＡｌＩｎＰ）９を残しており、しかもリッジ部２０（共振器）の中央部側における第１のｎ型のブロック膜の厚さＬ１よりも薄くなされた厚さＬ２の状態で設けられている。

このような第４実施例の半導体レーザ素子は、次のようにして製造される。すなわち、この半導体レーザ素子の作製方法は、図５に示した第２実施例の半導体レーザ素子の作製方法と基本的に同様であるが、両端面付近のブロック膜のエッチング工程において、両端面付近の第１のｎ型のブロック膜９を、両端面付近以外、すなわち中央部側のブロック膜より薄く残した状態となるようにエッチングで形成する。両端面付近において第１のｎ型のブロック膜９を薄くした後、このＳｉＯ_２ マスクを除去せずに、引き続き３回目の成長をＭＯＣＶＤで行い、ｎ−ＧａＡｓよりなる第３のｎ型のブロック膜２３を端面付近にのみ形成する。その後は、図５と同様の工程で作製することにより、図７に示す第４実施例の半導体レーザ素子を形成することができる。この場合にも、前述した第１及び第２実施例と同様な作用効果を発揮することができる。

尚、本発明の第１〜第４実施例ではＡｌＧａＩｎＰ系の半導体レーザ素子について述べているが、勿論この具体例に限定されるものではなく、また、本発明はＡｌＧａＡｓなど他の材料系の半導体レーザ素子に対しても適用が可能である。
また、本実施例ではｎ型を第１導電型とし、ｐ型を第２導電型として説明したが、これらの導電型が逆でもよいのは勿論である。

本発明に係る半導体レーザ素子の第１実施例を示す斜視図である。 図１においてレーザ光の放出方向に対して垂直な方向に切断した状態を示す断面図である。 第１実施例の製造方法を説明するための工程図である。 第１実施例の製造方法を説明するための工程図である。 本発明に係る半導体レーザ素子の第２実施例を示す断面図である。 本発明に係る半導体レーザ素子の第３実施例を示す断面図である。 本発明に係る半導体レーザ素子の第４実施例を示す断面図である。 従来の半導体レーザ素子の製造方法を示す工程図である。

符号の説明

１…半導体基板、２…第１導電型（ｎ型）のクラッド層（第１クラッド層）、３…活性層、４…第１の第２導電型（ｐ型）のクラッド層（第２クラッド層）、５…第２導電型のエッチングストッパ層、６…第２の第２導電型のクラッド層、７…第２導電型のキャップ層、９…第１の第１導電型のブロック膜（透過膜）、１０…第２の第１導電型のブロック膜（吸収膜）、１１…第２導電型のコンタクト層、１２…第２導電型のオーミック電極、１３…第１導電型のオーミック電極、２０…リッジ部、２２…電流ブロック層、２３…第３の第２導電型のブロック膜（吸収膜）、２４…共振器。

Claims (4)

1. 互いに平行な２つの共振器面を有する半導体レーザ素子において、
   前記共振器面と直交する表面を有する第１導電型の半導体基板と、
   前記半導体基板の前記表面上に形成される第１導電型の第１クラッド層と、
   前記第１クラッド層上に形成されてレーザ光が発生される活性層と、
   前記活性層上に形成される第２導電型の第２クラッド層と、
   前記第２クラッド層上に形成され、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部と、
   前記リッジ部との段差を埋めるように前記第２クラッド層上に形成される第１導電型の電流ブロック層とを有し、
   前記電流ブロック層は、
   前記共振器面を含む共振器面近傍領域では、前記活性層でレーザ光が発生された際に前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を吸収する吸収膜からなり、
   前記共振器面近傍領域以外の領域では、前記吸収膜と、前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を透過する透過膜とを有することを特徴とする半導体レーザ素子。
2. 互いに平行な２つの共振器面を有する半導体レーザ素子において、
   前記共振器面と直交する表面を有する第１導電型の半導体基板と、
   前記半導体基板の前記表面上に形成される第１導電型の第１クラッド層と、
   前記第１クラッド層上に形成されてレーザ光が発生される活性層と、
   前記活性層上に形成される第２導電型の第２クラッド層と、
   前記第２クラッド層上に形成され、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部と、
   前記リッジ部との段差を埋めるように前記第２クラッド層上に形成される第１導電型の電流ブロック層とを有し、
   前記電流ブロック層は、前記活性層でレーザ光が発生された際に前記活性層から前記電流ブロック層に漏れ出た前記レーザ光を吸収する吸収膜と前記レーザ光を透過する透過膜とを有し、
   前記透過膜は、前記共振器面を含む共振器面近傍領域における厚さが、前記共振器面近傍領域以外の厚さよりも薄いことを特徴とする半導体レーザ素子。
3. 互いに平行な２つの共振器面を有する半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、
   第１導電型の半導体基板の一面側に、第１導電型の第１クラッド層と、レーザ光が発生される活性層と、第２導電型の第２クラッド層とを順次形成する積層工程と、
   前記積層工程後に、前記第２クラッド層上に、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部を形成するリッジ部形成工程と、
   前記リッジ部形成工程後に、前記共振器面を含む共振器面近傍領域以外の領域に、前記リッジ部との段差を埋めるように、前記活性層でレーザ光が発生された際に前記活性層から漏れ出た前記レーザ光を透過する透過膜を形成する透過膜形成工程と、
   前記透過膜形成工程後に、少なくとも前記共振器面近傍領域に、前記活性層から漏れ出た前記レーザ光を吸収する吸収膜を形成する吸収膜形成工程と、
   を有することを特徴とする半導体レーザ素子の製造方法。
4. 互いに平行な２つの共振器面を有する半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、
   第１導電型の半導体基板の一面側に、第１導電型の第１クラッド層と、レーザ光が発生される活性層と、第２導電型の第２クラッド層とを順次形成する積層工程と、
   前記積層工程後に、前記第２クラッド層上に、前記共振器面に直交する方向に延在して前記共振器面に接する細長形状を有する第２導電型のリッジ部を形成するリッジ部形成工程と、
   前記リッジ部形成工程後に、前記リッジ部との段差を埋めるように前記第２クラッド層上に、前記活性層でレーザ光が発生された際に前記活性層から漏れ出た前記レーザ光を透過する透過膜を形成する透明膜形成工程と、
   前記透明膜形成工程後に、前記共振器面を含む共振器面近傍領域における前記透過膜をエッチングして前記透過膜の厚さを薄くするエッチング工程と、
   を有することを特徴とする半導体レーザ素子の製造方法。
   

Images