JP4317357B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4317357B2 JP4317357B2 JP2002333509A JP2002333509A JP4317357B2 JP 4317357 B2 JP4317357 B2 JP 4317357B2 JP 2002333509 A JP2002333509 A JP 2002333509A JP 2002333509 A JP2002333509 A JP 2002333509A JP 4317357 B2 JP4317357 B2 JP 4317357B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- ridge portion
- semiconductor laser
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2302/00—Amplification / lasing wavelength
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
- H01S5/0651—Mode control
- H01S5/0653—Mode suppression, e.g. specific multimode
- H01S5/0655—Single transverse or lateral mode emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
- H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、一つの半導体基板上に複数の半導体レーザが形成された半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、光ディスクの普及が進み、その記録フォーマットも多岐にわたってきている。異なる規格の光ディスクを光学的に読み取る場合には、異なる規格のレーザが必要である。例えば、ＣＤ(コンパクトディスク)とＤＶＤ(ディジタル多用途ディスク)との２種類の光ディスクを読み取るためには、発光波長が７８０nm付近の赤外レーザと発光波長が６５０nm付近の赤色レーザとが必要である。
【０００３】
その場合に、ピックアップの小型化や低価格化のために、一つのパッケージで二つの波長のレーザ光を放射することができる半導体レーザ素子の出現が求められている。
【０００４】
また、光ディスク以外にも、レーザビームプリンタや記録再型の光ディスクにおいて、一つのパッケージで二つの波長のレーザ、あるいは、同じ波長でも低出力用と高出力用との二種類のレーザを放射することができる半導体レーザ素子の出現が求められている。さらには、同じ波長で同じ出力の２ビームレーザも考えられる。
【０００５】
これらの要望に応じるために、二つの半導体レーザを一つの半導体基板上に集積する技術が開発されている。ところが、単一の半導体基板上に二つの異なる特性のレーザを形成する場合は、一度の結晶成長では実現できないことが多い。そのため、単一の半導体基板上に複数回の結晶成長を行なう方法が用いられる(例えば、特許文献１参照)。すなわち、先に、半導体基板上に一方のレーザ構造を結晶成長し、それに重ねて他方のレーザ構造を成長形成し、先に成長したレーザ構造上に後から形成されたレーザ構造を除去するのである。その際に、先に結晶成長したレーザ構造に重ねて他方のレーザ構造を成長させる場合には、１回目に結晶成長したレーザ構造を部分的にエッチングして上記半導体基板を露出させ、その上に２回目の結晶成長を行うようにしている。
【０００６】
図５に、ＧaＡs基板上にＡlＧaＡs系半導体レーザとＡlＧaＩnＰ系半導体レーザとの二つの半導体レーザを成長する場合の素子断面を示している。先ず、図５(a)に示すように、ｎ型ＧaＡs基板１上に、ｎ型ＧaＡsバッファ層２,ｎ型ＡlＧaＡs第１クラッド層３,ＡlＧaＡs第１ガイド層４,多重量子井戸活性層５,ＡlＧaＡs第２ガイド層６,ｐ型ＡlＧaＡs第２クラッド層７，ｐ型ＧaＡsコンタクト層（Ｚnドープ)８で成るＡlＧaＡs系半導体レーザ９が成長される。そして、図５（a)のごとく、ＡlＧaＡs系半導体レーザ９の一部の領域がエッチングによってｎ型ＧaＡs基板１が露出するまで除去される。
【０００７】
そうした後に、図５(b)に示すように、全面にｎ型ＧaＡsバッファ層１１,ｎ型ＡlＧaＩnＰ第１クラッド層１２,ＡlＧaＩnＰ第１ガイド層１３,多重量子井戸活性層１４,ＡlＧaＩnＰ第２ガイド層１５,ｐ型ＡlＧaＩnＰ第２クラッド層１６，ｐ型ＧaＡsコンタクト層１７で成るＡlＧaＩnＰ系半導体レーザ１８が成長される。
【０００８】
次に、図５(c)に示すように、後に形成されたＡlＧaＩnＰ系半導体レーザ１８における先に形成されたＡlＧaＡs系半導体レーザ９上に重なって形成されている領域をエッチングによって除去する。さらに、上記ｎ型ＧaＡs基板１上におけるＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８との境界部分がｎ型ＧaＡs基板１が露出するまで除去されて、上記ｎ型ＧaＡs基板１上に、ＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８とが並んで配置された半導体レーザ素子が形成される。
【０００９】
そうした後に、図６(d)に示すように、上記ＡlＧaＡs系半導体レーザ９のｐ型ＧaＡsコンタクト層８およびｐ型ＡlＧaＡs第２クラッド層７の途中までを、中央部を紙面に垂直方向に所定幅だけ残してエッチング除去して、上記中央部にストライプ状のリッジ部１０を形成する。それと同時に、ＡlＧaＩnＰ系半導体レーザ１８のｐ型ＧaＡsコンタクト層１７およびｐ型ＡlＧaＩnＰ第２クラッド層１６の途中までをエッチング除去して、中央部にストライプ状のリッジ部２０を形成する。
【００１０】
その後、図６(e)に示すように、上記ＡlＧaＡs系半導体レーザ９およびＡlＧaＩnＰ系半導体レーザ１８を含む全面に亙って、ｎ型ＧaＡs電流狭窄層２１を成長させる。そうした後、図６(f)に示すように、リッジ部１０,２０の上部と素子分離部２２とにおける不要なｎ型ＧaＡs電流狭窄層２１をエッチングによって除去し、リッジ部１０,２０のみに電流が流れるようにする。
【００１１】
その後、図６(g)に示すように、上記ＡlＧaＡs系半導体レーザ９上全面に、ｐ型ＡuＺn/Ａu電極２３を形成する。それと同時に、ＡlＧaＩnＰ系半導体レーザ１８上全面に、ｐ型ＡuＺn/Ａu電極２４を形成する。さらに、ｎ型ＧaＡs基板１の裏面全体にｎ型ＡuＧe/Ｎi電極２５を形成する。
【００１２】
こうして、図６(g)に示すように、一つのｎ型ＧaＡs基板１上にＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００１３】
【特許文献１】
特願２００２‐１１２１５５号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の単一の半導体基板上に複数回の結晶成長を行なう半導体レーザ素子の製造方法には、以下のような問題がある。すなわち、図６(e)に示すように、ｎ型ＧaＡs電流狭窄層２１は、ＡlＧaＡs系半導体レーザ９およびＡlＧaＩnＰ系半導体レーザ１８を含む全面に亙って成長されるため、ｎ型ＧaＡs電流狭窄層２１はリッジ部１０,２０上にも形成される。したがって、リッジ部２０,２１に電流が流れるように、リッジ部１０,２０上に形成されたｎ型ＧaＡs電流狭窄層２１を除去する必要がある。その場合の除去は、リッジ部１０,２０の上部および素子分離部２２以外の領域をレジストによって保護して、露出しているリッジ部１０,２０の上部および素子分離部２２のみをエッチングすることによって行う。
【００１５】
しかしながら、図７に示すように、上記リッジ部１０,２０(図ではＡlＧaＡs系半導体レーザ９側のリッジ部１０で代表している)の上部に形成される不要なｎ型ＧaＡs電流狭窄層２１は、リッジ部１０,２０の上面の幅を略底辺とする台形の形状に成長して行き、ｎ型ＧaＡs電流狭窄層２１の厚みが増すに従って台形は高くなりより三角形に近い形状になって行く。
【００１６】
そのために、図８(リッジ部１０で代表)に示すように、この三角形に近い形状の不要なｎ型ＧaＡs電流狭窄層２１をエッチングで除去する場合、エッチングは略均等に進むため、リッジ部１０,２０の上面を完全に露出させるためには、より深くエッチングする必要がある。そのために、図８(a)に示すように、リッジ部１０,２０上面の縁部に沿ったｎ型ＧaＡs電流狭窄層２１の厚みが薄い部分では、図８(b)に示すように、エッチングがｐ型第２クラッド層７,１６にまで達して、リッジ部１０,２０のｐ型第２クラッド層７,１６が露出してしまう。
【００１７】
そうすると、レーザ発光する活性層近傍が露出して、レーザ光の閉じ込めが不安定になる。また、レーザ特性も悪化するのである。尚、図８中の２６はレジストである。
【００１８】
そのために、不要なｎ型ＧaＡs電流狭窄層２１をエッチングする場合には、ｐ型第２クラッド層７,１６が露出しないようにする必要があり、上記エッチングには非常に高度な制御性を伴うのである。さらに、単一の半導体基板上に複数の半導体レーザを集積して形成する場合には、複数のリッジ部に対してエッチングの制御を同時に行う必要があり、上記不要なｎ型ＧaＡs電流狭窄層２１のエッチングが更に困難になるのである。
【００１９】
上述のような問題の対策として、図９(リッジ部１０で代表)に示すように、リッジ部１０,２０上におけるｎ型ＧaＡs電流狭窄層２１で成る台形の高さを低く抑えるために、成長させるｎ型ＧaＡs電流狭窄層２１の膜厚を薄くする方法が考えられる。ところが、ｎ型ＧaＡs電流狭窄層２１の膜厚を薄くするに従って、電流がリッジ部１０,２０外にも漏れ出して電流の閉じ込め効果がなくなってしまう。その場合には、漏れ電流が大きくなって信頼性が低下し、更にはレーザ発振が得られなくなる場合が生ずる。
【００２０】
また、図９(b)に示すように、上記リッジ部１０,２０形成時のエッチング(図６(d)参照)において、ｐ型ＧaＡsコンタクト層８,１７とｐ型第２クラッド層７,１６との組成の差によって、ｐ型ＧaＡsコンタクト層８,１７に庇のような迫り出しができる場合がある。この状態において、ＭＢＥ(分子線エピタキシー)法によってｎ型ＧaＡs電流狭窄層２１を薄く形成した場合には、図９(b)に示すように、ｐ型ＧaＡsコンタクト層８,１７における庇の裏面側には、ｎ型ＧaＡs電流狭窄層２１は成長されないことになる。その場合には、リッジ部１０,２０を構成しているｐ型ＧaＡsコンタクト層８,１７およびｐ型第２クラッド層７,１６の側面はｎ型ＧaＡs電流狭窄層２１で覆われず、図８(b)の場合と同様に、ｐ型第２クラッド層７,１６が露出してしまうという問題がある。
【００２１】
そこで、この発明の目的は、リッジ部上に形成された不要の電流狭窄層を除去する場合に、電流閉じ込め効果を失わず、ｐ型第２クラッド層を露出させず、安定して容易に形成できる複数の半導体レーザを有する半導体レーザ素子を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体レーザ素子は、
半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面とに、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面に形成された上記半導体層の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０2Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴としている。
【００２３】
上記構成によれば、上記リッジ部の上面以外の領域に形成されている上記上側のクラッド層とは異なる屈折率を有する半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。また、上記半導体層上に積層される誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。したがって、上記半導体層は電流狭窄層として機能する必要が無く、横モード制御層として機能できる範囲内で薄くすることが可能になる。
【００２４】
したがって、上記リッジ部上に形成される半導体層は略平坦となり、上記リッジ部上の不要な半導体層を除去する際のエッチングが容易になる。その結果、深いエッチングを行う必要が無く、上記リッジ部側面の上記クラッド層の露出が防止されて上記クラッド層への光の閉じ込めが安定して行われる。
【００２５】
さらに、上記誘電体膜は上記リッジ部以外に電流を流さない電流狭窄層として機能する。したがって、上記半導体層を横モード制御層として機能できる範囲内で薄くすることが可能になり、上記リッジ部上において略平坦に形成される。
【００２６】
さらに、上記誘電体膜の膜厚を上記リッジ部の高さよりも薄い０.５μm以下にしているので、上記リッジ部上の不要な半導体層を除去する際のエッチングによって容易に除去される。さらに、上記誘電体膜に十分な放熱性を持たせることができる。
【００２７】
さらに、上記半導体層は光を吸収するロスガイドとして機能するので、上記活性層に実効的な屈折率差が生ずる。したがって、上記リッジ部以外の上側のクラッド層の層厚を制御することによって、所謂自励発振レーザとして機能することが可能になる。
【００２８】
さらに、上記半導体層の層厚を上記リッジ部の高さよりも薄い２μm以下にしているので、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層がエッチングによって容易に除去される。
【００２９】
さらに、上記半導体層を高抵抗層で構成しているので、上記リッジ部に対する電流閉じ込め効果が更に向上し、より安定した発光を得ることができる。
【００３０】
また、１実施例の半導体レーザ素子では、上記誘電体膜を絶縁膜で構成している。
【００３１】
この実施例によれば、上記誘電体膜を絶縁膜で構成している。したがって、上記誘電体膜は上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００３２】
また、この発明の半導体レーザ素子は、
半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むと共に、上部に、側方に向かって突出する突出部を有するリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の両側に位置する上記上側のクラッド層の上面に、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０2Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴としている。
【００３３】
また、この発明の半導体レーザ素子の製造方法は、
上記請求項３に記載の半導体レーザ素子の製造方法であって、
上記誘電体膜を、ＣＶＤ(化学気相成長法)によって、上記リッジ部の側面と、上記リッジ部の上記突出部(上記庇)の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに成長させる
ことを特徴としている。
【００３４】
上記構成によれば、上記請求項３に記載の半導体レーザ素子を製造するに際して、上記リッジ部の側面および上記リッジ部における庇の裏面にも確実に且つ容易に上記誘電体膜が形成される。したがって、確実に上記上側のクラッド層が保護されて、レーザ発光する活性層近傍に露出する部分が無く、上記クラッド層へのレーザ光の閉じ込めが安定して行われる。こうして、レーザ特性の悪化が防止される。
【００３５】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３６】
・第１実施の形態
図１〜図３は、本実施の形態の半導体レーザ素子を製造する際における各製造工程での断面を示す。以下、図１〜図３に従って、本半導体レーザ素子の製造方法について説明する。
【００３７】
先ず、図１(a)に示すように、ｎ型ＧaＡs基板３１上に、ｎ型ＧaＡsバッファ層３２,ｎ型ＡlＧaＡs第１クラッド層３３,ＡlＧaＡs第１ガイド層３４,多重量子井戸活性層３５,ＡlＧaＡs第２ガイド層３６,ｐ型ＡlＧaＡs第２クラッド層３７およびｐ型ＧaＡsコンタクト層(Ｚnドープ)３８がＭＯＣＶＤ(有機金属気相成長)によって順次成長されて、上記半導体レーザの一例としてのＡlＧaＡs系半導体レーザ３９が形成される。こうして、１回目の結晶成長が行われる。
【００３８】
次に、図１(b)に示すように、上記ＡlＧaＡs系半導体レーザ３９の一部の領域が、エッチングによって除去される。次に、図１(c)に示すように、全面に、ｎ型ＧaＡsバッファ層４１,ｎ型ＡlＧaＩnＰ第１クラッド層４２,ＡlＧaＩnＰ第１ガイド層４３,多重量子井戸活性層４４，ＡlＧaＩnＰ第２ガイド層４５,ｐ型ＡlＧaＩnＰ第２クラッド層４６およびｐ型ＧaＡsコンタクト層４７がＭＯＣＶＤによって順次成長されて、上記半導体レーザの一例としてのＡlＧaＩnＰ系半導体レーザ４８が形成される。こうして、２回目の結晶成長が行われる。
【００３９】
尚、図１(c)においては、上記ｎ型ＧaＡs基板３１上に成長されたＡlＧaＩnＰ系半導体レーザ４８とＡlＧaＡs系半導体レーザ３９上に成長されたＡlＧaＩnＰ系半導体レーザ４８との境界で、各層が直角に折れ曲がって垂直に延在するように描かれているが、実際にはなだらかな曲線を描くように形成される。
【００４０】
次に、図２(d)に示すように、後に形成されたＡlＧaＩnＰ系半導体レーザ４８における先に形成されたＡlＧaＡs系半導体レーザ３９上に重なって形成されている領域、および、ｎ型ＧaＡs基板３１上におけるＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との境界領域４９が、ｎ型ＧaＡs基板３１が露出するまで除去されて、ｎ型ＧaＡs基板３１上に、ＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８とが並んで配置された半導体レーザ素子が形成される。
【００４１】
そうした後、図２(e)に示すように、上記ＡlＧaＡs系半導体レーザ３９におけるｐ型ＧaＡsコンタクト層３８およびｐ型ＡlＧaＡs第２クラッド層３７の途中までを、中央部を紙面に垂直方向に所定幅だけ残してエッチング除去して、上記中央部にストライプ状のリッジ部５０を形成する。同時に、ＡlＧaＩnＰ系半導体レーザ４８におけるｐ型ＧaＡsコンタクト層４７およびｐ型ＡlＧaＩnＰ第２クラッド層４６の途中までをエッチング除去して、中央部にストライプ状のリッジ部５１を形成する。
【００４２】
次に、図２(f)に示すように、上記境界領域４９を含む全面に、上記ＭＯＣＶＤあるいはＭＢＥ法によって、ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層を形成する。本実施の形態においては、このｐ型第２クラッド層３７,４６と屈折率が異なる半導体層として、ｎ型ＧaＡs層５２を形成する。その際におけるｎ型ＧaＡs層５２の成長層厚は、後に容易にエッチング除去できるように２μm以下(好ましくは０.５μm程度)にする。尚、本実施の形態においては、上記半導体層をｎ型ＧaＡs層５２で構成したが、１×１０2Ω・cm以上の高抵抗値を有するＧaＡs層で構成することも可能である。
【００４３】
次に、図２(g)に示すように、上記ｎ型ＧaＡs層５２上全面に上記誘電体膜の一例としてのＳiＮ膜５３をＰＣＶＤ(プラズマ化学気相成長法)によって形成する。その際におけるＳiＮ膜５３の膜厚は、厚くなる程放熱性が低下するため略０.５μm以下にする。尚、本実施の形態においては、上記誘電体膜をＳiＮ膜で構成したが、ＳiＯやＡlＯ等で成る絶縁膜で構成しても同様の効果を得ることができる。
【００４４】
次に、図３(h)に示すように、上記リッジ部５０,５１、および、ＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との境界領域４９、を除く領域を、レジスト５４で保護する。そして、図３(i)に示すように、リッジ部５０,５１上部および境界領域４９に形成されている不要なＳiＮ膜５３およびｎ型ＧaＡs層５２をエッチングで除去する。
【００４５】
その際に、上述したように、上記ｎ型ＧaＡs層５２は０.５μm程度に、ＳiＮ膜５３は０.５μm以下に、薄く形成されている。そのために、リッジ部５０,５１の上部においてｎ型ＧaＡs層５２およびＳiＮ膜５３は略平坦になっており、エッチングによって容易に除去できるのである。
【００４６】
ところで、上記ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層(ｎ型ＧaＡs層５２)は、第２クラッド層３７,４６に光を閉じ込める横モード制御層として機能する。また、誘電体膜(ＳiＮ膜５３)は、リッジ部５０,５１以外に電流を流さない電流狭窄層として機能する。したがって、ｐ型第２クラッド層３７,４６と屈折率が異なるｎ型ＧaＡs層５２は、光を閉じ込める機能を呈する範囲内で薄く形成することが可能になり、リッジ部５０,５１上部の不要なｎ型ＧaＡs層５２を除去する際のエッチングを容易にできるのである。
【００４７】
次に、図３(j)に示すように、上記ＡlＧaＡs系半導体レーザ３９のリッジ部５０上部とＡlＧaＩnＰ系半導体レーザ４８のリッジ部５１上部とに、ｐ型ＡuＺn/Ａu電極５５,５６を形成する。さらに、ｎ型ＧaＡs基板３１の裏面上全面にｎ型ＡuＧe/Ｎi電極５７を形成する。
【００４８】
こうして、図３(j)に示すように、一つのｎ型ＧaＡs基板３１上にＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００４９】
尚、上記ｎ型ＧaＡs層５２は、光吸収するロスガイドとして機能するために、リッジ部５０,５１以外のｐ型第２クラッド層３７,４６の層厚を制御することによって、所謂自励発振レーザも可能になる。
【００５０】
以上のごとく、本実施の形態においては、上記ＡlＧaＡs系半導体レーザ３９およびＡlＧaＩnＰ系半導体レーザ４８にリッジ部５０,５１を形成した後、ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層であるｎ型ＧaＡs層５２を２μm以下(好ましくは０.５μm程度)の薄い膜厚で形成するようにしている。したがって、上記リッジ部５０,５１の上部においてｎ型ＧaＡs層５２は略平坦であり、エッチングによって容易に除去できる。したがって、上記エッチングを深く行う必要がなく、リッジ部５０,５１のｐ型第２クラッド層３７,４６およびｐ型ＧaＡsコンタクト層３８,４７が露出するのを防止できる。
【００５１】
その結果、上記第２クラッド層３７,４６への光を閉じ込めを安定して行うことができ、レーザ特性の悪化を防止することができるのである。
【００５２】
ところが、上記ｎ型ＧaＡs層５２を薄く形成すると、電流狭窄層として機能が低下する。そこで、ｎ型ＧaＡs層５２上に誘電体膜としてＳiＮ膜５３を形成することによって、電流狭窄機能を補強するようにしている。
【００５３】
こうすることによって、効果的に電流閉じ込めを行い且つ第２クラッド層が露出していない二つの半導体レーザを有する半導体レーザ素子を、安定して容易に形成することができるのである。
【００５４】
その際に、上記ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層を、ｐ型第２クラッド層３７,４６とは逆の導電型を有するｎ型ＧaＡs層５２としている。したがって、リッジ部５０,５１に対する電流閉じ込め効果が更に向上して、より安定した発光を得ることができる。
【００５５】
尚、上記半導体層を１×１０2Ω・cm以上の高抵抗値を有するＧaＡs層で構成することも可能である。その場合には、リッジ部５０,５１に対する電流閉じ込め効果が更に向上し、より安定した発光を得ることができる。
【００５６】
・第２実施の形態
本実施の形態は、半導体レーザのリッジ部を構成するｐ型ＧaＡsコンタクト層に庇が形成される場合に関する。図４は、本実施の形態の半導体レーザ素子を製造する際における各製造工程での断面を示す。以下、図４に従って、本半導体レーザ素子の製造方法について説明する。
【００５７】
先ず、上記第１実施の形態における図１(a)〜図２(e)と同様にして、単一のｎ型ＧaＡs基板６１上に２回の結晶成長を行ってＡlＧaＡs系半導体レーザ６４およびＡlＧaＩnＰ系半導体レーザ６７を形成し、両半導体レーザ６４,６７にリッジ部６８,６９を形成する。その際に、両半導体レーザ６４,６７におけるｐ型第２クラッド層６２,６５とｐ型ＧaＡsコンタクト層６３,６６とにエッチングレートに違いがあると、リッジ部６８,６９のｐ型ＧaＡsコンタクト層６３,６６に上記側方への突出部としての庇が形成される。こうして、図４(a)の状態に至る。
【００５８】
尚、上記リッジ部６８,６９の庇は、ｐ型第２クラッド層６２,６５とｐ型ＧaＡsコンタクト層６３,６６とにおけるエッチングレートの違いによって発生するため、多少なりとも必ず発生する。特にウェットエッチングの時間が長い場合には、より顕著に庇が形成される。
【００５９】
次に、図４(b)に示すように、上記ＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との境界領域７０を含む全面に、上記ＭＢＥ法によって、ｐ型第２クラッド層６２,６５と屈折率が異なる半導体層を形成する。本実施の形態においては、このｐ型第２クラッド層６２,６５と屈折率が異なる半導体層として、ｎ型ＧaＡs層７１を形成する。その際におけるｎ型ＧaＡs層７１の成長層厚は、後に容易にエッチング除去できるように、０.５μm以下程度にする。上記ＭＢＥ法は指向性が高く、上記庇に遮られたリッジ部６８,６９側面のｐ型第２クラッド層６２,６５およびｐ型ＧaＡsコンタクト層６３,６６は、ｎ型ＧaＡs層７１によって完全に覆われない。そのために、そのままでは発光部近傍が露出した状態となってレーザ特性を悪化させることになる。
【００６０】
そこで、図４(c)に示すように、上記境界領域７０を含む全面に、上記誘電体膜の一例としてのＳiＮ膜７２を上記ＰＣＶＤによって形成する。その際におけるＳiＮ膜７２の膜厚は、厚くなる程放熱性が低下するため略０.５μm以下にする。こうすることによって、露出しているリッジ部６８,６９側面のｐ型第２クラッド層６２,６５の表面が完全に覆われる。特に、ＣＶＤ法は気相状態で成膜するために、上記庇の裏側にも確実に成膜することができるのである。
【００６１】
次に、上記リッジ部６８,６９、および、ＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との境界領域７０、を除く領域を、レジスト(図示せず)で保護する。そして、図４(d)に示すように、リッジ部６８,６９上部および境界領域７０に形成されている不要なＳiＮ膜７２およびｎ型ＧaＡs層７１をエッチングで除去する。
【００６２】
その際に、上述したように、上記ｎ型ＧaＡs層７１およびＳiＮ膜７２は０.５μm以下に薄く形成されている。そのために、リッジ部６８,６９の上部においてｎ型ＧaＡs層７１およびＳiＮ膜７２は略平坦になっており、エッチングによって容易に除去できるのである。さらに、リッジ部６８,６９側面のｐ型第２クラッド層６２,６５の表面はＳiＮ膜７２によって完全に覆われている。
【００６３】
以後、上記第１実施の形態における図３(j)と同様にして、上記ＡlＧaＡs系半導体レーザ６４のリッジ部６８上部とＡlＧaＩnＰ系半導体レーザ６７のリッジ部６９上部とに、ｐ型電極(図示せず)を形成する。さらに、ｎ型ＧaＡs基板６１の裏面上全面にｎ型電極(図示せず)を形成する。
【００６４】
こうして、一つのｎ型ＧaＡs基板６１上にＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００６５】
以上のごとく、本実施の形態においては、上記ＡlＧaＡs系半導体レーザ６４およびＡlＧaＩnＰ系半導体レーザ６７にリッジ部６８,６９を形成した後、第２クラッド層６２,６５と屈折率が異なる半導体層であるｎ型ＧaＡs層７１を０.５μm以下程度の薄い膜厚で形成するようにしている。したがって、リッジ部６８,６９の上部においてｎ型ＧaＡs層７１は略平坦であり、エッチングによって容易に除去できる。
【００６６】
ところが、上記ｎ型ＧaＡs層７１を薄く形成すると、電流狭窄層として機能が低下する。さらに、リッジ部６８,６９のｐ型ＧaＡsコンタクト層６３,６６に庇が形成されている場合には、上記庇に遮られたリッジ部６８,６９側面のｐ型第２クラッド層６２,６５は、ｎ型ＧaＡs層７１によって完全には覆われない。そこで、ｎ型ＧaＡs層７１上に誘電体膜としてＳiＮ膜７２を上記ＰＣＶＤによって形成することによって、露出しているリッジ部６８,６９側面を完全に覆うと共に、電流狭窄機能を補強するようにしている。
【００６７】
こうすることによって、上記第２クラッド層６２,６５への光を閉じ込めを安定して行うことができ、レーザ特性の悪化を防止することができ、効果的に電流閉じ込めを行うことができる二つの半導体レーザを有する半導体レーザ素子を、安定して容易に形成することができるのである。
【００６８】
尚、上記各実施の形態においては、同一の半導体基板上に２つの半導体レーザ層を形成する場合を例に説明したが、同一の半導体基板上に３つ以上の半導体レーザ層を形成する場合においてもこの発明を適用できることは言うまでもない。
【００６９】
また、この発明は、上記各実施の形態に限定されるものではなく、成長方法や結晶組成や導電型等は種々組み合わせても一向に差し支えない。
【００７０】
【発明の効果】
以上より明らかなように、この発明の半導体レーザ素子は、半導体基板上に並んで形成された複数の半導体レーザにおける上側のクラッド層の上側であって、リッジ部の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面とに、上記クラッド層とは異なる屈折率を有する半導体層および誘電体膜の夫々を、上記リッジ部の高さよりも薄い膜厚で順次積層したので、上記半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。さらに、上記誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００７１】
したがって、上記半導体層を電流狭窄層として機能させる必要は無く、横モード制御層として機能できる範囲内で薄くすることができる。そのために、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層をエッチングによって容易に除去することができる。その結果、深いエッチングによる上記リッジ部側面の上記クラッド層の露出を防止することができ、上記クラッド層への光の閉じ込めを安定して行うことができる。
【００７２】
さらに、上記半導体層は光を吸収するロスガイドとして機能するので、上記活性層に実効的な屈折率差が生ずる。したがって、上記リッジ部以外の上側のクラッド層の層厚を制御することによって、所謂自励発振レーザとして機能することが可能になる。また、上記半導体層を、１×１０2Ω・cm以上の抵抗値を有する高抵抗層で構成したので、上記リッジ部に対する電流閉じ込め効果を更に向上させ、より安定した発光を得ることができる。
【００７３】
また、この発明の半導体レーザ素子は、半導体基板上に並んで形成された複数の半導体レーザにおける上側のクラッド層の上側であって、リッジ部の両側に位置する上記上側のクラッド層の上面に、上記クラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能する半導体層を、上記リッジ部の高さよりも薄い膜厚で形成する。さらに、上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能する誘電体膜を、上記リッジ部の高さよりも薄い膜厚で積層したので、上記半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。さらに、上記誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００７４】
したがって、上記半導体層を電流狭窄層として機能させる必要は無く、横モード制御層として機能できる範囲内で薄くすることができる。そのために、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層をエッチングによって容易に除去することができる。その結果、深いエッチングによる上記リッジ部側面の上記クラッド層の露出を防止することができ、上記クラッド層への光の閉じ込めを安定して行うことができる。
【００７５】
また、上記半導体レーザ素子の製造方法においては、上記誘電体膜を、ＣＶＤによって上記リッジ部の側面と、上記リッジ部における側方への突出部(上記庇)の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに成長させるので、上記リッジ部の側面および上記リッジ部における庇の裏面が上記半導体層によって完全に覆われていない場合であっても、確実に上記上側のクラッド層を保護することができる。
【００７６】
したがって、形成された半導体レーザ素子において、レーザ発光する活性層近傍に露出する部分は無く、上記クラッド層へのレーザ光の閉じ込めを安定して行うことができる。その結果、安定したレーザ特性を得ることができる。
【図面の簡単な説明】
【図１】 この発明の半導体レーザ素子における各製造工程での断面図である。
【図２】 図１に続く各製造工程での断面図である。
【図３】 図２に続く各製造工程での断面図である。
【図４】 図１とは異なる半導体レーザ素子における各製造工程での断面図である。
【図５】 基板上に二つの半導体レーザが形成された従来の半導体レーザ素子における各製造工程での断面図である。
【図６】 図５に続く各製造工程での断面図である。
【図７】 図６における電流狭窄層の成長状態を示す図である。
【図８】 図７のごとく成長した電流狭窄層にエッチングを行った状態を示す図である。
【図９】 図６において電流狭窄層を薄く形成した場合の問題点の説明図である。
【符号の説明】
３１,６１…ｎ型ＧaＡs基板、
３２,４１…ｎ型ＧaＡsバッファ層、
３３…ｎ型ＡlＧaＡs第１クラッド層、
３４…ＡlＧaＡs第１ガイド層、
３５,４４…多重量子井戸活性層、
３６…ＡlＧaＡs第２ガイド層、
３７,６２…ｐ型ＡlＧaＡs第２クラッド層、
３８,４７,６６,６３…ｐ型ＧaＡsコンタクト層、
３９,６４…ＡlＧaＡs系半導体レーザ、
４２…ｎ型ＡlＧaＩnＰ第１クラッド層、
４３…ＡlＧaＩnＰ第１ガイド層、
４５…ＡlＧaＩnＰ第２ガイド層、
４６,６５…ｐ型ＡlＧaＩnＰ第２クラッド層、
４８,６７…ＡlＧaＩnＰ系半導体レーザ、
４９,７０…境界領域、
５０,５１,６８,６９…リッジ部、
５２,７１…ｎ型ＧaＡs層、
５３,７２…ＳiＮ膜、
５５,５６…ｐ型ＡuＺn/Ａu電極、
５７…ｎ型ＡuＧe/Ｎi電極。
【発明の属する技術分野】
この発明は、一つの半導体基板上に複数の半導体レーザが形成された半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、光ディスクの普及が進み、その記録フォーマットも多岐にわたってきている。異なる規格の光ディスクを光学的に読み取る場合には、異なる規格のレーザが必要である。例えば、ＣＤ(コンパクトディスク)とＤＶＤ(ディジタル多用途ディスク)との２種類の光ディスクを読み取るためには、発光波長が７８０nm付近の赤外レーザと発光波長が６５０nm付近の赤色レーザとが必要である。
【０００３】
その場合に、ピックアップの小型化や低価格化のために、一つのパッケージで二つの波長のレーザ光を放射することができる半導体レーザ素子の出現が求められている。
【０００４】
また、光ディスク以外にも、レーザビームプリンタや記録再型の光ディスクにおいて、一つのパッケージで二つの波長のレーザ、あるいは、同じ波長でも低出力用と高出力用との二種類のレーザを放射することができる半導体レーザ素子の出現が求められている。さらには、同じ波長で同じ出力の２ビームレーザも考えられる。
【０００５】
これらの要望に応じるために、二つの半導体レーザを一つの半導体基板上に集積する技術が開発されている。ところが、単一の半導体基板上に二つの異なる特性のレーザを形成する場合は、一度の結晶成長では実現できないことが多い。そのため、単一の半導体基板上に複数回の結晶成長を行なう方法が用いられる(例えば、特許文献１参照)。すなわち、先に、半導体基板上に一方のレーザ構造を結晶成長し、それに重ねて他方のレーザ構造を成長形成し、先に成長したレーザ構造上に後から形成されたレーザ構造を除去するのである。その際に、先に結晶成長したレーザ構造に重ねて他方のレーザ構造を成長させる場合には、１回目に結晶成長したレーザ構造を部分的にエッチングして上記半導体基板を露出させ、その上に２回目の結晶成長を行うようにしている。
【０００６】
図５に、ＧaＡs基板上にＡlＧaＡs系半導体レーザとＡlＧaＩnＰ系半導体レーザとの二つの半導体レーザを成長する場合の素子断面を示している。先ず、図５(a)に示すように、ｎ型ＧaＡs基板１上に、ｎ型ＧaＡsバッファ層２,ｎ型ＡlＧaＡs第１クラッド層３,ＡlＧaＡs第１ガイド層４,多重量子井戸活性層５,ＡlＧaＡs第２ガイド層６,ｐ型ＡlＧaＡs第２クラッド層７，ｐ型ＧaＡsコンタクト層（Ｚnドープ)８で成るＡlＧaＡs系半導体レーザ９が成長される。そして、図５（a)のごとく、ＡlＧaＡs系半導体レーザ９の一部の領域がエッチングによってｎ型ＧaＡs基板１が露出するまで除去される。
【０００７】
そうした後に、図５(b)に示すように、全面にｎ型ＧaＡsバッファ層１１,ｎ型ＡlＧaＩnＰ第１クラッド層１２,ＡlＧaＩnＰ第１ガイド層１３,多重量子井戸活性層１４,ＡlＧaＩnＰ第２ガイド層１５,ｐ型ＡlＧaＩnＰ第２クラッド層１６，ｐ型ＧaＡsコンタクト層１７で成るＡlＧaＩnＰ系半導体レーザ１８が成長される。
【０００８】
次に、図５(c)に示すように、後に形成されたＡlＧaＩnＰ系半導体レーザ１８における先に形成されたＡlＧaＡs系半導体レーザ９上に重なって形成されている領域をエッチングによって除去する。さらに、上記ｎ型ＧaＡs基板１上におけるＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８との境界部分がｎ型ＧaＡs基板１が露出するまで除去されて、上記ｎ型ＧaＡs基板１上に、ＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８とが並んで配置された半導体レーザ素子が形成される。
【０００９】
そうした後に、図６(d)に示すように、上記ＡlＧaＡs系半導体レーザ９のｐ型ＧaＡsコンタクト層８およびｐ型ＡlＧaＡs第２クラッド層７の途中までを、中央部を紙面に垂直方向に所定幅だけ残してエッチング除去して、上記中央部にストライプ状のリッジ部１０を形成する。それと同時に、ＡlＧaＩnＰ系半導体レーザ１８のｐ型ＧaＡsコンタクト層１７およびｐ型ＡlＧaＩnＰ第２クラッド層１６の途中までをエッチング除去して、中央部にストライプ状のリッジ部２０を形成する。
【００１０】
その後、図６(e)に示すように、上記ＡlＧaＡs系半導体レーザ９およびＡlＧaＩnＰ系半導体レーザ１８を含む全面に亙って、ｎ型ＧaＡs電流狭窄層２１を成長させる。そうした後、図６(f)に示すように、リッジ部１０,２０の上部と素子分離部２２とにおける不要なｎ型ＧaＡs電流狭窄層２１をエッチングによって除去し、リッジ部１０,２０のみに電流が流れるようにする。
【００１１】
その後、図６(g)に示すように、上記ＡlＧaＡs系半導体レーザ９上全面に、ｐ型ＡuＺn/Ａu電極２３を形成する。それと同時に、ＡlＧaＩnＰ系半導体レーザ１８上全面に、ｐ型ＡuＺn/Ａu電極２４を形成する。さらに、ｎ型ＧaＡs基板１の裏面全体にｎ型ＡuＧe/Ｎi電極２５を形成する。
【００１２】
こうして、図６(g)に示すように、一つのｎ型ＧaＡs基板１上にＡlＧaＡs系半導体レーザ９とＡlＧaＩnＰ系半導体レーザ１８との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００１３】
【特許文献１】
特願２００２‐１１２１５５号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の単一の半導体基板上に複数回の結晶成長を行なう半導体レーザ素子の製造方法には、以下のような問題がある。すなわち、図６(e)に示すように、ｎ型ＧaＡs電流狭窄層２１は、ＡlＧaＡs系半導体レーザ９およびＡlＧaＩnＰ系半導体レーザ１８を含む全面に亙って成長されるため、ｎ型ＧaＡs電流狭窄層２１はリッジ部１０,２０上にも形成される。したがって、リッジ部２０,２１に電流が流れるように、リッジ部１０,２０上に形成されたｎ型ＧaＡs電流狭窄層２１を除去する必要がある。その場合の除去は、リッジ部１０,２０の上部および素子分離部２２以外の領域をレジストによって保護して、露出しているリッジ部１０,２０の上部および素子分離部２２のみをエッチングすることによって行う。
【００１５】
しかしながら、図７に示すように、上記リッジ部１０,２０(図ではＡlＧaＡs系半導体レーザ９側のリッジ部１０で代表している)の上部に形成される不要なｎ型ＧaＡs電流狭窄層２１は、リッジ部１０,２０の上面の幅を略底辺とする台形の形状に成長して行き、ｎ型ＧaＡs電流狭窄層２１の厚みが増すに従って台形は高くなりより三角形に近い形状になって行く。
【００１６】
そのために、図８(リッジ部１０で代表)に示すように、この三角形に近い形状の不要なｎ型ＧaＡs電流狭窄層２１をエッチングで除去する場合、エッチングは略均等に進むため、リッジ部１０,２０の上面を完全に露出させるためには、より深くエッチングする必要がある。そのために、図８(a)に示すように、リッジ部１０,２０上面の縁部に沿ったｎ型ＧaＡs電流狭窄層２１の厚みが薄い部分では、図８(b)に示すように、エッチングがｐ型第２クラッド層７,１６にまで達して、リッジ部１０,２０のｐ型第２クラッド層７,１６が露出してしまう。
【００１７】
そうすると、レーザ発光する活性層近傍が露出して、レーザ光の閉じ込めが不安定になる。また、レーザ特性も悪化するのである。尚、図８中の２６はレジストである。
【００１８】
そのために、不要なｎ型ＧaＡs電流狭窄層２１をエッチングする場合には、ｐ型第２クラッド層７,１６が露出しないようにする必要があり、上記エッチングには非常に高度な制御性を伴うのである。さらに、単一の半導体基板上に複数の半導体レーザを集積して形成する場合には、複数のリッジ部に対してエッチングの制御を同時に行う必要があり、上記不要なｎ型ＧaＡs電流狭窄層２１のエッチングが更に困難になるのである。
【００１９】
上述のような問題の対策として、図９(リッジ部１０で代表)に示すように、リッジ部１０,２０上におけるｎ型ＧaＡs電流狭窄層２１で成る台形の高さを低く抑えるために、成長させるｎ型ＧaＡs電流狭窄層２１の膜厚を薄くする方法が考えられる。ところが、ｎ型ＧaＡs電流狭窄層２１の膜厚を薄くするに従って、電流がリッジ部１０,２０外にも漏れ出して電流の閉じ込め効果がなくなってしまう。その場合には、漏れ電流が大きくなって信頼性が低下し、更にはレーザ発振が得られなくなる場合が生ずる。
【００２０】
また、図９(b)に示すように、上記リッジ部１０,２０形成時のエッチング(図６(d)参照)において、ｐ型ＧaＡsコンタクト層８,１７とｐ型第２クラッド層７,１６との組成の差によって、ｐ型ＧaＡsコンタクト層８,１７に庇のような迫り出しができる場合がある。この状態において、ＭＢＥ(分子線エピタキシー)法によってｎ型ＧaＡs電流狭窄層２１を薄く形成した場合には、図９(b)に示すように、ｐ型ＧaＡsコンタクト層８,１７における庇の裏面側には、ｎ型ＧaＡs電流狭窄層２１は成長されないことになる。その場合には、リッジ部１０,２０を構成しているｐ型ＧaＡsコンタクト層８,１７およびｐ型第２クラッド層７,１６の側面はｎ型ＧaＡs電流狭窄層２１で覆われず、図８(b)の場合と同様に、ｐ型第２クラッド層７,１６が露出してしまうという問題がある。
【００２１】
そこで、この発明の目的は、リッジ部上に形成された不要の電流狭窄層を除去する場合に、電流閉じ込め効果を失わず、ｐ型第２クラッド層を露出させず、安定して容易に形成できる複数の半導体レーザを有する半導体レーザ素子を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体レーザ素子は、
半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面とに、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面に形成された上記半導体層の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０2Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴としている。
【００２３】
上記構成によれば、上記リッジ部の上面以外の領域に形成されている上記上側のクラッド層とは異なる屈折率を有する半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。また、上記半導体層上に積層される誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。したがって、上記半導体層は電流狭窄層として機能する必要が無く、横モード制御層として機能できる範囲内で薄くすることが可能になる。
【００２４】
したがって、上記リッジ部上に形成される半導体層は略平坦となり、上記リッジ部上の不要な半導体層を除去する際のエッチングが容易になる。その結果、深いエッチングを行う必要が無く、上記リッジ部側面の上記クラッド層の露出が防止されて上記クラッド層への光の閉じ込めが安定して行われる。
【００２５】
さらに、上記誘電体膜は上記リッジ部以外に電流を流さない電流狭窄層として機能する。したがって、上記半導体層を横モード制御層として機能できる範囲内で薄くすることが可能になり、上記リッジ部上において略平坦に形成される。
【００２６】
さらに、上記誘電体膜の膜厚を上記リッジ部の高さよりも薄い０.５μm以下にしているので、上記リッジ部上の不要な半導体層を除去する際のエッチングによって容易に除去される。さらに、上記誘電体膜に十分な放熱性を持たせることができる。
【００２７】
さらに、上記半導体層は光を吸収するロスガイドとして機能するので、上記活性層に実効的な屈折率差が生ずる。したがって、上記リッジ部以外の上側のクラッド層の層厚を制御することによって、所謂自励発振レーザとして機能することが可能になる。
【００２８】
さらに、上記半導体層の層厚を上記リッジ部の高さよりも薄い２μm以下にしているので、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層がエッチングによって容易に除去される。
【００２９】
さらに、上記半導体層を高抵抗層で構成しているので、上記リッジ部に対する電流閉じ込め効果が更に向上し、より安定した発光を得ることができる。
【００３０】
また、１実施例の半導体レーザ素子では、上記誘電体膜を絶縁膜で構成している。
【００３１】
この実施例によれば、上記誘電体膜を絶縁膜で構成している。したがって、上記誘電体膜は上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００３２】
また、この発明の半導体レーザ素子は、
半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むと共に、上部に、側方に向かって突出する突出部を有するリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の両側に位置する上記上側のクラッド層の上面に、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０2Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴としている。
【００３３】
また、この発明の半導体レーザ素子の製造方法は、
上記請求項３に記載の半導体レーザ素子の製造方法であって、
上記誘電体膜を、ＣＶＤ(化学気相成長法)によって、上記リッジ部の側面と、上記リッジ部の上記突出部(上記庇)の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに成長させる
ことを特徴としている。
【００３４】
上記構成によれば、上記請求項３に記載の半導体レーザ素子を製造するに際して、上記リッジ部の側面および上記リッジ部における庇の裏面にも確実に且つ容易に上記誘電体膜が形成される。したがって、確実に上記上側のクラッド層が保護されて、レーザ発光する活性層近傍に露出する部分が無く、上記クラッド層へのレーザ光の閉じ込めが安定して行われる。こうして、レーザ特性の悪化が防止される。
【００３５】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３６】
・第１実施の形態
図１〜図３は、本実施の形態の半導体レーザ素子を製造する際における各製造工程での断面を示す。以下、図１〜図３に従って、本半導体レーザ素子の製造方法について説明する。
【００３７】
先ず、図１(a)に示すように、ｎ型ＧaＡs基板３１上に、ｎ型ＧaＡsバッファ層３２,ｎ型ＡlＧaＡs第１クラッド層３３,ＡlＧaＡs第１ガイド層３４,多重量子井戸活性層３５,ＡlＧaＡs第２ガイド層３６,ｐ型ＡlＧaＡs第２クラッド層３７およびｐ型ＧaＡsコンタクト層(Ｚnドープ)３８がＭＯＣＶＤ(有機金属気相成長)によって順次成長されて、上記半導体レーザの一例としてのＡlＧaＡs系半導体レーザ３９が形成される。こうして、１回目の結晶成長が行われる。
【００３８】
次に、図１(b)に示すように、上記ＡlＧaＡs系半導体レーザ３９の一部の領域が、エッチングによって除去される。次に、図１(c)に示すように、全面に、ｎ型ＧaＡsバッファ層４１,ｎ型ＡlＧaＩnＰ第１クラッド層４２,ＡlＧaＩnＰ第１ガイド層４３,多重量子井戸活性層４４，ＡlＧaＩnＰ第２ガイド層４５,ｐ型ＡlＧaＩnＰ第２クラッド層４６およびｐ型ＧaＡsコンタクト層４７がＭＯＣＶＤによって順次成長されて、上記半導体レーザの一例としてのＡlＧaＩnＰ系半導体レーザ４８が形成される。こうして、２回目の結晶成長が行われる。
【００３９】
尚、図１(c)においては、上記ｎ型ＧaＡs基板３１上に成長されたＡlＧaＩnＰ系半導体レーザ４８とＡlＧaＡs系半導体レーザ３９上に成長されたＡlＧaＩnＰ系半導体レーザ４８との境界で、各層が直角に折れ曲がって垂直に延在するように描かれているが、実際にはなだらかな曲線を描くように形成される。
【００４０】
次に、図２(d)に示すように、後に形成されたＡlＧaＩnＰ系半導体レーザ４８における先に形成されたＡlＧaＡs系半導体レーザ３９上に重なって形成されている領域、および、ｎ型ＧaＡs基板３１上におけるＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との境界領域４９が、ｎ型ＧaＡs基板３１が露出するまで除去されて、ｎ型ＧaＡs基板３１上に、ＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８とが並んで配置された半導体レーザ素子が形成される。
【００４１】
そうした後、図２(e)に示すように、上記ＡlＧaＡs系半導体レーザ３９におけるｐ型ＧaＡsコンタクト層３８およびｐ型ＡlＧaＡs第２クラッド層３７の途中までを、中央部を紙面に垂直方向に所定幅だけ残してエッチング除去して、上記中央部にストライプ状のリッジ部５０を形成する。同時に、ＡlＧaＩnＰ系半導体レーザ４８におけるｐ型ＧaＡsコンタクト層４７およびｐ型ＡlＧaＩnＰ第２クラッド層４６の途中までをエッチング除去して、中央部にストライプ状のリッジ部５１を形成する。
【００４２】
次に、図２(f)に示すように、上記境界領域４９を含む全面に、上記ＭＯＣＶＤあるいはＭＢＥ法によって、ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層を形成する。本実施の形態においては、このｐ型第２クラッド層３７,４６と屈折率が異なる半導体層として、ｎ型ＧaＡs層５２を形成する。その際におけるｎ型ＧaＡs層５２の成長層厚は、後に容易にエッチング除去できるように２μm以下(好ましくは０.５μm程度)にする。尚、本実施の形態においては、上記半導体層をｎ型ＧaＡs層５２で構成したが、１×１０2Ω・cm以上の高抵抗値を有するＧaＡs層で構成することも可能である。
【００４３】
次に、図２(g)に示すように、上記ｎ型ＧaＡs層５２上全面に上記誘電体膜の一例としてのＳiＮ膜５３をＰＣＶＤ(プラズマ化学気相成長法)によって形成する。その際におけるＳiＮ膜５３の膜厚は、厚くなる程放熱性が低下するため略０.５μm以下にする。尚、本実施の形態においては、上記誘電体膜をＳiＮ膜で構成したが、ＳiＯやＡlＯ等で成る絶縁膜で構成しても同様の効果を得ることができる。
【００４４】
次に、図３(h)に示すように、上記リッジ部５０,５１、および、ＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との境界領域４９、を除く領域を、レジスト５４で保護する。そして、図３(i)に示すように、リッジ部５０,５１上部および境界領域４９に形成されている不要なＳiＮ膜５３およびｎ型ＧaＡs層５２をエッチングで除去する。
【００４５】
その際に、上述したように、上記ｎ型ＧaＡs層５２は０.５μm程度に、ＳiＮ膜５３は０.５μm以下に、薄く形成されている。そのために、リッジ部５０,５１の上部においてｎ型ＧaＡs層５２およびＳiＮ膜５３は略平坦になっており、エッチングによって容易に除去できるのである。
【００４６】
ところで、上記ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層(ｎ型ＧaＡs層５２)は、第２クラッド層３７,４６に光を閉じ込める横モード制御層として機能する。また、誘電体膜(ＳiＮ膜５３)は、リッジ部５０,５１以外に電流を流さない電流狭窄層として機能する。したがって、ｐ型第２クラッド層３７,４６と屈折率が異なるｎ型ＧaＡs層５２は、光を閉じ込める機能を呈する範囲内で薄く形成することが可能になり、リッジ部５０,５１上部の不要なｎ型ＧaＡs層５２を除去する際のエッチングを容易にできるのである。
【００４７】
次に、図３(j)に示すように、上記ＡlＧaＡs系半導体レーザ３９のリッジ部５０上部とＡlＧaＩnＰ系半導体レーザ４８のリッジ部５１上部とに、ｐ型ＡuＺn/Ａu電極５５,５６を形成する。さらに、ｎ型ＧaＡs基板３１の裏面上全面にｎ型ＡuＧe/Ｎi電極５７を形成する。
【００４８】
こうして、図３(j)に示すように、一つのｎ型ＧaＡs基板３１上にＡlＧaＡs系半導体レーザ３９とＡlＧaＩnＰ系半導体レーザ４８との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００４９】
尚、上記ｎ型ＧaＡs層５２は、光吸収するロスガイドとして機能するために、リッジ部５０,５１以外のｐ型第２クラッド層３７,４６の層厚を制御することによって、所謂自励発振レーザも可能になる。
【００５０】
以上のごとく、本実施の形態においては、上記ＡlＧaＡs系半導体レーザ３９およびＡlＧaＩnＰ系半導体レーザ４８にリッジ部５０,５１を形成した後、ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層であるｎ型ＧaＡs層５２を２μm以下(好ましくは０.５μm程度)の薄い膜厚で形成するようにしている。したがって、上記リッジ部５０,５１の上部においてｎ型ＧaＡs層５２は略平坦であり、エッチングによって容易に除去できる。したがって、上記エッチングを深く行う必要がなく、リッジ部５０,５１のｐ型第２クラッド層３７,４６およびｐ型ＧaＡsコンタクト層３８,４７が露出するのを防止できる。
【００５１】
その結果、上記第２クラッド層３７,４６への光を閉じ込めを安定して行うことができ、レーザ特性の悪化を防止することができるのである。
【００５２】
ところが、上記ｎ型ＧaＡs層５２を薄く形成すると、電流狭窄層として機能が低下する。そこで、ｎ型ＧaＡs層５２上に誘電体膜としてＳiＮ膜５３を形成することによって、電流狭窄機能を補強するようにしている。
【００５３】
こうすることによって、効果的に電流閉じ込めを行い且つ第２クラッド層が露出していない二つの半導体レーザを有する半導体レーザ素子を、安定して容易に形成することができるのである。
【００５４】
その際に、上記ｐ型第２クラッド層３７,４６と屈折率が異なる半導体層を、ｐ型第２クラッド層３７,４６とは逆の導電型を有するｎ型ＧaＡs層５２としている。したがって、リッジ部５０,５１に対する電流閉じ込め効果が更に向上して、より安定した発光を得ることができる。
【００５５】
尚、上記半導体層を１×１０2Ω・cm以上の高抵抗値を有するＧaＡs層で構成することも可能である。その場合には、リッジ部５０,５１に対する電流閉じ込め効果が更に向上し、より安定した発光を得ることができる。
【００５６】
・第２実施の形態
本実施の形態は、半導体レーザのリッジ部を構成するｐ型ＧaＡsコンタクト層に庇が形成される場合に関する。図４は、本実施の形態の半導体レーザ素子を製造する際における各製造工程での断面を示す。以下、図４に従って、本半導体レーザ素子の製造方法について説明する。
【００５７】
先ず、上記第１実施の形態における図１(a)〜図２(e)と同様にして、単一のｎ型ＧaＡs基板６１上に２回の結晶成長を行ってＡlＧaＡs系半導体レーザ６４およびＡlＧaＩnＰ系半導体レーザ６７を形成し、両半導体レーザ６４,６７にリッジ部６８,６９を形成する。その際に、両半導体レーザ６４,６７におけるｐ型第２クラッド層６２,６５とｐ型ＧaＡsコンタクト層６３,６６とにエッチングレートに違いがあると、リッジ部６８,６９のｐ型ＧaＡsコンタクト層６３,６６に上記側方への突出部としての庇が形成される。こうして、図４(a)の状態に至る。
【００５８】
尚、上記リッジ部６８,６９の庇は、ｐ型第２クラッド層６２,６５とｐ型ＧaＡsコンタクト層６３,６６とにおけるエッチングレートの違いによって発生するため、多少なりとも必ず発生する。特にウェットエッチングの時間が長い場合には、より顕著に庇が形成される。
【００５９】
次に、図４(b)に示すように、上記ＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との境界領域７０を含む全面に、上記ＭＢＥ法によって、ｐ型第２クラッド層６２,６５と屈折率が異なる半導体層を形成する。本実施の形態においては、このｐ型第２クラッド層６２,６５と屈折率が異なる半導体層として、ｎ型ＧaＡs層７１を形成する。その際におけるｎ型ＧaＡs層７１の成長層厚は、後に容易にエッチング除去できるように、０.５μm以下程度にする。上記ＭＢＥ法は指向性が高く、上記庇に遮られたリッジ部６８,６９側面のｐ型第２クラッド層６２,６５およびｐ型ＧaＡsコンタクト層６３,６６は、ｎ型ＧaＡs層７１によって完全に覆われない。そのために、そのままでは発光部近傍が露出した状態となってレーザ特性を悪化させることになる。
【００６０】
そこで、図４(c)に示すように、上記境界領域７０を含む全面に、上記誘電体膜の一例としてのＳiＮ膜７２を上記ＰＣＶＤによって形成する。その際におけるＳiＮ膜７２の膜厚は、厚くなる程放熱性が低下するため略０.５μm以下にする。こうすることによって、露出しているリッジ部６８,６９側面のｐ型第２クラッド層６２,６５の表面が完全に覆われる。特に、ＣＶＤ法は気相状態で成膜するために、上記庇の裏側にも確実に成膜することができるのである。
【００６１】
次に、上記リッジ部６８,６９、および、ＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との境界領域７０、を除く領域を、レジスト(図示せず)で保護する。そして、図４(d)に示すように、リッジ部６８,６９上部および境界領域７０に形成されている不要なＳiＮ膜７２およびｎ型ＧaＡs層７１をエッチングで除去する。
【００６２】
その際に、上述したように、上記ｎ型ＧaＡs層７１およびＳiＮ膜７２は０.５μm以下に薄く形成されている。そのために、リッジ部６８,６９の上部においてｎ型ＧaＡs層７１およびＳiＮ膜７２は略平坦になっており、エッチングによって容易に除去できるのである。さらに、リッジ部６８,６９側面のｐ型第２クラッド層６２,６５の表面はＳiＮ膜７２によって完全に覆われている。
【００６３】
以後、上記第１実施の形態における図３(j)と同様にして、上記ＡlＧaＡs系半導体レーザ６４のリッジ部６８上部とＡlＧaＩnＰ系半導体レーザ６７のリッジ部６９上部とに、ｐ型電極(図示せず)を形成する。さらに、ｎ型ＧaＡs基板６１の裏面上全面にｎ型電極(図示せず)を形成する。
【００６４】
こうして、一つのｎ型ＧaＡs基板６１上にＡlＧaＡs系半導体レーザ６４とＡlＧaＩnＰ系半導体レーザ６７との二つの半導体レーザが集積された半導体レーザ素子が形成されるのである。
【００６５】
以上のごとく、本実施の形態においては、上記ＡlＧaＡs系半導体レーザ６４およびＡlＧaＩnＰ系半導体レーザ６７にリッジ部６８,６９を形成した後、第２クラッド層６２,６５と屈折率が異なる半導体層であるｎ型ＧaＡs層７１を０.５μm以下程度の薄い膜厚で形成するようにしている。したがって、リッジ部６８,６９の上部においてｎ型ＧaＡs層７１は略平坦であり、エッチングによって容易に除去できる。
【００６６】
ところが、上記ｎ型ＧaＡs層７１を薄く形成すると、電流狭窄層として機能が低下する。さらに、リッジ部６８,６９のｐ型ＧaＡsコンタクト層６３,６６に庇が形成されている場合には、上記庇に遮られたリッジ部６８,６９側面のｐ型第２クラッド層６２,６５は、ｎ型ＧaＡs層７１によって完全には覆われない。そこで、ｎ型ＧaＡs層７１上に誘電体膜としてＳiＮ膜７２を上記ＰＣＶＤによって形成することによって、露出しているリッジ部６８,６９側面を完全に覆うと共に、電流狭窄機能を補強するようにしている。
【００６７】
こうすることによって、上記第２クラッド層６２,６５への光を閉じ込めを安定して行うことができ、レーザ特性の悪化を防止することができ、効果的に電流閉じ込めを行うことができる二つの半導体レーザを有する半導体レーザ素子を、安定して容易に形成することができるのである。
【００６８】
尚、上記各実施の形態においては、同一の半導体基板上に２つの半導体レーザ層を形成する場合を例に説明したが、同一の半導体基板上に３つ以上の半導体レーザ層を形成する場合においてもこの発明を適用できることは言うまでもない。
【００６９】
また、この発明は、上記各実施の形態に限定されるものではなく、成長方法や結晶組成や導電型等は種々組み合わせても一向に差し支えない。
【００７０】
【発明の効果】
以上より明らかなように、この発明の半導体レーザ素子は、半導体基板上に並んで形成された複数の半導体レーザにおける上側のクラッド層の上側であって、リッジ部の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面とに、上記クラッド層とは異なる屈折率を有する半導体層および誘電体膜の夫々を、上記リッジ部の高さよりも薄い膜厚で順次積層したので、上記半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。さらに、上記誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００７１】
したがって、上記半導体層を電流狭窄層として機能させる必要は無く、横モード制御層として機能できる範囲内で薄くすることができる。そのために、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層をエッチングによって容易に除去することができる。その結果、深いエッチングによる上記リッジ部側面の上記クラッド層の露出を防止することができ、上記クラッド層への光の閉じ込めを安定して行うことができる。
【００７２】
さらに、上記半導体層は光を吸収するロスガイドとして機能するので、上記活性層に実効的な屈折率差が生ずる。したがって、上記リッジ部以外の上側のクラッド層の層厚を制御することによって、所謂自励発振レーザとして機能することが可能になる。また、上記半導体層を、１×１０2Ω・cm以上の抵抗値を有する高抵抗層で構成したので、上記リッジ部に対する電流閉じ込め効果を更に向上させ、より安定した発光を得ることができる。
【００７３】
また、この発明の半導体レーザ素子は、半導体基板上に並んで形成された複数の半導体レーザにおける上側のクラッド層の上側であって、リッジ部の両側に位置する上記上側のクラッド層の上面に、上記クラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能する半導体層を、上記リッジ部の高さよりも薄い膜厚で形成する。さらに、上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能する誘電体膜を、上記リッジ部の高さよりも薄い膜厚で積層したので、上記半導体層は、上記クラッド層に光を閉じ込める横モード制御層として機能する。さらに、上記誘電体膜は、上記リッジ部以外に電流を流さない電流狭窄層として機能する。
【００７４】
したがって、上記半導体層を電流狭窄層として機能させる必要は無く、横モード制御層として機能できる範囲内で薄くすることができる。そのために、上記リッジ部上に形成される上記半導体層は略平坦となり、上記リッジ部上の不要な半導体層をエッチングによって容易に除去することができる。その結果、深いエッチングによる上記リッジ部側面の上記クラッド層の露出を防止することができ、上記クラッド層への光の閉じ込めを安定して行うことができる。
【００７５】
また、上記半導体レーザ素子の製造方法においては、上記誘電体膜を、ＣＶＤによって上記リッジ部の側面と、上記リッジ部における側方への突出部(上記庇)の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに成長させるので、上記リッジ部の側面および上記リッジ部における庇の裏面が上記半導体層によって完全に覆われていない場合であっても、確実に上記上側のクラッド層を保護することができる。
【００７６】
したがって、形成された半導体レーザ素子において、レーザ発光する活性層近傍に露出する部分は無く、上記クラッド層へのレーザ光の閉じ込めを安定して行うことができる。その結果、安定したレーザ特性を得ることができる。
【図面の簡単な説明】
【図１】 この発明の半導体レーザ素子における各製造工程での断面図である。
【図２】 図１に続く各製造工程での断面図である。
【図３】 図２に続く各製造工程での断面図である。
【図４】 図１とは異なる半導体レーザ素子における各製造工程での断面図である。
【図５】 基板上に二つの半導体レーザが形成された従来の半導体レーザ素子における各製造工程での断面図である。
【図６】 図５に続く各製造工程での断面図である。
【図７】 図６における電流狭窄層の成長状態を示す図である。
【図８】 図７のごとく成長した電流狭窄層にエッチングを行った状態を示す図である。
【図９】 図６において電流狭窄層を薄く形成した場合の問題点の説明図である。
【符号の説明】
３１,６１…ｎ型ＧaＡs基板、
３２,４１…ｎ型ＧaＡsバッファ層、
３３…ｎ型ＡlＧaＡs第１クラッド層、
３４…ＡlＧaＡs第１ガイド層、
３５,４４…多重量子井戸活性層、
３６…ＡlＧaＡs第２ガイド層、
３７,６２…ｐ型ＡlＧaＡs第２クラッド層、
３８,４７,６６,６３…ｐ型ＧaＡsコンタクト層、
３９,６４…ＡlＧaＡs系半導体レーザ、
４２…ｎ型ＡlＧaＩnＰ第１クラッド層、
４３…ＡlＧaＩnＰ第１ガイド層、
４５…ＡlＧaＩnＰ第２ガイド層、
４６,６５…ｐ型ＡlＧaＩnＰ第２クラッド層、
４８,６７…ＡlＧaＩnＰ系半導体レーザ、
４９,７０…境界領域、
５０,５１,６８,６９…リッジ部、
５２,７１…ｎ型ＧaＡs層、
５３,７２…ＳiＮ膜、
５５,５６…ｐ型ＡuＺn/Ａu電極、
５７…ｎ型ＡuＧe/Ｎi電極。
Claims (4)
- 半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面とに、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面に形成された上記半導体層の側面と上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０2Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴とする半導体レーザ素子。 - 請求項１に記載の半導体レーザ素子において、
上記誘電体膜は、絶縁膜であることを特徴とする半導体レーザ素子。 - 半導体基板上に、複数の半導体レーザが並んで形成された半導体レーザ素子において、
上記各半導体レーザは、上側のクラッド層上に、この上側のクラッド層を含むと共に、上部に、側方に向かって突出する突出部を有するリッジ部を有し、
上記各半導体レーザにおける上記リッジ部の両側に位置する上記上側のクラッド層の上面に、上記上側のクラッド層とは異なる屈折率を有して、活性層からの光を吸収して上記リッジ内に光を閉じ込めるロスガイドとして機能すると共に、上記リッジ部の高さよりも薄い２μm以下の膜厚を有する半導体層が形成されており、
上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに、上記リッジ部以外の部分に電流を流さない電流狭窄層として機能すると共に、上記リッジ部の高さよりも薄い０.５μm以下の膜厚を有する誘電体膜が積層されており、
上記半導体層は、１×１０ 2 Ω・cm以上の抵抗値を有する高抵抗層である
ことを特徴とする半導体レーザ素子。 - 請求項３に記載の半導体レーザ素子の製造方法であって、
上記誘電体膜を、化学気相成長法によって、上記リッジ部の側面と、上記リッジ部の上記突出部の下面と、上記リッジ部の両側に位置する上記上側のクラッド層の上面に形成された上記半導体層の上面とに成長させる
ことを特徴とする半導体レーザ素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333509A JP4317357B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体レーザ素子およびその製造方法 |
| US10/715,025 US7180925B2 (en) | 2002-11-18 | 2003-11-18 | Semiconductor laser device and manufacturing method therefor |
| CNB2003101163614A CN1306666C (zh) | 2002-11-18 | 2003-11-18 | 半导体激光器设备及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333509A JP4317357B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172199A JP2004172199A (ja) | 2004-06-17 |
| JP4317357B2 true JP4317357B2 (ja) | 2009-08-19 |
Family
ID=32321700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333509A Expired - Fee Related JP4317357B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体レーザ素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7180925B2 (ja) |
| JP (1) | JP4317357B2 (ja) |
| CN (1) | CN1306666C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4326297B2 (ja) * | 2003-09-30 | 2009-09-02 | シャープ株式会社 | モノリシック多波長レーザ素子およびその製造方法 |
| JP2006303052A (ja) * | 2005-04-19 | 2006-11-02 | Nec Electronics Corp | 半導体レーザ装置及び半導体レーザ装置の製造方法 |
| KR101191888B1 (ko) | 2006-05-04 | 2012-10-16 | 엘지전자 주식회사 | 반도체 레이저 다이오드의 제조 방법 |
| JP4295776B2 (ja) | 2006-08-11 | 2009-07-15 | パナソニック株式会社 | 半導体レーザ装置及びその製造方法 |
| JP5005300B2 (ja) * | 2006-09-07 | 2012-08-22 | パナソニック株式会社 | 半導体レーザ装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963572A (en) * | 1995-12-28 | 1999-10-05 | Sanyo Electric Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
| JPH09237933A (ja) * | 1996-02-29 | 1997-09-09 | Mitsubishi Electric Corp | 半導体レーザ，及びその製造方法 |
| JP3742203B2 (ja) * | 1996-09-09 | 2006-02-01 | 株式会社東芝 | 半導体レーザ |
| US6031858A (en) * | 1996-09-09 | 2000-02-29 | Kabushiki Kaisha Toshiba | Semiconductor laser and method of fabricating same |
| JP2000124549A (ja) * | 1998-10-15 | 2000-04-28 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| JP2000133877A (ja) * | 1998-10-27 | 2000-05-12 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| JP3487251B2 (ja) | 1999-03-04 | 2004-01-13 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP2001044561A (ja) | 1999-08-03 | 2001-02-16 | Sony Corp | 半導体レーザアレイ及びその作製方法 |
| JP3862894B2 (ja) | 1999-08-18 | 2006-12-27 | 株式会社東芝 | 半導体レーザ装置 |
| JP4646093B2 (ja) * | 1999-09-09 | 2011-03-09 | シャープ株式会社 | 窒化物半導体レーザ素子およびその製造方法 |
| JP3723434B2 (ja) * | 1999-09-24 | 2005-12-07 | 三洋電機株式会社 | 半導体発光素子 |
| DE60021505T2 (de) * | 1999-11-19 | 2006-06-01 | Fuji Photo Film Co. Ltd., Minamiashigara | Hochleistungshalbleiterlaser mit Strombegrenzung und indexgeführter Struktur |
| JP2001223384A (ja) * | 2000-02-08 | 2001-08-17 | Toshiba Corp | 半導体発光素子 |
| JP2001244569A (ja) * | 2000-03-01 | 2001-09-07 | Sony Corp | 半導体レーザ発光装置の製造方法 |
| JP2001345514A (ja) | 2000-06-01 | 2001-12-14 | Toshiba Corp | 半導体レーザ装置及びその製造方法 |
| US6463088B1 (en) * | 2000-07-07 | 2002-10-08 | Lucent Technologies Inc. | Mesa geometry semiconductor light emitter having chalcogenide dielectric coating |
| US6778575B2 (en) * | 2001-03-22 | 2004-08-17 | Sanyo Electric Co., Ltd. | AlGaInP-based high-output red semiconductor laser device |
| JP4146153B2 (ja) | 2002-04-15 | 2008-09-03 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
-
2002
- 2002-11-18 JP JP2002333509A patent/JP4317357B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-18 CN CNB2003101163614A patent/CN1306666C/zh not_active Expired - Fee Related
- 2003-11-18 US US10/715,025 patent/US7180925B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1501557A (zh) | 2004-06-02 |
| CN1306666C (zh) | 2007-03-21 |
| US20040101014A1 (en) | 2004-05-27 |
| JP2004172199A (ja) | 2004-06-17 |
| US7180925B2 (en) | 2007-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7418019B2 (en) | Multi-wavelength semiconductor laser | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2007095758A (ja) | 半導体レーザ | |
| US7539230B2 (en) | Semiconductor laser device and method for fabricating the same | |
| US20070253457A1 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2006294984A (ja) | 半導体レーザ素子とその製造方法およびそれを用いた光ピックアップ装置 | |
| JP4317357B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4146153B2 (ja) | 半導体レーザ素子の製造方法 | |
| US7704759B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2007273681A (ja) | 自励発振型半導体レーザ装置 | |
| JP3818815B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4700154B2 (ja) | 半導体レーザ | |
| JP4043105B2 (ja) | 半導体レーザー素子及びその製造方法 | |
| JP4253461B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4581205B2 (ja) | 半導体レーザの製造方法 | |
| JP2010153430A (ja) | 半導体レーザ、半導体レーザの製造方法、光ディスク装置および光ピックアップ | |
| JP4327690B2 (ja) | 半導体レーザ装置 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JP2006324552A (ja) | 赤色半導体レーザ素子及びその製造方法 | |
| JP3872627B2 (ja) | マルチビーム型半導体光デバイス装置 | |
| JPH0671122B2 (ja) | 半導体レーザ素子 | |
| JP3715638B2 (ja) | 半導体発光素子の製造方法 | |
| JPH11195837A (ja) | 半導体レーザの製造方法 | |
| JP2000232255A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2010232614A (ja) | 半導体レーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |