JP2000124549A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JP2000124549A JP2000124549A JP29341798A JP29341798A JP2000124549A JP 2000124549 A JP2000124549 A JP 2000124549A JP 29341798 A JP29341798 A JP 29341798A JP 29341798 A JP29341798 A JP 29341798A JP 2000124549 A JP2000124549 A JP 2000124549A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor laser
- multilayer film
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
- H01S5/2215—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides using native oxidation of semiconductor layers
Abstract
(57)【要約】
【課題】 ＩｎＰ基板上にＡｌ酸化層による電流及び光
閉じ込め構造を有する半導体レーザ素子を提供する。 【解決手段】 本半導体レーザ素子２０は、ｎ−ＩｎＰ
基板２１上に順次形成された、ｎ−ＩｎＰクラッド層２
２、ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰクラ
ッド層２４、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多
層膜２５、第二のｐ−ＩｎＰクラッド層２６、及びｐ−
ＧａＩｎＡｓコンタクト層２７からなる積層構造を備え
ている。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜
２５は、ｐ−ＡｌＩｎＡｓ層２５ａの間にｐ−ＡｌＡｓ
層２５ｂを介在させた多層膜の構成になっている。積層
構造のうち、第一のｐ−ＩｎＰクラッド層の上層部、多
層膜、第二のｐ−ＩｎＰクラッド層、及びｐ−ＧａＩｎ
Ａｓコンタクト層は、幅が約１０μｍのストライプ状リ
ッジ３２として形成されている。多層膜のリッジ側面部
は、多層膜中のＡｌが選択的に酸化されたＡｌ酸化層２
８となっている。
閉じ込め構造を有する半導体レーザ素子を提供する。 【解決手段】 本半導体レーザ素子２０は、ｎ−ＩｎＰ
基板２１上に順次形成された、ｎ−ＩｎＰクラッド層２
２、ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰクラ
ッド層２４、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多
層膜２５、第二のｐ−ＩｎＰクラッド層２６、及びｐ−
ＧａＩｎＡｓコンタクト層２７からなる積層構造を備え
ている。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜
２５は、ｐ−ＡｌＩｎＡｓ層２５ａの間にｐ−ＡｌＡｓ
層２５ｂを介在させた多層膜の構成になっている。積層
構造のうち、第一のｐ−ＩｎＰクラッド層の上層部、多
層膜、第二のｐ−ＩｎＰクラッド層、及びｐ−ＧａＩｎ
Ａｓコンタクト層は、幅が約１０μｍのストライプ状リ
ッジ３２として形成されている。多層膜のリッジ側面部
は、多層膜中のＡｌが選択的に酸化されたＡｌ酸化層２
８となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａｌ酸化層による
電流狭窄構造を有するＩｎＰ系半導体レーザ素子に関
し、更に詳細には、レーザ特性が良好で、製品歩留りを
高くできる構成を備えたＩｎＰ系半導体レーザ素子に関
するものである。
電流狭窄構造を有するＩｎＰ系半導体レーザ素子に関
し、更に詳細には、レーザ特性が良好で、製品歩留りを
高くできる構成を備えたＩｎＰ系半導体レーザ素子に関
するものである。
【０００２】
【従来の技術】半導体レーザ素子では、Ａｌを含む半導
体層を発光領域の積層構造の一部として成膜し、Ａｌを
含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層
を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち
電流狭窄構造として用いることが行われている。Ａｌ酸
化層による電流狭窄構造は、Ｇa Ａs 系の面発光型半導
体レーザ素子に適用する例が多いものの、Ｇa Ａs 系の
端面発光型半導体レーザ素子にも適用されつつある。
体層を発光領域の積層構造の一部として成膜し、Ａｌを
含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層
を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち
電流狭窄構造として用いることが行われている。Ａｌ酸
化層による電流狭窄構造は、Ｇa Ａs 系の面発光型半導
体レーザ素子に適用する例が多いものの、Ｇa Ａs 系の
端面発光型半導体レーザ素子にも適用されつつある。
【０００３】ここで、図６を参照して、Ａｌ酸化層を電
流ブロッキング層として用いた従来のＧa Ａs 系の端面
発光型半導体レーザ素子の構成を説明する。図６は従来
のＧa Ａs 系の端面発光型半導体レーザ素子の断面模式
図である。従来のＧa Ａs 系の端面発光型半導体レーザ
素子１５は、図６に示すように、厚さ約１００μm のｎ
−Ｇa Ａs 基板１と、ｎ−Ｇa Ａs 基板１上に順次形成
された、ｎ−ＡｌＧa Ａs クラッド層２、活性層３、第
一のｐ−ＡｌＧa Ａs クラッド層４、ｐ−ＡｌＡｓ層
５、第二のｐ−ＡｌＧa Ａs クラッド層６、及びｐ−Ｇ
a Ａs コンタクト層７からなる積層構造を備えている。
積層構造のうち、第一のｐ−ＡｌＧa Ａs クラッド層４
の上層部、ｐ−ＡｌＡｓ層５、第二のｐ−ＡｌＧa Ａs
クラッド層６、及びｐ−Ｇa Ａs コンタクト層７は、幅
が約２０μｍのストライプ状リッジ１２として形成され
ている。また、ｐ−ＡｌＡｓ層５のリッジ側面部は、Ａ
ｌが選択的に酸化されたＡｌ酸化層８となっている。
流ブロッキング層として用いた従来のＧa Ａs 系の端面
発光型半導体レーザ素子の構成を説明する。図６は従来
のＧa Ａs 系の端面発光型半導体レーザ素子の断面模式
図である。従来のＧa Ａs 系の端面発光型半導体レーザ
素子１５は、図６に示すように、厚さ約１００μm のｎ
−Ｇa Ａs 基板１と、ｎ−Ｇa Ａs 基板１上に順次形成
された、ｎ−ＡｌＧa Ａs クラッド層２、活性層３、第
一のｐ−ＡｌＧa Ａs クラッド層４、ｐ−ＡｌＡｓ層
５、第二のｐ−ＡｌＧa Ａs クラッド層６、及びｐ−Ｇ
a Ａs コンタクト層７からなる積層構造を備えている。
積層構造のうち、第一のｐ−ＡｌＧa Ａs クラッド層４
の上層部、ｐ−ＡｌＡｓ層５、第二のｐ−ＡｌＧa Ａs
クラッド層６、及びｐ−Ｇa Ａs コンタクト層７は、幅
が約２０μｍのストライプ状リッジ１２として形成され
ている。また、ｐ−ＡｌＡｓ層５のリッジ側面部は、Ａ
ｌが選択的に酸化されたＡｌ酸化層８となっている。
【０００４】リッジ上部の窓１３を除く領域上にＳｉＮ
X 膜９が保護膜として形成されている。そして、ｐ側電
極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX
膜９上に、及びｎ側電極１１がｎ−Ｇa Ａs 基板１の裏
面にそれぞれ形成されている。
X 膜９が保護膜として形成されている。そして、ｐ側電
極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX
膜９上に、及びｎ側電極１１がｎ−Ｇa Ａs 基板１の裏
面にそれぞれ形成されている。
【０００５】本半導体レーザ素子１５では、Ａｌ酸化層
８が、Ａｌ2 Ｏ3 膜となっていることから、電気的絶縁
特性を有すると共に光学的にも屈折率が１．６に低下し
ているので、Ａｌ酸化膜８により電流及び光の閉じ込め
を行うことができる優れた閉じ込め構造が形成されてい
る。
８が、Ａｌ2 Ｏ3 膜となっていることから、電気的絶縁
特性を有すると共に光学的にも屈折率が１．６に低下し
ているので、Ａｌ酸化膜８により電流及び光の閉じ込め
を行うことができる優れた閉じ込め構造が形成されてい
る。
【０００６】次に、図７を参照して、従来の半導体レー
ザ素子１５の作製方法を説明する。図７（ａ）から
（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作
製する際の工程毎の基板断面を示す縦断面図である。先
ず、ＭＯＣＶＤ法により、ｎ−Ｇa Ａs 基板１上に、順
次、ｎ−ＡｌＧa Ａs クラッド層２、活性層３、第一の
ｐ−ＡｌＧa Ａs クラッド層４、ｐ−ＡｌＡｓ層５、第
二のｐ−ＡｌＧa Ａs クラッド層６、及びｐ−Ｇa Ａs
コンタクト層７を成膜して、図７（ａ）に示すように、
積層構造を形成する。次に、ＳｉＯ2膜からなるマスク
１４をコンタクト層７上に形成し、続いてマスク１４を
使って、コンタクト層７、第二のｐ−ＡｌＧa Ａs クラ
ッド層６、及びｐ−ＡｌＡｓ層５をエッチングして除去
し、、更に、第一のｐ−ＡｌＧa Ａsクラッド層４をそ
の途中までエッチングして除去し、図７（ｂ）に示すよ
うに、幅２０μｍのストライプ状リッジを形成する。次
に、マスク１４を除去し、水蒸気中にて、約４００℃の
温度で５分間熱処理を施すことにより、ｐ−ＡｌＡｓ層
５のＡｌをリッジ側面から選択的に酸化させ、図７
（ｃ）に示すように、Ａｌ酸化層８を形成する。
ザ素子１５の作製方法を説明する。図７（ａ）から
（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作
製する際の工程毎の基板断面を示す縦断面図である。先
ず、ＭＯＣＶＤ法により、ｎ−Ｇa Ａs 基板１上に、順
次、ｎ−ＡｌＧa Ａs クラッド層２、活性層３、第一の
ｐ−ＡｌＧa Ａs クラッド層４、ｐ−ＡｌＡｓ層５、第
二のｐ−ＡｌＧa Ａs クラッド層６、及びｐ−Ｇa Ａs
コンタクト層７を成膜して、図７（ａ）に示すように、
積層構造を形成する。次に、ＳｉＯ2膜からなるマスク
１４をコンタクト層７上に形成し、続いてマスク１４を
使って、コンタクト層７、第二のｐ−ＡｌＧa Ａs クラ
ッド層６、及びｐ−ＡｌＡｓ層５をエッチングして除去
し、、更に、第一のｐ−ＡｌＧa Ａsクラッド層４をそ
の途中までエッチングして除去し、図７（ｂ）に示すよ
うに、幅２０μｍのストライプ状リッジを形成する。次
に、マスク１４を除去し、水蒸気中にて、約４００℃の
温度で５分間熱処理を施すことにより、ｐ−ＡｌＡｓ層
５のＡｌをリッジ側面から選択的に酸化させ、図７
（ｃ）に示すように、Ａｌ酸化層８を形成する。
【０００７】次に、リッジ上部の窓１３を除く領域上
に、図６に示すように、ＳｉＮX 膜９を保護膜として形
成する。続いて、ｎ−Ｇa Ａs 基板１の厚さが１００μ
ｍ程度の厚さになるように基板裏面を研磨し、ｐ側電極
１０をリッジ上部の窓１３の領域を含めてＳｉＮX 膜９
上に、及びｎ側電極１１をｎ−Ｇa Ａs 基板１の裏面に
それぞれ形成する。
に、図６に示すように、ＳｉＮX 膜９を保護膜として形
成する。続いて、ｎ−Ｇa Ａs 基板１の厚さが１００μ
ｍ程度の厚さになるように基板裏面を研磨し、ｐ側電極
１０をリッジ上部の窓１３の領域を含めてＳｉＮX 膜９
上に、及びｎ側電極１１をｎ−Ｇa Ａs 基板１の裏面に
それぞれ形成する。
【０００８】半導体レーザ素子の上述した作製方法は、
閉じ込め構造の形成を除き、基本的には、通常のリッジ
型の端面発光型半導体レーザ素子の作製方法と同じであ
るものの、次の利点を有する。即ち、上述した作製方法
では、ＡｌＡｓ層５を結晶成長させ、次いで酸化させ
る、一回の結晶成長及び酸化工程にて、閉じ込め構造を
形成することができるので、ｐ−半導体層とｎ−半導体
層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ逆接合
分離により形成した通常の閉じ込め構造の形成方法に比
べて、製造工程が簡単で、素子の歩留まり向上や低コス
ト化が期待できる。
閉じ込め構造の形成を除き、基本的には、通常のリッジ
型の端面発光型半導体レーザ素子の作製方法と同じであ
るものの、次の利点を有する。即ち、上述した作製方法
では、ＡｌＡｓ層５を結晶成長させ、次いで酸化させ
る、一回の結晶成長及び酸化工程にて、閉じ込め構造を
形成することができるので、ｐ−半導体層とｎ−半導体
層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ逆接合
分離により形成した通常の閉じ込め構造の形成方法に比
べて、製造工程が簡単で、素子の歩留まり向上や低コス
ト化が期待できる。
【０００９】
【発明が解決しようとする課題】しかし、上述の構成の
閉じ込め構造をＩｎＰ基板上の素子に適用しようとした
場合、ＡｌＡｓ層は、ＩｎＰ基板に対して約３．５％の
歪を有するために、ＩｎＰ系の半導体レーザ素子にＡｌ
Ａｓ層を用いることは、困難である。ところで、ＩｎＰ
基板上に格子整合して積層可能であって、しかもＡｌを
含む材料としてはＡｌＩｎＡｓがあるが、Ａｌ組成が約
５０％と小さいため、酸化レートが遅く実用性に乏しい
と言う問題があった。また、Ａｌ酸化処理の熱処理温度
を上げて、酸化レートを速くすることもできるものの、
熱処理温度を５００℃以上に上げると、リッジ側面の露
出部の表面が荒れるといった問題が生じる。
閉じ込め構造をＩｎＰ基板上の素子に適用しようとした
場合、ＡｌＡｓ層は、ＩｎＰ基板に対して約３．５％の
歪を有するために、ＩｎＰ系の半導体レーザ素子にＡｌ
Ａｓ層を用いることは、困難である。ところで、ＩｎＰ
基板上に格子整合して積層可能であって、しかもＡｌを
含む材料としてはＡｌＩｎＡｓがあるが、Ａｌ組成が約
５０％と小さいため、酸化レートが遅く実用性に乏しい
と言う問題があった。また、Ａｌ酸化処理の熱処理温度
を上げて、酸化レートを速くすることもできるものの、
熱処理温度を５００℃以上に上げると、リッジ側面の露
出部の表面が荒れるといった問題が生じる。
【００１０】そこで、本発明の目的は、ＩｎＰ基板上に
Ａｌ酸化層による電流及び光閉じ込め構造を有する半導
体レーザ素子を提供することにある。
Ａｌ酸化層による電流及び光閉じ込め構造を有する半導
体レーザ素子を提供することにある。
【００１１】
【課題を解決するための手段】本発明者は、酸化を促進
する酸化性の良好なＡｌＡｓ層の両面を、ＩｎＰ基板と
格子整合するＡｌＩｎＡｓ層で挟んだ形態の多層膜を考
えた。そして、上下２層のＡｌＩｎＡｓ層の総膜厚が５
０ｎｍになるように、ＭＯＣＶＤ法によってＩｎＰ基板
上に下層のＡｌＩｎＡｓ層、厚さ２ｎｍのＡｌＡｓ層、
及び上層のＡｌＩｎＡｓ層を成膜し、図８に示すよう
に、３層積層構造を有する試料Ａを作製した。次いで、
酸化処理温度を５００℃として試料Ａの多層膜ＡｌＩｎ
Ａｓ層の酸化実験を行い、酸化処理時間とＡｌ酸化層の
幅Ｗ（図８に示すように、多層膜の縁部から中央に向か
って測定したＡｌ酸化層の幅）との関係を求めた。その
結果は図９のグラフＡに示す通りである。図９では、横
軸に酸化処理時間（分）を、縦軸に酸化して得たＡｌ酸
化層の片側の幅（μm ）を示している。また、比較のた
めにＩｎＰ基板上に膜厚５０ｎｍのＡｌＩｎＡｓ層を成
膜した試料Ｂを作製し、試料Ａと同じ条件で酸化実験を
行い、その結果を合わせて図９にグラフＢとして表示し
た。
する酸化性の良好なＡｌＡｓ層の両面を、ＩｎＰ基板と
格子整合するＡｌＩｎＡｓ層で挟んだ形態の多層膜を考
えた。そして、上下２層のＡｌＩｎＡｓ層の総膜厚が５
０ｎｍになるように、ＭＯＣＶＤ法によってＩｎＰ基板
上に下層のＡｌＩｎＡｓ層、厚さ２ｎｍのＡｌＡｓ層、
及び上層のＡｌＩｎＡｓ層を成膜し、図８に示すよう
に、３層積層構造を有する試料Ａを作製した。次いで、
酸化処理温度を５００℃として試料Ａの多層膜ＡｌＩｎ
Ａｓ層の酸化実験を行い、酸化処理時間とＡｌ酸化層の
幅Ｗ（図８に示すように、多層膜の縁部から中央に向か
って測定したＡｌ酸化層の幅）との関係を求めた。その
結果は図９のグラフＡに示す通りである。図９では、横
軸に酸化処理時間（分）を、縦軸に酸化して得たＡｌ酸
化層の片側の幅（μm ）を示している。また、比較のた
めにＩｎＰ基板上に膜厚５０ｎｍのＡｌＩｎＡｓ層を成
膜した試料Ｂを作製し、試料Ａと同じ条件で酸化実験を
行い、その結果を合わせて図９にグラフＢとして表示し
た。
【００１２】図９に示す結果から明らかなように、Ａｌ
Ａｓ層をＡｌＩｎＡｓ層の中間に介在させることによ
り、酸化速度は約１．５倍に上昇し、実用上から経済的
に引き合うような速度が得られた。尚、ＡｌＡｓ層の厚
さは、臨界膜厚以下であれば、特に格子整合上で問題は
ないものの、好ましくは２〜５ｎｍが良いことも確認し
た。ＡｌＩｎＡｓ層の厚さは、電流ブロッキング層とし
ての効果を得るために、好ましくは２０ｎｍ以上が良
い。また、ＡｌＩｎＡｓ層、ＡｌＡｓ層、及びＡｌＩｎ
Ａｓ層の３層多層膜の作製方法は、ＭＯＣＶＤ法に限ら
ず、ＭＢＥ法、ガスソースＭＢＥ法等でも同様の効果は
得られることも確認した。更に、ＡｌＧａＡｓ層に代わ
りＡｌ組成の大きいＡｌＧａＡｓ層でも同様の効果を得
ることができる。
Ａｓ層をＡｌＩｎＡｓ層の中間に介在させることによ
り、酸化速度は約１．５倍に上昇し、実用上から経済的
に引き合うような速度が得られた。尚、ＡｌＡｓ層の厚
さは、臨界膜厚以下であれば、特に格子整合上で問題は
ないものの、好ましくは２〜５ｎｍが良いことも確認し
た。ＡｌＩｎＡｓ層の厚さは、電流ブロッキング層とし
ての効果を得るために、好ましくは２０ｎｍ以上が良
い。また、ＡｌＩｎＡｓ層、ＡｌＡｓ層、及びＡｌＩｎ
Ａｓ層の３層多層膜の作製方法は、ＭＯＣＶＤ法に限ら
ず、ＭＢＥ法、ガスソースＭＢＥ法等でも同様の効果は
得られることも確認した。更に、ＡｌＧａＡｓ層に代わ
りＡｌ組成の大きいＡｌＧａＡｓ層でも同様の効果を得
ることができる。
【００１３】上記目的を達成するために、以上の知見に
基づいて、本発明に係る半導体レーザ素子は、ＩｎＰ基
板上に、順次形成された下部クラッド層、活性層及び上
部クラッド層のうちの少なくとも上部クラッド層を、ス
トライプ状リッジ又はメサポストを形成する半導体積層
構造の一部として有する半導体レーザ素子において、ｐ
型ＡｌＩｎＡｓ層とｐ型ＡｌＡｓ層とから成る多層膜で
形成された中央領域と、ｐ型ＡｌＩｎＡｓ層とｐ型Ａｌ
Ａｓ層とから成る多層膜中のＡｌを選択的に酸化して成
るＡｌ酸化層で形成され、中央領域に連続する側部領域
とを有する電流狭窄層をｐ型クラッド層の間もしくはｐ
型クラッド層と活性層の間に備えることを特徴としてい
る。
基づいて、本発明に係る半導体レーザ素子は、ＩｎＰ基
板上に、順次形成された下部クラッド層、活性層及び上
部クラッド層のうちの少なくとも上部クラッド層を、ス
トライプ状リッジ又はメサポストを形成する半導体積層
構造の一部として有する半導体レーザ素子において、ｐ
型ＡｌＩｎＡｓ層とｐ型ＡｌＡｓ層とから成る多層膜で
形成された中央領域と、ｐ型ＡｌＩｎＡｓ層とｐ型Ａｌ
Ａｓ層とから成る多層膜中のＡｌを選択的に酸化して成
るＡｌ酸化層で形成され、中央領域に連続する側部領域
とを有する電流狭窄層をｐ型クラッド層の間もしくはｐ
型クラッド層と活性層の間に備えることを特徴としてい
る。
【００１４】Ａｌ酸化層による電流狭窄層はｐ側に形成
すると、効率良く電流を狭窄することができるので、本
発明では、ｐ側に形成している。本発明の多層膜では、
ＡｌＩｎＡｓ層の層数は任意であって、また、ＡｌＩｎ
Ａｓ層の間に介在し、又はＡｌＩｎＡｓ層に接するＡｌ
Ａｓ層の層数は、ＡｌＩｎＡｓ層の層数に応じて決定さ
れる。本発明は、ＩｎＰ系である限り、端面発光型半導
体レーザ素子及び面発光型半導体レーザ素子のいずれに
も適用できる。
すると、効率良く電流を狭窄することができるので、本
発明では、ｐ側に形成している。本発明の多層膜では、
ＡｌＩｎＡｓ層の層数は任意であって、また、ＡｌＩｎ
Ａｓ層の間に介在し、又はＡｌＩｎＡｓ層に接するＡｌ
Ａｓ層の層数は、ＡｌＩｎＡｓ層の層数に応じて決定さ
れる。本発明は、ＩｎＰ系である限り、端面発光型半導
体レーザ素子及び面発光型半導体レーザ素子のいずれに
も適用できる。
【００１５】本発明の好適な実施態様では、ＡｌＩｎＡ
ｓ層の厚さは、総膜厚で２０ｎｍ以上２００ｎｍ以下で
ある。本実施態様で、ＡｌＩｎＡｓ層の厚さを２０ｎｍ
以上２００ｎｍ以下としているのは、２０ｎｍ以上にす
ることにより、顕著な電流ブロッキング効果を得ること
ができ、また、２００ｎｍ以上の膜厚にしても、電流ブ
ロッキング効果の向上が限界に達し、膜厚を厚くする意
義に乏しいからである。本発明の更に好適な実施態様で
は、多層膜中のＡｌＡｓ層の厚さは、一層当たり２ｎｍ
以上５ｎｍ未満である。ＡｌＡｓ層の総膜厚を２ｎｍ以
上５ｎｍ以下にすることにより、格子不整合による歪の
発生を防止しつつ、酸化アシスト層としての効果を得る
ことができる。
ｓ層の厚さは、総膜厚で２０ｎｍ以上２００ｎｍ以下で
ある。本実施態様で、ＡｌＩｎＡｓ層の厚さを２０ｎｍ
以上２００ｎｍ以下としているのは、２０ｎｍ以上にす
ることにより、顕著な電流ブロッキング効果を得ること
ができ、また、２００ｎｍ以上の膜厚にしても、電流ブ
ロッキング効果の向上が限界に達し、膜厚を厚くする意
義に乏しいからである。本発明の更に好適な実施態様で
は、多層膜中のＡｌＡｓ層の厚さは、一層当たり２ｎｍ
以上５ｎｍ未満である。ＡｌＡｓ層の総膜厚を２ｎｍ以
上５ｎｍ以下にすることにより、格子不整合による歪の
発生を防止しつつ、酸化アシスト層としての効果を得る
ことができる。
【００１６】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係る半導体レーザ素子をｎ−
ＩｎＰ基板上に形成された半導体レーザ素子に適用した
実施形態の一例であって、図１は本実施形態例の半導体
レーザ素子の積層構造を示す断面図である。本実施形態
例の半導体レーザ素子２０は、図１に示すように、厚さ
約１００μm のｎ−ＩｎＰ基板２１と、ｎ−ＩｎＰ基板
２１上に順次形成された、ｎ−ＩｎＰクラッド層２２、
ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰクラッド
層２４、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜
２５、第二のｐ−ＩｎＰクラッド層２６、及びｐ−Ｇａ
ＩｎＡｓコンタクト層２７からなる積層構造を備えてい
る。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜２５
は、図２に示すように、ｐ−ＡｌＩｎＡｓ層２５ａの間
にｐ−ＡｌＡｓ層２５ｂを介在させた多層膜の構成にな
っていて、本実施形態例では、ｐ−ＡｌＩｎＡｓ層２５
ａの層数は、５である。尚、本実施形態例では、ｎ−Ｉ
ｎＰクラッド層２２は、本発明の半導体レーザ素子の半
導体基板と同じ導電型の下部クラッド層に相当し、第一
のｐ−ＩｎＰクラッド層２４及び第二のｐ−ＩｎＰクラ
ッド層２６は、半導体基板と逆の導電型の上部クラッド
層に相当する。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係る半導体レーザ素子をｎ−
ＩｎＰ基板上に形成された半導体レーザ素子に適用した
実施形態の一例であって、図１は本実施形態例の半導体
レーザ素子の積層構造を示す断面図である。本実施形態
例の半導体レーザ素子２０は、図１に示すように、厚さ
約１００μm のｎ−ＩｎＰ基板２１と、ｎ−ＩｎＰ基板
２１上に順次形成された、ｎ−ＩｎＰクラッド層２２、
ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰクラッド
層２４、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜
２５、第二のｐ−ＩｎＰクラッド層２６、及びｐ−Ｇａ
ＩｎＡｓコンタクト層２７からなる積層構造を備えてい
る。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜２５
は、図２に示すように、ｐ−ＡｌＩｎＡｓ層２５ａの間
にｐ−ＡｌＡｓ層２５ｂを介在させた多層膜の構成にな
っていて、本実施形態例では、ｐ−ＡｌＩｎＡｓ層２５
ａの層数は、５である。尚、本実施形態例では、ｎ−Ｉ
ｎＰクラッド層２２は、本発明の半導体レーザ素子の半
導体基板と同じ導電型の下部クラッド層に相当し、第一
のｐ−ＩｎＰクラッド層２４及び第二のｐ−ＩｎＰクラ
ッド層２６は、半導体基板と逆の導電型の上部クラッド
層に相当する。
【００１７】積層構造のうち、第一のｐ−ＩｎＰクラッ
ド層２４の上層部、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ
の多層膜２５、第二のｐ−ＩｎＰクラッド層２６、及び
ｐ−ＧａＩｎＡｓコンタクト層２７は、幅が約１０μｍ
のストライプ状リッジ３３として形成されている。ま
た、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜２５の
リッジ側面部は、多層膜２５中のＡｌが選択的に酸化さ
れたＡｌ酸化層２８となっている。
ド層２４の上層部、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ
の多層膜２５、第二のｐ−ＩｎＰクラッド層２６、及び
ｐ−ＧａＩｎＡｓコンタクト層２７は、幅が約１０μｍ
のストライプ状リッジ３３として形成されている。ま
た、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜２５の
リッジ側面部は、多層膜２５中のＡｌが選択的に酸化さ
れたＡｌ酸化層２８となっている。
【００１８】リッジ上部の窓３０を除く領域上にＳｉＮ
X 膜２９が保護膜として形成されている。そして、ｐ側
電極３１が、リッジ上部の窓３０の領域を含めてＳｉＮ
X 膜２９上に、及びｎ側電極３２がｎ−ＩｎＰ基板２１
の裏面にそれぞれ形成されている。
X 膜２９が保護膜として形成されている。そして、ｐ側
電極３１が、リッジ上部の窓３０の領域を含めてＳｉＮ
X 膜２９上に、及びｎ側電極３２がｎ−ＩｎＰ基板２１
の裏面にそれぞれ形成されている。
【００１９】図３を参照して、本実施形態例の半導体レ
ーザ素子の作製方法を示す。図３（ａ）から（ｃ）は、
それぞれ、本実施形態例の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。先ず、
ｎ−ＩｎＰ基板２１上に、ＭＯＣＶＤ法により、順次、
ｎ−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２
３、第一のｐ−ＩｎＰクラッド層２４、ｐ−ＡｌＩｎＡ
ｓ層／ｐ−ＡｌＡｓの多層膜２５、第二のｐ−ＩｎＰク
ラッド層２６、及び、ｐ−ＧａＩｎＡｓコンタクト層２
７を成膜して、図３（ａ）に示すように、積層構造を形
成する。多層膜２５の成膜では、先ず、図２に示すよう
に、ｐ−ＡｌＩｎＡｓ層２５ａを第一のｐ−ＩｎＰクラ
ッド層２４上に成膜し、次いで、ｐ−ＡｌＡｓ層２５ｂ
及びｐ−ＡｌＩｎＡｓ層２５ａを交互に成膜し、最後に
ｐ−ＡｌＩｎＡｓ層２５ａを成膜する。
ーザ素子の作製方法を示す。図３（ａ）から（ｃ）は、
それぞれ、本実施形態例の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。先ず、
ｎ−ＩｎＰ基板２１上に、ＭＯＣＶＤ法により、順次、
ｎ−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２
３、第一のｐ−ＩｎＰクラッド層２４、ｐ−ＡｌＩｎＡ
ｓ層／ｐ−ＡｌＡｓの多層膜２５、第二のｐ−ＩｎＰク
ラッド層２６、及び、ｐ−ＧａＩｎＡｓコンタクト層２
７を成膜して、図３（ａ）に示すように、積層構造を形
成する。多層膜２５の成膜では、先ず、図２に示すよう
に、ｐ−ＡｌＩｎＡｓ層２５ａを第一のｐ−ＩｎＰクラ
ッド層２４上に成膜し、次いで、ｐ−ＡｌＡｓ層２５ｂ
及びｐ−ＡｌＩｎＡｓ層２５ａを交互に成膜し、最後に
ｐ−ＡｌＩｎＡｓ層２５ａを成膜する。
【００２０】次に、コンタクト層２７上にＳｉＯ2膜を
成膜し、パターニングしてストライプ状のマスク３４を
形成する。続いて、マスク３４を使って、コンタクト層
２７、第二のｐ−ＩｎＰクラッド層２６、多層膜２５を
エッチングして除去し、更に第二のｐ−ＩｎＰクラッド
層２４をその途中までをエッチングして除去し、図３
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ３３を形成する。
成膜し、パターニングしてストライプ状のマスク３４を
形成する。続いて、マスク３４を使って、コンタクト層
２７、第二のｐ−ＩｎＰクラッド層２６、多層膜２５を
エッチングして除去し、更に第二のｐ−ＩｎＰクラッド
層２４をその途中までをエッチングして除去し、図３
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ３３を形成する。
【００２１】次に、エッチングに使ったＳｉＯ2膜のマ
スク３４をｐ−ＧａＩｎＡｓ層２７の表面の酸化防止用
マスクとして用い、水蒸気中にて約５００℃の温度で９
０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ層／
ｐ−ＡｌＡｓの多層膜２５をリッジ３２の側面から酸化
させ、Ａｌを選択に酸化してＡｌ酸化層２８を形成す
る。次に、ＳｉＯ2膜のマスク３４を除去した後、図１
に示すように、リッジ上部を除く領域にＳｉＮｘ膜２９
を形成する。次いで、ｎ−ＩｎＰ基板２１を１００μｍ
程度の厚さに研磨し、ＳｉＮｘ膜２９及び窓３０上にｐ
型電極３１、ｎ−ＩｎＰ基板２１の裏面にｎ側電極３２
をそれぞれ形成する。
スク３４をｐ−ＧａＩｎＡｓ層２７の表面の酸化防止用
マスクとして用い、水蒸気中にて約５００℃の温度で９
０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ層／
ｐ−ＡｌＡｓの多層膜２５をリッジ３２の側面から酸化
させ、Ａｌを選択に酸化してＡｌ酸化層２８を形成す
る。次に、ＳｉＯ2膜のマスク３４を除去した後、図１
に示すように、リッジ上部を除く領域にＳｉＮｘ膜２９
を形成する。次いで、ｎ−ＩｎＰ基板２１を１００μｍ
程度の厚さに研磨し、ＳｉＮｘ膜２９及び窓３０上にｐ
型電極３１、ｎ−ＩｎＰ基板２１の裏面にｎ側電極３２
をそれぞれ形成する。
【００２２】本実施形態例のＩｎＰ系の半導体レーザ素
子では、ＧａＡｓ基板上に作製した半導体レーザ素子と
同じ、Ａｌ酸化層による電流及び光閉じ込め効果を得る
ことができ、しかも、ＡｌＡｓ層の酸化アシスト効果に
より、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度が向上
し、Ａｌ酸化層により電流及び光閉じ込め構造を容易に
形成することができる。
子では、ＧａＡｓ基板上に作製した半導体レーザ素子と
同じ、Ａｌ酸化層による電流及び光閉じ込め効果を得る
ことができ、しかも、ＡｌＡｓ層の酸化アシスト効果に
より、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度が向上
し、Ａｌ酸化層により電流及び光閉じ込め構造を容易に
形成することができる。
【００２３】実施形態例２ 本実施形態例は、本発明に係る半導体レーザ素子をｐ−
ＩｎＰ基板上に形成された半導体レーザ素子に適用した
実施形態の一例であって、図４は本実施形態例の半導体
レーザ素子の積層構造を示す断面図である。本実施形態
例の半導体レーザ素子４０は、図１に示すように、厚さ
約１００μm のｐ−ＩｎＰ基板４１と、ｐ−ＩｎＰ基板
４１上に順次形成された、第一のｐ−ＩｎＰクラッド層
４２、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４
３、第二のｐ−ＩｎＰクラッド層４４、ＳＣＨ−ＭＱＷ
活性層４５、ｎ−ＩｎＰクラッド層４６、及びｎ−Ｇａ
ＩｎＡｓコンタクト層４７からなる積層構造を備えてい
る。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３
は、図２に示す多層膜２５と同じ構成になっている。
尚、本実施形態例では、第一のｐ−ＩｎＰクラッド層４
２及び第二のｐ−ＩｎＰクラッド層４４は、本発明の半
導体レーザ素子の半導体基板と同じ導電型の下部クラッ
ド層に相当し、ｎ−ＩｎＰクラッド層４６は、半導体基
板と逆の導電型の上部クラッド層に相当する。
ＩｎＰ基板上に形成された半導体レーザ素子に適用した
実施形態の一例であって、図４は本実施形態例の半導体
レーザ素子の積層構造を示す断面図である。本実施形態
例の半導体レーザ素子４０は、図１に示すように、厚さ
約１００μm のｐ−ＩｎＰ基板４１と、ｐ−ＩｎＰ基板
４１上に順次形成された、第一のｐ−ＩｎＰクラッド層
４２、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４
３、第二のｐ−ＩｎＰクラッド層４４、ＳＣＨ−ＭＱＷ
活性層４５、ｎ−ＩｎＰクラッド層４６、及びｎ−Ｇａ
ＩｎＡｓコンタクト層４７からなる積層構造を備えてい
る。ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３
は、図２に示す多層膜２５と同じ構成になっている。
尚、本実施形態例では、第一のｐ−ＩｎＰクラッド層４
２及び第二のｐ−ＩｎＰクラッド層４４は、本発明の半
導体レーザ素子の半導体基板と同じ導電型の下部クラッ
ド層に相当し、ｎ−ＩｎＰクラッド層４６は、半導体基
板と逆の導電型の上部クラッド層に相当する。
【００２４】積層構造のうち、第一のｐ−ＩｎＰクラッ
ド層４２の上層部、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ
の多層膜４３、第二のｐ−ＩｎＰクラッド層４４、活性
層４５、ｎ−ＩｎＰクラッド層４６、及びｐ−ＧａＩｎ
Ａｓコンタクト層４７は、幅が約１０μｍのストライプ
状リッジ５２として形成されている。また、ｐ−ＡｌＩ
ｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３のリッジ側面部
は、多層膜４３中のＡｌが選択的に酸化されたＡｌ酸化
層４８となっている。
ド層４２の上層部、ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ
の多層膜４３、第二のｐ−ＩｎＰクラッド層４４、活性
層４５、ｎ−ＩｎＰクラッド層４６、及びｐ−ＧａＩｎ
Ａｓコンタクト層４７は、幅が約１０μｍのストライプ
状リッジ５２として形成されている。また、ｐ−ＡｌＩ
ｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３のリッジ側面部
は、多層膜４３中のＡｌが選択的に酸化されたＡｌ酸化
層４８となっている。
【００２５】リッジ上部の窓５３を除く領域上にＳｉＮ
X 膜４９が保護膜として形成されている。そして、ｐ側
電極５０が、リッジ上部の窓５３の領域を含めてＳｉＮ
X 膜４９上に、及びｎ側電極５１がｐ−ＩｎＰ基板４１
の裏面にそれぞれ形成されている。
X 膜４９が保護膜として形成されている。そして、ｐ側
電極５０が、リッジ上部の窓５３の領域を含めてＳｉＮ
X 膜４９上に、及びｎ側電極５１がｐ−ＩｎＰ基板４１
の裏面にそれぞれ形成されている。
【００２６】図５を参照して、本実施形態例の半導体レ
ーザ素子の作製方法を示す。図５（ａ）から（ｃ）は、
それぞれ、本実施形態例の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。先ず、
ｐ−ＩｎＰ基板４１上に、ＭＯＣＶＤ法により、順次、
第一のｐ−ＩｎＰクラッド層４２、ｐ−ＡｌＩｎＡｓ層
／ｐ−ＡｌＡｓの多層膜４３、第二のｐ−ＩｎＰクラッ
ド層４４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−ＩｎＰクラ
ッド層４６、及び、ｐ−ＧａＩｎＡｓコンタクト層４７
を成膜して、図５（ａ）に示すように、積層構造を形成
する。多層膜４３は、実施形態例１の多層膜２５と同様
にして形成する。
ーザ素子の作製方法を示す。図５（ａ）から（ｃ）は、
それぞれ、本実施形態例の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。先ず、
ｐ−ＩｎＰ基板４１上に、ＭＯＣＶＤ法により、順次、
第一のｐ−ＩｎＰクラッド層４２、ｐ−ＡｌＩｎＡｓ層
／ｐ−ＡｌＡｓの多層膜４３、第二のｐ−ＩｎＰクラッ
ド層４４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−ＩｎＰクラ
ッド層４６、及び、ｐ−ＧａＩｎＡｓコンタクト層４７
を成膜して、図５（ａ）に示すように、積層構造を形成
する。多層膜４３は、実施形態例１の多層膜２５と同様
にして形成する。
【００２７】次に、コンタクト層４７上にＳｉＯ2膜を
成膜し、パターニングしてストライプ状のマスク５４を
形成する。続いて、マスク５４を使って、コンタクト層
４７、ｎ−ＩｎＰクラッド層４６、活性層４５、第二の
ｐ−ＩｎＰクラッド層４４、多層膜４３をエッチングし
て除去し、更に第一のｐ−ＩｎＰクラッド層４２をその
途中までをエッチングして除去し、図５（ｂ）に示すよ
うに、幅Ｗが１０μｍのストライプ状リッジ５２を形成
する。
成膜し、パターニングしてストライプ状のマスク５４を
形成する。続いて、マスク５４を使って、コンタクト層
４７、ｎ−ＩｎＰクラッド層４６、活性層４５、第二の
ｐ−ＩｎＰクラッド層４４、多層膜４３をエッチングし
て除去し、更に第一のｐ−ＩｎＰクラッド層４２をその
途中までをエッチングして除去し、図５（ｂ）に示すよ
うに、幅Ｗが１０μｍのストライプ状リッジ５２を形成
する。
【００２８】次に、エッチングに使ったＳｉＯ2膜のマ
スク５４を酸化防止用マスクとして用い、水蒸気中にて
約５００℃の温度で９０分間熱処理を施すことにより、
ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３をリッ
ジ５２の側面から酸化させ、Ａｌを選択に酸化してＡｌ
酸化層４８を形成する。次に、ＳｉＯ2膜のマスク５４
を除去した後、図４に示すように、リッジ上部を除く領
域にＳｉＮｘ膜４９を形成する。次いで、ｐ−ＩｎＰ基
板４１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜４
９上及び窓５３にｎ型電極５０、及び、ｐ−ＩｎＰ基板
４１の裏面にｐ側電極５１をそれぞれ形成する。
スク５４を酸化防止用マスクとして用い、水蒸気中にて
約５００℃の温度で９０分間熱処理を施すことにより、
ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜４３をリッ
ジ５２の側面から酸化させ、Ａｌを選択に酸化してＡｌ
酸化層４８を形成する。次に、ＳｉＯ2膜のマスク５４
を除去した後、図４に示すように、リッジ上部を除く領
域にＳｉＮｘ膜４９を形成する。次いで、ｐ−ＩｎＰ基
板４１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜４
９上及び窓５３にｎ型電極５０、及び、ｐ−ＩｎＰ基板
４１の裏面にｐ側電極５１をそれぞれ形成する。
【００２９】本実施形態例のＩｎＰ系の半導体レーザ素
子では、実施形態例１のＩｎＰ系の半導体レーザ素子と
同様に、ＧａＡｓ基板上に作製した半導体レーザ素子と
同じ、Ａｌ酸化層による電流及び光閉じ込め効果を得る
ことができ、しかも、ＡｌＡｓ層の酸化アシスト効果に
より、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度が向上
し、Ａｌ酸化層により電流及び光閉じ込め構造を容易に
形成することができる。
子では、実施形態例１のＩｎＰ系の半導体レーザ素子と
同様に、ＧａＡｓ基板上に作製した半導体レーザ素子と
同じ、Ａｌ酸化層による電流及び光閉じ込め効果を得る
ことができ、しかも、ＡｌＡｓ層の酸化アシスト効果に
より、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度が向上
し、Ａｌ酸化層により電流及び光閉じ込め構造を容易に
形成することができる。
【００３０】尚、上述の実施形態例では、ストライプ状
リッジを有する端面発光型レーザを例に説明を行った
が、メサポストを有する面発光型半導体レーザ素子にも
当然のごとく適用できる。
リッジを有する端面発光型レーザを例に説明を行った
が、メサポストを有する面発光型半導体レーザ素子にも
当然のごとく適用できる。
【００３１】
【発明の効果】本発明によれば、Ａｌを含む半導体層と
してＡｌＩｎＡｓ層とＡｌＡｓ層とからなる多層膜を形
成することにより、ＡｌＡｓ層の酸化アシスト効果によ
り、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度を向上さ
せることができる。これにより、Ａｌ酸化層による閉じ
込め構造を有する、ＩｎＰ系の半導体レーザ素子を経済
的に作製することができる。
してＡｌＩｎＡｓ層とＡｌＡｓ層とからなる多層膜を形
成することにより、ＡｌＡｓ層の酸化アシスト効果によ
り、ＩｎＰ基板上のＡｌＩｎＡｓ層の酸化速度を向上さ
せることができる。これにより、Ａｌ酸化層による閉じ
込め構造を有する、ＩｎＰ系の半導体レーザ素子を経済
的に作製することができる。
【図１】実施形態例１の半導体レーザ素子の積層構造を
示す断面図である。
示す断面図である。
【図２】多層膜の構成を示す断面図である。
【図３】図３（ａ）から（ｃ）は、それぞれ、実施形態
例１の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
例１の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
【図４】実施形態例２の半導体レーザ素子の積層構造を
示す断面図である。
示す断面図である。
【図５】図５（ａ）から（ｃ）は、それぞれ、実施形態
例２の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
例２の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
【図６】従来のＧa Ａs 系の半導体レーザ素子の積層構
造を示す断面図である。
造を示す断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、従来のＧ
a Ａs 系の半導体レーザ素子を作製する際の工程毎の積
層構造を示す基板断面図である。
a Ａs 系の半導体レーザ素子を作製する際の工程毎の積
層構造を示す基板断面図である。
【図８】酸化実験の試料の積層構造を示す断面図であ
る。
る。
【図９】試料の酸化処理時間と酸化層の幅との関係を示
すグラフである。
すグラフである。
１ ｎ−Ｇa Ａs 基板 ２ ｎ−ＡｌＧa Ａs クラッド層 ３ 活性層 ４ 第一のｐ−ＡｌＧa Ａs クラッド層 ５ ｐ−ＡｌＡｓ層 ６ 第二のｐ−ＡｌＧa Ａs クラッド層 ７ ｐ−Ｇa Ａs コンタクト層 ８ Ａｌ酸化層 ９ ＳｉＮX 膜 １０ ｐ側電極 １１ ｎ側電極 １２ リッジ １３ 窓 １４ マスク １５ 従来のＧa Ａs 系の端面発光型半導体レーザ素子 ２０ 実施形態例の半導体レーザ素子 ２１ ｎ−ＩｎＰ基板 ２２ ｎ−ＩｎＰクラッド層 ２３ ＳＣＨ−ＭＱＷ活性層 ２４ 第一のｐ−ＩｎＰクラッド層 ２５ ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜 ２６ 第二のｐ−ＩｎＰクラッド層 ２７ ｐ−ＧａＩｎＡｓコンタクト層 ２８ Ａｌ酸化層 ２９ ＳｉＮX 膜 ３０ 窓 ３１ ｐ側電極 ３２ ｎ側電極 ３３ リッジ ３４ マスク ４０ 実施形態例２の半導体レーザ素子 ４１ ｐ−ＩｎＰ基板 ４２ 第一のｐ−ＩｎＰクラッド層 ４３ ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓの多層膜 ４４ 第二のｐ−ＩｎＰクラッド層 ４５ ＳＣＨ−ＭＱＷ活性層 ４６ ｎ−ＩｎＰクラッド層 ４７ ｎ−ＧａＩｎＡｓコンタクト層 ４８ Ａｌ酸化層 ４９ ＳｉＮX 膜 ５０ ｎ側電極 ５１ ｐ側電極 ５２ リッジ ５３ 窓 ５４ マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 粕川 秋彦 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 5F073 AA09 AA45 AA74 DA27
Claims (3)
- 【請求項１】 ＩｎＰ基板上に、順次形成された下部ク
ラッド層、活性層及び上部クラッド層のうちの少なくと
も上部クラッド層を、ストライプ状リッジ又はメサポス
トを形成する半導体積層構造の一部として有する半導体
レーザ素子において、 ｐ型ＡｌＩｎＡｓ層とｐ型ＡｌＡｓ層とから成る多層膜
で形成された中央領域と、ｐ型ＡｌＩｎＡｓ層とｐ型Ａ
ｌＡｓ層とから成る多層膜中のＡｌを選択的に酸化して
成るＡｌ酸化層で形成され、中央領域に連続する側部領
域とを有する電流狭窄層をｐ型クラッド層の間もしくは
ｐ型クラッド層と活性層の間に備えることを特徴とする
半導体レーザ素子。 - 【請求項２】 ＡｌＩｎＡｓ層の厚さは、総膜厚で２０
ｎｍ以上２００ｎｍ以下であることを特徴とする請求項
１に記載の半導体レーザ素子。 - 【請求項３】 多層膜中のＡｌＡｓ層の厚さは、一層当
たり２ｎｍ以上５ｎｍ未満であることを特徴とする請求
項１又は２に記載の半導体レーザ素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29341798A JP2000124549A (ja) | 1998-10-15 | 1998-10-15 | 半導体レーザ素子 |
| EP99970516A EP1049221A1 (en) | 1998-10-15 | 1999-10-12 | Semiconductor laser device |
| PCT/JP1999/005622 WO2000022706A1 (fr) | 1998-10-15 | 1999-10-12 | Laser a semi-conducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29341798A JP2000124549A (ja) | 1998-10-15 | 1998-10-15 | 半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124549A true JP2000124549A (ja) | 2000-04-28 |
Family
ID=17794508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29341798A Pending JP2000124549A (ja) | 1998-10-15 | 1998-10-15 | 半導体レーザ素子 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1049221A1 (ja) |
| JP (1) | JP2000124549A (ja) |
| WO (1) | WO2000022706A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157298B2 (en) | 2002-07-10 | 2007-01-02 | Fuji Xerox Co., Ltd. | Surface emitting semiconductor laser, and method and apparatus for fabricating the same |
| CN1306666C (zh) * | 2002-11-18 | 2007-03-21 | 夏普株式会社 | 半导体激光器设备及其制造方法 |
| JP2008530774A (ja) * | 2005-02-07 | 2008-08-07 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） | 局所的な埋込み絶縁体を形成するためのプレナー酸化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2873279B2 (ja) * | 1996-02-15 | 1999-03-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3772918B2 (ja) * | 1996-03-19 | 2006-05-10 | Ｊｆｅスチール株式会社 | 転炉型精錬容器における溶銑の脱燐精錬方法 |
-
1998
- 1998-10-15 JP JP29341798A patent/JP2000124549A/ja active Pending
-
1999
- 1999-10-12 EP EP99970516A patent/EP1049221A1/en not_active Withdrawn
- 1999-10-12 WO PCT/JP1999/005622 patent/WO2000022706A1/ja not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157298B2 (en) | 2002-07-10 | 2007-01-02 | Fuji Xerox Co., Ltd. | Surface emitting semiconductor laser, and method and apparatus for fabricating the same |
| CN1306666C (zh) * | 2002-11-18 | 2007-03-21 | 夏普株式会社 | 半导体激光器设备及其制造方法 |
| JP2008530774A (ja) * | 2005-02-07 | 2008-08-07 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） | 局所的な埋込み絶縁体を形成するためのプレナー酸化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1049221A1 (en) | 2000-11-02 |
| WO2000022706A1 (fr) | 2000-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4526252B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3052552B2 (ja) | 面発光型半導体レーザ | |
| JPH06314854A (ja) | 面型発光素子とその製造方法 | |
| JP2000196189A (ja) | 面発光型半導体レーザ | |
| JPH065975A (ja) | 半導体レーザ | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP2001068783A (ja) | 面発光レーザ及びその製造方法 | |
| JP2005051124A (ja) | 面発光型半導体素子 | |
| JP2000124549A (ja) | 半導体レーザ素子 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4443674B2 (ja) | ＩｎＰ系半導体レーザ素子及びその作製方法 | |
| JP2000012962A (ja) | 面発光型半導体レーザ及びその作製方法 | |
| JP4722404B2 (ja) | 長波長帯面発光半導体レーザ | |
| JPH08288586A (ja) | ２μｍ帯半導体レーザ | |
| JP2546150B2 (ja) | 立体共振器型面発光レーザ | |
| JP3440977B2 (ja) | 面発光半導体レーザおよびその製造方法 | |
| JPH1022574A (ja) | 半導体レーザ | |
| JP3470282B2 (ja) | 面発光半導体レーザとその製造方法 | |
| WO2000027003A1 (fr) | Laser a semi-conducteur a emission par la surface | |
| WO2022097513A1 (ja) | 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子の製造方法 | |
| JP2002185081A (ja) | 半導体レーザ素子 | |
| JP2953177B2 (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| JPH11261157A (ja) | 面発光型半導体レーザ素子及びその作製方法 | |
| JP3132445B2 (ja) | 長波長帯面発光型半導体レーザ及びその製造方法 | |
| JP2001308466A (ja) | 半導体レーザ装置 |