JP2008530774A - 局所的な埋込み絶縁体を形成するためのプレナー酸化方法 - Google Patents

局所的な埋込み絶縁体を形成するためのプレナー酸化方法 Download PDF

Info

Publication number
JP2008530774A
JP2008530774A JP2007553657A JP2007553657A JP2008530774A JP 2008530774 A JP2008530774 A JP 2008530774A JP 2007553657 A JP2007553657 A JP 2007553657A JP 2007553657 A JP2007553657 A JP 2007553657A JP 2008530774 A JP2008530774 A JP 2008530774A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
manufacturing
oxidized
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007553657A
Other languages
English (en)
Other versions
JP5101301B2 (ja
Inventor
ギィユエム、アルミュノー
アントニオ、ムーニョ‐ヤグ
ティエリー、カン
シャンタル、フォンテーヌ
ベロニク、バルディナル‐デラネ
Original Assignee
サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） filed Critical サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス）
Publication of JP2008530774A publication Critical patent/JP2008530774A/ja
Application granted granted Critical
Publication of JP5101301B2 publication Critical patent/JP5101301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Materials For Medical Uses (AREA)

Abstract

【課題】酸化パターンのより良い精度及び酸化層のより良い境界をもたらす製造方法を提供する。
【解決手段】第１、第２及び第３の半導体層を形成し、ここで、第１及び第３の層は第２の層に比べて酸化種の濃度が低く、
第３の層の上にマスクを形成し、
第３の層を通って酸化種を拡散させて第２の層を酸化する、
ステップを備える半導体デバイスの製造方法。

Description

本発明は、局所的な埋込み絶縁体を形成するためのプレナー酸化方法、特にメンデレーエフの周期的な元素の分類によるところのＩＩＩ−Ｖ族の半導体向けの方法に関する。
とりわけ、本発明は、マイクロエレクトロニクス、オプトエレクトロニクス及び集積光学（例えば導波路、回折網、フォトニック結晶）に適した半導体の製造方法に関する。
図１に半導体の横からの酸化を特に図示する。このプロセスにおいて、第１の半導体層１０１を形成する。それから、第２の半導体層１０２を形成し、この第２の層の上に第３の層１０３を形成する。これら最後の２つの層１０２及び１０３に“メサ”、即ちフラットトップの丘の形状を与える。一部のその形状は、第１の層１０１の上面から突き出ている。この形状は、例えば半導体部品のフォトエングレービング又はフォトエッチングにより得ることができる。次に、横からの酸化に進むことができる。この酸化は、前記メサの外側面を通して酸化種を拡散させることにより行う。これら酸化種は、前記第２の層を、長さＬｏｘ以上、選択的に酸化するであろう。この長さＬｏｘは、酸化種の拡散の関数であり、したがって具体的には、照射時間と条件（温度、ガスの流量と性質）の関数である。前記第２の層の中心部分１０４は、用途によっては酸化されずに残り得る。
図２に図示するように、例えば、垂直共振器面発光レーザ、即ちＶＣＳＥＬの製造の間に、この種の酸化プロセスを使用することが可能である。Ｚ方向にレーザ放射するために、ＶＣＳＥＬは共振器レーザ１０１を含む。この共振器レーザ１０１の厚さは、例えばλ／ｎである。ここで、ｎは屈折率、λは放射の波長である。層１０３及び１０５は、共振器１０１の両側にブラッグミラーを形成する。実際には、これらの層は、１／４波長の高い屈折率と低い屈折率の層を、交互に積み重ねたものからなる。横からの酸化により形成された、層１０２の酸化された部分は、絞りを形成する。この絞りは、まず第１に、最上層の金属堆積１０６と底の金属堆積１０７の間で、中心部分１０４を通る電流のパスを強要するために使用される。第２に、この絞りは、レーザ放射が準単色になるように、レーザ放射の可能な横モードを制限するために使用される。しかしながら、この絞りは過度に放射強度を制限してはならない。結果として、中心部分１０４の長さＬを上手に制御することが望ましい。
しかしながら、もし間隔Ｌが、酸化種で覆われなければならない長さＬｏｘに関して比較的小さいならば、この長さＬの制御には大きな不正確さが存在する。したがって、その部品の光電子工学の性能において不正確さが存在する。結果として、再現性が困難となる。さらに、この製法が可能な用途を制限する。
このこととは別に、“メサ”の形成がかなり困難である。最上層１０３が平らであることを妨げて、最上層を形成するために用いる結晶成長である、いかなるエピタキシャル成長も制限する。よって、マルチレイヤの部品を製造すること、又は、これらの部品を他の部品と統合することは、非常に困難である。ついには、この製法は再生産することが困難であり、そして酸化パターン及び工業プロセスにおける高精度の性能は制限される。
本発明は、これらの欠点を克服するという特有の目的を有する。
より具体的には、本発明は、その目的として、酸化パターンのより良い精度、及び酸化層のより良い境界をもたらすであろう製造方法を提供することを有する。
加えて、本発明は、その目的として、改善された産業化を可能にするであろう製法を提供することを有する。
この目的を達成するために、本発明の現在受け入れられた定義によると、問題となっているタイプの製法は、以下の段階を含むという点で特徴付けられる。すなわち、
（ａ）第１の半導体層を形成し、
（ｂ）前記第１の半導体層の上に第２の半導体層を、前記第１の半導体層において酸化され得る種の濃度が前記第２の半導体層において酸化され得る種の濃度よりかなり低い状態で、形成方向Ｚに形成し、
（ｃ）前記第２の半導体層の上に第３の半導体層を、前記第３の半導体層において酸化され得る種の濃度が前記第２の半導体層において酸化され得る種の濃度よりかなり低い状態で、形成方向Ｚに形成し、
（ｄ）前記第３の半導体層に少なくとも一つの拡散層を形成し、
（ｅ）酸化種が前記第３の半導体層の拡散層を通って拡散することにより、前記第２の半導体層を酸化する。
これらの構成によれば、本発明は完全なプレナー半導体デバイスの製造方法を提供することができる。結果として、電子部品の最上層の上にエピタキシャル成長をもたらして、マルチレイヤの部品を形成することが可能である。さらに、層を形成するためにクロスする材料の厚さが減少することから、この製法は、部品の生産を高速にし、かつ、非酸化区域の長さをより正確にする。ついには、この酸化は、メサ型の製法ではなし得ない、マスクを用いて行われうる複雑なパターンを予想することを、可能にする。加えて、酸化層と非酸化層との間の屈折率のコントラストを生かして、部品（例えば、集積光導波路、又は他のいかなる周期的若しくは非周期的な光学構造）を製造することが可能である。本発明の製法の様々な実施方法において、以下のいかなる構成を用いることもまた可能である。
− 段階（ｃ）の過程において、第３の層を、形成方向Ｚの厚さが少なくとも拡散層において５乃至１００ｎｍになるように、形成する。
− 段階（ｄ）は、リソグラフィ及びそれに続く前記拡散層の近傍のマスクのエッチングにより行われるマスクの形成を含む。
− 段階（ｄ）は、少なくとも拡散層のレベルで、形成方向Ｚの所定の深さにわたって、第３の層をエッチングすることにより行われる。この所定の深さは、形成方向の前記第３の層の厚さ未満である。
− 段階（ｅ）は、ベクターガスと水蒸気の混合物を含む雰囲気のもとで行われる。
− このベクターガスは、以下のガスのうち少なくとも一つを含む。
水素、窒素、アルゴン、窒素水素（Ｎ２とＨ２の混合ガス）
− 段階（ｅ）は、３００℃以上の温度で行われる。
− 製法は、以下の段階からなる段階もまた含む。
（ｆ）第４の半導体層を形成し、
（ｇ）前記第４の半導体層の上に第５の半導体層を形成方向Ｚ
に形成し、第４の半導体層において酸化され得る種の濃度は、第５の半導体層において酸化されうる種の濃度よりかなり低く、段階（ｆ）と（ｇ）は段階（ａ）より前に行われ、第１の半導体層は段階（ａ）の過程において第５の半導体層の上に形成方向Ｚに形成される。
− 製法は、第３の半導体層のマスクの残部にアタックする段階（ｈ）もまた含む。
− 製法は、第３の半導体層上のエピタキシャル成長からなる段階（ｉ）もまた含む。
− 半導体は、メンデレーエフの周期的な元素分類によるところのＩＩＩ−Ｖ族の半導体である。
加えて、本発明はまたその主題として、本発明に係る製法の実施によって得られる半導体を含む。
本発明の他の特性及び利点は、非限定的な例として提供される、実施方法の一つを、添付の図面を参照しつつ、以下に説明する中で、明らかになるだろう。
各図において、同じ参照符号は同一又は類似の要素を示すものである。
図３に示すように、本発明に係る半導体部品を形成するために、３つの半導体層（１，２及び３）の重ね合わせを、この順でＺ方向に、互いの上に、エピタキシーにより製造する。“層”は、一つの層または副層（サブレイヤ）の集合を意味する。例えば、第１の層１は最下層であり、この層の上に第２の層２を形成する。第１の層１は、主としてガリウム砒素（ＧａＡｓ）又は低容量のアルミニウムを含んだガリウム砒素（アルミニウム７０％未満のＡｌＧａＡｓ）から構成され得る。一方、第２の層２は酸化され得る種、ここではアルミニウム、に富んでいる。例えば、第２の層は、主としてアルミニウム砒素（ＡｌＡｓ）又は高容量のアルミニウムを含んだガリウム砒素（アルミニウム７０％以上のＡｌＧａＡｓ）から形成され得る。第３の層３は、第１の層と同様に、酸化され得る種をほとんど有さず、ＧａＡｓ又は低容量のアルミニウムを含んだＡｌＧａＡｓから形成され得る。
しかしながら、この製法を、メンデレーエフの周期的な元素の分類によるところのＩＩＩ−Ｖ族の半導体以外の半導体に置き換えることは、可能である。例えば、ＩＶ−ＩＶ族の半導体に対して、第１及び第３の層にＧｅ（Ｓｉ）、第２の層にＳｉを使用することが可能である。ここで、酸化され得る種はＳｉである。同様に、この酸化プロセスを、ＩＩ−ＶＩ族の半導体に置き換えることが可能である。
次に、望ましいパターンを形成するために、例えばリソグラフィ及びエッチングプロセスを使用する。かくて、図４に示すように、Ｚ方向の最上面の上に、例えば、ここでは第３の層３の上に、マスク材料４を堆積させることが可能である。このマスク材料４は、気相における化学的堆積（例えば、プラズマ化学気相成長法、即ちＰＥＣＶＤ、又は遠心分離器にかけること）により、第３の層３の上に堆積することができる。この材料４は、誘電体（例えば、ＳｉＮｘ、ＳｉＯ２またはＳｒＦ２）を含むことができる。
図５に示すように、マスク材料４が堆積されてから、感光層５が堆積される。次に、この感光層５を、例えば望ましいパターンの紫外線に感光させる。かくて、感光層５は少なくとも部分的に変更され、露光されたところはどこでも現像することができる。次に、現像後、マスク材料４を、（ドライまたはウエットの方法を用いて）エッチングすることにより、開口６ａ及び６ｂを形成することが可能である。
このようにして、半導体部品を次に製造するための望ましい形状をもったマスクを形成することは容易に可能である。次に、半導体材料は、このマスクの形状に従って酸化することができる。
次に、図６に示すように、第３の層３を通り抜けて第２の層２の酸化を行う。この目的を達成するために、半導体デバイスを、オーブンの中に、ＡｌＧａＡｓに対して３００℃以上の温度で、好ましくは４００℃近辺で、２分乃至１０分の時間のあいだ、酸化種の混合物を含む雰囲気（例えば、水蒸気を含んだ窒素水素）の中に、置く。ＩｎＰを用いた半導体の場合には、例えば５００度の温度が望ましい。
これらの条件で、酸化種は第３の層３を酸化せずに、この層を通って拡散する。なぜなら、第３の層３は、この温度で酸化され得る種を、ほとんど又は全く有しないからである。酸化種は、この温度で酸化され得る種に富む第２の層２に到達するやいなや、反応して絶縁酸化物の小島（ｉｓｌｅｔ）７ａ及び７ｂを形成する。
酸化種が層３を通って拡散することを容易にするために、第３の層３のＺ方向の厚さｄ３は、比較的低い、即ち１０乃至５０ｎｍであることが好ましい。一方、第２の層２のＺ方向の厚さｄ２は、２０ｎｍより大きく、ＶＣＳＥＬ向けでは典型的には２０乃至１００ｎｍである。これにより、第３の層３を通って良好に拡散すること、及び第２の層２を良好に酸化することが保証される。
図７に示すように、酸化部分が形成されると、次に、マスク４を完全に除去することが可能となる。第３の層の上面の上にさらなる層を、例えばエピタキシーにより、形成することが可能である。かくて、複雑なマルチレイヤの部品を製造することが可能である。
図８に示す変形例によると、形成方向Ｚの厚さがより大きい、例えば２００ｎｍの、第３の層３を形成することが可能である。次に、第３の層３の上にマスク４を形成し、そしてこの層３を所定の深さにわたってアタックし、穴６ａ及び６ｂを形成する。この穴６ａ及び６ｂの底は、拡散層を形成する。酸化種が第３の層３を通って拡散することを許容するために、拡散層のレベルにおける第３の層の厚さｅは、かなり低く、例えば２０ｎｍである。一方、アタックされない場所における第３の層３の厚さは、２００ｎｍであり、第３の層を通って拡散することを許容しない。次に、マスク４は除去されて、先の実施方法と同一の方法で酸化が起こる。
この変形例は、我々がマスクをオーブン中に置くのを回避することを許容する。実際、もしこのマスクが高い温度にさらされると、マスクを除去することは困難となり、第３の層３の表面はダメージを受けることもあり得る。結果として、この変形例を用いると、第３の層３の上にエピタキシャル成長することが平易になる。
上記の実施形態の一つに係るこの製法を実施する間、酸化された小島７ａ及び７ｂは、形成方向Ｚを横切ってわずかに広がることが認められた。かくて、この方向Ｚの酸化された部分７ａ又は７ｂの幅ｒｏｘは、マスクの開口６ａ又は６ｂの幅ｒよりも大きい。さらに、酸化時間が増加するにつれて、又は、雰囲気における酸化種の濃度が大きくなるにつれて、幅ｒｏｘは大きくなる。かくて、酸化される層の厚さ、時間、温度、又は実際には酸化種の濃度を調整することにより、これら酸化された小島７ａ及び７ｂを除いた通路を制御することが可能である。設計段階の間にこれらの現象を考慮に入れて、これらの望ましくない効果の関数としてマスクパターンを適合することもまた可能である。
さらに、例えば酸化される層の中の酸化され得る種の濃度プロファイルを変更することにより、これら望ましくない製法の形状を制御することが可能である。
図９に示す別の実施方法によれば、多重に重ね合された層を、同時に酸化することが可能である。かくて、半導体部品は、５つ又はそれ以上の層からなることができる。例えば、層１０，２０，３０，４０及び５０は、この順で、エピタキシーにより前の例と同じようにして形成することができる。前述の実施方法に相当する方法で、層３０及び５０は、層４０とは違って、酸化され得る種を含まない。同様に、層２０における酸化され得る種の濃度は高い。層１０は酸化され得る種を全く有しない。
第１の変形例と類似の方法で、最上層５０の上にマスク４を形成し、次に酸化プロセスに進む。酸化種は、層５０を通過する拡散により、層５０を酸化せずに、層４０を酸化し、酸化部分７ｄを形成する。しかしながら、酸化種は、次に、層３０を酸化せずにこれを通って拡散し、そして層２０を酸化して酸化部分７ｃを形成する。
結果として、一回の酸化で、多重に重ね合された、酸化された小島を形成することに進む。この多重酸化を実現するために、酸化種の通過する層３０及び５０の厚さは低いことが好ましい。また、酸化部分７ｃの幅は、酸化部分７ｄの幅よりも小さい。
しかしながら、酸化された小島７ｃ及び７ｄの幅、形状及び広がりを変更するために、第２の層２０及び第４の層４０の濃度又は厚さを、適合させることが可能である。実際、酸化される層の厚さが減少するにつれて、散乱効果は減少する。なぜなら、酸化種が拡散することが、より困難になるからである。
この変形例に係る製造方法の終わりは、前述の製法と同一である。
従来技術の方法に係る半導体デバイスの製造方法を示す。 ＶＣＳＥＬを示す。 本発明に係る製法を用いた製造過程における半導体デバイスを図示する。 本発明に係る製法を用いた製造過程における半導体デバイスを図示する。 本発明に係る製法を用いた製造過程における半導体デバイスを図示する。 本発明に係る製法を用いた製造過程における半導体デバイスを図示する。 本発明に係る製法を用いて製造した後の半導体デバイスを図示する。 本発明に係る製法の第１の変形例に係る製造過程における半導体デバイスを図示する。 製造の第２の変形例に係る製造過程における半導体デバイスを図示する。

Claims (13)

  1. 半導体の製造方法であって、
    （ａ）第１の半導体層（１，３０）を形成し、
    （ｂ）前記第１の半導体層の上に第２の半導体層（２，４０）を、前記第１の半導体層（１，３０）において酸化され得る種の濃度が前記第２の半導体層（２，４０）において酸化され得る種の濃度よりかなり低い状態で、形成方向Ｚに形成し、
    （ｃ）前記第２の半導体層（２，４０）の上に第３の半導体層（３，５０）を、前記第３の半導体層（３，５０）において酸化され得る種の濃度が前記第２の半導体層（２，４０）において酸化され得る種の濃度よりかなり低い状態で、形成方向Ｚに形成し、
    （ｄ）前記第３の半導体層（３，５０）に少なくとも一つの拡散層を形成し、
    （ｅ１）前記第３の半導体層の酸化種を拡散し、
    （ｅ２）前記第３の半導体層を通って前記酸化種を拡散することにより、前記第２の半導体層（２，４０）を酸化する、
    段階を含むことを特徴とする製造方法。
  2. 請求項１に記載の製造方法であって、段階（ｃ）の過程において、前記第３の半導体層（３，５０）を、前記形成方向Ｚの厚さが少なくとも前記拡散層のレベルにおいて５乃至１００ｎｍになるように、形成する、製造方法。
  3. 請求項１又は２に記載の製造方法であって、段階（ｄ）が、リソグラフィ及びそれに続く前記拡散層の近傍のマスクのエッチングにより作られるマスク（４）の形成を含む、製造方法。
  4. 請求項１又は２に記載の製造方法であって、段階（ｄ）が、少なくとも前記拡散層のレベルで、前記第３の層（３，５０）を、前記形成方向の前記第３の層の厚さ未満の前記形成方向Ｚの所定の深さにわたって、エッチングすることにより実現される、製造方法。
  5. 請求項１乃至請求項４のいずれか１つに記載の製造方法であって、段階（ｄ）がリソグラフィにより行われる、製造方法。
  6. 請求項１乃至請求項５のいずれか１つに記載の製造方法であって、段階（ｅ１）及び段階（ｅ２）は、ベクターガス及び水蒸気の混合物を含む雰囲気の中で行われる、製造方法。
  7. 請求項６に記載の製造方法であって、前記ベクターガスは、水素、窒素、アルゴン、窒素水素のうち少なくとも一つを含む、製造方法。
  8. 請求項１乃至請求項７のいずれか１つに記載の製造方法であって、段階（ｅ１）及び段階（ｅ２）は３００℃以上の温度で行われる、製造方法。
  9. 請求項１乃至請求項８のいずれか１つに記載の製造方法であって、
    （ｆ）第４の半導体層（１０）を形成し、
    （ｇ）前記第４の半導体層の上に第５の半導体層（２０）を形成方向Ｚに形成する、
    ことからなる段階も含み、
    前記第４の半導体層（１０）において酸化され得る種の濃度は、前記第５の半導体層（２０）において酸化されうる種の濃度よりかなり低く、
    前記段階（ｆ）と（ｇ）は前記段階（ａ）より前に行われ、前記第１の半導体層（３０）は前記段階（ａ）の過程において前記第５の半導体層（２０）の上に形成方向Ｚに形成される、製造方法。
  10. 請求項１乃至請求項９のいずれか１つに記載の製造方法であって、前記第３の半導体層（３，５０）のマスク（４）の残部にアタックする段階（ｈ）も含む、製造方法。
  11. 請求項１乃至請求項１０のいずれか１つに記載の製造方法であって、前記第３の半導体層（３，５０）上のエピタキシーからなる段階（ｉ）もまた含む、製造方法。
  12. 請求項１乃至請求項１１のいずれか１つに記載の製造方法であって、前記半導体はメンデレーエフの周期的な元素分類によるところのＩＩＩ−Ｖ族の半導体である、製造方法。
  13. 請求項１乃至請求項１２のいずれか１つに記載の製造方法を実施することで作り出され得る半導体。
JP2007553657A 2005-02-07 2006-02-02 局所的な埋込み絶縁体を形成するためのプレナー酸化方法 Expired - Fee Related JP5101301B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0501201A FR2881876B1 (fr) 2005-02-07 2005-02-07 Procede d'oxydation planaire pour realiser un isolant enterre localise
FR0501201 2005-02-07
PCT/FR2006/000242 WO2006082322A1 (fr) 2005-02-07 2006-02-02 Procede d’oxydation planaire pour realiser un isolant enterre localise

Publications (2)

Publication Number Publication Date
JP2008530774A true JP2008530774A (ja) 2008-08-07
JP5101301B2 JP5101301B2 (ja) 2012-12-19

Family

ID=34954516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007553657A Expired - Fee Related JP5101301B2 (ja) 2005-02-07 2006-02-02 局所的な埋込み絶縁体を形成するためのプレナー酸化方法

Country Status (7)

Country Link
US (1) US7932160B2 (ja)
EP (1) EP1856778B1 (ja)
JP (1) JP5101301B2 (ja)
AT (1) ATE463839T1 (ja)
DE (1) DE602006013429D1 (ja)
FR (1) FR2881876B1 (ja)
WO (1) WO2006082322A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347369B2 (ja) 2007-07-31 2009-10-21 キヤノン株式会社 面発光レーザの製造方法
JP4350774B2 (ja) * 2007-07-31 2009-10-21 キヤノン株式会社 面発光レーザ
EP2211373A1 (en) * 2007-10-31 2010-07-28 Mitsubishi Chemical Corporation Etching method and method for manufacturing optical/electronic device using the same
US9548355B1 (en) 2015-06-24 2017-01-17 International Business Machines Corporation Compound finFET device including oxidized III-V fin isolator
EP3555906A4 (en) * 2016-12-16 2020-08-26 The Government of the United States of America, as represented by the Secretary of the Navy SELECTIVE OXIDATION OF TRANSITION METAL NITRIDE LAYERS IN COMPOSITE SEMICONDUCTOR DEVICE STRUCTURES
US20190341452A1 (en) 2018-05-04 2019-11-07 International Business Machines Corporation Iii-v-segmented finfet free of wafer bonding

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226780A (ja) * 1989-02-28 1990-09-10 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH10229248A (ja) * 1997-02-07 1998-08-25 Xerox Corp 表面発光レーザ及びその製造方法
JPH114040A (ja) * 1997-06-11 1999-01-06 Nec Corp 面発光レーザ
JPH11103129A (ja) * 1997-08-15 1999-04-13 Hewlett Packard Co <Hp> 垂直空洞面発光レーザ及びその製造方法
JPH11112088A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 面発光半導体レーザおよびその製造方法
JPH11145555A (ja) * 1997-11-12 1999-05-28 Oki Electric Ind Co Ltd 面発光レーザ用ミラー構造およびその形成方法
JP2000124549A (ja) * 1998-10-15 2000-04-28 Furukawa Electric Co Ltd:The 半導体レーザ素子
JP2001237410A (ja) * 1999-12-27 2001-08-31 Xerox Corp オプトエレクトロニック集積回路とその製造方法
JP2003168845A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体レーザ素子及びこれを用いた光モジュール、及び光システム
JP2004288902A (ja) * 2003-03-24 2004-10-14 Sony Corp 面発光レーザ素子及びその製造方法
JP2004535057A (ja) * 2000-08-31 2004-11-18 ハネウェル・インターナショナル・インコーポレーテッド Ｖｃｓｅｌチップ用の保護側壁の不活性化
US20040264531A1 (en) * 2003-06-27 2004-12-30 Honeywell International Inc. Enhanced lateral oxidation
JP2005501409A (ja) * 2001-08-20 2005-01-13 マットソン サーマル プロダクツ ゲゼルシャフト ミット ベシュレンクテル ハフツング 多数の層を有する支持体を熱処理する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
US20020182823A1 (en) * 2001-04-18 2002-12-05 Noriyuki Yokouchi Wafer oxidation reactor and a method for forming a semiconductor device
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226780A (ja) * 1989-02-28 1990-09-10 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH10229248A (ja) * 1997-02-07 1998-08-25 Xerox Corp 表面発光レーザ及びその製造方法
JPH114040A (ja) * 1997-06-11 1999-01-06 Nec Corp 面発光レーザ
JPH11103129A (ja) * 1997-08-15 1999-04-13 Hewlett Packard Co <Hp> 垂直空洞面発光レーザ及びその製造方法
JPH11112088A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 面発光半導体レーザおよびその製造方法
JPH11145555A (ja) * 1997-11-12 1999-05-28 Oki Electric Ind Co Ltd 面発光レーザ用ミラー構造およびその形成方法
JP2000124549A (ja) * 1998-10-15 2000-04-28 Furukawa Electric Co Ltd:The 半導体レーザ素子
JP2001237410A (ja) * 1999-12-27 2001-08-31 Xerox Corp オプトエレクトロニック集積回路とその製造方法
JP2004535057A (ja) * 2000-08-31 2004-11-18 ハネウェル・インターナショナル・インコーポレーテッド Ｖｃｓｅｌチップ用の保護側壁の不活性化
JP2005501409A (ja) * 2001-08-20 2005-01-13 マットソン サーマル プロダクツ ゲゼルシャフト ミット ベシュレンクテル ハフツング 多数の層を有する支持体を熱処理する方法
JP2003168845A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体レーザ素子及びこれを用いた光モジュール、及び光システム
JP2004288902A (ja) * 2003-03-24 2004-10-14 Sony Corp 面発光レーザ素子及びその製造方法
US20040264531A1 (en) * 2003-06-27 2004-12-30 Honeywell International Inc. Enhanced lateral oxidation

Also Published As

Publication number Publication date
JP5101301B2 (ja) 2012-12-19
FR2881876A1 (fr) 2006-08-11
US7932160B2 (en) 2011-04-26
DE602006013429D1 (de) 2010-05-20
EP1856778B1 (fr) 2010-04-07
ATE463839T1 (de) 2010-04-15
WO2006082322A1 (fr) 2006-08-10
US20080164560A1 (en) 2008-07-10
EP1856778A1 (fr) 2007-11-21
FR2881876B1 (fr) 2007-05-25

Similar Documents

Publication Publication Date Title
JP5101301B2 (ja) 局所的な埋込み絶縁体を形成するためのプレナー酸化方法
US6365428B1 (en) Embedded high-contrast distributed grating structures
JP5254174B2 (ja) 半導体表面におけるパターンの作製方法
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
US7674573B2 (en) Method for manufacturing layered periodic structures
US5567659A (en) Method of etching patterns in III-V material with accurate depth control
CN107872007B (zh) 一种激光器芯片的制作方法
JP4007609B2 (ja) 半導体素子の作製方法
US20070091954A1 (en) Method of selective post-growth tuning of an optical bandgap of a semi-conductor heterostructure and products produced thereof
US10872783B2 (en) Method for structuring a nitride layer, structured dielectric layer, optoelectronic component, etching method for etching layers, and an environment sensor
JP2012199310A (ja) 半導体素子の作製方法
US8846425B2 (en) Diode laser and method for manufacturing a high-efficiency diode laser
JP4210741B2 (ja) 光学装置を製造する方法
JPH01114041A (ja) 微細パタン形成方法
JP2008047671A (ja) 半導体光集積素子を作製する方法
JPS6390879A (ja) 半導体レ−ザの製造方法
JP5254266B2 (ja) 半導体表面におけるパターンの作製方法
JP2012186406A (ja) 半導体素子の作製方法
GB2385712A (en) Optoelectronic devices
JP5681016B2 (ja) 半導体素子の作製方法
JPH0843867A (ja) 全光学的垂直構造量子井戸構成要素マトリクスの製造方法
JPH09191158A (ja) 分布帰還型半導体レーザ及びその作製方法
Suarez et al. Study and fabrication of buried oxide layers in GaAs/AlAs structures for confinement engineering in photonic devices
JP2012124387A (ja) 半導体素子の作製方法
Coleman et al. Selective area epitaxy for photonic integrated circuits and advanced devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees