JP2005005696A - リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子 - Google Patents

リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子 Download PDF

Info

Publication number
JP2005005696A
JP2005005696A JP2004148802A JP2004148802A JP2005005696A JP 2005005696 A JP2005005696 A JP 2005005696A JP 2004148802 A JP2004148802 A JP 2004148802A JP 2004148802 A JP2004148802 A JP 2004148802A JP 2005005696 A JP2005005696 A JP 2005005696A
Authority
JP
Japan
Prior art keywords
layer
etching
conductivity type
ridge
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004148802A
Other languages
English (en)
Inventor
Wataru Fujisawa
渉 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2004148802A priority Critical patent/JP2005005696A/ja
Publication of JP2005005696A publication Critical patent/JP2005005696A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 結晶欠陥がない垂直メサ構造のリッジストライプ構造を有するリッジ導波路型半導体レーザ素子の製造方法を提供する。
【解決手段】 リッジストライプ構造(9)を形成する工程は、ドライエッチングにより、第2導電型の第2クラッド層7を所定の厚さ残してエッチングする第1のエッチング工程と、ウエットエッチングにより、所定の厚さ残した第2導電型の第2クラッド層7を第2導電型のエッチングストップ層6までエッチングして除去する第2のエッチング工程とを有する。
【選択図】 図1

Description

本発明は、良好なリッジストライプ構造を有するリッジ導波路型半導体レ−ザ素子の製造方法及びそれにより製造するリッジ導波路型半導体レーザ素子に関するものである。
リッジ導波路型半導体レ−ザ素子は、その製造工程において活性層を大気中に露出させることがないため、特に酸化によりレ−ザ特性が劣化しやすいGaAs系レ−ザ素子に対しては信頼性の点で優れた構造である。
図3は、従来例のリッジ導波路型半導体レーザ素子を示す構成図である。
同図に示すように、従来例のリッジ導波路型半導体レーザ素子(以下、単にレーザ素子ともいう)1Aは、n−GaAsからなる基板2上に、所定の半導体層が積層されて形成されている。
まず、基板2上にn−Al0.5Ga0.5Asからなるn型第1クラッド層3が形成される。次に、Al0.13Ga0.87Asから活性層4が形成される。続いて、p−Al0.5Ga0.5Asからなるp型第1クラッド層5が形成される。さらに、p−Al0.5Ga0.5Asからなるエッチングストップ層6が形成される。
次に、p−Al0.5Ga0.5Asからなる第2クラッド層7A、p−GaAsからなるキャップ層8及びSiO2からなるマスク層(図示しない)が順次形成される。マスク層は、フォトリソ技術により所定のストライプ形状に加工される。
つぎに、このマスク層の下部領域以外の第2クラッド層7A及びキャップ層8をエッチング除去し、リッジストライプ構造9Aを得る。エッチングは2段のウエットエッチングを用いる。第1段のエッチング液としては、硝酸過水混合液を用いる。第2段には、酒石酸混合液を用いる。
次に、マスク層下部領域以外のエッチングストップ層6上に、すなわち、リッジストライプ構造9Aの両側面に、n−AlGaAsからなる電流狭窄層10aA及びn−GaAsからなる電流狭窄層10bAが順次形成される。
その後、マスク層を除去して、p−GaAsからなるコンタクト層11及びp型オーミック電極12が積層される。
一方、基板2の各半導体層を形成した側と反対側の面にはn型オーミック電極13が形成されている。
このようなリッジ導波路型半導体レーザ素子1Aにおいては、そのリッジストライプ構造9Aを、2段のウエットエッチングで、良好に得ることが出来る(例えば、特許文献1参照。)。
特開平11−46037号公報(第4−5頁、第1図)
ところで、リッジ導波路型半導体レーザ素子1Aにおいては、活性層4を中心に発光する光は、その周囲に存在する第1クラッド層3、5にも拡がる。
さらに、光は発光中心部上方に配置される第2クラッド層7中にも拡がるが、その上に形成されたキャップ層8で吸収されてしまう。これは、全体の発光効率を低下させる。
また、この吸収により発熱し、ハイパワー動作時の特性が劣化する。従って、キャップ層8を発光中心(活性層4)から極力遠ざけ、吸収による発熱の影響を少なくすることが、特に高出力レーザ素子に求められている。これに対しては、リッジストライプ高さ(第2クラッド層7とキャップ層8の合計の厚さ:以下、単にリッジ高さともいう)を高くすることが有効である。
しかし、従来のリッジ高さは、約1μmであるが、これを約2〜2.4μm程度にすると、従来のウエットエッチングでは、良好なリッジストライプ構造を形成できない。
例えば、(100)を主面とするGaAs基板を使用して、その上に上述のストライプ構造のストライプマスクまでを積層し、キャップ層及びp型第2クラッド層をウエットエッチングする。このとき、エッチング液として、例えば濃度が50wt%の酒石酸と濃度が31wt%の過酸化水素水とを、5:1の割合で混合した、酒石酸水−過酸化水素水混合液を用いる。このとき得られるリッジストライプ構造を図4に示す。
ここで、リッジストライプのストライプ長手方向を<11バー0>にすると、図4の(a)に示すような、順メサ構造(台形型)のリッジストライプ構造92が得られる。ここでは、p型第2クラッド層72のエッチングストップ層6側のストライプ幅が、キャップ層82側の幅より広くなっている(キャップ層82も台形状になる。)。なお、ストライプ長手方向は、図4の紙面に垂直方向である。
この場合、レーザ発光のために印加する電流の流路に狭小部が生じることとなり、素子抵抗が増大し、良好なレーザ発光を得られない。
一方、リッジストライプのストライプ長手方向を<110>にすると、図4の(b)に示すような、逆メサ構造(逆テーパ形状の台形型)のリッジストライプ構造93が得られる。ここでは、p型第2クラッド層73のエッチングストップ層6側のストライプ幅が、キャップ層83側の幅より狭くなっている(キャップ層83も逆台形状になる。)。この場合、後にリッジストライプの両側のエッチングストップ層6上に、GaAs電流狭窄層10aA、10bAを埋め込み成長させる際に、空孔(ボイド)が発生するなどして、レーザ素子の信頼性を低下させる。
これに対して、ドライエッチングにより、上述のリッジストライプ構造を形成することも考えられる。ドライエッチング法としては、反応性イオンエッチング(RIE:Reactive Ion Etching)法、誘導結合プラズマエッチング(ICP:Induction Cuppling Plasma)法、電子サイクロトロン共鳴エッチング(ECR:Electron Cyclotron Resonance)法などが知られている。これらの方法によれば、異方性エッチングが可能なため、リッジストライプ構造の側壁をエッチングストップ層に対しほぼ垂直に形成できる。すなわち、リッジストライプ構造のストライプ短手方向の断面形状は、略矩形になる(垂直メサ構造)。
しかしながら、これらの方法によれば、非選択的にエッチングが進行するので、従来例で示したようなエッチングストップ層を用いた場合、エッチングストップ層でエッチングが停止しない。
従って、図5に示すように、基板全面では所定のばらつき範囲の厚さを有する第2クラッド層74のマスク領域以外を確実に除去しようとすると、エッチングストップ層60を突き抜けて下層の第1クラッド層50や活性層4までエッチングしてしまうという問題がある。図5には、垂直メサ構造のリッジストライプ構造を示すが、エッチングストップ層60及びp型第1クラッド層50の一部も不要に除去される状態を示してある。
これを防止して、正確にエッチングストップ層でエッチングを停止するには、膜厚分布やエッチングレート分布などの各工程中における面内分布や、各工程のバッチ間ばらつきなどを均一にする必要がある。しかし、これらを実現するのは非常に困難であるという問題がある。
また、ドライエッチングにおいて、特有に、エッチング面でエッチングガスと反応して生じる反応生成物がリッジストライプの側壁に再付着する。それが、そのまま残留した場合は、得られるレーザ素子の信頼性を低下させるという問題がある。
また、エッチング面は、後の工程でGaAs電流狭窄層を再成長する面となるが、イオン照射により、結晶の欠陥や非晶質化が生じたり、エッチングガスや反応生成物が残留したりする。これは、良好なエピタキシャル成長を阻害し、成長する電流狭窄層に欠陥を発生させ、レーザ素子の特性を劣化させるという問題がある。なお、図6には、リッジストライプ構造95は垂直メサ構造を有しているが、p型第2クラッド層75の側壁及びエッチングストップ層6にダメージ層91が形成され、付着層92が形成された様子を示してある。
また、ドライエッチングによると、図7に示すように、リッジストライプ構造76は垂直メサ構造になるがエッチングストップ層6に裾引き部77が発生してしまい、これがレーザ素子の発光特性を劣化させるという問題がある。
そこで、本発明は上記問題を解決して、エッチングストップ層や第2クラッド層に結晶欠陥が無い垂直メサ構造のリッジストライプ構造を有するリッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子を提供することを目的とするものである。
上記の課題を解決するために、本願発明は手段として次の手順を有する。
即ち、請求項1に係る発明は、第1導電型の半導体基板2上に、第1導電型の第1クラッド層3,活性層4,第2導電型の第1クラッド層5,第2導電型のエッチングストップ層6,第2導電型の第2クラッド層7及び第2導電型のキャップ層8を順次形成する工程と、該第2導電型のキャップ層8上に所定のストライプパターンを有するストライプマスク膜14を形成した後、該ストライプマスク膜14に覆われていない領域を前記第2導電型のエッチングストップ層6まで選択エッチングにより除去してリッジストライプ構造9を形成する工程と、を有するリッジ導波路型半導体レーザ素子の製造方法において、
前記リッジストライプ構造9を形成する工程は、ドライエッチングにより、前記第2導電型の第2クラッド層7を所定の厚さ残してエッチングする第1のエッチング工程と、ウエットエッチングにより、前記所定の厚さ残した第2導電型の第2クラッド層7を前記第2導電型のエッチングストップ層6までエッチングして除去する第2のエッチング工程とを有することを特徴とするリッジ導波路型半導体レーザ素子の製造方法である。
また、請求項2に係る発明は、前記第2のエッチング工程において、前記リッジストライプ構造9の側壁をエッチングすることを特徴とする請求項1記載のリッジ導波路型半導体レーザ素子1の製造方法である。
また、本願発明は手段として次の構成を有する。
即ち、請求項3に係る発明は、請求項1記載のリッジ導波路型半導体レーザ素子の製造方法により製造するリッジ導波路型半導体レーザ素子であって、
第1導電型の半導体基板2と、該半導体基板2の一面上に順次積層した第1導電型の第1クラッド層3,活性層4,第2導電型の第1クラッド層5及び第2導電型のエッチングストップ層6と、該第2導電型のエッチングストップ層6上にストライプ状に積層した第2導電型の第2クラッド層7及び第2導電型のキャップ層8から成るリッジストライプ構造9と、を有し、前記半導体基板2の一面を(100)面にすると共に、前記リッジストライプ構造9におけるストライプの長手方向を<110>方向にして成ることを特徴とするリッジ導波路型半導体レーザ素子1である。
本発明によれば、エッチングストップ層や第2クラッド層に結晶欠陥がなく垂直メサ構造のリッジストライプ構造を有するリッジ導波路型半導体レーザ素子が得られるという効果がある。
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、上述の従来例の構成要素と同一の構成要素については、同一の参照符号を付し、その説明を省略する。
<実施例>
図1は、本発明のリッジ導波路型半導体レーザ素子の実施例を示す構成図である。図2は、本発明のリッジ導波路型半導体レーザ素子の実施例を製造するための製造工程である。
以下、図1に示す本実施例のリッジ導波路型半導体レーザ素子1を、図2に基き、その製造方法と共に説明する。
(第1工程)
図2の(a)に示すが、基板2としてn−GaAsウェハを使用する。基板面は(100)面である。
まず、MOCVD(Metal Organic Chemical Vapor Deposition)法により、基板2の一方の面上に、厚さ1.5μ
mのn−Al0.5Ga0.5Asからなるn型第1クラッド層3を形成する。ここでn−Al0.5Ga0.5Asには、濃度1×1018cm-3のSiをドープしてある。
次に、このn型第1クラッド層3上に、厚さ0.07μmのノンド−プAl0.13Ga0.87Asからなる活性層4を形成する。
続いて、活性層4上に、厚さ0.3μmのp−Al0.5Ga0.5Asからなるp型第1クラッド層5を形成する。このp−Al0.5Ga0.5Asには、濃度1×1018cm-3のZnをドープしてある。
次に、p型第1クラッド層5上に、厚さ0.03μmのp−Al0.7Ga0.3Asからなるエッチングストップ層6を形成する。このp−Al0.7Ga0.3Asには、濃度1×1018cm-3であるZnをド−プしてある。
次に、エッチングストップ層6上に、厚さ2.0μmのp−Al0.5Ga0.5Asからなるp型第2クラッド層70を形成する。このp−Al0.5Ga0.5Asには濃度1×1018cm-3のZnをド−プしてある。
ここで、p型第2クラッド層70の結晶方向を測定しておく。
次に、p型第2クラッド層70上に、厚さ0.4μmのp−GaAsからなる
キャップ層80を形成する。このp−GaAsには、濃度5×1019cm-3のZnをドープしてある。
(第2工程)
次に、図2の(b)に示すように、キャップ層80上に、スパッタ法により、厚さ0.2μm乃至0.3μmのSiO2膜を形成する。
さらに、このSiO2膜上に図示しないフォトレジスト膜を塗布・形成する。
次にフォトリソグラフィ法により、フォトレジスト膜を所定形状のストライプ状に加工する。このとき、ストライプの長手方向が、下地のp型第2クラッド層の面内で<110>方向になるように加工する。
次に、このストライプ状のフォトレジスト膜をマスクとして、CF4ガスを用いるRIE法により、SiO2膜をエッチングして、ストライプ状のSiO2膜からなるストライプマスク14を形成する。このストライプマスク14は、図示横方向が例えば2.5μmであり、図示奥行き方向(紙面に垂直方向)が例えば数百μm乃至1mm程度である。
(第3工程)
次に、図2の(c)に示すように、ストライプマスク14下部の領域以外のキャップ層80及びp型第2クラッド層70を、例えばICPエッチング法により、途中までエッチング除去する。すなわち、厚さ数十〜数百nm程度のp型第2クラッド層の部分71Aが残るようにエッチングする。これにより、ストライプマスク14の下部に、ストライプ形状のキャップ層8とp型第2クラッド層71が形成される。
ICP法において、エッチングガスとしては、例えば、Cl2ガスとSiCl4ガスとの混合ガスを用い、例えば、0.5Pa乃至1.0Pa程度の圧力でエッチングを行う。
なお、この実施例では、SiO2膜をマスクとしてキャップ層80及びp型クラッド層70をエッチングしているが、フォトレジスト膜をそのままマスクとして用いてエッチングしてもよい。
その場合、キャップ層80上にSiO2膜を形成せず、フォトレジスト膜を直接塗布して形成し、フォトリソグラフィ法によりフォトレジスト膜を所定のストライプ形状に加工する。
なお、ここで、残したp型第2クラッド層の部分71Aの厚さは、ウェハ全面でp型第2クラッド層70(厚さ2.0μm)を形成したときの厚さのばらつきを吸収できる程度、例えば、数十〜数百nmとしてある。
これは、ICPエッチング法によるエッチングにより、エッチングストップ層6が決して露出しないようにするためである。
即ち、エッチングストップ層6が露出してエッチングされると、その後のウエットエッチングにおいてp型第1クラッド層5がある分布をもってエッチングされ、その結果、レーザの発光特性のばらつきが極めて大きくなってしまうからである。
(第4工程)
次に、図2の(d)に示すように、上述の第3工程において、エッチングストップ層6に残ったp型第2クラッド層の部分71A、及びp型第2クラッド層71の側面部に形成されているエッチング時の付着物やダメージ層を、ウエットエッチングにより除去する。
エッチング液としては、例えば濃度が50wt%の酒石酸と濃度が31wt%の過酸化水素水とを、5:1の割合で混合してなる、酒石酸水−過酸化水素水混合液を用いる。これが、この場合の選択性エッチング液として最適である。
エッチング液としては、硫酸−過酸化水素水系混合液や、燐酸−過酸化水素水系混合液も使用できるが、この液の場合、エッチングストップ層もエッチングしてしまうため選択エッチング液として使用することできない。
これにより、垂直メサ構造を有するp型第2クラッド層7とキャップ層8からなるリッジストライプ構造9を形成する。リッジストライプ構造9におけるストライプの長手方向は、p型第2クラッド層の<110>方向になっている。
エッチングストップ層6に対する酒石酸水−過酸化水素水混合液によるエッチングレ−トは、p型第2クラッド層7に対するよりも2桁程度小さいので、選択的にエッチングストップ層6でエッチングを停止することができる。
また、このときリッジストライプ構造9の側壁も同時にエッチングすることにより、第3工程のドライエッチング時に発生する、側壁の再付着層やダメージ層(非晶質層)を同時に除去する。
(第5工程)
次に、図2の(e)に示すように、MOCVD法により第2回目のエピタキシャル成長を行う。すなわち、リッジストライプ構造9以外の露出しているエッチングストップ層6上及びリッジストライプ構造9の両側面に、厚さ2.0μmのn−AlGaAsからなる電流狭窄層10a及び厚さ0.4μmのn−GaAsからなる電流狭窄層10bを積層して形成する。なお、このとき、ストライプマスク14上では、結晶の成長は行われない。
(第6工程)
次に、図2の(f)に示すように、CF4ガスを用いるRIE法により、選択的にSiO2からなるストライプマスク14を除去する。
次に、MOCVD法により、第3回目の結晶成長を行い、電流狭窄層10b及びキャップ層8上に、厚さ3.0μmのp−GaAsからなるコンタクト層11を形成する。このp−GaAsには、濃度1.5×1019cm-3のZnをドープしてある。
このあと、ここでは図示しないが、図1に示す、厚さ0.15μmのAuBe膜と厚さ1.85μmのAu膜とを積層した、p型オーミック電極12をコンタクト層11上に形成する。
さらに、同様に、ここでは図示しないが、図1に示す、合計の厚さが0.15μmのAuGeNi膜と厚さが0.6μmのAu膜とからなるn型オーミック電極13を、上述のn型第1クラッド層3などの積層された基板2の面とは反対側の面上に形成し、このn型オーミック電極13に対して、GaAsとオーミックコンタクトをとるために合金化熱処理を施す。
このようにして、図1に示す本実施例のリッジ導波路型半導体レーザ素子1を得る。
このレーザ素子1のp型オーミック電極12及びn型オーミック電極13間に電圧を印加して、レーザ発振閾値以上の電流を流すことによって、活性層よりレーザ光を放射することが出来る。
このように、リッジストライプ構造9を形成するのに、まず、ドライエッチングにより、p型第2クラッド層7の途中までエッチングすることにより、リッジストライプ構造9の側壁をほぼ垂直に形成出来る。この側壁を垂直に形成することによって、従来例において見られるような、順メサ構造における狭小部の発生や逆メサ構造における電流狭窄層の埋め込み不良を防止できる。
さらに、エッチングストップ層6上に残ったp型第2クラッド層7をウエットエッチングにより除去して、最終的なリッジストライプ構造9を形成する。これによって、ドライエッチング時に発生したエッチング面へのダメージ層(欠陥、非晶質層、残留汚染物質などを総称して)を除去することができる。また、リッジストライプ構造9の側壁も同時にある厚みだけエッチングする。これによって、ドライエッチング時にリッジストライプ構造9の側壁に再付着した反応生成物を除去出来る。また反応生成物を除去する工程を別に設ける必要がないため、工程を簡略化することが可能となる。
なお、リッジストライプ構造9におけるストライプの長手方向を<110>方向としてある。これを<11バー0>方向にすると、リッジストライプ構造9の側壁をウエットエッチング処理する場合、処理する厚みにもよるが、リッジストライプ構造9の側壁が順テーパ形状となり、また、裾引きが残りやすいが、これらを防止するためである。
このようにすると、第2クラッド層7の厚さを厚くしても垂直メサ構造を有するリッジストライプ構造9を均一で安定した形成することが出来るので、発光効率の良好なリッジ導波路型半導体レーザ素子を得ることが出来る。
なお、リッジストライプ構造を形成するのに、ドライエッチングとウエットエッチングとの2段階エッチングを用いて行うのは、p型第2クラッド層の厚さが薄い場合にも適用できるのは言うまでもない。
また、活性層に多重量子井戸(MQW)構造を用いたリッジ導波路型半導体レーザ素子にも適用できるのは言うまでもない。
本発明のリッジ導波路型半導体レーザ素子の実施例を示す構成図である。 本発明のリッジ導波路型半導体レーザ素子の実施例を製造するための製造工程である。 従来例のリッジ導波路型半導体レーザ素子を示す構成図である。 ウエットエッチングにより形成したリッジストライプ構造を示す図である。 ドライエッチングにより形成したリッジストライプ構造を示す図である。 ドライエッチングより形成したリッジストライプ構造に発生する付着層及びダメージ層を示す図である。 ドライエッチングにより形成したリッジストライプ構造に発生する裾引き部を示す図である。
符号の説明
1 リッジ導波路型半導体レ−ザ素子
2 基板
3 n型第1クラッド層、
4 活性層
5 p型第1クラッド層
6 エッチングストップ層
7,7A p型第2クラッド層
8 キャップ層
9,9A リッジストライプ構造
10 a,10b,10aA,10bA 電流狭窄層
11 コンタクト層
12 p型オーミック電極
13 n型オーミック電極
14 ストライプマスク
50 p型第1クラッド層
60 エッチングストップ層
70,71,72,73,74,75,76 p型第2クラッド層
77 裾引き部
80,82,83,84 キャップ層
91 ダメージ層
92 付着層
92,93,94,95,96 リッジストライプ構造

Claims (3)

  1. 第1導電型の半導体基板上に、第1導電型の第1クラッド層,活性層,第2導電型の第1クラッド層,第2導電型のエッチングストップ層,第2導電型の第2クラッド層及び第2導電型のキャップ層を順次形成する工程と、
    該第2導電型のキャップ層上に所定のストライプパターンを有するストライプマスク膜を形成した後、該ストライプマスク膜に覆われていない領域を前記第2導電型のエッチングストップ層まで選択エッチングにより除去してリッジストライプ構造を形成する工程と、を有するリッジ導波路型半導体レーザ素子の製造方法において、
    前記リッジストライプ構造を形成する工程は、
    ドライエッチングにより、前記第2導電型の第2クラッド層を所定の厚さ残してエッチングする第1のエッチング工程と、
    ウエットエッチングにより、前記所定の厚さ残した第2導電型の第2クラッド層を前記第2導電型のエッチングストップ層までエッチングして除去する第2のエッチング工程とを有することを特徴とするリッジ導波路型半導体レーザ素子の製造方法。
  2. 前記第2のエッチング工程において、前記リッジストライプ構造の側壁をエッチングすることを特徴とする請求項1記載のリッジ導波路型半導体レーザ素子の製造方法。
  3. 請求項1記載のリッジ導波路型半導体レーザ素子の製造方法により製造するリッジ導波路型半導体レーザ素子であって、
    第1導電型の半導体基板と、
    該半導体基板の一面上に順次積層した第1導電型の第1クラッド層,活性層,第2導電型の第1クラッド層及び第2導電型のエッチングストップ層と、
    該第2導電型のエッチングストップ層上にストライプ状に積層した第2導電型の第2クラッド層及び第2導電型のキャップ層から成るリッジストライプ構造と、を有し、
    前記半導体基板の一面を(100)面にすると共に、前記リッジストライプ構造におけるストライプの長手方向を<110>方向にして成ることを特徴とするリッジ導波路型半導体レーザ素子。
JP2004148802A 2003-05-20 2004-05-19 リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子 Pending JP2005005696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004148802A JP2005005696A (ja) 2003-05-20 2004-05-19 リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003141576 2003-05-20
JP2004148802A JP2005005696A (ja) 2003-05-20 2004-05-19 リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2005005696A true JP2005005696A (ja) 2005-01-06

Family

ID=34106408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004148802A Pending JP2005005696A (ja) 2003-05-20 2004-05-19 リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP2005005696A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215520A (ja) * 2005-02-04 2006-08-17 Qualcomm Mems Technologies Inc 光干渉式カラーディスプレイの製造方法
JP2008098349A (ja) * 2006-10-11 2008-04-24 Sharp Corp 化合物半導体レーザの作製方法
WO2010016249A1 (ja) * 2008-08-05 2010-02-11 日本電気株式会社 半導体装置の製造方法およびプラズマエッチング装置
US7719754B2 (en) 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
US7906353B2 (en) 2004-09-27 2011-03-15 Qualcomm Mems Technologies, Inc. Method of fabricating interferometric devices using lift-off processing techniques
JP2011211240A (ja) * 2011-07-25 2011-10-20 Opnext Japan Inc 光半導体素子の製造方法
WO2024100782A1 (ja) * 2022-11-09 2024-05-16 三菱電機株式会社 光集積デバイス及び光集積デバイスの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906353B2 (en) 2004-09-27 2011-03-15 Qualcomm Mems Technologies, Inc. Method of fabricating interferometric devices using lift-off processing techniques
JP2006215520A (ja) * 2005-02-04 2006-08-17 Qualcomm Mems Technologies Inc 光干渉式カラーディスプレイの製造方法
JP2008098349A (ja) * 2006-10-11 2008-04-24 Sharp Corp 化合物半導体レーザの作製方法
WO2010016249A1 (ja) * 2008-08-05 2010-02-11 日本電気株式会社 半導体装置の製造方法およびプラズマエッチング装置
JPWO2010016249A1 (ja) * 2008-08-05 2012-01-19 日本電気株式会社 半導体装置の製造方法およびプラズマエッチング装置
US7719754B2 (en) 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
JP2011211240A (ja) * 2011-07-25 2011-10-20 Opnext Japan Inc 光半導体素子の製造方法
WO2024100782A1 (ja) * 2022-11-09 2024-05-16 三菱電機株式会社 光集積デバイス及び光集積デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP2007116057A (ja) 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JPH08307013A (ja) 半導体レーザ装置及びその製造方法
JP2004014569A (ja) 半導体レーザ及びその製造方法
JP2005005696A (ja) リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子
KR20080014613A (ko) 반도체 광 소자 및 그 제조 방법
JP4589080B2 (ja) エッチング方法
JPH05259574A (ja) 半導体レーザ装置及びその製造方法
JP4226515B2 (ja) 半導体装置の製造方法
JPH10270786A (ja) 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ
JP2547464B2 (ja) 半導体レーザ素子の製造方法
JPH08250801A (ja) 半導体レーザ装置とその製造方法
JP5022603B2 (ja) 半導体装置の製造方法
JP5310441B2 (ja) 半導体レーザの製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
JP2003218466A (ja) 半導体レーザ素子およびその製造方法
JP2009135148A (ja) 半導体発光装置の製造方法
JPH06112592A (ja) 半導体レーザ素子の製造方法
JPH0677588A (ja) 半導体レーザ及びその製造方法
JP2008028093A (ja) 半導体レーザ装置およびその製造方法
JP2006319120A (ja) 半導体レーザおよびその製造方法
JPH07131110A (ja) 半導体レーザ装置の製造方法
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JPH11274657A (ja) 半導体レ―ザ及びその製造方法
JP2004153059A (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060630

A977 Report on retrieval

Effective date: 20090924

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100305