JP2003218466A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JP2003218466A JP2003218466A JP2002012763A JP2002012763A JP2003218466A JP 2003218466 A JP2003218466 A JP 2003218466A JP 2002012763 A JP2002012763 A JP 2002012763A JP 2002012763 A JP2002012763 A JP 2002012763A JP 2003218466 A JP2003218466 A JP 2003218466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor laser
- ridge
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 基本横モード発振の高出力レーザ素子を歩留
り良く製造することができ、かつ、高信頼性で高出力な
半導体レーザ素子およびその製造方法を提供する。 【解決手段】 この半導体レーザ素子では、リッジ部１
１が有するリッジ上部１１Ｕの側面１１ａは、｛１１
１｝Ａ面の面方位が出ている側面である。したがって、
電流ブロック層７,８およびコンタクト層９内での結晶
欠陥、転移、歪の発生を防止できる。また、リッジ下部
１１Ｌは、垂直異方性ドライエッチングによって、垂直
なリッジ側面１１Ｌｓとなるリッジ形状となっている。
したがって、レーザ発振の横モード制御に重要なリッジ
下部１１Ｌのリッジ幅Ｄを高精度に制御できる。
り良く製造することができ、かつ、高信頼性で高出力な
半導体レーザ素子およびその製造方法を提供する。 【解決手段】 この半導体レーザ素子では、リッジ部１
１が有するリッジ上部１１Ｕの側面１１ａは、｛１１
１｝Ａ面の面方位が出ている側面である。したがって、
電流ブロック層７,８およびコンタクト層９内での結晶
欠陥、転移、歪の発生を防止できる。また、リッジ下部
１１Ｌは、垂直異方性ドライエッチングによって、垂直
なリッジ側面１１Ｌｓとなるリッジ形状となっている。
したがって、レーザ発振の横モード制御に重要なリッジ
下部１１Ｌのリッジ幅Ｄを高精度に制御できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体レーザ素
子およびその製造方法に関し、特に、リッジ導波路型の
半導体レーザ素子およびその製造方法に関する。
子およびその製造方法に関し、特に、リッジ導波路型の
半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】(第１従来例)図２２に、第１従来例であ
る一般的なリッジ導波路型の半導体レーザ素子の断面を
示す。この半導体レーザ素子は、ｎ−ＧａＡｓ基板２０
１の(１００)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層
２０２、量子井戸活性層２０３、ｐ−ＡｌＧａＡｓ第２
クラッド層２０４ａ、ｐ−ＧａＡｓエッチングストップ
層２０５が形成されている。
る一般的なリッジ導波路型の半導体レーザ素子の断面を
示す。この半導体レーザ素子は、ｎ−ＧａＡｓ基板２０
１の(１００)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層
２０２、量子井戸活性層２０３、ｐ−ＡｌＧａＡｓ第２
クラッド層２０４ａ、ｐ−ＧａＡｓエッチングストップ
層２０５が形成されている。
【０００３】このｐ−ＧａＡｓエッチングストップ層２
０５上には、ｐ−ＡｌＧａＡｓ第３クラッド層２０４
ｂ、ｐ−ＧａＡｓキャップ層２０６がメサストライプ状
凸型に形成されている。このｐ−ＡｌＧａＡｓ第３クラ
ッド層２０４ｂの両外側には、ｐ−ＡｌＧａＡｓ第３ク
ラッド層２０４ｂよりも低屈折率のｎ−ＡｌＧａＡｓ電
流ブロック層２０７およびｎ−ＧａＡｓ電流ブロック層
２０８が形成されている。さらにその上には、ｐ−Ｇａ
Ａｓコンタクト層２０９が形成されている。
０５上には、ｐ−ＡｌＧａＡｓ第３クラッド層２０４
ｂ、ｐ−ＧａＡｓキャップ層２０６がメサストライプ状
凸型に形成されている。このｐ−ＡｌＧａＡｓ第３クラ
ッド層２０４ｂの両外側には、ｐ−ＡｌＧａＡｓ第３ク
ラッド層２０４ｂよりも低屈折率のｎ−ＡｌＧａＡｓ電
流ブロック層２０７およびｎ−ＧａＡｓ電流ブロック層
２０８が形成されている。さらにその上には、ｐ−Ｇａ
Ａｓコンタクト層２０９が形成されている。
【０００４】次に、図２３(ａ)〜(ｄ)および図２４(ｅ)
〜(ｇ)を順に参照して、この第１従来例の半導体レーザ
素子の作製方法を説明する。
〜(ｇ)を順に参照して、この第１従来例の半導体レーザ
素子の作製方法を説明する。
【０００５】まず、第１回目の結晶成長によって、図２
３(ａ)に示すように、ｎ−ＧａＡｓ基板２０１の(１０
０)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層２０２、
量子井戸活性層２０３、ｐ−ＡｌＧａＡｓ第２クラッド
層２０４ａ、ｐ−ＧａＡｓエッチングストップ層２０
５、ｐ−ＡｌＧａＡｓ第３クラッド層２０４ｂ、ｐ−Ｇ
ａＡｓキャップ層２０６を順次積層成長する。次に、図
２３(ｂ)に示すように、公知のフォトリソグラフィ技術
を用いて、ｐ−ＧａＡｓキャップ層２０６上の〈０１バ
ー１〉方向にストライプ状のレジストマスク２１４を形
成し、公知のエッチング技術を用いてｐ−ＡｌＧａＡｓ
第３クラッド層２０４ｂ、ｐ−ＧａＡｓキャップ層２０
６をメサストライプ状凸型となる形状にエッチングす
る。このとき、エッチング方法としては、ｐ−ＧａＡｓ
キャップ層２０６およびｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの両層の非選択性エッチングを行う硫酸／過
酸化水素水／水の硫酸系エッチャントによってｐ−Ｇａ
Ａｓキャップ層２０６とｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの途中までエッチングを行う。このようにエ
ッチングされずに残したｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの厚さを、残し厚２２４と呼ぶ(図２３
(ｃ))。
３(ａ)に示すように、ｎ−ＧａＡｓ基板２０１の(１０
０)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層２０２、
量子井戸活性層２０３、ｐ−ＡｌＧａＡｓ第２クラッド
層２０４ａ、ｐ−ＧａＡｓエッチングストップ層２０
５、ｐ−ＡｌＧａＡｓ第３クラッド層２０４ｂ、ｐ−Ｇ
ａＡｓキャップ層２０６を順次積層成長する。次に、図
２３(ｂ)に示すように、公知のフォトリソグラフィ技術
を用いて、ｐ−ＧａＡｓキャップ層２０６上の〈０１バ
ー１〉方向にストライプ状のレジストマスク２１４を形
成し、公知のエッチング技術を用いてｐ−ＡｌＧａＡｓ
第３クラッド層２０４ｂ、ｐ−ＧａＡｓキャップ層２０
６をメサストライプ状凸型となる形状にエッチングす
る。このとき、エッチング方法としては、ｐ−ＧａＡｓ
キャップ層２０６およびｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの両層の非選択性エッチングを行う硫酸／過
酸化水素水／水の硫酸系エッチャントによってｐ−Ｇａ
Ａｓキャップ層２０６とｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの途中までエッチングを行う。このようにエ
ッチングされずに残したｐ−ＡｌＧａＡｓ第３クラッド
層２０４ｂの厚さを、残し厚２２４と呼ぶ(図２３
(ｃ))。
【０００６】次に、図２３(ｄ)に示すように、ｐ−Ａｌ
ＧａＡｓ第３クラッド層２０４ｂの選択性エッチングを
行うフッ化水素酸によって、ｐ−ＡｌＧａＡｓ第３クラ
ッド層２０４ｂのエッチングを行う。このエッチングで
は、深さ方向は、ｐ−ＡｌＧａＡｓ第３クラッド層２０
４ｂの残し厚２２４だけのエッチングを行い、ｐ−Ｇａ
Ａｓエッチングストップ層２０５でエッチングを停止さ
せて、リッジ形状のリッジ部２１１を作製する。このリ
ッジ部２１１のリッジ側面は、フッ化水素酸エッチング
のエッチング速度の面方位依存性によって、エッチング
速度の遅い面方位である｛１１１｝Ａ面が露出し、リッ
ジ部２１１の底面とリッジ部２１１の側面の角度が５
４.７°となるメサストライプ状の凸型リッジ部２１１
となる。
ＧａＡｓ第３クラッド層２０４ｂの選択性エッチングを
行うフッ化水素酸によって、ｐ−ＡｌＧａＡｓ第３クラ
ッド層２０４ｂのエッチングを行う。このエッチングで
は、深さ方向は、ｐ−ＡｌＧａＡｓ第３クラッド層２０
４ｂの残し厚２２４だけのエッチングを行い、ｐ−Ｇａ
Ａｓエッチングストップ層２０５でエッチングを停止さ
せて、リッジ形状のリッジ部２１１を作製する。このリ
ッジ部２１１のリッジ側面は、フッ化水素酸エッチング
のエッチング速度の面方位依存性によって、エッチング
速度の遅い面方位である｛１１１｝Ａ面が露出し、リッ
ジ部２１１の底面とリッジ部２１１の側面の角度が５
４.７°となるメサストライプ状の凸型リッジ部２１１
となる。
【０００７】次に、図２４(ｅ)に示すように、レジスト
マスク２１４を除去して、第２回目の結晶成長によっ
て、ｎ−ＡｌＧａＡｓ電流ブロック層２０７、ｎ−Ｇａ
Ａｓ電流ブロック層２０８を積層する。
マスク２１４を除去して、第２回目の結晶成長によっ
て、ｎ−ＡｌＧａＡｓ電流ブロック層２０７、ｎ−Ｇａ
Ａｓ電流ブロック層２０８を積層する。
【０００８】このとき、ｐ−ＧａＡｓキャップ層２０６
上にも、ｎ−ＡｌＧａＡｓ電流ブロック層２０７、ｎ−
ＧａＡｓ電流ブロック層２０８が成長し、不要層２１
７,２１８を形成する。
上にも、ｎ−ＡｌＧａＡｓ電流ブロック層２０７、ｎ−
ＧａＡｓ電流ブロック層２０８が成長し、不要層２１
７,２１８を形成する。
【０００９】次に、図２４(ｆ)に示すように、フォトリ
ソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ層２０
６上の不要層２１８の上部のみを開口したレジストマス
ク２１５を形成し、公知のエッチング技術によって、ｐ
−ＧａＡｓキャップ層２０６上の不要層２１７および２
１８を除去する。
ソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ層２０
６上の不要層２１８の上部のみを開口したレジストマス
ク２１５を形成し、公知のエッチング技術によって、ｐ
−ＧａＡｓキャップ層２０６上の不要層２１７および２
１８を除去する。
【００１０】次に、図２４(ｇ)に示すように、レジスト
マスク２１５を除去し、第３回目の結晶成長によってｐ
−ＧａＡｓコンタクト層２０９を積層する。
マスク２１５を除去し、第３回目の結晶成長によってｐ
−ＧａＡｓコンタクト層２０９を積層する。
【００１１】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板２０１側を公知の技術にて約１００μｍまで薄く
し、ｐ−ＧａＡｓコンタクト層２０９の上面およびｎ−
ＧａＡｓ基板２０１の下面に各々オーミック電極２１
２,２１３を形成する。そして、リッジストライプ方向
に対して垂直にへき開することによって共振器端面を形
成し、さらに、へき開面にコーティング膜を形成するこ
とによって、図２２に示す前記第１従来例の半導体レー
ザ素子が完成する。
ｓ基板２０１側を公知の技術にて約１００μｍまで薄く
し、ｐ−ＧａＡｓコンタクト層２０９の上面およびｎ−
ＧａＡｓ基板２０１の下面に各々オーミック電極２１
２,２１３を形成する。そして、リッジストライプ方向
に対して垂直にへき開することによって共振器端面を形
成し、さらに、へき開面にコーティング膜を形成するこ
とによって、図２２に示す前記第１従来例の半導体レー
ザ素子が完成する。
【００１２】(第２従来例)次に、図２５に、第２従来例
のリッジ導波路型半導体レーザ素子の断面を示す。この
半導体レーザ素子は、ｎ−ＧａＡｓ基板上３０１の(１
００)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層３０
２、量子井戸活性層３０３、ｐ−ＡｌＧａＡｓ第２クラ
ッド層３０４ａが形成されており、ｐ−ＡｌＧａＡｓ第
２クラッド層３０４ａ上にはｐ−ＡｌＧａＡｓ第３クラ
ッド層３０４ｂ、ｐ−ＧａＡｓキャップ層３０６が矩形
ストライプ状凸型に形成されている。
のリッジ導波路型半導体レーザ素子の断面を示す。この
半導体レーザ素子は、ｎ−ＧａＡｓ基板上３０１の(１
００)面上に、ｎ−ＡｌＧａＡｓ第１クラッド層３０
２、量子井戸活性層３０３、ｐ−ＡｌＧａＡｓ第２クラ
ッド層３０４ａが形成されており、ｐ−ＡｌＧａＡｓ第
２クラッド層３０４ａ上にはｐ−ＡｌＧａＡｓ第３クラ
ッド層３０４ｂ、ｐ−ＧａＡｓキャップ層３０６が矩形
ストライプ状凸型に形成されている。
【００１３】上記ｐ−ＡｌＧａＡｓ第３クラッド層３０
４ｂの両外側には、ｐ−ＡｌＧａＡｓ第３クラッド層３
０４ｂよりも低屈折率のｎ−ＡｌＧａＡｓ電流ブロック
層３０７およびｎ−ＧａＡｓ電流ブロック層３０８が形
成されている、さらにその上にはｐ−ＧａＡｓコンタク
ト層３０９が形成されている。
４ｂの両外側には、ｐ−ＡｌＧａＡｓ第３クラッド層３
０４ｂよりも低屈折率のｎ−ＡｌＧａＡｓ電流ブロック
層３０７およびｎ−ＧａＡｓ電流ブロック層３０８が形
成されている、さらにその上にはｐ−ＧａＡｓコンタク
ト層３０９が形成されている。
【００１４】次に、この第２従来例の半導体レーザ素子
の作製方法を、図２６(ａ)〜(ｄ),図２７(ｅ)〜(ｆ)で
説明する。まず、第１回目の結晶成長によってｎ−Ｇａ
Ａｓ基板３０１の(１００)面上に、ｎ−ＡｌＧａＡｓ第
１クラッド層３０２、量子井戸活性層３０３、ｐ−Ａｌ
ＧａＡｓ上クラッド層３０４、ｐ−ＧａＡｓキャップ層
３０６を順次積層成長する(図２６(ａ))。
の作製方法を、図２６(ａ)〜(ｄ),図２７(ｅ)〜(ｆ)で
説明する。まず、第１回目の結晶成長によってｎ−Ｇａ
Ａｓ基板３０１の(１００)面上に、ｎ−ＡｌＧａＡｓ第
１クラッド層３０２、量子井戸活性層３０３、ｐ−Ａｌ
ＧａＡｓ上クラッド層３０４、ｐ−ＧａＡｓキャップ層
３０６を順次積層成長する(図２６(ａ))。
【００１５】次に、図２６(ｂ)に示すように、公知のフ
ォトリソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ
層３０６上の〈０１１〉方向に、ストライプ状のレジス
トマスク３１４を形成し、公知のドライエッチング技術
によって、所望の厚さが残るように、ｐ−ＧａＡｓキャ
ップ層３０６、ｐ−ＡｌＧａＡｓ上クラッド層３０４を
エッチングする。これにより、図２６(ｃ)に示すよう
に、矩形ストライプ状凸型となるリッジ部３１１を形成
する。ｐ−ＡｌＧａＡｓ上クラッド層３０４のドライエ
ッチングせずに残した部分を、ｐ−ＡｌＧａＡｓ第２ク
ラッド層３０４ａとし、リッジ部３１１を構成する部分
をｐ−ＡｌＧａＡｓ第２クラッド層３０４ｂとする。
ォトリソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ
層３０６上の〈０１１〉方向に、ストライプ状のレジス
トマスク３１４を形成し、公知のドライエッチング技術
によって、所望の厚さが残るように、ｐ−ＧａＡｓキャ
ップ層３０６、ｐ−ＡｌＧａＡｓ上クラッド層３０４を
エッチングする。これにより、図２６(ｃ)に示すよう
に、矩形ストライプ状凸型となるリッジ部３１１を形成
する。ｐ−ＡｌＧａＡｓ上クラッド層３０４のドライエ
ッチングせずに残した部分を、ｐ−ＡｌＧａＡｓ第２ク
ラッド層３０４ａとし、リッジ部３１１を構成する部分
をｐ−ＡｌＧａＡｓ第２クラッド層３０４ｂとする。
【００１６】ここで、上記ドライエッチング方法として
は、反応性イオンエッチング(ＲＩＥ：Reactive Ion Et
ching)や反応性イオンビームエッチング(ＲＩＢＥ：Rea
ctive Ion Beam Etching)等の、物理的エッチングモー
ドが強い垂直異方性ドライエッチングによって、ｐ−Ｇ
ａＡｓキャップ層３０６、ｐ−ＡｌＧａＡｓ第３クラッ
ド層３０４ｂを垂直にエッチングし、リッジ部３１１を
形成する(図２６(ｃ))。
は、反応性イオンエッチング(ＲＩＥ：Reactive Ion Et
ching)や反応性イオンビームエッチング(ＲＩＢＥ：Rea
ctive Ion Beam Etching)等の、物理的エッチングモー
ドが強い垂直異方性ドライエッチングによって、ｐ−Ｇ
ａＡｓキャップ層３０６、ｐ−ＡｌＧａＡｓ第３クラッ
ド層３０４ｂを垂直にエッチングし、リッジ部３１１を
形成する(図２６(ｃ))。
【００１７】上記垂直異方性ドライエッチングによって
形成されたリッジ部３１１の側面と、リッジ部３１１の
底面とは、ほぼ９０゜の角度を形成し、矩形ストライプ
状凸型の垂直リッジ形状を形成する。
形成されたリッジ部３１１の側面と、リッジ部３１１の
底面とは、ほぼ９０゜の角度を形成し、矩形ストライプ
状凸型の垂直リッジ形状を形成する。
【００１８】以後の工程は、前述の第１従来例と同様で
あり、レジストマスク３１４を除去した後の第２回目の
結晶成長によって、電流ブロック層３０７,３０８を積
層する(図２６(ｄ))。その後、ｐ−ＧａＡｓキャップ層
３０６上の不要層３１８上部にレジストマスク３１５の
開口部を設け、不要層３１７,３１８の除去を行う(図２
７(ｅ))。次に、レジストマスク３１５を除去した後、
第３回目の結晶成長によってｐ−ＧａＡｓコンタクト層
３０９を積層する(図２７(ｆ))。
あり、レジストマスク３１４を除去した後の第２回目の
結晶成長によって、電流ブロック層３０７,３０８を積
層する(図２６(ｄ))。その後、ｐ−ＧａＡｓキャップ層
３０６上の不要層３１８上部にレジストマスク３１５の
開口部を設け、不要層３１７,３１８の除去を行う(図２
７(ｅ))。次に、レジストマスク３１５を除去した後、
第３回目の結晶成長によってｐ−ＧａＡｓコンタクト層
３０９を積層する(図２７(ｆ))。
【００１９】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板３０１側を公知の技術にて約１００μｍまで薄く
し、ｐ−ＧａＡｓコンタクト層３０９の上面およびｎ−
ＧａＡｓ基板３０１の下面に各々オーミック電極３１
２,３１３を形成する。そして、リッジストライプ方向
に対して垂直にへき開することによって、共振器端面を
形成し、へき開面にコーティング膜を形成することによ
って、図２５に示す第２従来例の半導体レーザ素子が完
成する。
ｓ基板３０１側を公知の技術にて約１００μｍまで薄く
し、ｐ−ＧａＡｓコンタクト層３０９の上面およびｎ−
ＧａＡｓ基板３０１の下面に各々オーミック電極３１
２,３１３を形成する。そして、リッジストライプ方向
に対して垂直にへき開することによって、共振器端面を
形成し、へき開面にコーティング膜を形成することによ
って、図２５に示す第２従来例の半導体レーザ素子が完
成する。
【００２０】
【発明が解決しようとする課題】この発明は、基本横モ
ード発振で高信頼性の高出力半導体レーザ素子およびそ
の製造方法を提供することを目的としており、上記従来
例の半導体レーザ素子の製造方法には、以下のような問
題点がある。
ード発振で高信頼性の高出力半導体レーザ素子およびそ
の製造方法を提供することを目的としており、上記従来
例の半導体レーザ素子の製造方法には、以下のような問
題点がある。
【００２１】まず、第１従来例の半導体レーザ素子の製
造方法においては、リッジ形成のためのｐ−ＧａＡｓキ
ャップ層２０６、ｐ−ＡｌＧａＡｓ第３クラッド層２０
４ｂのエッチングにおいて、深さ方向のエッチングと共
に、横方向のエッチングであるサイドエッチングが大き
く進行する。このため、リッジ部２１１の形成には、深
さ方向のエッチング量とサイドエッチング量を同時に制
御する必要があるから、光導波路および電流経路として
重要なリッジ幅の精密な制御が困難となっている。特
に、基本横モード発振で高出力特性を持つリッジ導波路
型半導体レーザを製造するためには、リッジ部２１１の
最も活性層２０３に近いリッジ部２１１下側のリッジ幅
Ｗ１は重要である。以下、特に部分指定が無い場合、リ
ッジ部の下側のリッジ幅を、リッジ幅と称す。
造方法においては、リッジ形成のためのｐ−ＧａＡｓキ
ャップ層２０６、ｐ−ＡｌＧａＡｓ第３クラッド層２０
４ｂのエッチングにおいて、深さ方向のエッチングと共
に、横方向のエッチングであるサイドエッチングが大き
く進行する。このため、リッジ部２１１の形成には、深
さ方向のエッチング量とサイドエッチング量を同時に制
御する必要があるから、光導波路および電流経路として
重要なリッジ幅の精密な制御が困難となっている。特
に、基本横モード発振で高出力特性を持つリッジ導波路
型半導体レーザを製造するためには、リッジ部２１１の
最も活性層２０３に近いリッジ部２１１下側のリッジ幅
Ｗ１は重要である。以下、特に部分指定が無い場合、リ
ッジ部の下側のリッジ幅を、リッジ幅と称す。
【００２２】すなわち、図２２に示すように、ｐ−Ｇａ
Ａｓエッチングストップ層２０５とリッジ部２１１とが
接する部分のリッジ幅Ｗ１は、横モード制御の観点から
重要であり、このリッジ幅Ｗ１が広いと高次モードが発
生しやすくなることから、基本横モード発振のために
は、リッジ幅Ｗ１を狭く制御する必要がある。また一
方、高出力化の観点からは、端面光密度低減の必要性か
ら、リッジ幅Ｗ１を広く制御する必要があるといった相
反するリッジ幅制御が必要であり、これらを両立するリ
ッジ幅の設計範囲は非常に狭いものとなる。
Ａｓエッチングストップ層２０５とリッジ部２１１とが
接する部分のリッジ幅Ｗ１は、横モード制御の観点から
重要であり、このリッジ幅Ｗ１が広いと高次モードが発
生しやすくなることから、基本横モード発振のために
は、リッジ幅Ｗ１を狭く制御する必要がある。また一
方、高出力化の観点からは、端面光密度低減の必要性か
ら、リッジ幅Ｗ１を広く制御する必要があるといった相
反するリッジ幅制御が必要であり、これらを両立するリ
ッジ幅の設計範囲は非常に狭いものとなる。
【００２３】また、半導体レーザの高出力化の観点か
ら、端面光密度低減のために、活性層２０３から垂直方
向への光しみ出し量を大きくした場合に、ｐ−ＧａＡｓ
キャップ層２０６での光吸収を防止するため、ｐ−Ａｌ
ＧａＡｓ第３クラッド層２０４ｂの厚膜化が必要であ
る。
ら、端面光密度低減のために、活性層２０３から垂直方
向への光しみ出し量を大きくした場合に、ｐ−ＧａＡｓ
キャップ層２０６での光吸収を防止するため、ｐ−Ａｌ
ＧａＡｓ第３クラッド層２０４ｂの厚膜化が必要であ
る。
【００２４】ところが、第１従来例のリッジ形状では、
図２２に示すように、リッジ部２１１は、上部に行くほ
ど狭くなる順メサ型リッジ形状である。このため、ｐ−
ＡｌＧａＡｓ第３クラッド層２０４ｂの最上部のリッジ
幅 (以下、リッジ首幅と称す)であるリッジ首幅Ｗ
２は、狭くなり、素子抵抗増大といった不都合が生じる
問題があった。また、第１従来例では、リッジ部２１１
が延在するリッジストライプの方向を〈０１バー１〉方
向の順メサリッジ方向としているが、〈０１１〉方向の
逆メサリッジ方向とした場合でも、フッ化水素酸のリッ
ジエッチングでは、ｐ−ＡｌＧａＡｓ第３クラッド層２
０４ｂのエッチングは等方的に進む。このため、リッジ
部２１１の下部のリッジ幅Ｗ１に対して、リッジ部２１
１の上部のリッジ首幅Ｗ２が狭いリッジ形状となり、順
メサリッジ形状と同等のリッジ形状となる。したがっ
て、〈０１１〉方向の逆メサリッジ方向とした場合で
も、〈０１バー１〉方向の順メサリッジの場合と同様
に、リッジ幅制御、リッジ形状の点から、基本横モード
発振の高出力半導体レーザ素子の製造が困難であるとい
った問題点が生じる。
図２２に示すように、リッジ部２１１は、上部に行くほ
ど狭くなる順メサ型リッジ形状である。このため、ｐ−
ＡｌＧａＡｓ第３クラッド層２０４ｂの最上部のリッジ
幅 (以下、リッジ首幅と称す)であるリッジ首幅Ｗ
２は、狭くなり、素子抵抗増大といった不都合が生じる
問題があった。また、第１従来例では、リッジ部２１１
が延在するリッジストライプの方向を〈０１バー１〉方
向の順メサリッジ方向としているが、〈０１１〉方向の
逆メサリッジ方向とした場合でも、フッ化水素酸のリッ
ジエッチングでは、ｐ−ＡｌＧａＡｓ第３クラッド層２
０４ｂのエッチングは等方的に進む。このため、リッジ
部２１１の下部のリッジ幅Ｗ１に対して、リッジ部２１
１の上部のリッジ首幅Ｗ２が狭いリッジ形状となり、順
メサリッジ形状と同等のリッジ形状となる。したがっ
て、〈０１１〉方向の逆メサリッジ方向とした場合で
も、〈０１バー１〉方向の順メサリッジの場合と同様
に、リッジ幅制御、リッジ形状の点から、基本横モード
発振の高出力半導体レーザ素子の製造が困難であるとい
った問題点が生じる。
【００２５】次に、第２従来例の半導体レーザ素子の製
造方法においては、ドライエッチングによってリッジ部
３１１を形成しているため、図２５に示すリッジ幅Ｗ３
の精密制御が可能であり、基本横モード発振および水平
方向光密度低減を両立するリッジ幅の半導体レーザ素子
を歩留まり良く作製することが可能となっている。ま
た、リッジ部３１１が矩形型リッジ形状であるため、高
出力化のために垂直方向の光しみ出し量を多くし、ｐ−
ＧａＡｓキャップ層３０６での光吸収防止のため第３ク
ラッド層３０４ｂを厚膜化した場合でも、リッジ首幅Ｗ
４の幅狭化が発生せず、半導体レーザ素子の高抵抗化の
不都合が生じることが無い。
造方法においては、ドライエッチングによってリッジ部
３１１を形成しているため、図２５に示すリッジ幅Ｗ３
の精密制御が可能であり、基本横モード発振および水平
方向光密度低減を両立するリッジ幅の半導体レーザ素子
を歩留まり良く作製することが可能となっている。ま
た、リッジ部３１１が矩形型リッジ形状であるため、高
出力化のために垂直方向の光しみ出し量を多くし、ｐ−
ＧａＡｓキャップ層３０６での光吸収防止のため第３ク
ラッド層３０４ｂを厚膜化した場合でも、リッジ首幅Ｗ
４の幅狭化が発生せず、半導体レーザ素子の高抵抗化の
不都合が生じることが無い。
【００２６】ところが、ドライエッチングによって作製
した矩形型リッジ部３１１の側面上に、再成長したｎ−
ＡｌＧａＡｓ電流ブロック層３０７、ｎ−ＧａＡｓ電流
ブロック層３０８およびｐ−ＧａＡｓコンタクト３０９
層内には、結晶欠陥、転移、歪が存在しており、これら
の結晶欠陥、転移は半導体レーザ素子の通電中に増殖
し、リッジ部３１１の下部の活性層３０３の発光領域に
達した場合に、急速な特性劣化を引き起こすこととな
る。また、これらリッジ部３１１の上部の電流ブロック
層３０７,３０８、コンタクト層３０９内の歪の存在
は、活性層３０３の発光領域に応力を加えることとな
る。このため、半導体レーザ素子の通電中に、活性層３
０３の発光領域内に転移を発生させ、急速な特性劣化を
引き起こし易い状態となっている。
した矩形型リッジ部３１１の側面上に、再成長したｎ−
ＡｌＧａＡｓ電流ブロック層３０７、ｎ−ＧａＡｓ電流
ブロック層３０８およびｐ−ＧａＡｓコンタクト３０９
層内には、結晶欠陥、転移、歪が存在しており、これら
の結晶欠陥、転移は半導体レーザ素子の通電中に増殖
し、リッジ部３１１の下部の活性層３０３の発光領域に
達した場合に、急速な特性劣化を引き起こすこととな
る。また、これらリッジ部３１１の上部の電流ブロック
層３０７,３０８、コンタクト層３０９内の歪の存在
は、活性層３０３の発光領域に応力を加えることとな
る。このため、半導体レーザ素子の通電中に、活性層３
０３の発光領域内に転移を発生させ、急速な特性劣化を
引き起こし易い状態となっている。
【００２７】このような転移の増殖、発生は、半導体レ
ーザ素子を高出力駆動させている場合には、活性層３０
３の発光領域周辺が高温となっているため、転移の増
殖、発生は促進され、特性劣化に至る場合が多くなる。
以上のような点から、第２従来例の半導体レーザ素子で
は、高信頼性の高出力半導体レーザ素子の製造が困難で
あるといった問題点が生じる。
ーザ素子を高出力駆動させている場合には、活性層３０
３の発光領域周辺が高温となっているため、転移の増
殖、発生は促進され、特性劣化に至る場合が多くなる。
以上のような点から、第２従来例の半導体レーザ素子で
は、高信頼性の高出力半導体レーザ素子の製造が困難で
あるといった問題点が生じる。
【００２８】この問題点について、上記の再成長したｎ
−ＡｌＧａＡｓ電流ブロック層３０７、ｎ−ＧａＡｓ電
流ブロック層３０８およびｐ−ＧａＡｓコンタクト層３
０９内に、結晶欠陥、転移、歪が発生する機構を、第２
従来例の工程図(図２６,図２７)と、図２８(ｄ)',図２
８(ｅ)',図２９を参照してより詳細に説明する。この図
２８(ｄ)',図２８(ｅ)',図２９では、図２６(ｄ),図２
７(ｅ),(ｆ)に、結晶欠陥等が発生しやすい領域３２１,
３２２,３２３を追加記載した。
−ＡｌＧａＡｓ電流ブロック層３０７、ｎ−ＧａＡｓ電
流ブロック層３０８およびｐ−ＧａＡｓコンタクト層３
０９内に、結晶欠陥、転移、歪が発生する機構を、第２
従来例の工程図(図２６,図２７)と、図２８(ｄ)',図２
８(ｅ)',図２９を参照してより詳細に説明する。この図
２８(ｄ)',図２８(ｅ)',図２９では、図２６(ｄ),図２
７(ｅ),(ｆ)に、結晶欠陥等が発生しやすい領域３２１,
３２２,３２３を追加記載した。
【００２９】図２８(ｄ)'は、ドライエッチングによっ
て、矩形型リッジ部３１１を作製後、第２回目の結晶成
長によって、ｎ−ＡｌＧａＡｓ電流ブロック層３０７、
ｎ−ＧａＡｓ電流ブロック層３０８を積層した状態を示
す。
て、矩形型リッジ部３１１を作製後、第２回目の結晶成
長によって、ｎ−ＡｌＧａＡｓ電流ブロック層３０７、
ｎ−ＧａＡｓ電流ブロック層３０８を積層した状態を示
す。
【００３０】ｎ−ＡｌＧａＡｓ電流ブロック層３０７、
ｎ−ＧａＡｓ電流ブロック層３０８を結晶成長する際
に、矩形型リッジ部３１１の両側では、面方位が(１０
０)面であるｐ−ＡｌＧａＡｓ第２クラッド層３０４ａ
の表面から上方向の結晶成長が進行する。また、リッジ
部３１１の側面を構成するｐ−ＧａＡｓキャップ層３０
６およびｐ−ＡｌＧａＡｓ第３クラッド層３０４ｂのド
ライエッチング加工面から横方向の結晶成長が進行す
る。これにより、これらの電流ブロック層３０７,３０
８が積層される。
ｎ−ＧａＡｓ電流ブロック層３０８を結晶成長する際
に、矩形型リッジ部３１１の両側では、面方位が(１０
０)面であるｐ−ＡｌＧａＡｓ第２クラッド層３０４ａ
の表面から上方向の結晶成長が進行する。また、リッジ
部３１１の側面を構成するｐ−ＧａＡｓキャップ層３０
６およびｐ−ＡｌＧａＡｓ第３クラッド層３０４ｂのド
ライエッチング加工面から横方向の結晶成長が進行す
る。これにより、これらの電流ブロック層３０７,３０
８が積層される。
【００３１】上記の電流ブロック層３０７,３０８の結
晶成長において、リッジ部３１１の側面からの結晶成長
では、成長面であるリッジ側面がドライエッチングによ
る加工面であることから、面方位が出ていない格子面が
乱れた表面状態である。したがって、その上の結晶成長
層であるｎ−ＡｌＧａＡｓ電流ブロック層３０７は、格
子面の乱れを引き継ぎ、その層３０７内に、結晶欠陥、
転移、歪を含んだものとなる。また、ｎ−ＡｌＧａＡｓ
電流ブロック層３０７の結晶欠陥等を含む領域上に結晶
成長したｎ−ＧａＡｓ電流ブロック層３０８において
も、結晶欠陥等を引き継ぎ、その層３０８内に結晶欠陥
等を含むこととなる。
晶成長において、リッジ部３１１の側面からの結晶成長
では、成長面であるリッジ側面がドライエッチングによ
る加工面であることから、面方位が出ていない格子面が
乱れた表面状態である。したがって、その上の結晶成長
層であるｎ−ＡｌＧａＡｓ電流ブロック層３０７は、格
子面の乱れを引き継ぎ、その層３０７内に、結晶欠陥、
転移、歪を含んだものとなる。また、ｎ−ＡｌＧａＡｓ
電流ブロック層３０７の結晶欠陥等を含む領域上に結晶
成長したｎ−ＧａＡｓ電流ブロック層３０８において
も、結晶欠陥等を引き継ぎ、その層３０８内に結晶欠陥
等を含むこととなる。
【００３２】図２８(ｄ)'に、結晶欠陥、転移、歪を含
む電流ブロック層３０７,３０８の領域３２１,３２２を
示す。リッジ側面上側の両脇では、成長した電流ブロッ
ク層３０７,３０８に結晶欠陥等が含まれるのに対し
て、リッジ側面下側の両脇の電流ブロック層３０７,３
０８では、結晶欠陥、転移、歪は含まれない。
む電流ブロック層３０７,３０８の領域３２１,３２２を
示す。リッジ側面上側の両脇では、成長した電流ブロッ
ク層３０７,３０８に結晶欠陥等が含まれるのに対し
て、リッジ側面下側の両脇の電流ブロック層３０７,３
０８では、結晶欠陥、転移、歪は含まれない。
【００３３】その理由は、電流ブロック層３０７,３０
８の成長速度が、リッジ側面から横方向への成長より
も、(１００)面上から上方向への成長速度が速いことに
起因して、リッジ部３１１の下側の両脇における電流ブ
ロック層３０７,３０８の成長が、(１００)面上から上
方向への結晶成長が支配的となるからである。
８の成長速度が、リッジ側面から横方向への成長より
も、(１００)面上から上方向への成長速度が速いことに
起因して、リッジ部３１１の下側の両脇における電流ブ
ロック層３０７,３０８の成長が、(１００)面上から上
方向への結晶成長が支配的となるからである。
【００３４】これにより、リッジ部３１１の側面下側の
両脇に成長する領域では、電流ブロック層３０７,３０
８は、リッジ部３１１の側面の格子面の乱れを引き継が
ないことになる。
両脇に成長する領域では、電流ブロック層３０７,３０
８は、リッジ部３１１の側面の格子面の乱れを引き継が
ないことになる。
【００３５】そして、図２８(ｅ)'に示すように、不要
層３１７,３１８を除去する工程後の断面構造では、リ
ッジ部３１１の両脇でのｎ−ＡｌＧａＡｓ電流ブロック
層３０７およびｎ−ＧａＡｓ電流ブロック層３０８の上
面側に、結晶欠陥、転移、歪を含む成長面が露出するこ
とになる。すなわち、領域３２１,３２２が、結晶欠陥
等を含む領域である。
層３１７,３１８を除去する工程後の断面構造では、リ
ッジ部３１１の両脇でのｎ−ＡｌＧａＡｓ電流ブロック
層３０７およびｎ−ＧａＡｓ電流ブロック層３０８の上
面側に、結晶欠陥、転移、歪を含む成長面が露出するこ
とになる。すなわち、領域３２１,３２２が、結晶欠陥
等を含む領域である。
【００３６】次に、図２９(ｆ)'に、第３回目の結晶成
長によって、ｐ−ＧａＡｓコンタクト層３０９を積層さ
せた断面構造を示す。この断面では、先のリッジ部３１
１の両脇の結晶欠陥、転移、歪を含む電流ブロック層露
出面３２１,３２２上に結晶成長した、ｐ−ＧａＡｓコ
ンタクト層３０９内には、結晶欠陥等が引き継がれる。
このため、ｐ−ＧａＡｓコンタクト層３０９の領域３２
３内には、結晶欠陥、転移、歪が含まれることになる。
長によって、ｐ−ＧａＡｓコンタクト層３０９を積層さ
せた断面構造を示す。この断面では、先のリッジ部３１
１の両脇の結晶欠陥、転移、歪を含む電流ブロック層露
出面３２１,３２２上に結晶成長した、ｐ−ＧａＡｓコ
ンタクト層３０９内には、結晶欠陥等が引き継がれる。
このため、ｐ−ＧａＡｓコンタクト層３０９の領域３２
３内には、結晶欠陥、転移、歪が含まれることになる。
【００３７】以上のような機構で、ドライエッチング加
工面であるリッジ側面、特にリッジ部上側側面に起因し
て、電流ブロック層、コンタクト層内に結晶欠陥、転
移、歪が発生し、半導体レーザ素子の信頼性悪化を引き
起こすという問題点がある。
工面であるリッジ側面、特にリッジ部上側側面に起因し
て、電流ブロック層、コンタクト層内に結晶欠陥、転
移、歪が発生し、半導体レーザ素子の信頼性悪化を引き
起こすという問題点がある。
【００３８】そこで、この発明の目的は、上述したよう
な問題点を解消することにある。すなわち、この発明の
目的は、レーザ発振の横モード制御に重要なリッジ下側
のリッジ幅を、高精度に制御することによって、基本横
モード発振の高出力レーザ素子を歩留り良く製造するこ
とができ、かつ、電流ブロック層、コンタクト層内での
結晶欠陥、転移、歪の発生を防止することができて、高
信頼性で高出力な半導体レーザ素子およびその製造方法
を提供することにある。
な問題点を解消することにある。すなわち、この発明の
目的は、レーザ発振の横モード制御に重要なリッジ下側
のリッジ幅を、高精度に制御することによって、基本横
モード発振の高出力レーザ素子を歩留り良く製造するこ
とができ、かつ、電流ブロック層、コンタクト層内での
結晶欠陥、転移、歪の発生を防止することができて、高
信頼性で高出力な半導体レーザ素子およびその製造方法
を提供することにある。
【００３９】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体レーザ素子は、第１導電型の半導
体基板上に、少なくとも第１導電型の第１クラッド層
と、活性層と、第２導電型の第２クラッド層と、共振器
の長さ方向に延在するリッジ部を構成する第２導電型の
第３クラッド層および第２導電型のキャップ層と、上記
リッジ部の両脇に配置された電流ブロック層と、上記リ
ッジ部の上に配置された第２導電型コンタクト層とを備
える半導体レーザ素子であって、上記リッジ部は、側面
の面方位出しが行われている０.３μｍ厚以上の部分を
含む上部を有し、上記リッジ部が有する下部の側面と上
記リッジ部の底面とがなす角度と９０°との差が、上記
リッジ部の上部の側面と上記リッジ部の底面とがなす角
度と９０°との差よりも小さいことを特徴としている。
ここで、差が小さいとは、差の絶対値を言っている。以
下同じである。
め、この発明の半導体レーザ素子は、第１導電型の半導
体基板上に、少なくとも第１導電型の第１クラッド層
と、活性層と、第２導電型の第２クラッド層と、共振器
の長さ方向に延在するリッジ部を構成する第２導電型の
第３クラッド層および第２導電型のキャップ層と、上記
リッジ部の両脇に配置された電流ブロック層と、上記リ
ッジ部の上に配置された第２導電型コンタクト層とを備
える半導体レーザ素子であって、上記リッジ部は、側面
の面方位出しが行われている０.３μｍ厚以上の部分を
含む上部を有し、上記リッジ部が有する下部の側面と上
記リッジ部の底面とがなす角度と９０°との差が、上記
リッジ部の上部の側面と上記リッジ部の底面とがなす角
度と９０°との差よりも小さいことを特徴としている。
ここで、差が小さいとは、差の絶対値を言っている。以
下同じである。
【００４０】この発明では、上記リッジ部が、側面の面
方位出しが行われている０.３μｍ厚以上の部分を含む
上部を有することによって、上記リッジ部の側面の表面
を格子面が均一な状態としている。これにより、そのリ
ッジ部の上に積層する上記電流ブロック層およびコンタ
クト層内の結晶欠陥、転移、歪の発生を防止している。
また、上記リッジ部が有する下部の側面と上記リッジ部
の底面とがなす角度が、上記リッジ部の上部の側面と上
記リッジ部の底面とがなす角度よりも急であることによ
って、発光領域の光密度低減と、基本横モード発振を両
立する導波路構造となっている。これにより、この発明
によれば、高出力駆動での高信頼性の半導体レーザ素子
が得られる。
方位出しが行われている０.３μｍ厚以上の部分を含む
上部を有することによって、上記リッジ部の側面の表面
を格子面が均一な状態としている。これにより、そのリ
ッジ部の上に積層する上記電流ブロック層およびコンタ
クト層内の結晶欠陥、転移、歪の発生を防止している。
また、上記リッジ部が有する下部の側面と上記リッジ部
の底面とがなす角度が、上記リッジ部の上部の側面と上
記リッジ部の底面とがなす角度よりも急であることによ
って、発光領域の光密度低減と、基本横モード発振を両
立する導波路構造となっている。これにより、この発明
によれば、高出力駆動での高信頼性の半導体レーザ素子
が得られる。
【００４１】なお、上記リッジ部の、上部側面の面方位
出しが行われている部分が０.３μｍ厚未満の場合に
は、リッジ部の下部両脇の電流ブロック層の成長は、
(１００)面上から上方向への成長だけではなく、面方位
が出ていないリッジ部の下部側面から横方向への成長の
影響が無視できなくなる。このため、電流ブロック層お
よびコンタクト層内に結晶欠陥,転移,歪が発生すること
となる。
出しが行われている部分が０.３μｍ厚未満の場合に
は、リッジ部の下部両脇の電流ブロック層の成長は、
(１００)面上から上方向への成長だけではなく、面方位
が出ていないリッジ部の下部側面から横方向への成長の
影響が無視できなくなる。このため、電流ブロック層お
よびコンタクト層内に結晶欠陥,転移,歪が発生すること
となる。
【００４２】また、上記リッジ部が有する下部の側面と
上記リッジ部の底面とがなす角度と９０°との差が、上
記リッジ部の上部の側面と上記リッジ部の底面とがなす
角度と９０°との差よりも小さい。このことは、上記リ
ッジ部が有する下部の側面と上記リッジ部の底面とがな
す角度が、上記リッジ部の上部の側面と上記リッジ部の
底面とがなす角度よりも急であることを意味している。
なお、上記差は、差の絶対値を意味しているので、たと
えば、逆メサ形状のリッジ部の側面と底面とがなす鈍角
と、順メサ形状のリッジ部の側面と底面とがなす鋭角と
の比較においては、逆メサ形状のリッジ部の側面の角度
を(１８０°−(上記鈍角))とし、順メサ形状のリッジ部
の側面の上記鋭角とを比較する。そして、角度の大きい
方(９０゜に近い方)を、角度が急であるとする。
上記リッジ部の底面とがなす角度と９０°との差が、上
記リッジ部の上部の側面と上記リッジ部の底面とがなす
角度と９０°との差よりも小さい。このことは、上記リ
ッジ部が有する下部の側面と上記リッジ部の底面とがな
す角度が、上記リッジ部の上部の側面と上記リッジ部の
底面とがなす角度よりも急であることを意味している。
なお、上記差は、差の絶対値を意味しているので、たと
えば、逆メサ形状のリッジ部の側面と底面とがなす鈍角
と、順メサ形状のリッジ部の側面と底面とがなす鋭角と
の比較においては、逆メサ形状のリッジ部の側面の角度
を(１８０°−(上記鈍角))とし、順メサ形状のリッジ部
の側面の上記鋭角とを比較する。そして、角度の大きい
方(９０゜に近い方)を、角度が急であるとする。
【００４３】また、一実施形態の半導体レーザ素子は、
上記リッジ部の上記上部が、上記第２導電型のキャップ
層で構成されており、上記リッジ部の上記下部が、上記
第２導電型の第３クラッド層で構成されている。
上記リッジ部の上記上部が、上記第２導電型のキャップ
層で構成されており、上記リッジ部の上記下部が、上記
第２導電型の第３クラッド層で構成されている。
【００４４】この実施形態では、リッジ部の下部をなす
第３クラッド層の側面により、リッジ部を底面との角度
が急峻なリッジ形状とし、リッジ部の上部をなすキャッ
プ層の側面において、面方位出しを行う。これにより、
選択エッチングによって、リッジ部の下部をエッチング
させずに、リッジ部の上部の面方位出しエッチングが可
能となる。これにより、作製工程を簡略化した半導体レ
ーザ素子が得られる。
第３クラッド層の側面により、リッジ部を底面との角度
が急峻なリッジ形状とし、リッジ部の上部をなすキャッ
プ層の側面において、面方位出しを行う。これにより、
選択エッチングによって、リッジ部の下部をエッチング
させずに、リッジ部の上部の面方位出しエッチングが可
能となる。これにより、作製工程を簡略化した半導体レ
ーザ素子が得られる。
【００４５】また、一実施形態の半導体レーザ素子は、
上記リッジ部の上記下部の側面と上記リッジ部の底面と
がなす角度が、７０°以上、かつ、９０゜以下である。
上記リッジ部の上記下部の側面と上記リッジ部の底面と
がなす角度が、７０°以上、かつ、９０゜以下である。
【００４６】この実施形態では、上記リッジ部の上記下
部の側面と上記リッジ部の底面とがなす角度が、７０°
以上、かつ、９０゜以下であることによって、発光領域
の光密度低減および低抵抗化と、基本横モード発振とを
両立させたリッジ形状のリッジ部を容易に作製できるこ
ととなる。
部の側面と上記リッジ部の底面とがなす角度が、７０°
以上、かつ、９０゜以下であることによって、発光領域
の光密度低減および低抵抗化と、基本横モード発振とを
両立させたリッジ形状のリッジ部を容易に作製できるこ
ととなる。
【００４７】また、一実施形態の半導体レーザ素子の製
造方法は、第１導電型の半導体基板上に、少なくとも、
第１導電型の第１クラッド層と、活性層と、第２導電型
の第２クラッド層と、共振器の長さ方向に延在するリッ
ジ部を構成する第２導電型の第３クラッド層および第２
導電型のキャップ層と、上記リッジ部の両脇に配置され
た電流ブロック層と、上記リッジ部の上に配置された第
２導電型コンタクト層とを備える半導体レーザ素子の製
造方法であって、上記リッジ部のうち、少なくとも上記
活性層に近い下部を、垂直異方性の強いドライエッチン
グによって形成し、上記リッジ部のうちの上部の側面の
面方位出しを行った後、上記電流ブロック層の結晶成長
を行う。
造方法は、第１導電型の半導体基板上に、少なくとも、
第１導電型の第１クラッド層と、活性層と、第２導電型
の第２クラッド層と、共振器の長さ方向に延在するリッ
ジ部を構成する第２導電型の第３クラッド層および第２
導電型のキャップ層と、上記リッジ部の両脇に配置され
た電流ブロック層と、上記リッジ部の上に配置された第
２導電型コンタクト層とを備える半導体レーザ素子の製
造方法であって、上記リッジ部のうち、少なくとも上記
活性層に近い下部を、垂直異方性の強いドライエッチン
グによって形成し、上記リッジ部のうちの上部の側面の
面方位出しを行った後、上記電流ブロック層の結晶成長
を行う。
【００４８】この実施形態の製造方法では、上記リッジ
部のうち、少なくとも上記活性層に近い下部を、垂直異
方性の強いドライエッチングによって形成する。これに
より、リッジ幅を高精度に制御でき、かつ、垂直性の高
いリッジ側面を持つリッジ部が作製可能となる。また、
上記リッジ部のうちの上部の側面の面方位出しを行っ
て、上記電流ブロック層の結晶成長を行うことにより、
上記リッジ部の側面を格子面が均一な状態とし、その上
に積層する電流ブロック層およびコンタクト層内の結晶
欠陥,転移,歪の発生を防止している。
部のうち、少なくとも上記活性層に近い下部を、垂直異
方性の強いドライエッチングによって形成する。これに
より、リッジ幅を高精度に制御でき、かつ、垂直性の高
いリッジ側面を持つリッジ部が作製可能となる。また、
上記リッジ部のうちの上部の側面の面方位出しを行っ
て、上記電流ブロック層の結晶成長を行うことにより、
上記リッジ部の側面を格子面が均一な状態とし、その上
に積層する電流ブロック層およびコンタクト層内の結晶
欠陥,転移,歪の発生を防止している。
【００４９】また、一実施形態の半導体レーザ素子の製
造方法では、上記リッジ部の上記上部の側面の面方位出
しを、面方位選択性のある異方性エッチングによって行
う。
造方法では、上記リッジ部の上記上部の側面の面方位出
しを、面方位選択性のある異方性エッチングによって行
う。
【００５０】この実施形態の半導体レーザ素子の製造方
法では、上記のリッジ側面の面方位出し方法として、面
方位依存性がある異方性エッチングを用いている。これ
により、リッジ部の上部の側面に出す面方位を高精度化
できる。さらに、面方位を出したリッジ部の側面の加工
面が低ダメージであることから、リッジ部の側面への上
積層である電流ブロック層およびコンタクト層内の結晶
欠陥、転移、歪発生をさらに抑制できる。
法では、上記のリッジ側面の面方位出し方法として、面
方位依存性がある異方性エッチングを用いている。これ
により、リッジ部の上部の側面に出す面方位を高精度化
できる。さらに、面方位を出したリッジ部の側面の加工
面が低ダメージであることから、リッジ部の側面への上
積層である電流ブロック層およびコンタクト層内の結晶
欠陥、転移、歪発生をさらに抑制できる。
【００５１】また、一実施形態の半導体レーザ素子の製
造方法は、上記リッジ部の上記上部の側面の面方位を
｛１１１｝面にする。
造方法は、上記リッジ部の上記上部の側面の面方位を
｛１１１｝面にする。
【００５２】この実施形態の半導体レーザ素子の製造方
法では、上記リッジ部の上記上部の側面の面方位出し面
を、一般的にエッチング速度の遅い面方位である｛１１
１｝面とした。これにより、面方位選択性のある異方性
エッチングでは最も面方位を出しやすくなり、作製工程
を容易にできる。
法では、上記リッジ部の上記上部の側面の面方位出し面
を、一般的にエッチング速度の遅い面方位である｛１１
１｝面とした。これにより、面方位選択性のある異方性
エッチングでは最も面方位を出しやすくなり、作製工程
を容易にできる。
【００５３】また、一実施形態の半導体レーザ素子の製
造方法は、上記第３クラッド層がエッチングされること
なく、上記キャップ層のみがエッチングされる第１選択
エッチングによって、上記キャップ層の側面を面方位が
出るまでエッチングする。
造方法は、上記第３クラッド層がエッチングされること
なく、上記キャップ層のみがエッチングされる第１選択
エッチングによって、上記キャップ層の側面を面方位が
出るまでエッチングする。
【００５４】この実施形態の半導体レーザ素子の製造方
法では、上記第３クラッド層がエッチングされることな
く、キャップ層のみがエッチングされる第１選択エッチ
ングによって、上記リッジ部の上部のリッジ側面の面方
位出しする領域を、上記キャップ層に限定している。こ
れにより、請求項７の発明の製造方法では、組成選択性
のあるエッチングによって、第３クラッド層から構成さ
れるリッジ部の下部側面の形状を崩すことなく、キャッ
プ層で構成されるリッジ部の上部側面の面方位出しエッ
チングが可能となる。したがって、リッジ部の下部をエ
ッチングから保護する処理を必要とせずに、リッジ部の
上部のみの面方位出しエッチングができ、作製工程を簡
略化できる。
法では、上記第３クラッド層がエッチングされることな
く、キャップ層のみがエッチングされる第１選択エッチ
ングによって、上記リッジ部の上部のリッジ側面の面方
位出しする領域を、上記キャップ層に限定している。こ
れにより、請求項７の発明の製造方法では、組成選択性
のあるエッチングによって、第３クラッド層から構成さ
れるリッジ部の下部側面の形状を崩すことなく、キャッ
プ層で構成されるリッジ部の上部側面の面方位出しエッ
チングが可能となる。したがって、リッジ部の下部をエ
ッチングから保護する処理を必要とせずに、リッジ部の
上部のみの面方位出しエッチングができ、作製工程を簡
略化できる。
【００５５】また、一実施形態の半導体レーザ素子の製
造方法は、上記ドライエッチングによって、上記リッジ
部を形成した後、上記ドライエッチングにおけるドライ
エッチングマスクを残し、このドライエッチングマスク
を、上記キャップ層の側面を上記第１選択エッチングす
る時に上記キャップ層の上面を保護する保護マスクとし
て使用する。
造方法は、上記ドライエッチングによって、上記リッジ
部を形成した後、上記ドライエッチングにおけるドライ
エッチングマスクを残し、このドライエッチングマスク
を、上記キャップ層の側面を上記第１選択エッチングす
る時に上記キャップ層の上面を保護する保護マスクとし
て使用する。
【００５６】この実施形態の半導体レーザ素子の製造方
法では、上記ドライエッチングによりリッジ部を形成す
る時に使用したドライエッチングマスクを残し、このド
ライエッチングマスクを、キャップ層の側面の面方位出
しのための第１選択エッチングの際に、キャップ層上面
保護マスクとして使用している。これにより、作製工程
を簡略化できる。
法では、上記ドライエッチングによりリッジ部を形成す
る時に使用したドライエッチングマスクを残し、このド
ライエッチングマスクを、キャップ層の側面の面方位出
しのための第１選択エッチングの際に、キャップ層上面
保護マスクとして使用している。これにより、作製工程
を簡略化できる。
【００５７】また、一実施形態の半導体レーザ素子の製
造方法は、上記第３クラッド層を、Ａｌを構成元素とす
る化合物半導体層とし、上記キャップ層を、Ａｌを構成
元素としない化合物半導体層とし、上記第３クラッド層
の表面に生成される酸化膜と上記キャップ層の表面に生
成される酸化膜との相違によって、上記第３クラッド層
がエッチングされることなく、上記キャップ層のみがエ
ッチングされる組成選択性ドライエッチングを行い、上
記キャップ層の側面を面方位が出るまでエッチングす
る。
造方法は、上記第３クラッド層を、Ａｌを構成元素とす
る化合物半導体層とし、上記キャップ層を、Ａｌを構成
元素としない化合物半導体層とし、上記第３クラッド層
の表面に生成される酸化膜と上記キャップ層の表面に生
成される酸化膜との相違によって、上記第３クラッド層
がエッチングされることなく、上記キャップ層のみがエ
ッチングされる組成選択性ドライエッチングを行い、上
記キャップ層の側面を面方位が出るまでエッチングす
る。
【００５８】この実施形態の半導体レーザ素子の製造方
法では、表面酸化膜に依存する組成選択性のあるドライ
エッチングによって、第３クラッド層から構成されるリ
ッジ部の下部の側面形状を崩すことなく、キャップ層で
構成されるリッジ部の上部側面の面方位出しエッチング
が可能となる。これにより、リッジ部の下部をエッチン
グから保護する処理を必要とせずに、リッジ部の上部の
みの面方位出しエッチングを実行でき、作製工程を簡略
化できる。また、リッジ部の形成と面方位出しのエッチ
ングとを共に、ドライエッチングで実行できるので、リ
ッジ形状の制御性および均一性を向上できる。
法では、表面酸化膜に依存する組成選択性のあるドライ
エッチングによって、第３クラッド層から構成されるリ
ッジ部の下部の側面形状を崩すことなく、キャップ層で
構成されるリッジ部の上部側面の面方位出しエッチング
が可能となる。これにより、リッジ部の下部をエッチン
グから保護する処理を必要とせずに、リッジ部の上部の
みの面方位出しエッチングを実行でき、作製工程を簡略
化できる。また、リッジ部の形成と面方位出しのエッチ
ングとを共に、ドライエッチングで実行できるので、リ
ッジ形状の制御性および均一性を向上できる。
【００５９】また、一実施形態の半導体レーザ素子の製
造方法は、上記第３クラッド層と上記キャップ層の露出
面の表面酸化工程を行った後、上記第３クラッド層がエ
ッチングされることなく、上記キャップ層のみがエッチ
ングされる組成選択性ドライエッチングを行い、上記キ
ャップ層の側面を面方位が出るまでエッチングする。
造方法は、上記第３クラッド層と上記キャップ層の露出
面の表面酸化工程を行った後、上記第３クラッド層がエ
ッチングされることなく、上記キャップ層のみがエッチ
ングされる組成選択性ドライエッチングを行い、上記キ
ャップ層の側面を面方位が出るまでエッチングする。
【００６０】この実施形態の半導体レーザ素子の製造方
法では、表面酸化膜に依存する組成選択性のあるドライ
エッチングを行う前に、表面酸化処理を行うことによっ
て、均一性や再現性の高い酸化膜を作製でき、組成選択
性ドライエッチングの均一性と再現性を向上して、リッ
ジ形状の均一性と再現性を向上できる。
法では、表面酸化膜に依存する組成選択性のあるドライ
エッチングを行う前に、表面酸化処理を行うことによっ
て、均一性や再現性の高い酸化膜を作製でき、組成選択
性ドライエッチングの均一性と再現性を向上して、リッ
ジ形状の均一性と再現性を向上できる。
【００６１】また、一実施形態の半導体レーザ素子の製
造方法は、上記第２クラッド層と上記第３クラッド層と
の間にエッチングストップ層を形成し、ドライエッチン
グによって、上記リッジ部を形成した後、上記キャップ
層の側面を第１選択エッチングすることによって、上記
キャップ層の側面の面方位出しを行い、その後、エッチ
ングストップ層までの第２選択エッチングを行うリッジ
作製工程において、上記第１選択エッチングによる上記
キャップ層の側面の面方位出しによって露出した上記第
３クラッド層の上面を、エッチング保護膜で被覆した
後、エッチングストップ層までの第２選択エッチング工
程を行う。
造方法は、上記第２クラッド層と上記第３クラッド層と
の間にエッチングストップ層を形成し、ドライエッチン
グによって、上記リッジ部を形成した後、上記キャップ
層の側面を第１選択エッチングすることによって、上記
キャップ層の側面の面方位出しを行い、その後、エッチ
ングストップ層までの第２選択エッチングを行うリッジ
作製工程において、上記第１選択エッチングによる上記
キャップ層の側面の面方位出しによって露出した上記第
３クラッド層の上面を、エッチング保護膜で被覆した
後、エッチングストップ層までの第２選択エッチング工
程を行う。
【００６２】この実施形態の半導体レーザ素子の製造方
法では、上記第１選択エッチングによる上記キャップ層
の側面の面方位出しによって露出した上記第３クラッド
層の上面を、エッチング保護膜で被覆した後、エッチン
グストップ層までの第２選択エッチング工程を行う。こ
れにより、上記第２選択エッチングで、露出した第３ク
ラッド層上面がエッチングされることを防ぎ、リッジ部
の上部の形状崩れを防ぐことができる。
法では、上記第１選択エッチングによる上記キャップ層
の側面の面方位出しによって露出した上記第３クラッド
層の上面を、エッチング保護膜で被覆した後、エッチン
グストップ層までの第２選択エッチング工程を行う。こ
れにより、上記第２選択エッチングで、露出した第３ク
ラッド層上面がエッチングされることを防ぎ、リッジ部
の上部の形状崩れを防ぐことができる。
【００６３】また、一実施形態の半導体レーザ素子の製
造方法は、上記エッチング保護膜としてレジストを使用
する。
造方法は、上記エッチング保護膜としてレジストを使用
する。
【００６４】この実施形態の半導体レーザ素子の製造方
法では、上記エッチング保護膜として、レジストを使用
することにより、露出した第３クラッド層の肩部のみを
被覆するエッチング保護膜を作製でき、作製工程の簡略
化を図れる。
法では、上記エッチング保護膜として、レジストを使用
することにより、露出した第３クラッド層の肩部のみを
被覆するエッチング保護膜を作製でき、作製工程の簡略
化を図れる。
【００６５】また、一実施形態の半導体レーザ素子の製
造方法は、上記第２クラッド層と上記第３クラッド層と
の間にエッチングストップ層を形成し、ドライエッチン
グによって、上記リッジ部を形成した後、上記キャップ
層の側面を第１選択エッチングすることによって、上記
キャップ層の側面の面方位出しを行い、その後、エッチ
ングストップ層までの第２選択エッチングを行うリッジ
作製工程において、上記第３クラッド層と上記キャップ
層との間に、上記第１選択エッチングおよび上記第２選
択エッチングによってエッチングされることのないエッ
チング防止層を形成する。
造方法は、上記第２クラッド層と上記第３クラッド層と
の間にエッチングストップ層を形成し、ドライエッチン
グによって、上記リッジ部を形成した後、上記キャップ
層の側面を第１選択エッチングすることによって、上記
キャップ層の側面の面方位出しを行い、その後、エッチ
ングストップ層までの第２選択エッチングを行うリッジ
作製工程において、上記第３クラッド層と上記キャップ
層との間に、上記第１選択エッチングおよび上記第２選
択エッチングによってエッチングされることのないエッ
チング防止層を形成する。
【００６６】この実施形態の半導体レーザ素子の製造方
法では、上記第３クラッド層と上記キャップ層との間
に、第１選択エッチングおよび第２選択エッチングでエ
ッチングされることのないエッチング防止層を形成す
る。これにより、キャップ層の側面の面方位出しによっ
て、第３クラッド層の上面が露出することを無くし、第
２選択エッチングによってリッジ部の上部の形状崩れを
防止できる。
法では、上記第３クラッド層と上記キャップ層との間
に、第１選択エッチングおよび第２選択エッチングでエ
ッチングされることのないエッチング防止層を形成す
る。これにより、キャップ層の側面の面方位出しによっ
て、第３クラッド層の上面が露出することを無くし、第
２選択エッチングによってリッジ部の上部の形状崩れを
防止できる。
【００６７】また、一実施形態の半導体レーザ素子の製
造方法は、上記キャップ層をＧａＡｓ層とし、上記第
２,第３クラッド層をＡｌＸＧａ１−ＸＡｓ(ｘ＝０.３
５〜０.６)とし、上記エッチングストップ層をＧａＡｓ
とし、上記エッチング防止層を、ＡｌＸＧａ１−ＸＡｓ
(ｘ＝０.１〜０.３)層とし、上記第１選択エッチングの
エッチャントとして、クエン酸と過酸化水素水と水の混
合エッチャントを使用し、上記第２選択エッチングのエ
ッチャントとして、フッ化水素酸を使用する。
造方法は、上記キャップ層をＧａＡｓ層とし、上記第
２,第３クラッド層をＡｌＸＧａ１−ＸＡｓ(ｘ＝０.３
５〜０.６)とし、上記エッチングストップ層をＧａＡｓ
とし、上記エッチング防止層を、ＡｌＸＧａ１−ＸＡｓ
(ｘ＝０.１〜０.３)層とし、上記第１選択エッチングの
エッチャントとして、クエン酸と過酸化水素水と水の混
合エッチャントを使用し、上記第２選択エッチングのエ
ッチャントとして、フッ化水素酸を使用する。
【００６８】この実施形態の半導体レーザ素子の製造方
法では、上記エッチング防止層として、ＡｌＸＧａ
１−ＸＡｓ(ｘ＝０.１〜０.３)層を用い、第１選択エッ
チングのエッチャントとして、クエン酸と過酸化水素水
と水の混合エッチャントを使用し、上記第２選択エッチ
ングのエッチャントとして、フッ化水素酸を使用する。
これにより、キャップ層の側面の面方位出しで露出する
クラッド層からなるリッジ部の肩部からのエッチングを
無くすことができ、ＧａＡｓ系半導体レーザ素子におい
て、リッジ部の上部の幅狭化をさらに低減でき、高抵抗
化を防止した半導体レーザ素子を容易に作製できる。
法では、上記エッチング防止層として、ＡｌＸＧａ
１−ＸＡｓ(ｘ＝０.１〜０.３)層を用い、第１選択エッ
チングのエッチャントとして、クエン酸と過酸化水素水
と水の混合エッチャントを使用し、上記第２選択エッチ
ングのエッチャントとして、フッ化水素酸を使用する。
これにより、キャップ層の側面の面方位出しで露出する
クラッド層からなるリッジ部の肩部からのエッチングを
無くすことができ、ＧａＡｓ系半導体レーザ素子におい
て、リッジ部の上部の幅狭化をさらに低減でき、高抵抗
化を防止した半導体レーザ素子を容易に作製できる。
【００６９】このように、この実施形態の半導体レーザ
素子では、リッジ部の上部の側面の面方位出しによっ
て、上記リッジ部の上部の側面を、面方位が出ていない
格子面が乱れた状態ではなく、格子面が均一な状態にす
ることができ、リッジ部の側面上に成長する電流ブロッ
ク層内の結晶欠陥、転移、歪の発生を抑制できる。さら
には、上記リッジ部上および電流ブロック層上に成長す
るコンタクト層内の結晶欠陥、転移、歪の発生を防止で
きる。
素子では、リッジ部の上部の側面の面方位出しによっ
て、上記リッジ部の上部の側面を、面方位が出ていない
格子面が乱れた状態ではなく、格子面が均一な状態にす
ることができ、リッジ部の側面上に成長する電流ブロッ
ク層内の結晶欠陥、転移、歪の発生を抑制できる。さら
には、上記リッジ部上および電流ブロック層上に成長す
るコンタクト層内の結晶欠陥、転移、歪の発生を防止で
きる。
【００７０】これによって、半導体レーザ素子の長期高
出力駆動時に生じていた電流ブロック層およびコンタク
ト層内の結晶欠陥、および転移の活性層への増殖や、活
性層への歪の悪影響を防止でき、高信頼性の高出力半導
体レーザ素子を提供できる。
出力駆動時に生じていた電流ブロック層およびコンタク
ト層内の結晶欠陥、および転移の活性層への増殖や、活
性層への歪の悪影響を防止でき、高信頼性の高出力半導
体レーザ素子を提供できる。
【００７１】また、この実施形態の半導体レーザ素子の
製造方法では、上記リッジ部の上部の側面の面方位出し
を行うことによって、高信頼性の高出力レーザ素子の製
造方法を提供するものであり、また、ドライエッチング
による制御性の高いリッジ部の形成およびリッジ部の形
状の最適化が可能である。よって、基本横モード発振の
高出力半導体レーザ素子の製造方法を提供できる。
製造方法では、上記リッジ部の上部の側面の面方位出し
を行うことによって、高信頼性の高出力レーザ素子の製
造方法を提供するものであり、また、ドライエッチング
による制御性の高いリッジ部の形成およびリッジ部の形
状の最適化が可能である。よって、基本横モード発振の
高出力半導体レーザ素子の製造方法を提供できる。
【００７２】
【発明の実施の形態】以下、この発明を図示の実施の形
態に基いて詳細に説明する。
態に基いて詳細に説明する。
【００７３】(第１の実施の形態)図１に、この発明の第
１の実施形態としてのリッジ導波路型の半導体レーザ素
子の断面を示す。また、図２(ａ)〜(ｄ)および図３(ｅ)
〜(ｇ)に、この第１実施形態の製造方法を示す。図２,
図３を順に参照して、上記半導体レーザ素子の製造工程
を説明する。
１の実施形態としてのリッジ導波路型の半導体レーザ素
子の断面を示す。また、図２(ａ)〜(ｄ)および図３(ｅ)
〜(ｇ)に、この第１実施形態の製造方法を示す。図２,
図３を順に参照して、上記半導体レーザ素子の製造工程
を説明する。
【００７４】まず、図２(ａ)に示すように、第１回目の
結晶成長によって、ｎ−ＧａＡｓ基板１の(１００)面上
に、キャリア濃度１×１０１８ｃｍ−３で厚さ２.０μ
ｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層２、ノ
ンドープ量子井戸活性層３、キャリア濃度１×１０１８
ｃｍ−３で厚さ１.５μｍのｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ上クラッド層４、およびキャリア濃度１×１０１８ｃ
ｍ−３で厚さ０.２μｍのｐ−ＧａＡｓキャップ層６を
順次積層成長させる。
結晶成長によって、ｎ−ＧａＡｓ基板１の(１００)面上
に、キャリア濃度１×１０１８ｃｍ−３で厚さ２.０μ
ｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層２、ノ
ンドープ量子井戸活性層３、キャリア濃度１×１０１８
ｃｍ−３で厚さ１.５μｍのｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ上クラッド層４、およびキャリア濃度１×１０１８ｃ
ｍ−３で厚さ０.２μｍのｐ−ＧａＡｓキャップ層６を
順次積層成長させる。
【００７５】次に、上記の半導体層が形成されたｎ−Ｇ
ａＡｓ基板１に、レジストを全面に塗布し、図２(ｂ)に
示すように、公知のフォトリソグラフィ技術を用いてｎ
−ＧａＡｓ基板１の〈０１１〉方向にストライプ状のレ
ジストストライプ１４を形成する。
ａＡｓ基板１に、レジストを全面に塗布し、図２(ｂ)に
示すように、公知のフォトリソグラフィ技術を用いてｎ
−ＧａＡｓ基板１の〈０１１〉方向にストライプ状のレ
ジストストライプ１４を形成する。
【００７６】次に、図２(ｃ)に示すように、硫酸／過酸
化水素水／水の非選択性エッチャントによって、ｐ−Ｇ
ａＡｓキャップ層６およびｐ−Ａｌ０.５Ｇａ０.５Ａｓ
上クラッド層４の途中までエッチングする。このとき形
成されるリッジ部側面１１ａは、硫酸系エッチャントの
エッチング速度の面方位依存性によって、｛１１１｝Ａ
面となる。
化水素水／水の非選択性エッチャントによって、ｐ−Ｇ
ａＡｓキャップ層６およびｐ−Ａｌ０.５Ｇａ０.５Ａｓ
上クラッド層４の途中までエッチングする。このとき形
成されるリッジ部側面１１ａは、硫酸系エッチャントの
エッチング速度の面方位依存性によって、｛１１１｝Ａ
面となる。
【００７７】次に、反応性イオンエッチング(ＲＩＥ：R
eactive Ion Etching)や反応性イオンビームエッチング
(ＲＩＢＥ：Reactive Ion Beam Etching)等の物理的エ
ッチングモードが強い垂直異方性ドライエッチングによ
って、図２(ｄ)に示すように、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ上クラッド層４を垂直にエッチングし、厚さ０.２
μｍだけ残してエッチングを止め、リッジ部１１を形成
する。
eactive Ion Etching)や反応性イオンビームエッチング
(ＲＩＢＥ：Reactive Ion Beam Etching)等の物理的エ
ッチングモードが強い垂直異方性ドライエッチングによ
って、図２(ｄ)に示すように、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ上クラッド層４を垂直にエッチングし、厚さ０.２
μｍだけ残してエッチングを止め、リッジ部１１を形成
する。
【００７８】このｐ−Ａｌ０.５Ｇａ０.５Ａｓ上クラッ
ド層４のドライエッチングせずに残した部分をｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第２クラッド層４ａとし、リッジ部
１１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３
クラッド層４ｂとする。
ド層４のドライエッチングせずに残した部分をｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第２クラッド層４ａとし、リッジ部
１１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３
クラッド層４ｂとする。
【００７９】このリッジ部１１が有するリッジ上部１１
Ｕの側面１１ａは、｛１１１｝Ａ面の面方位が出ている
側面である。また、リッジ下部１１Ｌは、垂直異方性ド
ライエッチングによって、垂直なリッジ側面１１Ｌｓと
なるリッジ形状となっている。
Ｕの側面１１ａは、｛１１１｝Ａ面の面方位が出ている
側面である。また、リッジ下部１１Ｌは、垂直異方性ド
ライエッチングによって、垂直なリッジ側面１１Ｌｓと
なるリッジ形状となっている。
【００８０】次に、レジスト剥離液によって、レジスト
ストライプ１４を除去した後、再度、ｎ−ＧａＡｓ基板
１を成長装置内にセットし、図３(ｅ)に示すように、第
２回目の結晶成長によって、ｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層４ｂよりも低屈折率のｎ−ＡｌＧａＡ
ｓ電流ブロック層７およびｎ−ＧａＡｓ電流ブロック層
８を積層する。
ストライプ１４を除去した後、再度、ｎ−ＧａＡｓ基板
１を成長装置内にセットし、図３(ｅ)に示すように、第
２回目の結晶成長によって、ｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層４ｂよりも低屈折率のｎ−ＡｌＧａＡ
ｓ電流ブロック層７およびｎ−ＧａＡｓ電流ブロック層
８を積層する。
【００８１】この第２回目の結晶成長によって、ｐ−Ｇ
ａＡｓキャップ層６上にもｎ−ＡｌＧａＡｓ電流ブロッ
ク層７およびｎ−ＧａＡｓ電流ブロック層８が成長して
おり、電流ブロック層７,８に対応する不要層１７,１８
がキャップ層６上に形成される。
ａＡｓキャップ層６上にもｎ−ＡｌＧａＡｓ電流ブロッ
ク層７およびｎ−ＧａＡｓ電流ブロック層８が成長して
おり、電流ブロック層７,８に対応する不要層１７,１８
がキャップ層６上に形成される。
【００８２】次に、再度、ｎ−ＧａＡｓ基板１を成長装
置から取り出し、フォトリソグラフィ技術を用いて、図
３(ｆ)に示すように、ｐ−ＧａＡｓキャップ層６上の不
要層１８の上方部分のみを開口したレジストマスク１５
を形成する。そして、このレジストマスク１５を使用し
て、アンモニア水／過酸化水素水／水のアンモニア系エ
ッチャントによって、ｐ−ＧａＡｓキャップ層６の上方
のＧａＡｓ層からなる不要層１８をエッチング除去す
る。次に、フッ化水素酸／水のフッ酸系エッチャントに
よって、ＡｌＧａＡｓ層からなる不要層１７をエッチン
グ除去し、ｐ−ＧａＡｓキャップ層６の表面を露出させ
る。
置から取り出し、フォトリソグラフィ技術を用いて、図
３(ｆ)に示すように、ｐ−ＧａＡｓキャップ層６上の不
要層１８の上方部分のみを開口したレジストマスク１５
を形成する。そして、このレジストマスク１５を使用し
て、アンモニア水／過酸化水素水／水のアンモニア系エ
ッチャントによって、ｐ−ＧａＡｓキャップ層６の上方
のＧａＡｓ層からなる不要層１８をエッチング除去す
る。次に、フッ化水素酸／水のフッ酸系エッチャントに
よって、ＡｌＧａＡｓ層からなる不要層１７をエッチン
グ除去し、ｐ−ＧａＡｓキャップ層６の表面を露出させ
る。
【００８３】次に、図３(ｇ)に示すように、レジストマ
スク１５を除去し、ｎ−ＧａＡｓ基板１を、再々度、成
長装置内にセットして、第３回目の結晶成長によって、
ｐ−ＧａＡｓコンタクト層９を積層する。
スク１５を除去し、ｎ−ＧａＡｓ基板１を、再々度、成
長装置内にセットして、第３回目の結晶成長によって、
ｐ−ＧａＡｓコンタクト層９を積層する。
【００８４】以上のようにして作製したウエハのｎ−Ｇ
ａＡｓ基板１側を公知の技術にて約１００μｍまで薄く
し、図１に示すように、ｐ−ＧａＡｓコンタクト層９の
上面およびｎ−ＧａＡｓ基板１の下面に各々オーミック
電極であるｐ電極１２,ｎ電極１３を形成する。そし
て、リッジ部１１が延びるストライプ方向に対して垂直
にへき開することによって、共振器端面を形成し、この
へき開面にコーティング膜を形成して、図１に示す第１
実施形態の半導体レーザ素子を作製する。
ａＡｓ基板１側を公知の技術にて約１００μｍまで薄く
し、図１に示すように、ｐ−ＧａＡｓコンタクト層９の
上面およびｎ−ＧａＡｓ基板１の下面に各々オーミック
電極であるｐ電極１２,ｎ電極１３を形成する。そし
て、リッジ部１１が延びるストライプ方向に対して垂直
にへき開することによって、共振器端面を形成し、この
へき開面にコーティング膜を形成して、図１に示す第１
実施形態の半導体レーザ素子を作製する。
【００８５】この第１実施形態の半導体レーザ素子の製
造方法では、リッジ部１１の下部１１Ｌは垂直異方性ド
ライエッチングによって、リッジ部１１の下部１１Ｌの
側面１１Ｌｓと底面１１ＬＬのなす角がほぼ９０°とな
る垂直側面１１Ｌｓを持つリッジ部１１を作製してい
る。したがって、上記製造方法によれば、リッジ部１１
のリッジ幅Ｄの均一性と制御性に優れたリッジ部１１を
形成でき、高出力化した場合の光密度低減と基本横モー
ド発振のための光閉じ込めとを両立させた半導体レーザ
素子を作製できる。
造方法では、リッジ部１１の下部１１Ｌは垂直異方性ド
ライエッチングによって、リッジ部１１の下部１１Ｌの
側面１１Ｌｓと底面１１ＬＬのなす角がほぼ９０°とな
る垂直側面１１Ｌｓを持つリッジ部１１を作製してい
る。したがって、上記製造方法によれば、リッジ部１１
のリッジ幅Ｄの均一性と制御性に優れたリッジ部１１を
形成でき、高出力化した場合の光密度低減と基本横モー
ド発振のための光閉じ込めとを両立させた半導体レーザ
素子を作製できる。
【００８６】また、リッジ部１１の下部１１Ｌが垂直な
側面１１Ｌｓを有していることから、従来の順メサリッ
ジ構造において第３クラッド層厚膜化に伴い発生してい
た、リッジ上部の幅狭化による抵抗増大を低減すること
ができる。
側面１１Ｌｓを有していることから、従来の順メサリッ
ジ構造において第３クラッド層厚膜化に伴い発生してい
た、リッジ上部の幅狭化による抵抗増大を低減すること
ができる。
【００８７】一方、リッジ部１１の上部１１Ｕのリッジ
側面１１ａに｛１１１｝Ａ面の面方位を出していること
によって、リッジ部１１の上部１１Ｕのリッジ側面１１
ａは、格子面が均一な状態となり、上記リッジ側面１１
ａ上に成長する電流ブロック層７,８内の結晶欠陥、転
移、歪の発生を防止できる。また、リッジ部１１の側面
１１ａ上の電流ブロック層８の上に成長するコンタクト
層９内においても結晶欠陥、転移、歪の発生を防止でき
る。このことによって、半導体レーザ素子の長期高出力
駆動時に生じていた電流ブロック層７,８、コンタクト
層９内における結晶欠陥を防止でき、活性層３への転移
の増殖を防止でき、活性層３への歪の悪影響を防止でき
る。したがって、高信頼性の高出力半導体レーザ素子を
作製できる。なお、この第１実施形態においては、上記
リッジ部１１からなる導波路リッジの方向を〈０１１〉
方向としたが、〈０１バー１〉方向としてもよい。この
場合にも、リッジ部１１の上部１１Ｕのリッジ側面１１
ａの面方位出しによって、上述と同様の電流ブロック層
７,８、コンタクト層９内の結晶欠陥、転移、歪発生を
防止する効果が得られる。
側面１１ａに｛１１１｝Ａ面の面方位を出していること
によって、リッジ部１１の上部１１Ｕのリッジ側面１１
ａは、格子面が均一な状態となり、上記リッジ側面１１
ａ上に成長する電流ブロック層７,８内の結晶欠陥、転
移、歪の発生を防止できる。また、リッジ部１１の側面
１１ａ上の電流ブロック層８の上に成長するコンタクト
層９内においても結晶欠陥、転移、歪の発生を防止でき
る。このことによって、半導体レーザ素子の長期高出力
駆動時に生じていた電流ブロック層７,８、コンタクト
層９内における結晶欠陥を防止でき、活性層３への転移
の増殖を防止でき、活性層３への歪の悪影響を防止でき
る。したがって、高信頼性の高出力半導体レーザ素子を
作製できる。なお、この第１実施形態においては、上記
リッジ部１１からなる導波路リッジの方向を〈０１１〉
方向としたが、〈０１バー１〉方向としてもよい。この
場合にも、リッジ部１１の上部１１Ｕのリッジ側面１１
ａの面方位出しによって、上述と同様の電流ブロック層
７,８、コンタクト層９内の結晶欠陥、転移、歪発生を
防止する効果が得られる。
【００８８】また、この第１実施形態おいては、リッジ
部１１の下部１１Ｌの側面１１Ｌｓと底面１１ＬＬのな
す角がほぼ９０゜となる垂直側面を持つリッジ形状を作
製したが、上記側面１１Ｌｓと底面１１ＬＬとがなす角
度が７０〜９０°の範囲であれば、垂直異方性ドライエ
ッチングによるリッジ形成の特長であるリッジ幅Ｄの均
一性と制御性に優れるという十分な効果が得られる。
部１１の下部１１Ｌの側面１１Ｌｓと底面１１ＬＬのな
す角がほぼ９０゜となる垂直側面を持つリッジ形状を作
製したが、上記側面１１Ｌｓと底面１１ＬＬとがなす角
度が７０〜９０°の範囲であれば、垂直異方性ドライエ
ッチングによるリッジ形成の特長であるリッジ幅Ｄの均
一性と制御性に優れるという十分な効果が得られる。
【００８９】また、この第１実施形態では、リッジ部１
１を、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層４ｂ
とｐ−ＧａＡｓキャップ層６から構成しているが、ｐ−
ＧａＡｓキャップ層６が積層されていなくてもよい。す
なわち、リッジ部１１がｐ−Ａｌ０.５Ｇａ０.５Ａｓ第
３クラッド層４ｂのみで構成され、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層４ｂの上面に、ｐ−ＧａＡｓ
コンタクト層９を成長させ、半導体レーザ素子を作製し
ても上述と同様の効果が得られる。
１を、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層４ｂ
とｐ−ＧａＡｓキャップ層６から構成しているが、ｐ−
ＧａＡｓキャップ層６が積層されていなくてもよい。す
なわち、リッジ部１１がｐ−Ａｌ０.５Ｇａ０.５Ａｓ第
３クラッド層４ｂのみで構成され、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層４ｂの上面に、ｐ−ＧａＡｓ
コンタクト層９を成長させ、半導体レーザ素子を作製し
ても上述と同様の効果が得られる。
【００９０】また、この第１実施形態においては、リッ
ジ部１１の上部１１Ｕの側面１１ａの面方位出しを、ウ
エットエッチングによるエッチング速度の遅い面方位
｛１１１｝Ａ面としたが、この面方位出しエッチングを
化学的エッチングモードの強いガスエッチングによって
行い、リッジ部１１の上部１１Ｕの側面１１ａの面方位
出しを、ガスエッチングによるエッチング速度の遅い面
方位｛１１１｝Ｂ面としてもよい。この場合にも、上述
と同様の効果が得られる。
ジ部１１の上部１１Ｕの側面１１ａの面方位出しを、ウ
エットエッチングによるエッチング速度の遅い面方位
｛１１１｝Ａ面としたが、この面方位出しエッチングを
化学的エッチングモードの強いガスエッチングによって
行い、リッジ部１１の上部１１Ｕの側面１１ａの面方位
出しを、ガスエッチングによるエッチング速度の遅い面
方位｛１１１｝Ｂ面としてもよい。この場合にも、上述
と同様の効果が得られる。
【００９１】(第２の実施形態)次に、図４に、この発明
の第２の実施形態によるリッジ導波路型半導体レーザ素
子の断面を示す。また、図５(ａ)〜(ｄ),図６(ｅ)〜
(ｇ)は、この半導体レーザ素子の第２実施形態の製造方
法を示す。図５,図６に従い、図４の半導体レーザ素子
の製造工程を説明する。
の第２の実施形態によるリッジ導波路型半導体レーザ素
子の断面を示す。また、図５(ａ)〜(ｄ),図６(ｅ)〜
(ｇ)は、この半導体レーザ素子の第２実施形態の製造方
法を示す。図５,図６に従い、図４の半導体レーザ素子
の製造工程を説明する。
【００９２】まず、図５(ａ)に示すように、ｎ−ＧａＡ
ｓ基板３１の(１００)面上に、第１回目の結晶成長によ
ってキャリア濃度１×１０１８ｃｍ−３で厚さ２.０μ
ｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層３２、
ノンドープ量子井戸活性層３３、キャリア濃度１×１０
１８ｃｍ−３で厚さ１.４μｍのｐ−Ａｌ０.５Ｇａ０
.５Ａｓ上クラッド層３４、およびキャリア濃度１×１
０１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャッ
プ層３６を順次積層成長させる。次に、図５(ｂ)に示す
ように、上記の半導体層が形成されたｎ−ＧａＡｓ基板
３１に、レジストを全面に塗布し、公知のフォトリソグ
ラフィ技術を用いてｎ−ＧａＡｓ基板３１の〈０１バー
１〉方向にストライプ状のレジストストライプ４４を形
成する。
ｓ基板３１の(１００)面上に、第１回目の結晶成長によ
ってキャリア濃度１×１０１８ｃｍ−３で厚さ２.０μ
ｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層３２、
ノンドープ量子井戸活性層３３、キャリア濃度１×１０
１８ｃｍ−３で厚さ１.４μｍのｐ−Ａｌ０.５Ｇａ０
.５Ａｓ上クラッド層３４、およびキャリア濃度１×１
０１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャッ
プ層３６を順次積層成長させる。次に、図５(ｂ)に示す
ように、上記の半導体層が形成されたｎ−ＧａＡｓ基板
３１に、レジストを全面に塗布し、公知のフォトリソグ
ラフィ技術を用いてｎ−ＧａＡｓ基板３１の〈０１バー
１〉方向にストライプ状のレジストストライプ４４を形
成する。
【００９３】次に、図５(ｃ)に示すように、反応性イオ
ンエッチング(ＲＩＥ)や反応性イオンビームエッチング
(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異方
性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ上クラッド層３４を、厚さ０.２μｍを残して、ほ
ぼ垂直にエッチングし、リッジ部４１を形成する。
ンエッチング(ＲＩＥ)や反応性イオンビームエッチング
(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異方
性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ上クラッド層３４を、厚さ０.２μｍを残して、ほ
ぼ垂直にエッチングし、リッジ部４１を形成する。
【００９４】このｐ−Ａｌ０.５Ｇａ０.５Ａｓ上クラッ
ド層３４のドライエッチングせずに残した部分をｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第２クラッド層３４ａとし、リッ
ジ部４１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層３４ｂとする。
ド層３４のドライエッチングせずに残した部分をｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第２クラッド層３４ａとし、リッ
ジ部４１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層３４ｂとする。
【００９５】次に、図５(ｄ)に示すように、アンモニア
／過酸化水素／水からなり、ＧａＡｓエッチング速度に
対してＡｌＧａＡｓエッチング速度が十分に遅い組成選
択性のあるアンモニア系エッチャントによって、ｐ−Ｇ
ａＡｓキャップ層３６の側面を面方位｛１１１｝Ａ面が
出るまで、エッチングを行う。このとき、ｐ−ＧａＡｓ
キャップ層３６の上面は、レジストマスク４４で保護さ
れているので、リッジ部４１の上部４１Ｕの側面４１ａ
となるｐ−ＧａＡｓキャップ層３６の側面のサイドエッ
チングのみが進行する。
／過酸化水素／水からなり、ＧａＡｓエッチング速度に
対してＡｌＧａＡｓエッチング速度が十分に遅い組成選
択性のあるアンモニア系エッチャントによって、ｐ−Ｇ
ａＡｓキャップ層３６の側面を面方位｛１１１｝Ａ面が
出るまで、エッチングを行う。このとき、ｐ−ＧａＡｓ
キャップ層３６の上面は、レジストマスク４４で保護さ
れているので、リッジ部４１の上部４１Ｕの側面４１ａ
となるｐ−ＧａＡｓキャップ層３６の側面のサイドエッ
チングのみが進行する。
【００９６】ここで、リッジ部４１の下部４１Ｌの側面
４１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層３４ｂで構成され、底面４１ＬＬはｐ−Ａｌ０.５Ｇ
ａ０. ５Ａｓ第２クラッド層３４ａで構成されている。
このため、上記アンモニア系エッチャントでは、リッジ
部４１の下部４１Ｌの側面４１Ｌｓのエッチングは進行
しない。したがって、リッジ部４１を構成するドライエ
ッチングで形成された第３クラッド層３４ｂの垂直リッ
ジ形状が崩されることはない。
４１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層３４ｂで構成され、底面４１ＬＬはｐ−Ａｌ０.５Ｇ
ａ０. ５Ａｓ第２クラッド層３４ａで構成されている。
このため、上記アンモニア系エッチャントでは、リッジ
部４１の下部４１Ｌの側面４１Ｌｓのエッチングは進行
しない。したがって、リッジ部４１を構成するドライエ
ッチングで形成された第３クラッド層３４ｂの垂直リッ
ジ形状が崩されることはない。
【００９７】次に、図６(ｅ)に示すように、レジスト剥
離液によってレジストストライプ４４を除去した後、再
度、ｎ−ＧａＡｓ基板３１を成長装置内にセットして、
第２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電流ブ
ロック層３７、ｎ−ＧａＡｓ電流ブロック層３８を積層
する。
離液によってレジストストライプ４４を除去した後、再
度、ｎ−ＧａＡｓ基板３１を成長装置内にセットして、
第２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電流ブ
ロック層３７、ｎ−ＧａＡｓ電流ブロック層３８を積層
する。
【００９８】この第２回目の結晶成長によって、ｐ−Ｇ
ａＡｓキャップ層３６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層３７とｎ−ＧａＡｓ電流ブロック層３８が成長し
ており、キャップ層３６上に不要層４７,４８が形成さ
れる。
ａＡｓキャップ層３６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層３７とｎ−ＧａＡｓ電流ブロック層３８が成長し
ており、キャップ層３６上に不要層４７,４８が形成さ
れる。
【００９９】次に、ｎ−ＧａＡｓ基板３１を再度成長装
置から取り出し、フォトリソグラフィ技術を用いて、図
６(ｆ)に示すように、ｐ−ＧａＡｓキャップ層３６上の
不要層４８の上方のみを開口したレジストマスク４５を
形成し、硫酸／過酸化水素／水からなる非選択性の硫酸
系エッチャントによって、ｎ−ＧａＡｓ層およびｎ−Ａ
ｌＧａＡｓ層からなる不要層４８,４７をエッチング除
去する。これにより、ｐ−ＧａＡｓキャップ層３６を露
出させる。
置から取り出し、フォトリソグラフィ技術を用いて、図
６(ｆ)に示すように、ｐ−ＧａＡｓキャップ層３６上の
不要層４８の上方のみを開口したレジストマスク４５を
形成し、硫酸／過酸化水素／水からなる非選択性の硫酸
系エッチャントによって、ｎ−ＧａＡｓ層およびｎ−Ａ
ｌＧａＡｓ層からなる不要層４８,４７をエッチング除
去する。これにより、ｐ−ＧａＡｓキャップ層３６を露
出させる。
【０１００】次に、図６(ｇ)に示すように、レジストマ
スク４５を除去し、再々度、ｎ−ＧａＡｓ基板３１を成
長装置内にセットして、第３回目の結晶成長により、ｐ
−ＧａＡｓコンタクト層３９を積層する。
スク４５を除去し、再々度、ｎ−ＧａＡｓ基板３１を成
長装置内にセットして、第３回目の結晶成長により、ｐ
−ＧａＡｓコンタクト層３９を積層する。
【０１０１】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板３１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図４に示すように、オーミック電極
であるｐ電極４２,ｎ電極４３を形成し、共振器端面を
形成した後、へき開面にコーティング膜を形成すること
によって、この第２実施形態の半導体レーザ素子を作製
する。
ｓ基板３１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図４に示すように、オーミック電極
であるｐ電極４２,ｎ電極４３を形成し、共振器端面を
形成した後、へき開面にコーティング膜を形成すること
によって、この第２実施形態の半導体レーザ素子を作製
する。
【０１０２】この第２実施形態の半導体レーザでは、ｐ
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層３４ｂで構成
されるリッジ部４１の下部４１Ｌの側面４１Ｌｓは垂直
異方性ドライエッチングによって、リッジ部４１の側面
４１Ｌｓと底面４１ＬＬとがなす角がほぼ９０゜となる
垂直側面４１Ｌｓを持つリッジ形状を作製している。し
たがって、リッジ幅Ｄの均一性と制御性に優れたリッジ
部１１を形成でき、高出力化した場合の光密度低減と基
本横モード発振のための光閉じ込めとを両立させた半導
体レーザ素子を作製できる。
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層３４ｂで構成
されるリッジ部４１の下部４１Ｌの側面４１Ｌｓは垂直
異方性ドライエッチングによって、リッジ部４１の側面
４１Ｌｓと底面４１ＬＬとがなす角がほぼ９０゜となる
垂直側面４１Ｌｓを持つリッジ形状を作製している。し
たがって、リッジ幅Ｄの均一性と制御性に優れたリッジ
部１１を形成でき、高出力化した場合の光密度低減と基
本横モード発振のための光閉じ込めとを両立させた半導
体レーザ素子を作製できる。
【０１０３】また、リッジ部４１の下部４１Ｌが垂直な
側面４１Ｌｓを持っていることから、従来の順メサリッ
ジ構造において第３クラッド層厚膜化に伴い発生してい
た、リッジ上部の幅狭化による抵抗増大を低減できる。
側面４１Ｌｓを持っていることから、従来の順メサリッ
ジ構造において第３クラッド層厚膜化に伴い発生してい
た、リッジ上部の幅狭化による抵抗増大を低減できる。
【０１０４】一方、ｐ−ＧａＡｓキャップ層３６で構成
されるリッジ部４１の上部４１Ｕの側面４１ａは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態であり、上記リッジ部４１の側面４１ａ上に成長
する電流ブロック層３７,３８内において、結晶欠陥、
転移、歪の発生を防止できる。また、リッジ部４１の側
面４１ａ上の電流ブロック層３７,３８上に成長させる
コンタクト層３９内においても結晶欠陥、転移、歪の発
生を防止できる。このことによって、半導体レーザ素子
の長期高出力駆動時に生じていた電流ブロック層３７,
３８,コンタクト層３９内での結晶欠陥を防止でき、活
性層３３への転移の増殖を防止でき、活性層３３に対す
る歪の悪影響を防止でき、高信頼性の高出力半導体レー
ザ素子を作製できる。なお、この第２実施形態において
は、上記リッジ部１１からなる導波路リッジの方向を
〈０１バー１〉方向としたが、〈０１１〉方向としても
よい。この場合にも、リッジ部４１の上部４１Ｕのリッ
ジ側面４１ａの面方位出しによって、電流ブロック層３
７,３８,コンタクト層３９内の結晶欠陥、転移、歪発生
を防止でき、上述と同様の効果が得られる。
されるリッジ部４１の上部４１Ｕの側面４１ａは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態であり、上記リッジ部４１の側面４１ａ上に成長
する電流ブロック層３７,３８内において、結晶欠陥、
転移、歪の発生を防止できる。また、リッジ部４１の側
面４１ａ上の電流ブロック層３７,３８上に成長させる
コンタクト層３９内においても結晶欠陥、転移、歪の発
生を防止できる。このことによって、半導体レーザ素子
の長期高出力駆動時に生じていた電流ブロック層３７,
３８,コンタクト層３９内での結晶欠陥を防止でき、活
性層３３への転移の増殖を防止でき、活性層３３に対す
る歪の悪影響を防止でき、高信頼性の高出力半導体レー
ザ素子を作製できる。なお、この第２実施形態において
は、上記リッジ部１１からなる導波路リッジの方向を
〈０１バー１〉方向としたが、〈０１１〉方向としても
よい。この場合にも、リッジ部４１の上部４１Ｕのリッ
ジ側面４１ａの面方位出しによって、電流ブロック層３
７,３８,コンタクト層３９内の結晶欠陥、転移、歪発生
を防止でき、上述と同様の効果が得られる。
【０１０５】また、この第２実施形態おいては、リッジ
部４１の側面４１Ｌｓと底面４１Ｌ Ｌのなす角がほぼ９
０°となる垂直側面を持つリッジ形状を作製したが、上
記垂直側面４１Ｌｓは７０〜９０°の範囲であれば、垂
直異方性ドライエッチングによるリッジ形成の特長であ
るリッジ幅Ｄの均一性と制御性に十分な効果が得られ
る。
部４１の側面４１Ｌｓと底面４１Ｌ Ｌのなす角がほぼ９
０°となる垂直側面を持つリッジ形状を作製したが、上
記垂直側面４１Ｌｓは７０〜９０°の範囲であれば、垂
直異方性ドライエッチングによるリッジ形成の特長であ
るリッジ幅Ｄの均一性と制御性に十分な効果が得られ
る。
【０１０６】(第３実施形態)次に、図７に、この発明の
第３の実施形態によるリッジ導波路型の半導体レーザ素
子の断面を示す。また、図８(ａ)〜(ｄ),図９(ｅ)〜
(ｈ)は、この半導体レーザ素子の第３実施形態の製造方
法を示す。図８,９に従い、図７の半導体レーザ素子の
製造工程を説明する。
第３の実施形態によるリッジ導波路型の半導体レーザ素
子の断面を示す。また、図８(ａ)〜(ｄ),図９(ｅ)〜
(ｈ)は、この半導体レーザ素子の第３実施形態の製造方
法を示す。図８,９に従い、図７の半導体レーザ素子の
製造工程を説明する。
【０１０７】まず、図８(ａ)に示すように、ｎ−ＧａＡ
ｓ基板５１の(１００)面上に、第１回目の結晶成長によ
って、キャリア濃度１×１０１８ｃｍ−３で厚さ２.０
μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層５
２、ノンドープ量子井戸活性層５３、キャリア濃度１×
１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第２クラッド層５４ａ、キャリア濃度１×１
０１８ｃｍ−３で厚さ０.００３μｍのｐ−ＧａＡｓエ
ッチングストップ層５５、キャリア濃度１×１０１ ８ｃ
ｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層５４ｂ、およびキャリア濃度１×１０
１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャップ
層５６を順次積層成長させる。
ｓ基板５１の(１００)面上に、第１回目の結晶成長によ
って、キャリア濃度１×１０１８ｃｍ−３で厚さ２.０
μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層５
２、ノンドープ量子井戸活性層５３、キャリア濃度１×
１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第２クラッド層５４ａ、キャリア濃度１×１
０１８ｃｍ−３で厚さ０.００３μｍのｐ−ＧａＡｓエ
ッチングストップ層５５、キャリア濃度１×１０１ ８ｃ
ｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層５４ｂ、およびキャリア濃度１×１０
１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャップ
層５６を順次積層成長させる。
【０１０８】次に、上記の半導体層が形成されたｎ−Ｇ
ａＡｓ基板５１に、レジストを全面に塗布し、公知のフ
ォトリソグラフィ技術を用いて、図８(ｂ)に示すよう
に、ｎ−ＧａＡｓ基板５１の〈０１１〉方向に延在する
ストライプ状のレジストストライプ６４を形成する。
ａＡｓ基板５１に、レジストを全面に塗布し、公知のフ
ォトリソグラフィ技術を用いて、図８(ｂ)に示すよう
に、ｎ−ＧａＡｓ基板５１の〈０１１〉方向に延在する
ストライプ状のレジストストライプ６４を形成する。
【０１０９】次に、図８(ｃ)に示すように、反応性イオ
ンエッチング(ＲＩＥ)や反応性イオンビームエッチング
(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異方
性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ第３クラッド層５４ｂを、厚さ０.２μｍを残した
ところまでエッチングを行い、残し厚７４を０.２μｍ
とする。
ンエッチング(ＲＩＥ)や反応性イオンビームエッチング
(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異方
性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.５
Ａｓ第３クラッド層５４ｂを、厚さ０.２μｍを残した
ところまでエッチングを行い、残し厚７４を０.２μｍ
とする。
【０１１０】次に、図８(ｄ)に示すように、アンモニア
／過酸化水素／水のＧａＡｓエッチング速度に対してＡ
ｌＧａＡｓエッチング速度が十分に遅い組成選択性のあ
るアンモニア系エッチャントによって、ｐ−ＧａＡｓキ
ャップ層５６の側面が面方位｛１１１｝Ａ面が出るま
で、エッチングを行う。このとき、ｐ−ＧａＡｓキャッ
プ層５６の上面は、レジストマスク６４で保護されてい
るので、リッジ部６１の上部６１Ｕの側面６１ａをなす
ｐ−ＧａＡｓキャップ層５６の側面６１ａのサイドエッ
チングのみが進行する。また、リッジ部６１の下部６１
Ｌの側面６１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３
クラッド層５４ｂで構成されており、また、底面６１Ｌ
Ｌもｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層５４ｂ
で構成されている。このため、上記アンモニア系エッチ
ャントでは、リッジ部６１の下部６１Ｌの側面６１Ｌｓ
のエッチングは進行せず、ドライエッチングで形成され
た垂直リッジ形状が崩されることはない。
／過酸化水素／水のＧａＡｓエッチング速度に対してＡ
ｌＧａＡｓエッチング速度が十分に遅い組成選択性のあ
るアンモニア系エッチャントによって、ｐ−ＧａＡｓキ
ャップ層５６の側面が面方位｛１１１｝Ａ面が出るま
で、エッチングを行う。このとき、ｐ−ＧａＡｓキャッ
プ層５６の上面は、レジストマスク６４で保護されてい
るので、リッジ部６１の上部６１Ｕの側面６１ａをなす
ｐ−ＧａＡｓキャップ層５６の側面６１ａのサイドエッ
チングのみが進行する。また、リッジ部６１の下部６１
Ｌの側面６１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３
クラッド層５４ｂで構成されており、また、底面６１Ｌ
Ｌもｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層５４ｂ
で構成されている。このため、上記アンモニア系エッチ
ャントでは、リッジ部６１の下部６１Ｌの側面６１Ｌｓ
のエッチングは進行せず、ドライエッチングで形成され
た垂直リッジ形状が崩されることはない。
【０１１１】次に、図９(ｅ)に示すように、フッ化水素
酸を用いて、ｐ−ＧａＡｓエッチングストップ層５５ま
でエッチングを行い、深さ方向において、ｐ−ＧａＡｓ
エッチングストップ層５５でエッチングを停止させる。
これにより、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド
層５４ｂの厚さの制御性、および、ウエハ面内均一性を
向上させたリッジ形成が行える。
酸を用いて、ｐ−ＧａＡｓエッチングストップ層５５ま
でエッチングを行い、深さ方向において、ｐ−ＧａＡｓ
エッチングストップ層５５でエッチングを停止させる。
これにより、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド
層５４ｂの厚さの制御性、および、ウエハ面内均一性を
向上させたリッジ形成が行える。
【０１１２】また、ｐ−ＧａＡｓキャップ層５６で構成
されるリッジ上部６１Ｕの｛１１１｝Ａ面を出した側面
６１ａは、フッ化水素酸ではエッチングが進まないの
で、｛１１１｝Ａ面の面方位が出た形状は維持される。
されるリッジ上部６１Ｕの｛１１１｝Ａ面を出した側面
６１ａは、フッ化水素酸ではエッチングが進まないの
で、｛１１１｝Ａ面の面方位が出た形状は維持される。
【０１１３】一方、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３ク
ラッド層５４ｂで構成されるリッジ下部６１Ｌの側面６
１Ｌｓでは、フッ化水素酸によってエッチングが進行
し、図９(ｅ)に示すように、垂直異方性ドライエッチン
グで形成されたリッジ形状からは、リッジ下部６１Ｌの
裾部が広がるような側面６１Ｌｓ’の形状となる。しか
し、上記残し厚７４を薄く制御することや、フッ化水素
酸エッチング時間を短く制御することによって、垂直異
方性ドライエッチングによるリッジ形成の効果であるリ
ッジ幅の均一性と制御性を維持することができる。ま
た、従来の順メサリッジ形状よりもリッジ部６１の側面
６１Ｌｓ’の垂直性が高いリッジ形状を維持できる。
ラッド層５４ｂで構成されるリッジ下部６１Ｌの側面６
１Ｌｓでは、フッ化水素酸によってエッチングが進行
し、図９(ｅ)に示すように、垂直異方性ドライエッチン
グで形成されたリッジ形状からは、リッジ下部６１Ｌの
裾部が広がるような側面６１Ｌｓ’の形状となる。しか
し、上記残し厚７４を薄く制御することや、フッ化水素
酸エッチング時間を短く制御することによって、垂直異
方性ドライエッチングによるリッジ形成の効果であるリ
ッジ幅の均一性と制御性を維持することができる。ま
た、従来の順メサリッジ形状よりもリッジ部６１の側面
６１Ｌｓ’の垂直性が高いリッジ形状を維持できる。
【０１１４】なお、上記のように、垂直異方性ドライエ
ッチングによるリッジ形成の効果を維持するためには、
残し厚７４が０.６μｍ以下であることが好ましい。
ッチングによるリッジ形成の効果を維持するためには、
残し厚７４が０.６μｍ以下であることが好ましい。
【０１１５】次に、図９(ｆ)に示すように、レジスト剥
離液によって、レジストマスク６４を除去した後、再
度、ｎ−ＧａＡｓ基板５１を成長装置内にセットし、第
２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電流ブロ
ック層５７、ｎ−ＧａＡｓ電流ブロック層５８を積層す
る。
離液によって、レジストマスク６４を除去した後、再
度、ｎ−ＧａＡｓ基板５１を成長装置内にセットし、第
２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電流ブロ
ック層５７、ｎ−ＧａＡｓ電流ブロック層５８を積層す
る。
【０１１６】この第２回目の結晶成長によって、ｐ−Ｇ
ａＡｓキャップ層５６上にも、ｎ−ＡｌＧａＡｓ電流ブ
ロック層５７およびｎ−ＧａＡｓ電流ブロック層５８が
成長して、キャップ層５６上に不要層６７,６８が形成
される。
ａＡｓキャップ層５６上にも、ｎ−ＡｌＧａＡｓ電流ブ
ロック層５７およびｎ−ＧａＡｓ電流ブロック層５８が
成長して、キャップ層５６上に不要層６７,６８が形成
される。
【０１１７】次に、図９(ｇ)に示すように、ｎ−ＧａＡ
ｓ基板５１を、再度、成長装置から取り出し、フォトリ
ソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ層５６
上の不要層６８の上方のみを開口したレジストマスク６
５を形成する。そして、硫酸／過酸化水素／水からなる
非選択性の硫酸系エッチャントによって、ｎ−ＧａＡｓ
層およびｎ−ＡｌＧａＡｓ層からなる不要層６８,６７
をエッチング除去し、ｐ−ＧａＡｓキャップ層５６を露
出させる。
ｓ基板５１を、再度、成長装置から取り出し、フォトリ
ソグラフィ技術を用いて、ｐ−ＧａＡｓキャップ層５６
上の不要層６８の上方のみを開口したレジストマスク６
５を形成する。そして、硫酸／過酸化水素／水からなる
非選択性の硫酸系エッチャントによって、ｎ−ＧａＡｓ
層およびｎ−ＡｌＧａＡｓ層からなる不要層６８,６７
をエッチング除去し、ｐ−ＧａＡｓキャップ層５６を露
出させる。
【０１１８】次に、図９(ｈ)に示すように、レジストマ
スク６５を除去し、ｎ−ＧａＡｓ基板５１を成長装置内
に再々度、セットして、第３回目の結晶成長によって、
ｐ−ＧａＡｓコンタクト層５９を積層する。
スク６５を除去し、ｎ−ＧａＡｓ基板５１を成長装置内
に再々度、セットして、第３回目の結晶成長によって、
ｐ−ＧａＡｓコンタクト層５９を積層する。
【０１１９】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板５１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図７に示すように、オーミック電極
であるｐ電極６２,ｎ電極６３を形成し、共振器端面を
形成した後、へき開面にコーティング膜を形成する。こ
れにより、この第３実施形態の半導体レーザ素子を作製
する。
ｓ基板５１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図７に示すように、オーミック電極
であるｐ電極６２,ｎ電極６３を形成し、共振器端面を
形成した後、へき開面にコーティング膜を形成する。こ
れにより、この第３実施形態の半導体レーザ素子を作製
する。
【０１２０】この第３実施形態の半導体レーザ素子の製
造方法では、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層５４ｂで構成されるリッジ下部６１Ｌの側面６１Ｌ
ｓ’は、垂直異方性ドライエッチング、および、その後
の短時間ウエットエッチングによって、リッジ幅の均一
性と制御性に優れたリッジ形状を作製できる。
造方法では、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層５４ｂで構成されるリッジ下部６１Ｌの側面６１Ｌ
ｓ’は、垂直異方性ドライエッチング、および、その後
の短時間ウエットエッチングによって、リッジ幅の均一
性と制御性に優れたリッジ形状を作製できる。
【０１２１】したがって、高出力化した場合の光密度低
減と基本横モード発振のための光閉じ込めとを両立させ
た半導体レーザ素子を作製できる。
減と基本横モード発振のための光閉じ込めとを両立させ
た半導体レーザ素子を作製できる。
【０１２２】また、リッジ部６１の下部６１Ｌの側面６
１Ｌｓ’と底面６１ＬＬとがなす角度を、従来のウエッ
トエッチングのみで形成されるリッジ形状と比較して大
きくできる。このことにより、従来では高出力化のため
の第３クラッド層厚膜化に伴い発生していた、リッジ上
部の幅狭化による抵抗増大を低減できる。
１Ｌｓ’と底面６１ＬＬとがなす角度を、従来のウエッ
トエッチングのみで形成されるリッジ形状と比較して大
きくできる。このことにより、従来では高出力化のため
の第３クラッド層厚膜化に伴い発生していた、リッジ上
部の幅狭化による抵抗増大を低減できる。
【０１２３】一方、ｐ−ＧａＡｓキャップ層５６で構成
されるリッジ上部６１Ｕの側面６１ａは、｛１１１｝Ａ
面の面方位が出ていることから、格子面が均一な状態と
なり、上記リッジ側面６１ａ上に成長する電流ブロック
層５７,５８内において、結晶欠陥、転移、歪の発生を
防止できる。また、リッジ側面６１ａ上の電流ブロック
層５７,５８上に成長させるコンタクト層５９内におい
ても、結晶欠陥、転移、歪の発生を防止できる。このこ
とによって、半導体レーザ素子の長期高出力駆動時に生
じていた電流ブロック層５７,５８,コンタクト層５９内
の結晶欠陥を防止でき、活性層への転移の増殖を防止で
き、活性層５３に対する歪の悪影響を防止できる。これ
により、高信頼性の高出力半導体レーザ素子を作製でき
る。なお、この第３実施形態においては、リッジ部６１
からなる導波路リッジが延びている方向を〈０１１〉方
向としたが、〈０１バー１〉方向としてもリッジ上部６
１Ｕのリッジ側面６１ａの面方位出しによって、電流ブ
ロック層５７,５８およびコンタクト層５９内の結晶欠
陥、転移、歪発生を防止するという上述と同様の効果が
得られる。
されるリッジ上部６１Ｕの側面６１ａは、｛１１１｝Ａ
面の面方位が出ていることから、格子面が均一な状態と
なり、上記リッジ側面６１ａ上に成長する電流ブロック
層５７,５８内において、結晶欠陥、転移、歪の発生を
防止できる。また、リッジ側面６１ａ上の電流ブロック
層５７,５８上に成長させるコンタクト層５９内におい
ても、結晶欠陥、転移、歪の発生を防止できる。このこ
とによって、半導体レーザ素子の長期高出力駆動時に生
じていた電流ブロック層５７,５８,コンタクト層５９内
の結晶欠陥を防止でき、活性層への転移の増殖を防止で
き、活性層５３に対する歪の悪影響を防止できる。これ
により、高信頼性の高出力半導体レーザ素子を作製でき
る。なお、この第３実施形態においては、リッジ部６１
からなる導波路リッジが延びている方向を〈０１１〉方
向としたが、〈０１バー１〉方向としてもリッジ上部６
１Ｕのリッジ側面６１ａの面方位出しによって、電流ブ
ロック層５７,５８およびコンタクト層５９内の結晶欠
陥、転移、歪発生を防止するという上述と同様の効果が
得られる。
【０１２４】また、この第３実施形態おいては、垂直異
方性ドライエッチング後に、ウエットエッチングしてい
ることに起因して、リッジ部６１の形状がメサストライ
プ状凸型となるものの、上記ウエットエッチングの時間
を短く制御することで、リッジ側面６１Ｌｓ’と底面６
１ＬＬ’とがなす角度を大きくすることができる。した
がって、垂直異方性ドライエッチングによるリッジ形成
の特長であるリッジ幅の均一性と制御性に優れるという
効果が得られる。
方性ドライエッチング後に、ウエットエッチングしてい
ることに起因して、リッジ部６１の形状がメサストライ
プ状凸型となるものの、上記ウエットエッチングの時間
を短く制御することで、リッジ側面６１Ｌｓ’と底面６
１ＬＬ’とがなす角度を大きくすることができる。した
がって、垂直異方性ドライエッチングによるリッジ形成
の特長であるリッジ幅の均一性と制御性に優れるという
効果が得られる。
【０１２５】(第４の実施形態)次に、図１０に、この発
明の第４の実施形態であるリッジ導波路型半導体レーザ
素子の断面を示す。また、図１１(ａ)〜(ｄ),図１２
(ｅ)〜(ｈ)は、この半導体レーザ素子の第４実施形態の
製造方法を示す。図１１,１２に従い、図１０の半導体
レーザ素子の製造工程を説明する。
明の第４の実施形態であるリッジ導波路型半導体レーザ
素子の断面を示す。また、図１１(ａ)〜(ｄ),図１２
(ｅ)〜(ｈ)は、この半導体レーザ素子の第４実施形態の
製造方法を示す。図１１,１２に従い、図１０の半導体
レーザ素子の製造工程を説明する。
【０１２６】まず、図１１(ａ)に示すように、ｎ−Ｇａ
Ａｓ基板７１の(１００)面上に、第１回目の結晶成長に
よってキャリア濃度１×１０１８ｃｍ−３で厚さ２.０
μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層７
２、ノンドープ量子井戸活性層７３、キャリア濃度１×
１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第２クラッド層７４ａ、キャリア濃度１×１
０１８ｃｍ−３で厚さ０.００３μｍのｐ−Ｉｎ０.５Ｇ
ａ０.５Ｐエッチングストップ層７５ａ、キャリア濃度
１×１０１８ｃｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５
Ｇａ０.５Ａｓ第３クラッド層７５ｂ、およびキャリア
濃度１×１０１８ｃｍ−３で厚さ０.５μｍのｐ−Ｇａ
Ａｓキャップ層７６を順次積層成長させる。
Ａｓ基板７１の(１００)面上に、第１回目の結晶成長に
よってキャリア濃度１×１０１８ｃｍ−３で厚さ２.０
μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層７
２、ノンドープ量子井戸活性層７３、キャリア濃度１×
１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第２クラッド層７４ａ、キャリア濃度１×１
０１８ｃｍ−３で厚さ０.００３μｍのｐ−Ｉｎ０.５Ｇ
ａ０.５Ｐエッチングストップ層７５ａ、キャリア濃度
１×１０１８ｃｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５
Ｇａ０.５Ａｓ第３クラッド層７５ｂ、およびキャリア
濃度１×１０１８ｃｍ−３で厚さ０.５μｍのｐ−Ｇａ
Ａｓキャップ層７６を順次積層成長させる。
【０１２７】次に、上記の半導体層が形成されたｎ−Ｇ
ａＡｓ基板７１に、レジストを全面に塗布し、図１１
(ｂ)に示すように、公知のフォトリソグラフィ技術を用
いて、ｎ−ＧａＡｓ基板７１の〈０１１〉方向にストラ
イプ状のレジストストライプ８４を形成する。
ａＡｓ基板７１に、レジストを全面に塗布し、図１１
(ｂ)に示すように、公知のフォトリソグラフィ技術を用
いて、ｎ−ＧａＡｓ基板７１の〈０１１〉方向にストラ
イプ状のレジストストライプ８４を形成する。
【０１２８】次に、図１１(ｃ)に示すように、反応性イ
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層７４ｂを、厚さ０.２μｍを残
したところまでエッチングを行い、残し厚９４を０.２
μｍとする。
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層７４ｂを、厚さ０.２μｍを残
したところまでエッチングを行い、残し厚９４を０.２
μｍとする。
【０１２９】次に、アンモニア／過酸化水素／水による
ＧａＡｓエッチング速度に対してＡｌＧａＡｓエッチン
グ速度が十分に遅い組成選択性のあるアンモニア系エッ
チャントによって、ｐ−ＧａＡｓキャップ層７６の側面
が面方位｛１１１｝Ａ面が出るまで、エッチングを行
う。図１１(ｄ)に示すように、このとき、ｐ−ＧａＡｓ
キャップ層７６の上面は、レジストマスク８４で保護さ
れているので、リッジ部８１の上部８１Ｕの側面８１ａ
をなすｐ−ＧａＡｓキャップ層７６の側面のサイドエッ
チングのみが進行する。
ＧａＡｓエッチング速度に対してＡｌＧａＡｓエッチン
グ速度が十分に遅い組成選択性のあるアンモニア系エッ
チャントによって、ｐ−ＧａＡｓキャップ層７６の側面
が面方位｛１１１｝Ａ面が出るまで、エッチングを行
う。図１１(ｄ)に示すように、このとき、ｐ−ＧａＡｓ
キャップ層７６の上面は、レジストマスク８４で保護さ
れているので、リッジ部８１の上部８１Ｕの側面８１ａ
をなすｐ−ＧａＡｓキャップ層７６の側面のサイドエッ
チングのみが進行する。
【０１３０】また、リッジ部８１の下部８１Ｌの側面８
１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層
７４ｂからなり、また、底面８１ＬＬもｐ−Ａｌ０.５
Ｇａ ０.５Ａｓ第３クラッド層７４ｂで構成されてい
る。このため、上記アンモニア系エッチャントでは、リ
ッジ下部８１Ｌの側面８１Ｌｓのエッチングは進行せ
ず、ドライエッチングで形成された垂直リッジ形状が崩
されることはない。
１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層
７４ｂからなり、また、底面８１ＬＬもｐ−Ａｌ０.５
Ｇａ ０.５Ａｓ第３クラッド層７４ｂで構成されてい
る。このため、上記アンモニア系エッチャントでは、リ
ッジ下部８１Ｌの側面８１Ｌｓのエッチングは進行せ
ず、ドライエッチングで形成された垂直リッジ形状が崩
されることはない。
【０１３１】次に、図１２(ｅ)に示すように、Ｃｌ２ガ
スを用いた反応性イオンエッチングによって、ｐ−Ｉｎ
０.５Ｇａ０.５Ｐエッチングストップ層７５ａまでエッ
チングを行う。このＣｌ２ガスを含む反応性イオンエッ
チングでは、Ｉｎを含む半導体層のエッチング速度が、
ＡｌＧａＡｓ層に対するエッチング速度の１００分の１
以下であるので、ｐ−Ｉｎ０.５Ｇａ０.５Ｐエッチング
ストップ層７５ａでエッチングを停止させることができ
る。これによって、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３ク
ラッド層７４ｂの層厚の制御性とウエハ面内均一性を向
上させた垂直性の高いリッジ形成が行える。
スを用いた反応性イオンエッチングによって、ｐ−Ｉｎ
０.５Ｇａ０.５Ｐエッチングストップ層７５ａまでエッ
チングを行う。このＣｌ２ガスを含む反応性イオンエッ
チングでは、Ｉｎを含む半導体層のエッチング速度が、
ＡｌＧａＡｓ層に対するエッチング速度の１００分の１
以下であるので、ｐ−Ｉｎ０.５Ｇａ０.５Ｐエッチング
ストップ層７５ａでエッチングを停止させることができ
る。これによって、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３ク
ラッド層７４ｂの層厚の制御性とウエハ面内均一性を向
上させた垂直性の高いリッジ形成が行える。
【０１３２】また、ここで、上記エッチングが、ｐ−Ｉ
ｎ０.５Ｇａ０.５Ｐエッチングストップ層７５ａに達し
たときに、Ｉｎ元素を検出するエッチング終点検出器
(ＥＰＤ)を用いても良く、エッチング停止の精度をより
高めることができる。
ｎ０.５Ｇａ０.５Ｐエッチングストップ層７５ａに達し
たときに、Ｉｎ元素を検出するエッチング終点検出器
(ＥＰＤ)を用いても良く、エッチング停止の精度をより
高めることができる。
【０１３３】次に、図１２(ｆ)に示すように、レジスト
剥離液によって、レジストストライプ８４を除去した
後、再度、ｎ−ＧａＡｓ基板７１を成長装置内にセット
し、第２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電
流ブロック層７７、ｎ−ＧａＡｓ電流ブロック層７８を
積層する。
剥離液によって、レジストストライプ８４を除去した
後、再度、ｎ−ＧａＡｓ基板７１を成長装置内にセット
し、第２回目の結晶成長によって、ｎ−ＡｌＧａＡｓ電
流ブロック層７７、ｎ−ＧａＡｓ電流ブロック層７８を
積層する。
【０１３４】この第２回目の結晶成長によって、ｐ−Ｇ
ａＡｓキャップ層７６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層７７およびｎ−ＧａＡｓ電流ブロック層７８が成
長しており、キャップ層７６上に不要層８７,８８が形
成される。
ａＡｓキャップ層７６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層７７およびｎ−ＧａＡｓ電流ブロック層７８が成
長しており、キャップ層７６上に不要層８７,８８が形
成される。
【０１３５】次に、再度、ｎ−ＧａＡｓ基板７１を成長
装置から取り出し、フォトリソグラフィ技術を用いて、
図１２(ｇ)に示すように、ｐ−ＧａＡｓキャップ層７６
上の不要層８８の上方のみを開口したレジストマスク８
５を形成する。そして、硫酸／過酸化水素水の非選択性
の硫酸系エッチャントによって、ｎ−ＧａＡｓ層および
ｎ−ＡｌＧａＡｓ層からなる不要層８８,８７をエッチ
ング除去し、ｐ−ＧａＡｓキャップ層７６の上面を露出
させる。
装置から取り出し、フォトリソグラフィ技術を用いて、
図１２(ｇ)に示すように、ｐ−ＧａＡｓキャップ層７６
上の不要層８８の上方のみを開口したレジストマスク８
５を形成する。そして、硫酸／過酸化水素水の非選択性
の硫酸系エッチャントによって、ｎ−ＧａＡｓ層および
ｎ−ＡｌＧａＡｓ層からなる不要層８８,８７をエッチ
ング除去し、ｐ−ＧａＡｓキャップ層７６の上面を露出
させる。
【０１３６】次に、図１２(ｈ)に示すように、レジスト
マスク８５を除去し、再々度、ｎ−ＧａＡｓ基板７１を
成長装置内にセットして、第３回目の結晶成長によって
ｐ−ＧａＡｓコンタクト層７９を積層する。
マスク８５を除去し、再々度、ｎ−ＧａＡｓ基板７１を
成長装置内にセットして、第３回目の結晶成長によって
ｐ−ＧａＡｓコンタクト層７９を積層する。
【０１３７】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板７１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図１０に示すように、オーミック電
極であるｐ電極８２とｎ電極８３を形成する。そして、
共振器の端面を形成した後、へき開面にコーティング膜
を形成する。これにより、この第４実施形態の半導体レ
ーザ素子を作製する。
ｓ基板７１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図１０に示すように、オーミック電
極であるｐ電極８２とｎ電極８３を形成する。そして、
共振器の端面を形成した後、へき開面にコーティング膜
を形成する。これにより、この第４実施形態の半導体レ
ーザ素子を作製する。
【０１３８】この第４実施形態の半導体レーザでは、ｐ
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層７４ｂで構成
されるリッジ下部８１Ｌの側面８１Ｌｓは垂直異方性ド
ライエッチングによって、リッジ側面８１Ｌｓと底面Ｌ
Ｌのなす角がほぼ９０°となる垂直側面を持つリッジ形
状を作製している。したがって、リッジ幅の均一性と制
御性に優れたリッジ形成が可能であり、高出力化した場
合の光密度低減と基本横モード発振のための光閉じ込め
とを両立させた半導体レーザ素子を作製できる。
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層７４ｂで構成
されるリッジ下部８１Ｌの側面８１Ｌｓは垂直異方性ド
ライエッチングによって、リッジ側面８１Ｌｓと底面Ｌ
Ｌのなす角がほぼ９０°となる垂直側面を持つリッジ形
状を作製している。したがって、リッジ幅の均一性と制
御性に優れたリッジ形成が可能であり、高出力化した場
合の光密度低減と基本横モード発振のための光閉じ込め
とを両立させた半導体レーザ素子を作製できる。
【０１３９】また、リッジ下部８１Ｌが垂直な側面８１
Ｌｓを持っていることから、従来の順メサリッジ構造に
おいて第３クラッド層厚膜化に伴い発生していた、リッ
ジ上部の幅狭化による抵抗増大を低減できる。
Ｌｓを持っていることから、従来の順メサリッジ構造に
おいて第３クラッド層厚膜化に伴い発生していた、リッ
ジ上部の幅狭化による抵抗増大を低減できる。
【０１４０】一方、ｐ−ＧａＡｓキャップ層７６で構成
されるリッジ部８１の上部８１Ｕの側面８１ａは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態である。したがって、上記リッジ部８１の側面８
１ａ上に成長する電流ブロック層７７,７８内におい
て、結晶欠陥、転移、歪の発生を防止できる。また、リ
ッジ部８１の側面８１ａ上の電流ブロック層７７,８８
上に成長させるコンタクト層７９内においても、結晶欠
陥、転移、歪の発生を防止できる。このことによって、
半導体レーザ素子の長期高出力駆動時に生じていた電流
ブロック層７７,７８およびコンタクト層７９内におけ
る結晶欠陥を防止でき、活性層７３への転移の増殖や、
活性層７３への歪の悪影響を防止できる。したがって、
高信頼性の高出力半導体レーザ素子を作製できる。
されるリッジ部８１の上部８１Ｕの側面８１ａは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態である。したがって、上記リッジ部８１の側面８
１ａ上に成長する電流ブロック層７７,７８内におい
て、結晶欠陥、転移、歪の発生を防止できる。また、リ
ッジ部８１の側面８１ａ上の電流ブロック層７７,８８
上に成長させるコンタクト層７９内においても、結晶欠
陥、転移、歪の発生を防止できる。このことによって、
半導体レーザ素子の長期高出力駆動時に生じていた電流
ブロック層７７,７８およびコンタクト層７９内におけ
る結晶欠陥を防止でき、活性層７３への転移の増殖や、
活性層７３への歪の悪影響を防止できる。したがって、
高信頼性の高出力半導体レーザ素子を作製できる。
【０１４１】なお、この第４実施形態の製造工程におい
ては、Ｃｌ２ガスを含む反応性イオンエッチングを採用
した一例を示したが、他に、ＣＣｌ２,Ｆ２,ＰＣｌ３等
のガスを用いても、上述と同様のエッチング停止を行え
る。
ては、Ｃｌ２ガスを含む反応性イオンエッチングを採用
した一例を示したが、他に、ＣＣｌ２,Ｆ２,ＰＣｌ３等
のガスを用いても、上述と同様のエッチング停止を行え
る。
【０１４２】また、上記エッチングストップ層７５ａ
は、組成にＩｎを含んでいる半導体層であれば、ＩｎＧ
ａＡｓＰ層,ＩｎＧａＡｌＰ層,ＩｎＧａＡｓ層等でも良
く、また、薄層であれば、エッチングストップ層７５ａ
が歪を含んでいても良い。また、この第４実施形態にお
いては、リッジ部８１からなる導波路リッジの方向を
〈０１バー１〉方向としたが、〈０１１〉方向としても
よい。この場合にも、リッジ上部８１Ｕのリッジ側面８
１ａの面方位出しによって、電流ブロック層７７,７８
およびコンタクト層７９内の結晶欠陥、転移、歪発生を
防止する上述と同様の効果が得られる。
は、組成にＩｎを含んでいる半導体層であれば、ＩｎＧ
ａＡｓＰ層,ＩｎＧａＡｌＰ層,ＩｎＧａＡｓ層等でも良
く、また、薄層であれば、エッチングストップ層７５ａ
が歪を含んでいても良い。また、この第４実施形態にお
いては、リッジ部８１からなる導波路リッジの方向を
〈０１バー１〉方向としたが、〈０１１〉方向としても
よい。この場合にも、リッジ上部８１Ｕのリッジ側面８
１ａの面方位出しによって、電流ブロック層７７,７８
およびコンタクト層７９内の結晶欠陥、転移、歪発生を
防止する上述と同様の効果が得られる。
【０１４３】また、この第４実施形態おいては、リッジ
部８１のリッジ側面８１Ｌｓと底面ＬＬのなす角がほぼ
９０゜となる垂直側面を持つリッジ形状を作製したが、
上記垂直側面は７０〜９０゜の範囲であれば、垂直異方
性ドライエッチングによるリッジ形成の特長であるリッ
ジ幅の均一性と制御性に優れるという十分な効果が得ら
れる。
部８１のリッジ側面８１Ｌｓと底面ＬＬのなす角がほぼ
９０゜となる垂直側面を持つリッジ形状を作製したが、
上記垂直側面は７０〜９０゜の範囲であれば、垂直異方
性ドライエッチングによるリッジ形成の特長であるリッ
ジ幅の均一性と制御性に優れるという十分な効果が得ら
れる。
【０１４４】(第５の実施形態)次に、図１３に、この発
明の第５の実施形態によるリッジ導波路型半導体レーザ
素子の断面を示す。また、図１４(ａ)〜(ｄ),図１５
(ｅ)〜(ｈ)に、この半導体レーザ素子の第５実施形態の
製造方法を示す。図１４,図１５に従い、図１３に示す
半導体レーザ素子の製造工程を説明する。
明の第５の実施形態によるリッジ導波路型半導体レーザ
素子の断面を示す。また、図１４(ａ)〜(ｄ),図１５
(ｅ)〜(ｈ)に、この半導体レーザ素子の第５実施形態の
製造方法を示す。図１４,図１５に従い、図１３に示す
半導体レーザ素子の製造工程を説明する。
【０１４５】まず、図１４(ａ)に示すように、ｎ−Ｇａ
Ａｓ基板９１の(１００)面上に、第１回目の結晶成長に
よって、キャリア濃度１×１０１８ｃｍ−３で厚さ２.
０μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層９
２、ノンドープ量子井戸活性層９３、キャリア濃度１×
１０１８ｃｍ−３で厚さ１.４μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ上クラッド層９４、およびキャリア濃度１×
１０１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャ
ップ層９６を順次積層成長させる。
Ａｓ基板９１の(１００)面上に、第１回目の結晶成長に
よって、キャリア濃度１×１０１８ｃｍ−３で厚さ２.
０μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド層９
２、ノンドープ量子井戸活性層９３、キャリア濃度１×
１０１８ｃｍ−３で厚さ１.４μｍのｐ−Ａｌ０.５Ｇａ
０.５Ａｓ上クラッド層９４、およびキャリア濃度１×
１０１８ｃｍ−３で厚さ０.５μｍのｐ−ＧａＡｓキャ
ップ層９６を順次積層成長させる。
【０１４６】次に、上記の半導体層が形成されたｎ−Ｇ
ａＡｓ基板９１に、レジストを全面に塗布し、公知のフ
ォトリソグラフィ技術を用いて、図１４(ｂ)に示すよう
に、ｎ−ＧａＡｓ基板９１の〈０１１〉方向に延在する
ストライプ状のレジストストライプ１０４を形成する。
ａＡｓ基板９１に、レジストを全面に塗布し、公知のフ
ォトリソグラフィ技術を用いて、図１４(ｂ)に示すよう
に、ｎ−ＧａＡｓ基板９１の〈０１１〉方向に延在する
ストライプ状のレジストストライプ１０４を形成する。
【０１４７】次に、図１４(ｃ)に示すように、反応性イ
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.
５Ａｓ上クラッド層９４を、厚さ０.２μｍを残して、
ほぼ垂直にエッチングし、リッジ部１０１を形成する。
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ０.
５Ａｓ上クラッド層９４を、厚さ０.２μｍを残して、
ほぼ垂直にエッチングし、リッジ部１０１を形成する。
【０１４８】このｐ−Ａｌ０.５Ｇａ０.５Ａｓ上クラッ
ド層９４のドライエッチングせずに残した部分をｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第２クラッド層９４ａとし、リッ
ジ部１０１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層９４ｂとする。
ド層９４のドライエッチングせずに残した部分をｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第２クラッド層９４ａとし、リッ
ジ部１０１を構成する部分をｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層９４ｂとする。
【０１４９】次に、図１４(ｄ)に示すように、リッジ１
０１を形成したｎ−ＧａＡｓ基板９１表面上に、ハロゲ
ンランプ光を、矢印１１０で示すように、均一に、光照
射すると共に、酸素ガスに接触させる。このことによっ
て、リッジ部１０１の表面、および、リッジ底面の延長
表面に均一な酸化膜を形成する表面酸化処理を行う。
０１を形成したｎ−ＧａＡｓ基板９１表面上に、ハロゲ
ンランプ光を、矢印１１０で示すように、均一に、光照
射すると共に、酸素ガスに接触させる。このことによっ
て、リッジ部１０１の表面、および、リッジ底面の延長
表面に均一な酸化膜を形成する表面酸化処理を行う。
【０１５０】次に、化学的エッチングモードが強い塩素
系ガスエッチングによって、ｐ−ＧａＡｓキャップ層９
６の側面のサイドエッチングを行う。この塩素系ガスエ
ッチングでは、ＧａＡｓエッチング速度に対してＡｌＧ
ａＡｓエッチング速度が十分に遅い組成選択性がある。
これは、ＡｌＧａＡｓの表面酸化膜の影響であり、Ｇａ
Ａｓ表面酸化膜以上に、ＡｌＧａＡｓ表面酸化膜のエッ
チングに時間がかかることによる。
系ガスエッチングによって、ｐ−ＧａＡｓキャップ層９
６の側面のサイドエッチングを行う。この塩素系ガスエ
ッチングでは、ＧａＡｓエッチング速度に対してＡｌＧ
ａＡｓエッチング速度が十分に遅い組成選択性がある。
これは、ＡｌＧａＡｓの表面酸化膜の影響であり、Ｇａ
Ａｓ表面酸化膜以上に、ＡｌＧａＡｓ表面酸化膜のエッ
チングに時間がかかることによる。
【０１５１】また、化学的エッチングモードが強いガス
エッチングでは、エッチング速度の面方位依存性によっ
て、エッチング速度の遅い｛１１１｝Ｂ面が露出する。
以上のような塩素系ガスエッチングによって、ｐ−Ｇａ
Ａｓキャップ層９６の側面において面方位｛１１１｝Ｂ
面が出るまで、エッチングを行う。このとき、ｐ−Ｇａ
Ａｓキャップ層９６の上面は、レジストマスク１０４で
保護されているため、リッジ上部１０１Ｕの側面１０１
ｂをなすｐ−ＧａＡｓキャップ層９６の側面のサイドエ
ッチングのみが進行する。
エッチングでは、エッチング速度の面方位依存性によっ
て、エッチング速度の遅い｛１１１｝Ｂ面が露出する。
以上のような塩素系ガスエッチングによって、ｐ−Ｇａ
Ａｓキャップ層９６の側面において面方位｛１１１｝Ｂ
面が出るまで、エッチングを行う。このとき、ｐ−Ｇａ
Ａｓキャップ層９６の上面は、レジストマスク１０４で
保護されているため、リッジ上部１０１Ｕの側面１０１
ｂをなすｐ−ＧａＡｓキャップ層９６の側面のサイドエ
ッチングのみが進行する。
【０１５２】また、図１５(ｅ)に示すように、リッジ下
部１０１Ｌの側面１０１Ｌｓは、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層９４ｂからなり、また、底面
１０１０ＬＬもｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッ
ド層９４ａで構成されている。このため、上記塩素系ガ
スエッチングでは、リッジ下部１０１Ｌの側面Ｌｓのエ
ッチングは進行せず、垂直異方性ドライエッチングで形
成された垂直リッジ形状が崩されることはない。
部１０１Ｌの側面１０１Ｌｓは、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層９４ｂからなり、また、底面
１０１０ＬＬもｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッ
ド層９４ａで構成されている。このため、上記塩素系ガ
スエッチングでは、リッジ下部１０１Ｌの側面Ｌｓのエ
ッチングは進行せず、垂直異方性ドライエッチングで形
成された垂直リッジ形状が崩されることはない。
【０１５３】次に、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第２ク
ラッド層９４ａ,ｐ−Ａｌ０.５Ｇａ ０.５Ａｓ第２クラ
ッド層９４ｂ表面の酸化膜除去工程、およびレジストマ
スク１０４除去工程後、ｎ−ＧａＡｓ基板９１を、再
度、成長装置内にセットする。そして、第２回目の結晶
成長によって、図１５(ｆ)に示すように、ｎ−ＡｌＧａ
Ａｓ電流ブロック層９７およびｎ−ＧａＡｓ電流ブロッ
ク層９８を積層する。
ラッド層９４ａ,ｐ−Ａｌ０.５Ｇａ ０.５Ａｓ第２クラ
ッド層９４ｂ表面の酸化膜除去工程、およびレジストマ
スク１０４除去工程後、ｎ−ＧａＡｓ基板９１を、再
度、成長装置内にセットする。そして、第２回目の結晶
成長によって、図１５(ｆ)に示すように、ｎ−ＡｌＧａ
Ａｓ電流ブロック層９７およびｎ−ＧａＡｓ電流ブロッ
ク層９８を積層する。
【０１５４】この第２回目の結晶成長によって、ｐ−Ｇ
ａＡｓキャップ層９６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層９７とｎ−ＧａＡｓ電流ブロック層９８が成長し
ており、キャップ層９６上に不要層１０７,１０８が形
成される。
ａＡｓキャップ層９６上にもｎ−ＡｌＧａＡｓ電流ブロ
ック層９７とｎ−ＧａＡｓ電流ブロック層９８が成長し
ており、キャップ層９６上に不要層１０７,１０８が形
成される。
【０１５５】次に、ｎ−ＧａＡｓ基板９１を成長装置か
ら再度取り出し、フォトリソグラフィ技術を用いて、図
１５(ｇ)に示すように、ｐ−ＧａＡｓキャップ層９６上
の不要層１０８の上方のみを開口したレジストマスク１
０５を形成する。そして、硫酸／過酸化水素／水からな
る非選択性の硫酸系エッチャントによって、ｎ−ＧａＡ
ｓ層およびｎ−ＡｌＧａＡｓ層からなる不要層１０８,
１０７をエッチング除去し、ｐ−ＧａＡｓキャップ層９
６を露出させる。
ら再度取り出し、フォトリソグラフィ技術を用いて、図
１５(ｇ)に示すように、ｐ−ＧａＡｓキャップ層９６上
の不要層１０８の上方のみを開口したレジストマスク１
０５を形成する。そして、硫酸／過酸化水素／水からな
る非選択性の硫酸系エッチャントによって、ｎ−ＧａＡ
ｓ層およびｎ−ＡｌＧａＡｓ層からなる不要層１０８,
１０７をエッチング除去し、ｐ−ＧａＡｓキャップ層９
６を露出させる。
【０１５６】次に、図１５(ｈ)に示すように、レジスト
マスク１０５を除去し、再々度、ｎ−ＧａＡｓ基板９１
を成長装置内にセットして、第３回目の結晶成長によっ
て、ｐ−ＧａＡｓコンタクト層９９を積層する。
マスク１０５を除去し、再々度、ｎ−ＧａＡｓ基板９１
を成長装置内にセットして、第３回目の結晶成長によっ
て、ｐ−ＧａＡｓコンタクト層９９を積層する。
【０１５７】以上のように作製したウエハのｎ−ＧａＡ
ｓ基板９１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図１３に示すように、オーミック電
極であるｐ電極１０２およびｎ電極１０３を形成する。
さらに、共振器の端面を形成した後、へき開面にコーテ
ィング膜を形成する。これにより、この第５実施形態の
半導体レーザ素子を作製する。
ｓ基板９１側を、第１実施形態と同様に、約１００μｍ
まで薄層化を行い、図１３に示すように、オーミック電
極であるｐ電極１０２およびｎ電極１０３を形成する。
さらに、共振器の端面を形成した後、へき開面にコーテ
ィング膜を形成する。これにより、この第５実施形態の
半導体レーザ素子を作製する。
【０１５８】この第５実施形態の半導体レーザでは、ｐ
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層９４ｂで構成
されるリッジ下部１０１Ｌの側面１０１Ｌｓは垂直異方
性ドライエッチングによって、リッジ側面１０１Ｌｓと
底面１０１ＬＬのなす角がほぼ９０°となる垂直側面を
持つリッジ形状を作製している。したがって、リッジ幅
の均一性と制御性に優れたリッジ形成が可能であり、高
出力化した場合の光密度低減と基本横モード発振のため
の光閉じ込めとを両立させた半導体レーザ素子が作製で
きる。
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層９４ｂで構成
されるリッジ下部１０１Ｌの側面１０１Ｌｓは垂直異方
性ドライエッチングによって、リッジ側面１０１Ｌｓと
底面１０１ＬＬのなす角がほぼ９０°となる垂直側面を
持つリッジ形状を作製している。したがって、リッジ幅
の均一性と制御性に優れたリッジ形成が可能であり、高
出力化した場合の光密度低減と基本横モード発振のため
の光閉じ込めとを両立させた半導体レーザ素子が作製で
きる。
【０１５９】また、リッジ部１０１の下部１０１Ｌが垂
直な側面１０１Ｌｓを有していることから、従来の順メ
サリッジ構造において第３クラッド層厚膜化に伴い発生
していたリッジ上部の幅狭化による抵抗増大を低減でき
る。
直な側面１０１Ｌｓを有していることから、従来の順メ
サリッジ構造において第３クラッド層厚膜化に伴い発生
していたリッジ上部の幅狭化による抵抗増大を低減でき
る。
【０１６０】一方、ｐ−ＧａＡｓキャップ層９６で構成
されるリッジ上部１０１Ｕの側面１０１ｂは、｛１１
１｝Ｂ面の面方位が出ていることから、格子面が均一な
状態であり、上記リッジ側面１０１ｂ上に成長する電流
ブロック層９７,９８内において、結晶欠陥、転移、歪
の発生を防止できる。また、リッジ側面１０１ｂ上の電
流ブロック層９７,９８上に成長させるコンタクト層９
９内においても結晶欠陥、転移、歪の発生を防止でき
る。このことによって、半導体レーザ素子の長期高出力
駆動時に生じていた電流ブロック層９７,９８およびコ
ンタクト層９９内における結晶欠陥を防止でき、転移が
活性層９３へ増殖することを防止でき、活性層９３に歪
の悪影響が生じるのを防止できる。したがって、高信頼
性の高出力半導体レーザ素子を作製することができる。
なお、この第５実施形態においては、リッジ部１０１か
らなる導波路リッジが延在する方向を〈０１１〉方向と
したが、〈０１バー１〉方向としてもよい。この場合に
も、リッジ部１０１の上部１０１Ｕのリッジ側面１０１
ｂの面方位出しによって、電流ブロック層９７,９８お
よびコンタクト層９９内の結晶欠陥、転移、歪発生を防
止するという上述と同様の効果が得られる。
されるリッジ上部１０１Ｕの側面１０１ｂは、｛１１
１｝Ｂ面の面方位が出ていることから、格子面が均一な
状態であり、上記リッジ側面１０１ｂ上に成長する電流
ブロック層９７,９８内において、結晶欠陥、転移、歪
の発生を防止できる。また、リッジ側面１０１ｂ上の電
流ブロック層９７,９８上に成長させるコンタクト層９
９内においても結晶欠陥、転移、歪の発生を防止でき
る。このことによって、半導体レーザ素子の長期高出力
駆動時に生じていた電流ブロック層９７,９８およびコ
ンタクト層９９内における結晶欠陥を防止でき、転移が
活性層９３へ増殖することを防止でき、活性層９３に歪
の悪影響が生じるのを防止できる。したがって、高信頼
性の高出力半導体レーザ素子を作製することができる。
なお、この第５実施形態においては、リッジ部１０１か
らなる導波路リッジが延在する方向を〈０１１〉方向と
したが、〈０１バー１〉方向としてもよい。この場合に
も、リッジ部１０１の上部１０１Ｕのリッジ側面１０１
ｂの面方位出しによって、電流ブロック層９７,９８お
よびコンタクト層９９内の結晶欠陥、転移、歪発生を防
止するという上述と同様の効果が得られる。
【０１６１】また、この第５実施形態においては、リッ
ジ側面１０１Ｌｓと底面１０１ＬＬのなす角がほぼ９０
゜となる垂直側面を持つリッジ形状を作製しているが、
上記垂直側面は７０〜９０゜の範囲であればよい。この
範囲であれば、垂直異方性ドライエッチングによるリッ
ジ形成の特長であるリッジ幅の均一性および制御性に優
れるという十分な効果が得られる。
ジ側面１０１Ｌｓと底面１０１ＬＬのなす角がほぼ９０
゜となる垂直側面を持つリッジ形状を作製しているが、
上記垂直側面は７０〜９０゜の範囲であればよい。この
範囲であれば、垂直異方性ドライエッチングによるリッ
ジ形成の特長であるリッジ幅の均一性および制御性に優
れるという十分な効果が得られる。
【０１６２】また、この第５実施形態では、垂直異方性
ドライエッチング後に、酸素雰囲気中での光照射によっ
て、表面酸化処理を行っているが、垂直異方性ドライエ
ッチング後に、大気中にウエハを出すことによる表面自
然酸化膜形成でも、その後の塩素系ガスエッチングでの
組成選択性の効果が得られる。
ドライエッチング後に、酸素雰囲気中での光照射によっ
て、表面酸化処理を行っているが、垂直異方性ドライエ
ッチング後に、大気中にウエハを出すことによる表面自
然酸化膜形成でも、その後の塩素系ガスエッチングでの
組成選択性の効果が得られる。
【０１６３】また、この第５実施形態では、表面酸化処
理として、酸素雰囲気中での光照射を行っているが、先
の垂直異方性ドライエッチングで、酸素を主成分とする
ＥＣＲ励起のドライエッチングを行い、同時に、表面酸
化処理を行う等の他の表面酸化処理方法を用いても、同
様の効果が得られる。
理として、酸素雰囲気中での光照射を行っているが、先
の垂直異方性ドライエッチングで、酸素を主成分とする
ＥＣＲ励起のドライエッチングを行い、同時に、表面酸
化処理を行う等の他の表面酸化処理方法を用いても、同
様の効果が得られる。
【０１６４】また、この第５実施形態では、表面酸化処
理を、酸素雰囲気中での１回の光照射を行っているが、
ガスエッチングと表面酸化処理とを周期的に行い、ｐ−
ＧａＡｓキャップ層９６のサイドエッチングで新たに露
出するｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド層９４
ｂの上面の肩部を酸化させることによって、この肩部か
らの不要なエッチングを防止できる。
理を、酸素雰囲気中での１回の光照射を行っているが、
ガスエッチングと表面酸化処理とを周期的に行い、ｐ−
ＧａＡｓキャップ層９６のサイドエッチングで新たに露
出するｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド層９４
ｂの上面の肩部を酸化させることによって、この肩部か
らの不要なエッチングを防止できる。
【０１６５】(第６実施形態)次に、図１６に、この発明
の第６の実施形態であるリッジ導波路型半導体レーザ素
子の断面を示す。また、図１７(ａ)〜(ｅ),図１８(ｆ)
〜(ｊ)に、この半導体レーザ素子の第６実施形態の製造
方法を示す。図１７,図１８に従い、図１６の半導体レ
ーザ素子の製造工程を説明する。
の第６の実施形態であるリッジ導波路型半導体レーザ素
子の断面を示す。また、図１７(ａ)〜(ｅ),図１８(ｆ)
〜(ｊ)に、この半導体レーザ素子の第６実施形態の製造
方法を示す。図１７,図１８に従い、図１６の半導体レ
ーザ素子の製造工程を説明する。
【０１６６】この第６実施形態の半導体レーザ素子の製
造工程では、上記第３実施形態における垂直異方性ドラ
イエッチングによるリッジ形成後、アンモニア系選択エ
ッチングによるｐ−ＧａＡｓキャップ層１２６側面のサ
イドエッチングを行い、ｐ−ＧａＡｓキャップ層１２６
側面１３１ａの｛１１１｝Ａ面面方位出しを行う。ま
た、この工程の後、上記ｐ−ＧａＡｓキャップ層１２６
側面のサイドエッチングで露出するｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１２４ｂの上部をレジストで
被覆する工程を追加した。さらに、リッジ形成のエッチ
ングマスクとしてＳｉＯｘ膜１３９を使用した。これら
のこと以外は、この第６実施形態における製造工程で
は、第３実施形態と同様にして、半導体レーザを作製し
ている。
造工程では、上記第３実施形態における垂直異方性ドラ
イエッチングによるリッジ形成後、アンモニア系選択エ
ッチングによるｐ−ＧａＡｓキャップ層１２６側面のサ
イドエッチングを行い、ｐ−ＧａＡｓキャップ層１２６
側面１３１ａの｛１１１｝Ａ面面方位出しを行う。ま
た、この工程の後、上記ｐ−ＧａＡｓキャップ層１２６
側面のサイドエッチングで露出するｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１２４ｂの上部をレジストで
被覆する工程を追加した。さらに、リッジ形成のエッチ
ングマスクとしてＳｉＯｘ膜１３９を使用した。これら
のこと以外は、この第６実施形態における製造工程で
は、第３実施形態と同様にして、半導体レーザを作製し
ている。
【０１６７】すなわち、まず、図１７(ａ)に示すよう
に、ｎ−ＧａＡｓ基板上１２１の(１００)面上に、第１
回目の結晶成長によって、ｎ−Ａ１０.５Ｇａ０.５Ａｓ
第１クラッド層１２２、ノンドープ量子井戸活性層１２
３、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第２クラッド層１２４
ａ、ｐ−ＧａＡｓエッチングストップ層１２５、ｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂ、ｐ−Ｇ
ａＡｓキャップ層１２６を順次積層し成長させる。
に、ｎ−ＧａＡｓ基板上１２１の(１００)面上に、第１
回目の結晶成長によって、ｎ−Ａ１０.５Ｇａ０.５Ａｓ
第１クラッド層１２２、ノンドープ量子井戸活性層１２
３、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第２クラッド層１２４
ａ、ｐ−ＧａＡｓエッチングストップ層１２５、ｐ−Ａ
ｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂ、ｐ−Ｇ
ａＡｓキャップ層１２６を順次積層し成長させる。
【０１６８】次に、図１７(ｂ)に示すように、上記の半
導体層が形成されたｎ−ＧａＡｓ基板１２１に、誘電体
膜を全面に形成する。この実施形態では誘電体膜として
ＳｉＯｘ１３９を用い、プラズマＣＶＤ法によって厚さ
０.３μｍに形成した。
導体層が形成されたｎ−ＧａＡｓ基板１２１に、誘電体
膜を全面に形成する。この実施形態では誘電体膜として
ＳｉＯｘ１３９を用い、プラズマＣＶＤ法によって厚さ
０.３μｍに形成した。
【０１６９】次に、図１７(ｃ)に示すように、公知のフ
ォトリソグラフィ技術を用いて、ｎ−ＧａＡｓ基板１２
１の〈０１１〉方向に、ストライプ状のレジストストラ
イプ１３４を形成する。次に、レジストストライプ１３
４をマスクとして、ＳｉＯｘ膜１３９をストライプ形状
に加工する。
ォトリソグラフィ技術を用いて、ｎ−ＧａＡｓ基板１２
１の〈０１１〉方向に、ストライプ状のレジストストラ
イプ１３４を形成する。次に、レジストストライプ１３
４をマスクとして、ＳｉＯｘ膜１３９をストライプ形状
に加工する。
【０１７０】次に、図１７(ｄ)に示すように、レジスト
ストライプ１３４およびＳｉＯｘ膜１３９をマスクとし
て、反応性イオンエッチング(ＲＩＥ)や反応性イオンビ
ームエッチング(ＲＩＢＥ)等の物理的エッチングモード
が強い垂直異方性ドライエッチングによって、ｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂを、厚さ
０.２μｍを残したところまでエッチングを行い、残し
厚１４４を０.２μｍとする。
ストライプ１３４およびＳｉＯｘ膜１３９をマスクとし
て、反応性イオンエッチング(ＲＩＥ)や反応性イオンビ
ームエッチング(ＲＩＢＥ)等の物理的エッチングモード
が強い垂直異方性ドライエッチングによって、ｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂを、厚さ
０.２μｍを残したところまでエッチングを行い、残し
厚１４４を０.２μｍとする。
【０１７１】次に、図１７(ｅ)に示すように、アンモニ
ア／過酸化水素／水を用いたＧａＡｓエッチング速度に
対して、ＡｌＧａＡｓエッチング速度が十分に遅い組成
選択性のあるアンモニア系エッチャントによって、ｐ−
ＧａＡｓキャップ層１２６の側面が面方位｛１１１｝Ａ
面が出るまで、エッチングを行う。このとき、ｐ−Ｇａ
Ａｓキャップ層１２６の上面は、ＳｉＯｘ膜１３９で保
護されているので、リッジ上部１３１Ｕの側面１３１ａ
であるｐ−ＧａＡｓキャップ層１２６の側面のサイドエ
ッチングのみが進行する。また、リッジ下部１３１Ｌの
側面１３１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３ク
ラッド層１２４ｂからなる。また、底面１３１ＬＬもｐ
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂで構
成されている。このため、上記アンモニア系エッチャン
トでは、リッジ下部１３１Ｌの側面１３１Ｌｓのエッチ
ングは進行せず、ドライエッチングで形成された垂直リ
ッジ形状が崩されることはない。
ア／過酸化水素／水を用いたＧａＡｓエッチング速度に
対して、ＡｌＧａＡｓエッチング速度が十分に遅い組成
選択性のあるアンモニア系エッチャントによって、ｐ−
ＧａＡｓキャップ層１２６の側面が面方位｛１１１｝Ａ
面が出るまで、エッチングを行う。このとき、ｐ−Ｇａ
Ａｓキャップ層１２６の上面は、ＳｉＯｘ膜１３９で保
護されているので、リッジ上部１３１Ｕの側面１３１ａ
であるｐ−ＧａＡｓキャップ層１２６の側面のサイドエ
ッチングのみが進行する。また、リッジ下部１３１Ｌの
側面１３１Ｌｓは、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３ク
ラッド層１２４ｂからなる。また、底面１３１ＬＬもｐ
−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂで構
成されている。このため、上記アンモニア系エッチャン
トでは、リッジ下部１３１Ｌの側面１３１Ｌｓのエッチ
ングは進行せず、ドライエッチングで形成された垂直リ
ッジ形状が崩されることはない。
【０１７２】次に、図１８(ｆ)に示すように、ＳｉＯｘ
膜１３９上のレジスト１３４のレジスト剥離を行なった
後、リッジ１３１が形成された上記ｎ−ＧａＡｓ基板１
２１に、全面レジスト塗布を行う。次に、このレジスト
が塗布された上記ｎ−ＧａＡｓ基板１２１の全面露光を
行う。このとき、ｐ−ＧａＡｓキャップ層１２６の側面
のサイドエッチングで露出した、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１２４ｂの上面の肩部１２４
ｂ−１に塗布されたレジストは、ＳｉＯｘ膜１３９で遮
蔽されている。このため、上記レジストは上記全面露光
で感光されないので、レジスト現像処理後、図１８(ｆ)
に示すレジスト１３６の形状で残ることになる。
膜１３９上のレジスト１３４のレジスト剥離を行なった
後、リッジ１３１が形成された上記ｎ−ＧａＡｓ基板１
２１に、全面レジスト塗布を行う。次に、このレジスト
が塗布された上記ｎ−ＧａＡｓ基板１２１の全面露光を
行う。このとき、ｐ−ＧａＡｓキャップ層１２６の側面
のサイドエッチングで露出した、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１２４ｂの上面の肩部１２４
ｂ−１に塗布されたレジストは、ＳｉＯｘ膜１３９で遮
蔽されている。このため、上記レジストは上記全面露光
で感光されないので、レジスト現像処理後、図１８(ｆ)
に示すレジスト１３６の形状で残ることになる。
【０１７３】次に、図１８(ｇ)に示すように、フッ化水
素酸を用いて、ｐ−ＧａＡｓエッチングストップ層１２
５までエッチングを行い、深さ方向は、ｐ−ＧａＡｓエ
ッチングストップ層１２５でエッチングを停止させる。
このことによって、ｐ−Ａｌ ０.５Ｇａ０.５Ａｓ第２ク
ラッド層１２４ａの厚さの制御性とウエハ面内均一性を
向上させたリッジ部１３１を形成できる。また、ｐ−Ｇ
ａＡｓキャップ層１２６で構成されるリッジ上部１３１
Ｕの｛１１１｝Ａ面を出した側面１３１ａは、フッ化水
素酸ではエッチングが進まないので、上部１３１Ｕの
｛１１１｝Ａ面の面方位が出た形状は維持される。ま
た、上記フッ化水素酸によるエッチングにおいて、Ｓｉ
Ｏｘ膜１３９は、エッチング除去されるので、ｐ−Ｇａ
Ａｓキャップ層１２６およびレジスト１３６が、エッチ
ングマスクとなり、リッジ部１３１のエッチングがなさ
れる。
素酸を用いて、ｐ−ＧａＡｓエッチングストップ層１２
５までエッチングを行い、深さ方向は、ｐ−ＧａＡｓエ
ッチングストップ層１２５でエッチングを停止させる。
このことによって、ｐ−Ａｌ ０.５Ｇａ０.５Ａｓ第２ク
ラッド層１２４ａの厚さの制御性とウエハ面内均一性を
向上させたリッジ部１３１を形成できる。また、ｐ−Ｇ
ａＡｓキャップ層１２６で構成されるリッジ上部１３１
Ｕの｛１１１｝Ａ面を出した側面１３１ａは、フッ化水
素酸ではエッチングが進まないので、上部１３１Ｕの
｛１１１｝Ａ面の面方位が出た形状は維持される。ま
た、上記フッ化水素酸によるエッチングにおいて、Ｓｉ
Ｏｘ膜１３９は、エッチング除去されるので、ｐ−Ｇａ
Ａｓキャップ層１２６およびレジスト１３６が、エッチ
ングマスクとなり、リッジ部１３１のエッチングがなさ
れる。
【０１７４】この第６実施形態では、アンモニア系選択
エッチングによるｐ−ＧａＡｓキャップ層１２６側面の
サイドエッチングによるｐ−ＧａＡｓキャップ層１２６
側面の｛１１１｝Ａ面の面方位出しを行った際に露出す
るｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂ
の上面の肩部１２４ｂ−１をレジスト１３６で被覆す
る。このことによって、その後のフッ化水素酸エッチン
グ工程での上記肩部１２４ｂ−１からの不要なエッチン
グを防止することができ、リッジ首幅を狭くすることを
防止できる。したがって、残し厚１４４が厚い場合およ
びフッ化水素酸エッチング時間が長い場合に顕著になっ
ていたｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２
４ｂからなる上部１３１Ｕの幅狭化を防止でき、また、
素子抵抗の増大を防止することができる。これによっ
て、上記残し厚１４４の設定や、上記フッ化水素酸エッ
チング時間の許容範囲が広がり、製造が容易となる。
エッチングによるｐ−ＧａＡｓキャップ層１２６側面の
サイドエッチングによるｐ−ＧａＡｓキャップ層１２６
側面の｛１１１｝Ａ面の面方位出しを行った際に露出す
るｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２４ｂ
の上面の肩部１２４ｂ−１をレジスト１３６で被覆す
る。このことによって、その後のフッ化水素酸エッチン
グ工程での上記肩部１２４ｂ−１からの不要なエッチン
グを防止することができ、リッジ首幅を狭くすることを
防止できる。したがって、残し厚１４４が厚い場合およ
びフッ化水素酸エッチング時間が長い場合に顕著になっ
ていたｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１２
４ｂからなる上部１３１Ｕの幅狭化を防止でき、また、
素子抵抗の増大を防止することができる。これによっ
て、上記残し厚１４４の設定や、上記フッ化水素酸エッ
チング時間の許容範囲が広がり、製造が容易となる。
【０１７５】また、この第６実施形態では、第３実施形
態と同じく、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層１２４ｂで構成されるリッジ下部１３１Ｌの側面１３
１Ｌｓは垂直異方性ドライエッチングと、その後の追加
ウエットエッチングによって、リッジ幅の均一性と制御
性に優れたリッジ形状を形成できる。したがって、高出
力化した場合の光密度低減と基本横モード発振のための
光閉じ込めを両立させた半導体レーザ素子を作製でき
る。また、リッジ下部１３１Ｌの側面１３１Ｌｓ’と底
面１３１ＬＬとの角度を、従来のウエットエッチングの
みで形成されるリッジ形状と比較して大きくできる。し
たがって、この第６実施形態によれば、従来では第３ク
ラッド層の厚膜化に伴い発生していたリッジ上部の幅狭
化による抵抗増大を低減できる。
態と同じく、ｐ−Ａｌ０.５Ｇａ０. ５Ａｓ第３クラッド
層１２４ｂで構成されるリッジ下部１３１Ｌの側面１３
１Ｌｓは垂直異方性ドライエッチングと、その後の追加
ウエットエッチングによって、リッジ幅の均一性と制御
性に優れたリッジ形状を形成できる。したがって、高出
力化した場合の光密度低減と基本横モード発振のための
光閉じ込めを両立させた半導体レーザ素子を作製でき
る。また、リッジ下部１３１Ｌの側面１３１Ｌｓ’と底
面１３１ＬＬとの角度を、従来のウエットエッチングの
みで形成されるリッジ形状と比較して大きくできる。し
たがって、この第６実施形態によれば、従来では第３ク
ラッド層の厚膜化に伴い発生していたリッジ上部の幅狭
化による抵抗増大を低減できる。
【０１７６】一方、ｐ−ＧａＡｓキャップ層１２６で構
成されるリッジ上部１３１Ｕの側面１３１ａでは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態となり、上記リッジ側面１３１ａ上に成長する電
流ブロック層１２７,１２８内において、結晶欠陥、転
移、歪の発生を防止できる。また、リッジ側面１３１ａ
上の電流ブロック層１２７,１２８上に成長させるコン
タクト層１２９内においても結晶欠陥、転移、歪の発生
を防止できる。このことによって、半導体レーザ素子の
長期高出力駆動時に生じていた電流ブロック層１２７,
１２８およびコンタクト層１２９内の結晶欠陥を防ぎ、
転移の活性層１２３への増殖を防ぎ、活性層１２３に歪
の悪影響が生じることを防止できる。したがって、高信
頼性の高出力半導体レーザ素子を作製できる。
成されるリッジ上部１３１Ｕの側面１３１ａでは、｛１
１１｝Ａ面の面方位が出ていることから、格子面が均一
な状態となり、上記リッジ側面１３１ａ上に成長する電
流ブロック層１２７,１２８内において、結晶欠陥、転
移、歪の発生を防止できる。また、リッジ側面１３１ａ
上の電流ブロック層１２７,１２８上に成長させるコン
タクト層１２９内においても結晶欠陥、転移、歪の発生
を防止できる。このことによって、半導体レーザ素子の
長期高出力駆動時に生じていた電流ブロック層１２７,
１２８およびコンタクト層１２９内の結晶欠陥を防ぎ、
転移の活性層１２３への増殖を防ぎ、活性層１２３に歪
の悪影響が生じることを防止できる。したがって、高信
頼性の高出力半導体レーザ素子を作製できる。
【０１７７】(第７実施形態)次に、図１９に、この発明
の第７の実施形態であるリッジ導波路型半導体レーザ素
子の断面を示す。また、図２０(ａ)〜(ｄ),図２１(ｅ)
〜(ｈ)は、この半導体レーザ素子の第７実施形態の製造
方法を示す。図２０,図２１に従い、図１９の半導体レ
ーザ素子の製造工程を説明する。
の第７の実施形態であるリッジ導波路型半導体レーザ素
子の断面を示す。また、図２０(ａ)〜(ｄ),図２１(ｅ)
〜(ｈ)は、この半導体レーザ素子の第７実施形態の製造
方法を示す。図２０,図２１に従い、図１９の半導体レ
ーザ素子の製造工程を説明する。
【０１７８】まず、図２０(ａ)に示すように、ｎ−Ｇａ
Ａｓ基板１５１の(１００)面上に、第１回目の結晶成長
によって、キャリア濃度１×１０１８ｃｍ−３で厚さ
２.０μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド
層１５２、ノンドープ量子井戸活性層１５３、キャリア
濃度１×１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第２クラッド層１５４ａ、キャリア
濃度１×１０１８ｃｍ− ３で厚さ０.００３μｍのｐ−
ＧａＡｓエッチングストップ層１５５、キャリア濃度１
×１０１８ｃｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５Ｇ
ａ０.５Ａｓ第３クラッド層１５４ｂ、キャリア濃度１
×１０１８ｃｍ−３で厚さ０.０１μｍのｐ−Ａｌ０.２
Ｇａ０.８Ａｓエッチング防止層１６０、およびキャリ
ア濃度１×１０１８ｃｍ−３で厚さ０.５μｍのｐ−Ｇ
ａＡｓキャップ層１５６を順次積層成長させる。
Ａｓ基板１５１の(１００)面上に、第１回目の結晶成長
によって、キャリア濃度１×１０１８ｃｍ−３で厚さ
２.０μｍのｎ−Ａｌ０.５Ｇａ０.５Ａｓ第１クラッド
層１５２、ノンドープ量子井戸活性層１５３、キャリア
濃度１×１０１８ｃｍ−３で厚さ０.２μｍのｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第２クラッド層１５４ａ、キャリア
濃度１×１０１８ｃｍ− ３で厚さ０.００３μｍのｐ−
ＧａＡｓエッチングストップ層１５５、キャリア濃度１
×１０１８ｃｍ−３で厚さ１.２μｍのｐ−Ａｌ０.５Ｇ
ａ０.５Ａｓ第３クラッド層１５４ｂ、キャリア濃度１
×１０１８ｃｍ−３で厚さ０.０１μｍのｐ−Ａｌ０.２
Ｇａ０.８Ａｓエッチング防止層１６０、およびキャリ
ア濃度１×１０１８ｃｍ−３で厚さ０.５μｍのｐ−Ｇ
ａＡｓキャップ層１５６を順次積層成長させる。
【０１７９】次に、上記の半導体層が形成されたｎ−Ｇ
ａＡｓ基板１５１に、レジストを全面に塗布し、図２０
(ｂ)に示すように、公知のフォトリソグラフィ技術を用
いて、ｎ−ＧａＡｓ基板１５１の〈０１１〉方向にスト
ライプ状に延びるレジストストライプ１６４を形成す
る。
ａＡｓ基板１５１に、レジストを全面に塗布し、図２０
(ｂ)に示すように、公知のフォトリソグラフィ技術を用
いて、ｎ−ＧａＡｓ基板１５１の〈０１１〉方向にスト
ライプ状に延びるレジストストライプ１６４を形成す
る。
【０１８０】次に、図２０(ｃ)に示すように、反応性イ
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１５４ｂを、厚さ０.２μｍを
残したところまでエッチングを行い、残し厚１７４を
０.２μｍとする。
オンエッチング(ＲＩＥ)や反応性イオンビームエッチン
グ(ＲＩＢＥ)等の物理的エッチングモードが強い垂直異
方性ドライエッチングによって、ｐ−Ａｌ０.５Ｇａ
０.５Ａｓ第３クラッド層１５４ｂを、厚さ０.２μｍを
残したところまでエッチングを行い、残し厚１７４を
０.２μｍとする。
【０１８１】次に、図２０(ｄ)に示すように、クエン酸
／過酸化水素／水を使用し、ＧａＡｓエッチング速度に
対してＡｌ０.２Ｇａ０.８Ａｓエッチング速度が十分に
遅い組成選択性のあるクエン酸系エッチャントによっ
て、ｐ−ＧａＡｓキャップ層１５６の側面が面方位｛１
１１｝Ａ面が出るまで、エッチングを行う。このとき、
ｐ−ＧａＡｓキャップ層１５６上面は、レジストマスク
１６４で保護されているため、リッジ上部１６１Ｕの側
面１６１ａであるｐ−ＧａＡｓキャップ層１５６の側面
のサイドエッチングのみが進行する。
／過酸化水素／水を使用し、ＧａＡｓエッチング速度に
対してＡｌ０.２Ｇａ０.８Ａｓエッチング速度が十分に
遅い組成選択性のあるクエン酸系エッチャントによっ
て、ｐ−ＧａＡｓキャップ層１５６の側面が面方位｛１
１１｝Ａ面が出るまで、エッチングを行う。このとき、
ｐ−ＧａＡｓキャップ層１５６上面は、レジストマスク
１６４で保護されているため、リッジ上部１６１Ｕの側
面１６１ａであるｐ−ＧａＡｓキャップ層１５６の側面
のサイドエッチングのみが進行する。
【０１８２】また、図２０(ｄ)に示すように、リッジ下
部１６１Ｌの側面１６１Ｌｓは、ｐ−Ａｌ０.２Ｇａ
０.８Ａｓエッチング防止層１６０およびｐ−Ａｌ０.５
Ｇａ０. ５Ａｓ第３クラッド層１５４ｂで構成されてい
る。また、リッジ下部１６１Ｌの底面１６１ＬＬはｐ−
Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１５４ｂで構成
されている。このため、上記クエン酸系エッチャントで
は、リッジ下部１６１Ｌの側面１６１Ｌｓのエッチング
は進行せず、ドライエッチングで形成された垂直リッジ
形状が崩されることはない。
部１６１Ｌの側面１６１Ｌｓは、ｐ−Ａｌ０.２Ｇａ
０.８Ａｓエッチング防止層１６０およびｐ−Ａｌ０.５
Ｇａ０. ５Ａｓ第３クラッド層１５４ｂで構成されてい
る。また、リッジ下部１６１Ｌの底面１６１ＬＬはｐ−
Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド層１５４ｂで構成
されている。このため、上記クエン酸系エッチャントで
は、リッジ下部１６１Ｌの側面１６１Ｌｓのエッチング
は進行せず、ドライエッチングで形成された垂直リッジ
形状が崩されることはない。
【０１８３】次に、図２１(ｅ)に示すように、フッ化水
素酸を用いて、ｐ−ＧａＡｓエッチングストップ層１５
５までエッチングを行い、深さ方向は、ｐ−ＧａＡｓエ
ッチングストップ層１５５でエッチングを停止させる。
これにより、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド
層１５４ｂの厚さの制御性およびウエハ面内均一性を向
上させたリッジ形成が行える。
素酸を用いて、ｐ−ＧａＡｓエッチングストップ層１５
５までエッチングを行い、深さ方向は、ｐ−ＧａＡｓエ
ッチングストップ層１５５でエッチングを停止させる。
これにより、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ第３クラッド
層１５４ｂの厚さの制御性およびウエハ面内均一性を向
上させたリッジ形成が行える。
【０１８４】上記フッ化水素酸エッチングでは、Ａｌ混
晶比０.４以下のＡｌＧａＡｓについてはエッチング速
度が十分遅いため、上記ｐ−Ａｌ０.２Ｇａ０.８Ａｓエ
ッチング防止層１６０が、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層１５４ｂ上面の肩部１５４ｂ−１からの
フッ化水素酸エッチングに対する保護膜となる。したが
って、残し厚１７４が厚い場合およびフッ化水素酸エッ
チング時間が長い場合に顕著になっていたｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第３クラッド層１５４ｂの上部の幅
狭化を防止することができ、高抵抗化を防止できる。こ
れにより、上記残し厚１７４の設定や上記フッ化水素酸
エッチング時間の許容範囲が広がり、製造が容易とな
る。
晶比０.４以下のＡｌＧａＡｓについてはエッチング速
度が十分遅いため、上記ｐ−Ａｌ０.２Ｇａ０.８Ａｓエ
ッチング防止層１６０が、ｐ−Ａｌ０.５Ｇａ０.５Ａｓ
第３クラッド層１５４ｂ上面の肩部１５４ｂ−１からの
フッ化水素酸エッチングに対する保護膜となる。したが
って、残し厚１７４が厚い場合およびフッ化水素酸エッ
チング時間が長い場合に顕著になっていたｐ−Ａｌ
０.５Ｇａ０.５Ａｓ第３クラッド層１５４ｂの上部の幅
狭化を防止することができ、高抵抗化を防止できる。こ
れにより、上記残し厚１７４の設定や上記フッ化水素酸
エッチング時間の許容範囲が広がり、製造が容易とな
る。
【０１８５】また、第３実施形態と同じく、この第７実
施形態の半導体レーザでは、ｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層１５４ｂで構成されるリッジ下部１６
１Ｌの側面１６１Ｌｓ’は、垂直異方性ドライエッチン
グと、その後の追加ウエットエッチングによって、リッ
ジ幅の均一性と制御性に優れたリッジ形状を形成でき
る。したがって、高出力化した時の光密度低減と基本横
モード発振のための光閉じ込めとを両立させた半導体レ
ーザ素子を作製できる。
施形態の半導体レーザでは、ｐ−Ａｌ０.５Ｇａ０.５Ａ
ｓ第３クラッド層１５４ｂで構成されるリッジ下部１６
１Ｌの側面１６１Ｌｓ’は、垂直異方性ドライエッチン
グと、その後の追加ウエットエッチングによって、リッ
ジ幅の均一性と制御性に優れたリッジ形状を形成でき
る。したがって、高出力化した時の光密度低減と基本横
モード発振のための光閉じ込めとを両立させた半導体レ
ーザ素子を作製できる。
【０１８６】また、この第７実施形態の半導体レーザで
は、リッジ下部１６１Ｌの側面１６１Ｌｓと底面１６１
ＬＬとがなす角度を、従来のウエットエッチングのみで
形成されるリッジ形状と比較して大きくできる。よっ
て、この第７実施形態の半導体レーザでは、従来では高
出力化のための第３クラッド層厚膜化に伴い発生してい
たリッジ上部の幅狭化による抵抗増大を低減できる。
は、リッジ下部１６１Ｌの側面１６１Ｌｓと底面１６１
ＬＬとがなす角度を、従来のウエットエッチングのみで
形成されるリッジ形状と比較して大きくできる。よっ
て、この第７実施形態の半導体レーザでは、従来では高
出力化のための第３クラッド層厚膜化に伴い発生してい
たリッジ上部の幅狭化による抵抗増大を低減できる。
【０１８７】一方、ｐ−ＧａＡｓキャップ層１５６で構
成されるリッジ上部１６１Ｕの側面１６１ａは、｛１１
１｝Ａ面の面方位が出ていることから、格子面が均一な
状態となり、上記リッジ側面１６１ａ上に成長する電流
ブロック層１５７,１５８内において、結晶欠陥、転
移、歪の発生を防止できる。また、リッジ側面１６１ａ
上の電流ブロック層１５７,１５８上に成長させるコン
タクト層１５９内においても結晶欠陥、転移、歪の発生
を防止できる。
成されるリッジ上部１６１Ｕの側面１６１ａは、｛１１
１｝Ａ面の面方位が出ていることから、格子面が均一な
状態となり、上記リッジ側面１６１ａ上に成長する電流
ブロック層１５７,１５８内において、結晶欠陥、転
移、歪の発生を防止できる。また、リッジ側面１６１ａ
上の電流ブロック層１５７,１５８上に成長させるコン
タクト層１５９内においても結晶欠陥、転移、歪の発生
を防止できる。
【０１８８】このことによって、半導体レーザ素子の長
期高出力駆動時に生じていた電流ブロック層１５７,１
５８およびコンタクト層１５９内における結晶欠陥を防
止でき、活性層１５３への転移の増殖や、活性層１５３
に歪の悪影響が発生するのを防止できる。したがって、
高信頼性の高出力半導体レーザ素子を作製できる。
期高出力駆動時に生じていた電流ブロック層１５７,１
５８およびコンタクト層１５９内における結晶欠陥を防
止でき、活性層１５３への転移の増殖や、活性層１５３
に歪の悪影響が発生するのを防止できる。したがって、
高信頼性の高出力半導体レーザ素子を作製できる。
【０１８９】
【発明の効果】以上より明らかなように、この発明の半
導体レーザ素子では、半導体レーザ素子のリッジ部の上
部の０.３μｍ厚以上の側面の面方位出しを行っている
ことから、電流ブロック層およびコンタクト層内の結晶
欠陥、転移、歪の発生を防止できる。また、上記リッジ
部が有する下部の側面と上記リッジ部の底面とがなす角
度と９０°との差が、上記リッジ部の上部の側面と上記
リッジ部の底面とがなす角度と９０°との差よりも小さ
いことによって、基本横モード発振の高出力特性を有す
るリッジ型導波路構造の形成を容易にしている。以上よ
り、高出力駆動での高信頼性の半導体レーザ素子が得ら
れる。
導体レーザ素子では、半導体レーザ素子のリッジ部の上
部の０.３μｍ厚以上の側面の面方位出しを行っている
ことから、電流ブロック層およびコンタクト層内の結晶
欠陥、転移、歪の発生を防止できる。また、上記リッジ
部が有する下部の側面と上記リッジ部の底面とがなす角
度と９０°との差が、上記リッジ部の上部の側面と上記
リッジ部の底面とがなす角度と９０°との差よりも小さ
いことによって、基本横モード発振の高出力特性を有す
るリッジ型導波路構造の形成を容易にしている。以上よ
り、高出力駆動での高信頼性の半導体レーザ素子が得ら
れる。
【０１９０】また、一実施形態の半導体レーザ素子で
は、リッジ部の下部をなす第３クラッド層の側面によ
り、リッジ部を底面との角度が急峻なリッジ形状とし、
リッジ部の上部をなすキャップ層の側面において、面方
位出しを行う。これにより、選択エッチングによって、
リッジ部の下部をエッチングさせずに、リッジ部の上部
の面方位出しエッチングが可能となる。これにより、作
製工程を簡略化した半導体レーザ素子が得られる。
は、リッジ部の下部をなす第３クラッド層の側面によ
り、リッジ部を底面との角度が急峻なリッジ形状とし、
リッジ部の上部をなすキャップ層の側面において、面方
位出しを行う。これにより、選択エッチングによって、
リッジ部の下部をエッチングさせずに、リッジ部の上部
の面方位出しエッチングが可能となる。これにより、作
製工程を簡略化した半導体レーザ素子が得られる。
【０１９１】また、一実施形態の半導体レーザ素子で
は、リッジ部の下部側面の角度を７０°以上、９０°以
下に制御し、リッジ部の上部側面の面方位出しをするこ
とによって、基本横モード発振および高出力特性で優位
性が更に高く、高信頼性の半導体レーザ素子が得られ
る。
は、リッジ部の下部側面の角度を７０°以上、９０°以
下に制御し、リッジ部の上部側面の面方位出しをするこ
とによって、基本横モード発振および高出力特性で優位
性が更に高く、高信頼性の半導体レーザ素子が得られ
る。
【０１９２】また、一実施形態の製造方法では、半導体
レーザ素子の横モード発振や端面光密度に直接影響する
リッジ部の下部側面のリッジ形成を、高精度のリッジ幅
制御ならびに形状制御ができる垂直異方性ドライエッチ
ングで行う。このことにより、リッジ部の形状の最適化
ができ、基本横モード発振の高出力特性を有する半導体
レーザ素子を作製できる。
レーザ素子の横モード発振や端面光密度に直接影響する
リッジ部の下部側面のリッジ形成を、高精度のリッジ幅
制御ならびに形状制御ができる垂直異方性ドライエッチ
ングで行う。このことにより、リッジ部の形状の最適化
ができ、基本横モード発振の高出力特性を有する半導体
レーザ素子を作製できる。
【０１９３】なお、リッジ部の側面に面方位が出ていな
い場合の電流ブロック層およびコンタクト層内の結晶欠
陥,転移,歪の発生起点はリッジ部の上部側面に集中して
いる。したがって、リッジ部の上部側面のみ面方位を出
すことで、電流ブロック層およびコンタクト層内の結晶
欠陥および転移や歪の発生を防止でき、高出力駆動での
高信頼性の半導体レーザ素子を作製できる。
い場合の電流ブロック層およびコンタクト層内の結晶欠
陥,転移,歪の発生起点はリッジ部の上部側面に集中して
いる。したがって、リッジ部の上部側面のみ面方位を出
すことで、電流ブロック層およびコンタクト層内の結晶
欠陥および転移や歪の発生を防止でき、高出力駆動での
高信頼性の半導体レーザ素子を作製できる。
【０１９４】また、一実施形態の製造方法では、リッジ
部の上部の側面の面方位出し方法として、面方位選択性
のある異方性エッチングを用いることによって、リッジ
部の上部の側面に出す面方位を高精度化できる。さら
に、面方位を出したリッジ部の側面の加工面が低ダメー
ジであることから、リッジ部の側面への上積層である電
流ブロック層およびコンタクト層内の結晶欠陥、転移、
歪発生をさらに抑制できる。
部の上部の側面の面方位出し方法として、面方位選択性
のある異方性エッチングを用いることによって、リッジ
部の上部の側面に出す面方位を高精度化できる。さら
に、面方位を出したリッジ部の側面の加工面が低ダメー
ジであることから、リッジ部の側面への上積層である電
流ブロック層およびコンタクト層内の結晶欠陥、転移、
歪発生をさらに抑制できる。
【０１９５】また、一実施形態の製造方法では、リッジ
部の上部の側面の面方位出しする面を｛１１１｝面とす
ることで、面方位選択性のある異方性エッチングでは最
も面方位を出しやすくなり、作製工程を容易にできる。
部の上部の側面の面方位出しする面を｛１１１｝面とす
ることで、面方位選択性のある異方性エッチングでは最
も面方位を出しやすくなり、作製工程を容易にできる。
【０１９６】また、一実施形態の製造方法では、組成選
択性のあるエッチングによって、第３クラッド層から構
成されるリッジ部の下部側面の形状を崩すことなく、キ
ャップ層で構成されるリッジ部の上部側面の面方位出し
エッチングが可能となる。これによって、リッジ部の下
部をエッチングから保護する処理を必要とせずに、リッ
ジ部の上部のみの面方位出しエッチングができ、作製工
程を簡略化できる。
択性のあるエッチングによって、第３クラッド層から構
成されるリッジ部の下部側面の形状を崩すことなく、キ
ャップ層で構成されるリッジ部の上部側面の面方位出し
エッチングが可能となる。これによって、リッジ部の下
部をエッチングから保護する処理を必要とせずに、リッ
ジ部の上部のみの面方位出しエッチングができ、作製工
程を簡略化できる。
【０１９７】また、一実施形態の製造方法では、ドライ
エッチングによって、リッジ部を形成した後、使用した
ドライエッチングマスクを除去することなく、そのま
ま、キャップ層の側面の面方位出しエッチング時におけ
るキャップ層の上面の保護マスクとして使用する。この
ことにより、作製工程を簡略化できる。
エッチングによって、リッジ部を形成した後、使用した
ドライエッチングマスクを除去することなく、そのま
ま、キャップ層の側面の面方位出しエッチング時におけ
るキャップ層の上面の保護マスクとして使用する。この
ことにより、作製工程を簡略化できる。
【０１９８】また、一実施形態の製造方法では、表面酸
化膜に依存する組成選択性のあるドライエッチングによ
って、第３クラッド層から構成されるリッジ部の下部の
側面形状を崩すことなく、キャップ層で構成されるリッ
ジ部の上部側面の面方位出しエッチングが可能となる。
これにより、リッジ部の下部をエッチングから保護する
処理を必要とせずに、リッジ部の上部のみの面方位出し
エッチングを実行でき、作製工程を簡略化できる。ま
た、リッジ部の形成と面方位出しのエッチングとを共
に、ドライエッチングで実行できるので、リッジ形状の
制御性および均一性を向上できる。
化膜に依存する組成選択性のあるドライエッチングによ
って、第３クラッド層から構成されるリッジ部の下部の
側面形状を崩すことなく、キャップ層で構成されるリッ
ジ部の上部側面の面方位出しエッチングが可能となる。
これにより、リッジ部の下部をエッチングから保護する
処理を必要とせずに、リッジ部の上部のみの面方位出し
エッチングを実行でき、作製工程を簡略化できる。ま
た、リッジ部の形成と面方位出しのエッチングとを共
に、ドライエッチングで実行できるので、リッジ形状の
制御性および均一性を向上できる。
【０１９９】また、一実施形態の製造方法では、表面酸
化膜に依存する組成選択性のあるドライエッチングを行
う前に、表面酸化処理を行うことによって、均一性や再
現性の高い酸化膜を作製でき、組成選択性ドライエッチ
ングの均一性と再現性を向上して、リッジ形状の均一性
と再現性を向上できる。
化膜に依存する組成選択性のあるドライエッチングを行
う前に、表面酸化処理を行うことによって、均一性や再
現性の高い酸化膜を作製でき、組成選択性ドライエッチ
ングの均一性と再現性を向上して、リッジ形状の均一性
と再現性を向上できる。
【０２００】また、一実施形態の製造方法では、キャッ
プ層の側面の面方位出しのエッチングによって露出する
第３クラッド層からなるリッジ部の肩部(上面)をエッチ
ング保護膜で被覆する。これにより、ドライエッチング
によってリッジ部を形成し、キャップ層の側面の面方位
出し、およびエッチングストップ層までの第２選択エッ
チング工程によってリッジ部を形成した場合に、リッジ
部の肩部(上面)からのエッチングを無くして、リッジ部
の上部の幅狭化をさらに低減でき、高抵抗化を防止した
半導体レーザ素子の作製工程を容易にできる。
プ層の側面の面方位出しのエッチングによって露出する
第３クラッド層からなるリッジ部の肩部(上面)をエッチ
ング保護膜で被覆する。これにより、ドライエッチング
によってリッジ部を形成し、キャップ層の側面の面方位
出し、およびエッチングストップ層までの第２選択エッ
チング工程によってリッジ部を形成した場合に、リッジ
部の肩部(上面)からのエッチングを無くして、リッジ部
の上部の幅狭化をさらに低減でき、高抵抗化を防止した
半導体レーザ素子の作製工程を容易にできる。
【０２０１】また、一実施形態の製造方法では、上記保
護膜としてレジストを使用することによって、露出した
第３クラッド層の上面(肩部)のみを被覆するエッチング
保護膜を作製でき、作製工程の簡略化を図れる。
護膜としてレジストを使用することによって、露出した
第３クラッド層の上面(肩部)のみを被覆するエッチング
保護膜を作製でき、作製工程の簡略化を図れる。
【０２０２】また、一実施形態の製造方法では、キャッ
プ層とクラッド層の間にエッチング防止層を形成し、ド
ライエッチングでリッジ部を形成する。これにより、キ
ャップ層の側面をエッチングすることで露出するクラッ
ド層からなるリッジ部の肩部からのエッチングを無く
し、リッジ部の上部の幅狭化をさらに低減でき、高抵抗
化を防止した半導体レーザ素子を容易に作製できる。
プ層とクラッド層の間にエッチング防止層を形成し、ド
ライエッチングでリッジ部を形成する。これにより、キ
ャップ層の側面をエッチングすることで露出するクラッ
ド層からなるリッジ部の肩部からのエッチングを無く
し、リッジ部の上部の幅狭化をさらに低減でき、高抵抗
化を防止した半導体レーザ素子を容易に作製できる。
【０２０３】また、一実施形態の製造方法では、ＧａＡ
ｓ系半導体レーザ素子で用いられているキャップ層およ
び第３クラッド層に対して、エッチング防止層として、
Ａｌ ＸＧａｌ−ＸＡｓ(ｘ＝０.１〜０.３)層を用い、第
１選択エッチングのエッチャントとして、クエン酸と過
酸化水素と水の混合エッチャントを使用し、第２選択エ
ッチングのエッチャントとして、フッ化水素酸を使用す
る。
ｓ系半導体レーザ素子で用いられているキャップ層およ
び第３クラッド層に対して、エッチング防止層として、
Ａｌ ＸＧａｌ−ＸＡｓ(ｘ＝０.１〜０.３)層を用い、第
１選択エッチングのエッチャントとして、クエン酸と過
酸化水素と水の混合エッチャントを使用し、第２選択エ
ッチングのエッチャントとして、フッ化水素酸を使用す
る。
【０２０４】これにより、キャップ層の側面の面方位出
しで露出するクラッド層からなるリッジ部の肩部からの
エッチングを無くすことができ、ＧａＡｓ系半導体レー
ザ素子において、リッジ部の上部の幅狭化をさらに低減
でき、高抵抗化を防止した半導体レーザ素子を容易に作
製できる。
しで露出するクラッド層からなるリッジ部の肩部からの
エッチングを無くすことができ、ＧａＡｓ系半導体レー
ザ素子において、リッジ部の上部の幅狭化をさらに低減
でき、高抵抗化を防止した半導体レーザ素子を容易に作
製できる。
【図１】 この発明の半導体レーザ素子の第１実施形態
の断面図である。
の断面図である。
【図２】 上記第１実施形態の半導体レーザ素子の製造
方法を示す工程図(前半)である。
方法を示す工程図(前半)である。
【図３】 上記製造方法を示す工程図(後半)である。
【図４】 この発明の半導体レーザ素子の第２実施形態
の断面図である。
の断面図である。
【図５】 上記第２実施形態の半導体レーザ素子の製造
方法を示す工程図(前半)である。
方法を示す工程図(前半)である。
【図６】 上記第２実施形態の半導体レーザ素子の製造
方法を示す工程図(後半)である。
方法を示す工程図(後半)である。
【図７】 この発明の半導体レーザ素子の第３実施形態
の断面図である。
の断面図である。
【図８】 上記第３実施形態の半導体レーザ素子の製造
方法を示す工程図(前半)である。
方法を示す工程図(前半)である。
【図９】 上記第３実施形態の半導体レーザ素子の製造
方法を示す工程図(後半)である。
方法を示す工程図(後半)である。
【図１０】 この発明の半導体レーザ素子の第４実施形
態の断面図である。
態の断面図である。
【図１１】 上記第４実施形態の半導体レーザ素子の製
造方法を示す工程図(前半)である。
造方法を示す工程図(前半)である。
【図１２】 上記第４実施形態の半導体レーザ素子の製
造方法を示す工程図(後半)である。
造方法を示す工程図(後半)である。
【図１３】 この発明の半導体レーザ素子の第５実施形
態の断面図である。
態の断面図である。
【図１４】 上記第５実施形態の半導体レーザ素子の製
造方法を示す工程図(前半)である。
造方法を示す工程図(前半)である。
【図１５】 上記第５実施形態の半導体レーザ素子の製
造方法を示す工程図(後半)である。
造方法を示す工程図(後半)である。
【図１６】 この発明の半導体レーザ素子の第６実施形
態の断面図である。
態の断面図である。
【図１７】 上記第６実施形態の半導体レーザ素子の製
造方法を示す工程図(前半)である。
造方法を示す工程図(前半)である。
【図１８】 上記第６実施形態の半導体レーザ素子の製
造方法を示す工程図(後半)である。
造方法を示す工程図(後半)である。
【図１９】 この発明の半導体レーザ素子の第７実施形
態の断面図である。
態の断面図である。
【図２０】 上記第７実施形態の半導体レーザ素子の製
造方法を示す工程図(前半)である。
造方法を示す工程図(前半)である。
【図２１】 上記第７実施形態の半導体レーザ素子の製
造方法を示す工程図(後半)である。
造方法を示す工程図(後半)である。
【図２２】 第１従来例の半導体レーザ素子の断面図で
ある。
ある。
【図２３】 第１従来例の半導体レーザ素子の製造方法
を示す工程図(前半)である。
を示す工程図(前半)である。
【図２４】 第１従来例の半導体レーザ素子の製造方法
を示す工程図(後半)である。
を示す工程図(後半)である。
【図２５】 第２従来例の半導体レーザ素子の断面図で
ある。
ある。
【図２６】 第２従来例の半導体レーザ素子の製造方法
を示す工程図(前半)である。
を示す工程図(前半)である。
【図２７】 第２従来例の半導体レーザ素子の製造方法
を示す工程図(後半)である。
を示す工程図(後半)である。
【図２８】 図２８(ｄ)’および図２８(ｅ)’は上記第
２従来例における構造の欠点を示す断面図である。
２従来例における構造の欠点を示す断面図である。
【図２９】 上記第２従来例における構造の欠点を示す
もう１つの断面図である。
もう１つの断面図である。
１,３１,５１,７１,９１,１２１,１５１…ｎ−ＧａＡｓ
基板、２,３２,５２,７２,９２,１２３,１５３…ｎ−Ａ
ｌＧａＡｓ第１クラッド層、３,３３,５３,７３,９３,
１２３,１５３…量子井戸活性層、４,３４,９４…ｐ−
ＡｌＧａＡｓ上クラッド層、４ａ,３４ａ,５４ａ,７４
ａ,９４ａ,１２４ａ,１５４ａ…ｐ−ＡｌＧａＡｓ第２
クラッド層、４ｂ,３４ｂ,５４ｂ,７４ｂ,９４ｂ,１２
４ｂ,１５４ｂ…ｐ−ＡｌＧａＡｓ第３クラッド層、５,
５５…ｐ−ＧａＡｓエッチングストップ層、５ａ,７５
ａ…ｐ−Ｉｎ０.５Ｇａ０.５Ｐエッチングストップ層、
６,３６,５６,７６,９６,１２６,１５６…ｐ−ＧａＡｓ
キャップ層、７,３７,５７,７７,９７,１２７,１５７…
ｎ−ＡｌＧａＡｓ電流ブロック層、８,３８,５８,７８,
９８,１２８,１５８…ｎ−ＧａＡｓ電流ブロック層、
９,３９,５９,７９,９９,１２９,１５９…ｐ−ＧａＡｓ
コンタクト層、１０…ｐ−ＡｌＧａＡｓエッチング防止
層、１１,４１,６１,８１,１０１,１３１,１６１…リッ
ジ部、１１ａ,４１ａ,６１ａ,８１ａ,１０１ｂ,１３１
ａ,１６１ａ…リッジ部の面方位出し側面、１１Ｌｓ,４
１Ｌｓ,６１Ｌｓ',８１Ｌｓ,１０１Ｌｓ,１３１Ｌｓ',
１６１Ｌｓ'…リッジ部の面方位出し側面、１２,４２,
６２,８２,１０２,１３２,１６２…ｐ電極、１３,４３,
６３,８３,１０３,１３３,１６３…ｎ電極。
基板、２,３２,５２,７２,９２,１２３,１５３…ｎ−Ａ
ｌＧａＡｓ第１クラッド層、３,３３,５３,７３,９３,
１２３,１５３…量子井戸活性層、４,３４,９４…ｐ−
ＡｌＧａＡｓ上クラッド層、４ａ,３４ａ,５４ａ,７４
ａ,９４ａ,１２４ａ,１５４ａ…ｐ−ＡｌＧａＡｓ第２
クラッド層、４ｂ,３４ｂ,５４ｂ,７４ｂ,９４ｂ,１２
４ｂ,１５４ｂ…ｐ−ＡｌＧａＡｓ第３クラッド層、５,
５５…ｐ−ＧａＡｓエッチングストップ層、５ａ,７５
ａ…ｐ−Ｉｎ０.５Ｇａ０.５Ｐエッチングストップ層、
６,３６,５６,７６,９６,１２６,１５６…ｐ−ＧａＡｓ
キャップ層、７,３７,５７,７７,９７,１２７,１５７…
ｎ−ＡｌＧａＡｓ電流ブロック層、８,３８,５８,７８,
９８,１２８,１５８…ｎ−ＧａＡｓ電流ブロック層、
９,３９,５９,７９,９９,１２９,１５９…ｐ−ＧａＡｓ
コンタクト層、１０…ｐ−ＡｌＧａＡｓエッチング防止
層、１１,４１,６１,８１,１０１,１３１,１６１…リッ
ジ部、１１ａ,４１ａ,６１ａ,８１ａ,１０１ｂ,１３１
ａ,１６１ａ…リッジ部の面方位出し側面、１１Ｌｓ,４
１Ｌｓ,６１Ｌｓ',８１Ｌｓ,１０１Ｌｓ,１３１Ｌｓ',
１６１Ｌｓ'…リッジ部の面方位出し側面、１２,４２,
６２,８２,１０２,１３２,１６２…ｐ電極、１３,４３,
６３,８３,１０３,１３３,１６３…ｎ電極。
Claims (14)
- 【請求項１】 第１導電型の半導体基板上に、少なくと
も第１導電型の第１クラッド層と、活性層と、第２導電
型の第２クラッド層と、共振器の長さ方向に延在するリ
ッジ部を構成する第２導電型の第３クラッド層および第
２導電型のキャップ層と、上記リッジ部の両脇に配置さ
れた電流ブロック層と、上記リッジ部の上に配置された
第２導電型コンタクト層とを備える半導体レーザ素子で
あって、 上記リッジ部は、側面の面方位出しが行われている０.
３μｍ厚以上の部分を含む上部を有し、 上記リッジ部が有する下部の側面と上記リッジ部の底面
とがなす角度と９０°との差が、上記リッジ部の上部の
側面と上記リッジ部の底面とがなす角度と９０°との差
よりも小さいことを特徴とする半導体レーザ素子。 - 【請求項２】 請求項１に記載の半導体レーザ素子にお
いて、 上記リッジ部の上記上部が、上記第２導電型のキャップ
層で構成されており、上記リッジ部の上記下部が、上記
第２導電型の第３クラッド層で構成されていることを特
徴とする半導体レーザ素子。 - 【請求項３】 請求項１または２に記載の半導体レーザ
素子において、 上記リッジ部の上記下部の側面と上記リッジ部の底面と
がなす角度が、７０°以上、かつ、９０゜以下であるこ
とを特徴とする半導体レーザ素子。 - 【請求項４】 第１導電型の半導体基板上に、少なくと
も、第１導電型の第１クラッド層と、活性層と、第２導
電型の第２クラッド層と、共振器の長さ方向に延在する
リッジ部を構成する第２導電型の第３クラッド層および
第２導電型のキャップ層と、上記リッジ部の両脇に配置
された電流ブロック層と、上記リッジ部の上に配置され
た第２導電型コンタクト層とを備える半導体レーザ素子
の製造方法であって、 上記リッジ部のうち、少なくとも上記活性層に近い下部
を、垂直異方性の強いドライエッチングによって形成
し、 上記リッジ部のうちの上部の側面の面方位出しを行った
後、上記電流ブロック層の結晶成長を行うことを特徴と
する半導体レーザ素子の製造方法。 - 【請求項５】 請求項４に記載の半導体レーザ素子の製
造方法において、 上記リッジ部の上記上部の側面の面方位出しを、面方位
選択性のある異方性エッチングによって行うことを特徴
とする半導体レーザ素子の製造方法。 - 【請求項６】 請求項４または５に記載の半導体レーザ
素子の製造方法において、 上記リッジ部の上記上部の側面の面方位を｛１１１｝面
にすることを特徴とする半導体レーザ素子の製造方法。 - 【請求項７】 請求項４乃至６のいずれか１つに記載の
半導体レーザ素子の製造方法において、 上記第３クラッド層がエッチングされることなく、上記
キャップ層のみがエッチングされる第１選択エッチング
によって、上記キャップ層の側面を面方位が出るまでエ
ッチングすることを特徴とする半導体レーザ素子の製造
方法。 - 【請求項８】 請求項７に記載の半導体レーザ素子の製
造方法において、上記ドライエッチングによって、上記
リッジ部を形成した後、上記ドライエッチングにおける
ドライエッチングマスクを残し、 このドライエッチングマスクを、上記キャップ層の側面
を上記第１選択エッチングする時に上記キャップ層の上
面を保護する保護マスクとして使用することを特徴とす
る半導体レーザ素子の製造方法。 - 【請求項９】 請求項７または８に記載の半導体レーザ
素子の製造方法において、 上記第３クラッド層を、Ａｌを構成元素とする化合物半
導体層とし、上記キャップ層を、Ａｌを構成元素としな
い化合物半導体層とし、 上記第３クラッド層の表面に生成される酸化膜と上記キ
ャップ層の表面に生成される酸化膜との相違によって、
上記第３クラッド層がエッチングされることなく、上記
キャップ層のみがエッチングされる組成選択性ドライエ
ッチングを行い、上記キャップ層の側面を面方位が出る
までエッチングすることを特徴とする半導体レーザ素子
の製造方法。 - 【請求項１０】 請求項９に記載の半導体レーザ素子の
製造方法において、 上記第３クラッド層と上記キャップ層の露出面の表面酸
化工程を行った後、上記第３クラッド層がエッチングさ
れることなく、上記キャップ層のみがエッチングされる
組成選択性ドライエッチングを行い、上記キャップ層の
側面を面方位が出るまでエッチングすることを特徴とす
る半導体レーザ素子の製造方法。 - 【請求項１１】 請求項７乃至１０のいずれか１つに記
載の半導体レーザ素子の製造方法において、 上記第２クラッド層と上記第３クラッド層との間にエッ
チングストップ層を形成し、 ドライエッチングによって、上記リッジ部を形成した
後、上記キャップ層の側面を第１選択エッチングするこ
とによって、上記キャップ層の側面の面方位出しを行
い、その後、エッチングストップ層までの第２選択エッ
チングを行うリッジ作製工程において、 上記第１選択エッチングによる上記キャップ層の側面の
面方位出しによって露出した上記第３クラッド層の上面
を、エッチング保護膜で被覆した後、エッチングストッ
プ層までの第２選択エッチング工程を行うことを特徴と
する半導体レーザ素子の製造方法。 - 【請求項１２】 請求項１１に記載の半導体レーザ素子
の製造方法において、 上記エッチング保護膜としてレジストを使用することを
特徴とする半導体レーザ素子の製造方法。 - 【請求項１３】 請求項７乃至１０のいずれか１つに記
載の半導体レーザ素子の製造方法において、 上記第２クラッド層と上記第３クラッド層との間にエッ
チングストップ層を形成し、 ドライエッチングによって、上記リッジ部を形成した
後、上記キャップ層の側面を第１選択エッチングするこ
とによって、上記キャップ層の側面の面方位出しを行
い、その後、エッチングストップ層までの第２選択エッ
チングを行うリッジ作製工程において、 上記第３クラッド層と上記キャップ層との間に、上記第
１選択エッチングおよび上記第２選択エッチングによっ
てエッチングされることのないエッチング防止層を形成
することを特徴とする半導体レーザ素子の製造方法。 - 【請求項１４】 請求項１３に記載の半導体レーザ素子
の製造方法において、 上記キャップ層をＧａＡｓ層とし、上記第２,第３クラ
ッド層をＡｌＸＧａ１ −ＸＡｓ(ｘ＝０.３５〜０.６)と
し、上記エッチングストップ層をＧａＡｓとし、上記エ
ッチング防止層を、ＡｌＸＧａ１−ＸＡｓ(ｘ＝０.１〜
０.３)層とし、 上記第１選択エッチングのエッチャントとして、クエン
酸と過酸化水素水と水の混合エッチャントを使用し、上
記第２選択エッチングのエッチャントとして、フッ化水
素酸を使用することを特徴とする半導体レーザ素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012763A JP2003218466A (ja) | 2002-01-22 | 2002-01-22 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012763A JP2003218466A (ja) | 2002-01-22 | 2002-01-22 | 半導体レーザ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218466A true JP2003218466A (ja) | 2003-07-31 |
Family
ID=27649883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012763A Pending JP2003218466A (ja) | 2002-01-22 | 2002-01-22 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218466A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235442A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体発光素子及びその製造方法 |
| JP2013153225A (ja) * | 2013-05-13 | 2013-08-08 | Ricoh Co Ltd | 面発光レーザアレイ |
| US8705585B2 (en) | 2006-08-23 | 2014-04-22 | Ricoh Company, Ltd. | Surface-emitting laser array, optical scanning device, and image forming device |
| JP7080414B1 (ja) * | 2021-06-17 | 2022-06-03 | 三菱電機株式会社 | 光半導体素子及びその製造方法 |
-
2002
- 2002-01-22 JP JP2002012763A patent/JP2003218466A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8705585B2 (en) | 2006-08-23 | 2014-04-22 | Ricoh Company, Ltd. | Surface-emitting laser array, optical scanning device, and image forming device |
| JP2008235442A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体発光素子及びその製造方法 |
| US8483252B2 (en) | 2007-03-19 | 2013-07-09 | Fujitsu Limited | Semiconductor light emitting device and fabrication method for semiconductor light emitting device |
| US8802468B2 (en) | 2007-03-19 | 2014-08-12 | Fujitsu Limited | Semiconductor light emitting device and fabrication method for semiconductor light emitting device |
| JP2013153225A (ja) * | 2013-05-13 | 2013-08-08 | Ricoh Co Ltd | 面発光レーザアレイ |
| JP7080414B1 (ja) * | 2021-06-17 | 2022-06-03 | 三菱電機株式会社 | 光半導体素子及びその製造方法 |
| WO2022264347A1 (ja) * | 2021-06-17 | 2022-12-22 | 三菱電機株式会社 | 光半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1437809B1 (en) | Compound semiconductor laser | |
| US5757835A (en) | Semiconductor laser device | |
| US20080240188A1 (en) | Semiconductor laser chip and method of formation thereof | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH08222815A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JPH08307013A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH07235722A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JP2001053384A (ja) | 半導体レーザ装置およびその製造方法 | |
| KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JPH09116222A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2003218466A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05259574A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2005005696A (ja) | リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子 | |
| US6671301B1 (en) | Semiconductor device and method for producing the same | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JPH01134985A (ja) | 半導体レーザ装置 | |
| KR100309958B1 (ko) | 반도체레이저의제조방법 | |
| JP2000232254A (ja) | 半導体レーザおよび半導体レーザの製造方法 | |
| JP2002134837A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3022351B2 (ja) | 光半導体装置及びその製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JP3908471B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2016127131A (ja) | 光半導体装置及びその製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 |