CN104992903A - 一种高质量栅极氧化层形成方法 - Google Patents

一种高质量栅极氧化层形成方法 Download PDF

Info

Publication number
CN104992903A
CN104992903A CN201510459295.3A CN201510459295A CN104992903A CN 104992903 A CN104992903 A CN 104992903A CN 201510459295 A CN201510459295 A CN 201510459295A CN 104992903 A CN104992903 A CN 104992903A
Authority
CN
China
Prior art keywords
temperature
wafer
layer
gate oxide
oxidation furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510459295.3A
Other languages
English (en)
Other versions
CN104992903B (zh
Inventor
雷通
张红伟
李芳�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510459295.3A priority Critical patent/CN104992903B/zh
Publication of CN104992903A publication Critical patent/CN104992903A/zh
Application granted granted Critical
Publication of CN104992903B publication Critical patent/CN104992903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提出一种高质量栅极氧化层的形成方法,该方法包括:提供已经完成浅沟槽隔离工艺的晶圆,将晶圆置于iCoNi反应腔以去除硅表面的原生氧化硅层,SiCoNi刻蚀反应过程中会在晶圆表面形成(NH4)2SiF6;在常温中,(NH4)2SiF6层将不会在SiCoNi反应腔中去除,而是将其保留以作为晶圆表面的保护层,以避免硅暴露再次形成原生氧化层;随后,将该晶圆置于氧化炉中,晶圆进入氧化炉之后,(NH4)2SiF6保护层在氧化炉升温过程中下分解挥发,如果继续升高氧化炉最高工艺温度至生长栅极氧化硅层所需的温度和工艺条件,开始栅极氧化硅层。因此,本发明提出的技术解决方法,能够避免栅极氧化硅形成之前的晶圆表面再一次形成原生氧化硅,提高栅极氧化层的质量,有利于产品性能的提高。

Description

一种高质量栅极氧化层形成方法
技术领域
本发明涉及半导体器件及加工制造领域,尤其涉及半导体集成电路制造领域中栅极氧化层形成技术以及SiCoN干刻工艺;更具体地说,涉及一种高质量栅极氧化层形成方法。
背景技术
栅氧化层形成是集成电路制造中非常关键的技术,直接影响器件的电性能及可靠性。目前主要通过热氧化的方式形成这层栅极氧化硅。至32nm以下,开始使用HK材料作为栅氧化层,例如氧化铪。栅氧化层生长之前,会对晶圆表面进行清洗,以去除表面的原生氧化硅层或前面制程残余的氧化硅层(衬垫氧化层或者原生氧化硅层)。这层原生氧化硅的质量很差,对器件的电性和可靠性都有不良影响。
目前主要通过湿法的方式去除这层氧化硅层,即稀释氢氟酸(DHF)去除表面的氧化硅。也可以使用SiCoNi制程。SiCoNi蚀刻技术通常用于金属沉积前的预清洗,其作用是去除表面的氧化硅,降低接触电阻。最大的特点是SiO2/Si的刻蚀选择比很高(大于20:1)而且,不会对衬底造成等离子损伤。
请参阅图1,图1为现有技术中SiCoNi反应腔的结构示意图。晶圆(Wafer)的基板(Pedestal)一般温度保持在30℃左右,Wafer上方的喷头(Showerhead)具有加热功能,温度保持在180℃左右。
请参阅图2,图2所示为SiCoNi蚀刻过程的反应过程示意图。如图2所示的6个图形,分别表示SiCoNi蚀刻过程的6个反应步骤:
步骤S01:在反应腔体中形成刻蚀剂的氛围;该氛围的反应过程如下:
步骤S02:在基架4上的晶圆在低温下刻蚀(所形成的刻蚀副产物为固态,会覆盖在表面阻挡进一步蚀刻);所述的低温通常为40℃,该氛围的反应过程如下:
NH4F+SiO2→(NH4)2SiF6(solid)+H2or
NH4F.HF+SiO2→(NH4)2SiF6(Solid)+H2O
步骤S03:将晶圆上升靠近高温喷头2(Showerhead);
步骤S04:泵3将在高温下分解挥发的副产物抽走;
步骤S05:进行退火处理1,被气化的副产物被抽走;其中,退火温度大于100℃;
步骤S06:晶圆降回到初始低温位置。
然而,不管是采用湿法还是采用SiCoNi工艺去除栅氧生长前的氧化硅,都面临一个很难解决的问题,就是去除这层氧化硅之后,到生长栅极氧化层之间这段时间里,原生氧化层还是会生长。目前只能通过严管排队时间(Q-time)去控制原生氧化硅层的厚度,以降低其影响。
发明内容
本发明的目的在于一种高质量栅极氧化层形成方法,能够防止栅氧生长前原生氧化层的形成,从而避免原生氧化层对器件的不良影响。
为实现上述目的,本发明的技术方案如下:
一种高质量栅极氧化层形成方法,包括如下步骤:
步骤S1:提供已形成浅沟槽隔离的晶圆,其中,所述晶圆的硅表面存在衬垫氧化层(pad ox)残余或者原生氧化硅层;
步骤S2:采用湿法或采用SiCoN干刻工艺在反应腔中对所述晶圆表面的pad ox残余或者原生氧化硅层进行刻蚀,刻蚀过程完成后在所述的晶圆表面形成有六氟硅酸氨副产品层;
步骤S3:将表面形成有所述六氟硅酸氨副产品层的所述晶圆在常温下置于热氧化炉的反应腔中,所述晶圆进入反应腔之后,逐步升高温度,当温度高于100℃时,在预定的温度时间段,保留预定的时间,以使所述六氟硅酸氨(NH4)2SiF6层转变为气态分解挥发;
步骤S4:随后继续升高氧化炉最高工艺温度至生长栅极氧化硅层所需的温度和工艺条件,开始生长栅极氧化硅层。
优选地,在所述步骤S3中,所述的预定的温度时间段范围为100℃~200℃。
优选地,所述的预定的温度时间段范围为180℃
优选地,在所述步骤S3中,所述的保留预定的时间10~40秒。
优选地,所述的保留预定的时间20秒。
优选地,在所述步骤S3中,所述工艺条件的反应腔体的气氛为N2和O2
优选地,所述步骤S2中具体包括如下步骤:
步骤S21:在反应腔体中形成刻蚀剂的氛围;该氛围的反应过程如下:
步骤S22:低温下刻蚀(所形成的刻蚀副产物为固态,会覆盖在表面阻挡进一步蚀刻);所述的低温通常为40℃,该氛围的反应过程如下:
从上述技术方案可以看出,本发明提出一种高质量栅极氧化层的形成方法,其通过提供已经完成浅沟槽隔离工艺的晶圆,将晶圆置于SiCoNi反应腔以去除硅表面的原生氧化硅层,SiCoNi刻蚀反应过程中会在晶圆表面形成(NH4)2SiF6,本发明关键的技术在于,(NH4)2SiF6层将不会在SiCoNi反应腔中去除,而是将其保留以作为晶圆表面的保护层,避免硅暴露再次形成原生氧化层。随后,将晶圆置于氧化炉中形成氧化硅;晶圆进入氧化炉之后,(NH4)2SiF6保护层在氧化炉升温过程中下分解挥发。因此,通过本发明提出的技术方法,能够避免栅极氧化硅形成之前晶圆表面原生氧化硅的形成,提高栅极氧化层的质量,有利于产品性能的提高。
附图说明
图1为现有技术中SiCoNi反应腔的结构示意图
图2所示为现有技术SiCoNi蚀刻过程的反应过程示意图
图3为本发明高质量栅极氧化层形成方法的流程示意图
图4为本发明高质量栅极氧化层形成方法的反应过程示意图
图5为氧化炉升温过程示意
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,本发明提出的技术解决方案是,与现有技术相同的是,使用SiCoNi的方式去除硅表面的原生氧化硅层或前面工艺所残余的氧化硅层,与现有技术不相同的是,其只需要SiCoNi工艺中的刻蚀步骤,而不需要用高温将硅表面的(NH4)2SiF6层挥发,而是保留这层(NH4)2SiF6,使其作为硅表面的保护层,防止原生氧化硅的形成。具有(NH4)2SiF6保护膜的晶圆到高温氧化炉之后,在氧化炉的升温过程中,(NH4)2SiF6就会完全分解挥发,所以不会影响后续栅极氧化硅薄膜的生长。通过采用本发明提出的方法,能够防止栅氧生长前原生氧化层的形成,避免原生氧化层对器件的不良影响。
请参阅图3和图4,图3为本发明高质量栅极氧化层形成方法的流程示意图;图4为本发明高质量栅极氧化层形成方法的反应过程示意图;图5为氧化炉升温过程示意。
如图3和图4所示,一种高质量栅极氧化层形成方法,包括如下步骤:
步骤S1:提供已形成浅沟槽隔离的晶圆,其中,该晶圆的硅表面存在pad ox残余或者原生氧化硅层。
步骤S2:采用湿法或采用SiCoN干刻工艺在反应腔中对晶圆表面的pad ox残余或者原生氧化硅层进行刻蚀,刻蚀过程完成后在晶圆表面形成有六氟硅酸氨((NH4)2SiF6层)副产品层。例如,采用SiCoNi蚀刻技术用于金属沉积前的预清洗,其作用是去除晶圆表面的pad ox残余或者原生氧化硅层,降低接触电阻。
具体地,在本发明的实施例中,步骤S2中具体包括如下步骤:
步骤S21:在反应腔体中形成刻蚀剂的氛围;该氛围的反应过程如下:
步骤S22:低温下刻蚀(所形成的刻蚀副产物为固态,会覆盖在表面阻挡进一步蚀刻);所述的低温通常为40℃,该氛围的反应过程如下:
晶圆表面的pad ox残余或者原生氧化硅层是去除了,但(NH4)2SiF6层对后续的栅极氧化硅层生长会有一定的抑制作用,这也是现有技术中着急去除的原因。
然而,在本发明的实施例中,(NH4)2SiF6层对后续的栅极氧化硅层生长会有一定的抑制作用并不是永远的,也就是说,在SiCoNi工艺中的刻蚀步骤后,不再立刻需要现有技术中用高温将硅表面的(NH4)2SiF6层挥发的步骤,(NH4)2SiF6层被暂时保留下来了。
本领域技术人员清楚,六氟硅酸氨是一种在常温下保持固态的物质,但是当温度大于100℃时,就开始转变为气态挥发。在本发明的实施例中,(NH4)2SiF6层将不会在SiCoNi反应腔中去除,而是将其保留在常温下作为晶圆表面的保护层,以避免硅暴露再次形成原生氧化层。随后,(NH4)2SiF6保护层在氧化炉升温过程(当温度大于100℃)中下分解挥发,而当氧化炉中升高到1000℃,置于氧化炉中晶圆其表面已没有六氟硅酸氨层,就可以生长高质量的栅极氧化硅层。具体地:步骤S3:将表面形成有六氟硅酸氨副产品层的晶圆在常温下置于热氧化炉的反应腔中,该晶圆进入反应腔之后,反应腔中的温度逐步升高,当温度高于100℃时,在预定的温度时间段,保留预定的时间,以使六氟硅酸氨层转变为气态分解挥发。
请参阅图5,图5为氧化炉升温过程示意。如图所示,该工艺条件的反应腔体的气氛围为N2和O2,预定的温度时间段范围为100℃~200℃,较佳地,预定的温度时间段范围为180℃;并且,步骤S3的保留预定的时间10~40秒,较佳地,保留预定的时间20秒。
在上述步骤S3中六氟硅酸氨层分解挥发完成后,接下来执行步骤S4:即随后继续升高氧化炉最高工艺温度至生长栅极氧化硅层所需的温度和工艺条件,就可以开始生长栅极氧化硅层。
综上所述,通过本发明提出的技术解决方法,能够避免在栅极氧化硅形成之前,晶圆表面还残留或形成有原生氧化硅,这样,可以极大地提高栅极氧化层的质量,从而达到提高产品性能的目的。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (7)

1.一种高质量栅极氧化层形成方法,其特征在于,包括如下步骤:
步骤S1:提供已形成浅沟槽隔离的晶圆,其中,所述晶圆的硅表面存在衬垫氧化层残余或者原生氧化硅层;
步骤S2:采用湿法或采用SiCoN干刻工艺在反应腔中对所述晶圆表面的衬垫氧化层残余或者原生氧化硅层进行刻蚀,刻蚀过程完成后在所述的晶圆表面形成有六氟硅酸氨副产品层;
步骤S3:将表面形成有所述六氟硅酸氨副产品层的所述晶圆在常温下置于热氧化炉的反应腔中,所述晶圆进入反应腔之后,逐步升高温度,当温度高于100℃时,在预定的温度时间段,保留预定的时间,以使所述六氟硅酸氨层转变为气态分解挥发;
步骤S4:随后继续升高氧化炉最高工艺温度至生长栅极氧化硅层所需的温度和工艺条件,开始生长栅极氧化硅层。
2.根据权利要求1中所述的方法,其特征在于,在所述步骤S3中,所述的预定的温度时间段范围为100℃~200℃。
3.根据权利要求2中所述的方法,其特征在于,所述的预定的温度时间段范围为180℃。
4.根据权利要求1中所述的方法,其特征在于,在所述步骤S3中,所述的保留预定的时间10~40秒。
5.根据权利要求4中所述的方法,其特征在于,所述的保留预定的时间20秒。
6.根据权利要求1中所述的方法,其特征在于,在所述步骤S3中,所述工艺条件的反应腔体的气氛为N2和O2
7.根据权利要求1中所述的方法,其特征在于,所述步骤S2中具体包括如下步骤:
步骤S21:在反应腔体中形成刻蚀剂的氛围;该氛围的反应过程如下:
步骤S22:低温下刻蚀(所形成的刻蚀副产物为固态,会覆盖在表面 阻挡进一步蚀刻);所述的低温通常为40℃,该氛围的反应过程如下:
CN201510459295.3A 2015-07-30 2015-07-30 一种高质量栅极氧化层形成方法 Active CN104992903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510459295.3A CN104992903B (zh) 2015-07-30 2015-07-30 一种高质量栅极氧化层形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510459295.3A CN104992903B (zh) 2015-07-30 2015-07-30 一种高质量栅极氧化层形成方法

Publications (2)

Publication Number Publication Date
CN104992903A true CN104992903A (zh) 2015-10-21
CN104992903B CN104992903B (zh) 2018-06-22

Family

ID=54304695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510459295.3A Active CN104992903B (zh) 2015-07-30 2015-07-30 一种高质量栅极氧化层形成方法

Country Status (1)

Country Link
CN (1) CN104992903B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336014A (zh) * 2018-04-12 2018-07-27 德淮半导体有限公司 在半导体材料层中形成沟槽隔离结构的方法
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN115332068A (zh) * 2022-09-16 2022-11-11 上海华力集成电路制造有限公司 半导体器件的制造方法
CN115881621A (zh) * 2023-01-10 2023-03-31 广州粤芯半导体技术有限公司 浅沟槽隔离结构及其制备方法、半导体结构和芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055832A (zh) * 2006-04-10 2007-10-17 株式会社瑞萨科技 半导体装置的制造方法
US20090263972A1 (en) * 2008-04-04 2009-10-22 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
CN103903971A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种提高栅氧化层质量的方法
CN103972161A (zh) * 2014-05-08 2014-08-06 上海华力微电子有限公司 一种用于硅通孔形貌修正的SiCoNi蚀刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055832A (zh) * 2006-04-10 2007-10-17 株式会社瑞萨科技 半导体装置的制造方法
US20090263972A1 (en) * 2008-04-04 2009-10-22 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
CN103903971A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种提高栅氧化层质量的方法
CN103972161A (zh) * 2014-05-08 2014-08-06 上海华力微电子有限公司 一种用于硅通孔形貌修正的SiCoNi蚀刻方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEREF KALEM ET AL.: "Synthesis of ammonium silicon fluoride cryptocrystals on silicon by dry etching", 《APPLIED SURFACE SCIENCE》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336014A (zh) * 2018-04-12 2018-07-27 德淮半导体有限公司 在半导体材料层中形成沟槽隔离结构的方法
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN115332068A (zh) * 2022-09-16 2022-11-11 上海华力集成电路制造有限公司 半导体器件的制造方法
CN115881621A (zh) * 2023-01-10 2023-03-31 广州粤芯半导体技术有限公司 浅沟槽隔离结构及其制备方法、半导体结构和芯片

Also Published As

Publication number Publication date
CN104992903B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
US9070635B2 (en) Removing method
JP4001866B2 (ja) 浅溝分離(sti)プロセス後のディボット形成を制限する方法
KR100674971B1 (ko) U자형 부유 게이트를 가지는 플래시 메모리 제조방법
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN104992903A (zh) 一种高质量栅极氧化层形成方法
JP5703590B2 (ja) 半導体装置の製造方法
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
JP4267659B2 (ja) フィン型電界効果トランジスタの製造方法
CN102569063B (zh) 半导体装置的制造方法
CN101980358B (zh) 隔离结构的制法
US20120309166A1 (en) Process for forming shallow trench isolation structure
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
US20130122684A1 (en) Semiconductor process for removing oxide layer
JP4946017B2 (ja) 半導体装置の製造方法
CN102832129B (zh) 一种半导体器件的制造方法
KR100780644B1 (ko) 핀트랜지스터의 제조 방법
CN105655398A (zh) 半导体结构及其形成方法
CN107919347B (zh) 鳍式电阻元件及半导体器件的形成方法
Kang et al. Study on the etching selectivity of oxide films in dry cleaning process with NF3 and H2O
US7157349B2 (en) Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material
CN108269739A (zh) 多晶硅栅极的形成方法
JP2010272798A (ja) 半導体装置の製造方法
CN101314852B (zh) 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法
JP2006108607A (ja) 半導体素子の絶縁膜形成方法
CN106910706B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180521

Address after: 201315 1060, room 1, 298 Cambridge East Road, Pudong New Area, Shanghai.

Applicant after: Shanghai Huali integrated circuit manufacturing Co. Ltd.

Address before: 201210 Gauss Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 568

Applicant before: Shanghai Hua Li Microelectronics Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant