CN102569063B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN102569063B CN102569063B CN201110416334.3A CN201110416334A CN102569063B CN 102569063 B CN102569063 B CN 102569063B CN 201110416334 A CN201110416334 A CN 201110416334A CN 102569063 B CN102569063 B CN 102569063B
- Authority
- CN
- China
- Prior art keywords
- film
- forms
- polysilicon film
- dielectric film
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000005247 gettering Methods 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 1
- 229910001385 heavy metal Inorganic materials 0.000 abstract 1
- 238000002161 passivation Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 239000000243 solution Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000003434 inspiratory effect Effects 0.000 description 7
- 230000003139 buffering effect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000029058 respiratory gaseous exchange Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体装置的制造方法。所述方法包括：在基板的第一面和第二面上形成第一绝缘膜；去除第二面上的第一绝缘膜；在第一面上的第一绝缘膜和第二面上形成多晶硅膜；在第一面和第二面上的多晶硅膜上形成第二绝缘膜；通过使用包含开口的掩模蚀刻第一面上的第二绝缘膜；去除第一面和第二面上的第二绝缘膜；以及去除第一面侧的多晶硅膜。所述方法还包括：在多晶硅膜形成步骤之后且在多晶硅膜去除步骤之前，形成保护第二面侧的多晶硅膜的钝化膜，使得第二面侧的多晶硅膜在多晶硅膜去除步骤中不被去除。本发明使得能够提高吸气效果，由此抑制由于诸如重金属杂质的金属杂质的污染所导致的半导体装置的性能劣化。
Description
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在半导体装置的制造过程中，诸如Fe(铁)或Ni(镍)的金属杂质常常混入要在其上形成半导体装置的硅基板中。如果金属杂质、特别是重金属杂质在硅基板中被电激活，则这使半导体装置的性能显著劣化。
日本专利公开No.7-7008的第0017-0020段公开了这样的方法：在基板1的两个面上形成硅氧化物膜2，通过蚀刻去除基板1的后面上的硅氧化物膜2，并且在基板1的前面和后面上分别形成硅氮化物膜3和60。直接形成于基板1的后面上的硅氮化物膜60用作去除金属杂质的吸气(gettering)用膜。日本专利公开No.7-7008的第0021-0024段公开了这样的方法：去除基板1的后面上形成的硅氧化物膜2，并且在基板1的前面和后面上分别形成多晶硅膜50和55。直接形成于基板1的后面上的多晶硅膜55用作去除金属杂质的吸气用膜。日本专利公开No.7-7008中公开的上述两种方法采用了这样的技术：在半导体装置制造步骤期间(通过所谓的在线(inline)工艺)在基板的后面上形成吸气膜，从而在不增加复杂步骤的情况下对重金属杂质进行吸气(第0020段和第0024段)。
当根据日本专利公开No.7-7008中公开的制造方法形成诸如STI(浅沟槽隔离)的隔离时，在基板的后面上作为吸气膜形成的多晶硅膜可被立即去除。当在基板的后面上作为吸气膜形成的多晶硅膜被立即去除时，不能获得充分的吸气效果。
发明内容
本发明提供有利于提高吸气效果的技术。
本发明的第一方面提供一种制造半导体装置的方法，所述方法包括：第一绝缘膜形成步骤，在半导体基板的第一面和第二面上形成第一绝缘膜；第一绝缘膜去除步骤，去除第二面侧的第一绝缘膜；多晶硅膜形成步骤，在第一面侧的第一绝缘膜和半导体基板的第二面上形成多晶硅膜；第二绝缘膜形成步骤，在第一面侧和第二面侧的多晶硅膜上形成第二绝缘膜；形成隔离的隔离形成步骤，隔离形成步骤包括通过使用包含开口的掩模蚀刻第一面侧的第二绝缘膜的处理，其中，隔离由开口限定并且形成在半导体基板的第一面中；第二绝缘膜去除步骤，在隔离形成步骤之后去除第一面侧和第二面侧的第二绝缘膜；以及多晶硅膜去除步骤，去除第一面和第二面中的第一面侧的多晶硅膜，其中，所述方法还包括：钝化膜形成步骤，在多晶硅膜形成步骤之后且在多晶硅膜去除步骤之前，形成保护第二面侧的多晶硅膜的钝化膜，使得第二面侧的多晶硅膜在多晶硅膜去除步骤中不被去除。
本发明的第二方面提供一种制造半导体装置的方法，所述方法包括：制备具有第一面和第二面的半导体基板的步骤，其中，从第一面起以第一绝缘膜、多晶硅膜和第二绝缘膜的次序在第一面上形成第一绝缘膜、多晶硅膜和第二绝缘膜，并且，从第二面起以多晶硅膜和第二绝缘膜的次序在第二面上形成多晶硅膜和第二绝缘膜；形成隔离的隔离形成步骤，隔离形成步骤包括通过使用包含开口的掩模蚀刻第一面侧的第二绝缘膜的处理，其中，隔离由开口限定并且形成在半导体基板的第一面中；第二绝缘膜去除步骤，在隔离形成步骤之后去除第一面侧和第二面侧的第二绝缘膜；以及多晶硅膜去除步骤，去除第一面侧的多晶硅膜。
从参照附图对示例性实施例的以下描述，本发明的进一步的特征将变得明显。
附图说明
图1A至1L是示出根据第一实施例的半导体装置的制造方法中的步骤的截面图；
图2A至2K是示出根据比较例的半导体装置的制造方法中的步骤的截面图；
图3A至3I是示出根据第二实施例的半导体装置的制造方法中的步骤的截面图；以及
图4A至4L是示出根据第三实施例的半导体装置的制造方法中的步骤的截面图。
具体实施方式
在描述根据本发明的实施例之前，将参照图2A至2K作为比较例描述在应用日本专利公开No.7-7008中公开的技术时通过使用STI(浅沟槽隔离)方法的在线工艺在基板的后面上形成吸气膜的方法。首先，在图2A所示的步骤中，通过例如热氧化方法在硅基板101的第一面(前面)1011和第二面(后面)1012上形成硅氧化物膜102。接下来，在图2B所示的步骤中，通过蚀刻去除硅基板101的第一面1011和第二面1012中的第二面1012上的硅氧化物膜102。在图2C所示的步骤中，通过例如热CVD方法，在第一面1011侧的硅氧化物膜102以及硅基板101的第二面1012上形成多晶硅膜103。在第二面1012侧形成的多晶硅膜103直接在硅基板101的第二面1012上形成，并且在随后步骤中用作吸气膜。
在图2D所示的步骤中，在第一面1011侧和第二面1012侧的多晶硅膜103上形成硅氮化物膜104。在图2E所示的步骤中，通过光刻和干蚀刻在硅基板101中形成沟槽105。在图2F所示的步骤中，通过例如HDP(高密度等离子体)方法，形成硅氧化物(绝缘体)106，使得用硅氧化物106充分地填充沟槽105。在图2G所示的步骤中，通过利用CMP(化学机械抛光)方法抛光硅氧化物106直到露出硅氮化物膜104，形成隔离106′。
在图2H所示的步骤中，为了去除硅氮化物膜104的表面上的薄氧化物膜，通过使用诸如HF(氢氟酸)溶液的化学溶液执行湿蚀刻。通过该步骤，填充沟槽105的隔离106′的表面被轻微地蚀刻。在图2I所示的步骤中，通过使用热磷酸的湿蚀刻去除第一面1011侧和第二面1012侧的硅氮化物膜104。在图2J所示的步骤中，为了去除第一面1011侧的多晶硅膜103的表面上的薄氧化物膜，通过使用诸如HF溶液的化学溶液执行湿蚀刻。通过该步骤，填充沟槽105的隔离106′的表面被轻微地蚀刻。在图2K所示的步骤中，通过使用例如碱溶液的湿蚀刻去除多晶硅膜103。在该步骤中，第一面1011侧和第二面1012侧的多晶硅膜103均被去除。
如上所述，在图2A至2K所示的比较例中，由于作为吸气膜在第二面1012侧形成的多晶硅膜103在图2K所示的步骤中被去除，因此不能获得充分的吸气效果。
注意，这种问题不限于STI工艺，而在多晶缓冲(polybuffer)LOCOS方法中也可遇到。在多晶缓冲LOCOS方法中，在硅基板上依次形成硅氧化物膜、多晶硅膜和硅氮化物膜。然后，在硅氮化物膜中形成开口，以通过开口氧化多晶硅膜和硅基板的表面，由此形成隔离氧化物膜。日本专利公开No.3-187224例如描述了多晶缓冲LOCOS方法的细节。
将参照图1A至1L描述根据本发明的半导体装置的制造方法的第一实施例。首先，在图1A所示的步骤(第一绝缘膜形成步骤)中，在硅基板(半导体基板)101的第一面1011和第二面1012上形成硅氧化物膜(第一绝缘膜)102。可以通过使用氧化炉在氧化气氛中在落入800℃至1000℃的范围内的温度形成硅氧化物膜102。硅氧化物膜102可形成为具有落入例如(埃)至的范围内的厚度。
在图1B所示的步骤(第一绝缘膜去除步骤)中，硅基板101的第二面1012侧的硅氧化物膜102被去除，以露出硅基板101的第二面1012。注意，可通过仅湿蚀刻第一面1011和第二面1012中的第二面1012侧，去除仅仅第二面1012侧的硅氧化物膜102。更具体而言，可通过使用例如片材馈送(sheet-fed)清洁装置在室温利用HF溶液(稀释比：约100∶1)仅处理第二面1012侧，去除仅仅第二面1012侧的硅氧化物膜102。
在图1C所示的步骤(多晶硅膜形成步骤)中，在硅基板101的第一面1011侧的硅氧化物膜102以及硅基板101的第二面1012上形成多晶硅膜103。注意，多晶硅膜103被形成为与第二面1012接触。可通过使用例如低压热化学气相沉积装置在SiH4气体气氛中在落入10Pa至150Pa的范围内的压力和落入530℃至650℃的范围内的温度形成多晶硅膜103。多晶硅膜103可被形成为具有落入例如至的范围内的厚度。
在图1D所示的步骤(钝化膜形成步骤)中，在第一面1011侧和第二面1012侧的多晶硅膜103上形成硅氧化物膜(钝化膜)201。可以通过使用例如氧化炉在氧化气氛中在落入800℃至1000℃的范围内的温度形成硅氧化物膜201。硅氧化物膜201可被形成为具有落入例如至的范围内的厚度。可使用例如用于形成硅氧化物膜的低压热化学气相沉积装置形成硅氧化物膜201。硅氧化物膜201用作保护多晶硅膜103的钝化膜。
在图1E所示的步骤(第二绝缘膜形成步骤)中，在第一面1011侧和第二面1012侧的多晶硅膜103上形成的硅氧化物膜201上形成硅氮化物膜(第二绝缘膜)104。可通过使用例如低压热化学气相沉积装置在SiH2Cl2和NH3的混合气体气氛中在落入10Pa至150Pa的范围内的压力和落入650℃至850℃的范围内的温度形成硅氮化物膜104。硅氮化物膜104可被形成为具有落入例如至的范围内的厚度。可通过制备已经受上述的一系列步骤的硅基板，执行以下的步骤。
在图1F至1H所示的隔离形成步骤中，在硅基板101的第一面1011中形成隔离106′。隔离形成步骤包括通过使用诸如具有开口OP的抗蚀剂图案的掩模M蚀刻第一面1011侧的硅氮化物膜104的处理。在该步骤中，在硅基板101的第一面1011中形成隔离106′，其中，通过开口OP限定隔离106′。更具体而言，在图1F所示的步骤中，在硅氮化物膜104上形成诸如抗蚀剂图案的掩模M。然后，通过在掩模M中形成的开OP蚀刻第一面1011侧的硅氮化物膜104、硅氧化物膜201、多晶硅膜103和硅氧化物膜102，并且，硅基板101被进一步蚀刻。因此，在硅基板101的第一面1011中形成沟槽105。可通过例如干蚀刻方法进行该蚀刻。更具体而言，可通过使用诸如CF4气体的氟碳(fluorocarbon)气体的RIE(反应离子蚀刻)方法进行该蚀刻。沟槽105的深度可被确定为落入例如至的范围内。在图1G所示的步骤中，在沟槽105的内部和基板的表面上(即，硅氧化物膜201的表面上)形成硅氧化物(绝缘体)106。可通过使用例如Ar、O2和SiH4的混合气体作为处理气体在落入300℃至500℃的范围内的温度通过使用HDP(高密度等离子体)化学气相沉积装置形成硅氧化物106。硅氧化物106可被形成为具有落入例如至 的范围内的厚度。在图1H所示的步骤中，通过蚀刻和CMP(化学机械抛光)方法去除和抛光硅氧化物106。在该步骤中，露出硅氮化物膜104的表面，而完整地留下沟槽105内的硅氧化物作为隔离106′。可通过使用基于硅石(silica)的浆料或基于二氧化铈的浆料以及以落入50rpm至100rpm的范围内的速度旋转并且以落入100hPa至300hPa的范围内的压力被加压的研磨布，执行该CMP方法。图1F至1H所示的隔离形成步骤被称为STI(浅沟槽隔离)方法。
替代图1F至1H所示的隔离形成步骤，可以执行另一隔离形成步骤。该另一隔离形成步骤包括通过使用具有开OP的掩模蚀刻第一面1011侧的硅氮化物膜104的处理。在该步骤中，在硅基板101的第一面1011中形成隔离106′，其中，通过开OP限定隔离106′。在这一方面中，该另一隔离形成步骤与图1F至1H所示的隔离形成步骤是共同的。但是，在该另一隔离形成步骤中，硅氮化物膜104被蚀刻以形成开口部分(氧化开口部分)，从而通过开口部分使第一面1011侧的多晶硅膜103氧化并且使硅基板101的第一面1011部分地氧化。在这一方面中，该另一隔离形成步骤与图1F至1H所示的隔离形成步骤不同。该另一隔离形成步骤被称为多晶缓冲LOCOS方法。
在图1I所示的步骤中，沟槽105内的硅氧化物、即隔离106′的厚度被调整。可通过例如湿蚀刻方法执行该处理。更具体而言，可通过使用例如分批型湿站(batch-type wet station)在室温通过HF溶液(稀释比：约100∶1)执行该处理。
在图1J所示的步骤(第二绝缘膜去除步骤)中，去除第一面1011侧和第二面1012侧的硅氮化物膜(第二绝缘膜)104。第一面1011侧和第二面1012侧的硅氧化物膜201被露出。可通过例如湿蚀刻方法去除硅氮化物膜104。更具体而言，可通过使用例如分批型湿站通过被调整在落入150℃至170℃的范围内的温度的磷酸溶液去除硅氮化物膜104。
在图1K所示的步骤中，硅基板101的第一面1011侧的硅氧化物膜201被去除，以露出第一面1011侧的多晶硅膜103。可通过例如湿蚀刻方法去除硅氧化物膜201。更具体而言，可通过使用例如片材馈送清洁装置在室温通过HF溶液(稀释比：约100∶1)去除硅氧化物膜201。在该步骤之后，多晶硅膜103在第一面1011侧被露出，而硅氧化物膜201在第二面1012侧被露出。注意，像图1I所示的步骤那样，图1K所示的步骤也意在调整隔离106′的厚度。
在图1L所示的步骤(多晶硅膜去除步骤)中，第一面1011和第二面1012中的第一面1011侧的多晶硅膜103被去除。此时，第二面1012侧的硅氧化物膜201用作保护第二面1012侧的多晶硅膜103的钝化膜。可通过例如使用碱化学溶液的湿蚀刻方法去除多晶硅膜103。更具体而言，可通过使用例如分批型湿站在落入50℃至100℃的范围内的温度通过作为处理溶液的氨/过氧化氢/纯水的混合溶液去除多晶硅膜103。在这样的条件下，可以在多晶硅膜103和硅氧化物膜201之间获得高的蚀刻选择性。
通过上述的步骤，完成了隔离形成处理。然后，通过根据任意的方法形成诸如晶体管的元件，可以完成半导体装置。
在比较例中，去除了作为吸气膜在第二面1012侧形成的多晶硅膜103，由此使得不能获得充分的吸气效果。与此相对，根据第一实施例，可以在不增加复杂步骤的情况下在基板101的第二面1012上保留多晶硅膜103。这使得能够提高吸气效果，由此抑制由于诸如重金属杂质的金属杂质的污染所导致的半导体装置的性能劣化。
以下将参照图1A至1F以及图3A至3I描述根据本发明的半导体装置的制造方法的第二实施例。在第二实施例中，图1A至1D所示的步骤与第一实施例中的那些相同，并且，在图1D所示的步骤之后执行图3A所示的步骤。这里将不描述图1A至1D所示的步骤。
在图1D所示的步骤之后执行的图3A所示的步骤中，去除第一面1011和第二面1012中的第一面1011侧的硅氧化物膜(钝化膜)201。因此，第一面1011侧的多晶硅膜103被露出。可通过例如湿蚀刻方法去除第一面1011侧的硅氧化物膜201。更具体而言，可通过使用例如片材馈送清洁装置在室温通过HF溶液(稀释比：约100∶1)去除第一面1011侧的硅氧化物膜201。通过图3A所示的步骤，可以获得多晶硅膜103在第一面1011侧露出且硅氧化物膜201在第二面1012侧露出的基板。
在图3B所示的步骤(第二绝缘膜形成步骤)中，在第一面1011侧和第二面1012侧的多晶硅膜103上形成硅氮化物膜(第二绝缘膜)104。注意，在第一面1011侧，在多晶硅膜103上直接形成硅氮化物膜104，并且，在第二面1012侧，在形成于多晶硅膜103上的硅氧化物膜201上形成硅氮化物膜104。形成硅氮化物膜104的条件可与图1E所示的步骤中的条件相同。
在图3C至3E所示的隔离形成步骤中，在硅基板101的第一面1011上形成隔离106′。该步骤包括通过使用诸如具有开OP的抗蚀剂图案的掩模M蚀刻第一面1011侧的硅氮化物膜104的处理。在该步骤中，在硅基板101的第一面1011中形成隔离106′，其中，通过开口OP限定隔离106′。更具体而言，在图3C所示的步骤中，在硅氮化物膜104上形成诸如抗蚀剂图案的掩模M。然后，通过在掩模M中形成的开口OP蚀刻第一面1011侧的硅氮化物膜104、多晶硅膜103和硅氧化物膜102，并且，进一步蚀刻硅基板101。因此，在硅基板101的第一面1011中形成沟槽105。形成沟槽105的条件可与图1F所示的步骤中的条件相同。图3D和图3E所示的步骤分别与图1G和图1H所示的步骤相同。
接下来执行的图3F和图3G所示的步骤分别与图1I和图1J所示的步骤相同。在图3H所示的步骤中，沟槽105内的硅氧化物、即隔离106′的厚度被调整。可通过例如湿蚀刻方法执行该处理。更具体而言，可通过使用例如分批型湿站在室温通过HF溶液(稀释比：约100∶1)仅在第一面1011侧执行该处理。
接下来执行的图3I所示的步骤(多晶硅膜去除步骤)与图1L所示的步骤相同。在该步骤中，去除第一面1011和第二面1012中的第一面1011侧的多晶硅膜103。此时，第二面1012侧的硅氧化物膜201用作保护第二面1012侧的多晶硅膜103的钝化膜。
通过上述的步骤，完成了隔离形成处理。然后，通过根据任意的方法形成诸如晶体管的元件，可以完成半导体装置。
如上所述，根据第二实施例，可以在不增加复杂步骤的情况下在基板101的第二面1012上保留多晶硅膜103。这使得能够提高吸气效果，由此抑制由于诸如重金属杂质的金属杂质的污染所导致的半导体装置的性能劣化。
以下将参照图4A至4L描述根据本发明的半导体装置的制造方法的第三实施例。图4A至4C所示的步骤分别与图1A至1C所示的步骤相同。
在接着图4C所示的步骤执行的图4D所示的步骤(第二绝缘膜形成步骤)中，在第一面1011侧和第二面1012侧的多晶硅膜103上形成硅氮化物膜(第二绝缘膜)104。注意，在第三实施例中，在第一面1011侧和第二面1012侧的多晶硅膜103上直接形成硅氮化物膜104。形成硅氮化物膜104的条件可与图1E所示的步骤中的条件相同。
接下来执行的图4E至4H所示的步骤分别与图1F至1I所示的步骤相同。在接下来执行的图4I所示的步骤中，在硅基板101的第一面1011侧和第二面1012侧形成的硅氮化物膜104被去除，以露出多晶硅膜103。去除硅氮化物膜104的条件可与图1J所示的步骤中的条件相同。
在图4J所示的步骤中，在硅基板101的第一面1011侧和第二面1012侧的多晶硅膜103上形成硅氧化物膜(钝化膜)201。形成硅氧化物膜201的条件可与图1D所示的步骤中的条件相同。在图4K所示的步骤中，硅基板101的第一面1011和第二面1012中的第一面1011侧的硅氧化物膜201被去除，以仅在第一面1011侧露出多晶硅膜103。去除硅氧化物膜201的条件可与图1K所示的步骤中的条件相同。
接下来执行的图4L所示的步骤(多晶硅膜去除步骤)与图1L所示的步骤相同。在该步骤中，第一面1011和第二面1012中的第一面1011侧的多晶硅膜103被去除。此时，第二面1012侧的硅氧化物膜201用作保护第二面1012侧的多晶硅膜103的钝化膜。
通过上述的步骤，完成了隔离形成处理。然后，通过根据任意的方法形成诸如晶体管的元件，可以完成半导体装置。
如上所述，根据第三实施例，可以在不增加复杂步骤的情况下在基板101的第二面1012上保留多晶硅膜103。这使得能够提高吸气效果，由此抑制由于诸如重金属杂质的金属杂质的污染所导致的半导体装置的性能劣化。注意，根据本发明的隔离既不限于STI方法，也不限于多晶缓冲LOCOS方法，而是也适用于MESA方法和EDI方法。
虽然已参照示例性实施例描述了本发明，但要理解，本发明不限于公开的示例性实施例。所附的权利要求的范围要被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。
Claims (7)
1.一种制造半导体装置的方法，所述方法包括：
第一绝缘膜形成步骤，在半导体基板的第一面和第二面上形成第一绝缘膜；
第一绝缘膜去除步骤，去除第二面侧的第一绝缘膜；
多晶硅膜形成步骤，在第一面侧的第一绝缘膜和半导体基板的第二面上形成多晶硅膜；
第二绝缘膜形成步骤，在第一面侧和第二面侧的多晶硅膜上形成第二绝缘膜；
形成隔离的隔离形成步骤，隔离形成步骤包括通过使用包含开口的掩模蚀刻第一面侧的第二绝缘膜的处理，其中，隔离由开口限定并且形成在半导体基板的第一面中；
第二绝缘膜去除步骤，在隔离形成步骤之后去除第一面侧和第二面侧的第二绝缘膜；以及
多晶硅膜去除步骤，去除第一面和第二面中的第一面侧的多晶硅膜，
其中，所述方法还包括：
钝化膜形成步骤，在多晶硅膜形成步骤之后且在多晶硅膜去除步骤之前，形成保护第二面侧的多晶硅膜的钝化膜，使得第二面侧的多晶硅膜在多晶硅膜去除步骤中不被去除。
2.根据权利要求1的方法，其中，隔离形成步骤包括以下步骤：
通过使用掩模在半导体基板的第一面中形成沟槽；以及
用绝缘体填充沟槽。
3.根据权利要求1的方法，其中，隔离形成步骤包括以下步骤：通过使用掩模在第二绝缘膜中形成开口部分，以通过开口部分使第一面侧的多晶硅膜氧化并且使半导体基板的第一面部分地氧化。
4.根据权利要求1的方法，其中，在多晶硅膜形成步骤之后且在第二绝缘膜形成步骤之前执行钝化膜形成步骤。
5.根据权利要求1的方法，其中，在第二绝缘膜形成步骤之后且在多晶硅膜去除步骤之前执行钝化膜形成步骤。
6.根据权利要求1的方法，其中，第一绝缘膜包含硅氧化物膜，并且，第二绝缘膜包含硅氮化物膜。
7.一种制造半导体装置的方法，所述方法包括：
制备具有第一面和第二面的半导体基板的步骤，其中，从第一面起以第一绝缘膜、多晶硅膜和第二绝缘膜的次序在第一面上形成第一绝缘膜、多晶硅膜和第二绝缘膜，并且，从第二面起以多晶硅膜和第二绝缘膜的次序在第二面上形成多晶硅膜和第二绝缘膜；
形成隔离的隔离形成步骤，隔离形成步骤包括通过使用包含开口的掩模蚀刻第一面侧的第二绝缘膜的处理，其中，隔离由开口限定并且形成在半导体基板的第一面中；
第二绝缘膜去除步骤，在隔离形成步骤之后去除第一面侧和第二面侧的第二绝缘膜；以及
多晶硅膜去除步骤，去除第一面侧的多晶硅膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010278395A JP5882579B2 (ja) | 2010-12-14 | 2010-12-14 | 半導体装置の製造方法 |
| JP2010-278395 | 2010-12-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569063A CN102569063A (zh) | 2012-07-11 |
| CN102569063B true CN102569063B (zh) | 2014-07-16 |
Family
ID=46199788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110416334.3A Expired - Fee Related CN102569063B (zh) | 2010-12-14 | 2011-12-14 | 半导体装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8426291B2 (zh) |
| JP (1) | JP5882579B2 (zh) |
| CN (1) | CN102569063B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104285285B (zh) * | 2012-08-22 | 2017-03-01 | 富士电机株式会社 | 半导体装置的制造方法 |
| JP2016009730A (ja) * | 2014-06-23 | 2016-01-18 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6676365B2 (ja) | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
| US9852912B1 (en) * | 2016-09-20 | 2017-12-26 | United Microelectronics Corp. | Method of manufacturing semiconductor device for reducing grain size of polysilicon |
| DE102016121680B4 (de) * | 2016-11-11 | 2024-05-29 | Infineon Technologies Ag | Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063113A (en) * | 1988-07-28 | 1991-11-05 | Fujitsu Limited | Substrate having semiconductor-on-insulator structure with gettering sites and production method thereof |
| JPH077008A (ja) * | 1993-06-18 | 1995-01-10 | Rohm Co Ltd | 半導体装置製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446937A (en) * | 1987-08-15 | 1989-02-21 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| JP2689004B2 (ja) | 1989-12-15 | 1997-12-10 | 三菱電機株式会社 | 半導体装置 |
| JPH0414836A (ja) * | 1990-05-08 | 1992-01-20 | Nec Corp | Ｓｉ基板 |
| JPH05235004A (ja) * | 1992-02-24 | 1993-09-10 | Sony Corp | 半導体基板の製造方法 |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP3279234B2 (ja) | 1997-10-27 | 2002-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| US6333519B1 (en) | 1998-08-12 | 2001-12-25 | Canon Kabushiki Kaisha | Semiconductor apparatus process for production thereof and liquid crystal apparatus |
| JP2010040638A (ja) | 2008-08-01 | 2010-02-18 | Sumco Corp | Ｓｏｉ基板の製造方法 |
-
2010
- 2010-12-14 JP JP2010278395A patent/JP5882579B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-30 US US13/307,759 patent/US8426291B2/en not_active Expired - Fee Related
- 2011-12-14 CN CN201110416334.3A patent/CN102569063B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063113A (en) * | 1988-07-28 | 1991-11-05 | Fujitsu Limited | Substrate having semiconductor-on-insulator structure with gettering sites and production method thereof |
| JPH077008A (ja) * | 1993-06-18 | 1995-01-10 | Rohm Co Ltd | 半導体装置製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5882579B2 (ja) | 2016-03-09 |
| US20120149170A1 (en) | 2012-06-14 |
| JP2012129312A (ja) | 2012-07-05 |
| CN102569063A (zh) | 2012-07-11 |
| US8426291B2 (en) | 2013-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569063B (zh) | 半导体装置的制造方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN101024882B (zh) | 硅表面清洁溶液以及用其制造半导体器件的方法 | |
| US5851900A (en) | Method of manufacturing a shallow trench isolation for a semiconductor device | |
| KR20130024691A (ko) | 향상된 반도체 채널 기판 물질을 위한 방법 및 구조 | |
| JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
| CN104576503B (zh) | 一种制作半导体器件的方法 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| US20080305609A1 (en) | Method for forming a seamless shallow trench isolation | |
| US20120309166A1 (en) | Process for forming shallow trench isolation structure | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| CN104992903A (zh) | 一种高质量栅极氧化层形成方法 | |
| US20040048442A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| JP4946017B2 (ja) | 半導体装置の製造方法 | |
| JP4182177B2 (ja) | 半導体装置の製造方法 | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN101359615A (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| CN101314852B (zh) | 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法 | |
| CN108962971A (zh) | 一种半导体结构及其形成方法 | |
| TWI811425B (zh) | 半導體結構的製造方法 | |
| CN114388358B (zh) | 半导体器件的制造方法 | |
| WO2023226106A1 (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140716 Termination date: 20201214 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |