DE102016121680B4 - Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung - Google Patents

Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102016121680B4
DE102016121680B4 DE102016121680.1A DE102016121680A DE102016121680B4 DE 102016121680 B4 DE102016121680 B4 DE 102016121680B4 DE 102016121680 A DE102016121680 A DE 102016121680A DE 102016121680 B4 DE102016121680 B4 DE 102016121680B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
barrier layer
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016121680.1A
Other languages
English (en)
Other versions
DE102016121680A1 (de
Inventor
Francisco Javier Santos Rodriguez
Hans-Joachim Schulze
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016121680.1A priority Critical patent/DE102016121680B4/de
Priority to US15/808,561 priority patent/US10833218B2/en
Priority to CN201711098619.0A priority patent/CN108074995B/zh
Publication of DE102016121680A1 publication Critical patent/DE102016121680A1/de
Priority to US16/986,729 priority patent/US11239384B2/en
Application granted granted Critical
Publication of DE102016121680B4 publication Critical patent/DE102016121680B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zum Herstellen von Halbleiterwafern, umfassend:Schneiden eines Halbleiter-Ingots (800), wobei eine Halbleiterscheibe (850) mit einer vorderseitigen Oberfläche (851) und einer zur vorderseitigen Oberfläche (851) parallelen rückseitigen Oberfläche (852) ausgebildet wird;Ausbilden einer Passivierungsschicht (812) direkt auf der vorderseitigen Oberfläche (851); undAusbilden einer Sperrschicht (822) aus einem ternären Übergangsmetallnitrid und/oder einem ternären Übergangsmetallcarbid direkt auf der rückseitigen Oberfläche (852) oder auf einer Zusatzschicht (821) aus polykristallinem Silizium, die direkt auf der rückseitigen Oberfläche (852) ausgebildet ist.

Description

  • HINTERGRUND
  • Verunreinigungen, die in Halbleitervorrichtungen während einer Herstellung unabsichtlich eingeführt werden, haben einen nachteiligen Einfluss auf die Funktionalität und Zuverlässigkeit von Vorrichtungen. Getter-Techniken zielen darauf ab, Verunreinigungen von Gebieten mit aktiven Vorrichtungen der Halbleitervorrichtung fernzuhalten, indem geeignete Sammelstellen für die Verunreinigungen in Gebieten ohne Vorrichtungen vorgesehen werden. Beispielsweise bildet in Czochralski-Silizium übersättigter Sauerstoff Sammelstellen in dem Hauptteil von Halbleiterwafern, aus denen Halbleitervorrichtungen geschaffen werden. Sandstrahlen, PBS (Polysilicon Back Sealing), Beschädigung mittels Laser und andere Verfahren können Getter-Stellen auf der Rückseite der Halbleiterwafer bilden. Eine Getter-Effizienz von PBS hängt typischerweise von der Korngrö-ße sowie Abscheidungsbedingungen ab und verschlechtert sich mit der Zeit im Rahmen von Wärmebehandlungen und einer Oxidation.
  • Die Druckschrift WO 2010/ 123 974 A beschreibt einen kristallinen Siliziumwafer, dessen erste Seite eine elektrisch passivierende Interface-Schicht ist. Das Material der Interface-Schicht kann Siliziumoxid, Siliziumnitrid, intrinsisches amorphes Silizium, intrinsisches polykristallines Silizium, Aluminiumoxid, Aluminiumnitrid, Phosphornitrid oder Titannitrid sein. Auf der gegenüberliegenden Seite des Siliziumwafers ist eine elektrisch passivierende Interfaceschicht ausgebildet, die aus Siliziumoxid, Siliziumnitrid, intrinsisch amorphem Silizium, intrinsisch polykristallinem Silizium, Aluminiumoxid, Aluminiumnitrid, Phosphornitrid oder Titannitrid bestehen kann. Auf de dem Siliziumwafer gegenüberliegenden Seite der elektrisch passivierenden Interface-Schicht ist eine elektrisch passivierende und leitfähige Schicht ausgebildet, die aus p-dotiertem Siliziumcarbid, p-dotiertem amorphem oder polykristallinem Silizium, p-dotiertem amorphem Kohlenstoff oder polykristallinem diamantähnlichem Kohlenstoff bestehen kann.
  • In der Druckschrift US 2010 / 0 105 190 A1 wird auf einem p-dotierten Siliziumwafer eine mit Phosphor dotierte, amorphe SiC-Schicht ausgebildet. Danach wird der Siliziumwafer einer Wärmebehandlung bei 600 bis 1200 Grad Celsius unterzogen, wobei Phosphoratome aus der SiC-Schicht in den Siliziumwafer diffundieren. Solche Phosphoratome, die tief diffundieren, wirken dort als Getterstellen für metallische Verunreinigungen. Solche Phosphoratome, die bis an und nahe der Grenzfläche zwischen SiC-Schicht und Siliziumwafer diffundieren, bilden hochdotierte Emittergebiete.
  • Die Druckschrift WO 2012/ 054 426 A2 beschreibt einen Wafer mit einer ersten und einer gegenüberliegenden zweiten Oberfläche. Auf Seite der ersten Oberfläche sind elektrische Kontaktschichten ausgebildet. Auf der zweiten Oberfläche ist eine dielektrische Passivierungsschicht aus Aluminiumoxid ausgebildet, die die Dichte von Oberflächenzuständen reduziert. Die Druckschrift US 2009 / 0 068 407 A1 bezieht sich auf ein Zonenschmelzverfahren für Kristall-Ingots mit eckigem Querschnitt zur Herstellung von Siliziumwafern mit polygonalem Umriss.
  • Schließlich wird in der Druckschrift JP H05 - 36699 A die Prozessierung eines Siliziumsubstrates zur Herstellung integrierter Schaltungen beschrieben. Durch eine Oberfläche eines einkristallinen Siliziumsubstrats wird Kohlenstoff implantiert. Danach wird das Siliziumsubstrat einer Wärmebehandlung bei 800 Grad Celsius oder höher unterzogen, wobei im implantierten Bereich Siliziumcarbid gebildet wird. Im Siliziumcarbid werden im Gang der weiteren Prozessierung des Siliziumsubstrats Schwermetallatome eingefangen und fixiert („gegettered“).
  • Es besteht ein Bedarf daran, Verunreinigungen von Gebieten mit aktiven Vorrichtungen von Halbleiterwafern und Halbleitervorrichtungen zuverlässig fernzuhalten.
  • Die Aufgabe wird mit den Gegenständen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterwafern, wobei das Verfahren ein Schneiden eines Halbleiter-Ingots umfasst, um eine Halbleiterscheibe mit einer vorderseitigen Oberfläche und einer zur vorderseitigen Oberfläche parallelen rückseitigen Oberfläche zu erhalten. Auf zumindest einer der vorderseitigen Oberfläche und der rückseitigen Oberfläche wird eine Passivierungsschicht direkt ausgebildet. Eine Sperrschicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids wird auf der rückseitigen Oberfläche gebildet.
  • Die vorliegende Offenbarung bezieht sich auch auf einen Halbleiterwafer, der eine Halbleiterscheibe mit einer vorderseitigen Oberfläche und einer zur vorderseitigen Oberfläche parallelen rückseitigen Oberfläche umfasst. Ferner enthält der Halbleiterwafer eine Sperrschicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids auf der rückseitigen Oberfläche und eine Passivierungsschicht direkt auf zumindest einer der vorderseitigen Oberfläche und der rückseitigen Oberfläche.
  • Die vorliegende Offenbarung bezieht sich ferner auf ein Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren ein Ausbilden von Halbleiterelementen an einer Vorderseite eines Halbleiterwafers umfasst, der eine Halbleiterscheibe und eine Sperrschicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids auf der der Vorderseite der Halbleiterscheibe gegenüberliegenden Rückseite umfasst. Eine vorderseitige Metallisierung, die mit den Halbleiterelementen elektrisch verbunden ist, wird an der Vorderseite ausgebildet.
  • Außerdem bezieht sich die vorliegende Offenbarung auf eine Halbleitervorrichtung, die Halbleiterelemente an einer Vorderseite eines Halbleiterbereichs sowie eine Sperrschicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids auf einer der Vorderseite gegenüberliegenden zweiten Oberfläche umfasst.
  • Ferner bezieht sich die vorliegende Offenbarung außerdem auf eine Photovoltaikzelle, die einen Halbleiterbereich, der einen pn-Übergang enthält, umfasst. Eine polykristalline Getter-Schicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids liegt auf zumindest einer einer ersten und einer zweiten Oberfläche des Halbleiterbereichs.
  • Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische perspektivische Ansicht eines Bereichs eines Halbleiter-Ingots zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleiterwafern mit einer Passivierungsschicht auf der Vorderseite und einer Sperrschicht auf der Rückseite gemäß einer Ausführungsform, nachdem eine Halbleiterscheibe vom Halbleiter-Ingot erhalten wurde.
    • 1B ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers, der die Halbleiterscheibe von 1A umfasst, nach einem Ausbilden einer Sperrschicht auf der Rückseite der Halbleiterscheibe.
    • 1C ist eine schematische vertikale Querschnittsansicht des Halbleiterwafers von 1B, nach einem Ausbilden einer Passivierungsschicht auf der Vorderseite der Halbleiterscheibe.
    • 1D ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers, der die Halbleiterscheibe von 1A umfasst, nach einem Ausbilden einer Passivierungsschicht auf der Vorderseite und auf der Rückseite der Halbleiterscheibe.
    • 1E ist eine schematische vertikale Querschnittsansicht des Halbleiterwafers von 1D, nach einem Ausbilden einer Sperrschicht auf der Rückseite der Halbleiterscheibe.
    • 2A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleiterwafern gemäß einer Ausführungsform, betreffend eine Zusatzschicht an der Seite der Sperrschicht, nach Bereitstellen einer Halbleiterscheibe.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 2A, nach einem Ausbilden einer Zusatzschicht.
    • 2C ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 2B, nach einem Ausbilden einer Sperrschicht auf der Zusatzschicht.
    • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleiterwafern mit zwei oder mehr Sperrschichten auf der Rückseite, nach einem Ausbilden einer ersten Bi- bzw. Doppelschicht, die eine Sperrschicht enthält.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 3A, nach einem Ausbilden einer weiteren Zusatzschicht.
    • 3C ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 3A, nach einem Ausbilden einer weiteren Sperrschicht.
    • 4A ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers gemäß einer Ausführungsform, betreffend eine Passivierungsschicht auf der Vorderseite und eine Sperrschicht auf der Rückseite.
    • 4B ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers gemäß einer Ausführungsform, betreffend eine Zusatzschicht zwischen der Sperrschicht und der Halbleiterscheibe.
    • 4C ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers gemäß einer Ausführungsform, betreffend zwei oder mehr Doppelschichten, die jeweils eine Sperrschicht und eine Zusatzschicht umfassen.
    • 4D ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers gemäß einer Ausführungsform, betreffend eine Passivierungsschicht, die eine laterale äußere Oberfläche einer Halbleiterscheibe bedeckt.
    • 4E ist eine schematische vertikale Querschnittsansicht eines Halbleiterwafers gemäß einer Ausführungsform, betreffend eine Sperrschicht, die einen Bereich einer Passivierungsschicht auf der Rückseite einer Halbleiterscheibe bedeckt.
    • 4F ist eine schematische Draufsicht eines Halbleiterwafers zum Herstellen von integrierten Schaltungen oder Leistungshalbleitervorrichtungen gemäß einer Ausführungsform.
    • 4G ist eine schematische Draufsicht eines Halbleiterwafers zum Herstellen von Photovoltaikzellen gemäß einer anderen Ausführungsform.
    • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer anderen Ausführungsform, nachdem ein Halbleiterwafer mit einer Passivierungsschicht an der Vorderseite versehen wurde.
    • 5B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 5A, nach einem Ausbilden einer Sperrschicht auf der Rückseite.
    • 5C ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 5B, nach einem Entfernen der Passivierungsschicht an der Vorderseite.
    • 5D ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 5C, nach einem Ausbilden von Halbleiterelementen an der Vorderseite.
    • 5E ist eine schematische vertikale Querschnittsansicht von Halbleiter-Dies, die durch Zerteilen aus dem Halbleiterwafer von 5D erhalten wurden.
    • 6A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, einschließlich einer Entfernung der Sperrschicht vor einer rückseitigen Bearbeitung, nach einer Entfernung der Sperrschicht.
    • 6B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 6A, nach einer rückseitigen Bearbeitung.
    • 7A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Wafer-Komposits zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren ein Abdünnen eines Halbleiterwafers einschließt, nach einem Anbringen eines Trägersubstrats an der Vorderseite des Halbleiterwafers.
    • 7B ist eine schematische vertikale Querschnittsansicht des Wafer-Komposits von 7A, nach einem Abdünnen.
    • 7C ist eine schematische vertikale Querschnittsansicht des Wafer-Komposits von 7B, nach einem Ausbilden einer rückseitigen Metallisierung.
    • 7D ist eine schematische vertikale Querschnittsansicht eines Wafer-Komposits, einschließlich eines Aufnahmebands und Halbleiter-Dies, die durch Vereinzelung aus dem Halbleiterwafer von 7C erhalten wurden.
    • 8A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Wafer-Komposits zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren ein Abdünnen eines inneren Abschnitts eines Halbleiterwafers einschließt, nach einem Ausbilden eines Sperrrings aus einer Sperrschicht.
    • 8B ist eine schematische vertikale Querschnittsansicht des Wafer-Komposits von 8A, nach einem Abdünnen und Ausbilden eines Halte- bzw. Stützrings aus einem äußeren Bereich einer Halbleiterscheibe.
    • 8C ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Wafer-Komposits zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren ein Ausbilden einer Sperrschicht nach einem Abdünnen eines inneren Abschnitts eines Halbleiterwafers einschließt, vor einem Abdünnen.
    • 8D ist eine schematische vertikale Querschnittsansicht des Wafer-Komposits von 8C, nach einem Abdünnen und Ausbilden einer Sperrschicht.
    • 9A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer weiteren Ausführungsform unter Verwendung einer Zusatzschicht unter der Sperrschicht, nach einem Ausbilden der Zusatzschicht auf der Rückseite.
    • 9B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 9A, nach einem Ausbilden einer Sperrschicht.
    • 10A ist eine schematische vertikale Querschnittsansicht eines Bereichs des Halbleiterwafers zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß noch einer weiteren Ausführungsform unter Verwendung von zumindest zwei Doppelschichten, die Sperr- und Zusatzschichten umfassen, nach einem Ausbilden einer weiteren Zusatzschicht.
    • 10B ist eine schematische vertikale Querschnittsansicht des Halbleiterwaferbereichs von 10A, nach einem Ausbilden einer weiteren Sperrschicht.
    • 11 ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform.
    • 12A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform, die sich auf laterale IGBTs (Bipolartransistoren mit isoliertem Gate) bezieht.
    • 12B ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform, die sich auf IGBTs mit Graben-Gatestrukturen bezieht.
    • 13 ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform, die sich auf laterale IGFETs (Feldeffekttransistoren mit isoliertem Gate) mit Graben-Gatestrukturen bezieht.
    • 14 ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform, die sich auf CMOS-(komplementäre MetallOxid-Halbleiter-)Vorrichtungen bezieht.
    • 15 ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer Sperrstruktur gemäß einer Ausführungsform, die sich auf Speichervorrichtungen bezieht.
    • 16 ist eine schematische vertikale Querschnittsansicht einer Photovoltaikzelle mit einer polykristallinen Getter-Struktur gemäß einer Ausführungsform betreffend einen ineinandergreifenden rückseitigen Kontakt.
    • 17 ist eine schematische vertikale Querschnittsansicht einer Photovoltaikzelle mit einer polykristallinen Getter-Struktur gemäß einem anderen Beispiel mit vorderseitigen Kontakten.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Der Klarheit halber sind die gleichen oder ähnliche Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1C beziehen sich auf die Herstellung von Halbleiterwafern mit einer Passivierungsschicht an der Vorderseite und einer Sperrschicht aus Siliziumcarbid, einem ternären Nitrid oder einem ternären Carbid auf der Rückseite.
  • Ein einkristalliner Halbleiter-Rohingot wird in einem Float-Zone-Züchtungsprozess aus der geschmolzenen Zone eines polykristallinen Halbleiterstabs oder in einem Czochralski-Prozess aus geschmolzenem Halbleitermaterial in einem Schmelztiegel gezüchtet. Ein Durchmesserschleifen kann den Rohingot abschleifen, um einen annähernd zylindrischen Halbleiter-Ingot 800 mit einer vordefinierten Querschnittsfläche zu erhalten.
  • Gemäß der veranschaulichten Ausführungsform ist der Querschnitt des Halbleiter-Ingots 800 ein Kreis mit einem Durchmesser von zumindest 25 mm, z.B. 100 mm, 150 mm, 200 mm, 300 mm oder 450 mm. Alternativ dazu oder zusätzlich können Sägedrähte vier gerundete Segmente des Halbleiter-Ingots 800 abscheren, um einen quadratisch ausgebildeten Halbleiter-Ingot mit annähernd rechtwinkligem Querschnitt zu erhalten.
  • Flache Halbleiterscheiben 850 werden vom kreisförmigen oder quadratischen Halbleiter-Ingot 800 beispielsweise mittels einer Drahtsäge oder einer diamantbeschichteten Innendurchmessersäge oder durch Spalten geschnitten. Läppen und/oder chemisch/mechanisches Polieren können/kann zumindest eine vorderseitige Oberfläche 851 der Halbleiterscheibe 850 ebnen und polieren. Eine oder mehrere epitaktische Schichten können die Halbleiterscheibe 850 an der Vorderseite vergrößern. Eine rückseitige Bearbeitung kann bis zu einem gewissen Maße auch eine rückseitige Oberfläche 852, die der vorderseitigen Oberfläche 851 gegenüberliegt, ebnen und polieren.
  • 1A zeigt eine Halbleiterscheibe 850, die vom Halbleiter-Ingot 800 geschnitten wurde. Die vorderseitige Oberfläche 851 und die rückseitige Oberfläche 852 sind parallel zueinander. Eine laterale äußere Oberfläche 853 verbindet die vorderseitige Oberfläche 851 und die rückseitige Oberfläche 852. Die laterale äußere Oberfläche 853 von Halbleiterscheiben 850 für Photovoltaikzellen kann vier planare, zueinander orthogonale Bereiche umfassen. Die laterale äußere Oberfläche 853 von Halbleiterscheiben 850 für die Herstellung anderer Halbleiterelemente kann zylindrisch sein und kann einen Flat oder eine Kerbe aufweisen. Das Halbleitermaterial kann Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe) oder ein AIIIBV-Halbleiter sein.
  • Die vorderseitige Oberfläche 851 und der direkt angrenzende Bereich der Halbleiterscheibe 850 an der Vorderseite können in der gleichen Weise wie die rückseitige Oberfläche 852 und der direkt angrenzende Bereich der Halbleiterscheibe 850 auf der Rückseite gekennzeichnet sein. Im Übrigen ist die vorderseitige Oberfläche 851 als die Hauptoberfläche definiert, welche für eine vorderseitige Bearbeitung besser geeignet ist, z.B. die planarere und weniger raue der beiden Hauptoberflächen. Alternativ dazu ist die Vorderseite als die Seite der Halbleiterscheibe 850 definiert, welche eine epitaktische Schicht eines bestimmten Dotierstoffgradienten oder einen an Sauerstoff verarmten Oberflächenbereich zeigen kann.
  • Eine Normale zur vorderseitigen Oberfläche 851 definiert eine vertikale Richtung, und Richtungen parallel zur vorderseitigen Oberfläche 851 sind horizontale Richtungen.
  • Die rückseitige Oberfläche 852 kann sandgestrahlt werden, um kristalline Versetzungslinien zu bilden, die sich von der rückseitigen Oberfläche 852 in die Halbleiterscheibe 850 erstrecken. Eine Dicke v0 der Halbleiterscheibe 850 kann in einem Bereich von 200 µm bis 1,2 mm, zum Beispiel in einem Bereich von 300 µm bis 800 µm für Halbleiterscheiben 850 mit Durchmessern von 200 mm und 300 mm, liegen.
  • Im Folgenden wird eine Passivierungsschicht 812 an der Vorderseite und/oder auf der Rückseite gebildet, und eine Sperrschicht 822 wird auf der Rückseite gebildet, wobei die Sperrschicht 822 vor einer Ausbildung der Passivierungsschicht wie in 1B und 1C veranschaulicht oder nach einer Ausbildung der Passivierungsschicht 812 wie in 1D und 1E veranschaulicht gebildet werden kann.
  • In dem erstgenannten Fall wird eine Sperrschicht 822 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids auf der rückseitigen Oberfläche 852 ausgebildet, wobei die Sperrschicht 822 direkt auf der rückseitigen Oberfläche 852 gebildet werden kann oder wobei eine oder mehrere Zwischenschichten auf der rückseitigen Oberfläche 852 vor einer Abscheidung der Sperrschicht 822 gebildet werden können. Die Sperrschicht 822 kann beispielsweise mittels einer APCVD (chemischen Gasphasenabscheidung unter Atmosphärendruck), einer LPCVD (chemischen Gasphasenabscheidung unter niedrigem Druck), einer PECVD (plasmaunterstützten chemischen Gasphasenabscheidung) oder mittels einer Ionenstrahlsynthese abgeschieden werden. Gemäß einem Beispiel beinhaltet eine Ausbildung der Sperrschicht 822 eine PECVD in einem Temperaturbereich von 300°C bis 900°C und unter Verwendung von Silan (SiH4) und Methan (CH4) als Quellengase. Gemäß einer anderen Ausführungsform kann eine Ionenstrahlsynthese eine Ionenimplantation von Kohlenstoffatomen, Atomen eines ternären Nitrids und/oder Atomen eines ternären Carbids bei einer hohen stöchiometrischen Dosis und eine nachfolgende Wärmebehandlung umfassen, wobei die Wärmebehandlung kleine Körner oder Domänen aus Siliziumcarbid, ternärem Nitrid und/oder ternärem Carbid bildet, die die Sperrschicht bilden.
  • Beispielsweise können Kohlenstoffionen mit einer Dosis von zumindest 1E16 cm-2, z.B. zumindest 1E17 cm-2, implantiert werden. Eine nachfolgende Wärmebehandlung, z.B. eine Bestrahlung mit einem Laserstrahl, kann zumindest einen Bereich der Halbleiterscheibe 850 entlang der rückseitigen Oberfläche 852 bis zu einer Temperatur nahe der Schmelztemperatur von Silizium, aber diese nicht überschreitend, erhitzen, um eine Schicht aus Nano- und/oder Mikrokristalliten aus Siliziumcarbid zu bilden. Gemäß einer anderen Ausführungsform können beispielsweise Übergangsmetallionen und Kohlenstoffionen mit einem stöchiometrischen Verhältnis entsprechend einem der im Folgenden erwähnten ternären Carbide, wie etwa Ti3SiC2 oder Ti4SiC3, implantiert werden. Eine Implantation von Nitridionen kann die Bildung von Kohlenstoffionen für die Ausbildung eines der im Folgenden erwähnten ternären Nitride ersetzen.
  • Die Sperrschicht 822 kann durchgehend bzw. kontinuierlich sein oder kann strukturiert sein, d.h. kann nur in ersten Abschnitten der rückseitigen Oberfläche 852 ausgebildet sein und kann in zweiten Abschnitten der rückseitigen Oberfläche 852 fehlen.
  • 1B zeigt die Sperrschicht 822, die direkt an die rückseitige Oberfläche 852 der Halbleiterscheibe 850 grenzt. Das Material der Sperrschicht 822 kann Siliziumcarbid, ein ternäres Carbid und/oder ein ternäres Nitrid sein oder diese enthalten. Die Sperrschicht 822 kann wie veranschaulicht ausschließlich auf der rückseitigen Oberfläche 852 gebildet werden oder kann auch die laterale äußere Oberfläche 853, z.B. mit der gleichen Dicke, bedecken.
  • Das ternäre Carbid und/oder das ternäre Nitrid enthalten/enthält eine erste Komponente aus z.B. zumindest einem Übergangsmetall, das ausgewählt wird aus Cäsium (Cs), Titan (Ti), Chrom (Cr), Vanadium (V), Zirkonium (Zr), Niob (Nb), Molybdän (Mo), Hafnium (Hf) und Tantal (Ta), eine zweite Komponente aus zumindest einem Halbmetall oder Post-Übergangsmetall, z.B. ausgewählt aus Aluminium (Al), Silizium (Si), Phosphor (p), Schwefel (S), Gallium (Ga), Germanium (Ge), Arsen (As), Indium (in), Selen (Se), Tellur (Te) und Blei (Pb), und eine aus Stickstoff und Kohlenstoff ausgewählte dritte Komponente.
  • Geeignete ternäre Nitride und geeignete ternäre Carbide sind Verbindungen, in welchen ein Diffusionskoeffizient schwerer Metallatome kleiner als der Diffusionskoeffizient des gleichen Atoms in Siliziumcarbid ist. Geeignete ternäre Nitride und geeignete ternäre Carbide können auch Verbindungen enthalten, in welchen ein Diffusionskoeffizient schwerer Metallatome um nicht mehr als eine Größenordnung größer als der Diffusionskoeffizient des gleichen Atoms im Siliziumcarbid ist.
  • Die ternären Verbindungen aus (Übergangsmetall)/(Halbmetall oder Post-Übergangsmetall)/(Kohlenstoff oder Nitrid) können ein stöchiometrisches Verhältnis von 2/1/1 wie etwa Ti2AlC, 3/1/2 wie etwa Ti3AlC2 oder 4/1/3 wie etwa Ti4AlN3 aufweisen. Beispielsweise enthält die Sperrschicht 822 Ti3SiC2, Ti4SiC3, Ti3GeC2, Ti2GeC, Ti3AlC2, Ti2AlC, Hf2PbC, Nb2AlC, Ta2GaC, Zr2SnC, Ti2AlN, Ti2GaN und/oder Cr2GaN. Eine Dicke th1 der Sperrschicht 822 kann in einem Bereich von 10 nm bis 3 µm, zum Beispiel in einem Bereich von 50 nm bis 2 pm, liegen. Die Dicke th1 liegt zum Beispiel in einem Bereich von 300 nm oder 500 nm bis 2 µm. Die Sperrschicht 822 ist nicht einkristallin, sondern kann amorph und/oder polykristallin, z.B. nanokristallin und/oder mikrokristallin, sein. Die Sperrschicht 822 ist beispielsweise eine polykristalline Siliziumcarbidschicht mit einer mittleren Korngröße in einem Bereich von 1 nm bis 500 nm.
  • Eine Passivierungsschicht 812 kann direkt auf zumindest einer der vorderseitigen Oberfläche 851 und der rückseitigen Oberfläche 852 gebildet werden und kann auch auf der lateralen äu-ßeren Oberfläche 853 ausgebildet werden. Beispielsweise kann die Passivierungsschicht 812 durch eine thermische Oxidation der Halbleiterscheibe 850 geschaffen werden. Gemäß einer anderen Ausführungsform wird die Passivierungsschicht 812 durch Abscheiden von Siliziumoxid gebildet. Gemäß einer weiteren Ausführungsform wird die Passivierungsschicht 812 ausschließlich auf der Vorderseite durch Abscheiden einer Schicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids oder durch Abscheidung von Siliziumoxid gebildet.
  • 1C zeigt die Passivierungsschicht 812 direkt auf der vorderseitigen Oberfläche 851. Die Passivierungsschicht 812 kann ausschließlich auf der vorderseitigen Oberfläche 851 ausgebildet sein oder kann auch zumindest Bereiche der lateralen äußeren Oberfläche 853 bedecken. Eine Dicke th0 der Passivierungsschicht 812 kann in einem Bereich von 10 nm bis 1 µm, zum Beispiel in einem Bereich von 10 nm bis 100 nm, liegen. Die Passivierungsschicht 812 kann aus einem Halbleiteroxid, z.B. aus thermisch gewachsenem Siliziumdioxid, bestehen. Gemäß einer weiteren Ausführungsform besteht die Passivierungsschicht 812 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids.
  • Gemäß 1D und 1E wird die Passivierungsschicht 812 vor der Sperrschicht 822 gebildet, wobei die Passivierungsschicht 812 durch Abscheidung oder durch die thermische Oxidation geschaffen werden kann.
  • 1D zeigt eine Passivierungsschicht 812, die durch thermische Oxidation direkt auf der vorderseitigen Oberfläche 851, der rückseitigen Oberfläche 852 und der lateralen äußeren Oberfläche 853 gebildet wurde. Die Sperrschicht 822 wird dann auf der Rückseite gebildet.
  • 1E zeigt die Sperrschicht 822, die einen Bereich der Passivierungsschicht 812 auf der Rückseite bedeckt. Während einer vorderseitigen Bearbeitung kann die Sperrschicht 822 die Passivierungsschicht 812 gegen z.B. flüssige Ätzmittel schützen, so dass der Bereich der Passivierungsschicht 812 auf der Rückseite in einer späteren Bearbeitungsstufe, z.B. als streuende Oxidschicht für einen Implantationsprozess oder als Teil einer Hartmaske für eine Grabenätzung auf der Rückseite, genutzt werden kann.
  • In Siliziumcarbid sowie in ternären Nitriden und ternären Carbiden, die ein Übergangsmetall und eines eines Halbmetalls und Post-Übergangsmetalls enthalten, ist ein Diffusionskoeffizient schwerer Metallatome wie etwa Eisen und Kupfer signifikant niedriger als in Silizium, so dass die Sperrschicht 822 gegen eine unerwünschte Diffusion schwerer Metallatome wie etwa Kupfer, Eisen und Nickel von außen in die Halbleiterscheibe 850 hocheffektiv ist. Außerdem bilden die Korngrenzen von Nano- und Mikrokristalliten hocheffektive Getter-Stellen für Verunreinigungen. Da die Oxidationsrate von Siliziumcarbid, ternären Nitriden und Carbiden signifikant niedriger als die Oxidationsrate von z.B. polykristallinem Silizium ist, verschlechtern sich, verglichen mit PBS, die Getter- und Diffusionssperreigenschaften der Sperrschicht 822 mit einer geringeren Rate in einer oxidierenden Umgebung und sind hitzebeständiger. Die Sperrschicht 822 aus Siliziumcarbid, einem geeigneten ternären Nitrid und/oder einem geeigneten ternären Carbid ist ebenfalls hocheffektiv gegen ein Ausgasen oder Ausdiffundieren von Dotierstoffatomen aus der Halbleiterscheibe 850 in die Umgebung und reduziert zum Beispiel eine Querkontamination in Prozesskammern.
  • Die Sperrschicht 822 kann direkt auf der rückseitigen Oberfläche 852 gebildet werden. Alternativ dazu kann zumindest eine Zusatzschicht die Sperrschicht 822 von der Halbleiterscheibe 850 trennen. Die Zusatzschicht 821 kann zum Beispiel eine Siliziumoxidschicht, beispielsweise ein dünnes thermisches Oxid oder eine Schicht aus polykristallinem Silizium sein.
  • 2A bis 2C beziehen sich auf eine Ausführungsform mit einer Zusatzschicht 821 aus polykristallinem Silizium, die vor einer Abscheidung der Sperrschicht 822 gebildet wird.
  • Eine rückseitige Oberfläche 852 einer Halbleiterscheibe 850 kann vorbehandelt, z.B. zumindest grob poliert, werden und/oder ein natives Halbleiteroxid kann von der rückseitigen Oberfläche 852 entfernt werden. Gegebenenfalls können Kristalldefekte in einem Bereich der Halbleiterscheibe 850, der direkt an die rückseitige Oberfläche 852 grenzt, beispielsweise durch Sandstrahlen erzeugt werden.
  • 2A zeigt die vorbehandelte, zumindest grob polierte und gereinigte rückseitige Oberfläche 852 der Halbleiterscheibe 850. Eine Zusatzschicht 821 aus polykristallinem Silizium (Polysilizium) wird auf der rückseitigen Oberfläche 852 abgeschieden. Beispielsweise kann Polysilizium bei einer Temperatur in einem Bereich von 600°C bis 700°C durch Niederdruck-CVD unter Ausnutzung der pyrolytischen Reaktion von Silan abgeschieden werden. Eine durchschnittliche Korngröße kann zwischen 100 nm und 500 nm liegen.
  • 2B zeigt die Zusatzschicht 821 mit einer Dicke th2 in einem Bereich von 10 nm bis 2 µm. Eine Sperrschicht 822 wird unter Ausnutzung eines der oben beschriebenen Verfahren direkt auf der Zusatzschicht 821 abgeschieden.
  • 2C zeigt die Zusatzschicht 821 aus polykristallinem Silizium, die zwischen der Halbleiterscheibe 850 und der Sperrschicht 822 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids angeordnet ist. Die Zusatzschicht 821 aus polykristallinem Silizium bildet hocheffiziente Getter-Stellen für schwere Metallatome. Typischerweise nimmt eine Getter-Effizienz einer Polysiliziumschicht deutlich ab, wenn das polykristalline Silizium oxidiert. Die Sperrschicht 822 unterdrückt die Diffusion von Sauerstoff aus der Umgebung zur Zusatzschicht 821 und verhindert daher, dass die Zusatzschicht 821 oxidiert, und hält eine Getter-Effizienz in der Zusatzschicht 821 hoch. Außerdem kann die Sperrschicht 822 bis zu einem gewissen Grad eine durch die Zusatzschicht 821 induzierte mechanische Beanspruchung kompensieren, die andernfalls einen Verzug der Halbleiterscheibe 850 zur Folge haben könnte. Beispielsweise kann eine Zusatzschicht 821 aus Polysilizium einen konkaven Verzug einer Siliziumscheibe von 200 mm induzieren, und die Sperrschicht 822 kann genutzt werden, um den Scheibenverzug zu reduzieren. Die Abfolge aus Sperrschicht 822 und Zusatzschicht 821 kann so geändert werden, dass die Sperrschicht 822 zwischen der Halbleiterscheibe 850 und der Zusatzschicht 821 angeordnet ist.
  • 3A bis 3C beziehen sich auf die Bildung von Sperrstrukturen mit mehr als einer Sperrschicht 822.
  • 3A zeigt eine Sperrschicht 822, die auf einer Zusatzschicht 821 auf einer rückseitigen Oberfläche 852 einer Halbleiterscheibe 850 abgeschieden wurde, indem das in 2A bis 2C beschriebene Verfahren angewendet wurde. Eine weitere Zusatzschicht 821 kann auf der Sperrschicht 822 gebildet werden. Die weitere Zusatzschicht 821 kann aus dem gleichen Material wie die Zusatzschicht 821 sein, die direkt an die Halbleiterscheibe 850 grenzt, z.B. aus Polysilizium, kann die gleiche Dicke oder eine unterschiedliche Dicke aufweisen und kann unter den gleichen Umgebungsbedingungen oder unter anderen Bedingungen wie die direkt auf der rückseitigen Oberfläche 852 gebildete Zusatzschicht 821 abgeschieden werden.
  • 3B zeigt die weitere Zusatzschicht 821, welche die gleiche Dicke wie die Zusatzschicht 821 aufweisen kann, die direkt an die Halbleiterscheibe 850 grenzt, oder welche eine unterschiedliche Dicke und unterschiedliche mittlere Korngröße aufweisen kann. Eine weitere Sperrschicht 822 kann auf der weiteren Zusatzschicht 821 abgeschieden werden.
  • 3C zeigt die weitere Sperrschicht 822, die die weitere Zusatzschicht 821 bedeckt. Die weitere Sperrschicht 822 kann die gleiche Dicke wie die Sperrschicht 822 aufweisen, die zwischen den beiden Zusatzschichten 821 angeordnet ist, und kann aus dem (den) gleichen Material(ien) oder aus einem anderen Material bestehen.
  • Die zwischen den beiden Zusatzschichten 821 angeordnete Sperrschicht 822 unterdrückt ein epitaktisches Wachstum von kristallinem Silizium von der Halbleiterscheibe 850 in die weitere Zusatzschicht 821, die zwischen den beiden Sperrschichten 822 angeordnet ist, so dass eine Getter-Effizienz der Zusatzschicht 821, die zwischen den beiden Sperrschichten 822 angeordnet ist, durch epitaktisches Wachstum nicht nachteilig beeinflusst wird. Die weitere Sperrschicht 822 verhindert, dass die weitere Zusatzschicht 821 oxidiert. Der resultierende Schichtstapel aus zumindest zwei Sperrschichten 822 und zumindest einer Zusatzschicht 821, die zwischen den beiden Sperrschichten 822 angeordnet ist, zeigt eine hohe Getter-Effizienz für verschiedene Arten von Verunreinigungen mit schweren Metallen, wobei die Getter-Effizienz hoch bleibt und als Folge epitaktischer Wachstums- und Oxidationsprozesse nicht abnimmt.
  • 4A zeigt einen Halbleiterwafer 890, der eine Halbleiterscheibe 850 umfasst. Die Halbleiterscheibe 850 kann polygonal, z.B. annähernd rechtwinklig oder zylindrisch mit einem Durchmesser von 100 mm, 150 mm, 200 mm, 300 mm oder 450 mm sein, wobei eine laterale äußere Oberfläche 853 Flats oder Kerben aufweisen kann. Eine vertikale Ausdehnung v0 der Halbleiterscheibe 850 kann in einem Bereich von 200 µm bis 1,2 mm, zum Beispiel in dem Bereich von 300 µm bis 800 µm für Durchmesser von 200 mm oder mehr, liegen.
  • Eine Sperrschicht 822 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids, z.B. Siliziumcarbid, kann direkt an eine rückseitige Oberfläche 852 grenzen. Eine Dicke th1 der Sperrschicht 822 kann in einem Bereich von 10 nm bis 3 µm, zum Beispiel in einem Bereich von 50 nm bis 2 pm, liegen. Die Sperrschicht 822 kann amorph und/oder polykristallin mit einer mittleren Korngröße kleiner als 0,5 µm sein. Die Sperrschicht 822 kann wie veranschaulicht ausschließlich auf der rückseitigen Oberfläche 852 liegen oder kann auch die laterale äußere Oberfläche 853, z.B. mit der gleichen Dicke, bedecken.
  • Eine Passivierungsschicht 812 kann direkt an die vorderseitige Oberfläche 851 grenzen. Die Passivierungsschicht 812 kann aus einem Halbleiternitrid, z.B. Siliziumnitrid oder Siliziumoxinitrid, oder einem thermischen Halbleiteroxid, zum Beispiel Siliziumdioxid, oder aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und/oder eines ternären Carbids bestehen. Eine Dicke th0 der Passivierungsschicht 812 kann in einem Bereich von 10 nm bis 1 µm liegen. Die Passivierungsschicht 812 kann ausschließlich die vorderseitige Oberfläche 851 bedecken oder kann auch die laterale äußere Oberfläche 853 der Halbleiterscheibe 850 bedecken.
  • In 4B umfasst der Halbleiterwafer 890 eine Zusatzschicht 821, die zwischen einer Sperrschicht 822 und einer rückseitigen Oberfläche 852 angeordnet ist. Eine Dicke th2 der Zusatzschicht 821 kann in einem Bereich von 10 nm bis 2 µm liegen. Die Zusatzschicht 821 kann aus polykristallinem Silizium bestehen.
  • Zusätzlich zu einer Sperrschicht 822 und einer Zusatzschicht 821, die zwischen der Sperrschicht 822 und der rückseitigen Oberfläche 852 wie bezüglich 4B beschrieben angeordnet ist, umfasst der Halbleiterwafer 890 von 4C eine weitere Zusatzschicht 821 auf der Sperrschicht 822 und eine weitere Sperrschicht 822 auf der weiteren Zusatzschicht 821.
  • Die weitere Zusatzschicht 821 kann aus polykristallinem Silizium bestehen und kann die gleiche Dicke wie die Zusatzschicht 821 aufweisen, die zwischen der Sperrschicht 822 und der Halbleiterscheibe 850 angeordnet ist. Die weitere Sperrschicht 822 kann aus dem gleichen Material bestehen und kann die gleiche Dicke wie die Sperrschicht 822 aufweisen, die zwischen zwei benachbarten Zusatzschichten 821 angeordnet ist.
  • Gemäß anderen Ausführungsformen kann der Halbleiterwafer 890 eine weitere Zusatzschicht 821, die auf der äußersten Sperrschicht 822 ausgebildet ist, und/oder zumindest eine weitere Doppelschicht aus einer Zusatzschicht 821 und Sperrschicht 822 umfassen.
  • In 4D bedeckt die Passivierungsschicht 812 sowohl die vorderseitige Oberfläche 851 als auch die laterale äußere Oberfläche 853 der Halbleiterscheibe 850. Die Sperrschicht 822 liegt direkt auf der rückseitigen Oberfläche 852 und kann auch die laterale äußere Oberfläche 853 bedecken.
  • Der Halbleiterwafer 890 von 4E umfasst eine Passivierungsschicht 812, die die vorderseitige Oberfläche 851, die laterale äußere Oberfläche 853 und die rückseitige Oberfläche 852 einer Halbleiterscheibe 850 bedeckt. Die Sperrschicht 822 liegt direkt auf einem Bereich der Passivierungsschicht 812 auf der Rückseite der Halbleiterscheibe 850.
  • Gemäß 4F kann jeder der Halbleiterwafer 890 der 4A bis 4E ein Ausgangssubstrat für die Herstellung integrierter Schaltungen wie etwa Leistungshalbleitervorrichtungen sein, wobei der Halbleiterwafer 890 einen kreisförmigen horizontalen Querschnittsansicht aufweist und die hauptsächlich zylindrische äußere laterale Oberfläche 893 einen Flat oder eine Kerbe 891 enthalten kann, der oder die die Orientierung einer Hauptkristallachse anzeigt.
  • Gemäß 4G kann jeder der Halbleiterwafer 890 der 4A bis 4E ein Ausgangssubstrat für die Herstellung monokristalliner Photovoltaikzellen sein, wobei der Halbleiterwafer 890 einen annähernd rechtwinkligen horizontalen Querschnitt aufweist, der z.B. durch quadratisches Ausbilden eines zylindrischen Halbleiter-Ingots vor einem Schneiden erhalten wird.
  • 5A bis 5E beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen auf der Basis von Halbleiterwafern mit einer rückseitigen Oberfläche, die mit einer Sperrschicht aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids bedeckt ist.
  • 5A zeigt einen kreisförmigen Halbleiterwafer 890 mit einer Passivierungsschicht 812, die die vorderseitige Oberfläche 851 bedeckt. Der Halbleiterwafer 890 enthält Vorrichtungsgebiete 610, welche in Reihen und Spalten matrixartig angeordnet sind und welche durch ein Schnittfugengebiet 690 getrennt sind.
  • Der Halbleiterwafer 890 kann mit der Vorderseite nach unten in einer Prozesskammer platziert werden, in der eine Sperrschicht 822 aus Siliziumcarbid, einem ternären Nitrid und/oder einem ternären Carbid auf der rückseitigen Oberfläche 852 abgeschieden wird. Beispielsweise wird Siliziumcarbid mittels PECVD bei einer Temperatur oberhalb 300°C abgeschieden.
  • 5B zeigt die Sperrschicht 822 mit einer Dicke th1 und direkt angrenzend an die rückseitige Oberfläche 852. Gemäß einer Ausführungsform kann die Sperrschicht 822 vor einem Versand des Halbleiterwafers 890 von einem Waferlieferanten zu einem Produktionsort für Halbleitervorrichtungen gebildet werden. Gemäß einer anderen Ausführungsform wird die Sperrschicht 822 in einer Anfangsstufe an einem Produktionsort für Halbleitervorrichtungen gebildet. Am Produktionsort für Halbleitervorrichtungen kann die Passivierungsschicht 812 von der Vorderseite entfernt werden.
  • 5C zeigt die freigelegte vorderseitige Oberfläche 851 des Halbleiterwafers 890. Halbleiterelemente 880 werden in jedem Vorrichtungsgebiet 610 gebildet, wobei eine Bildung der Halbleiterelemente 880 eine Vielzahl von Abscheidungs-, Implantations-, Strukturierungs- und Ätzprozessen umfassen kann. Ein Ausbilden der Halbleiterelemente 880 kann beispielsweise CMOS-(komplementäre Metall-Oxid-Halbleiter-)Prozesse, DMOS-(doppelt diffundierte Metall-Oxid-Halbleiter-)Prozesse zum Ausbilden einer Vielzahl von elektrisch miteinander parallel verbundenen Transistorzellen, Prozesse zum Ausbilden von Leistungshalbleiterdioden oder Prozesse zum Ausbilden von Speicherzellen umfassen.
  • In 5D geben gestrichelte Linien Bereiche an, in denen Halbleiterelemente 880 in und über der Halbleiterscheibe 850 an der Vorderseite in jedem Vorrichtungsgebiet 610 gebildet werden. Nach Ausbildung einer vorderseitigen Metallisierung an der Vorderseite kann der Halbleiterwafer 890, zum Beispiel durch Sägen, Ätzen, Spalten oder Laserschneiden, vereinzelt werden.
  • 5E zeigt eine Vielzahl von Halbleiter-Dies 500, die aus dem Halbleiterwafer 890 von 5D durch Vereinzelung entlang Zerteilungsstraßen innerhalb des Schnittfugengebiets 690 erhalten wurden.
  • Jedes Halbleiter-Die 500 enthält einen Halbleiterbereich 100, der aus einem Bereich der Halbleiterscheibe 850 von 5D erhalten wurde. Eine erste Oberfläche 101 des Halbleiterbereichs 100 an der Vorderseite des Halbleiter-Die 500 entspricht der vorderseitigen Oberfläche 851, und eine zweite Oberfläche 102 auf der Rückseite des Halbleiterbereichs 100 entspricht der rückseitigen Oberfläche 852 der Halbleiterscheibe 850 von 5D. Eine Sperrstruktur 340, welche einen Bereich der Sperrschicht 822 von 5D umfasst, grenzt direkt an die zweite Oberfläche 102 jedes Halbleiter-Die 500.
  • Wie in 5A bis 5E gezeigt ist, kann die Sperrschicht 822 aus Siliziumcarbid, ternärem Nitrid und/oder ternärem Carbid Teil einer fertigen Halbleitervorrichtung werden. Gemäß Ausführungsformen, die in den folgenden Figuren veranschaulicht werden, wird im Verlauf einer Bearbeitung die Sperrschicht 822 entfernt.
  • Beispielsweise kann nach Ausbildung der Halbleiterelemente 880 und vor oder nach einem Ausbilden einer vorderseitigen Metallisierung an der Vorderseite eine Schutzschicht auf die Vorderseite aufgebracht werden, und der Halbleiterwafer 890 kann mit der Vorderseite nach unten und mit oder ohne jegliche Schutzschicht in einer Ätzkammer platziert werden, wo die Sperrschicht 822 entfernt wird.
  • 6A zeigt den Halbleiterwafer 890 von 5D nach einer Entfernung der Sperrschicht 822. Die rückseitige Oberfläche 852 der Halbleiterscheibe 850 wird freigelegt. Eine rückseitige Bearbeitung kann angewendet werden, wobei eine rückseitige Bearbeitung zumindest eine zum Implantieren von Dotierstoffen durch die rückseitige Oberfläche 852, Aktivieren implantierter Dotierstoffe, z.B. durch ein lokales Laserausheilen oder durch ein Ausheilen bei niedriger Temperatur, Ätzen, Strukturieren durch Fotolithografie und Ausbilden einer rückseitigen Metallisierung 862 auf der rückseitigen Oberfläche 852 umfassen kann.
  • 6B zeigt die rückseitige Metallisierung 862, die direkt an die rückseitige Oberfläche 852 grenzt, sowie ein dotiertes rückseitiges Emittergebiet 859, das in der Halbleiterscheibe 850 direkt unter der rückseitigen Oberfläche 852 ausgebildet ist. Eine rückseitige Bearbeitung kann auch ein Abdünnen der Halbleiterscheibe 850 wie in 7A bis 7D veranschaulicht einschließen.
  • Vor oder nach einer Entfernung von zumindest einem Bereich der Sperrschicht 822 von der rückseitigen Oberfläche 852 kann ein Trägersubstrat 910 an der Vorderseite, zum Beispiel auf eine vorderseitige Metallisierung 861, angebracht werden.
  • 7A zeigt das Trägersubstrat 910, das an der vorderseitigen Metallisierung 861 angebracht ist. Das Trägersubstrat 910 kann flexibel bzw. biegsam oder steif, reversibel oder irreversibel an die Halbleiterscheibe 850 anbringbar sein. Gemäß der veranschaulichten Ausführungsform kann das Trägersubstrat 910 einen steifen, sich nicht dehnenden Film aufweisen, z.B. ein temporäres Bonding-Klebeband, das einen Basisfilm 912 und einen mittels Licht/thermisch lösbaren Klebefilm 911 zum reversiblen Kleben des Basisfilms 912 an die vorderseitige Metallisierung 861 umfasst.
  • Beginnend von der dem Trägersubstrat 910 gegenüberliegenden Rückseite der Halbleiterscheibe 850 aus entfernt ein Abdünnprozess einen Bereich der Halbleiterscheibe 850. Zum Beispiel kann ein Schleifrad die Halbleiterscheibe 850 von der Rückseite aus abschleifen, oder ein Ätzprozess kann einen Bereich der Halbleiterscheibe 850 entfernen. Der Abdünnprozess kann die Halbleiterscheibe 850 über die gesamte horizontale Querschnittsansicht abdünnen oder kann nur einen Abschnitt der horizontalen Querschnittsfläche, z.B. einen kreisförmigen inneren Abschnitt der Halbleiterscheibe 850, abdünnen. Eine endgültige Dicke des reduzierten Bereichs der Halbleiterscheibe 850 hängt von dem Ziel-Sperrvermögen ab und kann z.B. in einem Bereich von 5 µm bis 650 pm, z.B. von 40 µm bis 350 µm oder von 60 µm bis 200 pm, liegen.
  • 7B zeigt die abgedünnte Halbleiterscheibe 855 mit der reduzierten rückseitigen Oberfläche 856. Eine rückseitige Bearbeitung kann mit einem Implantieren von Dotierstoffen zum Ausbilden einer Feldstoppschicht 858 und eines rückseitigen Emittergebiets 859 entlang der reduzierten rückseitigen Oberfläche 856 weitergehen. Auf der reduzierten rückseitigen Oberfläche 856 kann Metall abgeschieden werden.
  • 7C zeigt das abgeschiedene Metall, das eine rückseitige Metallisierung 862 bildet, die einen ohmschen Kontakt mit dem rückseitigen Emittergebiet 859 schafft. Die Feldstoppschicht 858 kann eine mittlere Dotierstoffkonzentration aufweisen, die signifikant höher als der angrenzende Bereich der Halbleiterscheibe 850, zum Beispiel zumindest das Fünffache der mittleren Dotierstoffkonzentration des angrenzenden Bereichs der Halbleiterscheibe 850 und höchstens ein Fünftel der maximalen Netto-Dotierstoffkonzentration in dem rückseitigen Emittergebiet 859 ist.
  • Im Folgenden gewinnt ein Trennprozess getrennte Halbleiter-Dies 500 aus der Halbleiterscheibe 850, z.B. durch DBG (dicing before grinding) oder DBT (dicing by thinning). Gemäß der veranschaulichten Ausführungsform kann die rückseitige Metallisierung 862 strukturiert werden, kann ein biegsames Aufnahmeband 920 an der strukturierten rückseitigen Metallisierung 862 angebracht werden, und das Trägersubstrat 910 kann entfernt werden. Ein Vereinzelungsprozess kann Zerteilungsstraßen 695 im Schnittfugengebiet 690 bilden, wobei die Zerteilungsstraßen 695 benachbarte Vorrichtungsgebiete 610 trennen. Aus jedem Vorrichtungsgebiet 610 bildet der Zerteilungsprozess ein Halbleiter-Die 500.
  • 7D zeigt die getrennten Halbleiter-Dies 500, die an dem biegsamen Aufnahmeband 920 angebracht sind.
  • 8A bis 8B beziehen sich auf die Bildung eines Stützrings 857 aus einem Bereich der Halbleiterscheibe 850 von 5D entlang ihrem äußeren Umfang.
  • Vor oder nach einem Anbringen eines Trägersubstrats 910 an der Vorderseite, wie mit Verweis auf 7A bis 7D beschrieben wurde, kann zumindest ein Abschnitt, z.B. ein innerer kreisförmiger Abschnitt der Sperrschicht 822 von 5D, von der rückseitigen Oberfläche 852 z.B. durch Abschleifen oder durch einen strukturierten Ätzprozess entfernt werden.
  • 8A zeigt einen Restbereich der Sperrschicht 822 von 5D, der einen konzentrischen Sperrring 823 entlang der äußeren lateralen Oberfläche 853 der Halbleiterscheibe 850 bildet. Eine horizontale Breite w1 des Sperrrings 823 kann größer als 0,5 mm und geringer als 5 mm sein. Innerhalb des Sperrrings 823 ist ein kreisförmiger innerer Abschnitt der Halbleiterscheibe 850 freigelegt.
  • Ein Abdünnprozess, welcher ein Schleifrad nutzen kann, dünnt einen inneren Abschnitt der Halbleiterscheibe 850 innerhalb des Sperrrings 823 selektiv ab, wobei der innere Bereich kreisförmig und konzentrisch zum Halbleiterwafer 890 sein kann.
  • 8B zeigt einen verbleibenden kreisförmigen Stützring 857 aus dem Material der Halbleiterscheibe 850, wobei der Stützring 857 das Ergebnis des selektiven Abdünnens des inneren Bereichs der Halbleiterscheibe 850 ist. Der Stützring 857 ist konzentrisch zu einer horizontalen Mitte des Halbleiterwafers 890 und kann die abgedünnte Halbleiterscheibe 855 mechanisch stabilisieren. Der Sperrring 823 auf dem Stützring 857 schützt den Stützring 857 und die abgedünnte Halbleiterscheibe 855 gegen eine Verunreinigung, z.B. gegen eine Verunreinigung mit Kupferatomen, wenn der Halbleiterwafer 890 mit der Rückseite nach unten auf einer Platte oder einem Chuck aus Kupfer vorübergehend montiert ist.
  • 8C und 8D beziehen sich auf ein Verfahren, das eine Sperrschicht 822 nach einem Abdünnen der Halbleiterscheibe 850 aufbringt.
  • 8C zeigt eine teilweise bearbeitete Halbleiterscheibe 850 ähnlich wie in 7A veranschaulicht, wobei zuvor keine Sperrschicht gebildet werden kann oder wobei eine vorher gebildete Sperrschicht entfernt worden ist. Die Halbleiterscheibe 850 wird über den kompletten horizontalen Querschnitt oder selektiv in einem konzentrischen inneren Bereich, wie mit Verweis auf 8A und 8B beschrieben, abgedünnt.
  • Eine Sperrschicht 822 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids wird auf der zumindest teilweise reduzierten rückseitigen Oberfläche 853 der Halbleiterscheibe 855 wie in 8D gezeigt gebildet. Die Sperrschicht 822 kann nur bei dem reduzierten Bereich der reduzierten rückseitigen Oberfläche 853, nur bei dem nicht reduzierten Bereich auf dem Stützring 857 oder auf sowohl dem reduzierten als auch dem nicht reduzierten Bereich gebildet werden. Die Sperrschicht 822 kann die Seitenwand des Stützrings 857 freilegen oder kann diese bedecken.
  • 9A bis 9B beziehen sich auf die Bildung einer Zusatzschicht 821 vor einer Abscheidung der Sperrschicht 822, wie unter Bezugnahme auf 2A bis 2C im Kontext einer Herstellung von Halbleiterwafern beschrieben wurde. Eine Ausbildung der Zusatzschicht 821 kann mit einem beliebigen der in 5A bis 8D beschriebenen Prozesse kombiniert werden.
  • 10A bis 10B beschreiben eine Bildung mehrerer Doppelschichten aus einer Zusatzschicht 821 und einer Sperrschicht 822, wie bezüglich 3A bis 3C im Kontext einer Herstellung von Halbleiterwafern beschrieben wurde, wobei eine Ausbildung der mehreren Doppelschichten in den Prozess zum Ausbilden von Halbleitervorrichtungen zwischen 5C und 5D und zwischen 6A und 6B eingefügt werden kann.
  • 11 bis 15 beziehen sich auf Halbleitervorrichtungen 510 und 16 auf eine Photovoltaikzelle 520 mit einer Sperrstruktur 340, die zumindest einen Sperrbereich aus Siliziumcarbid, einem ternären Nitrid und/oder einem ternären Carbid auf der Rückseite umfasst.
  • Die Halbleitervorrichtung 510 von 11 enthält zumindest einen pn-Übergang pn0 zwischen zwei komplementär dotierten Gebieten 191, 192 in einem Halbleiterbereich 100, wobei zumindest eines der dotierten Gebiete 191, 192 mit einem Bereich einer ersten Metallisierung 310 an einer Vorderseite, die durch eine erste Oberfläche 101 des Halbleiterbereichs definiert ist, elektrisch verbunden oder gekoppelt ist.
  • Die Halbleitervorrichtung 510 kann eine Leistungshalbleitervorrichtung sein, z.B. eine Leistungshalbleiterdiode oder ein Leistungshalbleiterschalter, ein MOSFET, ein IGBT, ein Thyristor, eine CMOS-Vorrichtung, ein Controller, ein Sensor, ein MEMS (mikro-elektromechanisches System) oder eine Speichervorrichtung, z.B. ein DRAM (dynamischer Direktzugriffsspeicher) oder eine Flash-Speichervorrichtung mit Floating-Gate.
  • Eine Sperrstruktur 340 grenzt direkt an die zweite Oberfläche 102. Die Sperrstruktur 340 umfasst zumindest einen Sperrbereich 342 aus zumindest einem eines Siliziumcarbids, eines ternären Nitrids und eines ternären Carbids, z.B. aus Siliziumcarbid, mit einer Dicke in einem Bereich von 10 nm bis 3 µm. Der Sperrbereich 342 kann amorph und/oder polykristallin, zum Beispiel nanokristallin oder mikrokristallin, sein. Die Sperrstruktur 340 kann einen oder mehrere Zwischenbereiche 341 umfassen, z.B. aus polykristallinem Silizium, und weitere Sperrbereichen 342, die durch einen oder mehrere Zwischenbereiche 341 wie oben beschrieben voneinander getrennt sind.
  • Der Sperrbereich 342 reduziert eine Ausdiffusion von Dotierstoffen aus dem Halbleiterbereich 100 während einer Herstellung und reduziert daher eine Querkontamination. Der Sperrbereich 342 bildet stabile, hitzebeständige und hocheffiziente Getter-Stellen für schwere Metallatome und aufgrund des sehr niedrigen Diffusionskoeffizienten von Metallatomen in Siliziumcarbid, in ternären Nitriden und in ternären Carbiden eine hocheffektive Diffusionsbarriere. Anders als herkömmliche PBS-Schichten verschlechtert sich der Sperrbereich 342 nicht durch Oxidation oder ein epitaktisches Wachsen eines Halbleiterkristalls.
  • Die Halbleitervorrichtung 510 von 12A ist ein lateraler IGBT mit sowohl einem Sourcegebiet 110 als auch einem entgegengesetzt dotierten Kollektorgebiet 139, die direkt an eine erste Oberfläche 101 eines Halbleiterbereichs 100 grenzen. Das Sourcegebiet 110 ist in einer Wanne vom p-Typ ausgebildet, die ein Bodygebiet 120 bildet, das das Sourcegebiet 110 von einer niedrig dotierten Driftzone 131 trennt, welche das Bodygebiet 120 vom Kollektorgebiet 139 lateral trennen kann. Das Bodygebiet 120 bildet einen ersten pn-Übergang pn1 mit der Driftzone 131 und einen zweiten pn-Übergang pn2 mit dem Sourcegebiet 110. Ein Basisbereich 140 des Leitfähigkeitstyps des Bodygebiets 120 trennt die Driftzone 131 von der zweiten Oberfläche 102 und ein Verlängerungsbereich 125 des Bodygebiets 120 kann das Bodygebiet 120 mit dem Basisbereich 140 verbinden.
  • Auf der Vorderseite trennt ein Gatedielektrikum 159 eine Gateelektrode 155 vom Bodygebiet 120, wobei die Gateelektrode 155 mit der Driftzone 131 und dem Sourcegebiet 110 lateral überlappt. Eine erste Metallisierung 310 an der Vorderseite umfasst eine Metall-Emitterelektrode 311 direkt auf der ersten Oberfläche 101 und ohmsche Kontakte mit sowohl dem Sourcegebiet 110 als auch dem Bodygebiet 120 bildend. Eine Kollektorelektrode 312 grenzt direkt an die erste Oberfläche 101 und bildet einen ohmschen Kontakt mit dem Kollektorgebiet 139. Ein Zwischenschicht-Dielektrikum 210 kann weitere Bereiche der ersten Oberfläche 101 bedecken. Auf der Rückseite bedeckt eine Sperrstruktur 340 mit zumindest einem Sperrbereich aus Siliziumcarbid, einem ternären Carbid und/oder einem ternären Nitrid die zweite Oberfläche 102.
  • In 12B ist die Halbleitervorrichtung 510 ein Graben-Gate-IGBT mit Gatestrukturen 150, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Außerdem können sich Feldplattenstrukturen 170 von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Anders als im lateralen IGBT von 12A ist das Kollektorgebiet 139 entlang der zweiten Oberfläche 102 so ausgebildet, dass ein Laststrom den Halbleiterbereich 100 vertikal kreuzt. Eine Sperrstruktur 340 mit zumindest einem Sperrbereich aus Siliziumcarbid, einem ternären Carbid und einem ternären Nitrid kann direkt an erste Abschnitte der zweiten Oberfläche 102 grenzen. Eine Metall-Kollektorelektrode 312 auf der Rückseite wird entweder direkt auf zweiten Abschnitten der zweiten Oberfläche 102 zwischen den ersten Abschnitten oder direkt auf der Sperrstruktur 340 gebildet, wobei Kontaktstrukturen, die sich durch die Sperrstruktur 340 erstrecken, die Kollektorelektrode 312 mit dem Kollektorgebiet 139 elektrisch verbinden.
  • In 13 ist die Halbleitervorrichtung 510 ein lateraler Graben-IGFET mit sowohl zwei Sourcegebieten 110 als auch zwei Draingebieten 136 des gleichen Leitfähigkeitstyps, die direkt an eine erste Oberfläche 101 eines Halbleiterbereichs 100 grenzen und bezüglich einer Graben-Gatestruktur 150 in der Mitte symmetrisch ausgebildet sind. Bodygebiete 120 trennen die Sourcegebiete 110 von einer niedrig dotierten Driftzone 131, die einen unipolaren Übergang mit dem Draingebiet 136 bildet. Die Bodygebiete 120 bilden erste pn-Übergänge pn1 mit der Driftzone 131 und zweite pn-Übergänge pn2 mit dem Sourcegebiet 110. Ein Basisbereich 140 des Leitfähigkeitstyps der Bodygebiete 120 trennt die Driftzone 131 von der zweiten Oberfläche 102. Eine Sperrstruktur 340 mit zumindest einem Sperrbereich aus Siliziumcarbid, einem ternären Carbid und/oder einem ternären Nitrid bedeckt die zweite Oberfläche 102.
  • In 14 ist die Halbleitervorrichtung 510 eine CMOS-Vorrichtung mit einem NMOS-Transistor T1 auf der linken Seite und einem PMOS-Transistor T2 auf der rechten Seite. Gateelektroden 155 der Transistoren T1 und T2 sind an der Vorderseite ausgebildet. Auf der Rückseite bedeckt eine Sperrstruktur 340 mit zumindest einem Sperrbereich aus Siliziumcarbid, einem ternären Carbid und/oder einem ternären Nitrid, wie oben beschrieben wurde, die zweite Oberfläche 102. Der Sperrbereich sieht hocheffektive und stabile Getter-Stellen für schwere Metallatome vor und bildet eine hocheffiziente Diffusionsbarriere.
  • In 15 ist die Halbleitervorrichtung 510 ein DRAM mit einem Auswahltransistor T3, der erste Kondensatorelektroden 314 von Speicherkondensatoren C1 zeitweilig mit einer leitfähigen Bitleitung 313 verbindet. Flache Grabenisolierungsstrukturen 205 können benachbarte Auswahltransistoren T3 trennen. Auf der Rückseite bedeckt eine Sperrstruktur 340 mit zumindest einem Sperrbereich aus Siliziumcarbid, einem ternären Carbid und/oder einem ternären Nitrid, wie oben beschrieben wurde, die zweite Oberfläche 102. Der Sperrbereich sieht hocheffektive und stabile Getter-Stellen für schwere Metallatome vor und bildet eine hocheffiziente Diffusionsbarriere.
  • 16 zeigt eine Photovoltaikzelle 520 mit einem ineinandergreifenden rückseitigen Kontakt entlang einer zweiten Oberfläche 102 eines Halbleiterbereichs 100, der von ankommendem Licht abgewandt ist. Der rückseitige Kontakt umfasst erste Metallkontaktstrukturen 315, die ohmsche Kontakte mit hochdotierten Gebieten 111 vom n-Typ eines Basisbereichs 180 vom n-Typ bilden, sowie zweite Metallkontaktstrukturen 316, die ohmsche Kontakte mit hochdotierten Gebieten 121 vom p-Typ in dem Halbleiterbereich 100 bilden, wobei die Gebiete 121 vom p-Typ pn-Übergänge pn0 mit dem Basisbereich 180 vom n-Typ bilden. Dielektrische Strukturen 206 trennen die hochdotierten Gebiete 111, 121 vom n-Typ und p-Typ lateral voneinander. Eine dielektrische Schicht 280 kann zwischen den Kontaktstrukturen 315, 316 und dem Halbleiterbereich 100 angeordnet sein.
  • Entlang einer ersten Oberfläche 101 an der dem ankommenden Licht zugewandten Seite kann der Halbleiterbereich 100 eine Textur bzw. Struktur aufweisen. Eine polykristalline Getter-Struktur 342a aus Siliziumcarbid, einem ternären Carbid und/oder ternären Nitrid, wie oben beschrieben wurde, kann direkt an die erste Oberfläche 101 grenzen oder kann von der ersten Oberfläche 101 durch eine weitere Schicht beabstandet sein. Die Getter-Struktur 342a kann eine durchgehende Schicht bilden und kann die äußerste Schicht sein oder kann von einer oder mehreren weiteren Schichten, z.B. einer antireflektierenden Beschichtung, bedeckt sein. Alternativ dazu kann die Getter-Struktur 342a strukturiert sein und kann die dielektrische Schicht 280 bilden oder ein Teil von ihr sein. Die Getter-Struktur 342a gettert bzw. bindet effektiv kontaminierende Verunreinigungen und hält die Umwandlungseffizienz hoch.
  • In der Photovoltaikzelle 520 von 17 bildet der Basisbereich 180 vom n-Typ den pn-Übergang pn0 mit einem Basisbereich 190 vom p-Typ. Die ersten Kontaktstrukturen 315, die ohmsche Kontakte mit den Gebieten 111 vom n-Typ bilden, sind auf der ersten Oberfläche 101, und die Getter-Struktur 342a enthält Abschnitte zwischen benachbarten ersten Kontaktstrukturen 315. Alternativ dazu kann die Getter-Struktur 342a Teil der dielektrischen Schicht 280 sein.

Claims (30)

  1. Verfahren zum Herstellen von Halbleiterwafern, umfassend: Schneiden eines Halbleiter-Ingots (800), wobei eine Halbleiterscheibe (850) mit einer vorderseitigen Oberfläche (851) und einer zur vorderseitigen Oberfläche (851) parallelen rückseitigen Oberfläche (852) ausgebildet wird; Ausbilden einer Passivierungsschicht (812) direkt auf der vorderseitigen Oberfläche (851); und Ausbilden einer Sperrschicht (822) aus einem ternären Übergangsmetallnitrid und/oder einem ternären Übergangsmetallcarbid direkt auf der rückseitigen Oberfläche (852) oder auf einer Zusatzschicht (821) aus polykristallinem Silizium, die direkt auf der rückseitigen Oberfläche (852) ausgebildet ist.
  2. Verfahren nach Anspruch 1, wobei die Passivierungsschicht (812) durch Oxidation der Halbleiterscheibe (850) gebildet wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei ein Bereich der Passivierungsschicht (812) auf der vorderseitigen Oberfläche (851) aus zumindest einem eines Siliziumcarbids, eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids gebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Halbleiterscheibe (850) von einem zylindrischen Halbleiter-Ingot (800) geschnitten wird.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Halbleiterscheibe (850) von einem Halbleiter-Ingot (800) mit einem polygonalen Querschnitt orthogonal zu einer longitudinalen Achse geschnitten wird.
  6. Halbleiterwafer, aufweisend: eine Halbleiterscheibe (850) mit einer vorderseitigen Oberfläche (851) und einer zur vorderseitigen Oberfläche (851) parallelen rückseitigen Oberfläche (852); eine Passivierungsschicht (812) direkt auf der vorderseitigen Oberfläche (851); und eine Sperrschicht (822) aus einem ternären Übergangsmetallnitrid und/oder einem ternären Übergangsmetallcarbid direkt auf der rückseitigen Oberfläche (852) oder auf einer Zusatzschicht (821) aus polykristallinem Silizium zwischen der rückseitigen Oberfläche (852) und der Sperrschicht (822).
  7. Halbleiterwafer nach Anspruch 6, wobei die Passivierungsschicht (812) aus einem thermischen Halbleiteroxid besteht.
  8. Halbleiterwafer nach einem der Ansprüche 6 bis 7, wobei ein Bereich der Passivierungsschicht (812) auf der vorderseitigen Oberfläche (851) aus zumindest einem eines Siliziumcarbids, eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids besteht.
  9. Halbleiterwafer nach einem der Ansprüche 6 bis 8, wobei die Halbleiterscheibe (850) zylindrisch ist und eine äußere laterale Oberfläche (853) einen Flat und/oder eine Kerbe (891) aufweist.
  10. Halbleiterwafer nach einem der Ansprüche 6 bis 8, wobei eine äußere laterale Oberfläche (853) der Halbleiterscheibe (850) vier orthogonale Abschnitte aufweist.
  11. Verfahren zum Herstellen von Halbleitervorrichtungen, umfassend: Ausbilden von Halbleiterelementen (880) an einer Vorderseite eines Halbleiterwafers (890), der eine Halbleiterscheibe (850) und eine Sperrschicht (822) aus zumindest einem eines Siliziumcarbids, eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids auf einer der Vorderseite gegenüberliegenden Rückseite und zwischen der Rückseite der Halbleiterscheibe (850) und der Sperrschicht (822) eine Zusatzschicht (821) aus polykristallinem Silizium aufweist, wobei die Halbleiterbauelemente (880) aus einer Gruppe gewählt sind, die CMOS-Schaltkreise, DMOS-Schaltkreise, Leistungshalbleiterdioden, Speicherzellen und parallel geschaltete Transistorzellen umfasst; und Ausbilden, an der Vorderseite, einer vorderseitigen Metallisierung (861), die mit den Halbleiterelementen (880) elektrisch verbunden ist.
  12. Verfahren nach Anspruch 11, wobei ein Ausbilden der Sperrschicht (822) eine Ionenstrahlsynthese mit einer Implantation von zumindest einem von (i) Kohlenstoff und (ii) Stickstoff und Übergangsmetallatomen auf der Rückseite der Halbleiterscheibe (850) und einer anschließenden Wärmebehandlung umfasst, die Kristallite aus zumindest einem eines Siliziumcarbids, eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids bildet.
  13. Verfahren nach einem der Ansprüche 11 und 12, ferner umfassend: Entfernen zumindest eines Abschnitts der Sperrschicht (822) vor einer rückseitigen Bearbeitung des Halbleiterwafers (890), wobei die rückseitige Bearbeitung zumindest eines aus Implantieren von Dotierstoffen durch eine rückseitige Oberfläche (852) der Halbleiterscheibe (850) auf der Rückseite, Ausbilden einer rückseitigen Metallisierung (862) auf der rückseitigen Oberfläche (852) und Abtragen bzw. Rückbilden der Halbleiterscheibe (850) umfasst.
  14. Verfahren nach Anspruch 13, wobei ein Sperrring (823) aus einem Restbereich der Sperrschicht (822) gebildet wird, indem ein kreisförmiger innerer Abschnitt der Sperrschicht (822) entfernt wird.
  15. Verfahren nach einem der Ansprüche 13 bis 14, wobei ein Stützring (857) aus einem Restbereich der Halbleiterscheibe (850) gebildet wird, indem ein kreisförmiger innerer Abschnitt der Halbleiterscheibe (850) selektiv abgetragen wird.
  16. Verfahren nach Anspruch 11, wobei die Halbleiterscheibe (850) über einen kompletten horizontalen Querschnitt reduziert wird.
  17. Verfahren nach einem der Ansprüche 11 bis 15, wobei die Sperrschicht (822) aus Siliziumcarbid besteht.
  18. Verfahren nach Anspruch 11, ferner umfassend: Wiederholen, zumindest einmal, eines (i) Ausbildens einer Zusatzschicht (821) und (ii) Ausbildens einer Sperrschicht (822), wobei die Zusatzschicht (821) einer beliebigen Iteration auf der Sperrschicht (822) einer unmittelbar vorhergehenden Iteration gebildet wird.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei eine erste Dicke (th1) der Sperrschicht (822) und eine zweite Dicke (th2) der Zusatzschicht (821) so ausgewählt werden, dass eine durch die Zusatzschicht (821) ausgeübte mechanische Spannung die durch die Sperrschicht (822) ausgeübte mechanische Spannung zumindest teilweise kompensiert.
  20. Verfahren nach einem der Ansprüche 11 bis 19, wobei eine Dicke (th1) der Sperrschicht (822) in einem Bereich von 10 nm bis 3 µm liegt.
  21. Verfahren nach einem der Ansprüche 11 bis 20, wobei die Sperrschicht (822) polykristallin und/oder amorph ist.
  22. Halbleitervorrichtung, aufweisend: Halbleiterelemente (880) aufweisend mindestens eines aus einer Gruppe, die CMOS-Schaltkreise, DMOS-Schaltkreise, Leistungshalbleiterdioden, Speicherzellen und parallel geschaltete Transistorzellen umfasst, an einer Vorderseite eines Halbleiterbereichs (100); einen Sperrbereich (342) aus zumindest einem eines Siliziumcarbids, eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids auf einer zweiten Oberfläche (102) des Halbleiterbereichs (100), die der Vorderseite gegenüberliegt; und einen Zwischenbereich (341) aus polykristallinem Silizium, der zwischen der zweiten Oberfläche (102) und dem Sperrbereich (342) angeordnet ist.
  23. Halbleitervorrichtung nach Anspruch 22, wobei der Sperrbereich (342) aus Siliziumcarbid ist.
  24. Halbleitervorrichtung nach einem der Ansprüche 22 oder 23, ferner umfassend: zumindest eine weitere Doppelschicht aus einem Zwischenbereich (341) und einem Sperrbereich (342) auf der Rückseite.
  25. Halbleitervorrichtung nach einem der Ansprüche 22 bis 24, wobei eine erste Dicke (th1) des Sperrbereichs (342) und eine zweite Dicke (th2) des Zwischenbereichs (341) so ausgewählt sind, dass eine durch den Zwischenbereich (341) ausgeübte mechanische Spannung die durch den Sperrbereich (342) ausgeübte mechanische Spannung zumindest teilweise kompensiert.
  26. Halbleitervorrichtung nach einem der Ansprüche 22 bis 25, wobei eine erste Dicke (th1) des Sperrbereichs (342) in einem Bereich von 10 nm bis 3 µm liegt.
  27. Halbleitervorrichtung nach einem der Ansprüche 22 bis 26, wobei der Sperrbereich (342) polykristallin und/oder amorph ist.
  28. Photovoltaikzelle, umfassend: einen Halbleiterbereich (100) mit einem pn-Übergang; eine polykristalline Getter-Struktur (342a) aus zumindest einem eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids auf einer ersten Oberfläche (101) des Halbleiterbereichs (100), erste Kontaktstrukturen (315) in dem Halbleiterbereich (100), die auf einer zweiten Oberfläche (102) ohmsche Kontakte mit Gebieten vom n-Typ (111) des Halbleiterbereichs (100) bilden, die der ersten Oberfläche (101) gegenüberliegt, und zweite Kontaktstrukturen (316), die auf der zweiten Oberfläche (102) ohmsche Kontakte mit Gebieten vom p-Typ (112) in dem Halbleiterbereich (100) bilden, wobei die Getter-Struktur (342a) eine durchgehende Schicht auf der ersten Oberfläche (101) bildet.
  29. Verfahren zum Herstellen von Halbleiterwafern, umfassend: Schneiden eines Halbleiter-Ingots (800), wobei eine Halbleiterscheibe (850) mit einer vorderseitigen Oberfläche (851) und einer zur vorderseitigen Oberfläche (851) parallelen rückseitigen Oberfläche (852) ausgebildet wird; Ausbilden einer Passivierungsschicht (812), direkt auf zumindest einer der vorderseitigen Oberfläche (851) und der rückseitigen Oberfläche; und Ausbilden einer Sperrschicht (822) aus zumindest einem eines ternären Übergangsmetallnitrids und eines ternären Übergansmetallcarbids auf der rückseitigen Oberfläche.
  30. Halbleiterwafer, aufweisend: eine Halbleiterscheibe (850) mit einer vorderseitigen Oberfläche (851) und einer zur vorderseitigen Oberfläche (851) parallelen rückseitigen Oberfläche (852); eine Sperrschicht (822) aus zumindest einem eines ternären Übergangsmetallnitrids und eines ternären Übergangsmetallcarbids auf der rückseitigen Oberfläche (852); und eine Passivierungsschicht direkt auf zumindest einer der vorderseitigen Oberfläche und der rückseitigen Oberfläche.
DE102016121680.1A 2016-11-11 2016-11-11 Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung Active DE102016121680B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016121680.1A DE102016121680B4 (de) 2016-11-11 2016-11-11 Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
US15/808,561 US10833218B2 (en) 2016-11-11 2017-11-09 Semiconductor wafers and semiconductor devices with barrier layer and methods of manufacturing
CN201711098619.0A CN108074995B (zh) 2016-11-11 2017-11-09 具有阻挡层的半导体晶片和半导体器件及其制造方法
US16/986,729 US11239384B2 (en) 2016-11-11 2020-08-06 Semiconductor wafers and semiconductor devices with barrier layer and methods of manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016121680.1A DE102016121680B4 (de) 2016-11-11 2016-11-11 Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102016121680A1 DE102016121680A1 (de) 2018-05-17
DE102016121680B4 true DE102016121680B4 (de) 2024-05-29

Family

ID=62026054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016121680.1A Active DE102016121680B4 (de) 2016-11-11 2016-11-11 Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US10833218B2 (de)
CN (1) CN108074995B (de)
DE (1) DE102016121680B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7308652B2 (ja) * 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法
CN111952414B (zh) * 2020-08-21 2023-02-28 晶科绿能(上海)管理有限公司 硅基半导体器件的切割后钝化方法和硅基半导体器件
CN113725070B (zh) * 2021-11-01 2022-01-25 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536699A (ja) 1991-07-30 1993-02-12 Nec Corp 単結晶シリコン基板
US20090068407A1 (en) 2005-04-06 2009-03-12 Pv Silicon Forschungs-Und Produktions Ag Method for producing a monocrystalline si wafer having an approximately polygonal cross-section and corresponding monocrystalline si wafer
US20100105190A1 (en) 2008-10-23 2010-04-29 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
WO2010123974A1 (en) 2009-04-21 2010-10-28 Tetrasun, Inc. High-efficiency solar cell structures and methods of manufacture
WO2012054426A2 (en) 2010-10-19 2012-04-26 Bp Corporation North America Inc. Method of reducing laser-induced damage in forming laser-processed contacts

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751682B2 (ja) * 1995-06-19 2006-03-01 日本特殊陶業株式会社 イグナイタプラグ
JP2743904B2 (ja) * 1996-02-16 1998-04-28 日本電気株式会社 半導体基板およびこれを用いた半導体装置の製造方法
JP2003017497A (ja) 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7737004B2 (en) * 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
EP1901345A1 (de) 2006-08-30 2008-03-19 Siltronic AG Mehrlagiger Halbleiterwafer und entsprechendes Verfahren
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
CN102097514B (zh) 2010-11-04 2013-01-30 友达光电股份有限公司 太阳能电池
JP2012114143A (ja) 2010-11-22 2012-06-14 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
JP5882579B2 (ja) 2010-12-14 2016-03-09 キヤノン株式会社 半導体装置の製造方法
CN104094418A (zh) * 2012-02-17 2014-10-08 应用材料公司 硅基太阳能电池的钝化薄膜堆叠
US9404198B2 (en) * 2012-07-30 2016-08-02 Rayton Solar Inc. Processes and apparatuses for manufacturing wafers
US10014425B2 (en) * 2012-09-28 2018-07-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536699A (ja) 1991-07-30 1993-02-12 Nec Corp 単結晶シリコン基板
US20090068407A1 (en) 2005-04-06 2009-03-12 Pv Silicon Forschungs-Und Produktions Ag Method for producing a monocrystalline si wafer having an approximately polygonal cross-section and corresponding monocrystalline si wafer
US20100105190A1 (en) 2008-10-23 2010-04-29 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
WO2010123974A1 (en) 2009-04-21 2010-10-28 Tetrasun, Inc. High-efficiency solar cell structures and methods of manufacture
WO2012054426A2 (en) 2010-10-19 2012-04-26 Bp Corporation North America Inc. Method of reducing laser-induced damage in forming laser-processed contacts

Also Published As

Publication number Publication date
CN108074995B (zh) 2021-02-23
US20200365754A1 (en) 2020-11-19
CN108074995A (zh) 2018-05-25
DE102016121680A1 (de) 2018-05-17
US20180138353A1 (en) 2018-05-17
US11239384B2 (en) 2022-02-01
US10833218B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102016114949A1 (de) Verfahren zur Herstellung einer Wafer-Vorlage
DE102016121680B4 (de) Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102017119568A1 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division