CN101359615A - 半导体器件隔离结构及半导体器件的制作方法 - Google Patents
半导体器件隔离结构及半导体器件的制作方法 Download PDFInfo
- Publication number
- CN101359615A CN101359615A CNA2007100443902A CN200710044390A CN101359615A CN 101359615 A CN101359615 A CN 101359615A CN A2007100443902 A CNA2007100443902 A CN A2007100443902A CN 200710044390 A CN200710044390 A CN 200710044390A CN 101359615 A CN101359615 A CN 101359615A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- manufacture method
- wet
- oxygen
- oxygen oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明公开了一种半导体器件隔离结构的制作方法，包括，提供半导体衬底；在所述衬底上依次形成垫氧化层和蚀刻阻挡层；蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；在所述开口的衬底内形成场氧化层；去除垫氧化层和蚀刻阻挡层，其中，在形成场氧化层时通入氨气。并且，本发明还公开了一种半导体器件的制作方法。本发明半导体器件隔离结构的制作方法及半导体器件的制作方法由于在形成场氧化层的时候通入氨气分解由于氧离子扩散而产生的“鸟嘴”，从而解决了局部氧化隔离产生“鸟嘴”的问题，从而改善了“鸟嘴”现象。
Description
技术领域
本发明涉及半导体器件及其制作方法，特别涉及一种改善鸟嘴现象的半导体器件隔离结构及半导体器件的制作方法。
背景技术
众所周知，对于确定高集成度存储器件中的存储单元尺寸来说，绝缘体区的尺寸是非常重要的因素。因此，与降低绝缘体区尺寸相关的技术得到极大的开发。
现有技术一般采用硅的局部氧化(LOCOS)、选择性多晶硅氧化(SEPOX)、凹槽多晶硅隔层(RPSL)等方法，其中局部氧化使用最广泛，因其结构和工艺较简单，集成度也较高。例如，申请号为200380107373.9的中国专利申请公开了一种局部氧化隔离相关的技术，包括提供半导体衬底，在半导体衬底上形成氧化物埋层，在氧化物埋层上形成薄硅体层，在薄硅体层上形成垫氧化物层，在垫氧化物层上形成氮化硅层，在氮化硅层上形成光刻胶，在光刻胶中形成窗口，移除窗口中的氮化硅层，部分或全部移除窗口中的垫氧化物层，移除垫氧化物层上的氮化硅层，移除薄硅体层上的垫氧化物层。
但是局部氧化隔离也存在着问题，当生长场氧化膜时，在衬垫氧化膜和氮化膜之间的界面，或者在硅衬底和衬垫氧化膜之间的界面产生“鸟嘴”，从而使得在衬底上制造半导体器件的有源区面积减小。
因此，由于局部氧化隔离的上述问题，出现了替换局部氧化隔离的工艺方法来改善“鸟嘴”现象的浅沟槽隔离的方法。浅沟槽隔离的工艺方法具有隔离区域小以及完成后仍保持基底平坦等优点。然而，浅沟槽隔离的工艺方法通常需要经过蚀刻、沉积、研磨等多道工艺，因此制程比较复杂，比较适用于高集成度，特别是0.18um以下的小尺寸隔离。但是，对于射频晶体管等尺寸较大的半导体器件来说，使用浅沟槽隔离的工艺方法可能就会加大制程的难度，使得生产成本提高。因此，对于大尺寸半导体器件，尤其是射频晶体管，找到一种可以改善“鸟嘴”现象的工艺方法就成为了目前技术人员面临的挑战。
发明内容
本发明即是为了解决现有技术局部氧化隔离产生“鸟嘴”的问题。
为解决上述问题，本发明提供了一种半导体器件隔离结构的制作方法，包括下列步骤，
提供半导体衬底；在所述衬底上依次形成垫氧化层和蚀刻阻挡层；蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；在所述开口的衬底内形成场氧化层；去除垫氧化层和蚀刻阻挡层，还包括，在形成场氧化层时通入氨气。
所述场氧化层的厚度为2500至15000埃，所述场氧化层采用湿氧氧化的方法形成。
所述湿氧氧化方法包括下列步骤，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气，其中所述氧气、氢气的气体流量比为4/9至5/7，所述氨气在湿氧氧化时间达到总的湿氧氧化时间的70％至80％的时候通入，所述氨气的持续时间为总的湿氧氧化时间的1/150至1/200，所述氨气的流量为800至1000sccm。
所述垫氧化层为二氧化硅或氮氧化硅，所述蚀刻阻挡层为氮化硅。
本发明还提供了一种半导体器件的制作方法，包括下列步骤，
提供半导体衬底；在所述衬底上依次形成垫氧化层和蚀刻阻挡层；蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；在所述开口的衬底内形成场氧化层；去除垫氧化层和蚀刻阻挡层；在半导体衬底上以及所述隔离结构之间形成栅极结构；在栅极结构两侧，半导体衬底内形成源极和漏极；形成沿源极和漏极表面延伸的连接界面层和沿栅极结构表面延伸的连接界面层，还包括，在形成场氧化层时通入氨气。
所述场氧化层的厚度为2500至15000埃，所述场氧化层采用湿氧氧化的方法形成。
所述湿氧氧化方法包括下列步骤，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气，其中所述氧气、氢气的气体流量比为4/9至5/7，所述氨气在湿氧氧化时间达到总的湿氧氧化时间的70％至80％的时候通入，所述氨气的持续时间为总的湿氧氧化时间的1/150至1/200，所述氨气的流量为800至1000sccm。
所述垫氧化层为二氧化硅或氮氧化硅，所述蚀刻阻挡层为氮化硅。
与现有技术相比，上述方案具有以下优点：上述方案形成隔离结构的方法在形成场氧化层的时候通入氨气分解产生的“鸟嘴”，因而改善了“鸟嘴”现象。
附图说明
图1是本发明实施例半导体器件隔离结构的制作方法流程图；
图2A至图2E是本发明实施例半导体器件隔离结构的制作方法示意图；
图3是本发明实施例半导体器件制作方法流程图；
图4A至图4H是本发明实施例半导体器件制作方法示意图。
具体实施方式
本发明半导体器件隔离结构的制作方法以及半导体器件的制作方法的实质是在制作隔离结构形成场氧化层的时候通入氨气分解由于氧离子扩散而产生的“鸟嘴”，从而改善“鸟嘴”现象。
参照图1所述，本发明实施例半导体器件隔离结构的制作方法包括下列步骤，
步骤s1，提供半导体衬底；
步骤s2，在所述衬底上形成垫氧化层和蚀刻阻挡层；
步骤s3，蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；
步骤s4，在所述开口的衬底内形成场氧化层，并且在形成场氧化层的时候通入氨气；
步骤s5，去除垫氧化层和蚀刻阻挡层。
所述场氧化层的厚度为2500至15000埃，所述场氧化层采用湿氧氧化的方法形成。
所述湿氧氧化方法包括下列步骤，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气，其中所述氧气、氢气的气体流量比为4/9至5/7，所述氨气在湿氧氧化时间达到总的湿氧氧化时间的70％至80％的时候通入，所述氨气的持续时间为总的湿氧氧化时间的1/150至1/200，所述氨气的流量为800至1000sccm。
所述垫氧化层为二氧化硅或氮氧化硅，所述蚀刻阻挡层为氮化硅。
参照图3所述，本发明实施例半导体器件的制作方法包括下列步骤，
步骤s100，提供半导体衬底；
步骤s101，在所述衬底上依次形成垫氧化层和蚀刻阻挡层；
步骤s102，蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；
步骤s103，在所述开口的衬底内形成场氧化层，并且在形成场氧化层的时候通入氨气；
步骤s104，去除垫氧化层和蚀刻阻挡层；
步骤s105，在半导体衬底上以及所述隔离结构之间形成栅极结构；
步骤s106，在栅极结构两侧，半导体衬底内形成源极和漏极；
步骤s107，形成沿源极和漏极表面延伸的连接界面层和沿栅极结构表面延伸的连接界面层。
所述场氧化层的厚度为2500至15000埃，所述场氧化层采用湿氧氧化的方法形成。
所述湿氧氧化方法包括下列步骤，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气，其中所述氧气、氢气的气体流量比为4/9至5/7，所述氨气在湿氧氧化时间达到总的湿氧氧化时间的70％至80％的时候通入，所述氨气的持续时间为总的湿氧氧化时间的1/150至1/200，所述氨气的流量为800至1000sccm。
所述垫氧化层为二氧化硅或氮氧化硅，所述蚀刻阻挡层为氮化硅。
下面结合具体的工艺实现步骤来对于本发明实施例的半导体器件隔离结构的制作方法和半导体器件的制作方法作详细阐述。
半导体器件隔离结构的制作工艺
结合图1和图2A所示，首先提供半导体衬底10，所述半导体衬底10通常都选用硅基衬底。
结合图1和图2B所示，接着在所述半导体衬底10上依次形成垫氧化层11和蚀刻阻挡层12。所述蚀刻阻挡层的作用是为了对于半导体衬底10进行刻蚀保护，而所述垫氧化层的作用是为了防止蚀刻阻挡层12和半导体衬底10之间由于热膨胀系数不同而产生的应力破坏。所述垫氧化层11可以为二氧化硅，一般采用热氧化的工艺形成，所述垫氧化层11还可以是氮氧化硅，一般采用低压化学气相沉积法沉积或者等离子体辅助化学气相沉积法形成。所述垫氧化层11的厚度为150-200埃，例如150埃或180埃或200埃，其中优选的为200埃。所述蚀刻阻挡层12可以为氮化硅，一般采用低压化学气相沉积法在所述垫氧化层11上形成，例如以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。所述蚀刻阻挡层12的厚度为1500-1700埃，例如1500埃或1600埃或1700埃，其中优选的为1500埃。
结合图1和图2C所示，接着蚀刻所述垫氧化层11和蚀刻阻挡层12形成开口14并暴露出衬底10表面。蚀刻所述垫氧化层11和蚀刻阻挡层12的方法如下，首先在所述蚀刻阻挡层12上涂上一层光刻胶(图中未显示)，接着对于所述光刻胶进行曝光和显影在光刻胶层上形成光刻胶开口，所述曝光和显影的方法均为本领域技术人员公知的技术，这里就不再赘述了。然后以光刻胶层为掩膜，在光刻胶开口位置依次对于蚀刻阻挡层12和垫氧化层11进行蚀刻形成开口14，并曝露出衬底10表面。蚀刻的方法可以采用本领域技术人员公知的技术，例如当垫氧化层11为二氧化硅、蚀刻阻挡层12为氮化硅时，可以CF4等离子体蚀刻去除光刻胶开口位置的氮化硅和二氧化硅。在蚀刻完成后，还会去除蚀刻阻挡层12上的光刻胶。
结合图1和图2D所示，在所述开口14的衬底10内形成场氧化层15。所述形成场氧化层15的工艺一般都在炉管反应炉中进行，所述场氧化层15的厚度为2500至15000埃，例如2500或5000或15000埃，所述场氧化层15采用湿氧氧化工艺形成，具体步骤如下，预加热至反应温度，稳定反应温度，在所述开口14内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化的时候通入氨气。而总的湿氧氧化时间根据氧气、氢气的气体流量以及场氧化层的厚度来确定。
炉管反应炉的起始温度一般为800℃，将炉管内温度从800℃预加热至反应温度，所述反应温度为900至1000℃，一般为900℃或1000℃或950℃，其中较优的为950℃。当达到反应温度后，保持反应温度稳定一小时。
在保持反应温度稳定一小时后，向炉管反应炉内通入氧气、氢气进行湿氧氧化来形成场氧化层，所述氧气、氢气的流量比例为4000-5000∶7000-9000sccm，即4/9至5/7，例如4000∶7000sccm或4500∶8000sccm或5000∶9000sccm，其中较优选的为5000∶9000sccm。并且在湿氧氧化持续时间为总的湿氧氧化时间的70％-80％时，例如，当持续时间为总的湿氧氧化时间的70％或75％或80％的时候，其中较优选的为在总的湿氧氧化时间的80％的时候通入氨气。例如，本实施例中总的湿氧氧化时间为1.5小时，则在总的湿氧氧化时间的80％的时候，即1.2小时的时候通入氨气。通入氨气的时间为总的湿氧氧化时间的1/150-1/200，例如，通入氨气的时间为总的湿氧氧化时间的1/150或1/180或1/200，其中较优选的为1/180。仍以总的湿氧氧化的时间为1.5小时为例，则通入氨气的时间为0.5分钟。通入氨气的气体流量为800至1000sccm，例如800sccm或950sccm或1000sccm，其中较优选的为1000sccm。此时，湿氧氧化还是持续进行的，因此此段时间内，以通入氨气的时间为0.5分钟，通入氨气的流量为1000sccm，氧气的流量为5000sccm，氢气的流量为9000sccm为例，氧气、氢气、氨气的流量比例为2500∶4500∶1000，而在通入氨气0.5分钟后，停止通入氨气，并且仍然持续湿氧氧化的过程。当进行湿氧氧化1.5小时后，停止通入氧气、氢气，并且使炉管反应炉中温度降温至起始温度来完成场氧化层15的工艺。
本实施例中，由于进行湿氧氧化的时候，氧气和氢气反应形成的水蒸气会首先与开口14内的衬底10反应生长二氧化硅，之后当通入氨气的时候，氨气还会与开口14内的生成的二氧化硅发生反应而使二氧化硅分解。氨气与二氧化硅的反应式如下，
对于本发明实施例而言，当蚀刻阻挡层12为氮化硅时，“鸟嘴”就是形成于氮化硅层下的薄层二氧化硅。由于开口14内由湿氧氧化正常形成的二氧化硅比“鸟嘴”厚的多，因此氨气分解二氧化硅的作用对于“鸟嘴”来说更明显，并且由于“鸟嘴”上方氮化硅的压力存在，“鸟嘴”的增长就明显减慢了。而且在湿氧氧化形成场氧化层115的过程中，由于氨气的通入量相对于氧气和氢气来说非常小，因而也不会影响到正常的形成场氧化层15的工艺。
结合图1和图2E所示，去除垫氧化层11和蚀刻阻挡层12。去除垫氧化层11和蚀刻阻挡层12可采用湿法蚀刻的方法。例如，蚀刻阻挡层12为氮化硅时，可以采用热磷酸为蚀刻液来浸泡而将氮化硅去除。又例如，垫氧化层11为二氧化硅时，可以采用氢氟酸为蚀刻液来浸泡而将二氧化硅去除。在完成所述步骤之后，形成的场氧化层15就作为本实施例的隔离结构15a。
半导体器件的制作工艺
结合图3和图4A所示，首先提供半导体衬底110，所述半导体衬底110通常都选用硅基衬底。
结合图3和图4B所示，接着在所述半导体衬底110上依次形成垫氧化层111和蚀刻阻挡层112。所述蚀刻阻挡层的作用是为了对于半导体衬底10进行刻蚀保护，而所述垫氧化层的作用是为了防止蚀刻阻挡层112和半导体衬底10之间由于热膨胀系数不同而产生的应力破坏。所述垫氧化层111可以为二氧化硅，一般采用热氧化的工艺形成，所述垫氧化层111还可以是氮氧化硅，一般采用低压化学气相沉积法沉积或者等离子体辅助化学气相沉积法形成。所述垫氧化层111的厚度为150-200埃，例如150埃或180埃或200埃，其中优选的为200埃。所述蚀刻阻挡层112可以为氮化硅，一般采用低压化学气相沉积法在所述垫氧化层111上形成，例如以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。所述蚀刻阻挡层112的厚度为1500-1700埃，例如1500埃或1600埃或1700埃，其中优选的为1500埃。
结合图3和图4C所示，接着蚀刻所述垫氧化层111和蚀刻阻挡层112形成开口114并暴露出衬底110表面。蚀刻所述垫氧化层111和蚀刻阻挡层112的方法如下，首先在所述蚀刻阻挡层112上涂上一层光刻胶(图中未显示)，接着对于所述光刻胶进行曝光和显影在光刻胶上形成光刻胶开口，所述曝光和显影的方法均为本领域技术人员公知的技术，这里就不再赘述了。然后以光刻胶层为掩膜，在光刻胶开口位置对于垫氧化层111和蚀刻阻挡层112进行蚀刻形成开口114并曝露出衬底110表面。蚀刻的方法可以采用本领域技术人员公知的技术，例如当垫氧化层111为二氧化硅、蚀刻阻挡层112为氮化硅时，可以CF4等离子体蚀刻去除光刻胶开口位置的氮化硅和二氧化硅。在蚀刻完成后，还会去除蚀刻阻挡层112上的光刻胶。
结合图3和图4D所示，在所述开口114的衬底110内形成场氧化层115。所述形成场氧化层115的工艺一般都在炉管反应炉中进行，所述场氧化层115的厚度为2500至15000埃，例如2500或5000或15000埃，所述场氧化层115采用湿氧氧化工艺形成，具体步骤如下，预加热至反应温度，稳定反应温度，在所述开口114内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化的时候通入氨气。而总的湿氧氧化时间根据氧气、氢气的气体流量以及场氧化层的厚度来确定。
炉管反应炉的起始温度一般为800℃，将炉管内温度从800℃预加热至反应温度，所述反应温度为900-1000℃，一般为900℃或1000℃或950℃，其中较优的为950℃。当达到反应温度后，保持反应温度稳定一小时。
在保持反应温度稳定一小时后，向炉管反应炉内通入氧气、氢气进行湿氧氧化来形成场氧化层，所述氧气、氢气的流量比例为4000-5000∶7000-9000sccm，即4/9至5/7，例如4000∶7000sccm或4500∶8000sccm或5000∶9000sccm，其中较优选的为5000∶9000sccm。并且在湿氧氧化持续时间为总的湿氧氧化时间的70％-80％时，例如，当持续时间为总的湿氧氧化时间的70％或75％或80％的时候，其中较优选的为在总的湿氧氧化时间的80％的时候通入氨气。例如，本实施例中总的湿氧氧化时间为1.5小时，则在总的湿氧氧化时间的80％的时候，即1.2小时的时候通入氨气。而通入氨气的时间为总的湿氧氧化时间的1/150-1/200，例如，通入氨气的时间为总的湿氧氧化时间的1/150或1/180或1/200，其中较优选的为1/180。仍以总的湿氧氧化的时间为1.5小时为例，则通入氨气的时间为0.5分钟。而通入氨气的气体流量为800至1000sccm，例如800sccm或950sccm或1000sccm，其中较优选的为1000sccm。此时，湿氧氧化还是持续进行的，因此此段时间内，以通入氨气的时间为0.5分钟，通入氨气的流量为1000sccm，氧气的流量为5000sccm，氢气的流量为9000sccm为例，氧气、氢气、氨气的流量比例为2500∶4500∶1000，而在通入氨气0.5分钟后，停止通入氨气，并且仍然持续湿氧氧化的过程。当进行湿氧氧化1.5小时后，停止通入氧气、氢气，并且使炉管反应炉中温度降温至起始温度来完成场氧化层115的工艺。
本实施例中，由于进行湿氧氧化的时候，氧气和氢气反应形成的水蒸气会首先与开口114内的衬底110反应生长二氧化硅，之后当通入氨气的时候，氨气还会与开口114内生成的二氧化硅发生反应而使二氧化硅分解。氨气与二氧化硅的反应式如下，
对于本发明实施例而言，当蚀刻阻挡层112为氮化硅时，“鸟嘴”就是形成于氮化硅层下的薄层二氧化硅，由于开口114内由湿氧氧化正常形成的二氧化硅比“鸟嘴”厚的多，因此氨气分解二氧化硅的作用对于“鸟嘴”来说更明显，并且由于“鸟嘴”上方氮化硅的压力存在，“鸟嘴”的增长就明显减慢了。而且在形成场氧化层115的过程中，由于氨气的通入量相对于氧气和氢气来说非常小，因而也不会影响到正常的湿氧氧化形成场氧化层115的工艺。
结合图3和图4E所示，去除垫氧化层111和蚀刻阻挡层112。去除垫氧化层111和蚀刻阻挡层112可采用湿法蚀刻的方法。例如，蚀刻阻挡层112为氮化硅时，可以采用热磷酸为蚀刻液来浸泡而将氮化硅去除。又例如，垫氧化层111为二氧化硅时，可以采用氢氟酸为蚀刻液来浸泡而将二氧化硅去除。在完成所述步骤之后，形成的场氧化层115就作为本实施例的隔离结构115a。
结合图3和图4F所示，在半导体衬底110上以及所述隔离结构115a之间形成栅极结构118。所述栅极结构118包括栅极介质层116和栅极介质层116上的栅极117。形成栅极介质层116和栅极117的工艺可以采用本领域技术人员熟知的任何技术，比较优选的为化学气相沉积，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。栅极介质层116的厚度为1200埃，栅极117的厚度为2000埃。
结合图3和图4G所示，在栅极结构118两侧，半导体衬底110内形成源极120和漏极119。以栅极117和栅极介质层116为掩膜，可在栅极介质层116两侧的半导体衬底110内通过掺杂离子形成源极120和漏极119，所述源极120和漏极119的掺杂离子浓度可在较大的范围内变动，掺杂离子浓度为6.0E+12。所述源极120和漏极119的深度为2um。
结合图3和图4H所示，形成沿源极120和漏极119表面延伸的连接界面层121和沿栅极结构118表面延伸的连接界面层121。所述连接界面层用以完成源极120、漏极119以及栅极结构118与外界的电子传输。所述的连接界面层121为CoSi。所述连接界面层的厚度为285埃。形成CoSi的方法如下，首先，利用显影、蚀刻等技术在不需要连接界面层的地方形成氧化硅，然后用物理气相淀积的方法在氧化硅上淀积Co，随后同样用物理气相淀积的方法在Co上淀积TiN，所述Co的厚度为85埃，所述TiN的厚度为200埃。随后加热到500℃形成CoSi，再利用酸，例如SC1+M2，将未反应的Co去除，最后再加热到800℃来降低CoSi的阻值。
综上所述，本发明半导体器件隔离结构的制作方法以及半导体器件的制作方法的是在制作隔离结构形成场氧化层的时候通入氨气分解由于氧离子扩散而产生的“鸟嘴”，从而改善“鸟嘴”现象。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (36)
1.一种半导体器件隔离结构的制作方法，包括，提供半导体衬底；在所述衬底上依次形成垫氧化层和蚀刻阻挡层；蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；在所述开口的衬底内形成场氧化层；去除垫氧化层和蚀刻阻挡层，其特征在于，在形成场氧化层时通入氨气。
2.如权利要求1所述的半导体器件隔离结构的制作方法，其特征在于，所述场氧化层的厚度为2500至15000埃。
3.如权利要求2所述的半导体器件隔离结构的制作方法，其特征在于，所述场氧化层采用湿氧氧化的方法形成。
4.如权利要求3所述的半导体器件隔离结构的制作方法，其特征在于，所述湿氧氧化方法包括，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气。
5.如权利要求4所述的半导体器件隔离结构的制作方法，其特征在于，所述反应温度为900至1000℃。
6.如权利要求4所述的半导体器件隔离结构的制作方法，其特征在于，在所述开口内通入氧气、氢气进行湿氧氧化之前，稳定反应温度1小时。
7.如权利要求4所述的半导体器件隔离结构的制作方法，其特征在于，所述氧气、氢气的气体流量比为4/9至5/7。
8.如权利要求4所述的半导体器件隔离结构的制作方法，其特征在于，所述湿氧氧化的总的时间根据氧气、氢气的气体流量以及场氧化层的厚度来确定。
9.如权利要求8所述的半导体器件隔离结构的制作方法，其特征在于，所述氨气在湿氧氧化时间达到湿氧氧化的总的时间的70％至80％的时候通入，所述氨气的持续时间为湿氧氧化的总的时间的1/150至1/200，所述氨气的流量为800至1000sccm。
10.如权利要求9所述的半导体器件隔离结构的制作方法，其特征在于，所述湿氧氧化的总的时间为1.5小时。
11.如权利要求10所述的半导体器件隔离结构的制作方法，其特征在于，所述氨气在湿氧氧化时间达到1.2小时的时候通入，所述氨气的持续时间为0.5分钟，所述氨气的流量为1000sccm。
12.如权利要求1所述的半导体器件隔离结构的制作方法，其特征在于，所述垫氧化层为二氧化硅或氮氧化硅。
13.如权利要求12所述的半导体器件隔离结构的制作方法，其特征在于，所述垫氧化层采用热氧化法或等离子体辅助化学气相沉积法形成。
14.如权利要求12所述的半导体器件隔离结构的制作方法，其特征在于，所述垫氧化层厚度为150至200埃。
15.如权利要求1所述的半导体器件隔离结构的制作方法，其特征在于，所述蚀刻阻挡层为氮化硅。
16.如权利要求15所述的半导体器件隔离结构的制作方法，其特征在于，所述蚀刻阻挡层采用低压化学气相沉积法形成。
17.如权利要求15所述的半导体器件隔离结构的制作方法，其特征在于，所述蚀刻阻挡层厚度为1500至1700埃。
18.如权利要求1所述的半导体器件隔离结构的制作方法，其特征在于，所述去除垫氧化层和蚀刻阻挡层采用等离子蚀刻的方法。
19.一种半导体器件的制作方法，包括，提供半导体衬底；在所述衬底上依次形成垫氧化层和蚀刻阻挡层；蚀刻所述垫氧化层和蚀刻阻挡层形成开口并暴露出衬底表面；在所述开口的衬底内形成场氧化层；去除垫氧化层和蚀刻阻挡层；在半导体衬底上以及所述隔离结构之间形成栅极结构；在栅极结构两侧，半导体衬底内形成源极和漏极；形成沿源极和漏极表面延伸的连接界面层和沿栅极结构表面延伸的连接界面层，其特征在于，在形成场氧化层时通入氨气。
20.如权利要求19所述的半导体器件的制作方法，其特征在于，所述场氧化层的厚度为2500至15000埃。
21.如权利要求20所述的半导体器件的制作方法，其特征在于，所述场氧化层采用湿氧氧化的方法形成。
22.如权利要求21所述的半导体器件的制作方法，其特征在于，所述湿氧氧化方法包括，预加热至反应温度，在所述开口内通入氧气，氢气进行湿氧氧化，并且在进行湿氧氧化时通入氨气。
23.如权利要求22所述的半导体器件的制作方法，其特征在于，所述反应温度为900至1000℃。
24.如权利要求22所述的半导体器件的制作方法，其特征在于，在所述开口内通入氧气、氢气进行湿氧氧化之前，稳定反应温度1小时。
25.如权利要求22所述的半导体器件的制作方法，其特征在于，所述氧气、氢气的气体流量比为4/9至5/7。
26.如权利要求22所述的半导体器件的制作方法，其特征在于，所述湿氧氧化的总的时间根据氧气、氢气的气体流量以及场氧化层的厚度来确定。
27.如权利要求26所述的半导体器件的制作方法，其特征在于，所述氨气在湿氧氧化时间达到湿氧氧化的总的时间的70％至80％的时候通入，所述氨气的持续时间为湿氧氧化的总的时间的1/150至1/200，所述氨气的流量为800至1000sccm。
28.如权利要求27所述的半导体器件的制作方法，其特征在于，所述湿氧氧化的总的时间为1.5小时。
29.如权利要求28所述的半导体器件的制作方法，其特征在于，所述氨气在湿氧氧化时间达到1.2小时的时候通入，所述氨气的持续时间为0.5分钟，所述氨气的流量为1000sccm。
30.如权利要求19所述的半导体器件的制作方法，其特征在于，所述垫氧化层为二氧化硅或氮氧化硅。
31.如权利要求30所述的半导体器件的制作方法，其特征在于，所述垫氧化层采用热氧化法或等离子体辅助化学气相沉积法形成。
32.如权利要求30所述的半导体器件的制作方法，其特征在于，所述垫氧化层厚度为150至200埃。
33.如权利要求19所述的半导体器件的制作方法，其特征在于，所述蚀刻阻挡层为氮化硅。
34.如权利要求33所述的半导体器件的制作方法，其特征在于，所述蚀刻阻挡层采用低压化学气相沉积法形成。
35.如权利要求33所述的半导体器件的制作方法，其特征在于，所述蚀刻阻挡层厚度为1500至1700埃。
36.如权利要求19所述的半导体器件的制作方法，其特征在于，所述去除垫氧化层和蚀刻阻挡层采用等离子蚀刻的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100443902A CN101359615B (zh) | 2007-07-30 | 2007-07-30 | 半导体器件隔离结构及半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100443902A CN101359615B (zh) | 2007-07-30 | 2007-07-30 | 半导体器件隔离结构及半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359615A true CN101359615A (zh) | 2009-02-04 |
| CN101359615B CN101359615B (zh) | 2010-08-11 |
Family
ID=40332014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100443902A Expired - Fee Related CN101359615B (zh) | 2007-07-30 | 2007-07-30 | 半导体器件隔离结构及半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101359615B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437084A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种调节浅槽隔离垫层氧化膜厚度的方法 |
| CN104810271A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 场氧化层的形成方法 |
| CN113130377A (zh) * | 2021-04-14 | 2021-07-16 | 上海积塔半导体有限公司 | 减小硅局部氧化层的鸟嘴宽度的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| DE69228117T2 (de) * | 1992-09-23 | 1999-05-20 | Co.Ri.M.Me., Catania | Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen |
| KR960005839A (ko) * | 1994-07-06 | 1996-02-23 | 김주용 | 반도체 소자의 필드 산화막 형성방법 |
| KR100209367B1 (ko) * | 1996-04-22 | 1999-07-15 | 김영환 | 반도체 소자의 소자분리 절연막 형성방법 |
-
2007
- 2007-07-30 CN CN2007100443902A patent/CN101359615B/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437084A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种调节浅槽隔离垫层氧化膜厚度的方法 |
| CN104810271A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 场氧化层的形成方法 |
| CN104810271B (zh) * | 2014-01-26 | 2017-09-15 | 北大方正集团有限公司 | 场氧化层的形成方法 |
| CN113130377A (zh) * | 2021-04-14 | 2021-07-16 | 上海积塔半导体有限公司 | 减小硅局部氧化层的鸟嘴宽度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101359615B (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101393862B (zh) | 栅极侧壁层的制造方法及半导体器件的制造方法 | |
| JP5122733B2 (ja) | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 | |
| CN101290886B (zh) | 栅极介质层及栅极的制造方法 | |
| JPH06314777A (ja) | 半導体デバイスの製造方法 | |
| US8329552B1 (en) | Semiconductor device and method of manufacture | |
| JP2007005365A (ja) | 高誘電率膜の成膜方法および半導体装置の製造方法 | |
| US7825004B2 (en) | Method of producing semiconductor device | |
| JP2002043569A (ja) | ダマシーン工程を利用した半導体素子の製造方法 | |
| JP2004119980A (ja) | Ｍｏｓトランジスタ製造のためのアルキルシラン前駆物質を使用した側壁法 | |
| US7932152B2 (en) | Method of forming a gate stack structure | |
| JP4898066B2 (ja) | フラッシュメモリセルの製造方法 | |
| CN101359615B (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
| CN102222636A (zh) | 浅沟槽隔离的制作方法 | |
| US20070166951A1 (en) | Method of manufacturing a semiconductor device | |
| CN101640182A (zh) | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 | |
| CN101197282A (zh) | 半导体器件及其制造方法 | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| KR100753942B1 (ko) | 질화막의 막질 개선 방법 및 반도체 장치의 제조 방법 | |
| JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
| CN102479716B (zh) | 晶体管的制作方法 | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 | |
| KR100499630B1 (ko) | 반도체소자의 제조방법 | |
| KR100933809B1 (ko) | 듀얼 게이트 산화막 형성 방법 | |
| CN100499032C (zh) | 多步骤低温间隔层制作方法 | |
| CN102184847B (zh) | 半导体结构及形成方法、pmos晶体管及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20190730 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |